JP2006339369A - Manufacturing method of wafer level airtight package, and airtight package - Google Patents

Manufacturing method of wafer level airtight package, and airtight package Download PDF

Info

Publication number
JP2006339369A
JP2006339369A JP2005161647A JP2005161647A JP2006339369A JP 2006339369 A JP2006339369 A JP 2006339369A JP 2005161647 A JP2005161647 A JP 2005161647A JP 2005161647 A JP2005161647 A JP 2005161647A JP 2006339369 A JP2006339369 A JP 2006339369A
Authority
JP
Japan
Prior art keywords
side substrate
filler
wafer level
wafer
hermetic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005161647A
Other languages
Japanese (ja)
Other versions
JP4619201B2 (en
Inventor
Yoshinori Yokoyama
吉典 横山
Hiroshi Fukumoto
宏 福本
Tsuneo Hamaguchi
恒夫 濱口
Mitsunori Ishizaki
光範 石崎
Yoshio Fujii
善夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005161647A priority Critical patent/JP4619201B2/en
Publication of JP2006339369A publication Critical patent/JP2006339369A/en
Application granted granted Critical
Publication of JP4619201B2 publication Critical patent/JP4619201B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Micromachines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wafer level airtight package, as well as an airtight package, capable of surely keeping airtightness and capable of suppressing occurrence of chipping at cutting. <P>SOLUTION: The manufacturing method of a wafer level airtight package includes a process for preparing a wafer level airtight package preliminary body equipped with an element side substrate 4 on which a plurality of elements are mounted in array, a lid side substrate 3 arranged opposite to the mounting surface side of the element side substrate 4, and a plurality of jointing materials 5 that are arranged in array between the lid substrate 3 and the element side substrate 4 to enclose one or more elements 7, respectively, for airtight sealing. It also includes a process for packing a filling material 1 on the outer peripheral side of the jointing material 5 of the wafer level airtight package preliminary body. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、素子を気密封止するウェハレベル気密パッケージの製造方法および気密パッケージに関する。   The present invention relates to a method for manufacturing a wafer level hermetic package for hermetically sealing an element and an hermetic package.

近年、マイクロマシニング技術を用いた気密パッケージが提案されている。特許文献1にはその気密パッケージの一例が開示されている。特許文献1に開示された気密パッケージは、基板と、基板上に形成されたデバイスと、配線と、金属または半導体からなるキャップとを備えている。そして、基板に形成される基板側接合部およびキャップに形成されるキャップ側接合部を金属で構成している。この基板側接合部とキャップ側接合部との間は、AuSn系はんだで封止されている。
特開2004−202604号公報
In recent years, airtight packages using micromachining technology have been proposed. Patent Document 1 discloses an example of the hermetic package. The hermetic package disclosed in Patent Document 1 includes a substrate, a device formed on the substrate, wiring, and a cap made of metal or semiconductor. And the board | substrate side junction part formed in a board | substrate and the cap side junction part formed in a cap are comprised with the metal. A space between the substrate side bonding portion and the cap side bonding portion is sealed with AuSn solder.
JP 2004-202604 A

上記のように、特許文献1に記載のパッケージにおいては、基板側接合部とキャップ側接合部との間を、AuSn系はんだで封止している。このAuSn系はんだは、鉛はんだや鉛フリーはんだよりは高融点であるため、パッケージ化した後においてはんだ工程が可能となる。しかし、はんだ工程で加熱されたときに、AuSn系はんだが軟化した場合には、気密が破れる恐れがあった。   As described above, in the package described in Patent Document 1, the space between the substrate side joint and the cap side joint is sealed with AuSn solder. Since this AuSn solder has a higher melting point than lead solder or lead-free solder, a soldering process can be performed after packaging. However, if the AuSn solder is softened when heated in the soldering process, the airtightness may be broken.

また、ウェハレベルで気密封止を行なった後に、両者が貼り合わされていない部分を切断すると、ウェハの端部にチッピングが生じることがあった。ウェハにチッピングが生じた場合には、パッケージの強度が低下するという問題点があった。   Moreover, after performing hermetic sealing at the wafer level, if the portion where the two are not bonded is cut, chipping may occur at the edge of the wafer. When chipping occurs on the wafer, there is a problem that the strength of the package is lowered.

この発明は、上記課題を解決するためになされたものであり、確実に気密を保持することができ、また、切断時のチッピングの発生を抑制することができる、ウェハレベル気密パッケージの製造方法および気密パッケージを提供することを目的とする。   The present invention has been made to solve the above-described problem, and can provide a method for producing a wafer-level hermetic package that can reliably maintain hermeticity and that can suppress the occurrence of chipping during cutting. The aim is to provide an airtight package.

この発明に基づいたウェハレベル気密パッケージの製造方法に従えば、複数の素子がアレイ状に実装された第一のウェハと、第一のウェハの実装面側に対向配置された第二のウェハと、上記第一のウェハと第二のウェハとの間にアレイ状に配設され、それぞれ一個または複数個の上記素子を囲んで気密封止する複数の接合材とを備えた、ウェハレベル気密パッケージ準備体を準備する工程と、上記ウェハレベル気密パッケージ準備体の上記接合材の外周側に充填材を充填する工程とを備えている。   According to the method for manufacturing a wafer-level hermetic package based on the present invention, a first wafer on which a plurality of elements are mounted in an array, and a second wafer arranged to face the mounting surface side of the first wafer, A wafer level hermetic package comprising a plurality of bonding materials disposed in an array between the first wafer and the second wafer, each of which encloses one or a plurality of the elements and hermetically seals them. A step of preparing a preparation, and a step of filling a filler on the outer peripheral side of the bonding material of the wafer level hermetic package preparation.

この発明に基づいた気密パッケージに従えば、素子が実装された素子側基板と、上記素子側基板の実装面に対向して配置された蓋側基板と、上記素子を囲むように上記素子側基板と上記蓋側基板との間に配設され、上記素子を気密封止する接合材と、上記接合材の外周側かつ上記素子側基板と上記蓋側基板との間に充填された充填材とを備えている。   According to an airtight package based on the present invention, an element side substrate on which an element is mounted, a lid side substrate disposed to face a mounting surface of the element side substrate, and the element side substrate so as to surround the element And a bonding material disposed between the lid-side substrate and hermetically sealing the element, and a filler filled between the outer peripheral side of the bonding material and the element-side substrate and the lid-side substrate; It has.

本発明に係るウェハレベル気密パッケージの製造方法および気密パッケージによると、気密を確実に保持することができ、また、気密パッケージの製造時におけるチッピングの発生を抑制することができる。   According to the method for manufacturing a wafer level hermetic package and the hermetic package according to the present invention, the hermeticity can be reliably maintained, and the occurrence of chipping during the manufacturing of the hermetic package can be suppressed.

以下、この発明に基づいた各実施の形態におけるウェハレベル気密パッケージの製造方法および気密パッケージの構造について、図を参照しながら説明する。なお、各実施の形態において、同一または相当箇所については同一の参照番号を付し、重複する説明は繰り返さないこととする。   Hereinafter, a method for manufacturing a wafer level hermetic package and a structure of the hermetic package in each embodiment based on the present invention will be described with reference to the drawings. In each embodiment, the same or corresponding parts are denoted by the same reference numerals, and redundant description will not be repeated.

(実施の形態1)
本発明に係る実施の形態1について、図1から図7を参照して説明する。なお、図1は、本実施の形態におけるウェハレベル気密パッケージの構造を示す平面図であり、図2は、図1におけるII−II矢視断面図であり、図3は、気密パッケージの構造を示す縦断面図である。
(Embodiment 1)
Embodiment 1 according to the present invention will be described with reference to FIGS. 1 is a plan view showing the structure of the wafer level hermetic package in the present embodiment, FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 1, and FIG. 3 shows the structure of the hermetic package. It is a longitudinal cross-sectional view shown.

本実施の形態のウェハレベル気密パッケージは、図1および図2に示すように、素子7がアレイ状に配置された素子側基板4と、素子側基板4の実装面に対向して配置された蓋側基板3とを有している。素子側基板4および蓋側基板3としては、Si基板、ガラス基板、SiC基板、GaAs基板など種々の基板を用いることができる。また、素子7としては、あくまでも一例であるが、RF−MEMS(Micro Electro Mechanical Systems)スイッチや赤外線センサなどを構成する素子を用いることができる。また、以下の説明では、各気密パッケージ内にそれぞれ一個の素子7が配置される場合について説明するが、各気密パッケージ内に複数個の素子7を配置するようにしてもよい。   As shown in FIGS. 1 and 2, the wafer level hermetic package of the present embodiment is arranged so as to face the element side substrate 4 in which the elements 7 are arranged in an array and the mounting surface of the element side substrate 4. And a lid side substrate 3. As the element side substrate 4 and the lid side substrate 3, various substrates such as a Si substrate, a glass substrate, a SiC substrate, and a GaAs substrate can be used. The element 7 is merely an example, but an element constituting an RF-MEMS (Micro Electro Mechanical Systems) switch, an infrared sensor, or the like can be used. Further, in the following description, the case where one element 7 is arranged in each hermetic package will be described, but a plurality of elements 7 may be arranged in each hermetic package.

素子側基板4と蓋側基板3の内表面には、素子7を囲むように四角形状に延びるメタル層6が設けられている。メタル層6は、はんだと基板とを接合するものであるので、本実施の形態では、基板側から、基板との密着力を強化するCr層、はんだと接合し合金を形成するNi層、およびNiの酸化を防止するAu層で構成している。密着力を強化する層は、Ti層でもよい。また、はんだと接合する層としては、Cu層、Fe層、Fe−Ni層、Pt層、Pd層、Ag層など、はんだと接合できるものであればいずれの材料でもよい。また、メタル層6の形状は、四角形に限定されず、必要に応じて種々の形状とすることができる。   On the inner surfaces of the element side substrate 4 and the lid side substrate 3, a metal layer 6 extending in a quadrangular shape is provided so as to surround the element 7. Since the metal layer 6 joins the solder and the substrate, in the present embodiment, from the substrate side, the Cr layer that strengthens the adhesion to the substrate, the Ni layer that joins the solder and forms an alloy, and It is composed of an Au layer that prevents oxidation of Ni. The layer that strengthens the adhesion may be a Ti layer. The layer to be joined to the solder may be any material such as a Cu layer, Fe layer, Fe—Ni layer, Pt layer, Pd layer, or Ag layer as long as it can be joined to the solder. Further, the shape of the metal layer 6 is not limited to a quadrangle, and various shapes can be used as necessary.

素子側基板4および蓋側基板3の対向するメタル層6,6の間には、はんだからなる接合材5が設けられ、これにより素子7が気密封止されている。この接合材5としては、各種のはんだを適用することができる。たとえば、例えば、鉛入りはんだでも良いし、Sn−Cu系、Sn−Ag系、Sn−Ag−Cu系などの鉛フリーはんだでも良いし、AuSn系はんだでもよい。また、接合材5は、はんだに限定されず、金属系の封止材であればいずれの材料でもよい。   A bonding material 5 made of solder is provided between the metal layers 6 and 6 of the element side substrate 4 and the lid side substrate 3 facing each other, whereby the element 7 is hermetically sealed. Various solders can be applied as the bonding material 5. For example, it may be lead-containing solder, lead-free solder such as Sn—Cu, Sn—Ag, or Sn—Ag—Cu, or AuSn. The bonding material 5 is not limited to solder, and any material may be used as long as it is a metal-based sealing material.

素子7を囲むメタル層6および接合材5も図1に示すように、アレイ状に配置されている。ここでは、3×3個のマトリックス状に配置しているが、これに限定されるものではない。後に個別の気密パッケージに切り分けることができるように整列して配置されていればよい。   The metal layer 6 surrounding the element 7 and the bonding material 5 are also arranged in an array as shown in FIG. Here, although it arrange | positions at 3x3 matrix form, it is not limited to this. What is necessary is just to arrange and arrange | position so that it can cut into an individual airtight package later.

複数個設けられた接合材5相互の間隙には、充填材1が充填されている。充填材1は、エポキシ系樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂など熱硬化性樹脂で、封止に適した樹脂であればいずれの材料でもよい。   Filler 1 is filled in the gaps between the plurality of bonding materials 5 provided. The filler 1 is a thermosetting resin such as an epoxy resin, a silicone resin, a phenol resin, or a polyimide resin, and may be any material as long as it is a resin suitable for sealing.

本実施の形態のウェハレベル気密パッケージは、上記のような構造を有しているので、破線2で示す切断線で切断して、個別の気密パッケージに切り分ける工程において、素子側基板4および蓋側基板3の両方の内表面側に充填材1が位置している。ウェハレベル気密パッケージを切り分ける工程においては、0.05mm程度の厚みの、ダイヤモンド粒が凝着したブレードなどが使用されるが、このような薄いブレードを使用しても、ブレードが空洞部を通過することが無いので、ブレードの先端がぶれにくくなる。その結果、素子側基板4および蓋側基板3のチッピングを抑制することができる。   Since the wafer level hermetic package of the present embodiment has the above-described structure, the element side substrate 4 and the lid side are cut in the process of cutting along the cutting line indicated by the broken line 2 to separate into individual hermetic packages. The filler 1 is located on both inner surface sides of the substrate 3. In the process of cutting the wafer level hermetic package, a blade with a diamond particle thickness of about 0.05 mm is used, but even if such a thin blade is used, the blade passes through the cavity. Since there is nothing, the tip of the blade is less likely to shake. As a result, chipping of the element side substrate 4 and the lid side substrate 3 can be suppressed.

また、切り分けた後の気密パッケージは図3に示すような構造となり、接合材5の外周側には、充填材1が位置している。これにより、後のはんだ付け工程などにより加熱されて、接合材5が軟化もしくは溶融したような場合でも、充填材1により内部の気密を保持することができる。   Further, the hermetic package after the separation has a structure as shown in FIG. 3, and the filler 1 is located on the outer peripheral side of the bonding material 5. Thus, even when the bonding material 5 is softened or melted by being heated in a later soldering process or the like, the inner airtightness can be maintained by the filler 1.

次に、本実施の形態のウェハレベル気密パッケージの製造方法について説明する。まず、素子7および素子7を囲むメタル層6がアレイ状に配設された素子側基板4と、素子側基板4のメタル層6に対応する位置にメタル層6が設けられた蓋側基板3とを準備する。   Next, a method for manufacturing the wafer level hermetic package of the present embodiment will be described. First, the element side substrate 4 in which the element 7 and the metal layer 6 surrounding the element 7 are arranged in an array form, and the lid side substrate 3 in which the metal layer 6 is provided at a position corresponding to the metal layer 6 of the element side substrate 4. And prepare.

素子側基板4のメタル層6および蓋側基板3のメタル層6の一方または両方に、接合材5となるはんだを搭載する。このはんだを搭載する方法は、めっき、印刷、プリフォーム、溶融金属吐出法など種々の方法を用いることができる。   Solder to be the bonding material 5 is mounted on one or both of the metal layer 6 of the element side substrate 4 and the metal layer 6 of the lid side substrate 3. As a method for mounting the solder, various methods such as plating, printing, preform, and a molten metal discharge method can be used.

この素子側基板4および蓋側基板3を、真空封止装置に供給し、高真空下ではんだリフローを行なう。はんだが再溶融した後で、素子側基板4および蓋側基板3を重ね合わせて両者を接合材5で接合する。これにより内部が高真空の状態で封止された、ウェハレベル気密パッケージ準備体が完成する。   The element side substrate 4 and the lid side substrate 3 are supplied to a vacuum sealing device, and solder reflow is performed under high vacuum. After the solder is remelted, the element-side substrate 4 and the lid-side substrate 3 are overlapped and bonded together with the bonding material 5. This completes a wafer level hermetic package preparation that is sealed in a high vacuum state.

続いて、このウェハレベル気密パッケージ準備体を、充填材1となる樹脂材料の中に浸漬することで、接合材5,5相互の間隙に充填材1が充填される。単に浸漬するだけでは充填性が悪い場合には、浸漬後、真空ポンプで真空引きすることにより、空隙を生じることなく充填材1を充填することができる。   Subsequently, the wafer level hermetic package preparation is immersed in a resin material to be the filler 1 so that the filler 1 is filled in the gap between the bonding materials 5 and 5. If the fillability is poor simply by dipping, the filler 1 can be filled without generating voids by evacuation with a vacuum pump after dipping.

充填した充填材1を硬化させることで、ウェハレベル気密パッケージが完成する。このウェハレベル気密パッケージをブレードで切り分けることで、接合材5の外周側に充填材1が充填された気密パッケージを製造することができる。   By curing the filled filler 1, a wafer level hermetic package is completed. By cutting this wafer level hermetic package with a blade, an airtight package in which the outer peripheral side of the bonding material 5 is filled with the filler 1 can be manufactured.

次に、この気密パッケージを外部に電気的に接続する構造について説明する。図4は、貫通配線を介して接続する構造を示す縦断面図であり、図5は、フィードスルー配線を用いて接続する構造を示す平面図であり、図6は、同図5におけるVI−VI矢視断面図であり、図7は、同正面図である。   Next, a structure for electrically connecting the hermetic package to the outside will be described. 4 is a longitudinal cross-sectional view showing a structure connected through a through wiring, FIG. 5 is a plan view showing a structure connected using a feedthrough wiring, and FIG. FIG. 7 is a sectional view taken along the arrow VI, and FIG. 7 is a front view thereof.

図4に示す気密パッケージにおいては、貫通配線11を素子側基板4に設けている。この貫通配線11の上端側は、図示しないワイヤ、導電性シートなどの配線により素子7に電気的に接続されている。貫通配線11を素子7の真下に設け、BGA(Ball Grid Array)により接続しても良い。   In the airtight package shown in FIG. 4, the through wiring 11 is provided on the element side substrate 4. The upper end side of the through wiring 11 is electrically connected to the element 7 by a wire such as a wire or a conductive sheet (not shown). The through wiring 11 may be provided directly below the element 7 and connected by BGA (Ball Grid Array).

貫通配線11の下端は、はんだボール10により、実装基板12上の図示しない配線に接続されている。また、気密パッケージは、アンダーフィル樹脂9によっても、実装基板12に固定されている。このような貫通配線11を用いた接続構造を採用することにより、少ない実装面積で気密パッケージを実装基板12に実装することができる。   A lower end of the through wiring 11 is connected to a wiring (not shown) on the mounting substrate 12 by a solder ball 10. The hermetic package is also fixed to the mounting substrate 12 by the underfill resin 9. By adopting such a connection structure using the through wiring 11, the hermetic package can be mounted on the mounting substrate 12 with a small mounting area.

図5から図7に示す気密パッケージにおいては、予め素子側基板4にフィードスルー電極16を設けており、このフィードスルー電極16を介して外部に電気的に接続することができる。フィードスルー電極16の上面および側面は、絶縁層15に囲まれて絶縁されている。メタル層6は、図6および図7に示すように、その絶縁層15の上面に設けられている。   In the hermetic package shown in FIGS. 5 to 7, a feedthrough electrode 16 is provided in advance on the element side substrate 4, and can be electrically connected to the outside through the feedthrough electrode 16. The top and side surfaces of the feedthrough electrode 16 are surrounded and insulated by the insulating layer 15. As shown in FIGS. 6 and 7, the metal layer 6 is provided on the upper surface of the insulating layer 15.

フィードスルー電極16を設けたウェハレベル気密パッケージを気密パッケージに切り分ける場合には、二段階で切断する。すなわち、はじめに比較的厚いブレードを用いて、フィードスルー電極16を切断してしまわない程度の厚みまで切り込む。続いて、薄いブレードを用いて、ウェハレベル気密パッケージを気密パッケージに切り分ける。これにより、気密パッケージ本体からフィードスルー電極16の先端が突出した気密パッケージを製造することができる。なお、図5から図7においては、素子側基板4が外周側の四方に突出した構造としているが、その構造は任意であり、必ずしもそのように構成する必要は無い。なお、ここで説明した配線構造は、以下に説明する各実施の形態にも適用可能である。   When the wafer level hermetic package provided with the feedthrough electrode 16 is cut into the hermetic package, it is cut in two stages. That is, first, a relatively thick blade is used to cut the feedthrough electrode 16 to a thickness that does not cut the feedthrough electrode 16. Subsequently, the wafer level hermetic package is cut into airtight packages using a thin blade. Thereby, an airtight package in which the tip of the feedthrough electrode 16 protrudes from the airtight package body can be manufactured. 5 to 7, the element-side substrate 4 has a structure protruding in the four directions on the outer peripheral side. However, the structure is arbitrary, and it is not always necessary to form such a structure. The wiring structure described here can also be applied to each embodiment described below.

上記の説明においては、ウェハレベル気密パッケージを切り分けて、気密パッケージを製造する場合について説明したが、必ずしもそのように製造する必要は無い。すなわち、予め気密パッケージの大きさに切断した素子側基板4と蓋側基板3とを相互に接合材5で封止し、接合材5の外周側に充填材1を充填するようにしてもよい。この点は、以下に説明する各実施の形態においても同様である。   In the above description, the case where the wafer level hermetic package is separated and the hermetic package is manufactured has been described, but it is not always necessary to manufacture such a hermetic package. That is, the element side substrate 4 and the lid side substrate 3 that have been cut in the size of the hermetic package in advance may be sealed together with the bonding material 5, and the outer peripheral side of the bonding material 5 may be filled with the filler 1. . This also applies to each embodiment described below.

このように製造した気密パッケージにおいても、上記のウェハレベル気密パッケージを切り分けて製造した気密パッケージと同様に、充填材1により気密性が向上するという効果が得られる。   Also in the airtight package manufactured in this way, the effect that the airtightness is improved by the filler 1 can be obtained in the same manner as the airtight package manufactured by cutting the wafer level airtight package.

(実施の形態2)
次に、実施の形態2について、図8および図9を参照して説明する。図8は、本実施の形態のウェハレベル気密パッケージの縦断面図であり、図9は、同気密パッケージの縦断面図である。
(Embodiment 2)
Next, a second embodiment will be described with reference to FIGS. FIG. 8 is a longitudinal sectional view of the wafer level hermetic package of the present embodiment, and FIG. 9 is a longitudinal sectional view of the hermetic package.

本実施の形態においては、実施の形態1で説明した、ウェハレベル気密パッケージ準備体の蓋側基板3のみを破線2で示す切断線で切断し、その後で、接合材5,5相互の間に充填材1を充填している。蓋側基板3の切断は、比較的幅広のブレードにより行なうことで、蓋側基板3の側から充填材1を充填する流路を形成することができる。一例としては、0.2mm程度の厚みのブレードを用いることができる。   In the present embodiment, only the lid-side substrate 3 of the wafer level hermetic package preparation described in the first embodiment is cut along the cutting line indicated by the broken line 2, and thereafter, between the bonding materials 5 and 5. Filler 1 is filled. By cutting the lid-side substrate 3 with a relatively wide blade, a flow path for filling the filler 1 from the lid-side substrate 3 side can be formed. As an example, a blade having a thickness of about 0.2 mm can be used.

この構造においては、蓋側基板3を切断して広い流路を形成した後で充填材1を充填するので、充填材1を端部のみでなく蓋側基板3の隙間からも充填できる。これにより、充填効率が向上する。   In this structure, since the filler 1 is filled after the lid-side substrate 3 is cut to form a wide flow path, the filler 1 can be filled not only from the end portion but also from the gap of the lid-side substrate 3. Thereby, filling efficiency improves.

また、充填材1を充填するときの流路が広く確保されるので、フィラーが混入した粘度の高い充填材1を用いることも可能となり、充填材1の線膨張係数を、素子側基板4および蓋側基板3の線膨張係数に近づけることができる。   Further, since a wide flow path is ensured when the filler 1 is filled, it is possible to use the filler 1 having a high viscosity mixed with the filler, and the linear expansion coefficient of the filler 1 is set to the element side substrate 4 and The linear expansion coefficient of the lid side substrate 3 can be approached.

フィラーとしては、たとえばシリカフィラーを用いることができる。基板がシリコン基板の場合、その線膨張係数αはα=3.5ppm(3.5×10-71/K)程度である。エポキシ樹脂の線膨張係数αは通常、α=50〜60ppm程度であるが、直径10μmのシリカフィラーをエポキシ樹脂に50wt%混入させた場合αは、α=30ppmに低下し、80〜90wt%混入させた場合αは、α=10ppmに低下する。このようなフィラーを混入させた充填剤を用いることで、基板の線膨張係数と、充填材の線膨張係数とが近づくので、温度変化に強い気密パッケージを構成することができる。 As the filler, for example, a silica filler can be used. When the substrate is a silicon substrate, the linear expansion coefficient α is about α = 3.5 ppm (3.5 × 10 −7 1 / K). The linear expansion coefficient α of the epoxy resin is usually about α = 50 to 60 ppm. However, when silica filler having a diameter of 10 μm is mixed with 50 wt% of the epoxy resin, α decreases to α = 30 ppm and mixed with 80 to 90 wt%. When α is set, α decreases to α = 10 ppm. By using the filler mixed with such a filler, the linear expansion coefficient of the substrate and the linear expansion coefficient of the filler are close to each other, so that an airtight package resistant to temperature changes can be configured.

図8に示すウェハレベル気密パッケージを、破線2で示す切断線で切断して個別の気密パッケージに切り分けると、図9に示すような気密パッケージとなる。この気密パッケージにおいては、充填材1が、蓋側基板3の外周も覆うように設けられている。これにより蓋側基板3と充填材1との境界部分(図9に矢印で示す)の外周側が充填材1で覆われるので、この境界部分における亀裂を発生しにくくすることができる。   When the wafer level hermetic package shown in FIG. 8 is cut along a cutting line indicated by a broken line 2 and separated into individual hermetic packages, an airtight package as shown in FIG. 9 is obtained. In this hermetic package, the filler 1 is provided so as to cover the outer periphery of the lid side substrate 3. Thereby, since the outer peripheral side of the boundary part (indicated by an arrow in FIG. 9) between the lid-side substrate 3 and the filler 1 is covered with the filler 1, it is possible to make it difficult to generate a crack in the boundary part.

本実施の形態においては、蓋側基板3のみを切断したが、逆に素子側基板4のみを切断するようにしてもよい。   In the present embodiment, only the lid side substrate 3 is cut, but conversely, only the element side substrate 4 may be cut.

(実施の形態3)
次に、実施の形態3について、図10および図11を参照して説明する。図10は、本実施の形態のウェハレベル気密パッケージの縦断面図であり、図11は、気密パッケージの縦断面図である。
(Embodiment 3)
Next, Embodiment 3 will be described with reference to FIG. 10 and FIG. FIG. 10 is a longitudinal sectional view of the wafer level hermetic package of the present embodiment, and FIG. 11 is a longitudinal sectional view of the hermetic package.

本実施の形態においては、実施の形態1で説明した、ウェハレベル気密パッケージ準備体の蓋側基板3のみを破線2で示す位置で切断し、その後で、接合材5,5相互の間に充填材1を充填し硬化させる。その後、素子側基板4も破線2で示す位置で切断し、切断箇所に充填材1を充填している。   In the present embodiment, only the lid-side substrate 3 of the wafer-level hermetic package preparation described in the first embodiment is cut at the position indicated by the broken line 2 and then filled between the bonding materials 5 and 5. Fill material 1 and cure. Thereafter, the element side substrate 4 is also cut at a position indicated by a broken line 2, and the filler 1 is filled in the cut portion.

本実施の形態のウェハレベル気密パッケージを破線2の位置で切断して、個別の気密パッケージに切り分けると、図11に示すような構造の気密パッケージを製造することができる。この気密パッケージにおいては、図11に矢印で示す、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側が共に充填材1で覆われるので、この両方の境界部分における亀裂の発生を抑制することができる。   When the wafer level hermetic package of the present embodiment is cut at the position of the broken line 2 and separated into individual hermetic packages, an airtight package having a structure as shown in FIG. 11 can be manufactured. In this hermetic package, the boundary portion between the element side substrate 4 and the filler 1 and the side surface side of the boundary portion between the lid side substrate 3 and the filler 1 indicated by arrows in FIG. The occurrence of cracks at both boundary portions can be suppressed.

(実施の形態4)
次に、実施の形態4について、図12および図13を参照して説明する。図12は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図であり、図13は、気密パッケージの構造を示す縦断面図である。
(Embodiment 4)
Next, Embodiment 4 will be described with reference to FIG. 12 and FIG. FIG. 12 is a longitudinal sectional view showing the structure of the wafer level hermetic package of the present embodiment, and FIG. 13 is a longitudinal sectional view showing the structure of the hermetic package.

本実施の形態においては、実施の形態1で説明した、ウェハレベル気密パッケージ準備体の蓋側基板3のみを破線2で示す位置で切断すると同時に、素子側基板4の内表面側をハーフカットしている。ここでハーフカットとは、完全に切断せず、連続する部分を残すように切断することを意味する。   In the present embodiment, only the lid side substrate 3 of the wafer level hermetic package preparation described in the first embodiment is cut at the position indicated by the broken line 2 and at the same time, the inner surface side of the element side substrate 4 is half cut. ing. Here, the half-cut means that the cut is made so as not to cut completely but leave a continuous part.

その後で、接合材5,5相互の間に充填材1を充填して、図12に示すウェハレベル気密パッケージが完成する。このとき、ハーフカットした素子側基板の溝部分にも充填材1が充填される。   Thereafter, the filler 1 is filled between the bonding materials 5 and 5, and the wafer level hermetic package shown in FIG. 12 is completed. At this time, the filler 1 is also filled in the groove portion of the element-side substrate that has been half cut.

本実施の形態のウェハレベル気密パッケージを破線2で示す切断線で切断して、個別の気密パッケージに切り分けると、図13に示すような構造の気密パッケージを製造することができる。この気密パッケージにおいては、蓋側基板3の外周面が充填材1に覆われる。また、ハーフカットにより形成された素子側基板4の外周部の内表面側に形成された切り欠き部にも充填材1が充填されている。その結果、図13に矢印で示す、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側がともに充填材1で覆われるので、この両方の境界部分における亀裂の発生を抑制することができる。   When the wafer level hermetic package of the present embodiment is cut along a cutting line indicated by a broken line 2 and separated into individual hermetic packages, an airtight package having a structure as shown in FIG. 13 can be manufactured. In this hermetic package, the outer peripheral surface of the lid side substrate 3 is covered with the filler 1. Further, the filler 1 is also filled in a notch portion formed on the inner surface side of the outer peripheral portion of the element side substrate 4 formed by half-cutting. As a result, both the boundary portion between the element side substrate 4 and the filler 1 and the side surface side of the boundary portion between the lid side substrate 3 and the filler 1 shown by arrows in FIG. 13 are covered with the filler 1. Generation of cracks at the boundary portion can be suppressed.

さらに、実施の形態4においては、実施の形態3のように、ウェハレベル気密パッケージを蓋側基板3と素子側基板4の両側から切断する必要は無く、いずれか一方から切断すればよいので、製造工程の増加を最小限にすることができ、低コスト化を実現することができる。   Furthermore, in the fourth embodiment, as in the third embodiment, it is not necessary to cut the wafer level hermetic package from both sides of the lid side substrate 3 and the element side substrate 4, and it is only necessary to cut from either one. The increase in the manufacturing process can be minimized, and the cost can be reduced.

(実施の形態5)
次に、実施の形態5について、図14を参照して説明する。図14は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
(Embodiment 5)
Next, a fifth embodiment will be described with reference to FIG. FIG. 14 is a longitudinal sectional view showing the structure of the wafer level hermetic package of the present embodiment.

図14に示す実施の形態においては、内表面に窪み8を設けた蓋側基板3を用いている。窪み8は、ウェハレベル気密パッケージの各空間部の天井部、すなわち、素子7に対向する面に設けられており、各気密パッケージの内部空間を拡大している。この窪み8は、たとえば蓋側基板3がシリコン基板の場合には、メタル層6を形成した後で、KOHやTMAHなどのエッチャントを利用したウェットエッチングにより形成することができる。   In the embodiment shown in FIG. 14, the lid side substrate 3 provided with the depression 8 on the inner surface is used. The recess 8 is provided on the ceiling of each space portion of the wafer level hermetic package, that is, on the surface facing the element 7, and enlarges the internal space of each hermetic package. For example, when the lid-side substrate 3 is a silicon substrate, the recess 8 can be formed by wet etching using an etchant such as KOH or TMAH after the metal layer 6 is formed.

接合材5の厚みを拡大することなく、気密パッケージの内部空間を拡大することができる。これにより素子7が積層したチップで構成されている場合など、厚みが大きい場合にも対応することができる。   The internal space of the hermetic package can be expanded without increasing the thickness of the bonding material 5. Accordingly, it is possible to deal with a case where the thickness is large, such as a case where the element 7 is formed of stacked chips.

(実施の形態6)
次に、実施の形態6について、図15を参照して説明する。図15は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
(Embodiment 6)
Next, Embodiment 6 will be described with reference to FIG. FIG. 15 is a longitudinal sectional view showing the structure of the wafer level hermetic package of the present embodiment.

図15に示す実施の形態においては、実施の形態5で示したウェハレベル気密パッケージと同様に、各気密パッケージの内部空間を拡大するように窪み8を設け、さらに、充填材1が充填される接合材5,5に挟まれる間隙部分にも窪みを設けている。   In the embodiment shown in FIG. 15, similar to the wafer level hermetic package shown in the fifth embodiment, a recess 8 is provided so as to expand the internal space of each hermetic package, and the filler 1 is filled. A recess is also provided in a gap portion between the bonding materials 5 and 5.

充填材1は、メタル層6を介して接合材5により素子側基板4と蓋側基板3との間を封止した後に充填される。これにより、充填材1を充填する間隙の断面積が拡大し、充填材1の充填を容易に行なうことができる。   The filler 1 is filled after the gap between the element side substrate 4 and the lid side substrate 3 is sealed with the bonding material 5 through the metal layer 6. Thereby, the cross-sectional area of the gap filling the filler 1 is increased, and the filler 1 can be easily filled.

(実施の形態7)
次に、実施の形態7について、図16を参照して説明する。図16は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
(Embodiment 7)
Next, Embodiment 7 will be described with reference to FIG. FIG. 16 is a longitudinal sectional view showing the structure of the wafer level hermetic package of the present embodiment.

図16に示す実施の形態においては、実施の形態6で示したウェハレベル気密パッケージと同様に、各気密パッケージの内部空間を拡大するように窪み8を設け、充填材1が充填される接合材5,5に挟まれる間隙部分にも窪みを設けている。   In the embodiment shown in FIG. 16, similarly to the wafer level hermetic package shown in the sixth embodiment, the recess 8 is provided so as to expand the internal space of each hermetic package, and the bonding material filled with the filler 1 is provided. A recess is also provided in a gap portion between 5 and 5.

さらに、実施の形態7においては、充填材1を充填する前に、蓋側基板3のみを破線2で示す切断線で切断する。蓋側基板3の切断は、比較的幅広のブレードにより行なうことで、蓋側基板3の側から充填材1を充填する流路を形成することができる。一例としては、0.2mm程度の厚みのブレードを用いることができる。   Furthermore, in the seventh embodiment, before filling with the filler 1, only the lid-side substrate 3 is cut along a cutting line indicated by a broken line 2. By cutting the lid-side substrate 3 with a relatively wide blade, a flow path for filling the filler 1 from the lid-side substrate 3 side can be formed. As an example, a blade having a thickness of about 0.2 mm can be used.

この構造においては、蓋側基板3を切断して広い流路を形成した後で充填材1を充填するので、充填材1を端部のみでなく蓋側基板3の隙間からも充填できる。これにより、充填効率がさらに向上する。   In this structure, since the filler 1 is filled after the lid-side substrate 3 is cut to form a wide flow path, the filler 1 can be filled not only from the end portion but also from the gap of the lid-side substrate 3. Thereby, filling efficiency further improves.

また、充填材1を充填するときの流路が広く確保されるので、フィラーが混入した粘度の高い充填材1を用いることも可能となり、充填材1の線膨張係数を、素子側基板4および蓋側基板3の線膨張係数に近づけることができる。これにより温度変化に強い気密パッケージを構成することができる。   Further, since a wide flow path is ensured when the filler 1 is filled, it is possible to use the filler 1 having a high viscosity mixed with the filler, and the linear expansion coefficient of the filler 1 is set to the element side substrate 4 and The linear expansion coefficient of the lid side substrate 3 can be approached. As a result, an airtight package resistant to temperature changes can be configured.

本実施の形態のウェハレベル気密パッケージを破線2の位置で切断して、個別の気密パッケージに切り分けると、蓋側基板3と充填材1との境界部の側面側が充填材で覆われているので、この境界部での亀裂の進展を防止することができる。   When the wafer level hermetic package of the present embodiment is cut at the position of the broken line 2 and separated into individual hermetic packages, the side surface side of the boundary portion between the lid side substrate 3 and the filler 1 is covered with the filler. In addition, it is possible to prevent the crack from progressing at this boundary portion.

(実施の形態8)
次に、実施の形態8について、図17を参照して説明する。図17は、本実施の形態のウェハレベル気密パッケージを示す縦断面図である。
(Embodiment 8)
Next, an eighth embodiment will be described with reference to FIG. FIG. 17 is a longitudinal sectional view showing the wafer level hermetic package of the present embodiment.

本実施の形態においては、実施の形態7で説明した、ウェハレベル気密パッケージの素子側基板4も破線2で示す位置で切断し、切断箇所に充填材1を充填している。   In the present embodiment, the element side substrate 4 of the wafer level hermetic package described in the seventh embodiment is also cut at a position indicated by a broken line 2 and the cut material is filled with the filler 1.

本実施の形態のウェハレベル気密パッケージを破線2の位置で切断して、個別の気密パッケージに切り分けると、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側が共に充填材1で覆われる。これにより、実施の形態7で説明した効果に加えて、この両方の境界部分における亀裂の発生を抑制することができるという効果が得られる。   When the wafer level hermetic package of the present embodiment is cut at the position of the broken line 2 and separated into individual hermetic packages, the boundary between the element side substrate 4 and the filler 1 and the lid side substrate 3 and the filler 1 are separated. Both side surfaces of the boundary portion are covered with the filler 1. Thereby, in addition to the effect demonstrated in Embodiment 7, the effect that generation | occurrence | production of the crack in both these boundary parts can be suppressed is acquired.

(実施の形態9)
次に、実施の形態9について、図18を参照して説明する。図18は、本実施の形態のウェハレベル気密パッケージを示す縦断面図である。
(Embodiment 9)
Next, Embodiment 9 will be described with reference to FIG. FIG. 18 is a longitudinal sectional view showing the wafer level hermetic package of the present embodiment.

本実施の形態においては、実施の形態7で説明した、蓋側基板3のみを破線2で示す位置で切断する工程において、同時に素子側基板4の内表面側をハーフカットしている。   In the present embodiment, in the process of cutting only the lid-side substrate 3 at the position indicated by the broken line 2 described in the seventh embodiment, the inner surface side of the element-side substrate 4 is simultaneously half-cut.

この工程の後に、接合材5,5相互の間に充填材1を充填して、図12に示すウェハレベル気密パッケージを製造している。このとき、素子側基板のハーフカットした溝部分にも充填材1が充填される。   After this step, the filler 1 is filled between the bonding materials 5 and 5, and the wafer level hermetic package shown in FIG. 12 is manufactured. At this time, the filler 1 is also filled into the half-cut groove portion of the element side substrate.

本実施の形態のウェハレベル気密パッケージを破線2で示す切断線で切断して、個別の気密パッケージに切り分けると、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側がともに充填材1で覆われるので、この両方の境界部分における亀裂の発生を抑制することができる。   When the wafer level hermetic package of the present embodiment is cut along a cutting line indicated by a broken line 2 and separated into individual hermetic packages, the boundary between the element side substrate 4 and the filler 1 and the lid side substrate 3 and the filler 1 are separated. Since both of the side surfaces of the boundary portion are covered with the filler 1, the occurrence of cracks at both boundary portions can be suppressed.

さらに、実施の形態9においては、実施の形態8のように、ウェハレベル気密パッケージを蓋側基板3と素子側基板4の両方の側から切断する必要は無く、いずれか一方の側から切断すればよいので、製造工程の増加を最小限にすることができ、低コスト化を実現することができる。   Further, in the ninth embodiment, it is not necessary to cut the wafer level hermetic package from both sides of the lid side substrate 3 and the element side substrate 4 as in the eighth embodiment. Therefore, an increase in the manufacturing process can be minimized and cost reduction can be realized.

なお、今回開示した上記実施の形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるのではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   In addition, the said embodiment disclosed this time is an illustration in all the points, Comprising: It does not become the basis of limited interpretation. Therefore, the technical scope of the present invention is not interpreted only by the above-described embodiments, but is defined based on the description of the claims. Further, all modifications within the meaning and scope equivalent to the scope of the claims are included.

この発明に基づいた実施の形態1におけるウェハレベル気密パッケージの構造を示す平面図である。It is a top view which shows the structure of the wafer level airtight package in Embodiment 1 based on this invention. この発明に基づいた実施の形態1におけるウェハレベル気密パッケージの構造を示す、図1におけるII−II矢視断面図である。FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 1 showing the structure of the wafer level hermetic package in the first embodiment based on the present invention. この発明に基づいた実施の形態1における気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the airtight package in Embodiment 1 based on this invention. この発明に基づいた実施の形態1における気密パッケージを、貫通配線を介して接続する構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure which connects the airtight package in Embodiment 1 based on this invention through a penetration wiring. この発明に基づいた実施の形態1における気密パッケージを、フィードスルー配線を用いて接続する構造を示す平面図である。It is a top view which shows the structure which connects the airtight package in Embodiment 1 based on this invention using feedthrough wiring. この発明に基づいた実施の形態1における気密パッケージを、フィードスルー配線を用いて接続する構造を示す、図5におけるVI−VI矢視断面図である。FIG. 6 is a cross-sectional view taken along arrow VI-VI in FIG. 5, showing a structure for connecting the airtight package according to the first embodiment based on the present invention using feedthrough wiring. この発明に基づいた実施の形態1における気密パッケージを、フィードスルー配線を用いて接続する構造を示す正面図である。It is a front view which shows the structure which connects the airtight package in Embodiment 1 based on this invention using feedthrough wiring. この発明に基づいた実施の形態2におけるウェハレベル気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the wafer level airtight package in Embodiment 2 based on this invention. この発明に基づいた実施の形態2における気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the airtight package in Embodiment 2 based on this invention. この発明に基づいた実施の形態3におけるウェハレベル気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the wafer level airtight package in Embodiment 3 based on this invention. この発明に基づいた実施の形態3における気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the airtight package in Embodiment 3 based on this invention. この発明に基づいた実施の形態4におけるウェハレベル気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the wafer level airtight package in Embodiment 4 based on this invention. この発明に基づいた実施の形態4における気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the airtight package in Embodiment 4 based on this invention. この発明に基づいた実施の形態5における気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the airtight package in Embodiment 5 based on this invention. この発明に基づいた実施の形態6における気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the airtight package in Embodiment 6 based on this invention. この発明に基づいた実施の形態7における気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the airtight package in Embodiment 7 based on this invention. この発明に基づいた実施の形態8における気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the airtight package in Embodiment 8 based on this invention. この発明に基づいた実施の形態9における気密パッケージの構造を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the airtight package in Embodiment 9 based on this invention.

符号の説明Explanation of symbols

1 充填材、3 蓋側基板、4 素子側基板、5 接合材、6 メタル層、7 素子。   1 filler, 3 lid side substrate, 4 element side substrate, 5 bonding material, 6 metal layer, 7 element.

Claims (8)

複数の素子がアレイ状に実装された第一のウェハと、第一のウェハの実装面側に対向配置された第二のウェハと、前記第一のウェハと第二のウェハとの間にアレイ状に配設され、それぞれ一個または複数個の前記素子を囲んで気密封止する複数の接合材とを備えた、ウェハレベル気密パッケージ準備体を準備する工程と、
前記ウェハレベル気密パッケージ準備体の前記接合材の外周側に充填材を充填する工程と、を備えた、ウェハレベル気密パッケージの製造方法。
A first wafer on which a plurality of elements are mounted in an array, a second wafer disposed opposite to the mounting surface of the first wafer, and an array between the first wafer and the second wafer Preparing a wafer level hermetic package preparation body, each comprising a plurality of bonding materials disposed in a shape and hermetically sealing each one or a plurality of the elements, and
Filling the outer peripheral side of the bonding material of the wafer level hermetic package preparation with a filler.
前記ウェハレベル気密パッケージ準備体の前記第一のウェハまたは第二のウェハの一方を、前記複数の接合材の間隙に対応する位置で切断する切断工程を更に備え、
前記切断工程の後に前記複数の接合材の外周側に充填材を充填する、請求項1に記載のウェハレベル気密パッケージの製造方法。
A cutting step of cutting one of the first wafer and the second wafer of the wafer level hermetic package preparation at a position corresponding to a gap between the plurality of bonding materials;
The method for manufacturing a wafer level hermetic package according to claim 1, wherein a filler is filled on an outer peripheral side of the plurality of bonding materials after the cutting step.
前記切断工程を経て前記複数の接合材の外周側に充填材を充填した後、前記切断工程で切断していない前記第一のウェハまたは第二のウェハを、前記複数の接合材の間隙に対応する位置で切断し、該切断箇所に充填材を充填する工程を更に備える、請求項2に記載のウェハレベル気密パッケージの製造方法。   After filling the outer peripheral side of the plurality of bonding materials through the cutting step, the first wafer or the second wafer not cut in the cutting step corresponds to the gap between the plurality of bonding materials. The method for manufacturing a wafer level hermetic package according to claim 2, further comprising a step of cutting at a position to be cut and filling the cut portion with a filler. 前記ウェハレベル気密パッケージ準備体の前記第一のウェハまたは第二のウェハの一方を前記複数の接合材の間隙に対応する位置で切断すると共に他方の内表面側をハーフカットする工程を更に備え、
該工程の後に前記複数の接合材の外周側に充填材を充填する、請求項1に記載のウェハレベル気密パッケージの製造方法。
Cutting one of the first wafer or the second wafer of the wafer level hermetic package preparation at a position corresponding to the gap between the plurality of bonding materials and half-cutting the other inner surface side;
The method of manufacturing a wafer level hermetic package according to claim 1, wherein a filler is filled on an outer peripheral side of the plurality of bonding materials after the step.
素子が実装された素子側基板と、
前記素子側基板の実装面に対向して配置された蓋側基板と、
前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備えた、気密パッケージ。
An element side substrate on which the element is mounted;
A lid-side substrate disposed opposite the mounting surface of the element-side substrate;
A bonding material disposed between the element side substrate and the lid side substrate so as to surround the element, and hermetically sealing the element;
An airtight package comprising an outer peripheral side of the bonding material and a filler filled between the element side substrate and the lid side substrate.
前記充填材が、前記素子側基板および前記蓋側基板の一方の外周面も覆っている、請求項5に記載の気密パッケージ。   The hermetic package according to claim 5, wherein the filler covers one outer peripheral surface of the element side substrate and the lid side substrate. 前記充填材が、前記素子側基板および前記蓋側基板の両方の外周面も覆っている、請求項5に記載の気密パッケージ。   The hermetic package according to claim 5, wherein the filler covers outer peripheral surfaces of both the element side substrate and the lid side substrate. 前記素子側基板または前記蓋側基板の外周部の内表面側に切り欠き部が設けられ、前記切り欠き部にも前記充填材が充填されており、
前記充填材は、前記切り欠き部が設けられていない前記素子側基板または前記蓋側基板の外周面も覆っている、請求項5に記載の気密パッケージ。
A notch is provided on the inner surface side of the outer peripheral portion of the element side substrate or the lid side substrate, and the filler is also filled in the notch,
The hermetic package according to claim 5, wherein the filler also covers an outer peripheral surface of the element side substrate or the lid side substrate not provided with the notch.
JP2005161647A 2005-06-01 2005-06-01 Wafer level hermetic package manufacturing method and hermetic package Expired - Fee Related JP4619201B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005161647A JP4619201B2 (en) 2005-06-01 2005-06-01 Wafer level hermetic package manufacturing method and hermetic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005161647A JP4619201B2 (en) 2005-06-01 2005-06-01 Wafer level hermetic package manufacturing method and hermetic package

Publications (2)

Publication Number Publication Date
JP2006339369A true JP2006339369A (en) 2006-12-14
JP4619201B2 JP4619201B2 (en) 2011-01-26

Family

ID=37559668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005161647A Expired - Fee Related JP4619201B2 (en) 2005-06-01 2005-06-01 Wafer level hermetic package manufacturing method and hermetic package

Country Status (1)

Country Link
JP (1) JP4619201B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008155326A (en) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd Semiconductor device and manufacturing method therefor
JP2009004461A (en) * 2007-06-20 2009-01-08 Panasonic Corp Electronic component package and manufacturing method thereof
JP2010260167A (en) * 2009-04-06 2010-11-18 Denso Corp Semiconductor device and method for manufacturing the same
JP2013016801A (en) * 2011-06-30 2013-01-24 Commissariat A L'energie Atomique & Aux Energies Alternatives Method of flip-chip hybridization for forming airtight cavities, and system obtained by the method
US20160130135A1 (en) * 2014-11-12 2016-05-12 Seiko Epson Corporation Physical quantity sensor, method for manufacturing physical quantity sensor, electronic device, and moving body

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641465A (en) 2012-09-19 2015-05-20 三菱电机株式会社 Production method for semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167830A (en) * 1997-08-08 1999-03-09 Nec Corp Mounting structure of surface acoustic wave element and method for mounting surface acoustic wave element
JP2003142523A (en) * 2001-10-31 2003-05-16 Toshiba Corp Electronic component and method for manufacturing the same
JP2004209585A (en) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd Electronic device and method of manufacturing the same
JP2004214469A (en) * 2003-01-07 2004-07-29 Hitachi Ltd Electronic device and its manufacturing method
JP2005093645A (en) * 2003-09-17 2005-04-07 Sony Corp Electronic device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167830A (en) * 1997-08-08 1999-03-09 Nec Corp Mounting structure of surface acoustic wave element and method for mounting surface acoustic wave element
JP2003142523A (en) * 2001-10-31 2003-05-16 Toshiba Corp Electronic component and method for manufacturing the same
JP2004209585A (en) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd Electronic device and method of manufacturing the same
JP2004214469A (en) * 2003-01-07 2004-07-29 Hitachi Ltd Electronic device and its manufacturing method
JP2005093645A (en) * 2003-09-17 2005-04-07 Sony Corp Electronic device and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008155326A (en) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd Semiconductor device and manufacturing method therefor
JP2009004461A (en) * 2007-06-20 2009-01-08 Panasonic Corp Electronic component package and manufacturing method thereof
JP2010260167A (en) * 2009-04-06 2010-11-18 Denso Corp Semiconductor device and method for manufacturing the same
US8497557B2 (en) 2009-04-06 2013-07-30 Denso Corporation Semiconductor device
JP2013016801A (en) * 2011-06-30 2013-01-24 Commissariat A L'energie Atomique & Aux Energies Alternatives Method of flip-chip hybridization for forming airtight cavities, and system obtained by the method
US20160130135A1 (en) * 2014-11-12 2016-05-12 Seiko Epson Corporation Physical quantity sensor, method for manufacturing physical quantity sensor, electronic device, and moving body
US9695041B2 (en) 2014-11-12 2017-07-04 Seiko Epson Corporation Physical quantity sensor, method for manufacturing physical quantity sensor, electronic device, and moving body

Also Published As

Publication number Publication date
JP4619201B2 (en) 2011-01-26

Similar Documents

Publication Publication Date Title
JP4456503B2 (en) Manufacturing method of electronic parts
JP4977388B2 (en) Method for wafer level packaging of integrated circuit dies, composite wafers obtained using the method and wafer level package
JP4262672B2 (en) Semiconductor device and manufacturing method thereof
US8159059B2 (en) Microelectromechanical device and method for manufacturing the same
US20100087024A1 (en) Device cavity organic package structures and methods of manufacturing same
JP4619201B2 (en) Wafer level hermetic package manufacturing method and hermetic package
JP2006173557A (en) Hollow type semiconductor apparatus and its manufacture
JP2008218811A (en) Function element package
JP4134893B2 (en) Electronic device package
JP4863935B2 (en) Electronic component package and manufacturing method thereof
JP2007149742A (en) Package and electronic device using the same
JP2008124161A (en) Electronic apparatus housing package and method of manufacturing electronic apparatus housing package
WO2015015850A1 (en) Module and method for manufacturing same
JP4268480B2 (en) Electronic component sealing substrate and electronic device using the same
JP2005262382A (en) Electronic device and its manufacturing method
JP6780710B2 (en) Circuit module
JP2006186357A (en) Sensor device and its manufacturing method
JP5227834B2 (en) Method for manufacturing functional device package
JP5225824B2 (en) Electronic component package and method of manufacturing electronic component package
JP5349024B2 (en) Optical device and method of manufacturing optical device
JP4471015B2 (en) Electronic device package
JP4434870B2 (en) Multi-cavity electronic component sealing substrate, electronic device, and method of manufacturing electronic device
JP2010147348A (en) Electronic component and method of manufacturing the same
JP5578803B2 (en) Wafer package and manufacturing method thereof
JP6791743B2 (en) Lids, electronic component storage packages and electronic devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees