JP4609680B2 - データ蓄積装置 - Google Patents
データ蓄積装置 Download PDFInfo
- Publication number
- JP4609680B2 JP4609680B2 JP2000241718A JP2000241718A JP4609680B2 JP 4609680 B2 JP4609680 B2 JP 4609680B2 JP 2000241718 A JP2000241718 A JP 2000241718A JP 2000241718 A JP2000241718 A JP 2000241718A JP 4609680 B2 JP4609680 B2 JP 4609680B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- unit
- memory unit
- cluster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はデータ蓄積装置に関し、例えばＡＶ（Audio Video ）データ用のサーバシステムに適用して好適なものである。
【０００２】
【従来の技術】
従来、例えば放送局においては、映像素材として高画質化が要求されると共に、特にニュース番組で使用される映像素材には同じ時間帯に多数のアクセスが集中するため、データ転送レートが高くかつ大記憶容量を実現し得るハードディスクドライブ（ＨＤＤ：Hard Disc Drive ）を用いたサーバシステムが使用されている。
【０００３】
しかし、このサーバシステムでは、ハードディスクドライブがモータ等のメカ機構を有するため、駆動時に精度誤差が生じた場合にはその分だけデータの記録再生における信頼性が低下する一方、消費電力が比較的高くなるといった実用上不十分な問題があり、かかる問題を解決すべく、近年では、不揮発性メモリからなるフラッシュメモリ（flash memory）をデータ蓄積媒体として用いたサーバシステムが提案され実現化されている。
【０００４】
【発明が解決しようとする課題】
ところで、かかるフラッシュメモリは、電気的にデータの一括消去と再書込とが可能な不揮発性メモリであり、データ書込の際、既に書き込まれているデータを一括消去した後でなければ新たにデータを書き込むことができないという特徴を有するため、書込の際にデータの一括消去のために要する時間が加わる分だけ書込時間が読出時間に比べて長くなるという問題があった。
【０００５】
このためフラッシュメモリをデータ蓄積媒体として用いたサーバシステムでは、全体的に入力ポートの数が出力ポートの数と比べて少なくなりがちという問題があった。
【０００６】
例えばＮＡＮＤ型フラッシュメモリの場合、書込速度が 2.5〔Ｍbyte/sec〕であるのに対して読出速度が20〔Ｍbyte/sec〕であり、さらに書込の際にセクタ単位でデータを消去するのに要する時間が４〔msec〕であることから、当該ＮＡＮＤ型フラッシュメモリを用いたサーバシステムでは、出力ポートの数が５に対して入力ポートの数が１となる。
【０００７】
従って、このようなフラッシュメモリをデータ蓄積媒体として用いた場合でも、当該フラッシュメモリに特有な読出速度に対する書込速度の遅さの問題を解消して、リアルタイムの記録再生処理に実用上十分に対応し得るサーバシステムを構築することができれば非常に望ましい。
【０００８】
本発明は以上の点を考慮してなされたもので、データの読み書きにおける高速性を格段と向上し得るデータ蓄積装置を提案しようとするものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、供給されるデータを記憶するＤＲＡＭと、所定数のフラッシュメモリをデータの読み書き動作の１つの単位としてユニット化することにより構成した複数のクラスタと、ＤＲＡＭから読み出したデータに対しフラッシュメモリへ書き込みを制御するコントローラと、ＤＲＡＭ、複数のクラスタ及びコントローラから構成された着脱自在に装填可能な複数のメモリユニットと、複数のメモリユニットによって構成されたメモリブロックとを具え、コントローラは、供給されたデータを一旦上記ＤＲＡＭに書き込み、当該ＤＲＡＭから当該データを所定の書き込み可能なタイミングによって読み出してクラスタを一つの単位としてメモリユニットの所定数のフラッシュメモリに対して一斉に書き込むように制御するようにした。
【００１０】
この結果、供給されるデータを一旦書き込み読み出しが高速でできるＤＲＡＭに書き込み、書き込んだＤＲＡＭからクラスタ単位でデータをフラッシュメモリへ一斉に書き込がなされるので、書き込みが遅いフラッシュメモリにおいても高速で行うことができ、かつ書き込みがメモリユニットごとに構成されているコントローラによってメモリユニット単独で行なわれるので複数のメモリユニットのうちのいずれかのメモリユニットが取り外されても影響を受けずに高速書き込みを行うことができる。
【００１１】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１２】
（１）本実施の形態によるサーバシステムの構成
図１において、１は全体として本実施の形態によるサーバシステムを示し、ＣＰＵ２が、例えばＬＡＮ（Local Area Network）を介して外部に設けられた上位コントローラ３と接続されており、当該上位コントローラ３から与えられる種々のコマンドに基づいて、複数の記録処理ブロック４Ａ〜４Ｃ及び再生処理ブロック５Ａ〜５Ｃ並びに消去処理ブロック６をそれぞれ制御すると共に、バスクロススイッチ７を介してメモリブロック８を制御するようになされている。
【００１３】
各記録処理ブロック４Ａ〜４Ｃは、ＣＰＵ２から与えられる記録コマンドＣ１に基づいて、外部から供給される映像音声データＳ１Ａ〜Ｓ１Ｃに対して必要に応じて圧縮符号化やフォーマット変換等の所定のデータ処理を施した後、得られた圧縮映像音声データＳ２Ａ〜Ｓ２Ｃをバスクロススイッチブロック７を介してメモリブロック８に送出するようになされている。
【００１４】
また各再生処理ブロック５Ａ〜５Ｃは、ＣＰＵ２から与えられる再生コマンドＣ２に基づいて、メモリブロック８からバスクロススイッチブロック７を介して供給される圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆに対して必要に応じて復号化やフォーマット変換等の所定のデータ処理を施した後、得られた元の信号形態の映像音声データＳ１Ｄ〜Ｓ１Ｆを外部に出力するようになされている。
【００１５】
さらに消去処理ブロック６は、ＣＰＵ２から必要に応じて与えられる消去コマンドＣ３に基づいて、メモリブロック８を構成する各メモリユニット８Ａ1 〜８ＡN ごとに記録されている圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを当該メモリユニット８Ａ1 〜８ＡN 単位で指定された記録容量分だけ消去するようになされている。
【００１６】
このサーバシステム１は、複数の入出力（３入力３出力）を提供するマルチアクセスサーバであり、各記録処理ブロック４Ａ〜４Ｃを介して得られる圧縮映像音声データＳ２Ａ〜Ｓ２Ｃをバスクロススイッチブロック７を介してメモリブロック８内の複数のメモリユニット８Ａ1 〜８ＡN に１つずつ順番に蓄積するようになされている。
【００１７】
このメモリブロック８では、複数のメモリユニット８Ａ1 〜８ＡN は全て同一形状及び同一構造を有し、当該メモリブロック８本体に対してそれぞれ着脱自在に取り付けられている。
【００１８】
そしてサーバシステム１は、指定された圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆを当該圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆが蓄積されている各メモリユニット８Ａ1 〜８ＡN から読み出した後、対応する再生処理ブロック５Ａ〜５Ｃを介して元の映像音声データＳ１Ｄ〜Ｓ１Ｆとして外部に出力するようになされている。
【００１９】
さらにこのサーバシステム１では、上述のようなＣＰＵ２を介在した圧縮映像音声データＳ２Ａ〜Ｓ２Ｆのメモリブロック８による読み書き処理は、読み書きされる圧縮映像音声データＳ２Ａ〜Ｓ２Ｆがバスクロススイッチ７においてぶつかり合わないようにＣＰＵ２の制御のもとに行われる。
【００２０】
実際上ＣＰＵ２は、上位コントローラ３の制御指令に基づく切換コマンドＣ４を所定のタイミングでバスクロススイッチブロック７に送出して、当該バスクロススイッチブロック７内の接続状態を選択的に切り換えることにより、図２に示すように、複数の記録処理ブロック４Ａ〜４Ｃ及び複数の再生処理ブロック５Ａ〜５Ｃに対してそれぞれ所定時間（例えば 100〔msec〕、以下、この所定時間を割当て時間と呼ぶ）Ｔ1を循環的に（すなわち 600〔msec〕ごとに１周期ＴＣ（＝６Ｔ1 ）となるように）割り当ててメモリブロック８と接続させるようになされている。
【００２１】
そしてＣＰＵ２は、それぞれ割当て時間Ｔ1 内にバスクロススイッチブロック７を介して供給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃをメモリブロック８内の各メモリユニット８Ａ1 〜８ＡN に順番に書き込み、又はその割当て時間Ｔ1内に指定された圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆをメモリブロック８の対応するメモリユニット８Ａ1 〜８ＡN から読み出すようになされている。
【００２２】
このようにしてサーバシステム１では、ＣＰＵ２の制御のもとにメモリブロック８に書込動作及び読出動作を時分割的に行わせ得るようになされ、各記録処理ブロック４Ａ〜４Ｃからメモリブロック８へのデータ転送と、当該メモリブロック８から各再生処理ブロック５Ａ〜５Ｃへのデータ転送とが競合することなく、これら書込動作及び読出動作を並列的に行い得るようになされている。
【００２３】
（２）メモリブロックの構成
このメモリブロック８は、図３に示すように、電気的に相互接続された複数の基板９Ａ1 〜９ＡX （Ｘは自然数）から構成されており、当該各基板９Ａ1 〜９ＡX には、４個のフラッシュメモリ１０Ａ〜１０Ｄを１つの読み書き動作のアクセス単位としてユニット化したもの（以下、これをクラスタと呼ぶ）１０Ｘが行列状に複数（１０Ｘ1 〜１０ＸN ）配置されている。
【００２４】
実際にメモリブロック８を構成する複数のクラスタ１０Ｘ1 〜１０ＸN は、それぞれ図４に示すように構成されたメモリユニット８Ａ1 〜８ＡN 内に対応して設けられ、当該各メモリユニット８Ａ1 〜８ＡN が上述のような配列パターンで対応する基板９Ａ1 〜９ＡX 上に配置されている。
【００２５】
これら各メモリユニット８Ａ1 〜８ＡN は、対応する基板９Ａ1 〜９ＡX に対してそれぞれ着脱自在に取り付け得るようになされており、装着時には基板９Ａ1 〜９ＡX を介してバスクロススイッチブロック７（図１）と電気的に接続するようになされている。
【００２６】
かかるメモリユニット８Ａ1 〜８ＡN では、メモリコントローラ１１は、上位コントローラ３（図１）の制御指令に基づき、ＣＰＵ２から双方とも論理「Ｈ」レベルにある読み書き（Ｒ／Ｗ：Read/Write）信号Ｓ５及びチップセレクト（ＣＳ：Chip Select ）信号Ｓ６を受けると共に、必要に応じてクラスタ単位で各フラッシュメモリ１０Ａ〜１０Ｄ内のデータを一括消去するための消去信号Ｓ７を受けるようになされている。
【００２７】
この場合、チップセレクト信号Ｓ６の論理「Ｌ」レベルに立ち下がっている期間は、メモリユニット８Ａ1 〜８ＡN に対して上述した割当て時間Ｔ1 に相当し、当該割当て時間Ｔ１内において外部のバスクロススイッチブロック７からバススイッチ１２を介してデータバス１３及びアドレスバス１４にそれぞれ圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ及びアドレスデータＤ１が供給されるようになされている。
【００２８】
メモリユニット８Ａ1 〜８ＡN の内部は、複数（４個）のフラッシュメモリ１０Ａ〜１０Ｄ及びＤＲＡＭ（Dynamic Random Access Memory）１５がデータバス１３及びアドレスバス１４を介して互いに接続されており、当該データバス１３及びアドレスバス１４の各一端（すなわちメモリユニット８Ａ1 〜８ＡN の入力段）にバススイッチ１２が設けられている。
【００２９】
メモリコントローラ１１は、ＣＰＵ２の制御に応じてバススイッチ１２に論理「Ｈ」レベルにある切換信号Ｓ８を送出しながら、データバス１３及びアドレスバス１４を共に外部のバスクロススイッチブロック７と接続状態にする一方、当該切換信号Ｓ８を所定のタイミングで論理「Ｌ」レベルに立ち下げることによってデータバス１３及びアドレスバス１４を共にバスクロススイッチブロック７と切断状態に切り換えるようになされている。
【００３０】
データ書込時、メモリコントローラ１１は、読み書き信号Ｓ５（図５（Ａ））及びチップセレクト信号Ｓ６（図５（Ｂ））が共に論理「Ｌ」レベルに立ち下がるタイミングに同期して、ＤＲＡＭ１５に制御信号Ｓ９を送出することにより、アドレスバス１４を介して供給されるアドレスデータＤ１（図５（Ｃ））に基づき順次アドレスを指定しながら、データバス１３を介して供給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ（図５（Ｄ））をＤＲＡＭ１５に書き込ませる。
【００３１】
続いてメモリコントローラ１１は、メモリユニット８Ａ1〜８ＡＮの割当て時間Ｔ1が終わった時点で、ＣＰＵ２の制御に応じて論理「Ｌ」の立ち下がり状態にある読み書き信号Ｓ５（図５（Ａ））が立ち上がるタイミングに同期して、バススイッチ１２に供給する切換信号Ｓ８（図５（Ｅ））を論理「Ｌ」に立ち下げると共に、ＤＲＡＭ１５に制御信号Ｓ９を送出することにより、データバス１３及びアドレスバス１４を共にバスクロススイッチブロック７と切断状態にしながらＤＲＡＭ１５から圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを読み出す。
【００３２】
このときメモリコントローラ１１は、複数のフラッシュメモリ１０Ａ〜１０Ｄにそれぞれ制御信号Ｓ１０Ａ〜Ｓ１０Ｄを送出すると共に、アドレスバス１４を介してそれぞれ同一のアドレスデータＤ２（図５（Ｆ））を送出することにより、ＤＲＡＭ１５から読み出した圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ（図５（Ｇ））をデータバス１３を介してバイト単位でストライピング（分離）し、得られた複数のデータ（以下、これらを圧縮分離データと呼ぶ）Ｓ２Ｘ1 〜Ｓ２Ｘ4 （図４）をそれぞれフラッシュメモリ１０Ａ〜１０Ｄに振り分けて順次アドレス指定しながら一斉に書き込ませる。
【００３３】
やがてメモリユニット８Ａ1 〜８ＡN は、各フラッシュメモリ１０Ａ〜１０Ｄへの圧縮分離データＳ２Ｘ1 〜Ｓ２Ｘ4 の書き込みが終了した時点で、バススイッチ１２に供給する切換信号Ｓ８（図５（Ｅ））を論理「Ｈ」に立ち上げることにより、データバス１３及びアドレスバス１４を共にバスクロススイッチブロック７と元の接続状態に切り換える。
【００３４】
一方、データ読み出し時、メモリコントローラ１１は、読み書き信号Ｓ５（図６（Ａ））を論理「Ｈ」レベルに立ち上げたまま、チップセレクト信号Ｓ６（図６（Ｂ））が論理「Ｌ」レベルに立ち下がるタイミングに同期して、複数のフラッシュメモリ１０Ａ〜１０Ｄにそれぞれ制御信号Ｓ１０Ａ〜Ｓ１０Ｄを送出することにより、アドレスバス１４を介して供給されるアドレスデータＤ２（図６（Ｃ））に基づく順次アドレスを指定しながら、当該各フラッシュメモリ１０Ａ〜１０Ｄからデータバス１４を介して圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ（図６（Ｄ））を読み出す。
【００３５】
この結果、各メモリユニット８Ａ1 〜８ＡN は、供給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを一旦ＤＲＡＭ１５に書き込んでおき、当該ＤＲＡＭ１５から所定のタイミング（すなわちフラッシュメモリ１０Ａ〜１０Ｄが書き込み可能なタイミング）で圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを読み出してクラスタ単位で各フラッシュメモリ１０Ａ〜１０Ｄに対して一斉に書き込むようにしたことにより、ＤＲＡＭ１５の書込速度がフラッシュメモリ１０Ａ〜１０Ｄの書込速度に比べて格段と速い分、直接フラッシュメモリ１０Ａ〜１０Ｄに書き込む場合と比較してメモリユニット８Ａ1 〜８ＡN 全体としての書込速度を向上させることができる。
【００３６】
一般的にフラッシュメモリ１０Ａ〜１０ＤはＤＲＡＭ１５の数十倍のメモリ容量を有し、ＤＲＡＭ１５からフラッシュメモリ１０Ａ〜１０Ｄにデータ転送する場合には、図７に示すように、フラッシュメモリ１０Ａ〜１０Ｄのメモリ空間をＤＲＡＭ１５の全メモリ容量に応じたブロック単位に分割しておき、当該各ブロックにＤＲＡＭ１５から読み出した全データを順次当て込むようにしてデータ転送を行うようになされている。
【００３７】
さらに各メモリユニット８Ａ1 〜８ＡN は、ＤＲＡＭ１５から読み出した圧縮映像音声データＳ２Ａ〜Ｓ２Ｃをそれぞれ圧縮分離データＳ２Ｘ1 〜Ｓ２Ｘ4 に分離して、それぞれ４個のフラッシュメモリ１０Ａ〜１０Ｄに一斉に書き込む分、フラッシュメモリ１０Ａ〜１０Ｄの１個当たりの実効転送レートの約４倍の転送レートと、当該フラッシュメモリ１０Ａ〜１０Ｄの約４倍分のメモリ容量をもつ記録再生回路を構築し得るという利点がある。
【００３８】
このメモリブロック８において、例えばデータ転送レートが50〔Ｍbps 〕の映像音声データＳ１Ａ〜Ｓ１Ｃを１時間記録する場合、トータルで 180〔Ｇbit 〕の記憶容量が要求され、例えば64〔Ｍbite〕の記憶容量をもつフラッシュメモリ１０Ａ〜１０Ｄを用いたときには、 720個のフラッシュメモリ１０Ａ〜１０Ｄを複数の基板９Ａ1 〜９ＡX 上に上述したクラスタ単位（すなわち 180個のクラスタ）で割り当てて配置する必要がある。
【００３９】
この結果、64〔Ｍbite〕の記憶容量をもつフラッシュメモリ１０Ａ〜１０Ｄの書込速度が 2.5〔Ｍbyte/sec〕でかつ読出速度が20〔Ｍbyte/sec〕のとき、各メモリユニット８Ａ1 〜８ＡN 内のクラスタ１０Ｘ1 〜１０ＸN は、書込速度が80〔Ｍbyte/sec〕でかつ読出速度が 640〔Ｍbyte/sec〕となるため、データ転送レートが50〔Ｍbyte/sec〕の映像音声データについて、書込速度が１倍速であるのに対して読出速度は12倍速まで高速化することができる。
【００４０】
実際にサーバシステム１において、ＣＰＵ２は、ディレクトリ（ファイル管理情報）及びテーブル（ファイル配分索引）からなるファイルシステムが記憶されたメモリ（図示せず）を有し、上位コントローラ３の指令に基づく当該ファイルシステム内のファイル管理に従って、書込時にはメモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から空きクラスタ（データが全く書き込まれていないクラスタ）１０ＸE （Ｅは１≦Ｅ≦Ｎを満たす自然数）を検索し、又は読出時には読出対象となるファイルが存在するクラスタ１０ＸR （Ｒは１≦Ｒ≦Ｎを満たす自然数）を検索するようになされている。
【００４１】
かかるファイルシステムにおけるディレクトリには、ファイル名やデータの属性（読み出し専用など）等が書き込まれ、またテーブルには各クラスタ１０Ｘ1〜１０ＸN に対してファイルの続きが何番のクラスタに入っているかが書き込まれている。
【００４２】
具体的にディレクトリにはファイルの先頭のクラスタ番号が入り、テーブルには所定のテーブル領域の対応する番号のところに後続するクラスタ番号が順次入り、このときファイルの最終クラスタ及び空きクラスタ１０ＸE のときにはそれぞれ所定の設定番号が入るようになされている。
【００４３】
かくしてＣＰＵ２は、書込時及び読出時、まずファイルシステムにおいてディレクトリの最初のクラスタに応じたファイルを検索した後、テーブルの内容に基づいて後続するクラスタのファイルを芋蔓式に順次検索することにより、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中からそれぞれ空きクラスタ１０ＸE 又は読出対象となるクラスタ１０ＸR を検索し得るようになされている。
【００４４】
なお上位コントローラ３は、ＣＰＵ２から与えられたファイル削除の要求に応じて、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から順次クラスタを指定して、当該指定したクラスタが空きクラスタ１０ＸE となるようにＣＰＵ２に消去指令を送出することにより、ＣＰＵ２は、当該消去指令に応じて、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から指定されたクラスタのデータを消去する。
【００４５】
このときＣＰＵ２がメモリブロック８内で指定されたクラスタからデータを消去するタイミングは、例えば１日の作業終了時や空きクラスタのメモリ容量が所定量以下になった時でも良く、又はアクセス頻度の少ないクラスタからその都度順次データを消去するようにしても良く、さらにはエラー訂正コードが壊れているクラスタの検出時でも良い。
【００４６】
（３）メモリブロックの管理
かかる構成に加えて、このサーバシステム１では、ＣＰＵ２は、上位コントローラ３の指令に基づいて、メモリブロック８を各メモリユニット８Ａ1 〜８ＡNごとに装着の有無及びファイルデータを管理するようになされている。
【００４７】
実際にＣＰＵ２は、各メモリユニット８Ａ1 〜８ＡN ごとに、それぞれユニットネイム、記録ＩＤ、記録容量及び他のメモリユニット８Ａ1 〜８ＡN に跨がる場合のリンク先ＩＤ等からなるユニットエントリ（Unit Entry）情報を割り当てておき、当該各ユニットエントリ情報に基づいて、対応するメモリユニット８Ａ1 〜８ＡN を管理するようになされている。
【００４８】
かかるユニットエントリ情報のうち、記録ＩＤには、ビデオカメラに割り当てられているシリアル番号や撮影者、撮影場所及び日付などの情報が記述されており、また、他のメモリユニット８Ａ1 〜８ＡN に跨がる場合のリンク先ＩＤには、当該メモリユニットでは収まらない場合に後に繋がるメモリユニットが存在する旨が記述されている。この場合、リンク先として後続するメモリユニットに応じたユニットエントリ情報のリンク先ＩＤには、前段のメモリユニットのユニットネイムを記述しておくことによって、互いに繋がるメモリユニット間でファイルが継続している旨を記述しておく。
【００４９】
さらにＣＰＵ２は、メモリブロック８内に各メモリユニット８Ａ1 〜８ＡN が装填された場合、図８（Ａ）に示すようなファイルイメージＦＩを構築するようになされている。このファイルイメージＦＩは、メモリブロック８内に装填されている各メモリユニット８Ａ1 〜８ＡN にそれぞれ対応するフォルダをツリー（木）状に繋げた構造を有し、当該各フォルダにはさらにデータ内容を表すファイルを下位のフォルダとして階層的に割り当てるようになされている。
【００５０】
ここでメモリブロック８内にメモリユニット８Ａ1 〜８Ａ4 、８Ａ6 、８Ａ7、８Ａ9 、８Ａ12、８Ａ15が予め装填されている状態において、ユーザによってメモリユニット８Ａ5 がメモリブロック８内に装填されると、ＣＰＵ２は、当該メモリユニット８Ａ5 からユニットエントリ情報を読み出した後、当該メモリユニット８Ａ5 に応じたフォルダ「Camera Sozai」（メモリユニット８Ａ5 に格納されているファイルデータがカメラの撮像結果である場合）を上述したファイルイメージＦＩのツリー構造内に挿入する（図８（Ｂ））。
【００５１】
このときＣＰＵ２は、上位コントローラ３にメモリユニット８Ａ5 が装填された旨を通知した後、当該上位コントローラ３の指令に基づくファイルシステム内のファイル管理に従って、メモリブロック８内に装填されたメモリユニット８Ａ5 に応じたクラスタ１０Ｘの記録容量を検出する。
【００５２】
そしてＣＰＵ２は、装填されたメモリユニット８Ａ5 から読み出したユニットエントリ情報のうちリンク先ＩＤを読み出すことにより、記録時メモリユニット８Ａ5 の記録容量を越えたデータを、リンク先である後段のメモリユニット８ＡX （Ｘは１≦Ｘ≦Ｎを満たす自然数）に転送して記録させるようになされている。
【００５３】
これに対して、メモリブロック８内からユーザによって任意に指定されたメモリユニット８Ａが引き抜かれると、ＣＰＵ２は、当該メモリユニット８Ａから読み出しておいたユニットエントリ情報を削除すると共に、上位コントローラ３にメモリユニット８Ａが引き抜かれた旨をエラーとして通知する。このときＣＰＵ２は、上述したファイルイメージＦＩのツリー構造から当該引き抜かれたメモリユニット８Ａに対応するフォルダを削除する。
【００５４】
（４）書込命令処理手順
このサーバシステム１において、ＣＰＵ２は、上位コントローラ３から書込命令を受けると、図９に示す書込命令処理手順ＲＴ１をステップＳＰ０から入り、ステップＳＰ１において、ファイルシステムにおけるディレクトリ及びテーブルから順次ファイルを検索しながら、ステップＳＰ２に進んで、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から空きクラスタ１０ＸE が存在するか否かを判断する。
【００５５】
このステップＳＰ２において肯定結果が得られると、このことは検索したファイルが存在するクラスタ１０Ｘ1 〜１０ＸN に空きクラスタ１０ＸE があることを表しており、このときＣＰＵ２は、ステップＳＰ３に進んで、バスクロススイッチブロック７を切り換えて、入力側の記録処理ブロック４Ａ〜４Ｃとメモリブロック８内の空きクラスタ１０ＸE とを接続した後、ステップＳＰ４において書込動作を開始する。このときファイルシステムには、圧縮映像音声データＳ２Ａ〜Ｓ２Ｃが書き込まれたクラスタ１０Ｘについて、当該クラスタ１０Ｘに存在するファイルに書込履歴が書き加えられる。
【００５６】
やがてＣＰＵ２は、ステップＳＰ５に進んで、書込終了か否かを判断し、肯定結果が得られると、このことは空きクラスタ１０ＸE に圧縮映像音声データＳ２Ａ〜Ｓ２Ｃが書き込まれたことを表しており、このときＣＰＵ２は、そのままステップＳＰ６に進んで当該書込命令処理手順ＲＴ１を終了する。
【００５７】
一方ステップＳＰ５において否定結果が得られると、ＣＰＵ２は、ステップＳＰ７に進んでクラスタを構成する各フラッシュメモリ１０Ａ〜１０Ｄのメモリ残容量があるか否かを判断し、肯定結果が得られたときには、再度ステップＳＰ５に戻ってメモリ残容量がなくなり、又は書込終了となるまで上述と同様の処理を繰り返す。
【００５８】
このステップＳＰ７において肯定結果が得られると、このことはクラスタ１０Ｘ1 〜１０ＸN を構成する各フラッシュメモリ１０Ａ〜１０Ｄのメモリ残容量がないことを表しており、このときＣＰＵ２は、再度ステップＳＰ２に戻って、ファイルシステムに基づく空きクラスタ１０ＸE の検索から上述と同様の処理手順を繰り返す。
【００５９】
これに対してステップＳＰ２において否定結果が得られると、このことは検索したファイルが存在するクラスタ１０Ｘ1 〜１０ＸN には空きクラスタ１０ＸEがないことを表しており、このときＣＰＵ２は、ステップＳＰ８に進んで、書込不可の旨を上位コントローラ３に通知すると共に、ステップＳＰ９に進んで当該上位コントローラ３に対してファイル削除（クラスタのデータ消去）を要求した後、そのままステップＳＰ６において当該書込命令処理手順ＲＴ１を終了する。
【００６０】
なお上位コントローラ３は、ＣＰＵ２から与えられたファイル削除の要求に応じて、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から順次クラスタを指定して、当該指定したクラスタが空きクラスタ１０ＸE となるようにＣＰＵ２に消去指令を送出することにより、ＣＰＵ２は、当該消去指令に応じて、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から指定されたクラスタのデータを消去する。
【００６１】
（５）読出命令処理手順
このサーバシステムにおいて、ＣＰＵ２は、上位コントローラ３から読出指令を受けると、図１０に示す読出命令処理手順ＲＴ２をステップＳＰ１０から入り、ステップＳＰ１１において、ファイルシステムにおけるディレクトリ及びテーブルからファイル検索しながら、ステップＳＰ１２に進んで、読出対象となるファイルが存在するか否かを判断する。
【００６２】
このステップＳＰ１２において肯定結果が得られると、このことは検索したファイルが読出対象となるファイルであることを表しており、このときＣＰＵ２は、ステップＳＰ１３に進んで、当該検索したファイルがどのクラスタ（当該ファイルにクラスタが跨がっている場合には双方のクラスタ）に対応しているか等のファイルとクラスタとの関係をファイルシステムに基づいて検索する。
【００６３】
続いてステップＳＰ１４において、ＣＰＵ２は、複数のクラスタ１０Ｘ1 〜１０ＸN の中から読出対象となるクラスタ１０ＸR がいくつの出力ポート（すなわち出力側の再生処理ブロック５Ａ〜５Ｃ）に対して同時に再生要求があるのかを検出し、当該クラスタ１０ＸR から読み出した圧縮映像音声データＳ２Ｃ〜Ｓ２Ｆを再生要求のある全ての再生処理ブロック５Ａ〜５Ｃに対して転送することができるか否かを判断する。
【００６４】
このステップＳＰ１４において肯定結果が得られると、ＣＰＵ２は、ステップＳＰ１５に進んで、バスクロススイッチブロック７を切り換えて、出力側の再生処理ブロック５Ａ〜５Ｃとメモリブロック８内の読出対象となるクラスタ１０ＸR とを接続した後、ステップＳＰ１６に進んで読出動作を開始する。
【００６５】
やがてＣＰＵ２は、ステップＳＰ１７に進んで、読出終了か否かを判断し、肯定結果が得られると、このことは読出対象となるクラスタ１０ＸR から圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆが読み出されたことを表しており、このときＣＰＵ２は、そのままステップＳＰ１８に進んで当該読出命令処理手順ＲＴ２を終了する。
【００６６】
一方ステップＳＰ１７において否定結果が得られると、ＣＰＵ２は、再度ステップＳＰ１３に戻って、ファイルシステムに基づく検索したファイルとクラスタ１０との関係の検索から上述と同様の処理手順を繰り返す。
【００６７】
これに対してステップＳＰ１２において否定結果が得られると、このことは検索したファイルが読出対象となるファイルでないことを表しており、このときＣＰＵ２は、ステップＳＰ１９に進んで、読出不可の旨を上位コントローラ３に通知した後、そのままステップＳＰ１８に進んで当該読出命令処理手順ＲＴ２を終了する。
【００６８】
（６）メモリユニット管理処理手順
実際にこのサーバシステム１において、ＣＰＵ２は、上位コントローラ３からのメモリユニット８Ａ1 〜８ＡN の管理指令を受けると、図１１に示すメモリユニット管理処理手順ＲＴ３をステップＳＰ２０から入り、ステップＳＰ２１において、メモリブロック８内の各メモリユニット８Ａ1 〜８ＡN の状態に変化があるか否かを判断しながら、肯定結果が得られるまで待つ。
【００６９】
このステップＳＰ２１において肯定結果を得ると、ＣＰＵ２は、ステップＳＰ２２に進んで、メモリブロック８内の変化がメモリユニット８Ａが装填されたことによって生じたものであるか否かを判断し、肯定結果を得た場合にはステップＳＰ２３に進む。
【００７０】
このステップＳＰ２３において、ＣＰＵ２は、メモリブロック８内に新たなメモリユニット８Ａが装填された旨を上位コントローラ３に通知すると共に、当該装填されたメモリユニット８Ａからユニットエントリ情報を取得した後、ステップＳＰ２４に進んで、当該メモリユニット８Ａの追加に伴うクラスタ１０Ａの使用状態を検出してクラスタ単位での記録容量の管理を行った後、ステップＳＰ２５に進む。
【００７１】
一方、ステップＳＰ２２において否定結果を得ると、このことはメモリブロック８内に予め装填されているメモリユニット８Ａ1 〜８ＡN のうちいずれかのメモリユニット８Ａがユーザによって引き抜かれたことを表しており、このときＣＰＵ２は、ステップＳＰ２６に進んで、メモリブロック８内にメモリユニット８Ａが引き抜かれた旨をエラーとして上位コントローラ３に通知した後、ステップＳＰ２７に進む。
【００７２】
このステップＳＰ２７において、ＣＰＵ２は、当該引き抜かれたメモリユニット８Ａに応じたユニットエントリ情報を削除した後、ステップＳＰ２８に進んで、当該メモリユニット８Ａの抜けに伴うクラスタ１０Ａの使用状態を検出してクラスタ単位での記録容量の管理を行った後、ステップＳＰ２５に進む。
【００７３】
かくしてＣＰＵ２は、このステップＳＰ２５において、上位コントローラ３からの終了命令又はユーザの働きかけに応じて、現在行っている処理を終了するか否かを判断し、肯定結果が得られた場合にはそのままステップＳＰ２９に進んで当該メモリユニット管理処理手順ＲＴ３を終了する。
【００７４】
これに対してステップＳＰ２５において否定結果が得られた場合には、ＣＰＵ２は、再度ステップＳＰ２１に戻って、上述したステップＳＰ２１〜ＳＰ２５又はステップＳＰ２１−ＳＰ２２−ＳＰ２６〜ＳＰ２８−ＳＰ２５の処理を繰り返す。
【００７５】
（７）本実施の形態による動作及び効果
以上の構成において、このサーバシステム１では、メモリブロック８を、複数（４個）のフラッシュメモリ１０Ａ〜１０Ｄごとに区分けされたクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）が内蔵されたメモリユニット８Ａ（８Ａ1 〜８ＡN ）をそれぞれ着脱自在に装填可能な状態で複数接続することによって構築する。
【００７６】
かかるメモリブロック８に全てのメモリユニット８Ａ1 〜８ＡN が装填されていない状態において、その空き部位にユーザによって選択されたメモリユニット８Ａが装填されると、ＣＰＵ２は、当該メモリユニット８Ａに対応するクラスタ１０Ｘの使用状態を検出してクラスタ単位での記録容量を認識する。
【００７７】
そしてＣＰＵ２は、データ記録時に、装填されたメモリユニット８Ａの記録容量を越えた圧縮映像音声データＳ２Ａ〜Ｓ２Ｆを、リンク先である他のメモリユニット８Ａに転送して書込動作を行わせる。
【００７８】
一方、メモリブロック８に装填されている複数のメモリユニット８Ａ1 〜８ＡN のうちユーザによって選択されたメモリユニット８Ａが引き抜かれると、ＣＰＵ２は、当該メモリユニット８Ａ以外の他のメモリユニット群８Ａに対応するクラスタ１０Ｘの使用状態を検出する。
【００７９】
このメモリユニット８Ａの引き抜きがデータ記録時である場合、ＣＰＵ２は、圧縮映像音声データＳ２Ａ〜Ｓ２Ｆを、引き抜かれたメモリユニット８Ａのリンク先である他のメモリユニット８Ａに書き込ませる。一方、メモリユニット８Ａの引き抜きがデータ再生時である場合、ＣＰＵ２は、上位コントローラ３にエラー通知を行うと共に、当該メモリユニット８Ａに格納されているデータを飛ばしてリンク先である他のメモリユニット８Ａに格納されているデータを読み出す。
【００８０】
このようにしてサーバシステム１では、他の記録再生機器（例えばビデオカメラ等）との間でデータ交換する場合にも、直接物理的にメモリユニット８Ａをやり取りするだけで済み、かくしてユーザの操作に応じた電気的なデータ取込み作業を行う煩雑さを回避することができる。
【００８１】
以上の構成によれば、このサーバシステム１では、複数（４個）のフラッシュメモリ１０Ａ〜１０Ｄごとに区分けされたクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN）が内蔵されたメモリユニット８Ａ（８Ａ1 〜８ＡN ）をそれぞれ着脱自在に装填可能な状態で複数接続することによってメモリブロック８を構築するようにしたことにより、他の記録再生機器（例えばビデオカメラ等）との間でデータ交換する場合にも、必要に応じてユーザが選択したメモリユニット８Ａを着脱するだけで済み、この結果ユーザの操作に応じた電気的なデータ取込み作業を行う煩雑さを回避することができ、かくしてデータの読み書きにおける高速性を格段と向上し得るサーバシステム１を実現できる。
【００８２】
（８）他の実施の形態
なお上述の実施の形態においては、複数の半導体メモリから構成されるデータ蓄積手段として、上述した図４に示すような４個のフラッシュメモリ１０Ａ〜１０Ｄずつ区分けされたクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）が内蔵されたメモリユニット８Ａ（８Ａ1 〜８ＡN ）を複数接続してなるメモリブロック８を適用した場合について述べたが、本発明はこれに限らず、要は、複数（３個以下又は５個以上の任意の数）の半導体メモリをクラスタとして並列的に読み書きすることができるように区分けしたものであれば、データ蓄積手段としては、この他種々の構成のものを広く適用することができる。
【００８３】
この場合、半導体メモリとしてフラッシュメモリ１０Ａ〜１０Ｄを適用した場合について述べたが、本発明はこれに限らず、要は、一括してデータを消去することができる半導体メモリであれば、フラッシュメモリ以外にも、電気的に消去及び書込可能なプログラマブルＲＯＭ等の種々の半導体メモリに広く適用することができる。
【００８４】
さらに上述の実施の形態においては、メモリブロック（データ蓄積手段）８の各フラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄが複数個ずつのクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）に区分けして内蔵され、当該各クラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）を一体として着脱自在に装填可能なメモリユニット８Ａ（８Ａ1 〜８ＡN ）として、図１に示すサーバシステム１内のメモリブロック８を構築するメモリユニット８Ａ（８Ａ1 〜８ＡN ）を適用した場合について述べたが、本発明はこれに限らず、各クラスタを一体として着脱自在に装填可能であれば、この他種々のメモリユニットに広く適用することができる。
【００８５】
さらに上述の実施の形態においては、外部から与えられる映像音声データＳ１Ａ〜Ｓ１Ｃ（すなわち圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ）を各メモリユニット８Ａ（８Ａ1 〜８ＡN ）内のクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）に振り分けて与える振分手段として、図１に示すサーバシステム１内のＣＰＵ２及びバスクロススイッチブロック７を適用した場合について述べたが、本発明はこれに限らず、各クラスタにデータを振り分けることができれば、この他種々の振分手段に広く適用することができる。
【００８６】
この場合、振分手段としてのサーバシステム１内のＣＰＵ２及びバスクロススイッチブロック７（図１）は、供給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを順番に１つずつメモリユニット８Ａ1 〜８ＡN に振り分けて与えるようにした場合について述べたが、給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを所定単位にストライピング（分離）して、得られた複数の圧縮分離データ（図示せず）を各メモリユニット８Ａ1 〜８ＡN に振り分けるようにして並列的に書き込むようにしても良い。この結果、並列的に振り分けて書き込む分、本実施の形態の場合によりも書込速度を格段と速くすることができる。
【００８７】
さらに上述の実施の形態においては、各クラスタ１０Ｘ（１０Ｘ1 〜１０ＸN）に設けられ、バスクロススイッチブロック７を介して振り分けられた圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを当該クラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）内の各半導体メモリ１０Ａ〜１０Ｄに振り分けて一斉に書き込ませる書込制御手段を、図１に示すサーバシステム１内のＣＰＵ２及び図４に示す各メモリユニット８Ａ1 〜８ＡN 内のメモリコントローラ１１から構成するようにした場合について述べたが、本発明はこれに限らず、要は、クラスタ単位で各フラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄに一斉にデータを書き込むことができれば、この他種々の書込制御手段に広く適用することができる。
【００８８】
さらに上述の実施の形態においては、メモリユニット８Ａ（８Ａ1 〜８ＡN ）がメモリブロック（データ蓄積手段）８に装填されたとき、当該メモリユニット８Ａ（８Ａ1 〜８ＡN ）に格納されているユニットエントリ情報（管理情報）に基づいて、対応するクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）の記憶容量を検出した後、当該記憶容量を越えた場合には他のメモリユニット８Ａ（８Ａ1 〜８ＡN）をデータ転送対象として指定するようにした場合について述べたが、本発明はこれに限らず、要は、ユーザによって装填されたメモリユニット８Ａの記録容量が足りない場合でもデータを記録することができれば、他のメモリユニット８ＡのみならずＤＲＡＭ１５等の種々の記録手段に転送して記録するようにしても良い。
【００８９】
さらに上述の実施の形態においては、メモリブロック（データ蓄積手段）８のうち、指定された圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆが書き込まれているフラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄを含むクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）について、当該クラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）内の各フラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄから圧縮分離データＳ２Ｘ1 〜Ｓ２ＸN を一斉に読み出し、圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆに復元する読出制御手段を、図１に示すサーバシステム１内のＣＰＵ２及び図４に示す各メモリユニット８Ａ1 〜８ＡN 内のメモリコントローラ１１から構成するようにした場合について述べたが、本発明はこれに限らず、要は、クラスタ単位で各フラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄから一斉にデータを読み出すことができれば、この他種々の読出制御手段に広く適用することができる。
【００９０】
さらに上述の実施の形態においては、圧縮映像音声データＳ２Ａ〜Ｓ２Ｆと各フラッシュメモリ１０Ａ〜１０Ｄとの対応関係を表すファイルシステム（管理情報）に基づいて、書込時には圧縮映像音声データＳ２Ａ〜Ｓ２Ｆが書き込まれていない空きクラスタ１０ＸE をクラスタごとに検索する一方、読出時には、指定された圧縮映像音声データＳ２Ａ〜Ｓ２Ｆが書き込まれている読出対象となるクラスタ１０ＸR をクラスタごとに検索するようにした場合について述べたが、本発明はこれに限らず、要は、ファイルシステムに基づくファイル管理によって、クラスタ単位で、書込時における空きクラスタ１０ＸE の検索、及び読出時における読出対象となるクラスタ１０ＸR の検索を行うことができれば、この他種々のファイル管理方法を用いるようにしても良い。
【００９１】
さらに上述の実施の形態においては、複数の入出力手段としての複数の記録処理ブロック４Ａ〜４Ｃ及び複数の再生処理ブロック５Ａ〜５Ｃに、それぞれ所定の割当て時間Ｔ1 を循環的に割り当てておき、当該割当て時間Ｔ1 ごとに、メモリユニット８Ａ（８Ａ1 〜８ＡN ）に対する書込動作及び読出動作が時分割的に行われたとき、圧縮映像音声データＳ２Ａ〜Ｓ２Ｆを対応する記録処理ブロック４Ａ〜４Ｃ及び再生処理ブロック５Ａ〜５Ｃを介して入出力させるようにした場合について述べたが、本発明はこれに限らず、要は、書込時及び読出時に複数の記録処理ブロック４Ａ〜４Ｃ及び複数の再生処理ブロック５Ａ〜５Ｃを介して転送される圧縮映像音声データＳ２Ａ〜Ｓ２Ｆがバスクロススイッチブロック７においてぶつかり合うのを防止しながら、メモリユニット８Ａ（８Ａ1 〜８ＡN ）に対して書込動作及び読出動作を並列的に行わせることができれば、この他種々の時間管理方法に基づいてデータ制御するようにしても良い。
【００９２】
さらに上述の実施の形態においては、本発明を図１のように構成されたサーバシステム１に適用するようにした場合について述べたが、本発明はこれに限らず、要は、圧縮映像音声データＳ２Ａ〜Ｓ２Ｆ又はこれ以外の種々のデータを複数の半導体メモリに読み書きするこの他種々のシステムに広く適用することができる。
【００９３】
【発明の効果】
上述のように本発明によれば、供給されるデータを記憶するＤＲＡＭと、所定数のフラッシュメモリをデータの読み書き動作の１つの単位としてユニット化することにより構成した複数のクラスタと、ＤＲＡＭから読み出したデータに対しフラッシュメモリへ書き込みを制御するコントローラと、ＤＲＡＭ、複数のクラスタ及びコントローラから構成された着脱自在に装填可能な複数のメモリユニットと、複数のメモリユニットによって構成されたメモリブロックとを具え、コントローラは、供給されたデータを一旦上記ＤＲＡＭに書き込み、当該ＤＲＡＭから当該データを所定の書き込み可能なタイミングによって読み出してクラスタを一つの単位としてメモリユニットの所定数のフラッシュメモリに対して一斉に書き込むように制御するようにしたことにより、供給されるデータを一旦書き込み読み出しが高速でできるＤＲＡＭに書き込み、書き込んだＤＲＡＭからクラスタ単位でデータをフラッシュメモリへ一斉に書き込がなされるので、書き込みが遅いフラッシュメモリにおいても高速で行うことができ、かつ書き込みがメモリユニットごとに構成されているコントローラによってメモリユニット単独で行なわれるので複数のメモリユニットのうちのいずれかのメモリユニットが取り外されても影響を受けずに高速書き込みを行うことができ、かくしてデータの読み書きにおける高速性を格段と向上し得るデータ蓄積装置を実現できる。
【図面の簡単な説明】
【図１】本実施の形態によるサーバシステムの構成を示すブロック図である。
【図２】図１に示すＣＰＵによる読み書きの制御処理に説明に供する略線図である。
【図３】図１に示すメモリブロックの内部構成を示す略線図である。
【図４】本実施の形態によるメモリユニットの内部構成を示すブロック図である。
【図５】データ書込時の動作タイミングの説明に供するタイミングチャートである。
【図６】データ読込時の動作タイミングの説明に供するタイミングチャートである。
【図７】ＤＲＡＭからフラッシュメモリへのデータ転送状態に説明に供する略線図である。
【図８】各メモリユニットのファイルイメージの説明に供する略線的な平面図である。
【図９】書込命令処理手順の説明に供するフローチャートである。
【図１０】読出命令処理手順の説明に供するフローチャートである。
【図１１】メモリユニット管理処理手順の説明に供するフローチャートである。
【符号の説明】
１……サーバシステム、２……ＣＰＵ、３……上位コントローラ、４Ａ〜４Ｃ……記録処理ブロック、５Ａ〜５Ｃ……再生処理ブロック、６……消去処理ブロック、７……バスクロススイッチブロック、８……メモリブロック、８Ａ1 〜８ＡN ……メモリユニット、９Ａ1 〜９ＡX ……基板、１０Ｘ1 〜１０ＸN ……クラスタ、１０ＡE ……空きクラスタ、１０ＡR ……読出対象となるクラスタ、１０Ａ〜１０Ｄ……フラッシュメモリ、１１……メモリコントローラ、１２……バススイッチ、１３……データバス、１４……アドレスバス、１５……ＤＲＡＭ、ＦＩ……ファイルイメージ、Ｓ１Ａ〜Ｓ１Ｆ……映像音声データ、Ｓ２Ａ〜Ｓ２Ｆ……圧縮映像音声データ、Ｓ２Ｘ1 〜Ｓ２ＸN ……圧縮分離データ。
【発明の属する技術分野】
本発明はデータ蓄積装置に関し、例えばＡＶ（Audio Video ）データ用のサーバシステムに適用して好適なものである。
【０００２】
【従来の技術】
従来、例えば放送局においては、映像素材として高画質化が要求されると共に、特にニュース番組で使用される映像素材には同じ時間帯に多数のアクセスが集中するため、データ転送レートが高くかつ大記憶容量を実現し得るハードディスクドライブ（ＨＤＤ：Hard Disc Drive ）を用いたサーバシステムが使用されている。
【０００３】
しかし、このサーバシステムでは、ハードディスクドライブがモータ等のメカ機構を有するため、駆動時に精度誤差が生じた場合にはその分だけデータの記録再生における信頼性が低下する一方、消費電力が比較的高くなるといった実用上不十分な問題があり、かかる問題を解決すべく、近年では、不揮発性メモリからなるフラッシュメモリ（flash memory）をデータ蓄積媒体として用いたサーバシステムが提案され実現化されている。
【０００４】
【発明が解決しようとする課題】
ところで、かかるフラッシュメモリは、電気的にデータの一括消去と再書込とが可能な不揮発性メモリであり、データ書込の際、既に書き込まれているデータを一括消去した後でなければ新たにデータを書き込むことができないという特徴を有するため、書込の際にデータの一括消去のために要する時間が加わる分だけ書込時間が読出時間に比べて長くなるという問題があった。
【０００５】
このためフラッシュメモリをデータ蓄積媒体として用いたサーバシステムでは、全体的に入力ポートの数が出力ポートの数と比べて少なくなりがちという問題があった。
【０００６】
例えばＮＡＮＤ型フラッシュメモリの場合、書込速度が 2.5〔Ｍbyte/sec〕であるのに対して読出速度が20〔Ｍbyte/sec〕であり、さらに書込の際にセクタ単位でデータを消去するのに要する時間が４〔msec〕であることから、当該ＮＡＮＤ型フラッシュメモリを用いたサーバシステムでは、出力ポートの数が５に対して入力ポートの数が１となる。
【０００７】
従って、このようなフラッシュメモリをデータ蓄積媒体として用いた場合でも、当該フラッシュメモリに特有な読出速度に対する書込速度の遅さの問題を解消して、リアルタイムの記録再生処理に実用上十分に対応し得るサーバシステムを構築することができれば非常に望ましい。
【０００８】
本発明は以上の点を考慮してなされたもので、データの読み書きにおける高速性を格段と向上し得るデータ蓄積装置を提案しようとするものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、供給されるデータを記憶するＤＲＡＭと、所定数のフラッシュメモリをデータの読み書き動作の１つの単位としてユニット化することにより構成した複数のクラスタと、ＤＲＡＭから読み出したデータに対しフラッシュメモリへ書き込みを制御するコントローラと、ＤＲＡＭ、複数のクラスタ及びコントローラから構成された着脱自在に装填可能な複数のメモリユニットと、複数のメモリユニットによって構成されたメモリブロックとを具え、コントローラは、供給されたデータを一旦上記ＤＲＡＭに書き込み、当該ＤＲＡＭから当該データを所定の書き込み可能なタイミングによって読み出してクラスタを一つの単位としてメモリユニットの所定数のフラッシュメモリに対して一斉に書き込むように制御するようにした。
【００１０】
この結果、供給されるデータを一旦書き込み読み出しが高速でできるＤＲＡＭに書き込み、書き込んだＤＲＡＭからクラスタ単位でデータをフラッシュメモリへ一斉に書き込がなされるので、書き込みが遅いフラッシュメモリにおいても高速で行うことができ、かつ書き込みがメモリユニットごとに構成されているコントローラによってメモリユニット単独で行なわれるので複数のメモリユニットのうちのいずれかのメモリユニットが取り外されても影響を受けずに高速書き込みを行うことができる。
【００１１】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１２】
（１）本実施の形態によるサーバシステムの構成
図１において、１は全体として本実施の形態によるサーバシステムを示し、ＣＰＵ２が、例えばＬＡＮ（Local Area Network）を介して外部に設けられた上位コントローラ３と接続されており、当該上位コントローラ３から与えられる種々のコマンドに基づいて、複数の記録処理ブロック４Ａ〜４Ｃ及び再生処理ブロック５Ａ〜５Ｃ並びに消去処理ブロック６をそれぞれ制御すると共に、バスクロススイッチ７を介してメモリブロック８を制御するようになされている。
【００１３】
各記録処理ブロック４Ａ〜４Ｃは、ＣＰＵ２から与えられる記録コマンドＣ１に基づいて、外部から供給される映像音声データＳ１Ａ〜Ｓ１Ｃに対して必要に応じて圧縮符号化やフォーマット変換等の所定のデータ処理を施した後、得られた圧縮映像音声データＳ２Ａ〜Ｓ２Ｃをバスクロススイッチブロック７を介してメモリブロック８に送出するようになされている。
【００１４】
また各再生処理ブロック５Ａ〜５Ｃは、ＣＰＵ２から与えられる再生コマンドＣ２に基づいて、メモリブロック８からバスクロススイッチブロック７を介して供給される圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆに対して必要に応じて復号化やフォーマット変換等の所定のデータ処理を施した後、得られた元の信号形態の映像音声データＳ１Ｄ〜Ｓ１Ｆを外部に出力するようになされている。
【００１５】
さらに消去処理ブロック６は、ＣＰＵ２から必要に応じて与えられる消去コマンドＣ３に基づいて、メモリブロック８を構成する各メモリユニット８Ａ1 〜８ＡN ごとに記録されている圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを当該メモリユニット８Ａ1 〜８ＡN 単位で指定された記録容量分だけ消去するようになされている。
【００１６】
このサーバシステム１は、複数の入出力（３入力３出力）を提供するマルチアクセスサーバであり、各記録処理ブロック４Ａ〜４Ｃを介して得られる圧縮映像音声データＳ２Ａ〜Ｓ２Ｃをバスクロススイッチブロック７を介してメモリブロック８内の複数のメモリユニット８Ａ1 〜８ＡN に１つずつ順番に蓄積するようになされている。
【００１７】
このメモリブロック８では、複数のメモリユニット８Ａ1 〜８ＡN は全て同一形状及び同一構造を有し、当該メモリブロック８本体に対してそれぞれ着脱自在に取り付けられている。
【００１８】
そしてサーバシステム１は、指定された圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆを当該圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆが蓄積されている各メモリユニット８Ａ1 〜８ＡN から読み出した後、対応する再生処理ブロック５Ａ〜５Ｃを介して元の映像音声データＳ１Ｄ〜Ｓ１Ｆとして外部に出力するようになされている。
【００１９】
さらにこのサーバシステム１では、上述のようなＣＰＵ２を介在した圧縮映像音声データＳ２Ａ〜Ｓ２Ｆのメモリブロック８による読み書き処理は、読み書きされる圧縮映像音声データＳ２Ａ〜Ｓ２Ｆがバスクロススイッチ７においてぶつかり合わないようにＣＰＵ２の制御のもとに行われる。
【００２０】
実際上ＣＰＵ２は、上位コントローラ３の制御指令に基づく切換コマンドＣ４を所定のタイミングでバスクロススイッチブロック７に送出して、当該バスクロススイッチブロック７内の接続状態を選択的に切り換えることにより、図２に示すように、複数の記録処理ブロック４Ａ〜４Ｃ及び複数の再生処理ブロック５Ａ〜５Ｃに対してそれぞれ所定時間（例えば 100〔msec〕、以下、この所定時間を割当て時間と呼ぶ）Ｔ1を循環的に（すなわち 600〔msec〕ごとに１周期ＴＣ（＝６Ｔ1 ）となるように）割り当ててメモリブロック８と接続させるようになされている。
【００２１】
そしてＣＰＵ２は、それぞれ割当て時間Ｔ1 内にバスクロススイッチブロック７を介して供給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃをメモリブロック８内の各メモリユニット８Ａ1 〜８ＡN に順番に書き込み、又はその割当て時間Ｔ1内に指定された圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆをメモリブロック８の対応するメモリユニット８Ａ1 〜８ＡN から読み出すようになされている。
【００２２】
このようにしてサーバシステム１では、ＣＰＵ２の制御のもとにメモリブロック８に書込動作及び読出動作を時分割的に行わせ得るようになされ、各記録処理ブロック４Ａ〜４Ｃからメモリブロック８へのデータ転送と、当該メモリブロック８から各再生処理ブロック５Ａ〜５Ｃへのデータ転送とが競合することなく、これら書込動作及び読出動作を並列的に行い得るようになされている。
【００２３】
（２）メモリブロックの構成
このメモリブロック８は、図３に示すように、電気的に相互接続された複数の基板９Ａ1 〜９ＡX （Ｘは自然数）から構成されており、当該各基板９Ａ1 〜９ＡX には、４個のフラッシュメモリ１０Ａ〜１０Ｄを１つの読み書き動作のアクセス単位としてユニット化したもの（以下、これをクラスタと呼ぶ）１０Ｘが行列状に複数（１０Ｘ1 〜１０ＸN ）配置されている。
【００２４】
実際にメモリブロック８を構成する複数のクラスタ１０Ｘ1 〜１０ＸN は、それぞれ図４に示すように構成されたメモリユニット８Ａ1 〜８ＡN 内に対応して設けられ、当該各メモリユニット８Ａ1 〜８ＡN が上述のような配列パターンで対応する基板９Ａ1 〜９ＡX 上に配置されている。
【００２５】
これら各メモリユニット８Ａ1 〜８ＡN は、対応する基板９Ａ1 〜９ＡX に対してそれぞれ着脱自在に取り付け得るようになされており、装着時には基板９Ａ1 〜９ＡX を介してバスクロススイッチブロック７（図１）と電気的に接続するようになされている。
【００２６】
かかるメモリユニット８Ａ1 〜８ＡN では、メモリコントローラ１１は、上位コントローラ３（図１）の制御指令に基づき、ＣＰＵ２から双方とも論理「Ｈ」レベルにある読み書き（Ｒ／Ｗ：Read/Write）信号Ｓ５及びチップセレクト（ＣＳ：Chip Select ）信号Ｓ６を受けると共に、必要に応じてクラスタ単位で各フラッシュメモリ１０Ａ〜１０Ｄ内のデータを一括消去するための消去信号Ｓ７を受けるようになされている。
【００２７】
この場合、チップセレクト信号Ｓ６の論理「Ｌ」レベルに立ち下がっている期間は、メモリユニット８Ａ1 〜８ＡN に対して上述した割当て時間Ｔ1 に相当し、当該割当て時間Ｔ１内において外部のバスクロススイッチブロック７からバススイッチ１２を介してデータバス１３及びアドレスバス１４にそれぞれ圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ及びアドレスデータＤ１が供給されるようになされている。
【００２８】
メモリユニット８Ａ1 〜８ＡN の内部は、複数（４個）のフラッシュメモリ１０Ａ〜１０Ｄ及びＤＲＡＭ（Dynamic Random Access Memory）１５がデータバス１３及びアドレスバス１４を介して互いに接続されており、当該データバス１３及びアドレスバス１４の各一端（すなわちメモリユニット８Ａ1 〜８ＡN の入力段）にバススイッチ１２が設けられている。
【００２９】
メモリコントローラ１１は、ＣＰＵ２の制御に応じてバススイッチ１２に論理「Ｈ」レベルにある切換信号Ｓ８を送出しながら、データバス１３及びアドレスバス１４を共に外部のバスクロススイッチブロック７と接続状態にする一方、当該切換信号Ｓ８を所定のタイミングで論理「Ｌ」レベルに立ち下げることによってデータバス１３及びアドレスバス１４を共にバスクロススイッチブロック７と切断状態に切り換えるようになされている。
【００３０】
データ書込時、メモリコントローラ１１は、読み書き信号Ｓ５（図５（Ａ））及びチップセレクト信号Ｓ６（図５（Ｂ））が共に論理「Ｌ」レベルに立ち下がるタイミングに同期して、ＤＲＡＭ１５に制御信号Ｓ９を送出することにより、アドレスバス１４を介して供給されるアドレスデータＤ１（図５（Ｃ））に基づき順次アドレスを指定しながら、データバス１３を介して供給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ（図５（Ｄ））をＤＲＡＭ１５に書き込ませる。
【００３１】
続いてメモリコントローラ１１は、メモリユニット８Ａ1〜８ＡＮの割当て時間Ｔ1が終わった時点で、ＣＰＵ２の制御に応じて論理「Ｌ」の立ち下がり状態にある読み書き信号Ｓ５（図５（Ａ））が立ち上がるタイミングに同期して、バススイッチ１２に供給する切換信号Ｓ８（図５（Ｅ））を論理「Ｌ」に立ち下げると共に、ＤＲＡＭ１５に制御信号Ｓ９を送出することにより、データバス１３及びアドレスバス１４を共にバスクロススイッチブロック７と切断状態にしながらＤＲＡＭ１５から圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを読み出す。
【００３２】
このときメモリコントローラ１１は、複数のフラッシュメモリ１０Ａ〜１０Ｄにそれぞれ制御信号Ｓ１０Ａ〜Ｓ１０Ｄを送出すると共に、アドレスバス１４を介してそれぞれ同一のアドレスデータＤ２（図５（Ｆ））を送出することにより、ＤＲＡＭ１５から読み出した圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ（図５（Ｇ））をデータバス１３を介してバイト単位でストライピング（分離）し、得られた複数のデータ（以下、これらを圧縮分離データと呼ぶ）Ｓ２Ｘ1 〜Ｓ２Ｘ4 （図４）をそれぞれフラッシュメモリ１０Ａ〜１０Ｄに振り分けて順次アドレス指定しながら一斉に書き込ませる。
【００３３】
やがてメモリユニット８Ａ1 〜８ＡN は、各フラッシュメモリ１０Ａ〜１０Ｄへの圧縮分離データＳ２Ｘ1 〜Ｓ２Ｘ4 の書き込みが終了した時点で、バススイッチ１２に供給する切換信号Ｓ８（図５（Ｅ））を論理「Ｈ」に立ち上げることにより、データバス１３及びアドレスバス１４を共にバスクロススイッチブロック７と元の接続状態に切り換える。
【００３４】
一方、データ読み出し時、メモリコントローラ１１は、読み書き信号Ｓ５（図６（Ａ））を論理「Ｈ」レベルに立ち上げたまま、チップセレクト信号Ｓ６（図６（Ｂ））が論理「Ｌ」レベルに立ち下がるタイミングに同期して、複数のフラッシュメモリ１０Ａ〜１０Ｄにそれぞれ制御信号Ｓ１０Ａ〜Ｓ１０Ｄを送出することにより、アドレスバス１４を介して供給されるアドレスデータＤ２（図６（Ｃ））に基づく順次アドレスを指定しながら、当該各フラッシュメモリ１０Ａ〜１０Ｄからデータバス１４を介して圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ（図６（Ｄ））を読み出す。
【００３５】
この結果、各メモリユニット８Ａ1 〜８ＡN は、供給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを一旦ＤＲＡＭ１５に書き込んでおき、当該ＤＲＡＭ１５から所定のタイミング（すなわちフラッシュメモリ１０Ａ〜１０Ｄが書き込み可能なタイミング）で圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを読み出してクラスタ単位で各フラッシュメモリ１０Ａ〜１０Ｄに対して一斉に書き込むようにしたことにより、ＤＲＡＭ１５の書込速度がフラッシュメモリ１０Ａ〜１０Ｄの書込速度に比べて格段と速い分、直接フラッシュメモリ１０Ａ〜１０Ｄに書き込む場合と比較してメモリユニット８Ａ1 〜８ＡN 全体としての書込速度を向上させることができる。
【００３６】
一般的にフラッシュメモリ１０Ａ〜１０ＤはＤＲＡＭ１５の数十倍のメモリ容量を有し、ＤＲＡＭ１５からフラッシュメモリ１０Ａ〜１０Ｄにデータ転送する場合には、図７に示すように、フラッシュメモリ１０Ａ〜１０Ｄのメモリ空間をＤＲＡＭ１５の全メモリ容量に応じたブロック単位に分割しておき、当該各ブロックにＤＲＡＭ１５から読み出した全データを順次当て込むようにしてデータ転送を行うようになされている。
【００３７】
さらに各メモリユニット８Ａ1 〜８ＡN は、ＤＲＡＭ１５から読み出した圧縮映像音声データＳ２Ａ〜Ｓ２Ｃをそれぞれ圧縮分離データＳ２Ｘ1 〜Ｓ２Ｘ4 に分離して、それぞれ４個のフラッシュメモリ１０Ａ〜１０Ｄに一斉に書き込む分、フラッシュメモリ１０Ａ〜１０Ｄの１個当たりの実効転送レートの約４倍の転送レートと、当該フラッシュメモリ１０Ａ〜１０Ｄの約４倍分のメモリ容量をもつ記録再生回路を構築し得るという利点がある。
【００３８】
このメモリブロック８において、例えばデータ転送レートが50〔Ｍbps 〕の映像音声データＳ１Ａ〜Ｓ１Ｃを１時間記録する場合、トータルで 180〔Ｇbit 〕の記憶容量が要求され、例えば64〔Ｍbite〕の記憶容量をもつフラッシュメモリ１０Ａ〜１０Ｄを用いたときには、 720個のフラッシュメモリ１０Ａ〜１０Ｄを複数の基板９Ａ1 〜９ＡX 上に上述したクラスタ単位（すなわち 180個のクラスタ）で割り当てて配置する必要がある。
【００３９】
この結果、64〔Ｍbite〕の記憶容量をもつフラッシュメモリ１０Ａ〜１０Ｄの書込速度が 2.5〔Ｍbyte/sec〕でかつ読出速度が20〔Ｍbyte/sec〕のとき、各メモリユニット８Ａ1 〜８ＡN 内のクラスタ１０Ｘ1 〜１０ＸN は、書込速度が80〔Ｍbyte/sec〕でかつ読出速度が 640〔Ｍbyte/sec〕となるため、データ転送レートが50〔Ｍbyte/sec〕の映像音声データについて、書込速度が１倍速であるのに対して読出速度は12倍速まで高速化することができる。
【００４０】
実際にサーバシステム１において、ＣＰＵ２は、ディレクトリ（ファイル管理情報）及びテーブル（ファイル配分索引）からなるファイルシステムが記憶されたメモリ（図示せず）を有し、上位コントローラ３の指令に基づく当該ファイルシステム内のファイル管理に従って、書込時にはメモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から空きクラスタ（データが全く書き込まれていないクラスタ）１０ＸE （Ｅは１≦Ｅ≦Ｎを満たす自然数）を検索し、又は読出時には読出対象となるファイルが存在するクラスタ１０ＸR （Ｒは１≦Ｒ≦Ｎを満たす自然数）を検索するようになされている。
【００４１】
かかるファイルシステムにおけるディレクトリには、ファイル名やデータの属性（読み出し専用など）等が書き込まれ、またテーブルには各クラスタ１０Ｘ1〜１０ＸN に対してファイルの続きが何番のクラスタに入っているかが書き込まれている。
【００４２】
具体的にディレクトリにはファイルの先頭のクラスタ番号が入り、テーブルには所定のテーブル領域の対応する番号のところに後続するクラスタ番号が順次入り、このときファイルの最終クラスタ及び空きクラスタ１０ＸE のときにはそれぞれ所定の設定番号が入るようになされている。
【００４３】
かくしてＣＰＵ２は、書込時及び読出時、まずファイルシステムにおいてディレクトリの最初のクラスタに応じたファイルを検索した後、テーブルの内容に基づいて後続するクラスタのファイルを芋蔓式に順次検索することにより、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中からそれぞれ空きクラスタ１０ＸE 又は読出対象となるクラスタ１０ＸR を検索し得るようになされている。
【００４４】
なお上位コントローラ３は、ＣＰＵ２から与えられたファイル削除の要求に応じて、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から順次クラスタを指定して、当該指定したクラスタが空きクラスタ１０ＸE となるようにＣＰＵ２に消去指令を送出することにより、ＣＰＵ２は、当該消去指令に応じて、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から指定されたクラスタのデータを消去する。
【００４５】
このときＣＰＵ２がメモリブロック８内で指定されたクラスタからデータを消去するタイミングは、例えば１日の作業終了時や空きクラスタのメモリ容量が所定量以下になった時でも良く、又はアクセス頻度の少ないクラスタからその都度順次データを消去するようにしても良く、さらにはエラー訂正コードが壊れているクラスタの検出時でも良い。
【００４６】
（３）メモリブロックの管理
かかる構成に加えて、このサーバシステム１では、ＣＰＵ２は、上位コントローラ３の指令に基づいて、メモリブロック８を各メモリユニット８Ａ1 〜８ＡNごとに装着の有無及びファイルデータを管理するようになされている。
【００４７】
実際にＣＰＵ２は、各メモリユニット８Ａ1 〜８ＡN ごとに、それぞれユニットネイム、記録ＩＤ、記録容量及び他のメモリユニット８Ａ1 〜８ＡN に跨がる場合のリンク先ＩＤ等からなるユニットエントリ（Unit Entry）情報を割り当てておき、当該各ユニットエントリ情報に基づいて、対応するメモリユニット８Ａ1 〜８ＡN を管理するようになされている。
【００４８】
かかるユニットエントリ情報のうち、記録ＩＤには、ビデオカメラに割り当てられているシリアル番号や撮影者、撮影場所及び日付などの情報が記述されており、また、他のメモリユニット８Ａ1 〜８ＡN に跨がる場合のリンク先ＩＤには、当該メモリユニットでは収まらない場合に後に繋がるメモリユニットが存在する旨が記述されている。この場合、リンク先として後続するメモリユニットに応じたユニットエントリ情報のリンク先ＩＤには、前段のメモリユニットのユニットネイムを記述しておくことによって、互いに繋がるメモリユニット間でファイルが継続している旨を記述しておく。
【００４９】
さらにＣＰＵ２は、メモリブロック８内に各メモリユニット８Ａ1 〜８ＡN が装填された場合、図８（Ａ）に示すようなファイルイメージＦＩを構築するようになされている。このファイルイメージＦＩは、メモリブロック８内に装填されている各メモリユニット８Ａ1 〜８ＡN にそれぞれ対応するフォルダをツリー（木）状に繋げた構造を有し、当該各フォルダにはさらにデータ内容を表すファイルを下位のフォルダとして階層的に割り当てるようになされている。
【００５０】
ここでメモリブロック８内にメモリユニット８Ａ1 〜８Ａ4 、８Ａ6 、８Ａ7、８Ａ9 、８Ａ12、８Ａ15が予め装填されている状態において、ユーザによってメモリユニット８Ａ5 がメモリブロック８内に装填されると、ＣＰＵ２は、当該メモリユニット８Ａ5 からユニットエントリ情報を読み出した後、当該メモリユニット８Ａ5 に応じたフォルダ「Camera Sozai」（メモリユニット８Ａ5 に格納されているファイルデータがカメラの撮像結果である場合）を上述したファイルイメージＦＩのツリー構造内に挿入する（図８（Ｂ））。
【００５１】
このときＣＰＵ２は、上位コントローラ３にメモリユニット８Ａ5 が装填された旨を通知した後、当該上位コントローラ３の指令に基づくファイルシステム内のファイル管理に従って、メモリブロック８内に装填されたメモリユニット８Ａ5 に応じたクラスタ１０Ｘの記録容量を検出する。
【００５２】
そしてＣＰＵ２は、装填されたメモリユニット８Ａ5 から読み出したユニットエントリ情報のうちリンク先ＩＤを読み出すことにより、記録時メモリユニット８Ａ5 の記録容量を越えたデータを、リンク先である後段のメモリユニット８ＡX （Ｘは１≦Ｘ≦Ｎを満たす自然数）に転送して記録させるようになされている。
【００５３】
これに対して、メモリブロック８内からユーザによって任意に指定されたメモリユニット８Ａが引き抜かれると、ＣＰＵ２は、当該メモリユニット８Ａから読み出しておいたユニットエントリ情報を削除すると共に、上位コントローラ３にメモリユニット８Ａが引き抜かれた旨をエラーとして通知する。このときＣＰＵ２は、上述したファイルイメージＦＩのツリー構造から当該引き抜かれたメモリユニット８Ａに対応するフォルダを削除する。
【００５４】
（４）書込命令処理手順
このサーバシステム１において、ＣＰＵ２は、上位コントローラ３から書込命令を受けると、図９に示す書込命令処理手順ＲＴ１をステップＳＰ０から入り、ステップＳＰ１において、ファイルシステムにおけるディレクトリ及びテーブルから順次ファイルを検索しながら、ステップＳＰ２に進んで、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から空きクラスタ１０ＸE が存在するか否かを判断する。
【００５５】
このステップＳＰ２において肯定結果が得られると、このことは検索したファイルが存在するクラスタ１０Ｘ1 〜１０ＸN に空きクラスタ１０ＸE があることを表しており、このときＣＰＵ２は、ステップＳＰ３に進んで、バスクロススイッチブロック７を切り換えて、入力側の記録処理ブロック４Ａ〜４Ｃとメモリブロック８内の空きクラスタ１０ＸE とを接続した後、ステップＳＰ４において書込動作を開始する。このときファイルシステムには、圧縮映像音声データＳ２Ａ〜Ｓ２Ｃが書き込まれたクラスタ１０Ｘについて、当該クラスタ１０Ｘに存在するファイルに書込履歴が書き加えられる。
【００５６】
やがてＣＰＵ２は、ステップＳＰ５に進んで、書込終了か否かを判断し、肯定結果が得られると、このことは空きクラスタ１０ＸE に圧縮映像音声データＳ２Ａ〜Ｓ２Ｃが書き込まれたことを表しており、このときＣＰＵ２は、そのままステップＳＰ６に進んで当該書込命令処理手順ＲＴ１を終了する。
【００５７】
一方ステップＳＰ５において否定結果が得られると、ＣＰＵ２は、ステップＳＰ７に進んでクラスタを構成する各フラッシュメモリ１０Ａ〜１０Ｄのメモリ残容量があるか否かを判断し、肯定結果が得られたときには、再度ステップＳＰ５に戻ってメモリ残容量がなくなり、又は書込終了となるまで上述と同様の処理を繰り返す。
【００５８】
このステップＳＰ７において肯定結果が得られると、このことはクラスタ１０Ｘ1 〜１０ＸN を構成する各フラッシュメモリ１０Ａ〜１０Ｄのメモリ残容量がないことを表しており、このときＣＰＵ２は、再度ステップＳＰ２に戻って、ファイルシステムに基づく空きクラスタ１０ＸE の検索から上述と同様の処理手順を繰り返す。
【００５９】
これに対してステップＳＰ２において否定結果が得られると、このことは検索したファイルが存在するクラスタ１０Ｘ1 〜１０ＸN には空きクラスタ１０ＸEがないことを表しており、このときＣＰＵ２は、ステップＳＰ８に進んで、書込不可の旨を上位コントローラ３に通知すると共に、ステップＳＰ９に進んで当該上位コントローラ３に対してファイル削除（クラスタのデータ消去）を要求した後、そのままステップＳＰ６において当該書込命令処理手順ＲＴ１を終了する。
【００６０】
なお上位コントローラ３は、ＣＰＵ２から与えられたファイル削除の要求に応じて、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から順次クラスタを指定して、当該指定したクラスタが空きクラスタ１０ＸE となるようにＣＰＵ２に消去指令を送出することにより、ＣＰＵ２は、当該消去指令に応じて、メモリブロック８内の複数のクラスタ１０Ｘ1 〜１０ＸN の中から指定されたクラスタのデータを消去する。
【００６１】
（５）読出命令処理手順
このサーバシステムにおいて、ＣＰＵ２は、上位コントローラ３から読出指令を受けると、図１０に示す読出命令処理手順ＲＴ２をステップＳＰ１０から入り、ステップＳＰ１１において、ファイルシステムにおけるディレクトリ及びテーブルからファイル検索しながら、ステップＳＰ１２に進んで、読出対象となるファイルが存在するか否かを判断する。
【００６２】
このステップＳＰ１２において肯定結果が得られると、このことは検索したファイルが読出対象となるファイルであることを表しており、このときＣＰＵ２は、ステップＳＰ１３に進んで、当該検索したファイルがどのクラスタ（当該ファイルにクラスタが跨がっている場合には双方のクラスタ）に対応しているか等のファイルとクラスタとの関係をファイルシステムに基づいて検索する。
【００６３】
続いてステップＳＰ１４において、ＣＰＵ２は、複数のクラスタ１０Ｘ1 〜１０ＸN の中から読出対象となるクラスタ１０ＸR がいくつの出力ポート（すなわち出力側の再生処理ブロック５Ａ〜５Ｃ）に対して同時に再生要求があるのかを検出し、当該クラスタ１０ＸR から読み出した圧縮映像音声データＳ２Ｃ〜Ｓ２Ｆを再生要求のある全ての再生処理ブロック５Ａ〜５Ｃに対して転送することができるか否かを判断する。
【００６４】
このステップＳＰ１４において肯定結果が得られると、ＣＰＵ２は、ステップＳＰ１５に進んで、バスクロススイッチブロック７を切り換えて、出力側の再生処理ブロック５Ａ〜５Ｃとメモリブロック８内の読出対象となるクラスタ１０ＸR とを接続した後、ステップＳＰ１６に進んで読出動作を開始する。
【００６５】
やがてＣＰＵ２は、ステップＳＰ１７に進んで、読出終了か否かを判断し、肯定結果が得られると、このことは読出対象となるクラスタ１０ＸR から圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆが読み出されたことを表しており、このときＣＰＵ２は、そのままステップＳＰ１８に進んで当該読出命令処理手順ＲＴ２を終了する。
【００６６】
一方ステップＳＰ１７において否定結果が得られると、ＣＰＵ２は、再度ステップＳＰ１３に戻って、ファイルシステムに基づく検索したファイルとクラスタ１０との関係の検索から上述と同様の処理手順を繰り返す。
【００６７】
これに対してステップＳＰ１２において否定結果が得られると、このことは検索したファイルが読出対象となるファイルでないことを表しており、このときＣＰＵ２は、ステップＳＰ１９に進んで、読出不可の旨を上位コントローラ３に通知した後、そのままステップＳＰ１８に進んで当該読出命令処理手順ＲＴ２を終了する。
【００６８】
（６）メモリユニット管理処理手順
実際にこのサーバシステム１において、ＣＰＵ２は、上位コントローラ３からのメモリユニット８Ａ1 〜８ＡN の管理指令を受けると、図１１に示すメモリユニット管理処理手順ＲＴ３をステップＳＰ２０から入り、ステップＳＰ２１において、メモリブロック８内の各メモリユニット８Ａ1 〜８ＡN の状態に変化があるか否かを判断しながら、肯定結果が得られるまで待つ。
【００６９】
このステップＳＰ２１において肯定結果を得ると、ＣＰＵ２は、ステップＳＰ２２に進んで、メモリブロック８内の変化がメモリユニット８Ａが装填されたことによって生じたものであるか否かを判断し、肯定結果を得た場合にはステップＳＰ２３に進む。
【００７０】
このステップＳＰ２３において、ＣＰＵ２は、メモリブロック８内に新たなメモリユニット８Ａが装填された旨を上位コントローラ３に通知すると共に、当該装填されたメモリユニット８Ａからユニットエントリ情報を取得した後、ステップＳＰ２４に進んで、当該メモリユニット８Ａの追加に伴うクラスタ１０Ａの使用状態を検出してクラスタ単位での記録容量の管理を行った後、ステップＳＰ２５に進む。
【００７１】
一方、ステップＳＰ２２において否定結果を得ると、このことはメモリブロック８内に予め装填されているメモリユニット８Ａ1 〜８ＡN のうちいずれかのメモリユニット８Ａがユーザによって引き抜かれたことを表しており、このときＣＰＵ２は、ステップＳＰ２６に進んで、メモリブロック８内にメモリユニット８Ａが引き抜かれた旨をエラーとして上位コントローラ３に通知した後、ステップＳＰ２７に進む。
【００７２】
このステップＳＰ２７において、ＣＰＵ２は、当該引き抜かれたメモリユニット８Ａに応じたユニットエントリ情報を削除した後、ステップＳＰ２８に進んで、当該メモリユニット８Ａの抜けに伴うクラスタ１０Ａの使用状態を検出してクラスタ単位での記録容量の管理を行った後、ステップＳＰ２５に進む。
【００７３】
かくしてＣＰＵ２は、このステップＳＰ２５において、上位コントローラ３からの終了命令又はユーザの働きかけに応じて、現在行っている処理を終了するか否かを判断し、肯定結果が得られた場合にはそのままステップＳＰ２９に進んで当該メモリユニット管理処理手順ＲＴ３を終了する。
【００７４】
これに対してステップＳＰ２５において否定結果が得られた場合には、ＣＰＵ２は、再度ステップＳＰ２１に戻って、上述したステップＳＰ２１〜ＳＰ２５又はステップＳＰ２１−ＳＰ２２−ＳＰ２６〜ＳＰ２８−ＳＰ２５の処理を繰り返す。
【００７５】
（７）本実施の形態による動作及び効果
以上の構成において、このサーバシステム１では、メモリブロック８を、複数（４個）のフラッシュメモリ１０Ａ〜１０Ｄごとに区分けされたクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）が内蔵されたメモリユニット８Ａ（８Ａ1 〜８ＡN ）をそれぞれ着脱自在に装填可能な状態で複数接続することによって構築する。
【００７６】
かかるメモリブロック８に全てのメモリユニット８Ａ1 〜８ＡN が装填されていない状態において、その空き部位にユーザによって選択されたメモリユニット８Ａが装填されると、ＣＰＵ２は、当該メモリユニット８Ａに対応するクラスタ１０Ｘの使用状態を検出してクラスタ単位での記録容量を認識する。
【００７７】
そしてＣＰＵ２は、データ記録時に、装填されたメモリユニット８Ａの記録容量を越えた圧縮映像音声データＳ２Ａ〜Ｓ２Ｆを、リンク先である他のメモリユニット８Ａに転送して書込動作を行わせる。
【００７８】
一方、メモリブロック８に装填されている複数のメモリユニット８Ａ1 〜８ＡN のうちユーザによって選択されたメモリユニット８Ａが引き抜かれると、ＣＰＵ２は、当該メモリユニット８Ａ以外の他のメモリユニット群８Ａに対応するクラスタ１０Ｘの使用状態を検出する。
【００７９】
このメモリユニット８Ａの引き抜きがデータ記録時である場合、ＣＰＵ２は、圧縮映像音声データＳ２Ａ〜Ｓ２Ｆを、引き抜かれたメモリユニット８Ａのリンク先である他のメモリユニット８Ａに書き込ませる。一方、メモリユニット８Ａの引き抜きがデータ再生時である場合、ＣＰＵ２は、上位コントローラ３にエラー通知を行うと共に、当該メモリユニット８Ａに格納されているデータを飛ばしてリンク先である他のメモリユニット８Ａに格納されているデータを読み出す。
【００８０】
このようにしてサーバシステム１では、他の記録再生機器（例えばビデオカメラ等）との間でデータ交換する場合にも、直接物理的にメモリユニット８Ａをやり取りするだけで済み、かくしてユーザの操作に応じた電気的なデータ取込み作業を行う煩雑さを回避することができる。
【００８１】
以上の構成によれば、このサーバシステム１では、複数（４個）のフラッシュメモリ１０Ａ〜１０Ｄごとに区分けされたクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN）が内蔵されたメモリユニット８Ａ（８Ａ1 〜８ＡN ）をそれぞれ着脱自在に装填可能な状態で複数接続することによってメモリブロック８を構築するようにしたことにより、他の記録再生機器（例えばビデオカメラ等）との間でデータ交換する場合にも、必要に応じてユーザが選択したメモリユニット８Ａを着脱するだけで済み、この結果ユーザの操作に応じた電気的なデータ取込み作業を行う煩雑さを回避することができ、かくしてデータの読み書きにおける高速性を格段と向上し得るサーバシステム１を実現できる。
【００８２】
（８）他の実施の形態
なお上述の実施の形態においては、複数の半導体メモリから構成されるデータ蓄積手段として、上述した図４に示すような４個のフラッシュメモリ１０Ａ〜１０Ｄずつ区分けされたクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）が内蔵されたメモリユニット８Ａ（８Ａ1 〜８ＡN ）を複数接続してなるメモリブロック８を適用した場合について述べたが、本発明はこれに限らず、要は、複数（３個以下又は５個以上の任意の数）の半導体メモリをクラスタとして並列的に読み書きすることができるように区分けしたものであれば、データ蓄積手段としては、この他種々の構成のものを広く適用することができる。
【００８３】
この場合、半導体メモリとしてフラッシュメモリ１０Ａ〜１０Ｄを適用した場合について述べたが、本発明はこれに限らず、要は、一括してデータを消去することができる半導体メモリであれば、フラッシュメモリ以外にも、電気的に消去及び書込可能なプログラマブルＲＯＭ等の種々の半導体メモリに広く適用することができる。
【００８４】
さらに上述の実施の形態においては、メモリブロック（データ蓄積手段）８の各フラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄが複数個ずつのクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）に区分けして内蔵され、当該各クラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）を一体として着脱自在に装填可能なメモリユニット８Ａ（８Ａ1 〜８ＡN ）として、図１に示すサーバシステム１内のメモリブロック８を構築するメモリユニット８Ａ（８Ａ1 〜８ＡN ）を適用した場合について述べたが、本発明はこれに限らず、各クラスタを一体として着脱自在に装填可能であれば、この他種々のメモリユニットに広く適用することができる。
【００８５】
さらに上述の実施の形態においては、外部から与えられる映像音声データＳ１Ａ〜Ｓ１Ｃ（すなわち圧縮映像音声データＳ２Ａ〜Ｓ２Ｃ）を各メモリユニット８Ａ（８Ａ1 〜８ＡN ）内のクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）に振り分けて与える振分手段として、図１に示すサーバシステム１内のＣＰＵ２及びバスクロススイッチブロック７を適用した場合について述べたが、本発明はこれに限らず、各クラスタにデータを振り分けることができれば、この他種々の振分手段に広く適用することができる。
【００８６】
この場合、振分手段としてのサーバシステム１内のＣＰＵ２及びバスクロススイッチブロック７（図１）は、供給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを順番に１つずつメモリユニット８Ａ1 〜８ＡN に振り分けて与えるようにした場合について述べたが、給される圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを所定単位にストライピング（分離）して、得られた複数の圧縮分離データ（図示せず）を各メモリユニット８Ａ1 〜８ＡN に振り分けるようにして並列的に書き込むようにしても良い。この結果、並列的に振り分けて書き込む分、本実施の形態の場合によりも書込速度を格段と速くすることができる。
【００８７】
さらに上述の実施の形態においては、各クラスタ１０Ｘ（１０Ｘ1 〜１０ＸN）に設けられ、バスクロススイッチブロック７を介して振り分けられた圧縮映像音声データＳ２Ａ〜Ｓ２Ｃを当該クラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）内の各半導体メモリ１０Ａ〜１０Ｄに振り分けて一斉に書き込ませる書込制御手段を、図１に示すサーバシステム１内のＣＰＵ２及び図４に示す各メモリユニット８Ａ1 〜８ＡN 内のメモリコントローラ１１から構成するようにした場合について述べたが、本発明はこれに限らず、要は、クラスタ単位で各フラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄに一斉にデータを書き込むことができれば、この他種々の書込制御手段に広く適用することができる。
【００８８】
さらに上述の実施の形態においては、メモリユニット８Ａ（８Ａ1 〜８ＡN ）がメモリブロック（データ蓄積手段）８に装填されたとき、当該メモリユニット８Ａ（８Ａ1 〜８ＡN ）に格納されているユニットエントリ情報（管理情報）に基づいて、対応するクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）の記憶容量を検出した後、当該記憶容量を越えた場合には他のメモリユニット８Ａ（８Ａ1 〜８ＡN）をデータ転送対象として指定するようにした場合について述べたが、本発明はこれに限らず、要は、ユーザによって装填されたメモリユニット８Ａの記録容量が足りない場合でもデータを記録することができれば、他のメモリユニット８ＡのみならずＤＲＡＭ１５等の種々の記録手段に転送して記録するようにしても良い。
【００８９】
さらに上述の実施の形態においては、メモリブロック（データ蓄積手段）８のうち、指定された圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆが書き込まれているフラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄを含むクラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）について、当該クラスタ１０Ｘ（１０Ｘ1 〜１０ＸN ）内の各フラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄから圧縮分離データＳ２Ｘ1 〜Ｓ２ＸN を一斉に読み出し、圧縮映像音声データＳ２Ｄ〜Ｓ２Ｆに復元する読出制御手段を、図１に示すサーバシステム１内のＣＰＵ２及び図４に示す各メモリユニット８Ａ1 〜８ＡN 内のメモリコントローラ１１から構成するようにした場合について述べたが、本発明はこれに限らず、要は、クラスタ単位で各フラッシュメモリ（半導体メモリ）１０Ａ〜１０Ｄから一斉にデータを読み出すことができれば、この他種々の読出制御手段に広く適用することができる。
【００９０】
さらに上述の実施の形態においては、圧縮映像音声データＳ２Ａ〜Ｓ２Ｆと各フラッシュメモリ１０Ａ〜１０Ｄとの対応関係を表すファイルシステム（管理情報）に基づいて、書込時には圧縮映像音声データＳ２Ａ〜Ｓ２Ｆが書き込まれていない空きクラスタ１０ＸE をクラスタごとに検索する一方、読出時には、指定された圧縮映像音声データＳ２Ａ〜Ｓ２Ｆが書き込まれている読出対象となるクラスタ１０ＸR をクラスタごとに検索するようにした場合について述べたが、本発明はこれに限らず、要は、ファイルシステムに基づくファイル管理によって、クラスタ単位で、書込時における空きクラスタ１０ＸE の検索、及び読出時における読出対象となるクラスタ１０ＸR の検索を行うことができれば、この他種々のファイル管理方法を用いるようにしても良い。
【００９１】
さらに上述の実施の形態においては、複数の入出力手段としての複数の記録処理ブロック４Ａ〜４Ｃ及び複数の再生処理ブロック５Ａ〜５Ｃに、それぞれ所定の割当て時間Ｔ1 を循環的に割り当てておき、当該割当て時間Ｔ1 ごとに、メモリユニット８Ａ（８Ａ1 〜８ＡN ）に対する書込動作及び読出動作が時分割的に行われたとき、圧縮映像音声データＳ２Ａ〜Ｓ２Ｆを対応する記録処理ブロック４Ａ〜４Ｃ及び再生処理ブロック５Ａ〜５Ｃを介して入出力させるようにした場合について述べたが、本発明はこれに限らず、要は、書込時及び読出時に複数の記録処理ブロック４Ａ〜４Ｃ及び複数の再生処理ブロック５Ａ〜５Ｃを介して転送される圧縮映像音声データＳ２Ａ〜Ｓ２Ｆがバスクロススイッチブロック７においてぶつかり合うのを防止しながら、メモリユニット８Ａ（８Ａ1 〜８ＡN ）に対して書込動作及び読出動作を並列的に行わせることができれば、この他種々の時間管理方法に基づいてデータ制御するようにしても良い。
【００９２】
さらに上述の実施の形態においては、本発明を図１のように構成されたサーバシステム１に適用するようにした場合について述べたが、本発明はこれに限らず、要は、圧縮映像音声データＳ２Ａ〜Ｓ２Ｆ又はこれ以外の種々のデータを複数の半導体メモリに読み書きするこの他種々のシステムに広く適用することができる。
【００９３】
【発明の効果】
上述のように本発明によれば、供給されるデータを記憶するＤＲＡＭと、所定数のフラッシュメモリをデータの読み書き動作の１つの単位としてユニット化することにより構成した複数のクラスタと、ＤＲＡＭから読み出したデータに対しフラッシュメモリへ書き込みを制御するコントローラと、ＤＲＡＭ、複数のクラスタ及びコントローラから構成された着脱自在に装填可能な複数のメモリユニットと、複数のメモリユニットによって構成されたメモリブロックとを具え、コントローラは、供給されたデータを一旦上記ＤＲＡＭに書き込み、当該ＤＲＡＭから当該データを所定の書き込み可能なタイミングによって読み出してクラスタを一つの単位としてメモリユニットの所定数のフラッシュメモリに対して一斉に書き込むように制御するようにしたことにより、供給されるデータを一旦書き込み読み出しが高速でできるＤＲＡＭに書き込み、書き込んだＤＲＡＭからクラスタ単位でデータをフラッシュメモリへ一斉に書き込がなされるので、書き込みが遅いフラッシュメモリにおいても高速で行うことができ、かつ書き込みがメモリユニットごとに構成されているコントローラによってメモリユニット単独で行なわれるので複数のメモリユニットのうちのいずれかのメモリユニットが取り外されても影響を受けずに高速書き込みを行うことができ、かくしてデータの読み書きにおける高速性を格段と向上し得るデータ蓄積装置を実現できる。
【図面の簡単な説明】
【図１】本実施の形態によるサーバシステムの構成を示すブロック図である。
【図２】図１に示すＣＰＵによる読み書きの制御処理に説明に供する略線図である。
【図３】図１に示すメモリブロックの内部構成を示す略線図である。
【図４】本実施の形態によるメモリユニットの内部構成を示すブロック図である。
【図５】データ書込時の動作タイミングの説明に供するタイミングチャートである。
【図６】データ読込時の動作タイミングの説明に供するタイミングチャートである。
【図７】ＤＲＡＭからフラッシュメモリへのデータ転送状態に説明に供する略線図である。
【図８】各メモリユニットのファイルイメージの説明に供する略線的な平面図である。
【図９】書込命令処理手順の説明に供するフローチャートである。
【図１０】読出命令処理手順の説明に供するフローチャートである。
【図１１】メモリユニット管理処理手順の説明に供するフローチャートである。
【符号の説明】
１……サーバシステム、２……ＣＰＵ、３……上位コントローラ、４Ａ〜４Ｃ……記録処理ブロック、５Ａ〜５Ｃ……再生処理ブロック、６……消去処理ブロック、７……バスクロススイッチブロック、８……メモリブロック、８Ａ1 〜８ＡN ……メモリユニット、９Ａ1 〜９ＡX ……基板、１０Ｘ1 〜１０ＸN ……クラスタ、１０ＡE ……空きクラスタ、１０ＡR ……読出対象となるクラスタ、１０Ａ〜１０Ｄ……フラッシュメモリ、１１……メモリコントローラ、１２……バススイッチ、１３……データバス、１４……アドレスバス、１５……ＤＲＡＭ、ＦＩ……ファイルイメージ、Ｓ１Ａ〜Ｓ１Ｆ……映像音声データ、Ｓ２Ａ〜Ｓ２Ｆ……圧縮映像音声データ、Ｓ２Ｘ1 〜Ｓ２ＸN ……圧縮分離データ。
Claims (6)
- 供給されるデータを記憶するＤＲＡＭと、
所定数のフラッシュメモリを上記データの読み書き動作の１つの単位としてユニット化することにより構成した複数のクラスタと、
上記ＤＲＡＭから読み出したデータに対し上記フラッシュメモリへ書き込みを制御するコントローラと、
上記ＤＲＡＭ、上記複数のクラスタ及び上記コントローラから構成された着脱自在に装填可能な複数のメモリユニットと、
上記複数のメモリユニットによって構成されたメモリブロックと
を具え、
上記コントローラは、
上記供給されたデータを一旦上記ＤＲＡＭに書き込み、当該ＤＲＡＭから当該データを所定の書き込み可能なタイミングによって読み出して上記クラスタを一つの単位として上記メモリユニットの上記所定数のフラッシュメモリに対して一斉に書き込むように制御する
データ蓄積装置。 - 上記メモリブロック内の上記複数のメモリユニットの装着状態及び上記メモリユニットのファイルデータを管理する管理手段を
具える請求項１に記載のデータ蓄積装置。 - 上記管理手段は、上記メモリユニットごとのユニットネイム、記録ＩＤ，記憶容量及び他のメモリユニットに跨るユニットエントリ情報に基づいて、上記メモリユニットを管理する
請求項２に記載のデータ蓄積装置。 - 上記管理手段は、上記複数のメモリユニットのうちからユーザによって指定されたメモリユニットが引き抜かれた場合、引き抜かれたメモリユニットの上記ユニットエントリ情報を削除する
請求項３に記載のデータ蓄積装置。 - 上記管理手段は、上記メモリブロック内に装着される上記複数のメモリユニットにそれぞれ対応するフォルダをツリー状に繋げた構造を有し、上記フォルダにはデータの内容を表すファイルを下位のフォルダとして階層的に割り当てる
請求項２に記載のデータ蓄積装置。 - 上記管理手段は、上記ユニットエントリ情報のリンク先ＩＤを読み出すことにより上記メモリユニットの上記記憶容量を超えたデータをリンク先である後段のメモリユニットへ転送して記録する
請求項３に記載のデータ蓄積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000241718A JP4609680B2 (ja) | 2000-08-09 | 2000-08-09 | データ蓄積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000241718A JP4609680B2 (ja) | 2000-08-09 | 2000-08-09 | データ蓄積装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002055878A JP2002055878A (ja) | 2002-02-20 |
| JP4609680B2 true JP4609680B2 (ja) | 2011-01-12 |
Family
ID=18732866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000241718A Expired - Fee Related JP4609680B2 (ja) | 2000-08-09 | 2000-08-09 | データ蓄積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4609680B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003303995A1 (en) * | 2003-03-12 | 2004-09-30 | Matsushita Electric Industrial Co., Ltd. | Camera recorder and data recording medium |
| JP2007317047A (ja) * | 2006-05-29 | 2007-12-06 | Kwok-Yan Leung | マルチチャンネルのフラッシュメモリにおけるデータアクセス方法 |
| US20090063895A1 (en) * | 2007-09-04 | 2009-03-05 | Kurt Smith | Scaleable and maintainable solid state drive |
| US8566507B2 (en) * | 2009-04-08 | 2013-10-22 | Google Inc. | Data storage device capable of recognizing and controlling multiple types of memory chips |
| JP5248576B2 (ja) * | 2010-11-16 | 2013-07-31 | 株式会社東芝 | ビデオサーバ及び映像データ伝送方法 |
| WO2016042644A1 (ja) * | 2014-09-18 | 2016-03-24 | 株式会社フィックスターズ | メモリへのデータの書き込みを制御する制御装置、プログラム、および記憶装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH064399A (ja) * | 1992-06-22 | 1994-01-14 | Hitachi Ltd | 半導体記憶装置 |
| JPH0695979A (ja) * | 1992-09-14 | 1994-04-08 | Fuji Photo Film Co Ltd | メモリカード管理方式 |
| JPH06266596A (ja) * | 1993-03-11 | 1994-09-22 | Hitachi Ltd | フラッシュメモリファイル記憶装置および情報処理装置 |
| JPH08287207A (ja) * | 1995-04-14 | 1996-11-01 | Dainippon Printing Co Ltd | Ｉｃカード |
| JPH09319645A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 不揮発性半導体記憶装置 |
| JP2000057286A (ja) * | 1998-08-07 | 2000-02-25 | Dainippon Printing Co Ltd | 書換可能不揮発性メモリ複数搭載型ｉｃカード |
| JP2000122923A (ja) * | 1998-07-13 | 2000-04-28 | Sony Corp | 記録装置および記録方法、再生装置および再生方法、記録媒体、並びにプログラム記録媒体 |
| JP2000181786A (ja) * | 1998-12-15 | 2000-06-30 | Matsushita Electric Ind Co Ltd | デジタルデータ記録装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3328605B2 (ja) * | 1992-06-22 | 2002-09-30 | 株式会社日立製作所 | 半導体記憶装置 |
| JPH06301601A (ja) * | 1993-04-16 | 1994-10-28 | Sony Corp | 情報記録装置及び情報転送装置 |
-
2000
- 2000-08-09 JP JP2000241718A patent/JP4609680B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH064399A (ja) * | 1992-06-22 | 1994-01-14 | Hitachi Ltd | 半導体記憶装置 |
| JPH0695979A (ja) * | 1992-09-14 | 1994-04-08 | Fuji Photo Film Co Ltd | メモリカード管理方式 |
| JPH06266596A (ja) * | 1993-03-11 | 1994-09-22 | Hitachi Ltd | フラッシュメモリファイル記憶装置および情報処理装置 |
| JPH08287207A (ja) * | 1995-04-14 | 1996-11-01 | Dainippon Printing Co Ltd | Ｉｃカード |
| JPH09319645A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 不揮発性半導体記憶装置 |
| JP2000122923A (ja) * | 1998-07-13 | 2000-04-28 | Sony Corp | 記録装置および記録方法、再生装置および再生方法、記録媒体、並びにプログラム記録媒体 |
| JP2000057286A (ja) * | 1998-08-07 | 2000-02-25 | Dainippon Printing Co Ltd | 書換可能不揮発性メモリ複数搭載型ｉｃカード |
| JP2000181786A (ja) * | 1998-12-15 | 2000-06-30 | Matsushita Electric Ind Co Ltd | デジタルデータ記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002055878A (ja) | 2002-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7475185B2 (en) | Nonvolatile memory system, nonvolatile memory device, memory controller, access device, and method for controlling nonvolatile memory device | |
| US6609187B1 (en) | Method and apparatus for supporting resizing of file system partitions | |
| KR101087906B1 (ko) | 파일기록장치 | |
| EP2096546B1 (en) | Write once recording device | |
| US6321237B1 (en) | Recording and reproducing apparatus and method for accessing data stored on a randomly accessible recording medium, and for managing data thereon | |
| US6094693A (en) | Information recording apparatus using erasure units | |
| US8185705B2 (en) | Information recording medium, information recording medium accessing apparatus and accessing method | |
| US20030065866A1 (en) | Memory controller for memory card manages file allocation table | |
| US20080172397A1 (en) | File management method and information processing device | |
| US20050080985A1 (en) | Data storage device | |
| JP2003308241A (ja) | データ記憶装置 | |
| KR100684061B1 (ko) | 기록 시스템, 데이터 기록 장치, 메모리 장치 및 데이터기록 방법 | |
| JP2001256091A (ja) | データ処理装置 | |
| US20100005226A1 (en) | Nonvolatile memory device, access device, and nonvolatile memory system | |
| JP2007193883A (ja) | データ記録装置及び方法、及びデータ再生装置及び方法、並びにデータ記録再生装置及び方法 | |
| CN106469122A (zh) | 有效数据合并方法、存储器控制器与存储器储存装置 | |
| JP2010515162A (ja) | 連続論理アドレス空間インターフェイスを備えるダイレクトデータファイルシステムの使用 | |
| JP4609680B2 (ja) | データ蓄積装置 | |
| JP4347707B2 (ja) | 情報記録媒体のフォーマット方法および情報記録媒体 | |
| JP4221959B2 (ja) | ブリッジファイルシステム、コンピュータシステム、ブリッジファイルシステムを用いたデータ管理方法及び記録媒体 | |
| JP2005216119A (ja) | 記録媒体 | |
| JP4308780B2 (ja) | 半導体メモリ装置、メモリコントローラ及びデータ記録方法 | |
| JP4211563B2 (ja) | 再生記録装置 | |
| JP4618747B2 (ja) | 情報記憶管理装置及び情報記憶管理方法 | |
| CN100583272C (zh) | 记录和再现设备以及记录方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |