JP4604825B2 - 圧電発振器 - Google Patents

Description

本発明は、圧電発振器に関し、特に位相雑音特性を改善すると共に起動時の負性抵抗も改善した圧電発振器に関する。

圧電発振器は周波数安定度、小型軽量、低価格等の利点を有することにより、通信機器や電子機器の多くの分野で用いられ、中でも圧電振動子にＳＣカット水晶振動子を用いた高安定水晶発振器は、膨大な情報を高速で送受信する高速大容量システムには不可欠のものとなっている。
図３は水晶発振器に多く用いられているコルピッツ型発振回路であって、その構成はトランジスタＱ１のコレクタ−ベース間に誘導性素子を、ベース−エミッタ間及びコレクターエミッタ間にそれぞれ容量性素子を接続して構成する発振回路である。トランジスタＱ１のコレクタ−ベース間の誘導性素子として、ベース−接地間に水晶振動子Ｘ１を用い、エミッタ−接地間に抵抗Ｒ３を接続する。そして、ベース−接地間に容量Ｃ１とＣ２との直列接続回路を接続すると共に、容量Ｃ１、Ｃ２の接続中点とエミッタとを接続して構成する。

コルピッツ型発振回路においては一般的に、電源Ｖｃｃ−接地間はバイパスコンデンサによって高周波的には短絡されているため、等価回路的にコレクタ−ベース間に水晶振動子Ｘ１の誘導性素子が挿入されたことになる。また、容量Ｃ１とＣ２との中点がエミッタに接続されているため、トランジスタＱ１のベース−エミッタ間には容量Ｃ１が、コレクタ−エミッタ間には容量Ｃ２が挿入されることになり、いずれも容量性として作用することになる。抵抗Ｒ１、Ｒ２はブリーダー抵抗でベースバイアス電圧を設定する。
また、コルピッツ型水晶発振回路においては、水晶振動子Ｘ１の両端から回路側をみた増幅度、所謂負性抵抗Ｒ（Ω）は、容量Ｃ１、Ｃ２と周波数の自乗ω²とに逆比例し、コレクタ電流に比例することが知られている。即ち、周波数が高くなると共に負性抵抗Ｒ（Ω）の絶対値は減少する。

高安定発振器には従来、ＡＴカット水晶振動子が用いられてきたが、近年は応力感度や熱衝撃特性に優れたＳＣカット水晶振動子が多く用いられるようになった。ＳＣカット水晶振動子の周波数−インピーダンス特性は図４に示すように、主振動の厚みすべり振動（Ｃモード、共振周波数ｆ_０）に近接して、Ｂモード、Ａモードの振動があり、特にＣ、Ｂモードの周波数間隔は主振動からｆ_０×（８％〜９％）しか離れていない。このようなＳＣカット水晶振動子を図３に示したコルピッツ型発振回路に用いた場合、発振回路の設計が適切でないと、Ｂモードで発振する現象、所謂周波数ジャンプ現象が生じるおそれがあった。

特開平９−１５３７４０号公報には上記の周波数ジャンプ現象を抑圧する手段、即ち図５に示す水晶発振回路が開示されている。この水晶発振回路は、図３に示した従来のコルピッツ型水晶発振回路の、容量Ｃ１、Ｃ２の中点とトランジスタＱ１のエミッタとの間に周波数選択素子、図５では水晶振動子Ｘ２を挿入して構成されている。水晶振動子Ｘ２の共振周波数をＳＣカット水晶振動子Ｘ１の主振動（Ｃモード）にほぼ一致させることにより、発振回路の負性抵抗特性を急峻にし、主振動のみで発振するように構成した発振回路である。
特開平９−１５３７４０特開号公報

しかしながら、図４に示したように周波数選択素子、例えば水晶振動子Ｘ２を挿入することにより発振ループ内の雑音が低減でき、位相雑音が改善されるものの、周波数選択素子である圧電デバイスのＱ値は、発振周波数を決定する圧電振動子のＱ値より低くしないと発振を開始できないという問題があった。

本発明の圧電発振器は、発振を確実にすると共に位相雑音を改善するため、第１の発明は、トランジスタのベースと接地との間に水晶振動子が接続され、前記ベースと前記接地との間に第１及び第２の容量を直列接続した回路が接続され、前記トランジスタのエミッタと前記接地との間に第１の抵抗が接続され、前記第１及び第２の容量の中点と前記エミッタとの間に周波数選択素子が接続された圧電発振器において、 前記周波数選択素子に電界効果トランジスタのドレイン及びソースを並列接続し、前記電界効果トランジスタのゲートと前記接地間に第２の抵抗を接続し、前記ゲート−電源間に第３の容量を接続して構成したことを特徴とする。
第２の発明は、前記電界効果トランジスタがＮチャネル電界効果トランジスタであり、前記ソースを前記第１及び第２の容量の中点に接続して構成したことを特徴とする圧電発振器である。
第３の発明は、前記選択素子に水晶振動子を用いたことを特徴とする圧電発振器である。

本発明の水晶発振器は、周波数選択素子と電界効果トランジスタとを並列接続し、発振開始時は電界効果トランジスタをオンとし、所定の時間が経過すると電界効果トランジスタがオフとなり、周波数選択素子が機能するため、発振を確実にすると共に位相雑音をより改善できるという利点がある。

図１は本発明に係る水晶発振器の実施の形態を示す回路図であって、図５と同じ機能をする電気素子には同一の符号を付す。水晶発振回路は、トランジスタＱ１のエミッタに抵抗Ｒ３の一方の端子を接続すると共に他端を接地し、トランジスタＱ１のベースに容量Ｃ１、Ｃ２の直列接続回路の一端を接続し、他端を接地する。そして、電源（Ｖ１）とトランジスタＱ１のコレクタ間に抵抗Ｒ４を接続し、電源Ｖ１と接地間に抵抗Ｒ１、Ｒ２の直列接続回路を接続し、抵抗Ｒ１、Ｒ２の中点とトランジスタＱ１のベースとを接続する。さらに、水晶振動子Ｘ１と容量Ｃ３との直列接続回路の水晶振動子側を接地し、容量Ｃ３側をトランジスタＱ１のベースに接続する。そして、水晶振動子Ｘ２の２端子と電界効果トランジスタＦＥＴのソース、ドレインとを並列接続した回路を、容量Ｃ１、Ｃ２の接続中点とトランジスタＱ１のエミッタと間に挿入する。電界効果トランジスタＦＥＴのゲートに抵抗Ｒ５の一端を接続し、他端を接地すると共に、ゲートと電源Ｖ１とを容量Ｃ５を介して接続する。そして、トランジスタＱ１のコレクタから容量Ｃ４を介し出力を取り出し水晶発振器を構成する。

図１の破線αで囲んだ以外の回路は、図５で説明したコルピッツ型水晶発振回路と同一であるので説明を省略し、破線αで囲んだ回路の動作を説明する。図２は破線αで囲んだ回路の動作を説明する図である。図２（ａ）は、電源Ｖ１をオンにしてから破線α内の抵抗Ｒ５の両端の電圧Ｖ５が変化する様子を示す図である。電源Ｖ１と接地間に挿入された容量Ｃ５と抵抗Ｒ５との直列接続回路の動作は、電源Ｖ１が印加された直後は抵抗Ｒ５の両端の電圧Ｖ５はほぼ電圧Ｖ１となり、時間の経過と共に容量Ｃ５に電荷が蓄積されて、容量Ｃ５の両端の電位差が上昇するにつれて、電圧Ｖ５が減少する。

Ｎチャネル電界効果トランジスタＦＥＴのドレイン−ソース間電圧Ｖ_ＤＳを一定とし、ゲート電圧Ｖ_ＧＳを増加させると空乏層の幅はドレイン側で狭まり、ドレイン電流Ｉ_Ｄは増加する。ゲート電極Ｖ_ＧＳをさらに増すと空乏層の先端が接触するようになり、ドレイン電流Ｉ_Ｄは外付け抵抗で決まる電流値で一定となる。電界効果トランジスタＦＥＴは電圧制御形で動作し、ゲート−ソース間は逆バイアスであるから、入力インピーダンスは非常に高くなる。

Ｎチャネル電界効果トランジスタＦＥＴの上記特性を利用し、ドレイン−ソース間電圧Ｖ_ＤＳを印加しないで、スイッチとして用いる。ゲート−ソース間の電圧Ｖ_ＧＳは抵抗Ｒ３の両端の電圧Ｖ３と抵抗Ｒ５の両端の電極Ｖ５との差、つまりＶ_ＧＳ＝Ｖ５−Ｖ３となる。電圧Ｖ５は図２（ａ）に示すように、時間の経過と共に小さくなるので電圧Ｖ_ＧＳは小さくなる。図２（ｂ）はゲート−ソース間の電圧Ｖ_ＧＳとドレイン電極Ｉ_Ｄとの関係を示す図で、Ｖ_ＧＳの減少につれてドレイン電流Ｉ_Ｄも減少することになる。つまり、ドレイン−ソース間のインピーダンスを考えると、その抵抗成分は図２（ｃ）に示すようにゲート−ドレイン間電圧Ｖ_ＧＳが小さくなるとドレイン−ソース間の抵抗成分は急激に増大することになる。Ｖ_ＧＳの所定の値で、ドレイン−ソース間の抵抗成分は水晶振動子Ｘ２の実効抵抗Ｒｅと等しい値をとり、さらにＶ_ＧＳが小さくなると抵抗成分はＲｅよりはるかに大きい値となる。

発振回路に戻って説明すると、電源Ｖ１を入れた直後は、ゲート−ドレイン間電圧Ｖ_ＧＳは大きく、Ｎチャネル電界効果トランジスタＦＥＴのドレイン−ソース間の抵抗成分は、水晶振動子Ｘ２の実効抵抗Ｒｅよりはるかに小さいので、ドレイン−ソース間を介して発振回路が形成される。時間の経過と共にドレイン−ソース間の抵抗成分が大きくなり、実効抵抗Ｒｅより大きくなると水晶振動子Ｘ２を介して発振回路が形成されることになる。

本発明の特徴は、電源Ｖ１を入れた直後は、周波数選択素子Ｘ２がＮチャネル電界効果トランジスタＦＥＴにバイパスされるため、周波数選択素子Ｘ２のＱ値を高く設定しても水晶発振回路は発振を開始することができる。時間が経過した後は、Ｎチャネル電界効果トランジスタＦＥＴはオフ状態となり、発振レベルが十分に大きく時点で周波数選択素子Ｘ２が機能するようになる。このため、周波数選択素子Ｘ２のＱ値を従来より大きく設定することができるので、位相雑音特性を従来より改善することが可能となり、また発振不発のおそれもなくなる。水晶振動子Ｘ２の実効抵抗Ｒｅは数十Ωであるので、これが起動時の負性抵抗の絶対値を小さくさせるが、電界効果トランジスタＦＥＴはオン抵抗が数Ωであるため起動時の負性抵抗を改善でき、確実に発振を開始する。

本発明に係る水晶発振回器の構成を示した回路図である。 本発明に係る水晶発振器の動作を説明する図で、（ａ）電圧Ｖ５の時間変化、（ｂ）はＶ_ＧＳ−Ｉ_Ｄ特性、（ｃ）はＶ_ＧＳ−ＦＥＴの抵抗成分の関係を示す図である。 コルピッツ型水晶発振器の回路構成を示す図である。 ＳＣカット水晶振動子のインピーダンス特性を示す図である。 位相雑音特性を改善した従来の水晶発振器の回路構成を示す図である。

符号の説明

Ｑ１ トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５ 抵抗
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５ 容量
Ｘ１、Ｘ２ 水晶振動子
Ｍ１ 電界効果トランジスタ（ＦＥＴ）
Ｖ１ 電源

Claims (3)

1. トランジスタのベースと接地との間に水晶振動子が接続され、前記ベースと前記接地との間に第１及び第２の容量を直列接続した回路が接続され、前記トランジスタのエミッタと前記接地との間に第１の抵抗が接続され、前記第１及び第２の容量の中点と前記エミッタとの間に周波数選択素子が接続された圧電発振器において、
   前記周波数選択素子に電界効果トランジスタのドレイン及びソースを並列接続し、前記電界効果トランジスタのゲートと前記接地間に第２の抵抗を接続し、前記ゲート−電源間に第３の容量を接続して構成したことを特徴とする圧電発振器。
2. 前記電界効果トランジスタがＮチャネル電界効果トランジスタであり、前記ソースを前記第１及び第２の容量の中点に接続して構成したことを特徴とする請求項１に記載の圧電発振器。
3. 前記周波数選択素子に水晶振動子を用いたことを特徴とする請求項１または２に記載の圧電発振器。

Images