JP3322791B2 - コルピッツ発振回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコルピッツ発振回
路、特に電源投入時の発振起動を確実にしたコルピッツ
発振回路に関する。

【０００２】

【従来の技術】マイクロプロセッサ等のデジタル機器或
いは水晶時計、及び移動体通信には安定なデジタルクロ
ック信号が必要であるが、近年そのための発振回路とし
てトランジスタを増幅素子とし、圧電振動子として水晶
振動子を利用したコルピッツ発振回路が一般的である。
その基本的な回路を示せば図７の通りであって、トラン
ジスタのベースとエミッタ間にコンデンサＣ_A を、エミ
ッタと接地間にコンデンサＣ_B 及び抵抗Ｒ_E を、ベース
と接地間に抵抗Ｒ_B 及び水晶振動子Ｘ_A 、さらに必要に
応じて周波数調整用として可変コンデンサＣ_S を挿入し
たものである。端子Ｖ_CCは直流電源を加える端子であ
る。

【０００３】

【発明が解決しようとする課題】しかしながら、前述の
コルピッツ発振回路では電源投入時直後の発振出力の立
ち上がりが遅れたり、或いは周波数の安定に時間を要す
る等の問題があった。更に著しい場合には、発振が正常
に起動せず、不発に終わることがあった。本発明は上述
した如き発振回路が有する欠点を除去する為になされた
ものであって、電源投入時の発振レベルの立ち上がりが
遅れることがなく、安定した発振起動特性を持ったコル
ピッツ発振回路を提供することを目的とする。

【０００４】

【課題を解決する為の手段】上述の目的を達成するため
本発明に係わる発振回路は、圧電振動子と増幅素子と負
荷容量の一部となるコンデンサ等からなるコルピッツ発
振回路において、圧電振動子の一方端を電源ラインを介
して接地したことによって電源投入時の立ち上がりを速
く且つ確実にしたものである。

【０００５】以下、本発明を実施例を示す図面に基づい
て詳細に説明する。図１は本発明の一実施例を示す回路
図であって、この回路図が前記従来の回路図と異なる点
は水晶振動子の一端を電源に直接接続するよう構成した
ところである。基本的な回路は同図に示すように、トラ
ンジスタのベースとエミッタ間にコンデンサCAを、エミ
ッタと接地間にコンデンサCBと抵抗REを、ベースと接地
間に抵抗RB、必要に応じて可変コンデンサCSを挿入し、
水晶振動子XAの一端を電源に接続すると供に他の一端を
トランジスタのベースに接続したものである。そして、
電源投入後水晶振動子に印加されるステップ電圧Vtによ
り一般的に水晶振動子が励振されるものであり、振動子
等価回路L1、C1、R1の直列共振片を流れる高周波電流
（振動子の振動振幅に比例する。以下、共振電流と呼
ぶ。）の初期振幅は、 I0=√(C1/L1)×Vt と示すことができる。

【０００６】従って、従来のコルピッツ発振回路の電源
投入直後の動作の場合は図２に示す等価回路で考えるこ
とができ、電源投入直後にはRC、トランジスタのベース
コレクタ間容量CBC、２つの容量CA、CBの直列回路に充
電電流が流れ、その時定数は小さいのでベース側に印加
された小振幅のステップ電圧 Vt=(CBC/(CBC+CT))VCCに
基づき電源投入直後の水晶振動子がI0=√(C1/L1)×(CBC
/(CBC+CT))VCCの共振電流レベルにて起動励振する。 ただし、CtはCAとCBの直列容量 Ct=CACB/(CA+CB) であり、振動子の影響は無視してある。

【０００７】これに対し本発明に基づく水晶発振器の場
合は、水晶振動子の非ベース接続端子側が等価的に接地
されていても直接電源に接続されているので電源投入直
後、水晶振動子に印加されるステップ電圧VtはVt=Vccで
あり、このステップ電圧Vtの値に基づき水晶振動子の共
振電流レベルI0がI0＝√(C1/L1)×Vccであるので、従来
の場合の共振レベルI0=√(C1/L1)×(CBC/(CBC+CT))VCC
と比較して高レベルの共振電流にて起動することがで
き、即ち、電源電圧Vccにほぼ等しい最大のステップ電
圧Vtにて高い振動レベルで開始することになるのでコル
ピッツ発振回路の起動時間を短縮することができる。ま
た、水晶振動子は、振動子電流即ち振動子励振レベルが
変動しても等価直列抵抗が変化しないことが望ましい
が、低励振レベルとなると抵抗値が数１０％も増加する
ような振動子が少なからずある。前記振動子の励振レベ
ルにおける等価抵抗が大幅に大きい場合は、発振回路が
不発となってしまう恐れがある。

【０００８】ところが、振動子では励振レベルを低くす
ると等価抵抗は増加する傾向をもっている。従って発振
回路の不発を減少させるためには高い励振レベルで振動
子を始動させればよく、前述のように振動子の接続を変
更することによって最大ステップ電圧が加わることとな
るので、振動子は最も高い励振レベルで始動することな
り、不発となることのない発振回路を実現するという効
果を有する。本発明は上述した回路のみならず、図３に
示すようなカスコード型のコルピッツ回路に適用するこ
とができる。カスコード型コルピッツ発振回路は携帯電
話等に多用されており、頻繁に発振器の電源のON−OFF
を繰り返す場合に特に有効であろう。

【０００９】前記カスコード形コルピッツ発振回路は、
ふたつのトランジスタが直列に接続しており、バッファ
としてカスコード接続されたベース接地回路にはベース
と接地間に大容量のコンデンサが接続されているため、
電源投入直後の振動子の起動レベルは通常のコルピッツ
回路より大幅に低くなり、起動時間も長くなる。しかし
圧電振動子の一端を電源を介して接地すれば、通常のコ
ルピッツ回路を変形した場合と同一のレベルで始動する
ことになり、起動時間短縮の効果は一段と著しいことと
なる。

【００１０】前述のカスコード形発振回路を、コンピュ
ータ解析により起動時間短縮の効果を検証した。発振回
路の条件は、発振周波数：１０ＭＨｚ， 電源電圧：５
Ｖ， 振動子電流：１ｍＡ，振動子の負荷容量：３０ｐ
Ｆ， 負性抵抗余裕：振動子等価抵抗の３倍 振動子の等価回路定数値は、Ｌ₁ ＝１８．７ｍＨ， Ｃ
₁ ＝０．０１３５ｐＦ， Ｒ₁ ＝１１．９Ω，Ｃ₀ ＝
２．７５ｐＦ， ｆｓ＝１０．０ＭＨｚ Ｒｅ＝１４．２Ω（負荷容量３０ｐＦのときの等価抵
抗） とし、以上に基づき図３の回路定数を次のように定め
た。（トランジスタは２ＳＣ１３５９） Ｒ_A ＝６８ＫΩ， Ｒ_B ＝６２ＫΩ， Ｒ_C ＝１．８Ｋ
Ω，Ｒ_D ＝４７ＫΩ， Ｒ_E ＝５．１ＫΩ， Ｃ_A ＝１
８０ｐＦ，Ｃ_B ＝２２０ｐＦ， Ｃ_D ＝１０ｎＦ，Ｃ_S
＝４２．３ｐＦ，（能動回路側の等価容量を３０ｐＦに
する値） なお、図３の回路の出力端には、負荷インピーダンスと
して１０ＫΩと１０ｐＦの並列回路を付加してあり、負
荷側に電流が分流するために始動レベルはさらに低下す
る。従来のカスコード形コルピッツ発振回路、および振
動子を電源側に接続変更した発振回路について、電源投
入後の０〜０．３μｓ（１０ＭＨｚでは３周期）の間の
振動子電圧と共振電流とを解析して得られた結果を表１
に示す。

【００１１】

【表１】 従来の発振回路では電源投入直後にパルス状の微小電圧
が振動子に加わり、振動子は極めて低レベルの０．１ｎ
Ａで始動するが、接続を変更した回路では振動子には電
源電圧の５ボルトの変化がほぼそのまま加わり、従来の
回路より約４万倍の４μＡで振動子は始動する。前述の
始動電流の式、 Ｉ₀ ＝√（Ｃ₁ ／Ｌ₁ ）×Ｖ_t ・・・・（１） でＶ_t を４．８ボルトとするとＩ_O は４．１μＡとな
り、表１の値とよく一致している。前述と異なる評価方
法として、共振電流が９０％に達するまでの時間、及び
発振周波数の周波数許容偏差が１ｐｐｍとなる起動時間
について解析した。振動子を接続変更した回路の場合は
短縮量１４．６ｍｓを差し引いて表２の結果を得た。

【００１２】なお起動時間の短縮量とは、振動子始動電
流の増大比がわかっている場合、線形ＬＣＲ回路につい
ての周知の解析結果から簡単に算出でき、振動子の等価
直列インダクタンスＬ１に直列になる抵抗分は振動子の
等価直列抵抗Ｒ１と振動子並列容量Ｃ_O を含めた発振回
路側の小信号負性抵抗−Ｒ_LO’の和（Ｒ１−Ｒ_LO’）で
あり、Ｒ_LO’は振動子接続端子から見た発振回路側の小
信号負性抵抗−Ｒ_LO’から次式で求められる。 Ｒ_LO’≒Ｒ_LO／（１＋Ｃ０／ＣＬ）・・・・（２） ただしＣＬは振動子の負荷容量である。損失の小さい線
形ＬＣＲ回路における交流振幅Ｉの変化は、周知のよう
に次式になる。 Ｉ＝Ｉ₀ ｅｘｐ｛（−Ｐ／２Ｌ）ｔ｝・・・・（３） 共振電流の初期振幅がＩ₀ からＩ₁ に増大する起動時間
の短縮量ｔ_S は、上式がＩ₁ になるまでの時間であるか
ら次式で求められる。

【００１３】 ｔ_s ＝｛２Ｌ₁ ／（Ｒ_LO’−Ｒ１）｝Ｉｎ・（Ｉ₁ ／Ｉ₀ ）・・・・（４） 表１の結果から従来の発振回路と本発明による発振回路
の共振電流の比４．１×１０⁴ を式（４）に代入すると
起動時間の短縮量は１４．６ｍｓとなる。

【００１４】

【表２】 定義によって相違はあるが、起動時間は約１／２から約
１／３にまで大幅に短縮される。なお、カスコード回路
の場合はベース接地回路のベース接地用コンデンサＣ_D
の容量が大きいため発振用トランジスタが動作状態にな
るまでに時間が長いが（時定数約０．４ｍｓ）、その前
記コンデンサによる遅れ時間の影響は解析を簡易化する
ために無視してある。さらに本願発明は、振動子の基本
振動を利用する回路だけでなく、図４に示すような３次
振動、５次振動などのオーバートーン振動を利用する回
路にも適用できる。Ｃ_E は交流の短絡用、Ｌ_B とＣ_B の
並列回路は振動子の基本波周波数では誘導性リアクタン
スとなりオーバートーン周波数では容量性リアクタンス
となる回路であって、動作原理は通常のコルピッツ回路
と同じである。この回路も、振動子の一端を電源に接続
して接地することにより、起動の安定したオーバートー
ン発振回路となる。尚、以上本発明の発振回路の増幅素
子をトランジスタとして構成したものを例として説明し
たが、本発明はこれに限定されるものではなく、図５、
図６に示すような、増幅素子を接合型ＦＥＴ、或いはＭ
ＯＳ型ＦＥＴに変更して構成したコルピッツ発振回路に
おいても、振動子の一端を電源ラインを介して接地する
回路構成であってもよく、同様の効果を得ることは当業
者にとって周知事項である。

【００１５】

【発明の効果】本発明は以上説明した如く圧電振動子の
一方端を電源ラインを介して接地するよう構成するもの
であるから、起動の安定したコルピッツ発振回路を得る
上で著しい効果を発揮する。

【図面の簡単な説明】

【図１】本発明に係わるコルピッツ発振回路を示す回路
図。

【図２】コルピッツ発振回路の起動状態を示す回路図。

【図３】本発明をカスコード形コルピッツ発振回路に適
用した回路図。

【図４】本発明をオーバートーン発振回路に適用した回
路図。

【図５】本発明に係わる増幅素子を接合型ＦＥＴに適用
した回路図。

【図６】本発明に係わる増幅素子をＭＯＳ型ＦＥＴに適
用した回路図。

【図７】従来のコルピッツ発振回路を示す回路図。

【符号の説明】

Ｃ_A 、Ｃ_B 、Ｃ_C 、Ｃ_D ……コンデンサ Ｃ_S ……可変コンデンサ Ｒ_A 、Ｒ_B 、Ｒ_C 、Ｒ_E ……抵抗 Ｘ_A ……振動子 Ｖ_CC……電源端子

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03B 5/32

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】発振用トランジスタと該発振用トランジス
   タのベースに一端を接続した圧電振動子とを備えたコル
   ピッツ型発振回路に於いて、前記圧電振動子の非ベース
   接続端を電源に直接接続することによって電源ラインを
   介して接地したことを特徴とするコルピッツ発振回路。
2. 【請求項２】前記トランジスタのベースとエミッタ間に
   コンデンサCAを、エミッタと接地間にコンデンサCBと抵
   抗REを、ベースと電源ライン間に水晶振動子を挿入する
   と供に、前記トランジスタに所要のバイアス電圧を与え
   るよう構成したことを特徴とする請求項１記載のコルピ
   ッツ発振回路。
3. 【請求項３】ＦＥＴのゲートとソース間にコンデンサCA
   をソースと接地間にコンデンサCBと抵抗RSを、ゲートと
   電源ライン間に水晶振動子を挿入すると供に、前記ＦＥ
   Ｔに所要のバイアス電圧を与えるよう構成したことを特
   徴とする請求項１記載のコルピッツ発振回路。
4. 【請求項４】発振用トランジスタと該発振用トランジス
   タのベースに一端を接続した圧電振動子と、前記発振用
   トランジスタとカスコード接続したバッファ用トランジ
   スタとを備えたコルピッツ型発振回路に於いて、前記圧
   電振動子の非ベース接続端を電源に直接接続し、該電源
   と接地間に容量を接続したことを特徴とする圧電発振
   器。