JP4603236B2 - マルチセグメントプリントヘッドでのプリント - Google Patents
マルチセグメントプリントヘッドでのプリント Download PDFInfo
- Publication number
- JP4603236B2 JP4603236B2 JP2002506943A JP2002506943A JP4603236B2 JP 4603236 B2 JP4603236 B2 JP 4603236B2 JP 2002506943 A JP2002506943 A JP 2002506943A JP 2002506943 A JP2002506943 A JP 2002506943A JP 4603236 B2 JP4603236 B2 JP 4603236B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- lead
- printhead
- dither
- dither matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/1911—Simultaneously or substantially simultaneously scanning picture elements on more than one main scanning line, e.g. scanning in swaths
- H04N1/1918—Combination of arrays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
- H04N1/4051—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a dispersed dots halftone pattern, the dots having substantially the same size
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/0402—Arrangements not specific to a particular one of the scanning methods covered by groups H04N1/04 - H04N1/207
- H04N2201/0414—Scanning an image in a series of overlapping zones
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color, Gradation (AREA)
- Record Information Processing For Printing (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Printers Characterized By Their Purpose (AREA)
- Character Spaces And Line Spaces In Printers (AREA)
- Ink Jet (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の分野】
本発明は、マルチセグメントプリントヘッドでのプリントに関し、特にディザを与えることに関する。
【０００２】
【発明の背景】
ドット形式でのページに選択的に塗布されるインクからイメージが作成される、多様な型式のプリンタが発達した。米国特許番号６０４５７１０、発明者Ｋｉａ Ｓｉｌｖｅｒｂｒｏｏｋ、発明の名称「モノリシックプリントヘッド用自己整列構造および製造工程」で、ドロップオンデマンド方式のプリンタおよびその製造工程への従来技術の評価が記載されている。
【０００３】
本発明に関する様々な方法、システム、装置が、２０００年５月２４日に本発明の出願人または譲受人によって出願された、以下の同時係属中の出願で開示されている。ＰＣＴ／ＡＵ００／００５１８、ＰＣＴ／ＡＵ００／００５１９、ＰＣＴ／ＡＵ００／００５２０、ＰＣＴ／ＡＵ００／００５２１、ＰＣＴ／ＡＵ００／００５２３、ＰＣＴ／ＡＵ００／００５２４、ＰＣＴ／ＡＵ００／００５２５、ＰＣＴ／ＡＵ００／００５２６、ＰＣＴ／ＡＵ００／００５２７、ＰＣＴ／ＡＵ００／００５２８、ＰＣＴ／ＡＵ００／００５２９、ＰＣＴ／ＡＵ００／００５３０、ＰＣＴ／ＡＵ００／００５３１、ＰＣＴ／ＡＵ００／００５３２、ＰＣＴ／ＡＵ００／００５３３、ＰＣＴ／ＡＵ００／００５３４、ＰＣＴ／ＡＵ００／００５３５、ＰＣＴ／ＡＵ００／００５３６、ＰＣＴ／ＡＵ００／００５３７、ＰＣＴ／ＡＵ００／００５３８、ＰＣＴ／ＡＵ００／００５３９、ＰＣＴ／ＡＵ００／００５４０、ＰＣＴ／ＡＵ００／００５４１、ＰＣＴ／ＡＵ００／００５４２、ＰＣＴ／ＡＵ００／００５４３、ＰＣＴ／ＡＵ００／００５４４、ＰＣＴ／ＡＵ００／００５４５、ＰＣＴ／ＡＵ００／００５４７、ＰＣＴ／ＡＵ００／００５４６、ＰＣＴ／ＡＵ００／００５５４、ＰＣＴ／ＡＵ００／００５５６、ＰＣＴ／ＡＵ００／００５５７、ＰＣＴ／ＡＵ００／００５５８、ＰＣＴ／ＡＵ００／００５５９、ＰＣＴ／ＡＵ００／００５６０、ＰＣＴ／ＡＵ００／００５６１、ＰＣＴ／ＡＵ００／００５６２、ＰＣＴ／ＡＵ００／００５６３、ＰＣＴ／ＡＵ００／００５６４、ＰＣＴ／ＡＵ００／００５６６、ＰＣＴ／ＡＵ００／００５６７、ＰＣＴ／ＡＵ００／００５６８、ＰＣＴ／ＡＵ００／００５６９、ＰＣＴ／ＡＵ００／００５７０、ＰＣＴ／ＡＵ００／００５７１、ＰＣＴ／ＡＵ００／００５７２、ＰＣＴ／ＡＵ００／００５７３、ＰＣＴ／ＡＵ００／００５７４、ＰＣＴ／ＡＵ００／００５７５、ＰＣＴ／ＡＵ００／００５７６、ＰＣＴ／ＡＵ００／００５７３７、ＰＣＴ／ＡＵ００／００５７８、ＰＣＴ／ＡＵ００／００５７９、ＰＣＴ／ＡＵ００／００５８１、ＰＣＴ／ＡＵ００／００５８０、ＰＣＴ／ＡＵ００／００５８２、ＰＣＴ／ＡＵ００／００５８７、ＰＣＴ／ＡＵ００／００５８８、ＰＣＴ／ＡＵ００／００５８９、ＰＣＴ／ＡＵ００／００５８３、ＰＣＴ／ＡＵ００／００５９３、ＰＣＴ／ＡＵ００／００５９０、ＰＣＴ／ＡＵ００／００５９１、ＰＣＴ／ＡＵ００／００５９２、ＰＣＴ／ＡＵ００／００５９４、ＰＣＴ／ＡＵ００／００５９５、ＰＣＴ／ＡＵ００／００５９６、ＰＣＴ／ＡＵ００／００５９７、ＰＣＴ／ＡＵ００／００５９８、ＰＣＴ／ＡＵ００／００５１６、ＰＣＴ／ＡＵ００／００５１７、ＰＣＴ／ＡＵ００／００５１１。
【０００４】
これらの同時係属出願の開示は、相互参照によって本明細書に組み込まれる。
【０００５】
さらに、本発明に関する様々な方法、システム、装置は、本発明の出願人または譲受人によって同時出願された同時係属中のＰＣＴ出願ＰＣＴ／ＡＵ００／００７５４、ＰＣＴ／ＡＵ００／００７５５、ＰＣＴ／ＡＵ００／００７５７で開示されている。
【０００６】
これらの同時係属出願の開示は、相互参照によって本明細書に組み込まれる。
【０００７】
同時係属中のＰＣＴ出願において特に留意するものは、特許番号ＰＣＴ／ＡＵ００／００５９１、ＰＣＴ／ＡＵ００／００５７８、ＰＣＴ／ＡＵ００／００５７９、ＰＣＴ／ＡＵ００／００５９２、ＰＣＴ／ＡＵ００／００５９０であり、これらの出願において、超小型電子機構のドロップオンデマンド方式のプリントヘッド（以下「Ｍｅｍｊｅｔ」プリントヘッドと呼ぶ）が記載されている。
【０００８】
「Ｍｅｍｊｅｔ」プリントヘッドは、例えばページの全幅に渡って液体インクで１６００ｄｐｉ、バイレベルドットを作成可能なプリントヘッドセグメントから開発される。ドットは容易に分離して作成され、分散したドットのディザ化はその最大密度まで利用可能である。カラープレーンを完璧な位置合わせ精度でプリントでき、理想的なドットオンドット方式のプリントが可能である。プリントヘッドにより、超小型電子機構のインク滴下技術を用いて高速プリントが可能である。
【０００９】
さらに、同時係属中のＰＣＴ出願ＰＣＴ／ＡＵ００／００５１６、ＰＣＴ／ＡＵ００／００５１７、ＰＣＴ／ＡＵ００／００５１１、ＰＣＴ／ＡＵ００／００７５４、ＰＣＴ／ＡＵ００／００７５５、ＰＣＴ／ＡＵ００／００７５７には、上述の標準ページ幅プリントヘッドの駆動に適合したプリントエンジン／コントローラが記載されている。
【００１０】
プリントヘッドを駆動するために使用されるプリントエンジン／コントローラは、受け取ったプリントデータをプリントヘッドノズルに送る。ディザをデータに与えることは既知である。
【００１１】
特に留意することとして、ＰＣＴ／ＡＵ００／００７５４において、複数のプリントエンジン／コントローラチップをマルチセグメントプリントヘッドにインターフェースするのに有用なプリントエンジン／コントローラの改良について記載されている。特にディザ工程および特性化ベクトルが付加されたプリントエンジン／コントローラの詳細について記載されている。
【００１２】
上述のようなマルチセグメントプリントヘッドにおいて、プリントヘッドセグメントの重なり合い対に関する平均ドットゲインおよび輝度の保持において問題があり、この問題は、セグメントの不揃いによって悪化する。これらの問題を考慮したディザ工程が必要である。
【００１３】
【発明の概要】
本発明が属する１つの形態において、マルチセグメントプリントヘッド用プリントデータを作成する方法は、終了部分が重なり合った、複数のプリントヘッドチップを含むマルチセグメントプリントヘッド用のディザマトリクスのセットを確立する工程（上記セットは、リードイン重なり合い部分に関連するリードインディザマトリクスと、リードアウト重なり合い部分に関連するリードアウトディザマトリクスと、プリントヘッドの中央部分に関連する共通ディザマトリクスとからなる）と、プリントデータを受け取る工程と、ディザマトリクスセットにアクセスし、受け取ったデータが重なり合い部分に渡って最終画像のドットゲインを略一定に保持するように合成されるように受け取ったデータにディザを与える工程とを含む。
【００１４】
２つの重なり合うセグメントの各セットに対し、この重なり合いは不揃いという特徴がある。この不揃いは、リードインディザマトリクスと、リードアウトディザマトリクスと、標準の第３のディザマトリクスへのオフセットとを生成するために使用される。リードインディザマトリクスおよびリードアウトディザマトリクスは、重なり合い領域に渡ってあいまって使用される。１つをフェードアウトディザマトリクスとし、次いでもう１つをフェードインディザマトリクスとすることができる。これらの２つのディザマトリクスの組み合わせは、重なり合い領域に渡って一定のドットゲインが得られるように生成される。
【００１５】
オフセットは、フェードインが終了すると、すぐに第３のディザマトリクス内に配置される必要がある。第３のディザマトリクスは標準ディザマトリクスとして考えることができ、他の２つのマトリクスはクロスフェードを提供するものとして考えることができる。他の２つのマトリクスの内、１つはフェードアウトディザマトリクスで、もう１つはフェードインディザマトリクスである。
【００１６】
不揃いのために、重なり合い部分を通過後に、標準ディザマトリクス内に単に直進することは適切ではない。代わりに、不揃いに応じて、標準ディザマトリクスの異なる列に進む必要がある。
【００１７】
そのため、少なくとも３つのディザマトリクスが存在することが好ましい。これは非重なり合いビット用のすべてのセグメントに渡って共通な標準マトリクスと、１つは共通ディザマトリクスからフェードアウトし、もう１つは共通ディザマトリクスへフェードインする重なり合いに対するディザマトリクス対とである。不揃い情報は、各プリントヘッドセグメントに保存された特性化ベクトルから得ることができる。特性化ベクトルは故障したノズルのデータも保存できる。コントーンＣＭＹＫ層は、ディザマトリクス選択マップによって選択されたディザマトリクスを用いて合成される。ディザ化されたコントーン層は、コントーン層に渡って、ブラック層と共に付加される適切なネットページタグデータを有する。この合成は、マルチセグメントプリントヘッドに送られる。データストリームは、重なり合ったセグメントに渡ってスムーズな変化を作成するために調整され、プリントヘッド特性化ベクトルを参照することによって、プリントヘッド内の故障したノズルを補償することができる。ディザマトリクス選択マップの解像度は、理想的には、コントーン解像度と一致すべきである。
【００１８】
各プリントヘッドセグメントは、その低速シリアルバスを経由して照会され、各プリントヘッドセグメントへ特性化ベクトルを返すことができる。マルチセグメントプリントヘッド全体に対するノズル欠陥リストを作成するために、複数のプリントヘッドチップから得られる特性化ベクトルを組み合わせることができ、この特性化ベクトルにより、プリントエンジンはプリント中に欠陥のあるノズルを補償することができる。欠陥のあるノズルの数が少ない限り、補償により得られる結果は、欠陥のないノズルのプリントヘッドによって得られる結果と大差はない。
【００１９】
【好ましい実施形態の詳細な説明】
通常１２インチのプリントヘッド幅は、１つまたは複数のＰＥＣ（プリントエンジン／コントローラ）によって制御され、以下に記述するように、Ａ４およびレターページの全ブリードプリントが可能である。６チャネルのカラーインクが、現在のプリント環境において要求される最大チャネル数である。これらのチャネルは以下となる。
・通常のカラープリント用のＣＭＹ
・ブラックテキストおよび他のブラックプリント用のＫ
・タグ可能用途用のＩＲ（赤外線）
・高速プリントを可能にするためのＦ（定着剤）
ＰＥＣを単一のチップに組み込んで、プリントへッドとのインターフェースが可能である。ＰＥＣは以下の４つの基本レベルの機能を含む。
・ＩＥＥＥ１３９４等のシリアルインターフェース経由で圧縮されたページの受け取り
・圧縮形式からページを作成するプリントエンジン（上記プリントエンジンは機能的に、ページイメージを伸張する工程と、コントーン層をディザ化する工程と、コントーン層に渡ってブラック層を合成する工程と、任意に赤外タグを付加する工程と、最終イメージをプリントヘッドに送る工程とを含む。）
・プリントヘッドおよびステッピングモータを制御するプリントコントローラ
・２つのＱＡチップと通信するための２つの標準低速シリアルポート（認証手順で強いセキュリティを確保するには単一のポートではなく、２つのポートが必要なことに留意されたい。）
【００２０】
「Ｍｅｍｊｅｔ」プリントヘッドのページ幅の性質のために、各ページは、目に見えるアーティファクトの生成を避けるために、定速でプリントされなくてはならない。これは、プリント速度は入力データ速度に一致して変化できないことを意味する。それゆえ、ドキュメントのラスタ化およびドキュメントのプリントは、プリントヘッドが確実に一定のデータを供給するように分断される。ページは、完全にラスタ化されるまでプリントされない。これは、メモリ内に各ラスタ化されたページの圧縮バージョンを保存することによって、達成することができる。この分断により、単純なページをラスタ化する場合、より複雑なページをラスタ化するための時間を獲得しながら、ＲＩＰ（ラスタイメージプロセッサ）がプリンタより前に実行することも可能になる。
【００２１】
コントーンカラーイメージは確率ディザ化によって再作成されるが、ブラックテキストおよび線グラフィックスはドットを用いて直接再作成されるため、圧縮されたページイメージフォーマットは個別の前景バイレベルブラック層および背景コントーンカラー層を含む。ブラック層は、（コントーン層はオプションのブラック成分を有しているが、）コントーン層がディザ化された後に、コントーン層に渡って合成される。（赤外線またはブラックインクでの）ネットページタグの最終層は、任意でプリントアウト用ページに付加される。
【００２２】
ＲＩＰソフトウェア／ハードウェアは、各ページの描写をラスタ化し、ラスタ化されたページイメージを圧縮する。各圧縮されたページイメージはメモリに転送される。ページの描写内のディザマトリクス選択領域は、無視できるサイズに損失無く圧縮され、圧縮されたページイメージの一部を形成するコントーン解像度のバイレベルビットマップにラスタ化される。プリントされるページの赤外（ＩＲ）層は、任意で、プログラム可能な密度で符号化されたネットページタグを含む。
【００２３】
図１において、ドキュメントは１１で受け取られ、ページレイアウトが作成可能で、任意の必要なオブジェクトが付加可能なメモリバッファ１２にロードされる。メモリ１２から送られたページは、１３でラスタ化され、プリントエンジンコントローラ１０に伝送される前に、１４で圧縮される。ページは、プリントエンジンコントローラ１０内のメモリバッファ１５に圧縮されたページイメージとして受け取られ、メモリバッファ１５からページ拡張器１６に送られ、ここでページイメージは回復される。任意の必要なディザを、１７で任意のコントーン層へ与えることが可能である。任意のブラックバイレベル層は、１８のコントーン層に渡って１９の任意の赤外タグと共に合成可能である。合成されたページデータは、２０でプリントされ、ページ２１が作成される。
【００２４】
パイプラインの第１の段階において、ＪＰＥＧ圧縮コントーンＣＭＹＫ層（以下を参照）、グループ４のＦＡＸ圧縮バイレベルディザマトリクス選択マップ（以下を参照）、グループ４のＦＡＸ圧縮バイレベルブラック層（以下を参照）がすべて並列に伸張される。これと並列して、タグエンコーダは、圧縮されたページイメージからバイレベルＩＲタグデータを符号化する。第２の段階において、ディザマトリクス選択マップによって選択されたディザマトリクスを用いて、コントーンＣＭＹＫ層がディザ化され、その結果生じるバイレベルＫ層に渡ってバイレベルブラック層が合成され、ＩＲ層がページに付加される。定着剤層は、任意のＣ、Ｍ、Ｙ、ＫまたはＩＲチャネルで必要な如何なる場所の各ドット位置でも生成される。最後の段階において、バイレベルＣＭＹＫ+ＩＲデータは、プリントヘッドインターフェース（以下を参照）経由で、プリントヘッドを介してプリントされる。
【００２５】
図２において、プリントエンジン／コントローラ１０が、どのようにプリンタシステムアーキテクチャ全体に適合するか示されている。プリンタシステムの様々な構成要素は以下を含む。
・プリントエンジン／コントローラ（ＰＥＣ）。１つまたは複数のＰＥＣチップ１０がメモリバッファ２４に保存するための圧縮されたページイメージを受け取る工程と、ページ伸張を行う工程と、ブラック層を合成する工程と、ドットデータをプリントヘッド２３に送る工程とを担当する。ＱＡチップ２５、２６と通信も可能で、最適なプリントを確保するためにプリントヘッド特性を回復する手段を提供する。ＰＥＣはこの仕様目的のためにある。
・メモリバッファ。メモリバッファ２４は、圧縮されたページイメージを保存し、所与のページのプリント中にスクラッチする。メモリバッファの構造および機能は当業者には既知であり、使用する多様な標準チップおよび技術は、本発明のＰＥＣの使用において利用され得るものとする。
・マスタＱＡチップ。マスタチップ２５は、取り替え可能なインクキャリッジＱＡチップ２６と整合する。ＱＡユニットの構造および機能は当業者には既知であり、多様な既知のＱＡ工程は、本発明のＰＥＣの使用において利用され得るものとする。例えば、ＱＡチップは同時係属中の米国特許出願に記載されている。
【００２６】
【表１】
【００２７】
ＱＡチップの通信は、イメージの伸張並びに物理的にプリントヘッドを走行させる役割を有するために、ＰＥＣチップの機能全体の中に最適に含まれることが可能である。ＱＡチップの通信を配置することにより、ページをプリントするための十分なインクが確実に存在することができる。プリントヘッドアセンブリに組み込まれたＱＡは、認証チップを用いて実装されることが好ましい。ＱＡチップはマスタＱＡチップのため、認証キーのみを含み、ユーザデータを含まない。しかし、マスタＱＡチップはインクカートリッジのＱＡチップと整合されねばならない。インクカートリッジ内のＱＡチップは、可能な限り最適なプリント特性を保持するために必要な情報を含み、認証チップを用いて実装される。
【００２８】
ＰＥＣチップは、単純なマイクロコントローラＣＰＵコア３５を組み込んで、以下の機能を実行することが好ましい。
・プリントページ間のシリアルインターフェース３６経由でＱＡチップ認証プロトコルを実行する機能
・プリント中にパラレルインターフェース９１経由でステッピングモータを走行させる機能（ステッピングモータは５ＫＨｚの工程が必要）
・プリント中にＰＥＣチップの様々な部分を同期させる機能
・外部のデータリクエスト（プログラミングレジスタ等）とインターフェースする手段を提供する機能
・プリントヘッドセグメント低速データリクエスト（特性化ベクトルの読み出し、およびパルスプロファイルの書き込み等）とインターフェースする手段を提供する機能
・外部ＤＲＡＭに肖像および風景タグ構造を書き込む手段を提供する機能
【００２９】
図３において、プリントエンジンアーキテクチャが示されている。プリントエンジンのページ伸張およびプリントパイプラインは、高速シリアルインターフェース２７（標準ＩＥＥＥ１３９４インターフェース等）と、標準ＪＰＥＧデコーダ２８と、標準グループ４ＦＡＸデコーダと、カスタムハーフトナー／合成器ユニット２９と、カスタムタグエンコーダ３０と、ラインローダ／フォーマッタユニット３１と、プリントヘッド３３へのカスタムインターフェース３２とからなる。デコーダ２８、８８およびエンコーダ３０は、ハーフトナー／合成器２９のバッファとなる。タグエンコーダ３０は、ページの用途に依存するプロトコルに従って、ページへの１つまたは複数の赤外タグを確立する。ここでタグの実際の中身は本発明の対象ではない。
【００３０】
プリントエンジンは、２つのバッファ岐路で作動する。１つのページは、ＤＲＡＭインターフェース８９と、高速シリアルインターフェース２７から送られるデータバス９０とを経由して、ＤＲＡＭ３４にロードされる。一方、以前にロードされたページは、ＤＲＡＭ３４から読み込まれ、プリントエンジンパイプラインを通過する。１つのページのプリントが終了すると、次にロードされたページがプリントされ、新しいページが高速シリアルインターフェース２７経由でロードされる。第1の段階において、パイプラインは任意のＪＰＥＧ圧縮コントーン（ＣＭＹＫ）層を伸張し、２つのグループ４ＦＡＸ圧縮バイレベルデータストリームの内、いずれかを伸張する。２つのストリームは、ブラック層（ただし、ＰＥＣは実際にはカラーを認知できず、このバイレベル層を出力インク内の任意のものに指図することができる。）と、コントーンディザ化のためのディザマトリクス間を選択するマットからなる（以下を参照）。第２の段階において、第１の段階と並列に、後にＩＲまたはブラックインクを供給するコード化された任意のタグが存在する。最後に、第３の段階で、コントーン層はディザ化され、位置決めタグおよびバイレベルスポット１層は、その結果生じるバイレベルディザ化層に渡って合成される。データストリームは、プリントヘッド内の重なり合ったセグメントに渡って、スムーズな変化を作成するために理想的に調整され、理想的には、プリントヘッド内の故障したノズルの補償をするために調整される。６チャネルまでのバイレベルデータは、この段階から作成される。６チャネルのすべてが、プリントヘッド上に提供可能ではないことに留意されたい。例えば、プリントヘッドはＣＭＹのみが使用可能であり、ＣＭＹチャネル内に押し込まれるＫおよびＩＲは無視される。その代わりに、位置決めタグは、ＩＲインクが使用不可の場合（または、試験目的で）、Ｋでプリントされる。結果として生じるバイレベルＣＭＹＫ−ＩＲのドットデータは、ラインバッファのセット経由でプリントヘッド３３でプリントするために、バッファリングされ、フォーマットされる（以下を参照）。これらラインバッファの大部分は、オフチップＤＲＡＭ３４上に理想的に保存可能である。最後の段階において、６チャネルのバイレベルドットデータは、プリントヘッドインターフェース３２経由でプリントされる。
【００３１】
図４において、ハーフトナー／合成器ユニット（ＨＣＵ）２９は、コントーン（通常ＣＭＹＫ）層をバイレベルバージョンにハーフトーン化する機能と、スポット１バイレベル層を適切なハーフトーン化されたコントーン層に渡って合成する機能とを組み合わせる。Ｋインクがプリンタ内に存在しない場合、ＨＣＵ２９はＫをＣＭＹドットに適切にマッピングすることができる。ＨＣＵ２９は、画素基準で、ディザマトリクス選択マップ内の対応する値に基づき、画素上の２つのディザマトリクス間の選択も行う。ＨＣＵ２９への入力は、バッファ３７を介しての（ＪＰＥＧデコーダユニットから）伸張されたコントーン層と、バッファ３８を介しての伸張されたバイレベルスポット１層と、バッファ３９を介してのコントーン層と通常同じ解像度で伸張されたディザマトリクス選択ビットマップと、バッファ４０を介しての最大ドット解像度でタグデータとを使用する。ＨＣＵ２９は、最大２つまでディザマトリクスを使用し、外部のＤＲＡＭ３４から読み出す。ＨＣＵ２９から４１のラインローダ／フォーマットユニット（ＬＬＦＵ）への出力は、最大６カラープレーン内のプリンタ解像度バイレベルイメージラインのセットを使用する。通常、コントーン層はＣＭＹＫまたはＣＭＹ、バイレベルスポット１層はＫを使用する。
【００３２】
図５において、ＨＣＵが非常に詳細に示されている。ＨＣＵが一度始動すると、ページの終了条件を検出するか、または制御レジスタ経由で明示的に終了するまで処理を続ける。ＨＣＵの最初のタスクは、スケールユニット４３等のそれぞれの寸法単位で、４２等のバッファプレーン内で受け取られたすべてのデータを、プリンタの解像度に水平および垂直にスケーリングすることである。
【００３３】
スケールユニットは、コントーンまたはバイレベルのデータを、プリンタの解像度に水平および垂直にスケーリングする手段を提供する。そのスケーリングは、両方の寸法にデータ値を整数回繰り返すことによって達成される。データをスケーリングする工程は、当業者には既知であろう。
【００３４】
２つの制御ビット（アドバンスドットおよびアドバンスライン）が、マージンユニット５７によって、スケールユニット４３に提供される。アドバンスドットのビットにより、状態機械は同一のドットデータの複数のインスタンス（ページマージンに関して有益であり、プリントヘッド内でセグメントを重ね合わせるためにドットデータを作成する）を生成可能である。アドバンスラインのビットによって、状態機械はドットからなる特定のラインがいつ完了するかを制御することが可能となり、それによってプリンターマージンに従ったデータの打切りが可能となる。アドバンスラインは、特定の行の終了に関する論理の要求からスケールユニットの保護も行う。スケールユニットへの入力は、フルラインバッファを使用する。ラインは、ラインの繰り返しのよって垂直方向のアップスケーリングを行うために、スケールファクタ回数だけ使用され、各ライン内で各値は、画素の繰り返しによって水平方向のアップスケーリングを行うために、スケールファクタ回数だけ使用される。入力したラインがスケールファクタ回数だけ使用されると（アドバンスラインのビットがスケールファクタ回数だけ設定される）、入力バッファ選択ビットのアドレスがトグルされる（ダブルバッファ）。スケールユニットはアドレスを生成するだけなので、スケールユニット用の論理は８ビットおよび１ビットの場合と同一である。
【００３５】
それぞれのコントーン層の解像度は異なるために、個別にスケーリングされる。バッファ４５のバイレベルスポット１層およびバッファ４６のディザマトリクス選択層もスケーリングされる必要がある。バッファ４７のバイレベルタグデータは正しい解像度で確立されており、スケーリングする必要はない。スケールアップディザマトリクス選択ビットは、２つのディザマトリクスから単一の８ビット値を選択するために、ディザマトリクスアクセスユニット４８によって使用される。８ビット値は４つの比較器４４および４９〜５１に出力され、比較器は単にこの８ビット値を特定の８ビットコントーン値と比較する。実際のディザマトリクスの生成は、プリントヘッドの構造と、当業者には既知であるディザマトリクスを生成するための一般的な工程に依存する。コントーン値が８ビットディザマトリクス値より大きい場合、１が出力される。そうでない場合、０が出力される。次いで、これらのビットはすべて、（特定のドットがページのプリント可能領域内にあるかどうか）マージンユニット５７からのインページビットを有する５２〜５６でＡＮＤ演算される。ＨＣＵの最後の段階は、合成段階である。６つの出力層のそれぞれに対して、ユニット５８等の、それぞれが６つの入力を備えた単一のドットマージャユニットが存在する。各ドットマージャユニットからの単一の出力ビットは、入力ビットの任意またはすべての組み合わせである。これにより、スポットカラーは（試験目的のための赤外を含む）任意の出力カラープレーン内に置かれ、（ブラックインクがプリントヘッド内になければ）ブラックはシアン、マゼンタ、イエローに混ぜ合わされ、タグドットデータは目に見えるプレーン内に配置される。定着性のカラープレーンも容易に生成することができる。ドットレオグユニット（ＤＲＵ）５９は、所与のカラープレーン用の生成されたドットストリームを取り出し、出力がセグメント順に、そしてセグメント内でドット順になるようにそのストリームを３２ビット量に編成することを担当する。セグメントを重ね合わせるドットがセグメント順に生成されないため、最小限の再順序付けが必要である。
【００３６】
２つの制御ビット（アドバンスドットおよびアドバンスライン）は、マージンユニット５７によってスケールユニットに提供される。アドバンスドットのビットにより、状態機械は同一のドットデータの複数のインスタンス（ページマージンについて有益で、プリントヘッド内でセグメントを重ね合わすためにドットデータを作成する）を生成可能である。アドバンスラインのビットによって、状態機械はドットからなる特定のラインがいつ完了するかを制御することが可能となり、それによってプリンターマージンに従ったデータの打切りが可能となる。アドバンスラインは、特定の行の終了に関する論理の要求からスケールユニットの保護も行う。
【００３７】
比較器ユニットは、簡単な８ビット「大なり（＞）」の比較器を含む。８ビットコントーン値が８ビットディザマトリクス値より大きいかどうかを判定するために使用される。よって、比較器ユニットは２つの８ビット入力を取り入れ、単一の１ビット出力を作成する。
【００３８】
図６において、ドットマージャユニットがより詳細に示されている。マージャユニットは、バイレベルディザ化データ、スポット１カラー、タグデータを実際のプリントヘッド内の出力インクにマッピングする手段を提供する。各ドットマージャユニットは、６つの１ビットの入力を取り入れ、カラープレーンに対する出力ドットに相当する単一のビット出力を作成する。６０での出力ビットは、入力ビットの任意またはすべての組み合わせである。これにより、スポットカラーは（試験目的のための赤外を含む）任意の出力カラープレーン内に置かれ、（ブラックインクがプリントヘッド内になければ）ブラックはシアン、マゼンタ、イエローに混ぜ合わされ、タグドットデータは目に見えるプレーン内に配置される。定着用出力も、単に入力ビットのすべてを組み合わせることによって容易に生成することができる。ドットマージャユニットは、６つの入力ビットに対するマスクとして使用される６ビットのカラーマスクレジスタ６１を含む。入力ビットのそれぞれは、対応するカラーマスクレジズタビットと共にＡＮＤ演算され、次いで、その結果生じる６ビットは、共にＯＲ演算され、最終の出力ビットを形成する。
【００３９】
図７において、所与のカラープレーン用の生成されたドットストリームを取り出し、出力がセグメント順に、そしてセグメント内でドット順になるようにそのストリームを３２ビット量に編成することを担当するドットレオグユニット（ＤＲＵ）が示されている。セグメントを重ね合わせるドットがセグメント順に生成されないため、最小限の再順序付けが必要である。ＤＲＵは、３２ビットシフトレジスタと、通常の３２ビットレジスタと、通常の１６ビットのレジスタを含む。５ビットカウンタは、現在までに処理されたビットの数のトラックを保持する。ディザマトリクスアクセスユニット（ＤＭＡＵ）からのドットアドバンス信号は、出力されるべきビットに関して、ＤＲＵに命令するために使用される。
【００４０】
図７において、レジスタ（Ａ）６２は、サイクル毎にクロックする。レジスタ（Ａ）６２は、ドットマージャユニット（ＤＭＵ）によって作成された３２の最新ドットを含む。全３２ビット値は、簡単な５ビットカウンタ経由で、ＤＲＵ状態機械６４によって作成されたライトイネーブル信号によって、３２サイクル毎にレジスタ（Ｂ）６３にコピーされる。レジスタ（Ｂ）６３からの１６奇数ビット（ビット１、３、５、７等）は、同一のライトイネーブルパルスでレジスタ（Ｃ）６５へコピーされる。次いで３２ビットのマルチプレックサ６６は、状態機械からの２ビットを基にし、以下の３出力を選択する。
・レジスタＢからの全３２ビット
・レジスタＡの１６偶数ビット（ビット０、２、４、６等）と、レジスタＢの１６偶数ビットとから作成された３２ビット値。レジスタＡからの１６偶数ビットはビット０〜１５であり、レジスタＢからの１６偶数ビットはビット１６〜３１である。
・レジスタＢの１６奇数ビット（ビット１、３、５、７等）と、レジスタＣの１６ビットとから作成された３２ビット値。レジスタＣのビットはビット０〜１５であり、レジスタＢからの奇数ビットはビット１６〜１３である。
【００４１】
ＤＲＵ用状態機械が表１に示されている。状態機械は状態０で始動し、３２サイクル毎に状態が変わる。３２サイクル中に単一の非重なり合いビットは、３２サイクルに対するすべてのドットアドバンスビットのＡＮＤ演算値を収集する（非重なり合い＝サイクル０に対するドットアドバンス、非重なり合い＝サイクル１〜３１に対する非重なり合いＡＮＤドットアドバンス）。
【００４２】
【表２】
【００４３】
図５における、マージンユニット（ＭＵ）５７は、ディザマトリクスアクセスユニット（ＤＭＡＵ）４８からのアドバンスドット信号およびアドバンスライン信号を、現在のページのページマージンを基にした一般的な制御信号に変換することを担当する。マージンユニット（ＭＵ）５７は、ページの終了条件を生成することも担当する。ＭＵは、ページ全体でドットとラインのカウンタを保持する。両方共にページの初めでは０に設定される。ドットカウンタは、ＭＵがＤＭＡＵからドットアドバンス信号を受け取る度に、１ずつ進める。ＭＵがＤＭＡＵからラインアドバンス信号を受け取ると、ラインカウンタは増分し、ドットカウンタは０に再設定される。各サイクルで、現在のライン値およびドット値は、ページのマージンと比較され、適切な出力ドットアドバンス信号、ラインアドバンス信号、マージン内信号がこれらのマージンを基に与えられる。ＤＭＡＵは、ＨＣＵ用の唯一の実質的なメモリ要求を含む。
【００４４】
図８において、ラインローダ／フォーマットユニット（ＬＬＦＵ）が示されている。ＬＬＦＵはＨＣＵからドット情報を受け取り、所与のプリントライン用のドットを適切なバッファ記憶装置（チップ上または外部ＤＲＡＭ３４内）にロードし、プリントヘッドに必要な順序にフォーマットする。図９において、外部インターフェースについてＬＬＦＵの高水準のブロック図が示されている。ＬＬＦＵへの入力６７は、６つの３２ビットワードおよびデータバリッドビットのセットであり、すべてＨＣＣによって生成される。出力６８は、６色の最大１５のプリントヘッドセグメントに相当する９０ビットのセットである。すべての出力ビットが有効というわけではなく、プリントヘッド内で実際に使用されるカラーの数に依存する。
【００４５】
上述のプリントヘッド上の噴出ノズルの物理的な配置は、２つのオフセット列内にノズルがあり、これは２つの異なるラインに対して、同一のカラーの奇数ドットおよび偶数ドットが存在することを意味している。ラインＬに対しては偶数ドット、ラインＬ−２に対しては奇数ドットが存在する。さらに、１つのカラーのドットともう１つのカラーのドットとの間に多数のラインが存在する。同一のドット位置に対する６つのカラープレーンは、ＨＣＵによって一度に計算され、同一のドットが適切なカラーノズルの下に位置するまで、カラープレーンのそれぞれに対するドットデータを遅延させる必要がある。
【００４６】
各バッファラインのサイズは、プリントヘッドの幅に依存する。単一のＰＥＣは、最大１５プリントヘッドセグメントまでのドットを生成する。それゆえ単一の奇数または偶数のバッファラインは、６４０ドットの１５セットで、総計で９６００ビット（１２００バイト）となる。例えば、カラー６奇数ドットを要するバッファは、総計でおよそ４５Ｋバイトとなる。
【００４７】
図１０において、カラーＮＯＥスプリットのブロック図を示し（図９のＯＥスプリット７０を参照）、図９での２つのバッファＥ７１およびＦ７２のそれぞれのブロック図が図１０および１１に示されている。バッファＥＦは、データを図３のプリトヘッドインターフェース（ＰＨＩ）３２に伝送するダブルバッファ機構である。それゆえ、バッファＥおよびＦは同一構造を有している。ドットのラインを処理中に、２つのバッファの１つが書き込まれ、もう１つが読み出される。２つのバッファは、ＰＨＩからのライン同期信号の受け取りの際、論理的に交換される。バッファＥおよびＦは、図１１で示されるように、６つのサブバッファを含み、１つの色に１つのサブバッファが対応し、カラー１はサブバッファ７３が対応する。各サブバッファのサイズは、２４００バイトであり、１セグメント当たり１２８０ドットで、１５のセグメントを保持するには十分である。メモリは、一度に３２ビットでアクセスされ、各サブバッファに対して６００のアドレスが存在する（１０ビットのアドレスが必要である）。すべての偶数ドットは、各カラーのサブバッファ内の奇数ドット前に置かれる。（１５より少ないセグメントへのプリントのための）任意の未使用スペースが存在する場合、各カラーのサブバッファの終わりに位置する。各サブバッファから実際に使用されるメモリ量は、ＰＥＣによって実際にアドレス指定されたセグメントの数に直接関係する。１５のセグメントプリントヘッドに対し、１２００バイトの偶数ドットおよびその後の１２００バイトの奇数ドットが存在し、未使用スペースは存在しない。有利に使用するためのサブバッファの数は、プリントヘッド内で使用されるカラーの数に直接関係する。サポートされるカラーの最大数は６である。
【００４８】
バッファＥおよびＦのそれぞれに対するアドレス指定複号回路は、所与のサイクルで単一の３２ビットアクセスが６つのサブバッファのすべてにアクセス（６つのすべてのサブバッファからの読み出し、または、６つの内１つへの書き出し）できるようになっている。総計６出力ビットに対して、各色バッファから読み出された３２ビットの内の１ビットのみが選択される。図１１において、その工程が示されている。１５ビットのアドレスにより、３２ビットを選択するために使用される１０ビットのアドレスによって、特定のビットの読み出しが可能になり、５ビットのアドレスは、３２ビットから１ビットを選択する。すべてのカラーサブバッファはこの論理を共有するため、単一の１５ビットアドレスは、１カラーに対し１ビットの総計６ビットの出力を与える。サブバッファ７３〜７８のそれぞれは、自身のライトイネーブルラインを有し、単一の３２ビット値が所与のサイクルで特定のカラーバッファに書き込まれることを可能にしている。個々のライトイネーブルは、単一のライトイネーブル入力をカラーセレクトの複号形式でＡＮＤ演算することによって生成される。実際にデータインにクロックするバッファは１つのため、ライン７９上の３２ビットのデータインは共有される。
【００４９】
バッファＥおよびＦから読み出すためのアドレス生成は直接行われる。各サイクルは、特定のセグメントに対して、１つのカラーが１ビットに相当する６ビットをフェッチするために使用されるビットアドレスを生成する。６４０を現在のビットアドレスに加えることによって、次のセグメントに相当するドットに進む。１２８０ではなく、６４０を加えるのは、奇数ドットと偶数ドットは、バッファ内で別れているからである。これをナンバーセグメントに相当する回数だけ行い、偶数ドットに相当するデータを取り戻し、これらのビットをＰＨＩに転送する。ナンバーセグメントが１５の場合、ビットの数は９０（１５×６ビット）となる。次いで、工程は奇数ドットに対して繰り返される。この偶数／奇数ビット生成工程は全体で６４０回繰り返され、毎回スタートアドレスを１つ増分させる。それゆえ、すべてのドット値は、６４０×２×ナンバーセグメントのサイクルで、プリントヘッドによって要求された順序でＰＨＩに転送させる。ナンバーセグメントが１５の場合、サイクル数は１９，２００となる。プリントヘッド内で実際に使用されるカラー数に関わらず、６ビット（各カラーバッファから１ビット）が所与の読み出しサイクルで作成されることに留意されたい。
【００５０】
さらに、図９において、９０ビットのトランスファレジスタ９０へ書き込むためのＴライトイネーブル制御信号が生成される。ＰＨＩの前にＬＬＦＵが始動するため、最初の値はＰＨＩからのアドバンスパルスより前に転送されねばならない。解決法は、ナンバーセグメントサイクルの後に、最初の値をトランスファレジスタに転送し、ナンバーセグメントサイクルを止め、次のナンバーセグメントサイクルのグループを始動するためにアドバンスパルスを待つことである。最初のアドバンスパルスが到着すると、ＬＬＦＵはＰＨＩと同期する。
【００５１】
単一のドットラインのための読み出し工程は、以下の擬似コードで示されている。
【００５２】
DoneFirst=FALSE
WantTOXfer=FALSE
For DotInSegment=0 to 1279
If(DotInSegment0:bit0==0)
CurrAdr=DotInSegment0(high bits)(puts in range 0 to 639)
EndIf
XfersRemaining=NumSegments
Do
WantToXfer=(XfersRemaining==0)
TWriteEnable=(WantToXfer AND NOT DoneFirst)OR PHI:ADVANCE
DoneFirst=DoneFirst OR TWriteEnable
Stall=WantToXfer AND (NOT TWriteEnable)
SWriteEnable=NOT(Stall)
If(SWriteEnable)
Shift Register=Fetch 6 bits from EFSense[ReadBuffer]: CurrAdr
CurrAdr=CurrAdr+640
XfersRemaining=XfersRemaining-1
Endif
Until(TWriteEnable)
EndFor
Wait until BufferEF Write process has finished
EFSense=NOT(EFSense)
【００５３】
読み出し工程がデータをＥまたはＦからＰＨＩに転送する間に、書き込み工程はもう１つのバッファに次のドットラインを作成する。
【００５４】
ＥまたはＦに書き込まれるデータは、ＨＣＵによって生成されたカラー１データと、バッファＤ（ＤＲＡＭから供給）から得られたカラー２〜６データである。カラー１データは、ＨＣＵのアウトプットバリッドフラグが設定されると、ＥＦに書き込まれ、カラー２〜６データはレジスタＣから他の時間中に書き込まれる。
【００５５】
図９において、バッファＯＥ1８１は、カラー１用の連続した３２ドットの単一のＨＣＵが生成したセットを保持するために使用される３２ビットのレジスタである。ドットはページ上で連続しているが、奇数ドットと偶数ドットは、異なる時間にプリントされる。
【００５６】
バッファＡおよびＢ８２は、２つのドットラインによってカラー１に対する奇数ドットデータを遅延させるためのダブルバッファ機構である。それゆえ、バッファＡとＢは同一の構造を有する。ドットのラインを処理する間に、２つのバッファの内１つが読み出され、次いで書き込まれる。２つのバッファは、ドットライン全体が処理された後に、論理的に交換される。単一のビットフラグＡＢセンスは、２つのバッファの内どちらが読み込まれ、書き込まれるかを決定する。
【００５７】
ＨＣＵは、有効出力制御フラグが設定されると、３２ビットのカラー１データを提供し、これは最初のフラグがラインに送られてから以降は、３２サイクル毎に行われる。３２ビットは、単一のドットライン用の３２ドットの連続セット（１６偶数ドット（ビット０、２、４等）１６奇数ドット（ビット１、３、５等））を定義する。有効出力制御フラグは、ＯＥ1レジスタ８１のためのライトイネーブル制御として使用される。ＨＣＣデータは、２アウトプットバリッド信号毎に処理される。ＨＣＵカラー１データの１６偶数ビットは、レジスタＯＥ1の１６偶数ビットと組み合わされ、３２ビットの偶数カラー１データを作成する。同様にＨＣＵカラー１データの１６奇数ビットは、レジスタＯＥ1の１６奇数ドットと組み合わされ、３２ビットの奇数カラー１データを作成する。２つのグループの内、第１のアウトプットバリッド信号が受け取られると、バッファＡおよびＢは読み込まれ、奇数データはバッファＥＦ内の図１１に示されたカラー１、７３に転送される。２つのグループの内、第２のアウトプットバリッド信号が受け取られると、３２ビットの奇数データが以前に読み込まれたバッファＡＢ内の同一位置に書き込まれ、３２ビットの偶数データはバッファＥＦ内のカラー１に書き込まれる。
【００５８】
ＨＣＵは、アウトプットバリッド制御フラグが設定されると、１つのカラープレーンにつき３２ビットのデータを提供する。これは、特定の開始時間中を除き、３２サイクル毎に起こる。３２ビットは、単一のドットライン用の３２ドットの連続セット（１６偶数ドット（ビット０、２、４等）および１６奇数ドット（ビット１、３、５等））を定義する。
【００５９】
バッファＯＥ1（図１０において８３で示される）は、カラー１用の単一の３２ビット値を保存するために使用され、バッファＯＥ2〜ＯＥ6は、それぞれカラー２〜６用の単一の３２ビット値を保存するために使用される。カラー１用のデータが、６４サイクル毎（２アウトプットバリッドフラグ毎に一度）にカラー１奇数ドットに相当する３２ビットと、カラー１偶数ドットに相当する３２ビットとに分割されると、残りのカラープレーンも偶数ドットと奇数ドットに分割される。
【００６０】
しかし、バッファＥＦに直接書き込まれる代わりに、ドットデータは複数のラインによって遅延され、バッファＣＤ（図９において８４で示される）経由でＤＲＡＭに書き込まれる。所与のライン用のドットがＤＲＡＭに書き込まれると、前のライン用のドットはＤＲＡＭから読み込まれ、バッファＥおよびＦ（７１、７２）に書き込まれる。この工程は、カラー１をバッファＥおよびＦに書き込む工程にインターリーブされなくてはならない。
【００６１】
図１０において、アウトプットバリッドフラグがライン８５上でＨＣＵから受け取られる度に、３２ビットのカラーＮデータは、バッファＯＥN（８３）に書き込まれる。２つ目のアウトプットバリッドフラグが受け取られる度に、組み合わされた６４ビット値は、カラーバッファＮ（８６）に書き込まれる。これは、すべてのカラープレーン２〜６に対して並列に起こる。カラーバッファＮ（８６）は、４０セットの６４ビット（３２０バイト）を含み、２つの完全なセグメント用のドットを保存可能にする。これにより、前のセグメントデータ（奇数ドットおよび偶数ドット）用の完全なセグメント発生時間（２０×６４×１２８０サイクル）がＤＲＡＭへ書き込み可能となる。書き込み用のアドレス生成は直接行われる。ライン８７上のカラーＮライトイネーブル信号は、２つ目のアウトプットバリッドフラグが受取られる度に与えられる。アドレスは０で開始し、２つ目のアウトプットバリッドが受取られる度にフラグユニット３９まで増分する。４０に進む前に、アドレスは０に再設定され、それゆえダブルバッファ方式が提供される。これは、読み出しがアウトプットバリッドフラグ中に発生しない限り作用し、前のセグメントデータは、単一のセグメントデータを生成するために掛かる時間内にＤＲＡＭに書き込まれることができる。この工程は以下の擬似コードで示される。
【００６２】
adr=0
firstEncountered=0
While(NOT AdvanceLine)
If(HCU＿OutputValid)AND(firstEncountered)
ColorNWriteEnable=TRUE
ColorNAdr=adr
If(adr==39)
adr=0
Else
adr=adr+1
EndIf
Else
ColorNWriteEnable=FALSE
EndIf
If(HCU＿OutputValid)
firstEncountered=NOT(firstEncountered)
EndIf
EndWhile
【００６３】
読み出し用アドレス生成は、ＤＲＡＭアクセス（読み出しおよび書き込み）用と、バッファＥＦアクセス用と、それゆえカラー１発生用のタイミングと結び付いているため、注意を要する。以下により詳しく説明する。
【００６４】
バッファＣ、Ｄ、Ｅ、Ｆ、カラーＮ用のアドレス生成はすべて、ＤＲＡＭアクセスのタイミングと結び付けられ、カラー１のバッファＥおよびＦに関する処理を干渉してはならない。基本原理は、カラーＮの単一セグメント用データ（奇数ドットまたは偶数ドット）は、ＤＲＡＭからバッファＣおよびＤ経由でバッファＥおよびＦに転送されることである。データがＤＲＡＭから読み出されると、それらのドットはカラーバッファＮ内の値を基に置き換えられる。これは、奇数ドットおよび偶数ドットのカラーのそれぞれに対して行われる。完全なセグメントのドット値が累積された後（６４サイクルの２０セット）、工程は再び開始する。所与のプリントライン内のすべてのセグメント用データは、ＤＲＡＭから、およびＤＲＡＭへ転送され、そのカラーのＤＲＡＭバッファ用の現在のアドレスは、カラーライン用の特定のデータがＤＲＡＭからリードバックされるまで、適切なライン数になるように進められる。よって、カラーＮ（奇数または偶数）は、バッファＣにコピーされながら、ＤＲＡＭからバッファＤへ読み出される。データのバッファＣへのコピーは、２０または２１サイクルを要し、そのサイクルはアウトプットバリッドフラグが２０回の転送中に発生するかどうかに依存する。両方のタスクが終了すると（通常ＤＲＡＭアクセスの方が遅い。）、工程の第２の部分が始まる。バッファＣ内のデータがＤＲＡＭ（の読み出された場所と同じところに）に書き込まれ、バッファＤ内のデータがバッファＥおよびＦにコピーされる（カラーＮデータはバッファＥＦに転送されず、一方カラー１データが転送されているのでアウトプットバリッドフラグは設定される）。両方のタスクが終了すると、カラーＮ（奇数または偶数）の他のセンスに対して、次いで残りの色のそれぞれに対しての同一の工程が発生する。ダブルの工程全体が十回発生する。次いで、ＤＲＡＭ内の現在のラインのそれぞれに対するアドレスは、次のラインの処理が開始されるために更新される。
【００６５】
アドレス生成工程は、２０×３２ビットの１０セットのナンバーセグメント値が読み出し、次いで２０×３２ビットの１０セットのナンバーセグメント値が書き込むと考えることができる。それは、以下の擬似コードで示すことができる。
【００６６】
EFStartAdr=0
Do NumSegments times:
For CurrColor=0 to MaxHalfColors
DRAMStartAddress=ColorCurrAdr[CurrColor]
While reading 640 bits from DRAMStartAddress into D(>=20cycles)
ColorNAdr=0
While(ColorNAdr!=20)
If(NOT HCU＿OutputValid)
Transfer ColorNBuffer[ColorNAdr|CurrColor＿bit0]to C[ColorNAdr]
ColorNAdr=ColorNAdr+1
EndIf
EndWhile
EndWhile-wait until read has finished
While writig 640 bits from C into DRAMStartAddress(>=20 cycles)
ColorNAdr=0
EFAdr=EFStartAdr
While(ColorNAdr!=20)
If(NOT HCU OutputValid)
Transfer D[ColorNAdr]to EF[CurrColor|EFAdr]
If((ColorNAdr==19)AND(CurrColor==NumHalfColors))
EFStartAdr=EFAdr+1
Else
EFAdr=EFAdr+1
EndIf
ColorNAdr=ColorNAdr+1
ENDIf
EndWhile
EndWhile-wait until write has finished
If(DRAMStartAddress==DRAMMaxVal)
ColorCurrAdr[currColor]=round up DRAMStartAddress to next 1KByte page
Else
ColorCurrAdr[currColor]=DRAMStartAddress+640 bits
EndIf
If(Segment==maxSegments)
If(ColorCurrRow[CurrColor]==ColorMaxRow[CurrColor])
ColorCurrRow[currColor]=ColorStartRow[currColor]
ColorCurrAdr[currColor]=ColorStartAdr[currColor］
Else
ColorStartRow[currColor]=ColorCurrRow[currColor]+1
EndIf
EndIf
EndFor
EndDo
Wait until next Advance signal from PHI
【００６７】
マックスハーフカラーレジスタは、個別に取り扱われる奇数および偶数のカラーに関して、カラーの数より１小さくなるが、これはカラー１が含まれないことに留意されたい。例えば、標準６カラープリントシステムにおいて、１０（奇数および偶数のカラー２〜６）ならば、マックスハーフカラーレジスタは９に設定されるはずである。
【００６８】
ＬＬＦＵは、ＰＨＩに対して第１の１８０ビットのデータを作成するために、２つのナンバーセグメントサイクルを必要とする。従って、プリントヘッドは始動されるべきであり、第１のライン同期パルスは、ＬＬＦＵが始動後の期間に発生しなくてはならない。これにより、初期の転送値は有効となり、次の９０ビット値が転送レジスタにロードする準備ができる。
【００６９】
プリントヘッドインターフェ−ス（ＰＨＩ）は、プロセッサがプリントヘッドにプリントされるドットをロードする手段である。ＰＨＩはＬＬＦＵからの入力を取り入れ、データをプリントヘッド自身に出力する。ＰＨＩは様々なプリントヘッド長およびフォーマットを処理できるであろう。ＰＨＩの内部構造は、最大６カラー、１回の転送において８セグメント、最大２セグメントグループを考慮すべきである。これは、全ブリードでＡ４／レターをプリント可能な１５セグメント（８．５インチ）プリンタには十分であろう。
【００７０】
組み合わされたプリントヘッドの特性化ベクトルは、シリアルインターフェース経由でリードバック可能である。特性化ベクトルは、故障したノズル情報並びに関連するセグメント配置データを備えることが可能である。各プリントヘッドセグメントは、その低速シリアルバス経由で照会され、セグメントの特性化ベクトルを返すことができる。複数のプリントヘッドからの特性化ベクトルは、組み合わされてプリントヘッド全体に対するノズル欠陥リストを作成することができ、プリントエンジンがプリント中に欠陥ノズルに対して補償を行うことを可能にする。欠陥のあるノズルの数が少ない限り、補償により得られる結果は、欠陥のないノズルのプリントヘッドによって得られる結果と大差はない。
【００７１】
特性化ベクトルのために３８４ビットを有する各セグメントは、以下を備える。
１．シリアルナンバーおよびセグメント内のカラーに相当するナンバーを含む、６４ビットのフラグおよびプリントヘッドセグメント情報
２．前のセグメントに関連する１６ビットの整列データ（０＝第１のセグメント）
３．残りのビットを使用した可変長の欠陥ノズルリスト
欠陥ノズルリストは、可変の長さで、欠陥のあるノズルの各セットは以下の構造を有する。
・５ビットのカウント（０＝リストの終了）
・３ビットのカラー
・カウント×１１ビット、１つの欠陥ノズルにつき１つのエントリ
一般に、プリントヘッドセグメントは、表１２で定義されたような接続を有する。複数のカラーが存在する場合、接続のいくつかは複製されることに留意されたい。
【００７２】
【表３】
【００７３】
２１ｍｍ長のプリントヘッドセグメントは、３００μｍ角の６４個のボンディングパッドを有することが可能である。これらのボンディングパッドの内、２４個は作動器へのＶ−電源で、２０個は作動器へのＶ＋電源である。残りの２０個の接続はＣＭＯＳ論理電源、信号、データ接続である。表１３はこれらの接続の詳細を示す。
【００７４】
【表４】
【００７５】
【００７６】
マルチセグメントプリントヘッドは、理想的には複数の同一プリントヘッドセグメントから構成される。これらのプリントヘッドセグメントは、一緒に製造された、または製造後に一緒に配置された、通常２１ｍｍのセグメントであり、所望の長さのプリントヘッドを作成する。セグメントは、重ね合わせた設定が可能で、要望通りに、セグメント間のスムーズな変化を可能とする。各２１ｍｍインチのセグメントは、ページの異なる部分に渡って１６００ｄｐｉ、バイレベルドットでプリントして、最終イメージを作成する。各セグメントは、１２８０ドットの最終イメージを作成するが、各ドットはカラーインクの組み合わせで描かれる。例えば、１５のセグメントは並んで組み合わさって、１２インチのプリンヘッドを作成する。各セグメントは、リードイン領域、中央領域、リードアウト領域を有すると考えることができる。１つのセグメントのリードアウトは、次のセグメントのリードインと一致する。
【００７７】
図１２において、２つのセグメント１０６、１０７を重ね合わせることで、セグメントの３つの領域が示されている。セグメントＳ（１１０）のリードアウト領域１０８は、セグメントＳ＋１（１０７）のリードイン領域１０９に一致する。セグメントの中央領域は、重ね合わされていない領域（１０６の１１０および１０７の１１１）である。図は、セグメントが垂直に互い違いになっていることを示しているが、セグメントは、垂直寸法に並ぶようにわずかな角度で互い違いに配置されている。
【００７８】
上述のように、プリントヘッドが複数のセグメントから構成されていると以下に想定する。データロードのために、セグメントはＧ個のセグメントグループ（セグメントグループの最大数はＬ）に分けられると想定する。プリントヘッド内にＣ種類のカラーが存在すると想定する。プリントヘッド用の噴出機構は、すべてのセグメントが同時に噴出することであり、この時１つのセグメントのみが共通のトライステートバス上にフィードバック情報を配置すると想定する。これらのすべての事を想定して、プリトヘッドから利用可能な外部接続が表１５に記載されている。
【００７９】
【表５】
【００８０】
図５より、ＨＣＵは、ディザマトリクス選択ビットマップによって選択された、２つの異なるディザマトリクスでディザ化する手段を提供する。ディザマトリクスアクセスユニット（ＤＭＡＵ）４８は、サイクル毎に適切なディザ値を与える。さらに、ＤＭＡＵは、複数の重なり合う「Ｍｅｍｊｅｔ」プリントヘッドセグメントに渡ってのディザ化に対処する。ＤＭＡＵの目的は、単に、プリントヘッド内の適切な出力ドット位置に対する適切な８ビットディザ値を提供することである。
【００８１】
「Ｍｅｍｊｅｔ」プリントヘッド全体が物理的にモノリシックならば、単一のディザマトリクス（例えば６４×６４）で十分である。しかし、「Ｍｅｍｊｅｔ」プリントヘッドは複数の重なり合うセグメントから構成される。セグメントの重なり合いは、目に見えるアーティファクトを作成し得るシャープエッジの代わりに、１つの「Ｍｅｍｊｅｔ」セグメントからもう１つの「Ｍｅｍｊｅｔ」セグメントへのスムーズな変化を可能にする。さらにセグメントの配置における問題のために、セグメントは完璧に並んだドットである必要はない。通常のディザマトリクスは、これらの変化や、セグメント間のサブドットの配置には対処できないであろう。ＰＥＣでプリントするための解決法は、「Ｍｅｍｊｅｔ」プリントヘッドからの特性化ベクトルを使用し、１セットの特定のプリントヘッドディザマトリクスを作成することである。各セグメントは、リードイン領域、中央領域、リードアウト領域を有すると考えることができる。１つのセグメントのリードアウトは、次のセグメントのリードインと一致する。セグメントの中央領域は重ね合わせ領域を有さない。
【００８２】
図１２において、２つのセグメント１０６、１０７を重ね合わせることで、セグメントの３つの領域が示されている。セグメントＳのリードアウト領域１０８は、セグメントＳ＋１のリードイン領域１０９と一致することに留意されたい。この時、任意の数のプリントヘッドセグメントに対し、中央領域は同一のディザマトリクスを有するが、セグメントＳのリードアウトとセグメントＳ＋１のリードインとは、２つのセグメント間の配置に従った対であると考えることができる。複数のＰＥＣが同一ページにアドレス指定できるとすると、所与のＰＥＣはセグメントの特定のセットにアドレス指定可能で、一方、もう１つのＰＥＣはセグメントの次のセットにアドレス可能である。従って、ＰＥＣに対する第１のセグメントのリードイン領域は、実際にもう１つのＰＥＣからの最後のセグメントのリードアウト領域に一致する。
【００８３】
ディザマトリクスに対する総体的な目標は、濃度レベルとドットゲイン特性を提供し、重なり合い領域に渡る各ポイントの各濃度レベルに対する通常のディザセルを調和させることである。ディザマトリクスのセットは、このプリントエンジン／コントローラ（ＰＥＣ）によってアドレス指定されたセグメントに対して定義される。このディザマトリクスのセットは、まとめてマルチセグメントディザマトリクスと呼ばれる。
・ 中央領域ディザマトリクスは、通常のディザマトリクスであり、（所与のドットラインの中央領域における最初のドットに使用されるディザマトリクス値は、セグメントとその前のセグメントとの間の配置のために、期待した位置にならない場合があるが、）すべてのセグメントに対して同一であり得る。
・ セグメント対の各重なり合い領域に対するリードイン／リードアウトディザマトリクス。ＰＥＣで管理されたセグメントのセット全体に対するリードインおよびリードアウトも必要である。リードイン／リードアウトマトリクスの幅は、重なり合い領域における両セグメント内のドットの総数である。（１６〜２４の重なり合い幅に対応する）ドットの数は、３２〜４８と予測される。１セグメントに対するリードイン／リードアウトディザマトリクスおよび対応する隣りのセグメントに対するリードアウトセグメントは、サブドットの配置と、中央領域の開始時、完了時の中央領域ディザマトリクス内の位置とを考慮して、お互いにあいまって設計される。
・ 最初のセグメントに対するリードインディザマトリクスと、最後のセグメントに対するリードアウトディザマトリクス。これらは、ＰＥＣで管理されたセグメントの他のセットにおける類似のマトリクスに一致する。各セグメントはセグメントの最初のドットに対する中央領域ディザマトリクス内の水平方向のオフセットも特定する。これにより、重なり合うセグメントによって生じる最大２ドットまでの不揃いの補償を可能にする。この補償により、ディザマトリクス生成ソフトウェアは、よりフレキシブルになり、リードイン／リードアウトディザマトリクスのリードアウト成分の終わりでの任意の結合ポイントが得られる。
【００８４】
マルチセグメントディザマトリクスは、複数のラインに編成される。ラインの総数はディザマトリクスの高さに等しい。各ラインは、ダブルバッファスタイルで、外部ＤＲＡＭからローカルＤＭＡＵメモリにロードされる。１つのドットラインが生成されると、マルチセグメントディザマトリクスの現在のラインを参照して、マルチセグメントディザマトリクスの次のラインがロードされる。ディザマトリクスラインバッファは、ＨＣＵ状態機械からアドバンスライン信号が受信されると、交換される。
【００８５】
図１３において、マルチセグメントディザマトリクスからのラインの構成が示されている。
【００８６】
マルチセグメントディザマトリクスの単一ラインのサイズは、重なり合いサイズおよびセグメントの数に依存する。中央領域ディザマトリクスの幅が６４、重なり合い領域のサイズが３２ドット、セグメント数が１５とすると、６４＋３２＋３２＋（１４×（３２＋３２））が総エントリとなり、各エントリは８ビット＝１０２４バイトである。
【００８７】
ＤＲＡＭ記憶要求は、総６４Ｋバイトに対して、１ラインにつき１Ｋバイトで、６４ライン（ディザマトリクスの高さ）である。ＤＭＡＵは、ＤＲＡＭの各出力ラインから、これらのラインの１つをロードしなくてはならない。毎秒３０，０００ラインの最大プリント速度は、およそ３０ＭＢ／ｓｅｃとなる。
【００８８】
実際に、ＤＭＡＵは、ディザマトリクス選択ビットによって選択された、これらのマルチセグメントディザマトリクスの内、２つをサポートする。マトリクス２バリッド１ビットレジスタが設定されると、第２のディザマトリクスが使用される。それゆえ、ＤＲＡＭ記憶要求は１２８Ｋバイトで、ＤＲＡＭアクセスは、最大プリント速度で６０ＭＢ／ｓｅｃの総帯域幅を要する。それゆえ、ＤＭＡＵは、１バッファ当たり１０２４バイトの４つのラインバッファと、中央領域ディザマトリクス内の初期エントリ（各セグメントに対して１エントリ）として使用される１５のオフセットレジスタとを含む。
【００８９】
アドレス生成の工程は、以下の擬似コードで示される。
【００９０】
DdlBufferSelect=0
MatrixLineStartAddress=0（Ｍａｔｒｉｘ１の開始の６４Ｋバイトで並んだアドレスを参照する）
Load Matrix 1 address pointed to by MatrixLineStartAddress
If(Matrix2valid)
Load matrix 2,address pointed to by MatrixLineStartAddress + 64KBytes
EndIf
Do until end-of-page
currAdr=64
lineAdvance=0
dotAdvance=0
dot=1
segment=1
While(NOT lineAdvance)
CalculateEntry
EndWhile
DblBufferSelect=Not DblBufferSelect
MatrixLineStartAddress=(MatrixLineStartAdress+1)AND 63
Load Matrix 1 address pointed to by MatrixLineStartAddress
Load matrix 2 address pointed to by MatrixLineStartAddress + 64KBytes
EndDo
【００９１】
ここで、ＣａｌｃｕｌａｔｅＥｎｔｒｙは、以下の擬似コードによって示される単一のサイクル工程である。マトリクス２バリッドレジスタがクリアならば、ディザマトリクス選択ビットマップからの値に関わらず、第１のディザマトリクスが常に使用される。
【００９２】
Output matrix value read from:
DblBufferSelect,DitherMatrixSelect AND Matrix2Valid,CurrAdr
Output dotAdvance=NOT(((dot<32) AND (segment NOT==0) AND (dot0==0)) OR ((dot>1248)
AND(segment NOT=numSegments))
AND(dot0==0))
Output lineAdvance=((segment==numSegments) AND (dot==1280))
If((dot<32)OR(dot>1248))
CurrAdr=CurrAdr+1
Else If(dot==1248)
CurrAdr=NextOverlapAdr
Else If(dot==32)
NextOverlapAdr=CurrAdr
CurrAdr=CentralAreaFirst DotDitherOffset[segment]
Else
CurrAdr=(CurrAdr+1)AND 63
EndIf
If(dot==1280)
dot=1
segment=segnment+1
Else
dot=dot+1
EndIf
【００９３】
ドットカウンタおよびセグメントカウンタは、ドットをカウントするために使用され、非重なり合い期間中と、最初のセグメントのリードイン期間中と、最後のセグメントのリードアウト期間中とに実際のセグメント／ドットの組み合わせのみに応答する。重なり合い期間中は、ドットが交互にセグメントＳおよびセグメントＳ＋１に応答する。それゆえ、ドットアドバンスはこの期間中に１ドットおきにのみ与えられる。
【００９４】
各プリントヘッドセグメントは、その低速シリアルバス経由で照会され、セグメントの特性化ベクトルを返すことができる。複数のプリントヘッドから得られる特性化ベクトルは、プリントヘッド全体に対してノズル欠陥リストを形成するために組み合わされることができ、これにより、プリントエンジンはプリント中に欠陥のあるノズルを補償することが可能となる。欠陥のあるノズルの数が少ない限り、補償により得られる結果は、欠陥のないノズルのプリントヘッドによって得られる結果と大差はない。
【００９５】
特性化ベクトルのために３８４ビットを有する各セグメントは、以下を備える。
・シリアルナンバーおよびセグメント内のカラーに相当するナンバーを含む、６４ビットのフラグおよびプリントヘッドセグメント情報
・前のセグメントに関連する１６ビットの整列データ（０＝第１のセグメント）・残りのビットを使用した可変長の欠陥ノズルリスト
欠陥ノズルリストは、可変の長さで、欠陥のあるノズルの各セットは以下の構造を有する。
・５ビットのカウント（０＝リストの終了）
・３ビットのカラー
・カウント×１１ビット、１つの欠陥ノズルにつき１つのエントリ
フェードイン／フェードアウトディザマトリクスは、単にリードインおよびリードアウトではない。それらは、任意の不揃いの重なり合いに従って提供された場合、重なり合い領域に渡って一定のドットゲインが存在するように、共に定義される。
【００９６】
セグメント間の不揃いは重大な結果を招く。２つのセグメントが完璧に並んだドットでないと、第１のセグメント上のドットは、第２のセグメント上のドットと完璧に揃わない。第２のセグメント上の２つのドットが、第１のセグメント上の１つのドットと重なり合うこともあり得る。第１のセグメント上のドットが、第２のセグメント上のドットと共にプリントされた場合、２つのドットが結合して形成された巨大なドットが生じてしまうだろう。第１のセグメント上のドットがプリントされ、第２のセグメント上で重ね合ったドットがどちらもプリントされない場合、ドットの面積は半分になる。第１のケースはページに暗いストライプを形成し、第２のケースはページに白いストライプを形成する。どちらの結果も望ましくない。
【００９７】
上記不揃い問題の解決法は、重なり合い部分のドットゲインが略一定になるように、不揃いを考慮したディザセルを有し、暗い領域またはページ全体に生じるストライプが存在しないようにすることである。２つのセグメントが存在するので、２つのディザセルが必要である。１つをフェードアウトで、もう１つをフェードインと考えることができる。一定のドットゲインを作成するため、それらはお互いにあいまって使用しなくてはならない。異なる不揃いには、異なるディザセル対が必要なことは明らかであろう。ドット半分の不揃いによって生じる重なり合いは、ドット１／４の不揃いによって生じる重なり合いとは異なるであろう。それぞれの不揃いに対して異なったディザセルペアが必要である。共通ディザセル内の重なり合いの開始がどこかわかれば、より良いディザセルが生成されることができる。
【００９８】
不揃いのために、重なり合い領域の終わりに達したら、共通ディザセル内の（もし完璧なドットの配置が存在するならば）予期した場所を使用するかどうか、またはディザセルの異なる列内に存在する必要があるかどうかを知る必要もある。それゆえ、共通のディザセルのどの部分が特定のセグメント重なり合い対の終わりに添付されるかを特定するオフセット値が存在する。
【００９９】
それゆえ、セグメントの不揃いは、２つの目的に使用される。１つは、重なり合い領域に対するディザセル対を生成することである。ディザセル対は、共通のディザセル内の既知の位置と、ディザセルの選択された列とを接続するために生成されねばならない。選択された列は、ドットが完璧に揃ったセグメントの場合、予期した列となり、不揃いのセグメントの場合、隣接した列となるであろう。それゆえ、不揃いは、共通のディザセル内にどれだけオフセットさせるかを決定するために使用される。この場合に限定すると、不揃いおよび共通ディザセル内の位置を考慮して、各セグメントの重なり合い領域に対して、ディザマトリクスの異なる対が存在し、各重なり合いに対して１つの対が存在する。これらのディザセルを生成するための方法として、当該技術で多くの方法が知られている。ディザマトリクスセルの生成は、各プリントヘッドの不揃い対に対して一回行われる。すべてのプリントヘッドに対して一回で生成することもできる。例えば、ディザマトリクスセルは、１つのドット不揃いの最大１００倍までの、すべての不揃いに対して包括的なディザセル対リストを生成する三価染色体である。そのためには、６４００の総セットに対して１００×６４のディザセル対と１００×６４のオフセット値の生成が必要である。３２ドットの重なり合いおよび６４のディザセルの高さを想定すると、１ディザセル対に対して４ＫＢ、全部で１２．５Ｍバイトが必要である。これは、プリンタドライバのインストール用ＣＤ−ＲＯＭ（またはそれの同等物）上に容易に保存することができる。プリンタドライバのインストール中に、正しいディザセルが、接続されたプリントヘッドの不揃いを基に選択され、１５のセグメントプリントヘッドに対して全部で６４Ｋバイトが必要となる。ここで重要な点は、このプリントヘッドでは、ディザセルの生成は一回行えばよい。実際の６４００のディザセル（位置合わせはドット精度のわずか１００倍までと想定すると）は、焼きなましディザセル生成技術によって、容易に生成することができる。この「適合関数」は、簡単なドットゲイン計算であろう。焼きなましの目的は、標準ディザセルに比べ、ドットゲインの相違を最小限にすることである。
【０１００】
本明細書にわたっての目的は、本発明を任意の実施形態または特定の特徴の収集に限定すること無しに、本発明の好ましい実施形態を記載することである。当業者は特定の実施形態から、本発明の範囲に含まれ得る変形を実現できるものとする。
【図面の簡単な説明】
【図１】 マルチセグメントプリントヘッドを駆動することに適合されたプリントエンジンコントローラによって実行されるデータの流れおよび機能を示す図である。
【図２】 プリンタシステム構造全体のコンテキスト内のプリントエンジンコントローラを示す図である。
【図３】 プリントエンジンコントローラ構造を示す図である。
【図４】 図３のハーフトナー／合成器ユニット（ＨＣＵ）への外部インターフェースを示す図である。
【図５】 図４のＨＣＵの内部回路を示す図である。
【図６】 図５のドットマージャユニット内の工程を示すブロック図である。
【図７】 図５のドット再編成ユニット内の工程を示す図である。
【図８】 図５のラインローダ／フォーマットユニット（ＬＬＦＵ）内の工程を示す図である。
【図９】 図８のＬＬＦＵ内のカラーデータを生成するための内部回路を示す図である。
【図１０】 図９に記載のＬＬＦＵの構成要素を示す図である。
【図１１】 図９に記載のＬＬＦＵの構成要素を示す図である。
【図１２】 マルチセグメントプリントヘッドにおけるセグメントの重なり合い方法を示す図である。
【図１３】 マルチセグメントディザマトリクスからのラインの組成を示す図である。
【符号の説明】
１０ プリントエンジン／コントローラ
１１ 受け取ったドキュメント
１２ メモリバッファ
１３ ページ描写のラスタ化
１４ ページイメージの圧縮
１５ メモリバッファ
１６ ページイメージの伸張
１７ コントーン層のディザ化
１８ コントーン層に渡るブラック層の合成
１９ ネットページの赤外タグをＩＲ層へレンダリング
２０ ページのプリント
２２ ＲＩＰページから
２３ 「Ｍｅｍｊｅｔ」プリントヘッド
２４ メモリバッファ
２５ マスタＱＡチップ
２６ インクカートリッジＱＡチップ
２７ 高速シリアルインターフェース
２８ ＪＰＥＧデコーダ
２９ ハーフトナー／合成器
３０ タグエンコーダ
３１ ラインローダフォーマッタ
３２ プリントヘッドインターフェース
３３ 「Ｍｅｍｊｅｔ」プリントヘッド
３４ ６４ＭビットＤＲＡＭ
３５ ＣＰＵ
３６ シリアルインターフェース
３７ ４平面コントーンバッファ
３８ バイレベルスポット１バッファ
３９ バイレベルｄｍ選択バッファ
４０ バイレベルタグＦＩＦＯ
４１ ＬＬＦＵへ
４２ コントーンバッファプレーン
４３ スケールユニット
４４ 比較器１
４５ バイレベルスポット１バッファ
４６ バイレベルｄｍ選択バッファ
４７ バイレベルタグＦＩＦＯ
４８ ディザマトリクスアクセスユニット
４９ 比較器２
５０ 比較器３
５１ 比較器４
５２ ＡＮＤ
５３ ＡＮＤ
５４ ＡＮＤ
５５ ＡＮＤ
５６ ＡＮＤ
５７ マージンユニット
５８ ドットマージャ
５９ ドットレオグ
６０ ＯＲ
６１ ビット
６２ ３２ビットワイドシフトレジスタＡ
６３ ３２ビットワイドシフトレジスタＢ
６４ 状態機械
６５ １６ビットワイドシフトレジスタＣ
６７ ドットデータの６プレーン
６８ プリントヘッドインターフェース（ＰＨＩ）へ
６９ ＰＨＩから
７０ カラー２ＯＥスプリット
７１ ６×２４００バイトバッファＥ
７２ ６×２４００バイトバッファＦ
７３ カラー１ドットサブバッファ
７４ カラー２ドットサブバッファ
７５ カラー３ドットサブバッファ
７６ カラー４ドットサブバッファ
７７ カラー５ドットサブバッファ
７８ カラー６ドットサブバッファ
７９ データイン
８０ ９０ビットトランスファレジスタ
８１ ３２ビットレジスタＯＥ1
８２ ３００×３２ビットバッファＡおよびＢ
８３ ３２ビットワイドＯＥN
８４ ２０×３２ビットバッファＣおよびＤ
８５ アウトプットバリッド
８６ ４０×６４ビットカラーＮバッファ
８７ カラーＮライトイネーブル
８９ ＤＲＡＭインターフェース
９０ データバス
９１ パラレルインターフェース
１０６ セグメントＳ
１０７ セグメントＳ＋１
１０８ リードアウト
１０９ リードイン
１１０ 中央領域
１１１ 中央領域。
【発明の分野】
本発明は、マルチセグメントプリントヘッドでのプリントに関し、特にディザを与えることに関する。
【０００２】
【発明の背景】
ドット形式でのページに選択的に塗布されるインクからイメージが作成される、多様な型式のプリンタが発達した。米国特許番号６０４５７１０、発明者Ｋｉａ Ｓｉｌｖｅｒｂｒｏｏｋ、発明の名称「モノリシックプリントヘッド用自己整列構造および製造工程」で、ドロップオンデマンド方式のプリンタおよびその製造工程への従来技術の評価が記載されている。
【０００３】
本発明に関する様々な方法、システム、装置が、２０００年５月２４日に本発明の出願人または譲受人によって出願された、以下の同時係属中の出願で開示されている。ＰＣＴ／ＡＵ００／００５１８、ＰＣＴ／ＡＵ００／００５１９、ＰＣＴ／ＡＵ００／００５２０、ＰＣＴ／ＡＵ００／００５２１、ＰＣＴ／ＡＵ００／００５２３、ＰＣＴ／ＡＵ００／００５２４、ＰＣＴ／ＡＵ００／００５２５、ＰＣＴ／ＡＵ００／００５２６、ＰＣＴ／ＡＵ００／００５２７、ＰＣＴ／ＡＵ００／００５２８、ＰＣＴ／ＡＵ００／００５２９、ＰＣＴ／ＡＵ００／００５３０、ＰＣＴ／ＡＵ００／００５３１、ＰＣＴ／ＡＵ００／００５３２、ＰＣＴ／ＡＵ００／００５３３、ＰＣＴ／ＡＵ００／００５３４、ＰＣＴ／ＡＵ００／００５３５、ＰＣＴ／ＡＵ００／００５３６、ＰＣＴ／ＡＵ００／００５３７、ＰＣＴ／ＡＵ００／００５３８、ＰＣＴ／ＡＵ００／００５３９、ＰＣＴ／ＡＵ００／００５４０、ＰＣＴ／ＡＵ００／００５４１、ＰＣＴ／ＡＵ００／００５４２、ＰＣＴ／ＡＵ００／００５４３、ＰＣＴ／ＡＵ００／００５４４、ＰＣＴ／ＡＵ００／００５４５、ＰＣＴ／ＡＵ００／００５４７、ＰＣＴ／ＡＵ００／００５４６、ＰＣＴ／ＡＵ００／００５５４、ＰＣＴ／ＡＵ００／００５５６、ＰＣＴ／ＡＵ００／００５５７、ＰＣＴ／ＡＵ００／００５５８、ＰＣＴ／ＡＵ００／００５５９、ＰＣＴ／ＡＵ００／００５６０、ＰＣＴ／ＡＵ００／００５６１、ＰＣＴ／ＡＵ００／００５６２、ＰＣＴ／ＡＵ００／００５６３、ＰＣＴ／ＡＵ００／００５６４、ＰＣＴ／ＡＵ００／００５６６、ＰＣＴ／ＡＵ００／００５６７、ＰＣＴ／ＡＵ００／００５６８、ＰＣＴ／ＡＵ００／００５６９、ＰＣＴ／ＡＵ００／００５７０、ＰＣＴ／ＡＵ００／００５７１、ＰＣＴ／ＡＵ００／００５７２、ＰＣＴ／ＡＵ００／００５７３、ＰＣＴ／ＡＵ００／００５７４、ＰＣＴ／ＡＵ００／００５７５、ＰＣＴ／ＡＵ００／００５７６、ＰＣＴ／ＡＵ００／００５７３７、ＰＣＴ／ＡＵ００／００５７８、ＰＣＴ／ＡＵ００／００５７９、ＰＣＴ／ＡＵ００／００５８１、ＰＣＴ／ＡＵ００／００５８０、ＰＣＴ／ＡＵ００／００５８２、ＰＣＴ／ＡＵ００／００５８７、ＰＣＴ／ＡＵ００／００５８８、ＰＣＴ／ＡＵ００／００５８９、ＰＣＴ／ＡＵ００／００５８３、ＰＣＴ／ＡＵ００／００５９３、ＰＣＴ／ＡＵ００／００５９０、ＰＣＴ／ＡＵ００／００５９１、ＰＣＴ／ＡＵ００／００５９２、ＰＣＴ／ＡＵ００／００５９４、ＰＣＴ／ＡＵ００／００５９５、ＰＣＴ／ＡＵ００／００５９６、ＰＣＴ／ＡＵ００／００５９７、ＰＣＴ／ＡＵ００／００５９８、ＰＣＴ／ＡＵ００／００５１６、ＰＣＴ／ＡＵ００／００５１７、ＰＣＴ／ＡＵ００／００５１１。
【０００４】
これらの同時係属出願の開示は、相互参照によって本明細書に組み込まれる。
【０００５】
さらに、本発明に関する様々な方法、システム、装置は、本発明の出願人または譲受人によって同時出願された同時係属中のＰＣＴ出願ＰＣＴ／ＡＵ００／００７５４、ＰＣＴ／ＡＵ００／００７５５、ＰＣＴ／ＡＵ００／００７５７で開示されている。
【０００６】
これらの同時係属出願の開示は、相互参照によって本明細書に組み込まれる。
【０００７】
同時係属中のＰＣＴ出願において特に留意するものは、特許番号ＰＣＴ／ＡＵ００／００５９１、ＰＣＴ／ＡＵ００／００５７８、ＰＣＴ／ＡＵ００／００５７９、ＰＣＴ／ＡＵ００／００５９２、ＰＣＴ／ＡＵ００／００５９０であり、これらの出願において、超小型電子機構のドロップオンデマンド方式のプリントヘッド（以下「Ｍｅｍｊｅｔ」プリントヘッドと呼ぶ）が記載されている。
【０００８】
「Ｍｅｍｊｅｔ」プリントヘッドは、例えばページの全幅に渡って液体インクで１６００ｄｐｉ、バイレベルドットを作成可能なプリントヘッドセグメントから開発される。ドットは容易に分離して作成され、分散したドットのディザ化はその最大密度まで利用可能である。カラープレーンを完璧な位置合わせ精度でプリントでき、理想的なドットオンドット方式のプリントが可能である。プリントヘッドにより、超小型電子機構のインク滴下技術を用いて高速プリントが可能である。
【０００９】
さらに、同時係属中のＰＣＴ出願ＰＣＴ／ＡＵ００／００５１６、ＰＣＴ／ＡＵ００／００５１７、ＰＣＴ／ＡＵ００／００５１１、ＰＣＴ／ＡＵ００／００７５４、ＰＣＴ／ＡＵ００／００７５５、ＰＣＴ／ＡＵ００／００７５７には、上述の標準ページ幅プリントヘッドの駆動に適合したプリントエンジン／コントローラが記載されている。
【００１０】
プリントヘッドを駆動するために使用されるプリントエンジン／コントローラは、受け取ったプリントデータをプリントヘッドノズルに送る。ディザをデータに与えることは既知である。
【００１１】
特に留意することとして、ＰＣＴ／ＡＵ００／００７５４において、複数のプリントエンジン／コントローラチップをマルチセグメントプリントヘッドにインターフェースするのに有用なプリントエンジン／コントローラの改良について記載されている。特にディザ工程および特性化ベクトルが付加されたプリントエンジン／コントローラの詳細について記載されている。
【００１２】
上述のようなマルチセグメントプリントヘッドにおいて、プリントヘッドセグメントの重なり合い対に関する平均ドットゲインおよび輝度の保持において問題があり、この問題は、セグメントの不揃いによって悪化する。これらの問題を考慮したディザ工程が必要である。
【００１３】
【発明の概要】
本発明が属する１つの形態において、マルチセグメントプリントヘッド用プリントデータを作成する方法は、終了部分が重なり合った、複数のプリントヘッドチップを含むマルチセグメントプリントヘッド用のディザマトリクスのセットを確立する工程（上記セットは、リードイン重なり合い部分に関連するリードインディザマトリクスと、リードアウト重なり合い部分に関連するリードアウトディザマトリクスと、プリントヘッドの中央部分に関連する共通ディザマトリクスとからなる）と、プリントデータを受け取る工程と、ディザマトリクスセットにアクセスし、受け取ったデータが重なり合い部分に渡って最終画像のドットゲインを略一定に保持するように合成されるように受け取ったデータにディザを与える工程とを含む。
【００１４】
２つの重なり合うセグメントの各セットに対し、この重なり合いは不揃いという特徴がある。この不揃いは、リードインディザマトリクスと、リードアウトディザマトリクスと、標準の第３のディザマトリクスへのオフセットとを生成するために使用される。リードインディザマトリクスおよびリードアウトディザマトリクスは、重なり合い領域に渡ってあいまって使用される。１つをフェードアウトディザマトリクスとし、次いでもう１つをフェードインディザマトリクスとすることができる。これらの２つのディザマトリクスの組み合わせは、重なり合い領域に渡って一定のドットゲインが得られるように生成される。
【００１５】
オフセットは、フェードインが終了すると、すぐに第３のディザマトリクス内に配置される必要がある。第３のディザマトリクスは標準ディザマトリクスとして考えることができ、他の２つのマトリクスはクロスフェードを提供するものとして考えることができる。他の２つのマトリクスの内、１つはフェードアウトディザマトリクスで、もう１つはフェードインディザマトリクスである。
【００１６】
不揃いのために、重なり合い部分を通過後に、標準ディザマトリクス内に単に直進することは適切ではない。代わりに、不揃いに応じて、標準ディザマトリクスの異なる列に進む必要がある。
【００１７】
そのため、少なくとも３つのディザマトリクスが存在することが好ましい。これは非重なり合いビット用のすべてのセグメントに渡って共通な標準マトリクスと、１つは共通ディザマトリクスからフェードアウトし、もう１つは共通ディザマトリクスへフェードインする重なり合いに対するディザマトリクス対とである。不揃い情報は、各プリントヘッドセグメントに保存された特性化ベクトルから得ることができる。特性化ベクトルは故障したノズルのデータも保存できる。コントーンＣＭＹＫ層は、ディザマトリクス選択マップによって選択されたディザマトリクスを用いて合成される。ディザ化されたコントーン層は、コントーン層に渡って、ブラック層と共に付加される適切なネットページタグデータを有する。この合成は、マルチセグメントプリントヘッドに送られる。データストリームは、重なり合ったセグメントに渡ってスムーズな変化を作成するために調整され、プリントヘッド特性化ベクトルを参照することによって、プリントヘッド内の故障したノズルを補償することができる。ディザマトリクス選択マップの解像度は、理想的には、コントーン解像度と一致すべきである。
【００１８】
各プリントヘッドセグメントは、その低速シリアルバスを経由して照会され、各プリントヘッドセグメントへ特性化ベクトルを返すことができる。マルチセグメントプリントヘッド全体に対するノズル欠陥リストを作成するために、複数のプリントヘッドチップから得られる特性化ベクトルを組み合わせることができ、この特性化ベクトルにより、プリントエンジンはプリント中に欠陥のあるノズルを補償することができる。欠陥のあるノズルの数が少ない限り、補償により得られる結果は、欠陥のないノズルのプリントヘッドによって得られる結果と大差はない。
【００１９】
【好ましい実施形態の詳細な説明】
通常１２インチのプリントヘッド幅は、１つまたは複数のＰＥＣ（プリントエンジン／コントローラ）によって制御され、以下に記述するように、Ａ４およびレターページの全ブリードプリントが可能である。６チャネルのカラーインクが、現在のプリント環境において要求される最大チャネル数である。これらのチャネルは以下となる。
・通常のカラープリント用のＣＭＹ
・ブラックテキストおよび他のブラックプリント用のＫ
・タグ可能用途用のＩＲ（赤外線）
・高速プリントを可能にするためのＦ（定着剤）
ＰＥＣを単一のチップに組み込んで、プリントへッドとのインターフェースが可能である。ＰＥＣは以下の４つの基本レベルの機能を含む。
・ＩＥＥＥ１３９４等のシリアルインターフェース経由で圧縮されたページの受け取り
・圧縮形式からページを作成するプリントエンジン（上記プリントエンジンは機能的に、ページイメージを伸張する工程と、コントーン層をディザ化する工程と、コントーン層に渡ってブラック層を合成する工程と、任意に赤外タグを付加する工程と、最終イメージをプリントヘッドに送る工程とを含む。）
・プリントヘッドおよびステッピングモータを制御するプリントコントローラ
・２つのＱＡチップと通信するための２つの標準低速シリアルポート（認証手順で強いセキュリティを確保するには単一のポートではなく、２つのポートが必要なことに留意されたい。）
【００２０】
「Ｍｅｍｊｅｔ」プリントヘッドのページ幅の性質のために、各ページは、目に見えるアーティファクトの生成を避けるために、定速でプリントされなくてはならない。これは、プリント速度は入力データ速度に一致して変化できないことを意味する。それゆえ、ドキュメントのラスタ化およびドキュメントのプリントは、プリントヘッドが確実に一定のデータを供給するように分断される。ページは、完全にラスタ化されるまでプリントされない。これは、メモリ内に各ラスタ化されたページの圧縮バージョンを保存することによって、達成することができる。この分断により、単純なページをラスタ化する場合、より複雑なページをラスタ化するための時間を獲得しながら、ＲＩＰ（ラスタイメージプロセッサ）がプリンタより前に実行することも可能になる。
【００２１】
コントーンカラーイメージは確率ディザ化によって再作成されるが、ブラックテキストおよび線グラフィックスはドットを用いて直接再作成されるため、圧縮されたページイメージフォーマットは個別の前景バイレベルブラック層および背景コントーンカラー層を含む。ブラック層は、（コントーン層はオプションのブラック成分を有しているが、）コントーン層がディザ化された後に、コントーン層に渡って合成される。（赤外線またはブラックインクでの）ネットページタグの最終層は、任意でプリントアウト用ページに付加される。
【００２２】
ＲＩＰソフトウェア／ハードウェアは、各ページの描写をラスタ化し、ラスタ化されたページイメージを圧縮する。各圧縮されたページイメージはメモリに転送される。ページの描写内のディザマトリクス選択領域は、無視できるサイズに損失無く圧縮され、圧縮されたページイメージの一部を形成するコントーン解像度のバイレベルビットマップにラスタ化される。プリントされるページの赤外（ＩＲ）層は、任意で、プログラム可能な密度で符号化されたネットページタグを含む。
【００２３】
図１において、ドキュメントは１１で受け取られ、ページレイアウトが作成可能で、任意の必要なオブジェクトが付加可能なメモリバッファ１２にロードされる。メモリ１２から送られたページは、１３でラスタ化され、プリントエンジンコントローラ１０に伝送される前に、１４で圧縮される。ページは、プリントエンジンコントローラ１０内のメモリバッファ１５に圧縮されたページイメージとして受け取られ、メモリバッファ１５からページ拡張器１６に送られ、ここでページイメージは回復される。任意の必要なディザを、１７で任意のコントーン層へ与えることが可能である。任意のブラックバイレベル層は、１８のコントーン層に渡って１９の任意の赤外タグと共に合成可能である。合成されたページデータは、２０でプリントされ、ページ２１が作成される。
【００２４】
パイプラインの第１の段階において、ＪＰＥＧ圧縮コントーンＣＭＹＫ層（以下を参照）、グループ４のＦＡＸ圧縮バイレベルディザマトリクス選択マップ（以下を参照）、グループ４のＦＡＸ圧縮バイレベルブラック層（以下を参照）がすべて並列に伸張される。これと並列して、タグエンコーダは、圧縮されたページイメージからバイレベルＩＲタグデータを符号化する。第２の段階において、ディザマトリクス選択マップによって選択されたディザマトリクスを用いて、コントーンＣＭＹＫ層がディザ化され、その結果生じるバイレベルＫ層に渡ってバイレベルブラック層が合成され、ＩＲ層がページに付加される。定着剤層は、任意のＣ、Ｍ、Ｙ、ＫまたはＩＲチャネルで必要な如何なる場所の各ドット位置でも生成される。最後の段階において、バイレベルＣＭＹＫ+ＩＲデータは、プリントヘッドインターフェース（以下を参照）経由で、プリントヘッドを介してプリントされる。
【００２５】
図２において、プリントエンジン／コントローラ１０が、どのようにプリンタシステムアーキテクチャ全体に適合するか示されている。プリンタシステムの様々な構成要素は以下を含む。
・プリントエンジン／コントローラ（ＰＥＣ）。１つまたは複数のＰＥＣチップ１０がメモリバッファ２４に保存するための圧縮されたページイメージを受け取る工程と、ページ伸張を行う工程と、ブラック層を合成する工程と、ドットデータをプリントヘッド２３に送る工程とを担当する。ＱＡチップ２５、２６と通信も可能で、最適なプリントを確保するためにプリントヘッド特性を回復する手段を提供する。ＰＥＣはこの仕様目的のためにある。
・メモリバッファ。メモリバッファ２４は、圧縮されたページイメージを保存し、所与のページのプリント中にスクラッチする。メモリバッファの構造および機能は当業者には既知であり、使用する多様な標準チップおよび技術は、本発明のＰＥＣの使用において利用され得るものとする。
・マスタＱＡチップ。マスタチップ２５は、取り替え可能なインクキャリッジＱＡチップ２６と整合する。ＱＡユニットの構造および機能は当業者には既知であり、多様な既知のＱＡ工程は、本発明のＰＥＣの使用において利用され得るものとする。例えば、ＱＡチップは同時係属中の米国特許出願に記載されている。
【００２６】
【表１】
ＱＡチップの通信は、イメージの伸張並びに物理的にプリントヘッドを走行させる役割を有するために、ＰＥＣチップの機能全体の中に最適に含まれることが可能である。ＱＡチップの通信を配置することにより、ページをプリントするための十分なインクが確実に存在することができる。プリントヘッドアセンブリに組み込まれたＱＡは、認証チップを用いて実装されることが好ましい。ＱＡチップはマスタＱＡチップのため、認証キーのみを含み、ユーザデータを含まない。しかし、マスタＱＡチップはインクカートリッジのＱＡチップと整合されねばならない。インクカートリッジ内のＱＡチップは、可能な限り最適なプリント特性を保持するために必要な情報を含み、認証チップを用いて実装される。
【００２８】
ＰＥＣチップは、単純なマイクロコントローラＣＰＵコア３５を組み込んで、以下の機能を実行することが好ましい。
・プリントページ間のシリアルインターフェース３６経由でＱＡチップ認証プロトコルを実行する機能
・プリント中にパラレルインターフェース９１経由でステッピングモータを走行させる機能（ステッピングモータは５ＫＨｚの工程が必要）
・プリント中にＰＥＣチップの様々な部分を同期させる機能
・外部のデータリクエスト（プログラミングレジスタ等）とインターフェースする手段を提供する機能
・プリントヘッドセグメント低速データリクエスト（特性化ベクトルの読み出し、およびパルスプロファイルの書き込み等）とインターフェースする手段を提供する機能
・外部ＤＲＡＭに肖像および風景タグ構造を書き込む手段を提供する機能
【００２９】
図３において、プリントエンジンアーキテクチャが示されている。プリントエンジンのページ伸張およびプリントパイプラインは、高速シリアルインターフェース２７（標準ＩＥＥＥ１３９４インターフェース等）と、標準ＪＰＥＧデコーダ２８と、標準グループ４ＦＡＸデコーダと、カスタムハーフトナー／合成器ユニット２９と、カスタムタグエンコーダ３０と、ラインローダ／フォーマッタユニット３１と、プリントヘッド３３へのカスタムインターフェース３２とからなる。デコーダ２８、８８およびエンコーダ３０は、ハーフトナー／合成器２９のバッファとなる。タグエンコーダ３０は、ページの用途に依存するプロトコルに従って、ページへの１つまたは複数の赤外タグを確立する。ここでタグの実際の中身は本発明の対象ではない。
【００３０】
プリントエンジンは、２つのバッファ岐路で作動する。１つのページは、ＤＲＡＭインターフェース８９と、高速シリアルインターフェース２７から送られるデータバス９０とを経由して、ＤＲＡＭ３４にロードされる。一方、以前にロードされたページは、ＤＲＡＭ３４から読み込まれ、プリントエンジンパイプラインを通過する。１つのページのプリントが終了すると、次にロードされたページがプリントされ、新しいページが高速シリアルインターフェース２７経由でロードされる。第1の段階において、パイプラインは任意のＪＰＥＧ圧縮コントーン（ＣＭＹＫ）層を伸張し、２つのグループ４ＦＡＸ圧縮バイレベルデータストリームの内、いずれかを伸張する。２つのストリームは、ブラック層（ただし、ＰＥＣは実際にはカラーを認知できず、このバイレベル層を出力インク内の任意のものに指図することができる。）と、コントーンディザ化のためのディザマトリクス間を選択するマットからなる（以下を参照）。第２の段階において、第１の段階と並列に、後にＩＲまたはブラックインクを供給するコード化された任意のタグが存在する。最後に、第３の段階で、コントーン層はディザ化され、位置決めタグおよびバイレベルスポット１層は、その結果生じるバイレベルディザ化層に渡って合成される。データストリームは、プリントヘッド内の重なり合ったセグメントに渡って、スムーズな変化を作成するために理想的に調整され、理想的には、プリントヘッド内の故障したノズルの補償をするために調整される。６チャネルまでのバイレベルデータは、この段階から作成される。６チャネルのすべてが、プリントヘッド上に提供可能ではないことに留意されたい。例えば、プリントヘッドはＣＭＹのみが使用可能であり、ＣＭＹチャネル内に押し込まれるＫおよびＩＲは無視される。その代わりに、位置決めタグは、ＩＲインクが使用不可の場合（または、試験目的で）、Ｋでプリントされる。結果として生じるバイレベルＣＭＹＫ−ＩＲのドットデータは、ラインバッファのセット経由でプリントヘッド３３でプリントするために、バッファリングされ、フォーマットされる（以下を参照）。これらラインバッファの大部分は、オフチップＤＲＡＭ３４上に理想的に保存可能である。最後の段階において、６チャネルのバイレベルドットデータは、プリントヘッドインターフェース３２経由でプリントされる。
【００３１】
図４において、ハーフトナー／合成器ユニット（ＨＣＵ）２９は、コントーン（通常ＣＭＹＫ）層をバイレベルバージョンにハーフトーン化する機能と、スポット１バイレベル層を適切なハーフトーン化されたコントーン層に渡って合成する機能とを組み合わせる。Ｋインクがプリンタ内に存在しない場合、ＨＣＵ２９はＫをＣＭＹドットに適切にマッピングすることができる。ＨＣＵ２９は、画素基準で、ディザマトリクス選択マップ内の対応する値に基づき、画素上の２つのディザマトリクス間の選択も行う。ＨＣＵ２９への入力は、バッファ３７を介しての（ＪＰＥＧデコーダユニットから）伸張されたコントーン層と、バッファ３８を介しての伸張されたバイレベルスポット１層と、バッファ３９を介してのコントーン層と通常同じ解像度で伸張されたディザマトリクス選択ビットマップと、バッファ４０を介しての最大ドット解像度でタグデータとを使用する。ＨＣＵ２９は、最大２つまでディザマトリクスを使用し、外部のＤＲＡＭ３４から読み出す。ＨＣＵ２９から４１のラインローダ／フォーマットユニット（ＬＬＦＵ）への出力は、最大６カラープレーン内のプリンタ解像度バイレベルイメージラインのセットを使用する。通常、コントーン層はＣＭＹＫまたはＣＭＹ、バイレベルスポット１層はＫを使用する。
【００３２】
図５において、ＨＣＵが非常に詳細に示されている。ＨＣＵが一度始動すると、ページの終了条件を検出するか、または制御レジスタ経由で明示的に終了するまで処理を続ける。ＨＣＵの最初のタスクは、スケールユニット４３等のそれぞれの寸法単位で、４２等のバッファプレーン内で受け取られたすべてのデータを、プリンタの解像度に水平および垂直にスケーリングすることである。
【００３３】
スケールユニットは、コントーンまたはバイレベルのデータを、プリンタの解像度に水平および垂直にスケーリングする手段を提供する。そのスケーリングは、両方の寸法にデータ値を整数回繰り返すことによって達成される。データをスケーリングする工程は、当業者には既知であろう。
【００３４】
２つの制御ビット（アドバンスドットおよびアドバンスライン）が、マージンユニット５７によって、スケールユニット４３に提供される。アドバンスドットのビットにより、状態機械は同一のドットデータの複数のインスタンス（ページマージンに関して有益であり、プリントヘッド内でセグメントを重ね合わせるためにドットデータを作成する）を生成可能である。アドバンスラインのビットによって、状態機械はドットからなる特定のラインがいつ完了するかを制御することが可能となり、それによってプリンターマージンに従ったデータの打切りが可能となる。アドバンスラインは、特定の行の終了に関する論理の要求からスケールユニットの保護も行う。スケールユニットへの入力は、フルラインバッファを使用する。ラインは、ラインの繰り返しのよって垂直方向のアップスケーリングを行うために、スケールファクタ回数だけ使用され、各ライン内で各値は、画素の繰り返しによって水平方向のアップスケーリングを行うために、スケールファクタ回数だけ使用される。入力したラインがスケールファクタ回数だけ使用されると（アドバンスラインのビットがスケールファクタ回数だけ設定される）、入力バッファ選択ビットのアドレスがトグルされる（ダブルバッファ）。スケールユニットはアドレスを生成するだけなので、スケールユニット用の論理は８ビットおよび１ビットの場合と同一である。
【００３５】
それぞれのコントーン層の解像度は異なるために、個別にスケーリングされる。バッファ４５のバイレベルスポット１層およびバッファ４６のディザマトリクス選択層もスケーリングされる必要がある。バッファ４７のバイレベルタグデータは正しい解像度で確立されており、スケーリングする必要はない。スケールアップディザマトリクス選択ビットは、２つのディザマトリクスから単一の８ビット値を選択するために、ディザマトリクスアクセスユニット４８によって使用される。８ビット値は４つの比較器４４および４９〜５１に出力され、比較器は単にこの８ビット値を特定の８ビットコントーン値と比較する。実際のディザマトリクスの生成は、プリントヘッドの構造と、当業者には既知であるディザマトリクスを生成するための一般的な工程に依存する。コントーン値が８ビットディザマトリクス値より大きい場合、１が出力される。そうでない場合、０が出力される。次いで、これらのビットはすべて、（特定のドットがページのプリント可能領域内にあるかどうか）マージンユニット５７からのインページビットを有する５２〜５６でＡＮＤ演算される。ＨＣＵの最後の段階は、合成段階である。６つの出力層のそれぞれに対して、ユニット５８等の、それぞれが６つの入力を備えた単一のドットマージャユニットが存在する。各ドットマージャユニットからの単一の出力ビットは、入力ビットの任意またはすべての組み合わせである。これにより、スポットカラーは（試験目的のための赤外を含む）任意の出力カラープレーン内に置かれ、（ブラックインクがプリントヘッド内になければ）ブラックはシアン、マゼンタ、イエローに混ぜ合わされ、タグドットデータは目に見えるプレーン内に配置される。定着性のカラープレーンも容易に生成することができる。ドットレオグユニット（ＤＲＵ）５９は、所与のカラープレーン用の生成されたドットストリームを取り出し、出力がセグメント順に、そしてセグメント内でドット順になるようにそのストリームを３２ビット量に編成することを担当する。セグメントを重ね合わせるドットがセグメント順に生成されないため、最小限の再順序付けが必要である。
【００３６】
２つの制御ビット（アドバンスドットおよびアドバンスライン）は、マージンユニット５７によってスケールユニットに提供される。アドバンスドットのビットにより、状態機械は同一のドットデータの複数のインスタンス（ページマージンについて有益で、プリントヘッド内でセグメントを重ね合わすためにドットデータを作成する）を生成可能である。アドバンスラインのビットによって、状態機械はドットからなる特定のラインがいつ完了するかを制御することが可能となり、それによってプリンターマージンに従ったデータの打切りが可能となる。アドバンスラインは、特定の行の終了に関する論理の要求からスケールユニットの保護も行う。
【００３７】
比較器ユニットは、簡単な８ビット「大なり（＞）」の比較器を含む。８ビットコントーン値が８ビットディザマトリクス値より大きいかどうかを判定するために使用される。よって、比較器ユニットは２つの８ビット入力を取り入れ、単一の１ビット出力を作成する。
【００３８】
図６において、ドットマージャユニットがより詳細に示されている。マージャユニットは、バイレベルディザ化データ、スポット１カラー、タグデータを実際のプリントヘッド内の出力インクにマッピングする手段を提供する。各ドットマージャユニットは、６つの１ビットの入力を取り入れ、カラープレーンに対する出力ドットに相当する単一のビット出力を作成する。６０での出力ビットは、入力ビットの任意またはすべての組み合わせである。これにより、スポットカラーは（試験目的のための赤外を含む）任意の出力カラープレーン内に置かれ、（ブラックインクがプリントヘッド内になければ）ブラックはシアン、マゼンタ、イエローに混ぜ合わされ、タグドットデータは目に見えるプレーン内に配置される。定着用出力も、単に入力ビットのすべてを組み合わせることによって容易に生成することができる。ドットマージャユニットは、６つの入力ビットに対するマスクとして使用される６ビットのカラーマスクレジスタ６１を含む。入力ビットのそれぞれは、対応するカラーマスクレジズタビットと共にＡＮＤ演算され、次いで、その結果生じる６ビットは、共にＯＲ演算され、最終の出力ビットを形成する。
【００３９】
図７において、所与のカラープレーン用の生成されたドットストリームを取り出し、出力がセグメント順に、そしてセグメント内でドット順になるようにそのストリームを３２ビット量に編成することを担当するドットレオグユニット（ＤＲＵ）が示されている。セグメントを重ね合わせるドットがセグメント順に生成されないため、最小限の再順序付けが必要である。ＤＲＵは、３２ビットシフトレジスタと、通常の３２ビットレジスタと、通常の１６ビットのレジスタを含む。５ビットカウンタは、現在までに処理されたビットの数のトラックを保持する。ディザマトリクスアクセスユニット（ＤＭＡＵ）からのドットアドバンス信号は、出力されるべきビットに関して、ＤＲＵに命令するために使用される。
【００４０】
図７において、レジスタ（Ａ）６２は、サイクル毎にクロックする。レジスタ（Ａ）６２は、ドットマージャユニット（ＤＭＵ）によって作成された３２の最新ドットを含む。全３２ビット値は、簡単な５ビットカウンタ経由で、ＤＲＵ状態機械６４によって作成されたライトイネーブル信号によって、３２サイクル毎にレジスタ（Ｂ）６３にコピーされる。レジスタ（Ｂ）６３からの１６奇数ビット（ビット１、３、５、７等）は、同一のライトイネーブルパルスでレジスタ（Ｃ）６５へコピーされる。次いで３２ビットのマルチプレックサ６６は、状態機械からの２ビットを基にし、以下の３出力を選択する。
・レジスタＢからの全３２ビット
・レジスタＡの１６偶数ビット（ビット０、２、４、６等）と、レジスタＢの１６偶数ビットとから作成された３２ビット値。レジスタＡからの１６偶数ビットはビット０〜１５であり、レジスタＢからの１６偶数ビットはビット１６〜３１である。
・レジスタＢの１６奇数ビット（ビット１、３、５、７等）と、レジスタＣの１６ビットとから作成された３２ビット値。レジスタＣのビットはビット０〜１５であり、レジスタＢからの奇数ビットはビット１６〜１３である。
【００４１】
ＤＲＵ用状態機械が表１に示されている。状態機械は状態０で始動し、３２サイクル毎に状態が変わる。３２サイクル中に単一の非重なり合いビットは、３２サイクルに対するすべてのドットアドバンスビットのＡＮＤ演算値を収集する（非重なり合い＝サイクル０に対するドットアドバンス、非重なり合い＝サイクル１〜３１に対する非重なり合いＡＮＤドットアドバンス）。
【００４２】
【表２】
図５における、マージンユニット（ＭＵ）５７は、ディザマトリクスアクセスユニット（ＤＭＡＵ）４８からのアドバンスドット信号およびアドバンスライン信号を、現在のページのページマージンを基にした一般的な制御信号に変換することを担当する。マージンユニット（ＭＵ）５７は、ページの終了条件を生成することも担当する。ＭＵは、ページ全体でドットとラインのカウンタを保持する。両方共にページの初めでは０に設定される。ドットカウンタは、ＭＵがＤＭＡＵからドットアドバンス信号を受け取る度に、１ずつ進める。ＭＵがＤＭＡＵからラインアドバンス信号を受け取ると、ラインカウンタは増分し、ドットカウンタは０に再設定される。各サイクルで、現在のライン値およびドット値は、ページのマージンと比較され、適切な出力ドットアドバンス信号、ラインアドバンス信号、マージン内信号がこれらのマージンを基に与えられる。ＤＭＡＵは、ＨＣＵ用の唯一の実質的なメモリ要求を含む。
【００４４】
図８において、ラインローダ／フォーマットユニット（ＬＬＦＵ）が示されている。ＬＬＦＵはＨＣＵからドット情報を受け取り、所与のプリントライン用のドットを適切なバッファ記憶装置（チップ上または外部ＤＲＡＭ３４内）にロードし、プリントヘッドに必要な順序にフォーマットする。図９において、外部インターフェースについてＬＬＦＵの高水準のブロック図が示されている。ＬＬＦＵへの入力６７は、６つの３２ビットワードおよびデータバリッドビットのセットであり、すべてＨＣＣによって生成される。出力６８は、６色の最大１５のプリントヘッドセグメントに相当する９０ビットのセットである。すべての出力ビットが有効というわけではなく、プリントヘッド内で実際に使用されるカラーの数に依存する。
【００４５】
上述のプリントヘッド上の噴出ノズルの物理的な配置は、２つのオフセット列内にノズルがあり、これは２つの異なるラインに対して、同一のカラーの奇数ドットおよび偶数ドットが存在することを意味している。ラインＬに対しては偶数ドット、ラインＬ−２に対しては奇数ドットが存在する。さらに、１つのカラーのドットともう１つのカラーのドットとの間に多数のラインが存在する。同一のドット位置に対する６つのカラープレーンは、ＨＣＵによって一度に計算され、同一のドットが適切なカラーノズルの下に位置するまで、カラープレーンのそれぞれに対するドットデータを遅延させる必要がある。
【００４６】
各バッファラインのサイズは、プリントヘッドの幅に依存する。単一のＰＥＣは、最大１５プリントヘッドセグメントまでのドットを生成する。それゆえ単一の奇数または偶数のバッファラインは、６４０ドットの１５セットで、総計で９６００ビット（１２００バイト）となる。例えば、カラー６奇数ドットを要するバッファは、総計でおよそ４５Ｋバイトとなる。
【００４７】
図１０において、カラーＮＯＥスプリットのブロック図を示し（図９のＯＥスプリット７０を参照）、図９での２つのバッファＥ７１およびＦ７２のそれぞれのブロック図が図１０および１１に示されている。バッファＥＦは、データを図３のプリトヘッドインターフェース（ＰＨＩ）３２に伝送するダブルバッファ機構である。それゆえ、バッファＥおよびＦは同一構造を有している。ドットのラインを処理中に、２つのバッファの１つが書き込まれ、もう１つが読み出される。２つのバッファは、ＰＨＩからのライン同期信号の受け取りの際、論理的に交換される。バッファＥおよびＦは、図１１で示されるように、６つのサブバッファを含み、１つの色に１つのサブバッファが対応し、カラー１はサブバッファ７３が対応する。各サブバッファのサイズは、２４００バイトであり、１セグメント当たり１２８０ドットで、１５のセグメントを保持するには十分である。メモリは、一度に３２ビットでアクセスされ、各サブバッファに対して６００のアドレスが存在する（１０ビットのアドレスが必要である）。すべての偶数ドットは、各カラーのサブバッファ内の奇数ドット前に置かれる。（１５より少ないセグメントへのプリントのための）任意の未使用スペースが存在する場合、各カラーのサブバッファの終わりに位置する。各サブバッファから実際に使用されるメモリ量は、ＰＥＣによって実際にアドレス指定されたセグメントの数に直接関係する。１５のセグメントプリントヘッドに対し、１２００バイトの偶数ドットおよびその後の１２００バイトの奇数ドットが存在し、未使用スペースは存在しない。有利に使用するためのサブバッファの数は、プリントヘッド内で使用されるカラーの数に直接関係する。サポートされるカラーの最大数は６である。
【００４８】
バッファＥおよびＦのそれぞれに対するアドレス指定複号回路は、所与のサイクルで単一の３２ビットアクセスが６つのサブバッファのすべてにアクセス（６つのすべてのサブバッファからの読み出し、または、６つの内１つへの書き出し）できるようになっている。総計６出力ビットに対して、各色バッファから読み出された３２ビットの内の１ビットのみが選択される。図１１において、その工程が示されている。１５ビットのアドレスにより、３２ビットを選択するために使用される１０ビットのアドレスによって、特定のビットの読み出しが可能になり、５ビットのアドレスは、３２ビットから１ビットを選択する。すべてのカラーサブバッファはこの論理を共有するため、単一の１５ビットアドレスは、１カラーに対し１ビットの総計６ビットの出力を与える。サブバッファ７３〜７８のそれぞれは、自身のライトイネーブルラインを有し、単一の３２ビット値が所与のサイクルで特定のカラーバッファに書き込まれることを可能にしている。個々のライトイネーブルは、単一のライトイネーブル入力をカラーセレクトの複号形式でＡＮＤ演算することによって生成される。実際にデータインにクロックするバッファは１つのため、ライン７９上の３２ビットのデータインは共有される。
【００４９】
バッファＥおよびＦから読み出すためのアドレス生成は直接行われる。各サイクルは、特定のセグメントに対して、１つのカラーが１ビットに相当する６ビットをフェッチするために使用されるビットアドレスを生成する。６４０を現在のビットアドレスに加えることによって、次のセグメントに相当するドットに進む。１２８０ではなく、６４０を加えるのは、奇数ドットと偶数ドットは、バッファ内で別れているからである。これをナンバーセグメントに相当する回数だけ行い、偶数ドットに相当するデータを取り戻し、これらのビットをＰＨＩに転送する。ナンバーセグメントが１５の場合、ビットの数は９０（１５×６ビット）となる。次いで、工程は奇数ドットに対して繰り返される。この偶数／奇数ビット生成工程は全体で６４０回繰り返され、毎回スタートアドレスを１つ増分させる。それゆえ、すべてのドット値は、６４０×２×ナンバーセグメントのサイクルで、プリントヘッドによって要求された順序でＰＨＩに転送させる。ナンバーセグメントが１５の場合、サイクル数は１９，２００となる。プリントヘッド内で実際に使用されるカラー数に関わらず、６ビット（各カラーバッファから１ビット）が所与の読み出しサイクルで作成されることに留意されたい。
【００５０】
さらに、図９において、９０ビットのトランスファレジスタ９０へ書き込むためのＴライトイネーブル制御信号が生成される。ＰＨＩの前にＬＬＦＵが始動するため、最初の値はＰＨＩからのアドバンスパルスより前に転送されねばならない。解決法は、ナンバーセグメントサイクルの後に、最初の値をトランスファレジスタに転送し、ナンバーセグメントサイクルを止め、次のナンバーセグメントサイクルのグループを始動するためにアドバンスパルスを待つことである。最初のアドバンスパルスが到着すると、ＬＬＦＵはＰＨＩと同期する。
【００５１】
単一のドットラインのための読み出し工程は、以下の擬似コードで示されている。
【００５２】
DoneFirst=FALSE
WantTOXfer=FALSE
For DotInSegment=0 to 1279
If(DotInSegment0:bit0==0)
CurrAdr=DotInSegment0(high bits)(puts in range 0 to 639)
EndIf
XfersRemaining=NumSegments
Do
WantToXfer=(XfersRemaining==0)
TWriteEnable=(WantToXfer AND NOT DoneFirst)OR PHI:ADVANCE
DoneFirst=DoneFirst OR TWriteEnable
Stall=WantToXfer AND (NOT TWriteEnable)
SWriteEnable=NOT(Stall)
If(SWriteEnable)
Shift Register=Fetch 6 bits from EFSense[ReadBuffer]: CurrAdr
CurrAdr=CurrAdr+640
XfersRemaining=XfersRemaining-1
Endif
Until(TWriteEnable)
EndFor
Wait until BufferEF Write process has finished
EFSense=NOT(EFSense)
【００５３】
読み出し工程がデータをＥまたはＦからＰＨＩに転送する間に、書き込み工程はもう１つのバッファに次のドットラインを作成する。
【００５４】
ＥまたはＦに書き込まれるデータは、ＨＣＵによって生成されたカラー１データと、バッファＤ（ＤＲＡＭから供給）から得られたカラー２〜６データである。カラー１データは、ＨＣＵのアウトプットバリッドフラグが設定されると、ＥＦに書き込まれ、カラー２〜６データはレジスタＣから他の時間中に書き込まれる。
【００５５】
図９において、バッファＯＥ1８１は、カラー１用の連続した３２ドットの単一のＨＣＵが生成したセットを保持するために使用される３２ビットのレジスタである。ドットはページ上で連続しているが、奇数ドットと偶数ドットは、異なる時間にプリントされる。
【００５６】
バッファＡおよびＢ８２は、２つのドットラインによってカラー１に対する奇数ドットデータを遅延させるためのダブルバッファ機構である。それゆえ、バッファＡとＢは同一の構造を有する。ドットのラインを処理する間に、２つのバッファの内１つが読み出され、次いで書き込まれる。２つのバッファは、ドットライン全体が処理された後に、論理的に交換される。単一のビットフラグＡＢセンスは、２つのバッファの内どちらが読み込まれ、書き込まれるかを決定する。
【００５７】
ＨＣＵは、有効出力制御フラグが設定されると、３２ビットのカラー１データを提供し、これは最初のフラグがラインに送られてから以降は、３２サイクル毎に行われる。３２ビットは、単一のドットライン用の３２ドットの連続セット（１６偶数ドット（ビット０、２、４等）１６奇数ドット（ビット１、３、５等））を定義する。有効出力制御フラグは、ＯＥ1レジスタ８１のためのライトイネーブル制御として使用される。ＨＣＣデータは、２アウトプットバリッド信号毎に処理される。ＨＣＵカラー１データの１６偶数ビットは、レジスタＯＥ1の１６偶数ビットと組み合わされ、３２ビットの偶数カラー１データを作成する。同様にＨＣＵカラー１データの１６奇数ビットは、レジスタＯＥ1の１６奇数ドットと組み合わされ、３２ビットの奇数カラー１データを作成する。２つのグループの内、第１のアウトプットバリッド信号が受け取られると、バッファＡおよびＢは読み込まれ、奇数データはバッファＥＦ内の図１１に示されたカラー１、７３に転送される。２つのグループの内、第２のアウトプットバリッド信号が受け取られると、３２ビットの奇数データが以前に読み込まれたバッファＡＢ内の同一位置に書き込まれ、３２ビットの偶数データはバッファＥＦ内のカラー１に書き込まれる。
【００５８】
ＨＣＵは、アウトプットバリッド制御フラグが設定されると、１つのカラープレーンにつき３２ビットのデータを提供する。これは、特定の開始時間中を除き、３２サイクル毎に起こる。３２ビットは、単一のドットライン用の３２ドットの連続セット（１６偶数ドット（ビット０、２、４等）および１６奇数ドット（ビット１、３、５等））を定義する。
【００５９】
バッファＯＥ1（図１０において８３で示される）は、カラー１用の単一の３２ビット値を保存するために使用され、バッファＯＥ2〜ＯＥ6は、それぞれカラー２〜６用の単一の３２ビット値を保存するために使用される。カラー１用のデータが、６４サイクル毎（２アウトプットバリッドフラグ毎に一度）にカラー１奇数ドットに相当する３２ビットと、カラー１偶数ドットに相当する３２ビットとに分割されると、残りのカラープレーンも偶数ドットと奇数ドットに分割される。
【００６０】
しかし、バッファＥＦに直接書き込まれる代わりに、ドットデータは複数のラインによって遅延され、バッファＣＤ（図９において８４で示される）経由でＤＲＡＭに書き込まれる。所与のライン用のドットがＤＲＡＭに書き込まれると、前のライン用のドットはＤＲＡＭから読み込まれ、バッファＥおよびＦ（７１、７２）に書き込まれる。この工程は、カラー１をバッファＥおよびＦに書き込む工程にインターリーブされなくてはならない。
【００６１】
図１０において、アウトプットバリッドフラグがライン８５上でＨＣＵから受け取られる度に、３２ビットのカラーＮデータは、バッファＯＥN（８３）に書き込まれる。２つ目のアウトプットバリッドフラグが受け取られる度に、組み合わされた６４ビット値は、カラーバッファＮ（８６）に書き込まれる。これは、すべてのカラープレーン２〜６に対して並列に起こる。カラーバッファＮ（８６）は、４０セットの６４ビット（３２０バイト）を含み、２つの完全なセグメント用のドットを保存可能にする。これにより、前のセグメントデータ（奇数ドットおよび偶数ドット）用の完全なセグメント発生時間（２０×６４×１２８０サイクル）がＤＲＡＭへ書き込み可能となる。書き込み用のアドレス生成は直接行われる。ライン８７上のカラーＮライトイネーブル信号は、２つ目のアウトプットバリッドフラグが受取られる度に与えられる。アドレスは０で開始し、２つ目のアウトプットバリッドが受取られる度にフラグユニット３９まで増分する。４０に進む前に、アドレスは０に再設定され、それゆえダブルバッファ方式が提供される。これは、読み出しがアウトプットバリッドフラグ中に発生しない限り作用し、前のセグメントデータは、単一のセグメントデータを生成するために掛かる時間内にＤＲＡＭに書き込まれることができる。この工程は以下の擬似コードで示される。
【００６２】
adr=0
firstEncountered=0
While(NOT AdvanceLine)
If(HCU＿OutputValid)AND(firstEncountered)
ColorNWriteEnable=TRUE
ColorNAdr=adr
If(adr==39)
adr=0
Else
adr=adr+1
EndIf
Else
ColorNWriteEnable=FALSE
EndIf
If(HCU＿OutputValid)
firstEncountered=NOT(firstEncountered)
EndIf
EndWhile
【００６３】
読み出し用アドレス生成は、ＤＲＡＭアクセス（読み出しおよび書き込み）用と、バッファＥＦアクセス用と、それゆえカラー１発生用のタイミングと結び付いているため、注意を要する。以下により詳しく説明する。
【００６４】
バッファＣ、Ｄ、Ｅ、Ｆ、カラーＮ用のアドレス生成はすべて、ＤＲＡＭアクセスのタイミングと結び付けられ、カラー１のバッファＥおよびＦに関する処理を干渉してはならない。基本原理は、カラーＮの単一セグメント用データ（奇数ドットまたは偶数ドット）は、ＤＲＡＭからバッファＣおよびＤ経由でバッファＥおよびＦに転送されることである。データがＤＲＡＭから読み出されると、それらのドットはカラーバッファＮ内の値を基に置き換えられる。これは、奇数ドットおよび偶数ドットのカラーのそれぞれに対して行われる。完全なセグメントのドット値が累積された後（６４サイクルの２０セット）、工程は再び開始する。所与のプリントライン内のすべてのセグメント用データは、ＤＲＡＭから、およびＤＲＡＭへ転送され、そのカラーのＤＲＡＭバッファ用の現在のアドレスは、カラーライン用の特定のデータがＤＲＡＭからリードバックされるまで、適切なライン数になるように進められる。よって、カラーＮ（奇数または偶数）は、バッファＣにコピーされながら、ＤＲＡＭからバッファＤへ読み出される。データのバッファＣへのコピーは、２０または２１サイクルを要し、そのサイクルはアウトプットバリッドフラグが２０回の転送中に発生するかどうかに依存する。両方のタスクが終了すると（通常ＤＲＡＭアクセスの方が遅い。）、工程の第２の部分が始まる。バッファＣ内のデータがＤＲＡＭ（の読み出された場所と同じところに）に書き込まれ、バッファＤ内のデータがバッファＥおよびＦにコピーされる（カラーＮデータはバッファＥＦに転送されず、一方カラー１データが転送されているのでアウトプットバリッドフラグは設定される）。両方のタスクが終了すると、カラーＮ（奇数または偶数）の他のセンスに対して、次いで残りの色のそれぞれに対しての同一の工程が発生する。ダブルの工程全体が十回発生する。次いで、ＤＲＡＭ内の現在のラインのそれぞれに対するアドレスは、次のラインの処理が開始されるために更新される。
【００６５】
アドレス生成工程は、２０×３２ビットの１０セットのナンバーセグメント値が読み出し、次いで２０×３２ビットの１０セットのナンバーセグメント値が書き込むと考えることができる。それは、以下の擬似コードで示すことができる。
【００６６】
EFStartAdr=0
Do NumSegments times:
For CurrColor=0 to MaxHalfColors
DRAMStartAddress=ColorCurrAdr[CurrColor]
While reading 640 bits from DRAMStartAddress into D(>=20cycles)
ColorNAdr=0
While(ColorNAdr!=20)
If(NOT HCU＿OutputValid)
Transfer ColorNBuffer[ColorNAdr|CurrColor＿bit0]to C[ColorNAdr]
ColorNAdr=ColorNAdr+1
EndIf
EndWhile
EndWhile-wait until read has finished
While writig 640 bits from C into DRAMStartAddress(>=20 cycles)
ColorNAdr=0
EFAdr=EFStartAdr
While(ColorNAdr!=20)
If(NOT HCU OutputValid)
Transfer D[ColorNAdr]to EF[CurrColor|EFAdr]
If((ColorNAdr==19)AND(CurrColor==NumHalfColors))
EFStartAdr=EFAdr+1
Else
EFAdr=EFAdr+1
EndIf
ColorNAdr=ColorNAdr+1
ENDIf
EndWhile
EndWhile-wait until write has finished
If(DRAMStartAddress==DRAMMaxVal)
ColorCurrAdr[currColor]=round up DRAMStartAddress to next 1KByte page
Else
ColorCurrAdr[currColor]=DRAMStartAddress+640 bits
EndIf
If(Segment==maxSegments)
If(ColorCurrRow[CurrColor]==ColorMaxRow[CurrColor])
ColorCurrRow[currColor]=ColorStartRow[currColor]
ColorCurrAdr[currColor]=ColorStartAdr[currColor］
Else
ColorStartRow[currColor]=ColorCurrRow[currColor]+1
EndIf
EndIf
EndFor
EndDo
Wait until next Advance signal from PHI
【００６７】
マックスハーフカラーレジスタは、個別に取り扱われる奇数および偶数のカラーに関して、カラーの数より１小さくなるが、これはカラー１が含まれないことに留意されたい。例えば、標準６カラープリントシステムにおいて、１０（奇数および偶数のカラー２〜６）ならば、マックスハーフカラーレジスタは９に設定されるはずである。
【００６８】
ＬＬＦＵは、ＰＨＩに対して第１の１８０ビットのデータを作成するために、２つのナンバーセグメントサイクルを必要とする。従って、プリントヘッドは始動されるべきであり、第１のライン同期パルスは、ＬＬＦＵが始動後の期間に発生しなくてはならない。これにより、初期の転送値は有効となり、次の９０ビット値が転送レジスタにロードする準備ができる。
【００６９】
プリントヘッドインターフェ−ス（ＰＨＩ）は、プロセッサがプリントヘッドにプリントされるドットをロードする手段である。ＰＨＩはＬＬＦＵからの入力を取り入れ、データをプリントヘッド自身に出力する。ＰＨＩは様々なプリントヘッド長およびフォーマットを処理できるであろう。ＰＨＩの内部構造は、最大６カラー、１回の転送において８セグメント、最大２セグメントグループを考慮すべきである。これは、全ブリードでＡ４／レターをプリント可能な１５セグメント（８．５インチ）プリンタには十分であろう。
【００７０】
組み合わされたプリントヘッドの特性化ベクトルは、シリアルインターフェース経由でリードバック可能である。特性化ベクトルは、故障したノズル情報並びに関連するセグメント配置データを備えることが可能である。各プリントヘッドセグメントは、その低速シリアルバス経由で照会され、セグメントの特性化ベクトルを返すことができる。複数のプリントヘッドからの特性化ベクトルは、組み合わされてプリントヘッド全体に対するノズル欠陥リストを作成することができ、プリントエンジンがプリント中に欠陥ノズルに対して補償を行うことを可能にする。欠陥のあるノズルの数が少ない限り、補償により得られる結果は、欠陥のないノズルのプリントヘッドによって得られる結果と大差はない。
【００７１】
特性化ベクトルのために３８４ビットを有する各セグメントは、以下を備える。
１．シリアルナンバーおよびセグメント内のカラーに相当するナンバーを含む、６４ビットのフラグおよびプリントヘッドセグメント情報
２．前のセグメントに関連する１６ビットの整列データ（０＝第１のセグメント）
３．残りのビットを使用した可変長の欠陥ノズルリスト
欠陥ノズルリストは、可変の長さで、欠陥のあるノズルの各セットは以下の構造を有する。
・５ビットのカウント（０＝リストの終了）
・３ビットのカラー
・カウント×１１ビット、１つの欠陥ノズルにつき１つのエントリ
一般に、プリントヘッドセグメントは、表１２で定義されたような接続を有する。複数のカラーが存在する場合、接続のいくつかは複製されることに留意されたい。
【００７２】
【表３】
２１ｍｍ長のプリントヘッドセグメントは、３００μｍ角の６４個のボンディングパッドを有することが可能である。これらのボンディングパッドの内、２４個は作動器へのＶ−電源で、２０個は作動器へのＶ＋電源である。残りの２０個の接続はＣＭＯＳ論理電源、信号、データ接続である。表１３はこれらの接続の詳細を示す。
【００７４】
【表４】
マルチセグメントプリントヘッドは、理想的には複数の同一プリントヘッドセグメントから構成される。これらのプリントヘッドセグメントは、一緒に製造された、または製造後に一緒に配置された、通常２１ｍｍのセグメントであり、所望の長さのプリントヘッドを作成する。セグメントは、重ね合わせた設定が可能で、要望通りに、セグメント間のスムーズな変化を可能とする。各２１ｍｍインチのセグメントは、ページの異なる部分に渡って１６００ｄｐｉ、バイレベルドットでプリントして、最終イメージを作成する。各セグメントは、１２８０ドットの最終イメージを作成するが、各ドットはカラーインクの組み合わせで描かれる。例えば、１５のセグメントは並んで組み合わさって、１２インチのプリンヘッドを作成する。各セグメントは、リードイン領域、中央領域、リードアウト領域を有すると考えることができる。１つのセグメントのリードアウトは、次のセグメントのリードインと一致する。
【００７７】
図１２において、２つのセグメント１０６、１０７を重ね合わせることで、セグメントの３つの領域が示されている。セグメントＳ（１１０）のリードアウト領域１０８は、セグメントＳ＋１（１０７）のリードイン領域１０９に一致する。セグメントの中央領域は、重ね合わされていない領域（１０６の１１０および１０７の１１１）である。図は、セグメントが垂直に互い違いになっていることを示しているが、セグメントは、垂直寸法に並ぶようにわずかな角度で互い違いに配置されている。
【００７８】
上述のように、プリントヘッドが複数のセグメントから構成されていると以下に想定する。データロードのために、セグメントはＧ個のセグメントグループ（セグメントグループの最大数はＬ）に分けられると想定する。プリントヘッド内にＣ種類のカラーが存在すると想定する。プリントヘッド用の噴出機構は、すべてのセグメントが同時に噴出することであり、この時１つのセグメントのみが共通のトライステートバス上にフィードバック情報を配置すると想定する。これらのすべての事を想定して、プリトヘッドから利用可能な外部接続が表１５に記載されている。
【００７９】
【表５】
図５より、ＨＣＵは、ディザマトリクス選択ビットマップによって選択された、２つの異なるディザマトリクスでディザ化する手段を提供する。ディザマトリクスアクセスユニット（ＤＭＡＵ）４８は、サイクル毎に適切なディザ値を与える。さらに、ＤＭＡＵは、複数の重なり合う「Ｍｅｍｊｅｔ」プリントヘッドセグメントに渡ってのディザ化に対処する。ＤＭＡＵの目的は、単に、プリントヘッド内の適切な出力ドット位置に対する適切な８ビットディザ値を提供することである。
【００８１】
「Ｍｅｍｊｅｔ」プリントヘッド全体が物理的にモノリシックならば、単一のディザマトリクス（例えば６４×６４）で十分である。しかし、「Ｍｅｍｊｅｔ」プリントヘッドは複数の重なり合うセグメントから構成される。セグメントの重なり合いは、目に見えるアーティファクトを作成し得るシャープエッジの代わりに、１つの「Ｍｅｍｊｅｔ」セグメントからもう１つの「Ｍｅｍｊｅｔ」セグメントへのスムーズな変化を可能にする。さらにセグメントの配置における問題のために、セグメントは完璧に並んだドットである必要はない。通常のディザマトリクスは、これらの変化や、セグメント間のサブドットの配置には対処できないであろう。ＰＥＣでプリントするための解決法は、「Ｍｅｍｊｅｔ」プリントヘッドからの特性化ベクトルを使用し、１セットの特定のプリントヘッドディザマトリクスを作成することである。各セグメントは、リードイン領域、中央領域、リードアウト領域を有すると考えることができる。１つのセグメントのリードアウトは、次のセグメントのリードインと一致する。セグメントの中央領域は重ね合わせ領域を有さない。
【００８２】
図１２において、２つのセグメント１０６、１０７を重ね合わせることで、セグメントの３つの領域が示されている。セグメントＳのリードアウト領域１０８は、セグメントＳ＋１のリードイン領域１０９と一致することに留意されたい。この時、任意の数のプリントヘッドセグメントに対し、中央領域は同一のディザマトリクスを有するが、セグメントＳのリードアウトとセグメントＳ＋１のリードインとは、２つのセグメント間の配置に従った対であると考えることができる。複数のＰＥＣが同一ページにアドレス指定できるとすると、所与のＰＥＣはセグメントの特定のセットにアドレス指定可能で、一方、もう１つのＰＥＣはセグメントの次のセットにアドレス可能である。従って、ＰＥＣに対する第１のセグメントのリードイン領域は、実際にもう１つのＰＥＣからの最後のセグメントのリードアウト領域に一致する。
【００８３】
ディザマトリクスに対する総体的な目標は、濃度レベルとドットゲイン特性を提供し、重なり合い領域に渡る各ポイントの各濃度レベルに対する通常のディザセルを調和させることである。ディザマトリクスのセットは、このプリントエンジン／コントローラ（ＰＥＣ）によってアドレス指定されたセグメントに対して定義される。このディザマトリクスのセットは、まとめてマルチセグメントディザマトリクスと呼ばれる。
・ 中央領域ディザマトリクスは、通常のディザマトリクスであり、（所与のドットラインの中央領域における最初のドットに使用されるディザマトリクス値は、セグメントとその前のセグメントとの間の配置のために、期待した位置にならない場合があるが、）すべてのセグメントに対して同一であり得る。
・ セグメント対の各重なり合い領域に対するリードイン／リードアウトディザマトリクス。ＰＥＣで管理されたセグメントのセット全体に対するリードインおよびリードアウトも必要である。リードイン／リードアウトマトリクスの幅は、重なり合い領域における両セグメント内のドットの総数である。（１６〜２４の重なり合い幅に対応する）ドットの数は、３２〜４８と予測される。１セグメントに対するリードイン／リードアウトディザマトリクスおよび対応する隣りのセグメントに対するリードアウトセグメントは、サブドットの配置と、中央領域の開始時、完了時の中央領域ディザマトリクス内の位置とを考慮して、お互いにあいまって設計される。
・ 最初のセグメントに対するリードインディザマトリクスと、最後のセグメントに対するリードアウトディザマトリクス。これらは、ＰＥＣで管理されたセグメントの他のセットにおける類似のマトリクスに一致する。各セグメントはセグメントの最初のドットに対する中央領域ディザマトリクス内の水平方向のオフセットも特定する。これにより、重なり合うセグメントによって生じる最大２ドットまでの不揃いの補償を可能にする。この補償により、ディザマトリクス生成ソフトウェアは、よりフレキシブルになり、リードイン／リードアウトディザマトリクスのリードアウト成分の終わりでの任意の結合ポイントが得られる。
【００８４】
マルチセグメントディザマトリクスは、複数のラインに編成される。ラインの総数はディザマトリクスの高さに等しい。各ラインは、ダブルバッファスタイルで、外部ＤＲＡＭからローカルＤＭＡＵメモリにロードされる。１つのドットラインが生成されると、マルチセグメントディザマトリクスの現在のラインを参照して、マルチセグメントディザマトリクスの次のラインがロードされる。ディザマトリクスラインバッファは、ＨＣＵ状態機械からアドバンスライン信号が受信されると、交換される。
【００８５】
図１３において、マルチセグメントディザマトリクスからのラインの構成が示されている。
【００８６】
マルチセグメントディザマトリクスの単一ラインのサイズは、重なり合いサイズおよびセグメントの数に依存する。中央領域ディザマトリクスの幅が６４、重なり合い領域のサイズが３２ドット、セグメント数が１５とすると、６４＋３２＋３２＋（１４×（３２＋３２））が総エントリとなり、各エントリは８ビット＝１０２４バイトである。
【００８７】
ＤＲＡＭ記憶要求は、総６４Ｋバイトに対して、１ラインにつき１Ｋバイトで、６４ライン（ディザマトリクスの高さ）である。ＤＭＡＵは、ＤＲＡＭの各出力ラインから、これらのラインの１つをロードしなくてはならない。毎秒３０，０００ラインの最大プリント速度は、およそ３０ＭＢ／ｓｅｃとなる。
【００８８】
実際に、ＤＭＡＵは、ディザマトリクス選択ビットによって選択された、これらのマルチセグメントディザマトリクスの内、２つをサポートする。マトリクス２バリッド１ビットレジスタが設定されると、第２のディザマトリクスが使用される。それゆえ、ＤＲＡＭ記憶要求は１２８Ｋバイトで、ＤＲＡＭアクセスは、最大プリント速度で６０ＭＢ／ｓｅｃの総帯域幅を要する。それゆえ、ＤＭＡＵは、１バッファ当たり１０２４バイトの４つのラインバッファと、中央領域ディザマトリクス内の初期エントリ（各セグメントに対して１エントリ）として使用される１５のオフセットレジスタとを含む。
【００８９】
アドレス生成の工程は、以下の擬似コードで示される。
【００９０】
DdlBufferSelect=0
MatrixLineStartAddress=0（Ｍａｔｒｉｘ１の開始の６４Ｋバイトで並んだアドレスを参照する）
Load Matrix 1 address pointed to by MatrixLineStartAddress
If(Matrix2valid)
Load matrix 2,address pointed to by MatrixLineStartAddress + 64KBytes
EndIf
Do until end-of-page
currAdr=64
lineAdvance=0
dotAdvance=0
dot=1
segment=1
While(NOT lineAdvance)
CalculateEntry
EndWhile
DblBufferSelect=Not DblBufferSelect
MatrixLineStartAddress=(MatrixLineStartAdress+1)AND 63
Load Matrix 1 address pointed to by MatrixLineStartAddress
Load matrix 2 address pointed to by MatrixLineStartAddress + 64KBytes
EndDo
【００９１】
ここで、ＣａｌｃｕｌａｔｅＥｎｔｒｙは、以下の擬似コードによって示される単一のサイクル工程である。マトリクス２バリッドレジスタがクリアならば、ディザマトリクス選択ビットマップからの値に関わらず、第１のディザマトリクスが常に使用される。
【００９２】
Output matrix value read from:
DblBufferSelect,DitherMatrixSelect AND Matrix2Valid,CurrAdr
Output dotAdvance=NOT(((dot<32) AND (segment NOT==0) AND (dot0==0)) OR ((dot>1248)
AND(segment NOT=numSegments))
AND(dot0==0))
Output lineAdvance=((segment==numSegments) AND (dot==1280))
If((dot<32)OR(dot>1248))
CurrAdr=CurrAdr+1
Else If(dot==1248)
CurrAdr=NextOverlapAdr
Else If(dot==32)
NextOverlapAdr=CurrAdr
CurrAdr=CentralAreaFirst DotDitherOffset[segment]
Else
CurrAdr=(CurrAdr+1)AND 63
EndIf
If(dot==1280)
dot=1
segment=segnment+1
Else
dot=dot+1
EndIf
【００９３】
ドットカウンタおよびセグメントカウンタは、ドットをカウントするために使用され、非重なり合い期間中と、最初のセグメントのリードイン期間中と、最後のセグメントのリードアウト期間中とに実際のセグメント／ドットの組み合わせのみに応答する。重なり合い期間中は、ドットが交互にセグメントＳおよびセグメントＳ＋１に応答する。それゆえ、ドットアドバンスはこの期間中に１ドットおきにのみ与えられる。
【００９４】
各プリントヘッドセグメントは、その低速シリアルバス経由で照会され、セグメントの特性化ベクトルを返すことができる。複数のプリントヘッドから得られる特性化ベクトルは、プリントヘッド全体に対してノズル欠陥リストを形成するために組み合わされることができ、これにより、プリントエンジンはプリント中に欠陥のあるノズルを補償することが可能となる。欠陥のあるノズルの数が少ない限り、補償により得られる結果は、欠陥のないノズルのプリントヘッドによって得られる結果と大差はない。
【００９５】
特性化ベクトルのために３８４ビットを有する各セグメントは、以下を備える。
・シリアルナンバーおよびセグメント内のカラーに相当するナンバーを含む、６４ビットのフラグおよびプリントヘッドセグメント情報
・前のセグメントに関連する１６ビットの整列データ（０＝第１のセグメント）・残りのビットを使用した可変長の欠陥ノズルリスト
欠陥ノズルリストは、可変の長さで、欠陥のあるノズルの各セットは以下の構造を有する。
・５ビットのカウント（０＝リストの終了）
・３ビットのカラー
・カウント×１１ビット、１つの欠陥ノズルにつき１つのエントリ
フェードイン／フェードアウトディザマトリクスは、単にリードインおよびリードアウトではない。それらは、任意の不揃いの重なり合いに従って提供された場合、重なり合い領域に渡って一定のドットゲインが存在するように、共に定義される。
【００９６】
セグメント間の不揃いは重大な結果を招く。２つのセグメントが完璧に並んだドットでないと、第１のセグメント上のドットは、第２のセグメント上のドットと完璧に揃わない。第２のセグメント上の２つのドットが、第１のセグメント上の１つのドットと重なり合うこともあり得る。第１のセグメント上のドットが、第２のセグメント上のドットと共にプリントされた場合、２つのドットが結合して形成された巨大なドットが生じてしまうだろう。第１のセグメント上のドットがプリントされ、第２のセグメント上で重ね合ったドットがどちらもプリントされない場合、ドットの面積は半分になる。第１のケースはページに暗いストライプを形成し、第２のケースはページに白いストライプを形成する。どちらの結果も望ましくない。
【００９７】
上記不揃い問題の解決法は、重なり合い部分のドットゲインが略一定になるように、不揃いを考慮したディザセルを有し、暗い領域またはページ全体に生じるストライプが存在しないようにすることである。２つのセグメントが存在するので、２つのディザセルが必要である。１つをフェードアウトで、もう１つをフェードインと考えることができる。一定のドットゲインを作成するため、それらはお互いにあいまって使用しなくてはならない。異なる不揃いには、異なるディザセル対が必要なことは明らかであろう。ドット半分の不揃いによって生じる重なり合いは、ドット１／４の不揃いによって生じる重なり合いとは異なるであろう。それぞれの不揃いに対して異なったディザセルペアが必要である。共通ディザセル内の重なり合いの開始がどこかわかれば、より良いディザセルが生成されることができる。
【００９８】
不揃いのために、重なり合い領域の終わりに達したら、共通ディザセル内の（もし完璧なドットの配置が存在するならば）予期した場所を使用するかどうか、またはディザセルの異なる列内に存在する必要があるかどうかを知る必要もある。それゆえ、共通のディザセルのどの部分が特定のセグメント重なり合い対の終わりに添付されるかを特定するオフセット値が存在する。
【００９９】
それゆえ、セグメントの不揃いは、２つの目的に使用される。１つは、重なり合い領域に対するディザセル対を生成することである。ディザセル対は、共通のディザセル内の既知の位置と、ディザセルの選択された列とを接続するために生成されねばならない。選択された列は、ドットが完璧に揃ったセグメントの場合、予期した列となり、不揃いのセグメントの場合、隣接した列となるであろう。それゆえ、不揃いは、共通のディザセル内にどれだけオフセットさせるかを決定するために使用される。この場合に限定すると、不揃いおよび共通ディザセル内の位置を考慮して、各セグメントの重なり合い領域に対して、ディザマトリクスの異なる対が存在し、各重なり合いに対して１つの対が存在する。これらのディザセルを生成するための方法として、当該技術で多くの方法が知られている。ディザマトリクスセルの生成は、各プリントヘッドの不揃い対に対して一回行われる。すべてのプリントヘッドに対して一回で生成することもできる。例えば、ディザマトリクスセルは、１つのドット不揃いの最大１００倍までの、すべての不揃いに対して包括的なディザセル対リストを生成する三価染色体である。そのためには、６４００の総セットに対して１００×６４のディザセル対と１００×６４のオフセット値の生成が必要である。３２ドットの重なり合いおよび６４のディザセルの高さを想定すると、１ディザセル対に対して４ＫＢ、全部で１２．５Ｍバイトが必要である。これは、プリンタドライバのインストール用ＣＤ−ＲＯＭ（またはそれの同等物）上に容易に保存することができる。プリンタドライバのインストール中に、正しいディザセルが、接続されたプリントヘッドの不揃いを基に選択され、１５のセグメントプリントヘッドに対して全部で６４Ｋバイトが必要となる。ここで重要な点は、このプリントヘッドでは、ディザセルの生成は一回行えばよい。実際の６４００のディザセル（位置合わせはドット精度のわずか１００倍までと想定すると）は、焼きなましディザセル生成技術によって、容易に生成することができる。この「適合関数」は、簡単なドットゲイン計算であろう。焼きなましの目的は、標準ディザセルに比べ、ドットゲインの相違を最小限にすることである。
【０１００】
本明細書にわたっての目的は、本発明を任意の実施形態または特定の特徴の収集に限定すること無しに、本発明の好ましい実施形態を記載することである。当業者は特定の実施形態から、本発明の範囲に含まれ得る変形を実現できるものとする。
【図面の簡単な説明】
【図１】 マルチセグメントプリントヘッドを駆動することに適合されたプリントエンジンコントローラによって実行されるデータの流れおよび機能を示す図である。
【図２】 プリンタシステム構造全体のコンテキスト内のプリントエンジンコントローラを示す図である。
【図３】 プリントエンジンコントローラ構造を示す図である。
【図４】 図３のハーフトナー／合成器ユニット（ＨＣＵ）への外部インターフェースを示す図である。
【図５】 図４のＨＣＵの内部回路を示す図である。
【図６】 図５のドットマージャユニット内の工程を示すブロック図である。
【図７】 図５のドット再編成ユニット内の工程を示す図である。
【図８】 図５のラインローダ／フォーマットユニット（ＬＬＦＵ）内の工程を示す図である。
【図９】 図８のＬＬＦＵ内のカラーデータを生成するための内部回路を示す図である。
【図１０】 図９に記載のＬＬＦＵの構成要素を示す図である。
【図１１】 図９に記載のＬＬＦＵの構成要素を示す図である。
【図１２】 マルチセグメントプリントヘッドにおけるセグメントの重なり合い方法を示す図である。
【図１３】 マルチセグメントディザマトリクスからのラインの組成を示す図である。
【符号の説明】
１０ プリントエンジン／コントローラ
１１ 受け取ったドキュメント
１２ メモリバッファ
１３ ページ描写のラスタ化
１４ ページイメージの圧縮
１５ メモリバッファ
１６ ページイメージの伸張
１７ コントーン層のディザ化
１８ コントーン層に渡るブラック層の合成
１９ ネットページの赤外タグをＩＲ層へレンダリング
２０ ページのプリント
２２ ＲＩＰページから
２３ 「Ｍｅｍｊｅｔ」プリントヘッド
２４ メモリバッファ
２５ マスタＱＡチップ
２６ インクカートリッジＱＡチップ
２７ 高速シリアルインターフェース
２８ ＪＰＥＧデコーダ
２９ ハーフトナー／合成器
３０ タグエンコーダ
３１ ラインローダフォーマッタ
３２ プリントヘッドインターフェース
３３ 「Ｍｅｍｊｅｔ」プリントヘッド
３４ ６４ＭビットＤＲＡＭ
３５ ＣＰＵ
３６ シリアルインターフェース
３７ ４平面コントーンバッファ
３８ バイレベルスポット１バッファ
３９ バイレベルｄｍ選択バッファ
４０ バイレベルタグＦＩＦＯ
４１ ＬＬＦＵへ
４２ コントーンバッファプレーン
４３ スケールユニット
４４ 比較器１
４５ バイレベルスポット１バッファ
４６ バイレベルｄｍ選択バッファ
４７ バイレベルタグＦＩＦＯ
４８ ディザマトリクスアクセスユニット
４９ 比較器２
５０ 比較器３
５１ 比較器４
５２ ＡＮＤ
５３ ＡＮＤ
５４ ＡＮＤ
５５ ＡＮＤ
５６ ＡＮＤ
５７ マージンユニット
５８ ドットマージャ
５９ ドットレオグ
６０ ＯＲ
６１ ビット
６２ ３２ビットワイドシフトレジスタＡ
６３ ３２ビットワイドシフトレジスタＢ
６４ 状態機械
６５ １６ビットワイドシフトレジスタＣ
６７ ドットデータの６プレーン
６８ プリントヘッドインターフェース（ＰＨＩ）へ
６９ ＰＨＩから
７０ カラー２ＯＥスプリット
７１ ６×２４００バイトバッファＥ
７２ ６×２４００バイトバッファＦ
７３ カラー１ドットサブバッファ
７４ カラー２ドットサブバッファ
７５ カラー３ドットサブバッファ
７６ カラー４ドットサブバッファ
７７ カラー５ドットサブバッファ
７８ カラー６ドットサブバッファ
７９ データイン
８０ ９０ビットトランスファレジスタ
８１ ３２ビットレジスタＯＥ1
８２ ３００×３２ビットバッファＡおよびＢ
８３ ３２ビットワイドＯＥN
８４ ２０×３２ビットバッファＣおよびＤ
８５ アウトプットバリッド
８６ ４０×６４ビットカラーＮバッファ
８７ カラーＮライトイネーブル
８９ ＤＲＡＭインターフェース
９０ データバス
９１ パラレルインターフェース
１０６ セグメントＳ
１０７ セグメントＳ＋１
１０８ リードアウト
１０９ リードイン
１１０ 中央領域
１１１ 中央領域。
Claims (5)
- 端から端まで配置された複数のプリントヘッドチップから、各プリントヘッドチップの終端部が、隣り合ったチップの終端部と重なり合うように、作成されたマルチセグメントプリントヘッド用プリントデータを作成する方法であって、
前記マルチセグメントプリントヘッド用のディザマトリクスのセットを生成する工程であって、
（Ｎ−１）番目のプリントヘッドチップのノズルと重なり合うリードイン領域におけるＮ番目のプリントヘッドチップのノズル用のリードインディザマトリクスを生成する工程と、
前記Ｎ番目のプリントヘッドチップのノズルと重なり合うリードアウト領域における前記（Ｎ−１）番目のプリントヘッドチップのノズル用のリードアウトディザマトリクスを生成する工程と、
前記プリントヘッドチップのそれぞれのリードイン領域とリードアウト領域の間の各プリントヘッドチップの中央部分におけるノズル用の共通ディザマトリクスを生成する工程とからなる、前記ディザマトリクスのセットを生成する工程と、
プリントデータを受け取る工程と、
前記ディザマトリクスセットにアクセスし、前記複数のプリントヘッドチップの前記重なり合い部分に渡って最終画像に略一定のドットゲインを保持するために、１つ又は複数の前記リードインディザマトリクス、前記リードアウトディザマトリクス、及び前記共通ディザマトリクスを使用して、前記受け取ったデータをディザ化する工程と、
を備える方法。 - 前記リードインディザマトリクスは、前記Ｎ番目のプリントヘッドチップの前記リードイン領域におけるノズルのフェードインを行なうために値をディザ化し、
前記リードアウトディザマトリクスは、前記（Ｎ−１）番目のプリントヘッドチップの前記リードアウト領域におけるノズルのフェードアウトを行なうために値をディザ化し、
前記フェードインと前記フェードアウトとを組み合わせて、前記重なり合い部分に渡って略一定のドットゲインを得る、請求項１に記載のプリントデータを作成する方法。 - 前記Ｎ番目のプリントヘッドチップ及び前記（Ｎ−１）番目のプリントヘッドチップの不揃いを決定し、前期決定された不揃いを用いて前記共通ディザマトリクスの第１の列を決定するステップを更に備える、請求項１に記載のプリントデータを作成する方法。
- 前記不揃いは、各プリントヘッドチップについて保存された特性化ベクトルから決定され、前記特性化ベクトルは、各プリントヘッドチップの、前のプリントヘッドチップに関する配置データを格納している、請求項３に記載のプリントデータを作成する方法。
- 前記プリントヘッド全体に対するノズル欠陥リストを作成するため、前記複数のプリントヘッドチップのそれぞれから前記特性化ベクトルを組み合わせるステップを更に備える、請求項４に記載のプリントデータを作成する方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/AU2000/000756 WO2002002339A1 (en) | 2000-06-30 | 2000-06-30 | Printing with a multi-segment printhead |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004501012A JP2004501012A (ja) | 2004-01-15 |
| JP4603236B2 true JP4603236B2 (ja) | 2010-12-22 |
Family
ID=3700835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002506943A Expired - Lifetime JP4603236B2 (ja) | 2000-06-30 | 2000-06-30 | マルチセグメントプリントヘッドでのプリント |
Country Status (9)
| Country | Link |
|---|---|
| EP (1) | EP1303416B1 (ja) |
| JP (1) | JP4603236B2 (ja) |
| CN (1) | CN1234532C (ja) |
| AT (1) | ATE405097T1 (ja) |
| AU (2) | AU2000253746B2 (ja) |
| DE (1) | DE60039920D1 (ja) |
| IL (1) | IL166421A0 (ja) |
| WO (1) | WO2002002339A1 (ja) |
| ZA (1) | ZA200210183B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6795215B1 (en) | 2000-05-23 | 2004-09-21 | Silverbrook Research Pty Ltd | Print engine/controller and printhead interface chip incorporating the engine/controller |
| GB2387817A (en) * | 2002-04-27 | 2003-10-29 | Hewlett Packard Co | Page wide array inkjet printer having halftone controller and multiple printheads, each printing different image strips. |
| JP5298471B2 (ja) * | 2007-07-11 | 2013-09-25 | セイコーエプソン株式会社 | ラインプリンタ、ディザマスク作成方法、ハーフトーン処理プログラム、記録媒体及びディザマスク |
| JP2009018481A (ja) | 2007-07-11 | 2009-01-29 | Seiko Epson Corp | プリンタ |
| JP2009208460A (ja) * | 2007-12-06 | 2009-09-17 | Seiko Epson Corp | 画像処理装置と画像形成装置、および画像形成方法 |
| JP2011189512A (ja) * | 2010-03-11 | 2011-09-29 | Seiko Epson Corp | 液体噴射装置、及び、液体噴射方法 |
| JP5434819B2 (ja) * | 2010-06-28 | 2014-03-05 | ブラザー工業株式会社 | ディザマトリクス選択装置及びディザマトリクス選択プログラム |
| WO2016057029A1 (en) * | 2014-10-08 | 2016-04-14 | Hewlett-Packard Development Company, L.P. | Generating halftone data for a three-dimensional object |
| CN112394887A (zh) * | 2019-08-17 | 2021-02-23 | 森大（深圳）技术有限公司 | Onepass打印数据高效率处理方法、装置、设备及存储介质 |
| CN111152568B (zh) * | 2020-01-20 | 2021-03-16 | 东莞炜煌打印机有限公司 | 一种热敏打印机分段打印方法、装置及热敏打印机 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101051A (ja) * | 1983-11-09 | 1985-06-05 | Fuji Xerox Co Ltd | 多色記録方式 |
| JP2980429B2 (ja) * | 1991-09-02 | 1999-11-22 | キヤノン株式会社 | 画像形成装置 |
| US5600354A (en) * | 1992-04-02 | 1997-02-04 | Hewlett-Packard Company | Wrap-around flex with address and data bus |
| US5450099A (en) * | 1993-04-08 | 1995-09-12 | Eastman Kodak Company | Thermal line printer with staggered head segments and overlap compensation |
| WO1995006911A1 (en) * | 1993-09-01 | 1995-03-09 | Canon Information Systems Research Australia Pty. Ltd. | Method for the creation of dither matrices |
| JPH0781049A (ja) * | 1993-09-16 | 1995-03-28 | Canon Inc | インクジェット記録装置および該装置を備えた情報処理システム |
| US5373347A (en) * | 1994-02-14 | 1994-12-13 | Metrum, Inc. | Staggered multiple CRT's in a photographic process printer |
| US5854882A (en) * | 1994-04-08 | 1998-12-29 | The University Of Rochester | Halftone correction systems |
| AUPM719494A0 (en) * | 1994-08-01 | 1994-08-25 | Canon Information Systems Research Australia Pty Ltd | Dither method and apparatus |
| US6022094A (en) * | 1995-09-27 | 2000-02-08 | Lexmark International, Inc. | Memory expansion circuit for ink jet print head identification circuit |
| JP3245361B2 (ja) * | 1996-07-30 | 2002-01-15 | キヤノン株式会社 | 画像記録装置および画像記録システム |
| JP3292104B2 (ja) * | 1996-10-01 | 2002-06-17 | セイコーエプソン株式会社 | 印刷装置，画像記録方法およびそのプログラムを記録した記録媒体 |
| EP0914950A3 (en) * | 1997-11-06 | 1999-12-08 | Xerox Corporation | An ink jet printhead assembled from partial width array printheads |
| JPH11334051A (ja) * | 1998-05-28 | 1999-12-07 | Toshiba Tec Corp | インクジェット記録装置 |
| DE69839049T2 (de) * | 1998-11-03 | 2009-08-27 | Agfa Graphics N.V. | Rasterungsverfahren und Rasterungssystem für überlappende Unterbilder |
| AUPP993399A0 (en) * | 1999-04-22 | 1999-05-20 | Silverbrook Research Pty Ltd | Micro-mechanical system fabrication method(mems16) |
-
2000
- 2000-06-30 CN CN00819712.1A patent/CN1234532C/zh not_active Expired - Lifetime
- 2000-06-30 DE DE60039920T patent/DE60039920D1/de not_active Expired - Lifetime
- 2000-06-30 JP JP2002506943A patent/JP4603236B2/ja not_active Expired - Lifetime
- 2000-06-30 AU AU2000253746A patent/AU2000253746B2/en not_active Ceased
- 2000-06-30 EP EP00938329A patent/EP1303416B1/en not_active Expired - Lifetime
- 2000-06-30 WO PCT/AU2000/000756 patent/WO2002002339A1/en active IP Right Grant
- 2000-06-30 AT AT00938329T patent/ATE405097T1/de not_active IP Right Cessation
- 2000-06-30 AU AU5374600A patent/AU5374600A/xx active Pending
-
2002
- 2002-12-17 ZA ZA200210183A patent/ZA200210183B/en unknown
-
2005
- 2005-01-20 IL IL16642105A patent/IL166421A0/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1454158A (zh) | 2003-11-05 |
| JP2004501012A (ja) | 2004-01-15 |
| AU5374600A (en) | 2002-01-14 |
| DE60039920D1 (de) | 2008-09-25 |
| EP1303416A4 (en) | 2004-08-18 |
| AU2000253746A1 (en) | 2002-04-11 |
| IL166421A0 (en) | 2006-01-15 |
| EP1303416B1 (en) | 2008-08-13 |
| ZA200210183B (en) | 2003-08-27 |
| AU2000253746B2 (en) | 2004-07-08 |
| EP1303416A1 (en) | 2003-04-23 |
| WO2002002339A1 (en) | 2002-01-10 |
| CN1234532C (zh) | 2006-01-04 |
| ATE405097T1 (de) | 2008-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6747760B2 (en) | Print engine controller for a multi-segment printhead | |
| JP2005529001A (ja) | プリント・エンジンに関連する改良 | |
| JP4603236B2 (ja) | マルチセグメントプリントヘッドでのプリント | |
| US20080186517A1 (en) | Printer Controller For Inkjet Print Head | |
| US6859289B1 (en) | Print engine/controller with color mask | |
| US6394573B1 (en) | Printing with a multi-segment printhead | |
| JP4546697B2 (ja) | インクドロッププリンタ | |
| US20050035984A1 (en) | Print engine/controller for driving an inkjet printhead | |
| KR100662590B1 (ko) | 멀티-세그먼트 프린트헤드를 가진 프린팅 | |
| JPH0872355A (ja) | プリント方法及びプリンタシステム | |
| AU2004214601B2 (en) | A print engine for a pagewidth printhead incorporating micro-electromechanical nozzle arrangements | |
| US7525677B2 (en) | Inkjet printer having image decoding controller | |
| JPH11504280A (ja) | 印刷ジョブ・メークアップ・システム | |
| JP3171908B2 (ja) | 画像出力装置及び画像出力方法 | |
| US20040227965A1 (en) | Dot data creation process with saved memory capacity | |
| US20050225584A1 (en) | Ink drop printer with print engine controller | |
| JP7332367B2 (ja) | 画像処理装置、及び画像処理方法 | |
| JP4222303B2 (ja) | 画像形成装置 | |
| KR100714810B1 (ko) | 다중으로 동작하는 프린트 엔진/컨트롤러 및 다중 프린트엔진/컨트롤러에 의해 구동되는 프린트헤드 | |
| JP3703273B2 (ja) | 画像データ変換装置、画像データ変換装置を具えた印字装置および画像データ変換方法 | |
| JPH0698154A (ja) | 網点記録装置 | |
| KR100702467B1 (ko) | 컬러 마스크를 갖는 프린트 엔진/컨트롤러 | |
| KR100702464B1 (ko) | 프린트 엔진/컨트롤러 및 그것을 내장하는 프린트 헤드인터페이스 칩 | |
| JP2000203103A (ja) | プリンタの画像デ―タ処理装置 | |
| JPH06316111A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4603236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |