JP4599960B2

JP4599960B2 - 固体撮像素子

Info

Publication number: JP4599960B2
Application number: JP2004271113A
Authority: JP
Inventors: 敦正垣; 郁夫吉原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-09-17
Filing date: 2004-09-17
Publication date: 2010-12-15
Anticipated expiration: 2024-09-17
Also published as: JP2006086407A

Description

本発明は、光電変換部を含む画素内の素子分離に絶縁層中にシールド電極を埋設して形成される素子分離部を用いた固体撮像素子に関し、特に画素内の電位安定化を図るためのコンタクト構造の改良に関するものである。

従来のＣＭＯＳイメージセンサにおいて、フォトダイオード（光電変換部）ＰＤを含む画素内の素子分離部としては特許文献１に開示される酸化膜分離層が用いられていた。また、半導体基板上に設けた絶縁層中にシールド電極を埋設した素子分離部を用いる方法が知られている。
図３はこのような素子分離部の構造を示す図であり、図３（Ａ）はフォトダイオード周辺の平面図、図３（Ｂ）は図３（Ａ）のＢ−Ｂ´線断面図である。
一般に、イメージセンサのフォトダイオード２０は、シリコン基板１０に形成したＰ型ウェル領域１１中にＮ型不純物注入による電子蓄積領域を設け、その上面に高濃度のＰ型不純物注入による正孔蓄積領域を設けた構成が採用されている。
また、フォトダイオード２０によって蓄積された電子は、読み出しトランジスタのドレイン部２１に転送される構成となっており、フォトダイオード２０とドレイン部（ＦＤ）２１との間には、ゲート絶縁膜２２を介して転送電極２３が配置されている。
そして、図示の例では、フォトダイオード２０とドレイン部２１を包囲する状態で素子分離部３０が形成されている。この素子分離部３０は、絶縁層３１の内部に導電層よりなるシールド電極３２を埋設したものであり、フォトダイオード２０とドレイン部２１を隣接する素子から分離している。なお、転送電極２３の一部が絶縁層３１の上に乗り上げる状態で配置されている。
（例えば特許文献１参照）。
特開２００４−１９３５００号公報

ところで、上述のような素子分離部では、確実な素子分離状態を得るために、シールド電極３２の電位を安定させる必要があり、そのためのコンタクト部を設けることが必要となっている。
図４はこのシールド電極用のコンタクト部の例を示す図であり、図４（Ａ）はフォトダイオード周辺の平面図、図４（Ｂ）は図４（Ａ）のＣ−Ｃ´線断面図である。
図示のように、コンタクト部のプラグ４１は絶縁層３１の上面からシールド電極３２に接触する状態で配置され、シールド電極３２の電位を安定化している。
また、フォトダイオード２０の安定した特性を得るためには、Ｐ型ウェル領域１１の電位を安定化する必要があり、そのためのコンタクト部を設けることが必要となっている。
さらに、上述した正孔蓄積領域用のＰ型層２０Ｂによる正孔のアキュミレーションを安定して行うためにはＰ型層２０Ｂの電位を供給する必要もある。
図５はこのＰ型ウェル領域用のコンタクト部の例を示す図であり、図５（Ａ）はフォトダイオード周辺の平面図、図５（Ｂ）は断面図である。
図示のように、フォトダイオード２０は、上述した電子蓄積領域用のＮ型層２０Ａと正孔蓄積領域用のＰ型層２０Ｂとを有しており、コンタクト部のプラグ５１はフォトダイオード２０のＰ型層２０Ｂに接触し、このＰ型層２０Ｂを介してＰ型ウェル領域１１に接続され、Ｐ型層２０ＢとＰ型ウェル領域１１の電位を安定化している。

そして、以上のようなシールド電極用のコンタクト部とＰ型ウェル領域用のコンタクト部は、画素の外部に設けることも可能であるが、所望の特性を得るために、同一の画素内に設けることも必要となる場合がある。
図６は同一画素内にシールド電極用のコンタクト部とＰ型ウェル領域用のコンタクト部を設けた場合の例を示す図であり、図６（Ａ）はフォトダイオード周辺の平面図、図６（Ｂ）は断面図である。
図示のように、シールド電極用のコンタクト部のプラグ４２は絶縁層３１の上面からシールド電極３２に接触する状態で配置され、シールド電極３２の電位を安定化している。
また、Ｐ型ウェル領域用のコンタクト部のプラグ５２はフォトダイオード２０のＰ型層２０Ｂに接触し、このＰ型層２０Ｂを介してＰ型ウェル領域１１に接続され、Ｐ型ウェル領域１１の電位を安定化している。

しかしながら、このように同一画素内にシールド電極用のコンタクト部とＰ型ウェル領域用のコンタクト部を設けた場合、画素内に２つのコンタクト部が必要となり、画素の微細化においてコンタクト部の配置面積がフォトダイオードの開口率を下げる原因となり、感度の低下等、微細化に伴う撮像特性の悪化を助長するという問題がある。
また、シールド電極は、６０ｎｍ前後の薄膜ポリシリコン等によって形成するため、コンタクト形成時にシールド電極を突き抜けてしまう危険性があり、安定したコンタクト抵抗を得ることが難しいという課題もある。
さらに、Ｐ型ウェル領域に安定したコンタクトを形成するためにはＰ型ウェル領域用のコンタクト部のプラグ５２の直下の基板表面領域にＰ＋拡散層５３を形成する必要がある。この際、フォトダイオードのＮ層２０とＰ＋拡散層５３との電界は十分に小さくしないと、画素のノイズの原因になるという課題もある。

そこで本発明は、同一画素内のシールド電極用のコンタクト部とＰ型ウェル領域用のコンタクト部を形成する場合にコンタクト部の配置面積を縮小できるとともに、適正なコンタクト部の形成を容易化でき、画素の微細化や撮像特性の改善に寄与できる固体撮像素子を提供することを目的とする。

上述の目的を達成するため、本発明の固体撮像素子は、半導体基板に設けられたウェル領域中に形成される光電変換部と、前記半導体基板上に設けられた絶縁層中にシールド電極を埋設して形成される素子分離部と、前記ウェル領域と前記シールド電極の電位安定化を行う共用コンタクト部とを有することを特徴とする。

本発明の固体撮像素子によれば、光電変換部を設けたウェル領域の電位安定化と素子分離部の絶縁層に埋設されたシールド電極の電位安定化を行う共用コンタクト部を設けたことから、例えば同一画素内のウェル領域とシールド電極の電位安定化のためのコンタクトを１本の共用コンタクト部で実現でき、コンタクト部の形成箇所の削減によって配置面積を縮小でき、画素の微細化や撮像特性の改善に寄与できる。また、コンタクト部の形成箇所を削減することで、適正なコンタクト部の形成を容易化でき、この点からも特性の安定化に寄与できる。

本発明の実施の形態では、同一画素内のシールド電極用のコンタクト部とＰ型ウェル領域用のコンタクト部を共用コンタクト部によって形成する。具体的には、半導体基板に設けられたウェル領域中に形成される光電変換部と、光電変換部に蓄積された電子が転送されるドレイン部と、光電変換部とドレイン部との間に設けられた転送電極と、半導体基板上に設けられた絶縁層と、絶縁層中に埋設された導電層から成るシールド電極とから形成され、光電変換部及びドレイン部を隣接する他の素子から分離する素子分離部とを有する。さらに、ウェル領域の一部が素子分離部の下部まで延在されて配置され、同一画素内において、素子分離部の絶縁層と導電層とを貫通し、素子分離部の下部まで延在されたウェル領域に接続する共用コンタクト部を備える。

図１は固体撮像素子の要部の構造を示す図であり、図１（Ａ）はフォトダイオード周辺の平面図、図１（Ｂ）は図１（Ａ）のＡ−Ａ´線断面図である。
図示のように、フォトダイオード１２０と読み出しトランジスタのドレイン部（ＦＤ）１２１が、シリコン基板１１０に形成したＰ型ウェル領域１１１に形成されており、フォトダイオード１２０とドレイン部１２１との間に、ゲート絶縁膜１２２を介して転送電極１２３が配置されている。
また、フォトダイオード１２０とドレイン部１２１を包囲する状態で素子分離部１３０が形成されている。この素子分離部１３０は、絶縁層１３１の内部に導電層よりなるシールド電極１３２を埋設したものであり、フォトダイオード１２０とドレイン部１２１を隣接する素子から分離している。

そして、このような画素内の素子構造において、シリコン基板１１０のＰ型ウェル領域１１１の電位安定化と素子分離部１３０のシールド電極１３２の電位安定化を行う共用コンタクト部１４０が設けられている。
以下、本実施例の共用コンタクト構造について説明する。
まず、図１（Ｂ）に示すように、シリコン基板１１０のＰ型ウェル領域１１１の一部は、素子分離部１３０の下部に配置されており、素子分離部１３０の絶縁層１３１の下面にはＰ型ウェル領域１１１の上面に臨む状態で開口部１３３が形成されており、この開口部１３３を通してシールド電極１３２がＰ型ウェル領域１１１に接触している。
また、Ｐ型ウェル領域１１１の上面には、絶縁層１３１の開口部１３３に対応する位置にＰ＋の高濃度拡散層１１２が形成されており、この高濃度拡散層１１２を介してシールド電極１３２とＰ型ウェル領域１１１とが電気的に導通している。
そして、素子分離部１３０の上部には、共用コンタクト部１４０のプラグ１４１が設けられ、絶縁層１３１の上部を貫通してシールド電極１３２に接触している。

したがって、本実施例の共用コンタクト構造では、共用コンタクト部１４０のプラグ１４１がシールド電極１３２に接続され、さらにこのシールド電極１３２及び高濃度拡散層１１２を介してＰ型ウェル領域１１１に接続され、共通の基準電位（例えばＧＮＤ等）に保持される。
この結果、同一画素内にＰ型ウェル領域１１１とシールド電極１３２のコンタクトを個別に設ける場合に比べて、コンタクトの数を削減でき、コンタクトの配置面積の縮小によって画素の微細化や開口率の拡大による撮像特性の向上等に貢献できる。

また、本実施例のように、Ｐ型ウェル領域１１１の上にシールド電極１３２を配置し、その上方からコンタクトプラグを形成する構成により、加工誤差によってコンタクトホールを深く形成した場合でも、適正なコンタクト状態を維持できる効果がある。
例えば、図２に示すように、コンタクトプラグ１４１が素子分離部１３０の下面を突き抜けたように形成された場合でも、コンタクトプラグ１４１とシールド電極１３２及びＰ型ウェル領域１１１との導通状態は維持できる。したがって、エッチング等の加工精度を厳格に制御する必要性が小さくなり、形成工程の容易化を実現できる。

なお、図２では、加工時の誤差によってコンタクトプラグ１４１の下端がＰ型ウェル領域１１１まで到達した場合を説明したが、このような素子構造を意図的に採用してもよい。すなわち、コンタクトプラグ１４１がシールド電極１３２を貫通してＰ型ウェル領域１１１の高濃度拡散層１１２まで到達させるような構造とし、シールド電極１３２とＰ型ウェル領域１１１（高濃度拡散層１１２）に直接コンタクトプラグ１４１を接触させて、より確実なコンタクトをとるようにしてもよい。このような構成も本発明に含まれるものとする。
また、上述した実施例では、同一画素内の素子分離部とウェル領域との共用コンタクト部を設ける場合について説明したが、素子のレイアウトによっては、隣接する画素のウェル領域と素子分離部とを一部延在させて重ね合わせ、上述した共用コンタクト部を設けるような構成も可能であり、このような構成も本発明に含まれるものとする。
さらに、図１（Ｂ）に示すＰ＋の高濃度拡散層１１２は通常イオン注入によって形成されるが、別の実施例として高濃度拡散層１１２をシールド電極１３２からの拡散によって形成することも可能である。この場合、高濃度拡散層１１２は非常に浅い接合として形成することが可能になるため、フォトダイオード１２０との電界を緩和してノイズを抑制することができる利点も生ずる。このような構成例も本発明に含まれるものとする。

本発明の実施例による固体撮像素子の要部の構造を示す平面図及び断面図である。図１に示す固体撮像素子において共用コンタクト部に加工誤差が生じた状態を示す断面図である。従来の固体撮像素子の一例を示す平面図及び断面図である。従来の固体撮像素子の他の例を示す平面図及び断面図である。従来の固体撮像素子のさらに他の例を示す平面図及び断面図である。従来の固体撮像素子のさらに他の例を示す平面図及び断面図である。

符号の説明

１１０……シリコン基板、１１１……Ｐ型ウェル領域、１１２……高濃度拡散層、１２０……フォトダイオード、１２１……ドレイン部、１２２……ゲート絶縁膜、１２３……転送電極、１３０……素子分離部、１３１……絶縁層、１３２……シールド電極、１３３……開口部、１４０……共用コンタクト部、１４１……コンタクトプラグ。

Claims

半導体基板に設けられたウェル領域中に形成される光電変換部と、
前記光電変換部に蓄積された電子が転送されるドレイン部と、
前記光電変換部と前記ドレイン部との間に設けられた転送電極と、
前記半導体基板上に設けられた絶縁層と、前記絶縁層中に埋設された導電層から成るシールド電極とから形成され、前記光電変換部及び前記ドレイン部を隣接する他の素子から分離する素子分離部と、を有し、
前記ウェル領域の一部が前記素子分離部の下部まで延在されて配置され、
同一画素内において、前記素子分離部の前記絶縁層と前記導電層とを貫通し、前記素子分離部の下部まで延在された前記ウェル領域に接続する共用コンタクト部を備える
固体撮像素子。
前記共用コンタクト部は、前記ウェル領域において前記半導体基板の表面側に形成されている高濃度拡散層に接続されている請求項１記載の固体撮像素子。