JP4599224B2

JP4599224B2 - 通信装置

Info

Publication number: JP4599224B2
Application number: JP2005143334A
Authority: JP
Inventors: 康一古賀
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2005-05-16
Filing date: 2005-05-16
Publication date: 2010-12-15
Anticipated expiration: 2025-05-16
Also published as: JP2006319926A

Description

本発明は通信装置に関し、特にその受信信号の品質を高める技術に関する。

通信装置には、ＰＬＬ(Phase Locked Loop，位相ロックドループ)回路を用いて通信信号などの入力信号の周波数を制御しているものがある。このＰＬＬ回路の例を図４に示す。同図に示すように、ＰＬＬ回路１１０は、ＶＣＴＣＸＯ(Voltage Controlled Temperature Compensated Crystal Oscillator，電圧制御温度補償発振器)１１２が発振する基準信号と、該基準信号の周波数をＲ分周するＲ分周器１１４と、ＶＣＯ(Voltage Controlled Oscillator，電圧制御発振器)１２０から出力される比較対象信号をＮ分周するＮ分周器１２４と、を含み、Ｒ分周された基準信号とＮ分周された比較対象信号の位相を位相比較器１１６において比較することにより、Ｒ分周器１１４の分周値及びＮ分周器１２４の分周値に応じた周波数の周波数制御用信号を出力する。そして、出力した周波数制御用信号をＶＣＯ１２０に入力し、ＶＣＯ１２０は周波数制御用信号に応じた周波数の周波数変換用信号を出力し、ミキサ(Mixer，混合器)１２８に対して入力する。ミキサ１２８は、入力される周波数変換用信号と、入力される通信信号と、を混合することにより、当該ミキサ１２８に入力される通信信号の周波数を制御する。

近年は、このＮ分周器１２４の分周値を規則的に変更することにより擬似的な分数分周を実現したことで、周波数変換用信号の周波数をよりきめ細かく制御することができるようになったフラクショナル−Ｎ方式のＰＬＬ回路１１０が広く使用されている。

しかしながら、フラクショナル−Ｎ方式のＰＬＬ回路１１０では上述のようにしてＮ分周器１２４の分周値が変更されるため、Ｒ分周された基準信号（以下、基準信号の周波数を基準周波数という）と、Ｎ分周された比較対象信号（以下、比較対象信号の周波数を比較周波数という）と、の間に位相誤差が生ずる。この位相誤差は、ミキサ１２８から出力される通信信号のスプリアスを生ずる原因となる。そして、このスプリアスが生ずると、通信信号の受信品質が悪くなってしまう。

従来、このスプリアスを低減するために種々の方式が考案されてきた。例えばフラクショナル−Ｎ方式のうちの一方式であるΣΔ変調方式のＰＬＬ回路１１０がその一つである。

ΣΔ変調方式のＰＬＬ回路１１０はΣΔ変調器１２６を備える。ΣΔ変調器１２６は、予め設定された変調次数に応じた数の分周値を用い、その中から疑似乱数に応じて逐次ランダムに選択した分周値がＮ分周器１２４の分周値となるように設定することにより、Ｎ分周器１２４の分周によって発生する通信信号のフラクショナルスプリアスに変調をかけ、当該フラクショナルスプリアスを高周波帯域に拡散させる。そして、出力信号をループフィルタに通すことによって高周波成分を取り除き、スプリアスをなくすことを実現している。

なお、特許文献１には、ＰＬＬの一使用例が記載されている。
特開平１０−７５１６０号公報

ところで、ＰＬＬ回路においては帰還回路を利用するため、その出力が安定するまでにある程度の時間がかかる。利用用途によっては、この時間（ロックアップタイム）をできるだけ短くすることが求められる場合がある。このような場合、通常は、ＬＰＦの時定数を小さくすることによりロックアップタイムを短くしようとする。ただし、フィルタの時定数を小さくすると、ＰＬＬ回路の対雑音特性が劣化する。この対雑音特性を改善するため、Ｎ分周器の分周値をできるだけ小さくするようにしている場合がある。

一般的に、ＰＬＬ回路から発生する位相雑音は以下の式（１）で表現される。
ＰＬＬ位相雑音＝ＰＬＬのＣ／Ｎ比＋１０×ｌｏｇ（比較周波数）＋２０×ｌｏｇ（Ｎ分周器の分周値）・・・（１）

また、比較周波数とＮ分周器の分周値の関係は、以下の式（２）となる。
比較周波数＝（周波数変換用信号の周波数）／（Ｎ分周器の分周値）・・・（２）

式（２）により示されるように比較周波数とＮ分周器の分周値とは反比例の関係にあるが、そうだとしても、式（１）により、Ｎ分周器の分周値を小さくすると、ＰＬＬ回路の位相雑音は小さくなる。このため、Ｎ分周器の分周値をできるだけ小さくすることによりＰＬＬ回路の対雑音特性を改善できるのである。

しかしながら、Ｎ分周器の分周値が整数であると、周波数変換用信号の周波数の設定間隔は粗くなる。周波数変換用信号の周波数は、基準周波数のＮ／Ｒ倍となるからである。通信システムによっては、より細かく周波数変換用信号の周波数を制御することが要求される。そこで、上述したフラクショナル−Ｎ方式のＰＬＬ回路が使用されるのである。ただし、上述したように、フラクショナル−Ｎ方式のＰＬＬ回路ではフラクショナルスプリアスが発生する。すなわち、Ｎ分周器の分周値を分数αとすると、比較周波数のα倍、２α倍、・・・といったフラクショナルスプリアスが発生する。そして、特にＮ分周器の分周値を小さくしている場合、このフラクショナルスプリアスは通信信号に悪影響を与える帯域に残ることとなる。このため、受信品質がよくならなくなる。このように、これまで、ロックアップタイムの短縮と、受信品質の向上と、を両立することは困難であった。

本発明は上記課題に鑑みてなされたもので、その目的の一つは、ロックアップタイムの短縮と、受信品質の向上と、を両立することのできる通信装置を提供することにある。

上記課題を解決するための本発明に係る通信装置は、ＰＬＬ回路を用いて受信信号の周波数変換を行う通信装置において、前記ＰＬＬ回路の次数を変更する次数変更手段と、前記周波数変換後の受信信号の品質を示す品質情報を取得する品質情報取得手段と、を含み、前記次数変更手段は、前記品質情報により示される品質が所定条件を満たすように、前記次数を変更する、ことを特徴とする。

このようにすることにより、ＰＬＬ回路を用いた周波数変換後の受信信号の品質が所定条件を満たしたところでＰＬＬ回路の次数を決定することができる。つまり、ＰＬＬ回路の次数によって受信品質を高めることができるので、Ｎ分周器の分周値によらず受信品質を高めることができ、ロックアップタイムの短縮と、受信品質の向上と、を両立することができるようになる。

また、前記ＰＬＬ回路は、ΣΔ変調回路を含んで構成され、前記次数変更手段は、前記ΣΔ変調回路により前記ＰＬＬ回路のΣΔ変調の次数を変更する、こととしてもよい。

ΣΔ変調回路によれば、Ｎ分周器の分周値を多数の候補の中からランダムに選択することができるので、ΣΔ変調回路を使用しない場合に比べ、きめ細かくＰＬＬ回路の次数を変更することができるようになる。このため、より精密に受信品質を制御することができるので、結果として受信品質を高めることができる。

なお、前記次数変更手段は、前記品質情報により示される品質が所定条件を満たした場合の前記次数を、前記ＰＬＬ回路の次数として決定する、こととしてもよい。

本発明の実施の形態について、図面を参照しながら説明する。

図１は、本実施の形態にかかる通信装置１の回路構成を示すシステム構成図である。同図に示すように、通信装置１は、ＰＬＬ(Phase Locked Loop，位相ロックドループ)回路１０、デシメーション(Decimation，間引き器)３０、検波器３２、妨害波除去前ＲＳＳＩ(Receive Signal Strength Indication，受信信号強度)取得部３４、デジタルフィルタ３６、検波器３８、妨害波除去後ＲＳＳＩ取得部４０、受信品質判定部４２、及び次数制御部４４を含んで構成されている。

また、ＰＬＬ回路１０は、ＶＣＴＣＸＯ(Voltage Controlled Temperature Compensated Crystal Oscillator，電圧制御温度補償発振器)１２、Ｒ分周器１４、位相比較器１６、ＬＰＦ(LooP Filter，ループフィルタ)１８、ＶＣＯ(Voltage Controlled Oscillator，電圧制御発振器)２０、ディバイダ(Divider，分配器)２２、Ｎ分周器２４、ΣΔ変調器２６、ミキサ(Mixer，混合器)２８を含んで構成されている。

ＰＬＬ回路１０は、通信装置１が図示しない受信部により受信した通信信号の周波数を変換し、デシメーション３０に出力する。

ここで、ＰＬＬ回路１０による周波数変換について、詳細に説明する。ＰＬＬ回路１０では、まず、ＶＣＴＣＸＯ１２が基準信号を出力し、Ｒ分周器１４が該基準信号を分周し、分周後の基準信号を位相比較器１６に入力する。位相比較器１６は、Ｒ分周器１４から入力された分周後の基準信号と、Ｎ分周器２４から入力される信号（後述）と、を位相比較し、その結果に応じた電圧信号をＬＰＦ１８に出力する。ＬＰＦ１８は、位相比較器１６から出力される電圧信号の雑音成分を取り除き、ＶＣＯ２０に出力する。ＶＣＯ２０は、ＬＰＦ１８から入力される電圧信号に応じた周波数の信号（周波数変換用信号）を発振し、ディバイダ２２に入力する。ディバイダ２２は、ＶＣＯ２０から入力された周波数変換用信号をミキサ２８及びＮ分周器２４に出力する。

ミキサ２８は、通信信号の入力を受けており、該通信信号と、ディバイダ２２から入力される周波数変換用信号と、を混合することにより通信信号を周波数変換する。そして、周波数変換後の通信信号をデシメーション３０に出力する。

Ｎ分周器２４は、ディバイダ２２から入力される周波数変換用信号を分周し、位相比較器１６に出力する。位相比較器１６は、このようにしてＮ分周器２４から入力される周波数変換用信号と、Ｒ分周器１４から入力される分周後の基準信号と、の位相比較を行う。このようにして、ＰＬＬ回路１０は周波数変換用信号の帰還回路を含んで構成される周波数制御回路として機能する。そして、帰還回路を含まない場合に比べ、より精密に周波数変換用信号の周波数制御を行うことが可能になっている。

なお、本実施の形態では、Ｎ分周器２４は分数分周を行う。より具体的には、Ｎ分周器２４は、分周値を規則的又はランダムに変更することにより、実質的に分数分周を実現している。なお、規則的な分周値の変更を行うものはフラクショナル−Ｎ方式、ランダムな分周値の変更を行うものはΣΔ変調方式と呼ばれる。本実施形態では、特にΣΔ変調方式を採用するものとして説明を進める。

Ｎ分周器２４における分周値の変更は、ΣΔ変調器２６によって制御される。この制御では、例えば、Ｎ分周器２４における分周値を「Ｎ，Ｎ＋１，Ｎ，Ｎ−２，Ｎ＋３，Ｎ−１，Ｎ−１，・・・」のように変更する。なお、Ｎは整数である。

具体的には、ΣΔ変調器２６は、ｍ^２個の整数から１の整数をランダムに選択してＮ分周器２４の分周値とする制御を行う。ここで、ｍは整数であり、ＰＬＬ回路１０の分解能を表している。

ΣΔ変調器２６は、この整数値ｍを次数（変調次数）として、ΣΔ変調を行う。例えば、Ｎ分周器２４における分周値を「Ｎ，Ｎ，Ｎ，Ｎ，Ｎ＋１，Ｎ，Ｎ，Ｎ，Ｎ＋１，・・・」のように２個（ｍ＝１）の値を用いて、その平均が得られるように変更することにより、ΣΔ変調器２６は上記次数を１とする１次変調を行う。同様に、ΣΔ変調器２６は、４個（ｍ＝２）の値を用いた２次変調や、８個（ｍ＝３）の値を用いた３次変調のように、変調次数（整数値ｍ）に応じたΣΔ変調を行う。このようにして、Ｎ分周器２４の分周値は、設定される変調次数に応じたΣΔ変調器２６のΣΔ変調によって任意の値に設定される。

このようにＮ分周器２４の分周値を制御することにより、Ｎ分周器２４の分周値を固定値とする場合に比べ、周波数変換用信号の周波数を細かく制御することができる。

また、上述のようにして実現する分数分周は実質的に実現されるものであり、Ｎ分周器２４の分周値を分数にするわけではないので、分数分周に伴う位相誤差が発生する。なお、フラクショナル−Ｎ方式では規則的な分周値の変更を行うので、周期的な位相誤差が発生する。一方、ΣΔ変調方式ではランダムな分周値の変更を行うので、位相誤差は発生するものの周期的とはならない。

このようにして発生する位相誤差は、周波数変換用信号においてスプリアス成分（妨害波成分）として現れる。本実施の形態では、このスプリアス成分が通信信号に含まれる通信内容成分（希望波成分）に与える影響を低減することを実現している。具体的には、通信信号の受信品質が最もよくなるＰＬＬ回路１０の次数（最適次数）を求め、ＰＬＬ回路１０の次数が最適次数になるよう、ΣΔ変調器２６によりＮ分周器２４の分周値を変更するようにしている。

以下、ＰＬＬ回路１０の次数が最適次数となるようにするための処理について、詳細に説明する。

まず、通信装置１においては、ミキサ２８に通信信号を入力し、ディバイダ２２から入力される周波数変換用信号と混合することにより、周波数変換を行う。最初は、周波数変換用信号の周波数を所定の値に設定しておく。ミキサ２８は、周波数変換後の通信信号をデシメーション３０に出力する。

なお、ミキサ２８とデシメーション３０の間には、図示していないが、ＡＤコンバータが含まれており、デシメーション３０に入力された信号は、ＡＤコンバータにおいて通信信号をサンプリングした結果として得られるデジタル信号である。

デシメーション３０は、ミキサ２８から入力されたデジタル信号に含まれる通信内容成分の周波数を落とし、適性な情報量とするために、該デジタル信号の間引き処理を行う。そして、デシメーション３０は、間引き処理後のデジタル信号を検波器３２に出力する。

検波器３２はデシメーション３０から入力されたデジタル信号の信号電力を測定する。そして、妨害波除去前ＲＳＳＩ取得部３４が、このようにして測定された信号電力を、妨害波除去前ＲＳＳＩ(Receive Signal Strength Indication，受信信号強度)として取得する。検波器３２は、入力されたデジタル信号を、デジタルフィルタ３６に対して出力する。

デジタルフィルタ３６は、検波器３２から入力されたデジタル信号に含まれるスプリアス成分を除去する。具体的には、デジタルフィルタ３６は、通信内容成分以外のスプリアス成分を、フィルタ処理により除去する。そして、デジタルフィルタ３６は、スプリアス成分を除去したデジタル信号を、検波器３８に出力する。

検波器３８はデジタルフィルタ３６から入力されたデジタル信号の信号電力を測定する。そして、妨害波除去後ＲＳＳＩ取得部４０が、このようにして測定された信号電力を、妨害波除去後ＲＳＳＩ(Receive Signal Strength Indication，受信信号強度)として取得する。検波器３８は、入力されたデジタル信号を、図示しない後段の信号処理装置に対して出力する。

受信品質判定部４２は、以上のようにして検波器３８から出力されたデジタル信号の受信品質を判定する。具体的には、受信品質を示す受信品質情報としてフレームエラーレート、データレートなどの情報を使用することができる。フレームエラーレートを使用する場合、受信品質判定部４２は、デジタル信号に含まれるＣＲＣ(Cyclic Redundancy Checking，巡回冗長符号)によりフレームエラーレートを取得し、取得したフレームエラーレートの高低により受信品質の善し悪しを判定する。

次数制御部４４は、妨害波除去前ＲＳＳＩ取得部３４において取得される妨害波除去前ＲＳＳＩ、妨害波除去後ＲＳＳＩ取得部４０において取得される妨害波除去後ＲＳＳＩ、及び受信品質判定部４２において判定される受信品質の善し悪しを示す受信品質情報、をそれぞれ取得し、これらのうちの１つ又は複数に基づいてＰＬＬ回路１０の次数（変調次数）を決定し、決定した分周値となるようΣΔ変調器２６を制御する。

次数制御部４４における具体的な処理の例について、より詳細に説明する。まず、受信品質判定部４２において判定される受信品質情報に基づいてＰＬＬ回路１０の次数を決定する場合について説明する。この場合、受信品質情報は、受信品質の善し悪しを段階的な数値で表すこととしてもよいし、「良」「不良」のいずれかにより表すこととしてもよい。前者の場合、次数制御部４４は、受信品質が所定の閾値を上回るよう、ＰＬＬ回路１０の次数を決定する。後者の場合、次数制御部４４、受信品質が「良」となるまで、ＰＬＬ回路１０の次数の変更を繰り返す。

受信品質の善し悪しを段階的な数値で表す場合の例について、図２に示す通信装置１における次数制御処理１のフロー図を参照しながらより具体的に説明する。同図に示すように、まず、通信装置１は、ＰＬＬ回路１０の次数を初期値Ｍ１に設定し（Ｓ１００）、受信品質判定部４２において判定される受信品質情報により示される受信品質Ｑを取得する（Ｓ１０２）。ここで、受信品質Ｑは、その値が小さいほど受信品質がよいことを示している。

通信装置１は、受信品質Ｑが、記憶している閾値αより小さいか否かを判定する（Ｓ１０４）。すなわち、受信品質Ｑが、記憶している閾値αで示される受信品質よりよいか否か判定する。受信品質Ｑが閾値αより小さいと判定した場合、通信装置１は処理を終了する。一方、受信品質Ｑが閾値α以上であると判定した場合、次数を予め決定されたＭ１の次の値Ｍ２に設定する（Ｓ１０６）。そして、再度受信品質Ｑを取得する（Ｓ１０８）。

通信装置１は、再度、受信品質Ｑが、記憶している閾値αより小さいか否かを判定する（Ｓ１１０）。すなわち、受信品質Ｑが、記憶している閾値αで示される受信品質よりよいか否か判定する。受信品質Ｑが閾値αより小さいと判定した場合、通信装置１は処理を終了する。

以下、受信品質Ｑが閾値αより小さいと判定するか、予め記憶されている複数の次数を全て試し終わるまで、同様の処理を繰り返す。

以上のようにして、通信装置１は、受信品質Ｑが閾値αを上回るよう次数を制御し、結果としてスプリアスを制御することを可能としている。

次に、妨害波除去前ＲＳＳＩと、妨害波除去後ＲＳＳＩと、に基づいてＰＬＬ回路１０の次数を決定する場合について説明する。この場合、妨害波除去前ＲＳＳＩはキャリア（希望波）＋ノイズ（妨害波）の信号電力、妨害波除去後ＲＳＳＩはキャリア（希望波）の信号電力となる。このため、これらからキャリア／ノイズ比（Ｃ／Ｎ比）を取得することができる。キャリア／ノイズ比は、その値が大きいほど希望波が受信しやすく、受信品質がよいことを示す受信品質情報である。次数制御部４４は、このキャリア／ノイズ比が所定の閾値を上回るよう、ＰＬＬ回路１０の次数を決定する。

妨害波除去前ＲＳＳＩと、妨害波除去後ＲＳＳＩと、に基づいてＰＬＬ回路１０の次数を決定する場合の他の例について、図３に示す通信装置１における次数制御処理２のフロー図を参照しながらより具体的に説明する。同図に示すように、まず、通信装置１は、ＰＬＬ回路１０の次数を初期値Ｍ１に設定し（Ｓ２００）、妨害波除去前ＲＳＳＩと妨害波除去後ＲＳＳＩの差Ｒを取得する（Ｓ２０２）。ここで、差Ｒは、その値が小さいほど妨害波が少なく、受信品質がよいことを示す受信品質情報である。

通信装置１は、差Ｒが、記憶している閾値βより小さいか否かを判定する（Ｓ２０４）。すなわち、差Ｒが、記憶している閾値βで示される受信品質を示しているか否か判定する。差Ｒが閾値βより小さいと判定した場合、通信装置１は処理を終了する。一方、差Ｒが閾値β以上であると判定した場合、次数を予め決定されたＭ１の次の値Ｍ２に設定する（Ｓ２０６）。そして、再度差Ｒを取得する（Ｓ２０８）。

通信装置１は、再度、差Ｒが、記憶している閾値βより小さいか否かを判定する（Ｓ２１０）。すなわち、差Ｒが、記憶している閾値βで示される受信品質を示しているか否か判定する。差Ｒが閾値βより小さいと判定した場合、通信装置１は処理を終了する。

以下、差Ｒが閾値βより小さいと判定するか、予め記憶されている複数の次数を全て試し終わるまで、同様の処理を繰り返す。

以上のようにして、通信装置１は、差Ｒが閾値βを下回るよう次数を制御し、結果としてスプリアスを制御することを可能としている。

本実施形態では、以上のようにすることにより、ＰＬＬ回路１０による周波数変換後の受信信号の品質が所定条件（例えば、所定の閾値を上回ること）を満たしたところでＰＬＬ回路１０の次数を決定することができる。つまり、ＰＬＬ回路１０の次数（上記２ｍ＋１の値）によって受信品質を高めることができるので、Ｎ分周器２４の分周値（上記Ｎの値）によらず受信品質を高めることができ、ロックアップタイムの短縮と、受信品質の向上と、を両立することができるようになる。

また、ΣΔ変調方式のＰＬＬ回路１０を採用しているので、Ｎ分周器２４の分周値を多数の候補の中からランダムに選択することができ、ΣΔ変調方式を採用しない場合に比べ、分周値の制御によりきめ細かく設定周波数（周波数変換用信号の周波数）を変更することができるようになる。このため、より精密に受信品質を制御することができるので、結果として受信品質を高めることができる。

ここで、本実施の形態における受信品質向上の原理について説明する。本実施の形態では、分数分周によって発生するスプリアスを減少させているのではなく、受信品質に影響を及ぼさない周波数帯域にスプリアスを移動させている。すなわち、通信信号の通信内容成分に影響を及ぼさない周波数帯域にスプリアスが移動したところで、受信品質が良と判定される。そこで、受信品質情報により示される品質が所定条件（具体的には、受信品質が良となるという条件）を満たした場合のＰＬＬ回路１０の次数を、ＰＬＬ回路１０の次数として決定し、固定するよう制御しているのである。

通信信号の周波数帯域に影響を及ぼさない周波数帯域の具体的な例としては、例えば無線規格の緩い帯域や、チャネル間のガード部のように規格上に規定がない帯域が挙げられる。このような帯域へスプリアスを移動（拡散）させることにより、受信信号の品質を高めることができるのである。

なお、本発明は、上記実施の形態に限定されるものではない。例えば、複数の周波数で、それぞれ通信信号の送受信がなされている場合、当該通信信号のみでなく、他の周波数の通信信号の受信品質を示す受信品質情報にも応じて、ＰＬＬ回路１０の次数を決定することとしてもよい。このようにすれば、周波数帯域を移動したスプリアスが、他の通信信号にも影響を及ぼすことがないようにすることができる。

本発明の実施の形態に係る通信装置のシステム構成図である。本発明の実施の形態に係る処理のフロー図である。本発明の実施の形態に係る処理のフロー図である。本発明の背景技術に係る通信装置の回路構成図である。

符号の説明

１通信装置、１０，１１０ＰＬＬ回路、１２，１１２ＶＣＴＣＸＯ、１４，１１４Ｒ分周器、１６，１１６位相比較器、１８，１１８ＬＰＦ、２０，１２０ＶＣＯ、２２，１２２ディバイダ、２４，１２４Ｎ分周器、２６，１２６ ΣΔ変調器、２８，１２８ミキサ、３０デシメーション、３２，３８検波器、３４妨害波除去前ＲＳＳＩ取得部、３６デジタルフィルタ、４０妨害波除去後ＲＳＳＩ取得部、４２受信品質判定部、４４次数制御部。

Claims

ΣΔ変調回路を含むＰＬＬ回路を用いて受信信号の周波数変換を行う通信装置において、
前記ΣΔ変調回路によるΣΔ変調の次数を変更する次数変更手段と、
前記周波数変換後の受信信号の品質を示す品質情報を取得する品質情報取得手段と、
を含み、
前記次数変更手段は、前記品質情報により示される品質が所定条件を満たすように、前記次数を変更する、
ことを特徴とする通信装置。
前記次数変更手段は、前記品質が前記所定条件を満たし、かつ最もよくなる次数を前記次数として決定する、
ことを特徴とする請求項１に記載の通信装置。