JP4597901B2 - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4597901B2
JP4597901B2 JP2006104958A JP2006104958A JP4597901B2 JP 4597901 B2 JP4597901 B2 JP 4597901B2 JP 2006104958 A JP2006104958 A JP 2006104958A JP 2006104958 A JP2006104958 A JP 2006104958A JP 4597901 B2 JP4597901 B2 JP 4597901B2
Authority
JP
Japan
Prior art keywords
drain electrode
silicon nanowire
coaxial
electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006104958A
Other languages
English (en)
Other versions
JP2006295169A (ja
Inventor
ギソン チェ
ミキュン パク
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2006295169A publication Critical patent/JP2006295169A/ja
Application granted granted Critical
Publication of JP4597901B2 publication Critical patent/JP4597901B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G23/00—Other table equipment
    • A47G23/02—Glass or bottle holders
    • A47G23/0208—Glass or bottle holders for drinking-glasses, plastic cups, or the like
    • A47G23/0216—Glass or bottle holders for drinking-glasses, plastic cups, or the like for one glass or cup
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A47G19/2288—Drinking vessels or saucers used for table service with means for keeping liquid cool or hot
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G23/00—Other table equipment
    • A47G23/02—Glass or bottle holders
    • A47G2023/0275—Glass or bottle holders with means for keeping food cool or hot
    • A47G2023/0283—Glass or bottle holders with means for keeping food cool or hot for one glass or cup
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/724—Devices having flexible or movable element
    • Y10S977/732—Nanocantilever
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、平板表示装置に関し、より詳しくは、平板表示装置用薄膜トランジスタ及びその製造方法に関する。
一般的に、現在常用化されている薄膜の表示装置には、液晶表示装置（ＬＣＤ）とプラズマディスプレイ（ＰＤＰ）と有機ＥＬディスプレイ（ＯＥＬＤ）等がある。
前述した表示装置は、スイッチング素子及び駆動素子として薄膜トランジスタを使用する。
前記薄膜トランジスタが構成された例として、液晶表示装置ＬＣＤの構成を、以下、図面を参照して説明する。
図１は、従来の液晶表示装置の構造の概略的な図面である。
図１に示したように、液晶表示装置３は、相互に対向する上部基板５及び下部基板２２と、前記上部基板５及び下部基板２２間に介された液晶層１１を含む。
前記下部基板２２上には、ゲート配線１２と、前記ゲート配線１２と交差するデータ配線２４が形成されており、この交差領域は、画素領域Ｐで定義される。前記ゲート配線１２及びデータ配線２４の交差する地点には、薄膜トランジスタＴが位置して、前記薄膜トランジスタＴに連結され、前記画素領域Ｐには、画素電極１７が形成されている。前記画素電極１７は、例えば、インジウム−スズ−酸化物（ＩＴＯ）または、インジウム−亜鉛−酸化物（ＩＺＯ）のような透明導電性物質を含む。
前記薄膜トランジスタＴは、ゲート電極１２と、前記データ配線２４に連結されるソース電極３４と、前記ソース電極３４と離隔されるように位置するドレイン電極３６と、前記ソース電極３４及びドレイン電極３６とゲート電極３０間に位置する半導体層３２とを含む。
ここで、前記ゲート配線１２は、第１外部回路からのスキャニングシグナルを前記ゲート電極３０に提供して、前記データ配線２４は、第２外部回路からのデータシグナルを前記ソース電極３４に提供する。
また、前記上部基板５上には、赤色Ｒ、緑色Ｇ、青色Ｂのサブカラーフィルター７ａ、７ｂ、７ｃが形成されて、赤色Ｒ、緑色Ｇ、青色Ｂのサブカラーフィルター７ａ、７ｂ、７ｃ各々は、前記画素領域Ｐに対応する領域に繰り返して配列される。さらに、前記赤色Ｒ、緑色Ｇ、青色Ｂのサブカラーフィルター７ａ、７ｂ、７ｃの間区間には、ブラックマトリックス６が形成されて、前記赤色Ｒ、緑色Ｇ、青色Ｂのサブカラーフィルター７ａ、７ｂ、７ｃ及び前記ブラックマトリックス６上には、共通電極９が形成される。
前述したように構成される液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。
前記液晶は、構造が細く長いために、分子の配列において方向性を有しており、液晶に電圧を印加して、分子配列の方向が制御できる。
従って、液晶の分子配列の方向を任意に調節すると、液晶の分子配列が変わり、光学的異方性により液晶の分子配列の方向に光の偏光状態が変化され、画像情報を表現する。
前述した構成で、前記スイッチング素子として使用する薄膜トランジスタは、多様な形態で形成できて、特に、非晶質シリコンを利用する逆スタッガード型及びポリシリコンを利用するトップゲート型の薄膜トランジスタを例えることができる。
図２は、従来の逆スタッガード型の薄膜トランジスタの概略的な断面図である。
図２に示したように、従来の逆スタッガード型の薄膜トランジスタＴは、基板５０上に形成されたゲート電極５２と、前記ゲート電極５２を含む基板５０の全体面上に形成されたゲート絶縁膜５４と、前記ゲート電極５２と対応した位置で、前記ゲート絶縁膜５４上に形成されたアクティブ層５６と、前記アクティブ層５６上に形成されたオーミックコンタクト層５８とを含む。ここで、前記オーミックコンタクト層５８は、前記アクティブ層５６の中心部を露出させるオープン部５９を有する。前記オーミックコンタクト層５８上には、ソース電極６０及びドレイン電極６２が形成されており、前記ソース電極６０及びドレイン電極６２は、前記オープン部５９によって相互に離隔されて位置する。実質的には、前記オープン部５９は、前記薄膜トランジスタＴのチャンネル部(図示せず)を定義する。
また、薄膜トランジスタＴ上に、保護層６４が形成されて、前記保護層６４は、前記ドレイン電極６２の一部領域を露出させるドレインコンタクトホール６６を有しており、前記保護層６４上に、画素電極６８が形成されて、前記画素電極６８は、前記ドレインコンタクトホール６６を通じて前記ドレイン電極６２に連結される。
図３Ａないし図３Ｅは、従来の逆スタッガード型の薄膜トランジスタを、その製造工程によって示した概略的な断面図である。
図３Ａに示したように、基板５０上に、アルミニウムＡｌ、アルミニウムネオジムＡｌＮｄのようなアルミニウム合金、銅Ｃｕ、タングステンＷ、モリブデンＭｏ等を含む導電性金属グループのうちから選択された１つを蒸着してパターンし、ゲート電極５２を形成する。
前記ゲート電極５２が形成された基板５０全面に、シリコン窒化物(ＳｉＮｘ)とシリコン酸化物(SiOX)を含む無機絶縁物質グループのうちから選択された１つまたは、それ以上の物質を蒸着してゲート絶縁膜５４を形成する。
図３Ｂに示したように、前記ゲート絶縁膜５４が形成された基板５０全面に、非晶質シリコン(ａ−Ｓｉ：Ｈ)と不純物を含む非晶質シリコン(ｎ＋ａ−Ｓｉ：Ｈ)を蒸着してパターンし、前記ゲート電極５２の上部にアクティブ層５６とオーミックコンタクト層５８を形成する。
この時、前記非晶質シリコン層は、シランガス(ＳｉＨ４)をＲＦ(radio frequency)パワーによって分解した後、プラズマ化学気相蒸着法ＰＥＣＶＤで蒸着させる。
前記非晶質シリコン層の表面に不純物非晶質シリコン層を形成するための工程であって、前記非晶質シリコン層が形成された基板が置かれたチェンバー内の空気を出して、シランガスＳｉＨ４と水素希釈ガスと、ホスフィン(ＰＨ３)とジボラン(Ｂ２Ｈ６)のようなドーピングガスをチェンバー内に吹き込む。
ガスの圧力が一定水準になると、ＲＦパワーを印加して不純物を蒸着させる。
このような工程により、前記非晶質シリコン層と不純物非晶質シリコン層を形成して、これをパターンするためのマスク工程を行うことによって、一定形状のアクティブ層５６とオーミックコンタクト層５８を形成することができる。
図３Ｃに示したように、アクティブ層５６とオーミックコンタクト層５８が形成された基板５０全面に、前述したような導電性金属のグループのうちから選択された１つを蒸着してパターンし、前記オーミックコンタクト層５８の上部で、離隔されたソース電極６０とドレイン電極６２を形成する。ここで、前記ソース電極６０及びドレイン電極６２は、前記オーミックコンタクト層５８の一部を露出させるオープン部５９によって相互に離隔される。
実質的には、前記オープン部５９に対応するオーミックコンタクト層５８の領域は、除去されて、前記オープン部５９に対応するアクティブ層５６領域は、露出される。前記露出されたアクティブ層５６領域は、チャンネル部(図示せず)として定義される。
前記アクティブ層５６及びオーミックコンタクト層５８は、半導体層５７を形成する。
前記のような工程によって、ゲート電極５２、半導体層５７、ソース電極６０及びドレイン電極６２を含む薄膜トランジスタが形成される。前述した薄膜トランジスタを液晶表示装置用アレイ基板に導入する場合は、以下、図３Ｄないし図３Ｅの工程を行う。
図３Ｄに示したように、前記ソース電極６０及びドレイン電極６２が形成された基板５０全面に、シリコン窒化物(ＳｉＮｘ)とシリコン酸化物(SiOX)を含む無機絶縁物質グループのうちから選択された１つまたは、それ以上の物質を蒸着したり、場合によっては、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含む有機絶縁物質グループのうちから選択された１つまたは、それ以上の物質を塗布して保護層６４を形成する。
前記保護層６４をパターンして、前記ドレイン電極６２の一部を露出するドレインコンタクトホール６６を形成する。
図３Ｅに示したように、前記保護層６４の上部に、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された１つを蒸着してパターンし、前記ドレイン電極６２と接触する画素電極６８を形成する。
以上のような工程によって、薄膜トランジスタを含む液晶表示装置用アレイ基板が製作される。
前述したような逆スタッガード型の薄膜トランジスタＴは、前記アクティブ層５６として非晶質シリコンを使用したが、電子及び正孔の移動度が低いため、大面積の液晶表示装置に使用するには適切でない短所がある。
このような問題を解決するための方法として、従来には、多結晶シリコンをアクティブ層５６として使用する薄膜トランジスタＴが提案されて、そのうちからトップゲート型の薄膜トランジスタを、以下、図面を参照して説明する。
図４は、従来によるトップゲート型の薄膜トランジスタの概略的な断面図である。
図４に示したように、従来のトップゲート型の薄膜トランジスタＴは、基板７０上に形成されたポリシリコンで構成されたアクティブ層７２と、前記アクティブ層７２の中心部を露出させるオープン部７３を有して、前記アクティブ層７２上に位置するオーミックコンタクト７４と、前記オープン部７３によって相互に離隔されるように位置するソース電極７６及びドレイン電極７８で構成される。
前記オープン部７３は、チャンネル領域(図示せず)を定義する。前記ソース電極７６及びドレイン電極７８が形成された基板全体面上には、ゲート絶縁膜８０が形成されて、前記オープン部７３と対応した領域で、前記ゲート絶縁膜８０上には、ゲート電極８２が形成される。前記ゲート電極８２上に、保護層８４が形成されて、前記保護層８４は、前記ドレイン電極７８の一部を露出させるドレインコンタクトホール８５を有する。前記保護層８４の上部には、前記ドレインコンタクトホール８５を通じて前記ドレイン電極７８と連結される画素電極８６が形成される。例えば、前記アクティブ層７２は、非晶質シリコンの結晶化によってポリシリコンで形成される。
前述したように、逆スタッガード型または、トップゲート型の薄膜トランジスタは、前記アクティブ層７２及びオーミックコンタクト層７４を形成する複雑な工程によって製造された。さらに、前記薄膜トランジスタを形成する段階は、前記ソース電極及びドレイン電極に信号を印加するデータ配線を形成する段階から独立的でない。
従って、アレイ基板を製造する工程で、工程時間及び工程費用が増加された。このような問題を解決するために、シリコンナノワイヤーが提案された。
図５は、従来のシリコンナノワイヤーを含む薄膜トランジスタの構造を示した概略的な断面図である。
図５に示したように、基板９０上に、ゲート電極９２が形成されて、前記ゲート電極９２の両側に、ソース電極９８及びドレイン電極９９が形成されて、前記ソース電極９８及びドレイン電極９９と直接的に接触するように前記ゲート電極９２上に、シリコンナノワイヤー９５が配置される。大体、シリコンナノワイヤー９５を形成する段階は、前記ソース電極９８及びドレイン電極９９を形成する段階の前に行われる。
前記シリコンナノワイヤー９５と前記ソース電極９８及びドレイン電極９９を連結するために、前記シリコンナノワイヤー９５のシリコン結晶９４を取り囲む酸化膜のような絶縁膜９６は、前記ソース電極９８及びドレイン電極９９を形成する前に、各々の一端が除去される。
従って、前記シリコンナノワイヤー９５と前記ソース電極９８及びドレイン電極９９を連結するために、追加的な工程が要求される。
その結果、前記シリコンナノワイヤー９５は、前記ゲート電極９２上で不安定に配置されるために、前記ソース電極９８及びドレイン電極９９のような金属と、前記シリコンナノワイヤー９５のような半導体層の電気的接触状態が不安定で、素子の動作の特性に多様な変異を引き起こす。
本発明は、前述した問題を解決するために提案されており、多数の同軸シリコンナノワイヤーで構成されたマルチ同軸シリコンナノワイヤーユニットを有する薄膜トランジスタ及びその製造方法を提供する。
本発明は、工程時間と工程費用が減少される薄膜トランジスタ及びその製造方法を提供する。
また、安定的な動作の特性を有する薄膜トランジスタを提供する。
さらに、前記薄膜トランジスタのソース電極及びドレイン電極は、前記マルチ同軸シリコンナノワイヤーユニットの各々の両側に電気的に連結される。
前記マルチ同軸シリコンナノワイヤーユニットを使用して薄膜トランジスタを構成すると、他のアレイ素子に対して独立的な素子で構成することができる。
前記目的を達成するために、本発明の第１特徴は、半導体物質で構成されたコアと、前記コアを取り囲む絶縁層を含む同軸シリコンナノワイヤーを多数含み、中央部と両側部を有するマルチ同軸シリコンナノワイヤーユニットと、
前記マルチ同軸シリコンナノワイヤーユニットを基板上に固定して、前記マルチ同軸シリコンナノワイヤーユニットの中央部に位置する固定層と、
前記固定層上に位置するゲート電極と、
前記固定層から露出した前記絶縁層が除去されて、前記マルチ同軸シリコンナノワイヤーの両側部の前記コアが露出され、前記マルチ同軸シリコンナノワイヤーユニットと電気的に連結されるように、前記マルチ同軸シリコンナノワイヤーユニットの両側部の露出した各々の前記コアの上部に位置するソース電極及びドレイン電極とを含む薄膜トランジスタを提供する。
前記固定層は、有機絶縁物質を含み、前記有機絶縁物質は、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含み、前記半導体物質は、シリコン結晶を含み、前記絶縁層は、シリカ及びアルミナのいずれかを含む。
前記コアと前記絶縁層は、同軸構造であり、前記同軸シリコンナノワイヤー各々は、棒状であり、前記絶縁層は、チューブ状である。
前記ソース電極及びドレイン電極は、前記ゲート電極と同一物質で構成される。
本発明の第２特徴は、半導体物質で構成されたコアと、前記コアを取り囲む絶縁層を含む同軸シリコンナノワイヤーを多数含み、中央部と両側部を有するマルチ同軸シリコンナノワイヤーユニットと、
前記マルチ同軸シリコンナノワイヤーユニットを基板上に固定して、前記マルチ同軸シリコンナノワイヤーユニットの中央部に位置する固定層と、
前記固定層上に位置するゲート電極と、
前記固定層から露出した前記絶縁層が除去されて、前記マルチ同軸シリコンナノワイヤーの両側部の前記コアが露出され、前記マルチ同軸シリコンナノワイヤーユニットと電気的に連結されるように、前記マルチ同軸シリコンナノワイヤーユニットの両側部の露出した各々の前記コアの上部に位置する第１ソース電極及び第１ドレイン電極と、
前記第１ソース電極に連結される第２ソース電極及び前記第１ドレイン電極に連結される第２ドレイン電極と、
前記第２ドレイン電極に連結される画素電極とを含む薄膜トランジスタを有するアレイ基板を提供する。
前記第１ソース電極と前記第２ソース電極間と前記第１ドレイン電極と前記第２ドレイン電極間に位置して、前記第１ソース電極及び第１ドレイン電極の一部を各々露出させる第１コンタクトホールと第２コンタクトホールを有する絶縁膜をさらに含む。
前記第２ソース電極は、前記第１コンタクトホールを通じて第１ソース電極に連結されて、前記第２ドレイン電極は、前記第２コンタクトホールを通じて前記第１ドレイン電極に連結される。
前記第２ドレイン電極と前記画素電極間に位置する保護層をさらに含む。
前記保護層は、前記ドレイン電極の一部を露出させ、前記画素電極は、前記ドレインコンタクトホールを通じて第２ドレイン電極に連結される。
本発明の第３特徴は、半導体物質で構成されたコアと、前記コアを取り囲む絶縁層を含む同軸シリコンナノワイヤーを形成する段階と、
中央部と両側部を有して、多数の前記同軸シリコンナノワイヤーを含むマルチ同軸シリコンナノワイヤーユニットを基板上に配置する段階と、
前記マルチ同軸シリコンナノワイヤーユニットを基板上に固定して、前記マルチ同軸シリコンナノワイヤーユニットの中央部に位置する固定層を形成する段階と、
前記固定層上に、ゲート電極を形成する段階と、
前記固定層から露出した前記絶縁層を除去して、前記マルチ同軸シリコンナノワイヤーの両側部に位置する前記コアを露出する段階と、
前記マルチ同軸シリコンナノワイヤーユニットと電気的に連結されるように、
前記マルチ同軸シリコンナノワイヤーユニットの両側部の露出した前記コアの上部に、ソース電極及びドレイン電極を各々形成する段階とを含む薄膜トランジスタの製造方法を提供する。
前記同軸シリコンナノワイヤーを形成する段階は、コアを形成する段階と、前記コアを取り囲む絶縁層を形成する段階をさらに含む。
前記コアを形成する段階は、半導体物質を結晶化する段階を含み、前記絶縁層を形成する段階は、シリカ及びアルミナのいずれかを結晶化する段階を含む。
本発明の第４特徴は、半導体物質で構成されたコアと、前記コアを取り囲む絶縁層を含む同軸シリコンナノワイヤーを形成する段階と、
中央部と両側部を有して、多数の前記同軸シリコンナノワイヤーを含むマルチ同軸シリコンナノワイヤーユニットを基板上に形成する段階と、
前記マルチ同軸シリコンナノワイヤーユニットを基板上に固定して、前記マルチ同軸シリコンナノワイヤーユニットの中央部に位置する固定層を形成する段階と、
前記固定層上に、ゲート電極を形成する段階と、
前記固定層から露出した前記絶縁層を除去して、前記マルチ同軸シリコンナノワイヤーの両側部に位置する前記コアを露出する段階と、
前記マルチ同軸シリコンナノワイヤーユニットと電気的に連結されるように、
前記マルチ同軸シリコンナノワイヤーの両側部に位置する前記コアの上部に、第１ソース電極及び第２ドレイン電極を各々形成する段階と、
前記第１ソース電極に連結される第２ソース電極と、前記第１ドレイン電極に連結される第２ドレイン電極を形成する段階と、
前記第２ドレイン電極に連結される画素電極を形成する段階とを含む薄膜トランジスタを有するアレイ基板の製造方法を提供する。
前記第１ソース電極と前記第１ドレイン電極を形成する段階は、前記ゲート電極を形成するための段階と同一工程で行われる。
前記第１ソース電極と前記第２ソース電極間と、前記第１ドレイン電極と前記第２ドレイン電極間に位置して、前記第１ソース電極及び第１ドレイン電極の一部を各々露出させる第１コンタクトホールと第２コンタクトホールを有する絶縁膜を形成する段階をさらに含む。
前記第２ソース電極は、前記第１コンタクトホールを通じて第１ソース電極に連結されて、前記第２ドレイン電極は、前記第２コンタクトホールを通じて前記第１ドレイン電極に連結される。
前記第２ドレイン電極と画素電極間に位置して、前記第２ドレイン電極の一部を露出させるドレインコンタクトホールを含む保護層を形成する。
前記画素電極は、前記ドレインコンタクトホールを通じて前記第２ドレイン電極に連結される。
以下、図面を参照して、本発明による望ましい実施例を説明する。
本発明による薄膜トランジスタは、多数の同軸シリコンナノワイヤーで構成されたマルチ同軸シリコンナノワイヤーユニットを利用する。前記同軸シリコンナノワイヤーは、アクティブ層として、コアと、コアを取り囲む絶縁層を含む。また、絶縁層によって別途の絶縁層が省略されることもある。
さらに、前記薄膜トランジスタは、前記第１ソース電極と第１ドレイン電極がゲート電極と同一工程で形成されるために、アレイ素子と独立した素子として製作することができる。
結果的に、前記薄膜トランジスタの工程時間と工程費用が減少される。
本実施例は、多数の同軸シリコンナノワイヤーで構成されたマルチ同軸シリコンナノワイヤーユニットを含む薄膜トランジスタに関する。ここで、前記多数の同軸シリコンナノワイヤーは、相互に平行に積層された構造である。具体的に、前記同軸シリコンナノワイヤーは、半導体物質で構成されたコアと、前記コアとは同軸構造であって、コアを取り囲む絶縁層で構成される。
さらに、前記薄膜トランジスタのソース電極及びドレイン電極は、前記マルチ同軸シリコンナノワイヤーユニットの両端に電気的に連結される。前記コアは、前記ソース電極及びドレイン電極と前記マルチ同軸シリコンナノワイヤーユニット間の電気的連結を簡単にするために、前記絶縁層から露出されている。
以下、図６Ａないし図６Ｆは、本発明の一実施例による薄膜トランジスタを有するアレイ基板を、その製造工程によって示した概略的な断面図である。
図６Ａに示したように、基板１００上に、マルチ同軸シリコンナノワイヤーユニット１０２が配置される。前記マルチ同軸シリコンナノワイヤーユニット１０２は、多数の同軸シリコンナノワイヤー１０１を含む、前記多数の同軸シリコンナノワイヤー１０１各々は、半導体物質で構成されたコア１０１ａと、前記コア１０１ａを取り囲む絶縁層１０１ｂで構成される。
図６Ａでは、マルチ同軸シリコンナノワイヤーユニット１０２が２つの同軸シリコンナノワイヤー１０１で構成されるが、前記マルチ同軸シリコンナノワイヤーユニット１０２は、２つ以上の同軸シリコンナノワイヤー１０１で構成される場合もある。
前記マルチ同軸シリコンナノワイヤーユニット１０２は、スプレー方式によって前記基板１００上に配置される。
前記マルチ同軸シリコンナノワイヤーユニット１０２を基板１００上に固定させるために、前記マルチ同軸シリコンナノワイヤーユニット１０２が形成された基板上に、固定層１０４が形成される。例えば、前記固定層１０４は、ベンゾシクロブテンＢＣＢとアクリル系樹脂のような有機絶縁物質で構成される。
前記固定層１０４は、場合によって、省略されることもある。
図６Ｂに示したように、前記固定層１０４は、前記マルチ同軸シリコンナノワイヤーユニット１０２の中央部を占有するようにパターニングされる。すなわち、前記固定層１０４をパターニングする工程によって、前記マルチ同軸シリコンナノワイヤーユニット１０２の両側は、前記固定層１０４から露出される。
図面には提示してないが、前記絶縁層１０１ｂの両側は、前記固定層１０４をパターニングする際、前記同軸シリコンナノワイヤー１０１各々のコア１０１の両側を露出するために除去される。また他の方法によって、前記絶縁層１０１ｂの除去は、前記固定層１０４のパターニング前後に行われることもある。
図６Ｃに示したように、前記マルチ同軸シリコンナノワイヤーユニット１０２の中央部に位置するゲート電極１０６と前記マルチ同軸シリコンナノワイヤーユニット１０２の両側部各々に、第１ソース電極１０８及び第１ドレイン電極１１０が形成される。
前記工程で、前記ゲート電極１０６と第１ソース電極１０８及び第１ドレイン電極１１０は、アルミニウムＡｌ、アルミニウムネオジムＡｌＮｄのようなアルミニウム合金、銅Ｃｕ、タングステンＷ、モリブデンＭｏ、チタンＴｉ、クロムＣｒ等を含む導電性金属グループのうちから選択された１つを蒸着してパターンして形成される。この時、前記ゲート電極１０６と第１ソース電極１０８及び第１ドレイン電極１１０は、相互に一定間隔離隔されるように位置して、前記第１ソース電極１０８及び第１ドレイン電極１１０は、マルチ同軸シリコンナノワイヤーユニット１０２と両側各々で電気的に連結される。実質的に、前記第１ソース電極１０８及び第１ドレイン電極１１０は、前記両側部で露出されたコアと電気的に連結される。
図面には提示してないが、前記マルチ同軸シリコンナノワイヤーユニット１０２と第１ソース電極１０８間と、前記マルチ同軸シリコンナノワイヤーユニット１０２と第１ドレイン電極１１０間には、ケイ化物層が位置して、層間オーミックコンタクトの役割をする。従って、本発明では、別途のオーミックコンタクト層を形成するための追加的な工程は要らない。
ここで、前記マルチ同軸シリコンナノワイヤーユニット１０２と前記ゲート電極１０６、第１ソース電極１０８及び第１ドレイン電極１１０は、薄膜トランジスタＴを構成する。
図６Ｄに示したように、前記薄膜トランジスタＴが形成された基板全面には、シリコン窒化物(ＳｉＮｘ)とシリコン酸化物(SiOX)を含む無機絶縁物質グループのうちから選択された１つの物質を蒸着してパターニングして構成されて、前記第１ソース電極１０８及び第１ドレイン電極１１０の一部領域を各々露出する第１コンタクトホール１１４及び第２コンタクトホール１１６を有する絶縁膜１１２が形成される。
図６Ｅに示したように、絶縁膜１１２が形成された基板上に、伝導性金属物質を蒸着してパターニングし、第２ソース電極１１８及び第２ドレイン電極１２０が形成される。ここで、前記第２ソース電極１１８は、第１コンタクトホール１１４を通じて前記第１ソース電極１０８と連結されて、前記第２ドレイン電極１２０は、前記第２コンタクトホール１１６を通じて前記第１ドレイン電極１１０と連結される。
図面には提示してないが、この工程では、前記第２ソース電極１１８と連結されるデータ配線が形成される。従って、データ信号は、前記データ配線によって前記第２ソース電極１１８及び第２ドレイン電極１２０に印加される。すなわち、前記データ信号は、前記第１ソース電極１０８及び第１ドレイン電極１１０を第２ソース電極１１８及び第２ドレイン電極１２０に各々連結することによって印加される。
図６Ｆに示したように、前記第２ソース電極１１８及び第２ドレイン電極１２０が形成された基板１００全面に、シリコン窒化物(ＳｉＮｘ)とシリコン酸化物(SiOX)を含む無機絶縁物質グループのうちから選択された１つまたは、それ以上の物質を蒸着したり、場合によっては、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含む有機絶縁物質グループのうちから選択された１つまたは、それ以上の物質を塗布して保護層１２２を形成する。
ここで、前記保護層１２２は、前記第２ドレイン電極１２０の一部を露出させるドレインコンタクトホール１２４を有するようにパターニングされる。
前記保護層１２２が形成された基板１００全面に、インジウム−スズ−酸化物ＩＴＯとインジウム−亜鉛−酸化物ＩＺＯを含む透明な導電性金属グループのうちから選択された１つを蒸着してパターンして画素電極１２６を形成する。ここで、前記画素電極１２６は、前記ドレインコンタクトホール１２４を通じて前記第２ドレイン電極１２０と連結される。
以下、前記マルチ同軸シリコンナノワイヤーユニットの構造を、より具体的に説明する。
図７は、本発明の一実施例によるマルチ同軸シリコンナノワイヤーユニットの概略的な斜視図である。
図７に示したように、本発明に適用されるマルチ同軸シリコンナノワイヤーユニット１０２は、多数の同軸シリコンナノワイヤー１０１を含む。前記多数の同軸シリコンナノワイヤー１０１各々は、半導体物質で構成されたコア１０１ａと、前記コア１０１ａを取り囲む絶縁層１０１ｂで構成される。
図面には提示してないが、前記コア１０１ａは、ナノサイズの触媒を蒸着して、シリコンを含む反応性ガスを利用して、前記触媒を結晶化することによって形成される。前記絶縁層１０１ｂは、シリカ及びアルミナのいずれかを結晶化することによって形成される。従って、前記半導体物質は、シリコン結晶を含む。
特に、前記マルチ同軸シリコンナノワイヤーユニット１０２は、前記コア１０１ａと薄膜トランジスタのソース電極及びドレイン電極と電気的に連結されるために、前記絶縁層１０１ｂの一部領域が除去されている。前記コア１０１ａと絶縁層１０１ｂは、同軸構造であって、前記同軸シリコンナノワイヤー１０１は、棒状である。さらに、前記絶縁層１０１ｂは、チューブ状である。
ところが、本発明は、前記実施例等で限られるのではなく、本発明の趣旨に反しない限度内で、多様に変形して実施されることができる。
従来の液晶表示装置の構造の概略的な図面である。 従来の逆スタッガード型の薄膜トランジスタの概略的な断面図である。 従来の逆スタッガード型の薄膜トランジスタを、その製造工程によって示した概略的な断面図である。 図３Ａに続く製造工程を示す断面図である。 図３Ｂに続く製造工程を示す断面図である。 図３Ｃに続く製造工程を示す断面図である。 図３Ｄに続く製造工程を示す断面図である。 従来のトップゲート型の薄膜トランジスタの概略的な断面図である。 従来のシリコンナノワイヤーを含む薄膜トランジスタの構造を示した概略的な断面図である。 本発明の一実施例による薄膜トランジスタを有するアレイ基板を、その製造工程によって示した概略的な断面図である。 図６Ａに続く製造工程を示す断面図である。 図６Ｂに続く製造工程を示す断面図である。 図６Ｃに続く製造工程を示す断面図である。 図６Ｄに続く製造工程を示す断面図である。 図６Ｅに続く製造工程を示す断面図である。 本発明の一実施例によるマルチ同軸シリコンナノワイヤーユニットの概略的な斜視図である。
１００：基板
１０２：マルチ同軸シリコンナノワイヤーユニット
１０４：固定層
１０６：ゲート電極
１０８：ソース電極
１１０：ドレイン電極

Claims (24)

  1. 半導体物質で構成されたコアと、前記コアを取り囲む絶縁層を含む同軸シリコンナノワイヤーを多数含み、中央部と両側部を有するマルチ同軸シリコンナノワイヤーユニットと、
    前記マルチ同軸シリコンナノワイヤーユニットを基板上に固定して、前記マルチ同軸シリコンナノワイヤーユニットの中央部に位置する固定層と、
    前記固定層上に位置するゲート電極と、
    前記固定層から露出した前記絶縁層が除去されて、前記マルチ同軸シリコンナノワイヤーの両側部の前記コアが露出され、前記マルチ同軸シリコンナノワイヤーユニットと電気的に連結されるように、前記マルチ同軸シリコンナノワイヤーユニットの両側部の露出した各々の前記コアの上部に位置するソース電極及びドレイン電極とを含む薄膜トランジスタ。
  2. 前記固定層は、有機絶縁物質を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記有機絶縁物質は、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含むことを特徴とする請求項２に記載の薄膜トランジスタ。
  4. 前記半導体物質は、シリコン結晶を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 前記絶縁層は、シリカ及びアルミナのいずれかを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
  6. 前記コアと前記絶縁層は、同軸構造であることを特徴とする請求項１に記載の薄膜トランジスタ。
  7. 前記同軸シリコンナノワイヤー各々は、棒状であることを特徴とする請求項１に記載の薄膜トランジスタ。
  8. 前記絶縁層は、チューブ状であることを特徴とする請求項１に記載の薄膜トランジスタ。
  9. 前記ソース電極及びドレイン電極は、前記ゲート電極と同一物質で構成されることを特徴とする請求項１に記載の薄膜トランジスタ。
  10. 半導体物質で構成されたコアと、前記コアを取り囲む絶縁層を含む同軸シリコンナノワイヤーを多数含み、中央部と両側部を有するマルチ同軸シリコンナノワイヤーユニットと、
    前記マルチ同軸シリコンナノワイヤーユニットを基板上に固定して、前記マルチ同軸シリコンナノワイヤーユニットの中央部に位置する固定層と、
    前記固定層上に位置するゲート電極と、
    前記固定層から露出した前記絶縁層が除去されて、前記マルチ同軸シリコンナノワイヤーの両側部の前記コアが露出され、前記マルチ同軸シリコンナノワイヤーユニットと電気的に連結されるように、前記マルチ同軸シリコンナノワイヤーユニットの両側部の露出した各々の前記コアの上部に位置する第１ソース電極及び第１ドレイン電極と、
    前記第１ソース電極に連結される第２ソース電極及び前記第１ドレイン電極に連結される第２ドレイン電極と、
    前記第２ドレイン電極に連結される画素電極とを含む薄膜トランジスタを有するアレイ基板。
  11. 前記第１ソース電極と前記第２ソース電極間と前記第１ドレイン電極と前記第２ドレイン電極間に位置して、前記第１ソース電極及び第１ドレイン電極の一部を各々露出させる第１コンタクトホールと第２コンタクトホールを有する絶縁膜をさらに含むことを特徴とする請求項１０に記載のアレイ基板。
  12. 前記第２ソース電極は、前記第１コンタクトホールを通じて第１ソース電極に連結されて、前記第２ドレイン電極は、前記第２コンタクトホールを通じて前記第１ドレイン電極に連結されることを特徴とする請求項１１に記載のアレイ基板。
  13. 前記第２ドレイン電極と前記画素電極間に位置する保護層をさらに含むことを特徴とする請求項１０に記載のアレイ基板。
  14. 前記保護層は、前記ドレイン電極の一部を露出させるドレインコンタクトホールを有することを特徴とする請求項１３に記載のアレイ基板。
  15. 前記画素電極は、前記ドレインコンタクトホールを通じて第２ドレイン電極に連結されることを特徴とする請求項１４に記載のアレイ基板。
  16. 半導体物質で構成されたコアと、前記コアを取り囲む絶縁層を含む同軸シリコンナノワイヤーを形成する段階と、
    中央部と両側部を有して、多数の前記同軸シリコンナノワイヤーを含むマルチ同軸シリコンナノワイヤーユニットを基板上に配置する段階と、
    前記マルチ同軸シリコンナノワイヤーユニットを基板上に固定して、前記マルチ同軸シリコンナノワイヤーユニットの中央部に位置する固定層を形成する段階と、
    前記固定層上に、ゲート電極を形成する段階と、
    前記固定層から露出した前記絶縁層を除去して、前記マルチ同軸シリコンナノワイヤーの両側部に位置する前記コアを露出する段階と、
    前記マルチ同軸シリコンナノワイヤーユニットと電気的に連結されるように、
    前記マルチ同軸シリコンナノワイヤーユニットの両側部の露出した前記コアの上部に、ソース電極及びドレイン電極を各々形成する段階とを含む薄膜トランジスタの製造方法。
  17. 前記同軸シリコンナノワイヤーを形成する段階は、コアを形成する段階と、前記コアを取り囲む絶縁層を形成する段階をさらに含むことを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
  18. 前記コアを形成する段階は、半導体物質を結晶化する段階を含み、前記絶縁層を形成する段階は、シリカ及びアルミナのいずれかを結晶化する段階を含むことを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
  19. 半導体物質で構成されたコアと、前記コアを取り囲む絶縁層を含む同軸シリコンナノワイヤーを形成する段階と、
    中央部と両側部を有して、多数の前記同軸シリコンナノワイヤーを含むマルチ同軸シリコンナノワイヤーユニットを基板上に形成する段階と、
    前記マルチ同軸シリコンナノワイヤーユニットを基板上に固定して、前記マルチ同軸シリコンナノワイヤーユニットの中央部に位置する固定層を形成する段階と、
    前記固定層上に、ゲート電極を形成する段階と、
    前記固定層から露出した前記絶縁層を除去して、前記マルチ同軸シリコンナノワイヤーの両側部に位置する前記コアを露出する段階と、
    前記マルチ同軸シリコンナノワイヤーユニットと電気的に連結されるように、
    前記マルチ同軸シリコンナノワイヤーの両側部に位置する前記コアの上部に、第１ソース電極及び第２ドレイン電極を各々形成する段階と、
    前記第１ソース電極に連結される第２ソース電極と、前記第１ドレイン電極に連結される第２ドレイン電極を形成する段階と、
    前記第２ドレイン電極に連結される画素電極を形成する段階とを含む薄膜トランジスタを有するアレイ基板の製造方法。
  20. 前記第１ソース電極と前記第１ドレイン電極を形成する段階は、前記ゲート電極を形成するための段階と同一工程で行われることを特徴とする請求項１９に記載のアレイ基板の製造方法。
  21. 前記第１ソース電極と前記第２ソース電極間と、前記第１ドレイン電極と前記第２ドレイン電極間に位置して、前記第１ソース電極及び第１ドレイン電極の一部を各々露出させる第１コンタクトホールと第２コンタクトホールを有する絶縁膜を形成する段階をさらに含むことを特徴とする請求項１９に記載のアレイ基板の製造方法。
  22. 前記第２ソース電極は、前記第１コンタクトホールを通じて第１ソース電極に連結されて、前記第２ドレイン電極は、前記第２コンタクトホールを通じて前記第１ドレイン電極に連結されることを特徴とする請求項２１に記載のアレイ基板の製造方法。
  23. 前記第２ドレイン電極と画素電極間に位置して、前記第２ドレイン電極の一部を露出させるドレインコンタクトホールを含む保護層を形成する段階をさらに含むことを特徴とする請求項１９に記載のアレイ基板の製造方法。
  24. 前記画素電極は、前記ドレインコンタクトホールを通じて前記第２ドレイン電極に連結されることを特徴とする請求項２３に記載のアレイ基板の製造方法。
JP2006104958A 2005-04-07 2006-04-06 薄膜トランジスタ及びその製造方法 Expired - Fee Related JP4597901B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050029121A KR101109623B1 (ko) 2005-04-07 2005-04-07 박막트랜지스터와 그 제조방법.

Publications (2)

Publication Number Publication Date
JP2006295169A JP2006295169A (ja) 2006-10-26
JP4597901B2 true JP4597901B2 (ja) 2010-12-15

Family

ID=37064266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006104958A Expired - Fee Related JP4597901B2 (ja) 2005-04-07 2006-04-06 薄膜トランジスタ及びその製造方法

Country Status (4)

Country Link
US (4) US7645647B2 (ja)
JP (1) JP4597901B2 (ja)
KR (1) KR101109623B1 (ja)
CN (1) CN100511713C (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100887B1 (ko) * 2005-03-17 2012-01-02 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
US7426000B2 (en) * 2005-04-14 2008-09-16 Samsung Electronics Co., Ltd. Transistor, display device including the same, and manufacturing method thereof
KR101137865B1 (ko) * 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
US7767564B2 (en) * 2005-12-09 2010-08-03 Zt3 Technologies, Inc. Nanowire electronic devices and method for producing the same
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
KR100972842B1 (ko) 2007-09-11 2010-07-28 포항공과대학교 산학협력단 나노막대를 포함하는 나노디바이스 및 그 제조 방법
US8076175B2 (en) * 2008-02-25 2011-12-13 Suniva, Inc. Method for making solar cell having crystalline silicon P-N homojunction and amorphous silicon heterojunctions for surface passivation
US20090211623A1 (en) * 2008-02-25 2009-08-27 Suniva, Inc. Solar module with solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation
KR101448084B1 (ko) 2008-05-09 2014-10-10 주성엔지니어링(주) 박막 트랜지스터 및 이의 제조 방법
CN101740619B (zh) * 2008-11-13 2011-07-20 北京大学 一种纳米线场效应晶体管
KR101791938B1 (ko) 2010-12-29 2017-11-02 삼성전자 주식회사 복수의 그래핀 채널층을 구비하는 그래핀 전자소자
CN102157557B (zh) * 2011-01-27 2012-07-25 北京大学 一种基于纳米线器件的耐高压横向双向扩散晶体管
JP5583097B2 (ja) * 2011-09-27 2014-09-03 株式会社東芝 透明電極積層体
KR101510217B1 (ko) 2013-03-20 2015-04-08 한국기계연구원 나노임프린트를 이용한 고결정성 나노구조 제조방법 및 이를 이용한 트랜지스터의 제조방법 및 센서의 제조방법
KR102080484B1 (ko) * 2013-10-31 2020-02-24 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
KR101537007B1 (ko) * 2014-03-12 2015-07-21 주성엔지니어링(주) 박막 트랜지스터 및 이의 제조 방법
CN107768386B (zh) * 2017-11-16 2020-09-01 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法以及液晶显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032906A (ja) * 2004-07-21 2006-02-02 Samsung Sdi Co Ltd 薄膜トランジスタ，電子装置およびフラットパネルディスプレイ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141860B2 (ja) * 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
TW511298B (en) 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
KR100397875B1 (ko) * 2000-05-18 2003-09-13 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
EP2194026A1 (en) 2002-09-30 2010-06-09 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
JP4669784B2 (ja) * 2002-09-30 2011-04-13 ナノシス・インコーポレイテッド ナノワイヤトランジスタを用いる集積ディスプレイ
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
KR100558037B1 (ko) * 2003-01-13 2006-03-07 주식회사 하이닉스반도체 실리콘나노와이어를 이용한 반도체 소자의 콘택 형성 방법
EP1620358A1 (en) * 2003-04-22 2006-02-01 Commissariat A L'energie Atomique A process for modifying at least one electrical property of a nanotube or a nanowire and a transistor incorporating it.
KR100491979B1 (ko) * 2003-06-27 2005-05-27 한국전자통신연구원 초미세 채널 전계 효과 트랜지스터 및 그 제조방법
JP4407311B2 (ja) * 2004-02-20 2010-02-03 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2008506254A (ja) * 2004-07-07 2008-02-28 ナノシス・インコーポレイテッド ナノワイヤーの集積及び組み込みのためのシステムおよび方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032906A (ja) * 2004-07-21 2006-02-02 Samsung Sdi Co Ltd 薄膜トランジスタ，電子装置およびフラットパネルディスプレイ装置

Also Published As

Publication number Publication date
US7645647B2 (en) 2010-01-12
CN1845340A (zh) 2006-10-11
US20060226425A1 (en) 2006-10-12
KR20060107108A (ko) 2006-10-13
CN100511713C (zh) 2009-07-08
US20100133545A1 (en) 2010-06-03
KR101109623B1 (ko) 2012-01-31
JP2006295169A (ja) 2006-10-26
US8384075B2 (en) 2013-02-26
US8216889B2 (en) 2012-07-10
US20120009707A1 (en) 2012-01-12
US8044391B2 (en) 2011-10-25
US20120248449A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP4597901B2 (ja) 薄膜トランジスタ及びその製造方法
JP4580890B2 (ja) 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法
KR101579135B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20080265254A1 (en) Thin film transistor array substrate, method of manufacturing same, and display device
US8415666B2 (en) Thin film transistor substrate having thin film transistors with improved etching characteristics, method of manufacturing the same, and display apparatus having the same
US7910930B2 (en) Thin film transistor and thin film transistor display panel having a frame and a line-shaped semiconductor
WO2013155840A1 (zh) 阵列基板及其制造方法和显示装置
TW200402888A (en) Thin film transistor array panel and manufacturing method thereof
US9129868B2 (en) Mask level reduction for MOFET
US7388229B2 (en) Thin film transistor substrate, manufacturing method of thin film transistor, and display device
TWI423394B (zh) 製造薄膜電晶體基板之方法
US7348197B2 (en) Liquid crystal display device and fabrication method thereof
US8178879B2 (en) Array substrate for display device and method of fabricating the same
KR101232170B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법
KR101542914B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
EP2856251A1 (en) Mask level reduction for mofet
US20070187681A1 (en) Thin film transistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100922

R150 Certificate of patent or registration of utility model

Ref document number: 4597901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees