JP4594918B2 - 半導体スイッチを利用したパルス電源装置 - Google Patents

半導体スイッチを利用したパルス電源装置 Download PDF

Info

Publication number
JP4594918B2
JP4594918B2 JP2006308273A JP2006308273A JP4594918B2 JP 4594918 B2 JP4594918 B2 JP 4594918B2 JP 2006308273 A JP2006308273 A JP 2006308273A JP 2006308273 A JP2006308273 A JP 2006308273A JP 4594918 B2 JP4594918 B2 JP 4594918B2
Authority
JP
Japan
Prior art keywords
power
control
semiconductor switch
pulse
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006308273A
Other languages
English (en)
Other versions
JP2008118837A (ja
Inventor
ホン ジェ リュ
ジョン ソ キム
グン イ リム
ガッセヴィ ゲンナディ
Original Assignee
コリア エレクトロテクノロジー リサーチ インスティチュート
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コリア エレクトロテクノロジー リサーチ インスティチュート filed Critical コリア エレクトロテクノロジー リサーチ インスティチュート
Publication of JP2008118837A publication Critical patent/JP2008118837A/ja
Application granted granted Critical
Publication of JP4594918B2 publication Critical patent/JP4594918B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/16Conversion of dc power input into dc power output without intermediate conversion into ac by dynamic converters
    • H02M3/18Conversion of dc power input into dc power output without intermediate conversion into ac by dynamic converters using capacitors or batteries which are alternately charged and discharged, e.g. charged in parallel and discharged in series
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H03K3/57Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Generation Of Surge Voltage And Current (AREA)
  • Inverter Devices (AREA)

Description

本発明は半導体スイッチを利用したパルス電源装置に関し、更に詳しくは、寿命を大きく延長させることができ、小型化が可能で、最終出力される高電圧パルスの多様な制御が可能な半導体スイッチを利用したパルス電源装置に関するものである。
一般的に、高電圧パルス発生回路は各種試験装備とプラズマ発生装置(PSIIなど)を負荷として使用しているが、従来の高電圧パルス発生回路は装置の寿命の問題、パルス幅の可変、動作周波数の増加、パルス電圧の調節、直流高電圧電源の必要性などの側面において多くの問題点が指摘されている。
例えば、従来のパルス発生回路は、スパークギャップ(spark gap)を利用したマルクスパルス発生器(Marx generator)を利用する方式と、真空管スイッチを利用する方式、そして単純にパルス変圧器を利用して低圧パルスを高圧に昇圧する方式などがある。
前記スパークギャップを利用したり、真空管スイッチを利用する従来の方式は、装置の寿命が短く、パルス幅の調節が不可能で、また、パルス反復率を高めることに限界があり、直流高電圧電源回路を必要とするなどの短所を有する。
パルス変圧器を利用する方式は、変圧器のインダクタンスによりパルスの上昇時間を早く得ることが難しく、変圧器の自己飽和によりリセット回路などを追加しなければならないため回路が複雑になり、騒音が発生し、パルス幅を増やすことが難しいなどの短所がある。
以下、添付した図面を参照にし、従来技術についてもう少し詳しく説明する。
添付した図1は、米国特許第4900947号に開示されているスパークギャップを利
用したマルクスパルス発生器(Marx generator)を図示した構成図である。このマルクスパルス発生器は、大電力分野で主に使用されており、最も一般的に使用されている形態である。
周知されている通り、パルス発生器には、高電圧パルスの発生および出力のために直流電圧が入力されると、これを複数のコンデンサC1〜CNにおいて並列に充電し、特定の時点で複数のコンデンサを直列に連結して放電させ、最終出力端に印加することが必要である。
かかる構成に加えて、マルクスパルス発生器では、図1に図示された通り、複数個のスパークギャップスイッチS1〜SNを使用し、入力端に直流電圧が入力されると、これを複数のコンデンサC1〜CNを利用して充電した後、特定の時点でスパークギャップスイッチS1〜SNを作動させ、複数のコンデンサC1〜CNに充電された電圧を直列に連結して放電させるように構成されている。
即ち、マルクスパルス発生器は、高電圧直流電源に対して複数個のコンデンサC1〜CNを抵抗を通して並列に連結してバンクを形成し、各コンデンサの(+)端と各コンデンサの(−)端の間にはスパークギャップスイッチS1〜SNを設置し、入力端に高電圧直流電圧が印加されると、印加された電圧が抵抗を通して連結されている各コンデンサC1〜CNに並列充電される。そして、必要な特定の時点でスパークギャップスイッチS1〜SNをオンにし、スパークギャップスイッチS1〜SNが放電と同時に通電されると、各コンデンサC1〜CNに充電された直流電圧が瞬間的に同時に放電されながら、直列に加えられた最終の高電圧直流電圧が最終出力端を通して印加されるようになる。
しかし、基本的に、スパークギャップスイッチS1〜SNを動作させるためには入力端に直流高電圧を印加する直流高電圧電源13が必ず必要であり、パルス電圧発生時点を正確に合せるための特殊なトリガー回路が要求される。
特に、マルクスパルス発生器では、パルス反復率(周波数)を高めることができず、パルス幅を自由に調節することが不可能であり、スパークギャップスイッチS1〜SNが機械的な放電スイッチであるためスパークが発生する度に摩耗が発生し、寿命が非常に制限的であるという短所を有する。また、負荷にショートが起きた場合、発生するショート電流を制限することができないという短所もある。また、連結する段の数が少ないほど各段で受けなければならない電圧が上がると同時にスイッチの耐電圧も上がり、反対に各段の耐電圧を低くすれば必要な電圧を得るために多くの段を連結しなければならないという短所がある。
一方、図1に図示したマルクスパルス発生器において、スパークギャップスイッチS1〜SNの代りに半導体スイッチである絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor;以下、IGBTと略称する)を使用するための努力をしてきた。
IGBTは寿命が永久的で、これを使用した場合、パルス反復率およびパルス幅の制御が可能となるなど、従来のマルクスパルス発生器で使用している機械的なスイッチの短所を克服することができる。
しかし、同時に多数のスイッチを駆動する問題、均等な電圧分配などの動作に対する制約が複雑で製品の信頼性に問題を起こし得る素地がある。そして、高圧になるほど段数が多くなるため装置の規模が大きくなるという短所も持っている。
半導体スイッチとしてIGBTを利用したパルス発生器において、核心技術は半導体スイッチの電圧、定格電流を克服することである。
IGBTは既存のガス放電スイッチとは異なり低い電圧、定格電流を有している。一つのスパークギャップスイッチの代りに一つのIGBTを使用するのではなく、定格電圧に耐えることができるように必要なだけの複数個のIGBTを直列に連結し、これらを同時にターンオン/オフする方法を使用することができるが、この場合、複数個のIGBTがオンやオフになる時に駆動タイミングの差で電圧の不均等が発生しやすく、この時電圧の不均等により、IGBTの定格電圧を超えるとIGBTは即時に破損する。実際にゲートシグナルを完全に同期化させて複数のIGBTに印加しても個別素子の特性(抵抗やインダクタンス)の誤差(ばらつき)により複数個のIGBTを同時にオン/オフさせることは不可能である。従って、一つのIGBTでもオン/オフが同期化されなければ、その一つのIGBTに全電圧がかかり、そのIGBTが破壊され、その特定のIGBTの破損により残りのIGBTも連鎖的に破損が生じてしまう。
また、前記IGBTが直列で駆動される時、各スイッチは独立の駆動電源が必要だが、この時、直列に接続されたスイッチの上部に行くほど独立の駆動電源の電圧の絶縁の強度が更に大きくならなければならない。従って、高圧駆動において最も難しい技術の一つは駆動電源の絶縁技術である。
そして、当技術分野でIGBTを利用する技術として、添付した図2に、米国特許第5905646号に開示されている電圧発生装置が図示されている。
図2に図解した電圧発生装置は、IGBTとトランジスタ(以下、TRと略称する)を一緒に使用するもので、ここでは変圧器の1次側の電圧を変圧器を通して増幅させる方式を使用する。
一方、前述したマルクスパルス発生器と、図2に図示したIGBTおよびTRを利用する電圧発生装置全てにおいて、シリコン制御型整流器(SCR(Silicon Controlled Rectifier))などのサイリスタを用いた制御方式が適用される高圧充電器が使用されているが、今まで使用されている高圧充電器はその全体のサイズが非常に大きいという問題点を持つため、高圧充電器の改善もまた要求されているというのが現状である。
これと共にゲート電圧のためにゲート電圧発生装置に高圧絶縁(二重絶縁)方式が適用され、ゲートシグナルとしては光駆動ゲート回路を利用した光シグナルが使用されているが、現在まで開発されたゲート電圧発生装置の場合、高圧絶縁のために多段の変圧過程を経るなど、高圧絶縁を達成するための構造が非常に複雑である。またゲート電圧とゲートシグナルを各々別途の構成により発生させるため、全体的な構成が複雑になるという問題があり、そこでゲート電圧およびゲートシグナル発生と関連した改善が要求されている。
その他に、図1に図解したマルクスパルス発生器と、図2の電圧発生装置に対して今まで知られている問題点をさらに述べる。
両方式とも、パルス幅に制約(<10μs)があり、特にトランジスタを使用した方式ではトランジスタからの電流漏れによるパルスの立ち上がり/立ち下がり時間に大きな制約がある。そして、電圧発生装置全体のサイズが大きく効率が低いという問題があるため改善が必要である。
また、IGBTおよびトランジスタを利用した方式ではアーク発生保護は可能であるが、そのために複雑な回路が必要となるという問題が指摘されている。
米国特許第4900947号 米国特許第5905646号
本発明は前記のような問題点を解決するために発明されたものであり、本発明は、寿命が永久的な半導体スイッチを複数個使用しながら、複数の半導体スイッチを同期させて動作させることが難しいという同期化問題を解決し、素子および装置全体の寿命が向上し、小型化が可能で、最終出力される高電圧パルスの多様な制御が可能な半導体スイッチを利用したパルス電源装置を提供することにその目的がある。
特に、本発明は、複数の半導体スイッチの直列駆動による駆動電源の絶縁、複数の半導体スイッチを同期させて動作させることが難しい同期化などの問題が解決され、アークおよびショート発生時に対応が可能な回路が具備され、素子の保護および安定性が大きく向上される半導体スイッチを利用したパルス電源装置を提供することにその目的がある。
以下、前記目的を達成するための本発明の特徴について説明する。
前記目的を達成するために、本発明によれば、互いに直列に連結された半導体スイッチおよび充電コンデンサ、前記半導体スイッチを駆動させるためのパワースイッチドライバー、前記半導体スイッチと前記充電コンデンサとの直列回路の両端に連結されたバイパスダイオード、および、前記充電コンデンサの両端に連結された整流ダイオードを有するパワーセルが、複数、前記半導体スイッチ間に直列に連結されて構成された複数個のパワーステージと、前記充電コンデンサを充電するための電源を供給するパワーインバータと、高圧絶縁ケーブルとして、前記パワーインバータから前記各パワーステージの各パワーセル内の整流ダイオードに電源が供給されるようにするパワーループと、前記半導体スイッチのゲートシグナルおよびゲート電圧を発生させるための制御シグナルを提供する制御インバータと、前記高圧絶縁ケーブルとして、前記制御インバータから前記各パワーステージの各パワーセル内のパワースイッチドライバーに制御シグナルが供給されるようにする制御ループとから構成され、前記複数のパワーセルの全体の半導体スイッチが直列に連結されるように前記パワーステージ間直列に連結される、パルス電源装置が提供される。
本発明によれば、素子および装置全体の寿命が向上し、小型化が可能で、最終出力される高電圧パルスの多様な制御が可能なパルス電源装置が提供される。
また本発明によれば、半導体スイッチの直列駆動による駆動電源の絶縁、同期化などの問題が解決され、素子の保護および安定性が大きく向上したパルス電源装置が提供される。
以下、本発明の構成について添付図面を参照に詳細に説明する。
本発明のパルス電源装置は、全ての半導体スイッチを直列に連結するが、各半導体スイッチが負担する電圧を半導体スイッチ一つが耐えることができる水準に下げると、複数の半導体スイッチを駆動するためのゲートシグナルが同期化されない場合でも半導体スイッチが連鎖的に破損してしまうという深刻な問題を解決することができるという点に着眼して構成したものである。
添付した図3は本発明による半導体スイッチを利用したパルス電源装置の構成を図示した構成図である。
図3に図示した通り、本発明の実施の形態のパルス電源装置(100)は、下記の要素から構成されている。
(a)それぞれ、半導体スイッチ(112)および充電コンデンサ(113)を有する複数のパワーセル(111)が直列に連結された複数個のパワーステージ(110)
(b)高圧絶縁ケーブルとして前記パワーインバータ(120)から各パワーセル(111)間に電源が供給されるように連結されたパワーループ(130)。
(c)前記半導体スイッチ(112)のゲートシグナルおよびゲート電圧を発生させるための制御シグナルを提供する制御インバータ(140)。
(d)高圧絶縁ケーブルを介して前記制御インバータ(140)から各パワーセル(111)間に制御シグナルS140が供給されるように連結された制御ループ(150)。
以下、各構成要素別に更に詳しく説明する。
まず本発明の実施の形態のパルス電源装置(100)は、全体が直列に連結された複数個のパワーステージ(110)を含む。
ここで、各々のパワーステージ(110)は、複数個のパワーセル(111)が連結されて構成される。
各パワーステージ(110)を構成する複数個のパワーセル(111)は各々、半導体スイッチ(112)、例えばIGBTと、それに直列に連結された充電コンデンサ(113)を有し、複数個のパワーセル(111)が直列に連結されたパワーステージ(110)において、複数のパワーセル内の全体の半導体スイッチ(112)および充電コンデンサ(113)が全て直列に連結される。
このように本発明の実施の形態のパルス電源装置(100)では複数個のパワーセル(111)の半導体スイッチ(112)と充電コンデンサ(113)を全て直列に連結して一つのパワーステージ(110)を構成し、更に、このように構成された複数個のパワーステージ(110)の間にも全体のパワーセル(111)内の半導体スイッチ(112)と充電コンデンサ(113)が全て直列に連結されるように構成している。
図3を参照すると、一つのパワーステージ(110)が、複数個のパワーセル(111)が直列に連結されて構成されているのと同時に、複数個のパワーステージ(110)が全て直列に連結されて構成されていることが分かる(全体の半導体スイッチと充電コンデンサが全て直列に連結されている)。
ここで、パワーステージ(110)において、直列に連結されたパワーセル(111)は同一構成で成り立っているため、図3では一つのパワーセル(Power cell
1)についてのみ、その構成回路を図示した。
図3に図示された通り、前記パワーセル(111)は、下記の要素から構成されている。
(a)メインスイッチとして半導体スイッチ(112)。
(b)この半導体スイッチ(112)に直列に連結された充電コンデンサ(113)。 (c)前記半導体スイッチ(112)と前記充電コンデンサ(113)との直列回路の両端に連結されたバイパスダイオード(114)。
(d)前記充電コンデンサ(113)の両端に連結された整流ダイオード(115)。 (e)前記半導体スイッチ(112)の駆動のために単一ターンの制御ループ(150)で絶縁されたゲート電圧(これは制御インバータ(140)が印加する制御シグナルS140である)が印加され、半導体スイッチ(112)を駆動するためのゲートシグナルおよび駆動電圧を印加するパワースイッチドライバー(ゲート駆動回路)(116)。
ここで、半導体スイッチ(112)は、IGBTまたはMOSFETである。
前記バイパスダイオード(114)は、パワーセル(111)内の半導体スイッチ(112)が開いた場合(オフにされて非導通状態になった場合)、別のパワーセル(111)から電流を流すようにさせ、半導体スイッチ(112)の両端間にスパイクを防止するスナバ(snubber)ダイオードの役割を果す。
従って、別途の減衰(damping)構成要素を必要とせず、バイパスダイオード(114)によるバイパス経路を通して、複数の半導体スイッチを完全に同期して動作できないという同期化問題を解決することができるようになる。
また、充電コンデンサ(113)に並列に接続された前記整流ダイオード(115)は、パワー(電力)変圧器(131)のパワー巻線(PW1〜PW8)に連結され、フルブリッジ整流ダイオードが使用される。
各パワーセル(111)内のパワースイッチドライバ(116)は、図5(A)に詳細を図解したように、当該パワーセル(111)内の半導体スイッチ(112)、たとえば、MOFETのゲート、コレクターおよびエミッターに連結され、前記制御インバータ(140)が提供する制御シグナルS140を、制御ループ(150)および制御巻線(CW1〜CW8)で構成する制御変圧器(151)を通して印加し、それから半導体スイッチ(112)を駆動させるために、ゲートシグナルと駆動電圧を同時に出力するように構成される。
即ち、パワースイッチドライバ(116)は、2次側制御巻線(CW1〜CW8)を通して制御変圧器(151)の1次側巻線、即ち、単一ターンの制御ループ(150)から制御インバータ(140)の制御シグナルS140(これは半導体スイッチ(112)を駆動させるためのゲート絶縁電源電圧のためにも提供される)が印加され、半導体スイッチ(112)に対してゲートシグナルとゲート電圧(駆動電圧)を同時に供給する。特に、パワースイッチドライバ(116)は、後述するように、制御変圧器(151)を通してパワースイッチドライバ(116)に印加される制御シグナル、即ち、半導体スイッチ(112)用のターンオン・シグナルおよびターンオフ・シグナルによってパルス幅が調節されるようにし、パワーステージ(110)内の複数の半導体スイッチ(112)が同時にオン/オフされるように構成されている。
前記パワースイッチドライバ(ゲート駆動回路)(116)の回路構成および原理については、図5(A)、(B)に図示した通り、各パワーセル(111)のパワースイッチドライバ(116)は、1次側が単一ターンの制御ループ150で構成された制御変圧器(151)を通して制御インバータ(140)から提供される制御シグナルS140(絶縁されたゲート電圧)が印加されるようになっており、このような制御シグナルS140が印加されると半導体スイッチ(112)を駆動するためのゲートシグナルと駆動電圧(ゲート電圧)を同時に出力するように構成されている。
図5(A)に図解したパワースイッチドライバ(116)は、下記の要素を含む。
(a)前記制御変圧器(制御ループ)(151)を通して制御インバータ(140)から提供されるターンオン・シグナルとターンオフ・シグナルにより充電され、充電された電圧を前記半導体スイッチ(112)のコレクターに駆動電圧として提供するコンデンサ(C1)。
(b)前記半導体スイッチ(112)のゲートに連結され、制御変圧器(151)を通して印加される制御インバータ(140)のターンオン・シグナルS140によりオンとなり、前記半導体スイッチ(112)をオンにさせるためのゲートシグナルを印加させるスイッチング素子(Q3)。
(c)前記コンデンサ(C1)とスイッチング素子(Q1)の間、前記スイッチング素子(Q3)と半導体スイッチ(112)のゲートとコレクターおよびエミッターに連結される連結端の間に各々構成され、制御ループ(150)を通して半導体スイッチにターンオン・シグナルが印加される際、前記スイッチング素子(Q3)をオンにすると同時に前記コンデンサ(C1)に充電された電圧が前記半導体スイッチ(112)のコレクターに印加されるようにし、前記制御ループ(150)を通して、その後、半導体スイッチにターンオフ・シグナルが印加される時や、半導体スイッチ(112)の両端にショートが発生した際、オン状態に維持されるスイッチング素子(Q3)をオフにさせ、半導体スイッチ(112)がオフになるようにする多数個のダイオード(D1〜D9)、そして多数個のスイッチング素子(Q1,Q2,Q4,Q5)および多数個の抵抗(R1〜R8)。
図示したゲート駆動回路(パワースイッチドライバ(116)は、制御インバータ(140)が提供する制御シグナルS140、即ち、正の極性を有するターンオン・シグナルと負の極性を有するターンオフ・シグナルにより駆動され、このようなターンオン・シグナルとターンオフ・シグナルは制御変圧器(151)を通してパワースイッチドライバ(116)に印加される。
本発明の実施の形態のゲート駆動回路(パワースイッチドライバ(116)から制御変圧器(151)を通して印加される各々のシグナルは、印加と同時にダイオード(D4)を通して半導体スイッチ(112)の駆動電圧を供給するためのコンデンサ(C1)で充電され、結局、コンデンサ(C1)が絶縁された電源の役割を行うようになる。
このように図5(A)に図示されたゲート駆動回路(パワースイッチドライバ(116)は、制御変圧器(151)を通して印加される制御シグナルS140により駆動電源の電圧がコンデンサ(C1)に充電されるように構成されている。
各動作周期は図5(B)に表した通り、コンデンサ(C1)を前もって充電させるために印加されるターンオフ・シグナルと共に動作周期が始まる。そして、Tdの遅延時間(たとえば、100μs)の遅延後にターンオン・シグナルが印加されると半導体スイッチ(112)に連結されたスイッチング素子(Q3)がオンとなり、その結果、半導体スイッチ(112)のゲートに正の電圧が印加されると同時に、コンデンサ(C1)に充電された駆動電圧が半導体スイッチ(112)のコレクターに印加されながら半導体スイッチ(112)がオンとなる。
このように半導体スイッチ(112)がオンになった後には、ターンオン・シグナルが消滅しても、次のターンオフ・シグナルが印加されるまでスイッチング素子(Q3)はオン状態が維持され続ける。これは、スイッチング素子(Q3)がターンオンとなり、ゲート電圧を半導体スイッチ(112)に供給した後からは、半導体スイッチ(112)がターンオンされるに従ってその後のスイッチング素子(Q3)のゲート端が抵抗(R5)とダイオード(D1)と半導体スイッチ(112)を通してGND(大地)に連結され、オン状態を維持し続けるためである。
そして、ターンオン・シグナルの印加後、Twの待機時間が遅延した後にターンオフ・シグナルが印加されると、ゲート駆動回路(パワースイッチドライバ(116))の動作が非活性化され、この時、半導体スイッチ(112)もまたオフになる。
結局、ターンオン・シグナルが印加された時、半導体スイッチ(112)がオンになり、ターンオフ・シグナルが印加された時、半導体スイッチ(112)がオフになるため、ターンオン・シグナルとターンオフ・シグナルの制御により半導体スイッチ(112)のオン/オフ時点を自由に制御することができる。
これにより、パルス反復率を自由に調節することができることはもちろん、半導体スイッチ(112)のオン時間を制御してパルス幅(ターンオン・シグナルが印加されてターンオフ・シグナルが印加されるまでのパルス幅の維持)を自由に調節することができるようになる。
また、本発明の実施の形態のゲート駆動回路(パワースイッチドライバ(116))では、ショートまたはアーク発生時に半導体スイッチ(112)のコレクターとエミッター間に流れる電流の増加に従って電圧が上昇すると、自由にゲート回路が遮断され、スイッチがオープンされるようにして素子を保護するように構成される。
このように、一度ターンオンになるとターンオン状態を維持し、後にアークが発生した場合すぐに感知が可能となるためアークが発生した場合、パルス電源装置(100)の信頼性を保証するようになる。
半導体スイッチ(112)がターンオンとなると同時に、半導体スイッチ(112)はターンオン・シグナルが消滅してもターンオン状態を維持しつづける。この後、ターンオフ・シグナルがパワースイッチドライバー(116)の動作を非活性化させ、この時半導体スイッチ(112)もまたオフとなる。
添付した図6〜図8は、ゲート駆動回路(パワースイッチドライバ(116))の動作原理をもう少し詳しく説明するための図である。
これの図を参照して、先に説明したゲート駆動回路(パワースイッチドライバ(116))の動作状態を各動作モード別にもう少し詳しく説明する。
プリチャージモード
図5に表した通り、制御ループ(150)を通して供給される正負の双極性を有するターンオンパルスとターンオフパルスは、各々ゲート電圧として使用されるコンデンサC1の両端の電圧を充電し、安全な動作のために半導体スイッチ(112、Sw)をオフ状態に維持しながらゲート電圧に当たるコンデンサC1の電圧のみを充電するためにターンオフパルスを連続的に印加するプリチャージ・ルーチン(routine)を行う。この時の電流の流れは図8に表した通りである。
ターンオンパルス印加モード
コンデンサC1が満充電された状態でターンオンパルスが印加されると、図6に表した通り、制御変圧器(151)の下端に“+”極性のパルスが印加され、ダイオードD4を通してコンデンサC1が充電されると、制御ダイオードD7が導通してスイッチング素子Q4がオンとなる。前記スイッチング素子Q4がオンになるに従ってコンデンサC1の電圧が抵抗R4とダイオードD6を通してGNDに電流を供給するようになる。これによって抵抗R4両端の電圧によりスイッチング素子Q3がオンとなり、同様に、コンデンサC1に充電されたゲート電圧がスイッチング素子Q3と抵抗R6およびR8を通してGNDに流れるようになる。最終的に抵抗R8両端の電圧が半導体スイッチ(112、Sw)をオンにさせ、半導体スイッチ(112、Sw)はターンオン状態となる。
ターンオン維持モード
一旦、スイッチング素子Q3が導通され半導体スイッチ(112、Sw)がオン状態となると、半導体スイッチ(112、Sw)のエミッタ、コレクタ間の導電抵抗は非常に小さい値となり、ターンオンパルスが消えてもゲート電圧は、図7に表した通り、抵抗R4、R5、ダイオードD1、そして半導体スイッチ(112、Sw)を通してGNDへの経路が形成されるため、スイッチング素子Q3は導通状態を維持し続けるようになる。これによって半導体スイッチ(112、Sw)も抵抗R8両端の電圧によりターンオフパルスが印加されるまでオン状態に維持される。
万一、この時、負荷端にアークが発生して半導体スイッチ(112、Sw)にショート電流が流れるようになると、半導体スイッチ(112、Sw)の内部抵抗が低い値としても高いショート電流に半導体スイッチ(112、Sw)両端の電圧降下が増加し、これによりダイオードD1が逆バイアスされ、スイッチング素子Q3がターンオフされる。結果的に半導体スイッチ(112、Sw)素子がターンオフされながらショート電流から半導体スイッチ(112、Sw)素子を保護するようになる。
ターンオフモード
ターンオン維持期間中、ターンオフパルスが印加されると、制御変圧器(151)の2次側上段に正極のパルスが印加され、このパルスはコンデンサC1で充電される一方、ダイオードD5と抵抗R1を通してGNDに電流を流し、スイッチング素子Q2をターンオンさせる。これによってスイッチング素子Q1とQ5が順次にターンオンされ、半導体スイッチ(112、Sw)のゲート端をGND(大地電位)でフルダウンさせる。これにより半導体スイッチ(112、Sw)がターンオフされてスイッチング素子Q3もターンオフされ、次のターンオンパルス印加時まで半導体スイッチ(112、Sw)はオフ状態を維持するようになる。
このようにして、前記のようなゲート駆動回路(パワースイッチドライバ(116))によると、半導体スイッチ(112、Sw)のターンオンパルスとターンオフパルス間の印加時間を調節することができ、自由にパルス幅の調節が可能となる。
以上、パワーセル(111)の各構成要素について詳述したが、図3の例は60kVのパルス出力のために8個のパワーセル(111)が直列に連結され、一つのパワーステージ(110)を構成し、このようなパワーステージ(110)9個が直列に連結されて構成された例である。
このような例から半導体スイッチ(112)に1200V/200Aの高速IGBTを72個(8個のパワーセルで構成されたパワーステージが9個であるため)使用し、一つのパワーステージが全体で8個のパワーセル(111)に6.4kV、200Aの出力を出すように設計された。
結局、各パワーステージ(110)内の半導体スイッチ(112)、たとえば、IGBTが同時にオンとなる時、パワーステージ(110)から出力される電圧6.8kVが9個のパワーステージ(110)で全て直列に加えられ、最終出力端にパルス電圧60kVが出力される。
もちろん、パワーステージ(110)の個数およびパワーステージ(110)を構成するパワーセル(111)の個数は必要に応じて適切に設計、変更することができる。
一方、パワーステージ(110)内のパワーセル(111)は、パワーインバータ(120)に連結されたパワーループ(130)を通して充電コンデンサ(113)を充電のために電圧の供給を受け、これと同時に、制御インバータ(140)に連結された制御ループ(150)を通して制御シグナルS140を受ける。
複数のパワーステージ(110)間に、そしてパワーステージ(110)を構成する複数のパワーセル(111)間において、これらの回路構成は、パワーループ(130)と制御ループ(150)を通して供給される電圧に対しては並列に配置される。
即ち、図3を参照にすると、装置(100)内の全体のパワーステージ(110)のパワーセル(111)が、パワーループ(130)と制御ループ(150)により並列に連結されていることが分かる。
各パワーステージ(110)は、パワーループ(130)と制御ループ(150)とで構成する変圧器(131,151)を有するが、各パワーステージ(110)内でパワーループ(130)の1次側巻線と、パワーセル(111)の整流ダイオード(115)に連結された2次側巻線(PW1〜PW8)がパワー変圧器(131)を構成し、制御ループの1次側巻線とパワーセル(111)のパワースイッチドライバー(116)に連結された巻線(CW1〜CW8)とが制御変圧器(151)を構成するようになる。
これによってパワーインバータ(120)がパワーループ(130)を通して高電圧直流電圧を供給すると、パワー変圧器(131)を通して調整された電圧が各パワーセル(111)に提供されて充電コンデンサ(113)に充電され、制御インバータ(140)が制御ループ(150)を通して印加する制御シグナルS140は制御変圧器(151)を通してゲート駆動回路として構成されたパワースイッチドライバー(116)に印加され、半導体スイッチ(112)の駆動のためにゲートシグナルと駆動電圧が出力される。
本発明の実施の形態のパルス電源装置(100)において充電コンデンサ(113)の充電と半導体スイッチ(112)の駆動のための電圧および制御シグナルを供給するパワーループ(130)と制御ループ(150)は、各変圧器(131,151)の1次側巻線に単一ターン(one turn)の巻線としてのループを用いており、これにより、全体サイズと重量が大きく減少させることができるようになる。
即ち、1次側として単一ターンで構成されたパワーループ(130)と制御ループ(150)が使用されるが、パワーループ(130)が各パワーステージ(110)内でこれを構成するパワーセル(111)の2次側巻線(パワーセルの整流ダイオード(115)に連結された巻線)(PW1〜PW8)に対して単一ターンの巻線(ループ)でパワー変圧器(131)を構成し、制御ループ(150)もやはり、各パワーステージ(110)内でパワーセルの2次側巻線(パワーセル(111)のパワースイッチドライバー(116)に連結された巻線)(CW1〜CW8)に対して単一ターンの巻線(ループ)で制御変圧器(151)を構成する。
前記パワーループ(130)は、内巻線と充分な絶縁距離を有する高圧ケーブル(約2.6μHインダクタンス)が使用されるが、150kVの絶縁を保証することができる絶縁ケーブルが使用される。
2次側巻線(PW1〜PW8)の巻回数はパワーループ(130)を通して供給されるパワーインバータ(120)のインピーダンスに整合させると同時に、変圧器のコア(磁心)飽和(core saturation)を防止するために適切に選択することができる。
前記制御ループ(150)も、高圧絶縁ケーブル(約4μH)で構成され、2次側制御巻線(CW1〜CW8)が巻かれた制御変圧器(151)のコア中心を貫通する形態で単一ターンの巻線(ループ)で1次側が構成され、直径はパワーループ(130)に比べて小さい。
図3を参照すると、各パワーステージ(110)内で、1個のパワー変圧器(131)と2個の制御変圧器(151)が構成されているが、パワー変圧器(131)は漏れインダクタンスを等化(equalizing)させるために図3の中央側のパワー巻線PW1〜PW8の分離された巻線を具備し、ここで分離された各巻線(PW1〜PW8)が各パワーセル(111)の整流ダイオード(115)に連結されていることがわかる。
各パワーステージ(110)において、パワー変圧器(131)には8個のパワーセル(111)が連結されており、パワー変圧器(131)を通して印加される電源が8個の充電コンデンサ(113)に充電されるようになっている。
また、各パワーステージ(110)内でパワーセル(111)内の半導体スイッチ(112)のゲート信号とゲート電圧を生成するために、図3における両側面側で、各々制御ループ(150)の単一ターンの1次側と分離された4個ずつの2次側巻線(CW1〜CW8)により2個の制御変圧器(151)が構成されているのが分かる。
ここで、分離された各巻線(CW1〜CW8)は、各パワーセル(111)のパワースイッチドライバー(116)に連結されている。
一方、パワーインバータ(120)は、直列共振型のインバータ方式を採用した高圧充電器として、交流電源から入力される交流電圧を直流電圧に変換し、それから前記パワーループ(130)を通して各パワーステージ(110)内のパワーセル(111)にコンデンサの充電電圧を供給する構成を有する回路である。
パワーセル(111)内の充電コンデンサ(113)は、パワーインバータ(120)の直流電圧をパワー変圧器(131)を通して供給され充電され、充電コンデンサ(113)に充電されるエネルギーは、パワーインバータ(120)の動作周波数の変化により制御される。
充電コンデンサ(113)の充電のための直列共振型インバータ(120)は、図3に表した通り、交流電源に連結されるフルブリッジインバータと共振コンデンサ(Cr)、共振インダクタ(Lr)、インバータコントローラ122(resonantpower inverter controller)、ドライバ(Dr)前記インバータコントローラにより駆動される4個のスイッチング素子(Q1〜Q4)およびダイオードを含んで構成される。
また、インバータコントローラ122は、動作時に各パワーセル(111)の充電コンデンサ(113)両端に連結された電圧センサーから電圧値のフィードバックを受けるようになっている。
このようなインバータは、一例として、共振周波数が100kHz、インバータ駆動周波数は最大50kHz、最大出力は10kWに設計することができる。
図4は直列共振型インバータによる充電電流の波形例を表した図であり、充電装置の動作時の実測電流波形を表したものである。
そして、制御インバータ(140)は交流電源に入力される交流電圧を直流電圧に変換し、それからパワーセル(111)内の半導体スイッチ(112)のゲートシグナルおよびゲート電圧を発生させるための制御シグナルS140を制御ループ(150)を通して提供する構成部である。
制御インバータ(140)では、パワーループ(パワー変圧器)(130)を通してパワーセル(111)内のパワースイッチドライバ(116)に、図5(B)の‘A’として表したようなターンオン・シグナルと、ターンオフ・シグナルを繰り返し提供する。
制御インバータ(140)は、パワーインバータ(120)と類似した構成となっているが、図3に表したように、交流電源に連結されるフルブリッジインバータとして、タイミング制御装置(Timing controller)と、ターンオン・シグナルとターンオフ・シグナルが生成されるように4個のドライバ(Dr)を媒介に前記タイミング制御装置により駆動される4個のスイッチング素子(Q1〜Q4)と、4個のダイオードを含んで構成される。
ここで、前記タイミング制御装置142の駆動制御の下に、制御インバータ(140)で制御シグナルS140発生する。
前記タイミング制御装置142には、パルス電源装置(100)のアース端に設置された電流センサー(fault sensor)119が連結され、この電流センサー119からタイミング制御装置142が電流シグナルS119を入力されるようにされており、過剰電流発生時にタイミング制御装置142が電流センサー119の電流シグナルS119から過剰電流の発生を判断して、動作を中止するように構成されている。
添付した図9は制御インバータ(140)により調節されるゲートパルスのタイミング図である。図9を参照すると、制御ループ(150)を通した電流の流れは三角形の形を形成することが分かる。正のターンオンパルスは半導体スイッチ(112)のゲートパルスの立ち上がりエッジ(rising edge)を決定し、負のターンオフパルスは半導体スイッチ(112)のゲートパルスの立ち下がりエッジ(falling edge)を決定する。
添付した図10は、半導体スイッチ(112)の制御パルスとゲートシグナルのシミュレーションの結果(a)と実験結果(b)とを示す図である。制御変圧器(151)を通して伝達される正極のターンオンパルスとターンオフパルス、および、それにより生成される半導体スイッチ(112)のゲートパルスの実験波形である。
図10に見られるように、正極の電流パルスは対称的であり、パワースイッチドライバー(116)に同一なエネルギーを供給するということが分かる。
ターンオンパルスとターンオフパルス間の印加時間を調節すると、自由にパルス幅の調節が可能になる。
一方、図11は本発明の実施の形態のパルス電源装置において、各パワーステージ段内の構成部の配置構造を表した平面図であり、図12は図11に図示された平面配置構造のパワーステージが多段に積層配置されて構成された本発明の実施の形態のパルス電源装置を表した図面である。
本発明の実施の形態によるパルス電源装置(100)では、パワーループ(130)と制御ループ(150)の干渉を最小化させながら装置の全体のサイズを最小化させることができるスタッキング構造および配置構造が適用される。
まず、図示された通り、パワーループ(130)と制御ループ(150)は装置中央上段部で、ループ間のノイズ発生問題を解決するために90°の角度で交差されるように配置される。かりにパワーループ(130)と制御ループ(150)が並置されると、パワーループ(130)に電源が供給される際、制御ループ(150)に電流が誘起されながら装置内の半導体スイッチ(112)がゲートシグナルがなくとも自動でトリガーされるという問題が発生することがある。従って、ノイズを最小化し磁束に関する問題が解決されるように、パワーループ(130)と制御ループ(150)は90°交差させて配置しなければならない。
また、図12に表した通り、パワーループ(130)と制御ループ(150)は各々装置の上側、より明確には最上段のパワーステージ(110)の上側でU字形態にベンディングした(曲げた)後、その下の二部分が装置の上下方向に挿入された形態で配置され、この時制御ループ(150)はパワーループ(130)に比べ、並置された二部分間の距離が相対的に遠く離れるように設置される。
また、本発明の実施の形態ではパルス電源装置(100)のサイズを最小化するために、各パワーステージ(110)段でその構成部の配置状態を最適化する。
後述する本発明の実施の形態の配置状態の最適化により本発明の発明者は60kV構成の場合、図3の構成を有する、サイズが1.1m×0.6m×0.5mのパルス電源装置(100)を実際に製作することができた(図12参照)。
まず、互いに直列に連結された複数個のパワーステージ(110)が上下に積層されながら多段で設置される。図12を参照すると、各々同一な構成で、上下段が互いに直列に連結された9段のパワーステージ(110)が上下に積層、配置される。
そして、本発明の実施の形態では大きさを最小化し、半導体スイッチ(112)の発熱問題を効果的に解決するために各段のパワーステージ(110)でその構成部を平面上の四角空間内に配置するが、構成部の平面配置構造を図11に表した通り最適化する。
まず、各パワーステージ(110)段でパワーセル内に含まれた同数の半導体スイッチ(IGBT)を各々分け、収容している複数個の半導体スイッチモジュール(IGBTモジュール)(8個のパワーセルの場合、半導体スイッチ2個ずつを収容して4個の半導体スイッチモジュールが設置される)(117)をコーナー付近の外郭に位置されるように前後(図面上では上下)および左右(図面上では左右)に所定の間隔を置いて分散配置する(4個の半導体スイッチモジュールが前後および左右に4箇所に分散配置される)。
そして、各パワーステージ(110)段で各々パワーセルのコンデンサおよび整流ダイオードを収容している複数個のストーレジコンデンサ(storage capacitor)(118)を半導体スイッチモジュール(117)間の空間の外郭側に配置する。図面上には左側と右側に各々4個ずつのストーレジコンデンサ(118)が配置されている(各パワーステージが8個のパワーセルで構成された場合)。
また、中央部にはパワーループ(130)および制御ループ(150)と巻線とで構成するパワー変圧器(131)と制御変圧器(151)を配置する。
この時、各パワーステージ(110)段に構成された1個のパワー変圧器(131)は、パワーループ(130)とストーレジコンデンサ(118)の整流ダイオード(115)に連結された巻線(PW1〜PW8)で構成して正中央に配置し、その両側には各パワーステージ(110)段に2個ずつ構成された制御変圧器(151)を制御ループ(150)とパワースイッチドライブに連結された巻線(CW1〜CW8)で構成して配置させる。
このように1個のパワー変圧器(131)は中央に、2個の制御変圧器(151)は距離を置いてその両側に配置される。
そして、パワースイッチドライバー(116)を半導体スイッチモジュール(117)間の空間の外郭側に図面上の上下4個ずつに分けて配置する。
このように収納コンデンサ(118)を図面上の左右に同数に分けて分散配置する場合に、前記パワースイッチドライバー(116)は図面上の上下に同数に分けて分散配置することが好ましい。
例えば、各パワーステージ(110)段で各々ゲート駆動回路が構成された複数個のパワースイッチドライバー(116)は、平面上の四角空間内で左右(図面上の左右)に配置された半導体スイッチモジュール(117)間の空間に、前記パワー変圧器(131)と制御変圧器(151)の外郭側に設置し、各々パワーセルのコンデンサおよび整流ダイオードを含む複数個の収納コンデンサ(118)が平面上の四角空間内で前後に配置された前記半導体スイッチモジュール(117)間の空間に、前記パワー変圧器(131)と制御変圧器(151)の外郭側に設置される。
これと合わせて、発熱素子である半導体スイッチ(112)の放熱問題を解決するために、半導体スイッチモジュール(117)の外側面に接触されるように放熱板(119)を設置する。この放熱板(119)は基本的に半導体スイッチモジュール(117)の熱の伝達を受け外部に放出する。好ましくは、放熱板(119)を各パワーステージ(110)段の外郭に配置し、放熱以外に遮蔽板およびケーシングの役割を共に行うようにする。
本発明の好ましい実施の形態として、放熱板(119)は、「鉤字型」の構造で製作される。そして、半導体スイッチモジュール(117)に接触されるように、放熱板(119)は、各パワーステージ(110)段の外郭に固定、設置され、遮蔽板およびケーシングの役割を行うように4個の放熱板(119)を各パワーステージ段のコーナー部分を含む外郭部分全体を囲むように配置して固定する。
前記放熱板(119)は放熱特性が優れたアルミニウムを材質として使用して製作することが好ましい。
次に、本発明の実施の形態のパルス電源装置(100)には複数個の充電コンデンサ(113)が直列に連結されて設置されている。それらの充電コンデンサ(113)には、パワーインバータ(120)からパワーループ(130)を通して電流が流れた後、各パワーセル(111)内の充電コンデンサ(113)が充電される過程で、同一時間電圧を印加しても充電コンデンサ(113)ごとに充電される電圧に大きな差が生じるという問題がある。
例えば、850Vまで充電される充電コンデンサ(113)ならば一部は750V、一部は900Vまで、装置内の充電コンデンサ(113)ごとに充電電圧に大きな差が発生する。特に、パワーステージ(110)間の充電コンデンサ(113)の充電電圧に差がある場合、更に大きな問題となる。
このような充電コンデンサ(113)素子の充電電圧の差は、電流がパワーループ(130)に沿って流れる間、パワーステージ(110)の変圧器から発生する漏れインダクタンスが主な原因である。
このような問題点を解決し充電電圧の差を補償するために、本発明の実施の形態では、図13において、下段のパワーステージ(110)のパワー変圧器(131)間に連結される補償巻線(132)を減極性となるように挿入して設置する。即ち、上、下に位置したパワー変圧器(131)間に補償巻線(132)を互いに減極性となるように巻く。
添付した図13は本発明の実施の形態のパルス電源装置で補償巻線が設置された状態を図示した図である。各パワーループ(130)が構成するパワー変圧器(131)に補償巻線(132)を減極性の形態で挿入する。この時、補償巻線(132)は発生する上、下変圧器(131)間の磁束が、別途の補償制御なしに平衡状態を維持することができ、別途の制御回路なしに、自動的に調節できる。
補償巻線(132)が設置される場合、磁束が大きい方から磁束が小さい方へ電流が流れながら磁束が平衡状態となる。このように磁束を補償する方式により変圧器から発生した漏れインダクタンスによる複数の充電コンデンサ(113)間の充電電圧差の問題を簡単に解決することができる。
本発明の発明者は図示した通り、補償巻線(132)を各パワー変圧器(131)で巻線数3回にして設置する場合、DC電圧不平衡を5%に維持することができることを確認した。
万一、補償巻線(132)を使用しない場合には、各パワーステージ(110)のパワーセル(111)内の電圧センサーが均等ではない電圧値を計測するためDC電圧不平衡が20〜30%に増加する。
結局、本発明の実施の形態のパルス電源装置(100)では補償巻線(132)を設置することで複数個の充電コンデンサ(113)に充電される電圧を均等に自動的に調節することができる。
以下では本発明の実施の形態による半導体スイッチを利用したパルス電源装置で抵抗負荷を利用し、これをPSII(Plasma Source Ion Implantation)に適用して実験した結果を見る。
図14は抵抗負荷による60kVを印加した実験の波形であり、高圧パルスの発生のために変圧器などのような回路を使用せずに小さいインダクタンスを有するため、立ち上がり時間は約300nsというかなり早い特性を有することが分かる。
図15はアークが発生した場合、保護動作時の出力電圧および出力電流の波形と、一般正常動作時の出力電圧および出力電流の波形である。
本発明の実施の形態による半導体スイッチを利用したパルス電源装置がアーク発生時に優れた保護動作を示すことが分かる。
図16はプラズマ発生条件での実験波形である。本発明の実施の形態による半導体スイッチを利用したパルス電源装置が非線形特性を有するプラズマ負荷に効果的に使用されることが分かる。
以上、本発明を好ましい実施の形態を参照して説明したが、本発明の範囲は典型的な好ましい実施の形態に限定されるわけではなく、本発明の要旨から離れない範囲内で様々な形態に改良、変更、代替または負荷をして実施することができることは当該技術分野において通常の知識を有したものならば容易に理解することができるものである。このような改良、変更、代替または負荷による実施が特許請求範囲のカテゴリーに属するものならばその技術思想もやはり本発明に属するものと見なければならない。
以上、説明した通り、本発明による半導体スイッチを利用したパルス電源装置によると、下記のような効果を得ることができる。
1)アーク発生などによる摩耗により寿命に制限のあったスパークギャップスイッチの代りに、寿命が永久的な半導体スイッチを直列に連結して使用するが、複数の半導体スイッチを同期して駆動する時に、全てを同期させることができない場合、半導体スイッチ素子が焼損するという問題を解決することで、使用される半導体スイッチ素子を含む、パルス電源装置の全体寿命を大きく向上させることができる。
2)ゲートシグナルとゲート電圧を同時に供給しながら、従来に比べて単純でありながらも信頼性の高いゲート駆動回路を提供し、これを使用する場合サイズの縮小および製作費用の節減などの効果が得られる。
3)特に、半導体スイッチの直列駆動による短所、即ち駆動電源の絶縁、上記同期化などの問題が解決され、アークおよびショート発生時に対応が可能な回路が具備され、素子の保護性能およびパルス電源装置の安定性が大きく向上する。
4)そして、前記ゲート駆動回路によると、最終出力される高電圧パルスの多様な制御が可能となる。制御インバータにより出力される制御シグナル、即ちターンオン・シグナルおよびターンオフ・シグナルを適切に制御する場合、パルス幅を自由に調節することができ、パルス反復率(パルス周波数)を制約なしに高めることができ、パルス幅を自由に調節することができる。そして、パルスの早い、立ち上がり/立ち下がり時間を具現することができ、速応性およびパルスの形態(短形波、rectangular)に対する多様な制御が可能となる。
5)パワーループと制御ループの干渉を最小化させるスタッキング構造および配置など各構成部の配置構造を最適化し、全体のサイズを大幅に縮小することができ、結局小型化および軽量化、製作費用の節減が可能となる高効率のパルス電源装置を提供することができるようになる。
6)前記した配置構造の最適化とあわせて、発熱素子(IGBT)の放熱に効果的な対応が可能な最適の冷却構造を採用することで、パルス電源装置の安定性を更に補償することができるようになる。
7)上、下端のパワーステージのパワー変圧器間に補償巻線を挿入する簡単な方法で、別途の補償制御なしにコンデンサの充電電圧の不均衡問題を解決することができる。
8)このような本発明のパルス電源装置は各種試験装置および電子ビーム装置、PSII、殺菌および環境分野などでパルス電源装置の幅広い適用が可能である。
従来のスパークギャップを利用したマルクスパルス発生器を図示した構成図。 変圧器と半導体素子を使用する従来の電源発生装置を図示した構成図。 本発明の実施の形態による半導体を利用したパルス電源装置の構成を図示した構成図。 本発明の実施の形態で直列共振型インバータによる充電電流の波形を表した図面。 本発明の実施の形態によるゲート駆動回路を図示した構成図。 本発明の実施の形態によるゲート駆動回路の各動作モードを説明するための図面。 本発明の実施の形態によるゲート駆動回路の各動作モードを説明するための図面。 本発明の実施の形態によるゲート駆動回路の各動作モードを説明するための図面。 本発明の実施の形態で制御インバータにより調節されるゲートパルスのタイミング図。 半導体スイッチの制御パルスとゲートシグナルのシミュレーション結果(a)と実験結果(b)の波形を表した図面 本発明の実施の形態のパルス電源装置において、各パワーステージ段内の構成部の配置構造を表した平面図。 図11に図示した平面配置構造のパワーステージが多段に積層されて構成された本発明のパルス電源装置を表した図面。 本発明の実施の形態のパルス電源装置において、補償巻線が設置された状態を図示した図面。 抵抗負荷による60kV印加実験の波形を表した図面。 アークが発生した場合、保護動作時の出力電圧および出力電流の波形と、一般正常動作時の出力電圧および出力電流の波形を表した図面。 プラズマ発生条件での実験波形を表した図面。
100 パルス電源装置 110 パワーステージ
111 パワーセル 112 半導体スイッチ
113 充電コンデンサ 116 パワースイッチドライバー
117 半導体スイッチモジュール 118 ストーレジコンデンサ
119 放熱板 120 パワーインバータ
130 パワーループ 131 パワー変圧器
132 補償巻線 140 制御インバータ
150 制御ループ 151 制御変圧器

Claims (26)

  1. 互いに直列に連結された半導体スイッチおよび充電コンデンサ、前記半導体スイッチを駆動させるためのパワースイッチドライバー、前記半導体スイッチと前記充電コンデンサとの直列回路の両端に連結されたバイパスダイオード、および、前記充電コンデンサの両端に連結された整流ダイオードを有するパワーセルが、複数、前記半導体スイッチ間に直列に連結されて構成された複数個のパワーステージと、
    前記充電コンデンサを充電するための電源を供給するパワーインバータと、
    高圧絶縁ケーブルとして、前記パワーインバータから前記各パワーステージの各パワーセル内の整流ダイオードに電源が供給されるようにするパワーループと、
    前記半導体スイッチのゲートシグナルおよびゲート電圧を発生させるための制御シグナルを提供する制御インバータと、
    前記高圧絶縁ケーブルとして、前記制御インバータから前記各パワーステージの各パワーセル内のパワースイッチドライバーに制御シグナルが供給されるようにする制御ループと
    から構成され、
    前記複数のパワーセルの全体の半導体スイッチが直列に連結されるように前記パワーステージ間直列に連結される、
    パルス電源装置。
  2. 前記半導体スイッチは絶縁ゲートバイポーラ・トランジスタ(IGBT)である、
    ことを特徴とする請求項1記載のパルス電源装置。
  3. 前記パワースイッチドライバーは前記半導体スイッチのゲート、コレクター、エミッターに各々連結され、前記制御インバータが提供する制御シグナルを前記制御ループを通して印加され、前記半導体スイッチを駆動するためのゲートシグナルと駆動電源を同時に出力するように構成される、
    ことを特徴とする請求項1記載のパルス電源装置。
  4. 前記パワースイッチドライバーは、
    前記制御ループを通して印加される前記制御インバータの制御シグナルにより充電され、その充電された電源を前記半導体スイッチのコレクターに駆動電源として提供されるコンデンサと、
    前記半導体スイッチのゲートに連結され、前記制御ループを通して印加される前記制御インバータの制御シグナルによりオンとなり、前記半導体スイッチをオンにするためのゲートシグナルを印加させるスイッチング素子と、
    前記コンデンサとスイッチング素子間、前記スイッチング素子と前記半導体スイッチのゲート、コレクターおよびエミッターに連結される連結端間に設置され、前記制御シグナルに従って前記スイッチング素子をオンにすると同時に、前記コンデンサに充電された電源が前記半導体スイッチのコレクターに印加されるようにし、オン状態に維持される前記スイッチング素子を前記制御シグナルに従ってオフにして前記半導体スイッチがオフになるようにし、前記半導体スイッチの両端に、ショートが発生した際に前記スイッチング素子がオフになるようにするための多数個のダイオード、スイッチング素子および抵抗
    から構成される、
    ことを特徴とする請求項3記載のパルス電源装置。
  5. 前記パワーインバータは、交流電源から入力される交流電圧を直流電源に変換した後、前記充電コンデンサを充電するための電源を供給するものとして、前記交流電源に連結されるフルブリッジインバータと共振コンデンサ、共振インダクタ、インバータ制御装置、ドライバを媒介として、前記インバータ制御装置により駆動される4個のスイッチング素子およびダイオードを含んで構成される
    ことを特徴とする請求項1記載のパルス電源装置。
  6. 前記制御インバータは、交流電源に入力される交流電圧を直流電源に変換した後、各パワースイッチドライバーに印加するための制御シグナルを生成するものとして、前記交流電源が連結されるフルブリッジインバータとタイミング制御装置、前記制御シグナルが生成されるようにドライバを媒介として前記タイミング制御装置により駆動される4個のスイッチング素子およびダイオードから構成される、
    ことを特徴とする、請求項1または請求項4記載のパルス電源装置。
  7. 前記制御インバータは前記各パワースイッチドライバーに印加される制御シグナルとして、正の極性を有するターンオン・シグナルと負の極性を有するターンオフ・シグナルが繰り返される制御シグナルを出力する、
    ことを特徴とする請求項6記載のパルス電源装置。
  8. 前記制御インバータはパワースイッチドライバーに構成されたコンデンサを前もって充電するためのターンオフ・シグナルと、前記パワースイッチドライバーから前記半導体スイッチのゲートに連結されたスイッチング素子をオンにするためのターンオン・シグナルと、前記スイッチング素子をオフにするためのターンオフ・シグナルが繰り返される制御シグナルを出力する、
    ことを特徴とする請求項7記載のパルス電源装置。
  9. 前記制御インバータは、タイミング制御装置により前記ターンオン・シグナルとターンオフ・シグナルの出力を制御することができるように構成された、
    ことを特徴とする、請求項7または請求項8記載のパルス電源装置。
  10. 前記パワースイッチドライバーは、
    前記制御インバータが出力するターンオン・シグナルが入力されると前記半導体スイッチのゲートに連結された前記スイッチング素子がオンとなり、前記制御インバータが出力するターンオフ・シグナルが入力されると前記スイッチング素子がオフとなり、前記ターンオン・シグナルの入力後、前記ターンオフ・シグナルの入力時までは前記スイッチング素子がオン状態を維持し続けるように構成された、
    ことを特徴とする、請求項4または請求項8記載のパルス電源装置。
  11. 前記パワースイッチドライバーは、
    前記スイッチング素子と半導体スイッチのコレクターに連結される連結端間に設置され、前記スイッチング素子および前記半導体スイッチが前記ターンオフ・シグナルが入力されるまでオン状態を維持し続けるようにし、前記半導体スイッチにショート電流が流される場合、前記半導体スイッチの両端の電圧降下増加により逆バイアスされ、前記スイッチング素子および前記半導体スイッチがオフとなるようにするダイオードが設置される、
    ことを特徴とする請求項10記載のパルス電源装置。
  12. 互いに直列に連結された前記複数個のパワーステージが上下に積層されて多段に設置され、
    各パワーステージ段において、前記パワーセル内に含まれた同数の半導体スイッチを各々分けて収容している複数個の半導体スイッチモジュールと、前記パワーセル内に含まれたパワースイッチドライブと、各々前記パワーセルのコンデンサおよび整流ダイオードを収容している複数個の収納コンデンサが平面上の四角空間内に配置されるが、前記複数個の半導体スイッチモジュールが前記平面上の四角空間内でコーナー付近の外郭に位置するように前後および左右に所定の間隔を置いて分散配置させ、その中央部に前記パワーループと制御ループが各々構成するパワー変圧器と制御変圧器が配置される、
    ことを特徴とする請求項1記載のパルス電源装置。
  13. 前記パワーループは、各パワーステージを構成する複数個のパワーセル内の前記整流ダイオードに各々連結された巻線とパワー変圧器を構成し、
    前記パワー変圧器を通して供給されるパワーインバータの電源により各パワーステージのパワーセル内の前記充電コンデンサが並列で充電される、
    ことを特徴とする、請求項1または請求項12記載のパルス電源装置。
  14. 前記パワーループは、各パワーステージにおいて、前記複数個のパワーセル内の前記整流ダイオードに各々連結された巻線と単一ターンにより前記パワー変圧器を構成する、
    ことを特徴とする請求項13記載のパルス電源装置。
  15. 前記制御ループは、各パワーステージを構成する複数個のパワーセル内のパワースイッチドライバーに各々連結された巻線と制御変圧器を構成し、前記パワースイッチドライバーが、パワーステージの各パワーセル内に印加されるゲート絶縁電源として前記制御変圧器を通して供給される制御インバータの制御シグナルを印加されるように構成される、
    ことを特徴とする、請求項1または請求項12記載のパルス電源装置。
  16. 前記制御ループは、各パワーステージにおいて、前記複数個のパワーセル内のパワースイッチドライバーに各々連結された巻線と単一ターンにより前記制御変圧器を構成する、 ことを特徴とする請求項15記載のパルス電源装置。
  17. 前記制御変圧器は、各パワーステージにおいて、前記複数個のパワーセル内のパワースイッチドライバーの巻線が巻かれたコアの中心を、高圧絶縁ケーブルの前記単一ターン制御ループが通過する構造となっている、
    ことを特徴とする請求項16記載のパルス電源装置。
  18. 前記各パワーステージ段において、前記複数個のパワースイッチドライバーが、前記平面上の四角空間内で左右に配置された前記半導体スイッチモジュール間の空間に、そして、前記パワーループが構成するパワー変圧器と前記制御ループが構成する制御変圧器の外郭側に設置される、
    ことを特徴とする請求項12記載のパルス電源装置。
  19. 前記各パワーステージ段において、前記複数個の収納コンデンサが、前記平面上の四角空間内で前後に配置された前記半導体スイッチモジュール間の空間に、そして、前記パワーループが構成するパワー変圧器と前記制御ループが構成する制御変圧器の外郭側に設置される、
    ことを特徴とする請求項12記載のパルス電源装置。
  20. 前記パワーループと前記制御ループは各々最上段のパワーステージの上側にU字型にベンディングされ、その下に並置された2部分が上下に積層された複数個のパワーステージ段を順に通過しながら、前記パワースイッチドライバーに連結された巻線および収納コンデンサの整流ダイオードに連結された巻線と前記パワー変圧器と前記制御変圧器を構成する、
    ことを特徴とする、請求項12、請求項18および請求項19のうちいずれか1項に記載のパルス電源装置。
  21. 前記パワーループと前記制御ループはループ間でのノイズ発生および磁束上の問題を解決するために90°の角度で交差するように配置される、
    ことを特徴とする請求項20記載のパルス電源装置。
  22. 前記制御ループは、並置された2部分間の距離が前記パワーループの並置された2部分間の距離に比べて相対的に遠く離れるように設置され、各パワーステージ段において、前記パワーループの並置された2部分が構成する前記パワー変圧器が平面上の正中央に、前記制御ループの並置された2部分が構成する前記制御変圧器が前記パワー変圧器の両側に配置される、
    ことを特徴とする請求項20記載のパルス電源装置。
  23. 前記半導体スイッチモジュールの外側面に接触されるように放熱板が設置される、
    ことを特徴とする請求項12記載のパルス電源装置。
  24. 前記放熱板は、「鉤かっこ」形状の構造に制作され、この「鉤かっこ」形状の構造の放熱板4個が遮蔽板およびケーシングの役割を同時に行うことができるように、各パワーステージのコーナー部分を含む外郭部分全体を囲むように設置される、
    ことを特徴とする請求項23記載のパルス電源装置。
  25. 前記放熱板は放熱特性の優れたアルミニウムを材質とする、
    ことを特徴とする、請求項23または請求項24記載のパルス電源装置。
  26. 上下に積層された前記複数個のパワーステージにおいて、前記パワーループが構成する上、下段のパワーステージのパワー変圧器間には補償巻線を減極性となるように連結して設置する、
    ことを特徴とする請求項12記載のパルス電源装置。
JP2006308273A 2006-11-02 2006-11-14 半導体スイッチを利用したパルス電源装置 Expired - Fee Related JP4594918B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107571A KR100820171B1 (ko) 2006-11-02 2006-11-02 반도체 스위치를 이용한 펄스전원장치

Publications (2)

Publication Number Publication Date
JP2008118837A JP2008118837A (ja) 2008-05-22
JP4594918B2 true JP4594918B2 (ja) 2010-12-08

Family

ID=39359137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006308273A Expired - Fee Related JP4594918B2 (ja) 2006-11-02 2006-11-14 半導体スイッチを利用したパルス電源装置

Country Status (3)

Country Link
US (1) US7843087B2 (ja)
JP (1) JP4594918B2 (ja)
KR (1) KR100820171B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063495B2 (en) 2019-07-01 2021-07-13 Nidec Motor Corporation Heatsink clamp for multiple electronic components

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008278614A (ja) * 2007-04-27 2008-11-13 Shimano Inc 自転車用電源装置及び自転車用電気システム
US20090085572A1 (en) * 2007-09-28 2009-04-02 Mcguire Jeffrey D Method and apparatus for diagnosing inverter linkages
US7817396B2 (en) * 2007-10-25 2010-10-19 General Electric Company High efficiency and high bandwidth plasma generator system for flow control and noise reduction
WO2010074434A2 (ko) * 2008-12-26 2010-07-01 주식회사 포스콘 플라즈마 환경설비에 이용되는 고압 전원 장치 및 그 제어방법
KR101029780B1 (ko) 2009-05-11 2011-04-19 엘아이지에이디피 주식회사 플라즈마 도핑 장치의 펄스발생장치
US8471606B2 (en) * 2011-02-23 2013-06-25 Deere & Company Driver circuit for a semiconductor power switch
EP2700164A4 (en) * 2011-04-21 2015-03-04 Ge Energy Power Conversion Technology Ltd GATE CONTROL CIRCUIT AND ASSOCIATED METHOD
US8649188B2 (en) 2011-10-31 2014-02-11 General Electric Company Solid state pulsed power generator
CN102780473B (zh) * 2012-07-31 2015-06-17 西北核技术研究所 一种基于Tesla变压器的重复频率脉冲串发生器
CN102931948B (zh) * 2012-08-15 2016-03-23 西北核技术研究所 一种快开关与Blumlein线一体化的高压亚纳秒脉冲源
KR101444734B1 (ko) * 2012-11-26 2014-09-26 한국전기연구원 능동 전압 드룹 제어형 펄스 전원 시스템
US11539352B2 (en) 2013-11-14 2022-12-27 Eagle Harbor Technologies, Inc. Transformer resonant converter
CN106105033B (zh) 2013-11-14 2019-04-12 鹰港科技有限公司 高压纳秒脉冲发生器
US10978955B2 (en) 2014-02-28 2021-04-13 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
US10020800B2 (en) 2013-11-14 2018-07-10 Eagle Harbor Technologies, Inc. High voltage nanosecond pulser with variable pulse width and pulse repetition frequency
US10892140B2 (en) 2018-07-27 2021-01-12 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
US10483089B2 (en) 2014-02-28 2019-11-19 Eagle Harbor Technologies, Inc. High voltage resistive output stage circuit
US10153125B2 (en) * 2014-04-01 2018-12-11 Mitsubishi Electric Corporation Impulse voltage generating device
KR101690839B1 (ko) * 2014-12-11 2016-12-29 한국원자력의학원 가변 고압 펄스전원장치
KR101739882B1 (ko) * 2015-07-21 2017-05-25 한국전기연구원 펄스 전원 장치
US10874451B2 (en) * 2016-02-29 2020-12-29 Pulse Biosciences, Inc. High-voltage analog circuit pulser and pulse generator discharge circuit
US11430635B2 (en) 2018-07-27 2022-08-30 Eagle Harbor Technologies, Inc. Precise plasma control system
US11004660B2 (en) 2018-11-30 2021-05-11 Eagle Harbor Technologies, Inc. Variable output impedance RF generator
KR102476353B1 (ko) * 2016-07-26 2022-12-09 삼성전자주식회사 반도체 설비의 설정 파형 발생기, 플라즈마 처리 장치, 플라즈마 처리 장치의 제어 방법 및 반도체 장치의 제조 방법
WO2018148182A1 (en) 2017-02-07 2018-08-16 Eagle Harbor Technologies, Inc. Transformer resonant converter
EP3665775A4 (en) 2017-08-25 2020-07-22 Eagle Harbor Technologies, Inc. ARBITRARY WAVEFORM GENERATION USING NANO-SECOND PULSES
CN107818218B (zh) * 2017-10-31 2023-11-21 天津大学 一种用于电磁故障注入的纳秒级电磁脉冲发生器
US10607814B2 (en) * 2018-08-10 2020-03-31 Eagle Harbor Technologies, Inc. High voltage switch with isolated power
US11302518B2 (en) 2018-07-27 2022-04-12 Eagle Harbor Technologies, Inc. Efficient energy recovery in a nanosecond pulser circuit
US11532457B2 (en) 2018-07-27 2022-12-20 Eagle Harbor Technologies, Inc. Precise plasma control system
US11222767B2 (en) 2018-07-27 2022-01-11 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
KR102499709B1 (ko) 2018-08-10 2023-02-16 이글 하버 테크놀로지스, 인코포레이티드 RF 플라즈마 반응기용 플라즈마 시스(sheath) 제어
JP7320608B2 (ja) 2019-01-08 2023-08-03 イーグル ハーバー テクノロジーズ,インク. ナノ秒パルサー回路での効率的なエネルギー回収
CN111987930B (zh) * 2019-05-21 2023-06-20 上海理工大学 基于Marx并联结构的脉冲功率发生器
TWI778449B (zh) 2019-11-15 2022-09-21 美商鷹港科技股份有限公司 高電壓脈衝電路
KR20230150396A (ko) 2019-12-24 2023-10-30 이글 하버 테크놀로지스, 인코포레이티드 플라즈마 시스템을 위한 나노초 펄서 rf 절연
KR20220000274A (ko) 2020-06-25 2022-01-03 삼성전자주식회사 전압 파형 생성기, 웨이퍼 처리 장치 및 플라즈마 처리 장치
KR102573440B1 (ko) * 2021-04-09 2023-08-31 중앙대학교 산학협력단 반도체 스위치를 이용한 펄스 전원 장치 및 이의 고속 게이트 제어 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169570A (ja) * 1999-12-09 2001-06-22 Mitsubishi Electric Corp パルス電源装置
JP2003069406A (ja) * 2001-08-27 2003-03-07 Origin Electric Co Ltd 高電圧半導体スイッチ装置および高電圧発生装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49120843A (ja) * 1973-03-20 1974-11-19
US4442471A (en) * 1980-07-25 1984-04-10 Trayer Frank C Method and apparatus for short circuit protection of high voltage distribution systems
JPS60169776A (ja) * 1984-02-13 1985-09-03 Showa Electric Wire & Cable Co Ltd 超低周波高電圧発生装置
JP3152298B2 (ja) 1998-04-06 2001-04-03 日本電気株式会社 高圧電源回路
JP2001053596A (ja) * 1999-08-04 2001-02-23 Hiroshi Iwai 高電圧半導体スイッチ
JP2001197737A (ja) 2000-01-13 2001-07-19 Nec Eng Ltd 高圧電源回路
KR100403383B1 (ko) * 2001-08-07 2003-11-01 한국전기연구원 반도체 스위치와 고주파 변압기를 조합한 펄스형 및계단파형 고전압 발생장치
KR100567169B1 (ko) * 2003-05-30 2006-04-04 한국전기연구원 반도체 소자를 이용한 양방향 고압 펄스 전원 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169570A (ja) * 1999-12-09 2001-06-22 Mitsubishi Electric Corp パルス電源装置
JP2003069406A (ja) * 2001-08-27 2003-03-07 Origin Electric Co Ltd 高電圧半導体スイッチ装置および高電圧発生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063495B2 (en) 2019-07-01 2021-07-13 Nidec Motor Corporation Heatsink clamp for multiple electronic components

Also Published As

Publication number Publication date
US20080106151A1 (en) 2008-05-08
KR100820171B1 (ko) 2008-04-07
JP2008118837A (ja) 2008-05-22
US7843087B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
JP4594918B2 (ja) 半導体スイッチを利用したパルス電源装置
Jang et al. Comparative study of MOSFET and IGBT for high repetitive pulsed power modulators
CN110999085B (zh) 用于并联的相同Marx发生器的系统和方法
Zhong et al. Review on solid-state-based Marx generators
JP2005515681A (ja) 電力変調器
JP2013533642A (ja) パルス状ガス放電レーザの高精度同期
US10411481B2 (en) Device and method for generating a high voltage pulse
US20140111284A1 (en) Compensation schemes for the voltage droop of solid-state marx modulators
KR101690839B1 (ko) 가변 고압 펄스전원장치
Song et al. Comparative study of pulse trigger and DC trigger circuit for xenon flash lamp drivers
JP2018074619A (ja) ゲートパルス発生回路およびパルス電源装置
KR102616237B1 (ko) 펄스 전원 장치
Richter-Sand et al. Marx-stacked IGBT modulators for high voltage, high power applications
KR20210035403A (ko) 듀오 플라즈마트론 이온원에 적용되는 펄스 전원 공급 장치 및 방법
EP4235741A1 (en) High power generator and method of supplying high power pulses
EP4235737A1 (en) High power generator and method of supplying high power pulses
EP4235735A1 (en) High power generator and method of supplying high power pulses
EP4235738A1 (en) High power generator and method of supplying high power pulses
EP4235742A1 (en) High power generator and method of supplying high power pulses
EP4235739A1 (en) High power generator and method of supplying high power pulses
EP4235734A1 (en) High power generator and method of supplying high power pulses
EP4235736A1 (en) High power generator and method of supplying high power pulses
EP4235740A1 (en) High power generator and method of supplying high power pulses
EP4235733A1 (en) High power generator and method of supplying high power pulses
Chen et al. A magnetic isolation multichannel driver with a wide range of pulsewidths for pulse generators

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100602

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees