JP4590398B2 - ランタイム構成可能仮想ビデオパイプライン - Google Patents

ランタイム構成可能仮想ビデオパイプライン Download PDF

Info

Publication number
JP4590398B2
JP4590398B2 JP2006506425A JP2006506425A JP4590398B2 JP 4590398 B2 JP4590398 B2 JP 4590398B2 JP 2006506425 A JP2006506425 A JP 2006506425A JP 2006506425 A JP2006506425 A JP 2006506425A JP 4590398 B2 JP4590398 B2 JP 4590398B2
Authority
JP
Japan
Prior art keywords
pipelines
elements
pipeline
auxiliary
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006506425A
Other languages
English (en)
Other versions
JP2007527559A (ja
Inventor
サンターヌ、ダッタ
イェンス、レナート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33131917&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4590398(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NXP BV filed Critical NXP BV
Publication of JP2007527559A publication Critical patent/JP2007527559A/ja
Application granted granted Critical
Publication of JP4590398B2 publication Critical patent/JP4590398B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268Signal distribution or switching
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053Vector processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Image Processing (AREA)

Description

この発明は、コンピュータ処理の分野に関し、特に、ビデオ処理パイプラインシステム等のマルチパイプパイプラインシステムを動的に構成するための方法およびシステムに関する。
パイプラインシステムは、データを連続的に処理するために広く使用されている。データは、1つの機能ユニットから次の機能ユニットへと順次に連続的に送られ、それにより、機能ユニットを通じたその進行中に1または複数の変換を受ける。例えば、ビデオデータが連続的に処理されることにより、ディスプレイ画像がスケーリングされ、コントラストがはっきりとさせられ、色合いの違いが補正されるといった具合である。
マルチパイプシステムは、様々なソースからの画像の組み合わせおよび/または同じ画像に対する様々な作用の組み合わせである合成画像を形成するために、高性能ビデオ処理システムにおいて広く使用されている。例えばピクチャ・イン・ピクチャ(PIP)を含む合成画像は、PIP画像を形成するべく組み合わされる2つの画像のそれぞれの独立した処理によって形成される。
図1および図2は、ソース110とミキサ150との間でデータストリームを処理するパイプライン120,220〜222を備える従来のマルチパイプシステムの実施例を示している。ミキサ150は、各パイプラインを通じたデータストリームの処理に基づいて合成出力を生成する。面積、コスト、電力等の様々な量のリソースを各ブロックが費やすことを明らかにするため、様々なサイズの機能ブロックF1〜F5が示されている。
図1は、各パイプ120が同じ組み合わせの機能ブロックF1−F2−F3−F4−F5−F6を備える汎用同種マルチパイプシステム100を示している。データフェッチモジュール110は、一般にメモリまたは他のパイプラインからくる入力データストリームを形成するデータを、各パイプラインに対して供給する。各データストリームは、同じ一連の機能ブロックを通じて送られ、各ブロックに対して供給される様々なパラメータに基づいて様々な変換を潜在的に受ける。例えば、機能ブロックのうちの1つがスケーリングブロックであっても良く、また、PIPの例においては、各画像ストリームが異なるスケーリングを受ける。各パイプライン120が同一であるため、自由度が最大に与えられる。これは、任意の所望の機能F1〜F6を与えるために任意のパイプライン120を使用できるからである。
一方、図2は、パイプ220〜222の利用可能な機能が異なる異種マルチパイプシステム200を示している。各パイプラインが利用可能な機能ブロックF1〜F6の全てを必ずしも含んでいないため、費やされるリソースは僅かである。そのようなシステム200は、特定のデータストリームが特定の機能を必要としないことが分かっている場合或いはそのことを前提とする場合に使用される。例えば、PIPシステムでは、小さい挿入画像だけをスケーリングする必要があり、したがって、フルスケール画像を処理するパイプラインがスケーリング機能を含む必要がないことを前提としても良い。同様に、スケーリングされた画像を処理するパイプラインは、コントラスト向上ブロックを含んでいなくても良い。想定される用途に対して各パイプライン220〜222がカスタマイズされるため、他の用途での使用におけるシステム200の自由度が制限される。
システム100の同質性は、自由度を与える他、各機能ブロックF1〜F6のパラメータを適切に設定することにより所定の組の変換を行なうためのシステム100のプログラミングまたは制御のタスクを軽減する。一方、異種システム200は、一般に、異なるそれぞれのパイプライン220〜222に対してカスタマイズされる制御方式を必要とする。
この発明の目的は、同種システムの自由度と異種システムの効率とを組み入れるマルチパイプラインシステムを提供することである。この発明の更なる目的は、各パイプライン毎に様々な機能の組み合わせを行なえように動的に構成可能なマルチパイプラインシステムを提供することである。
これらの目的および他の目的は、選択されたパイプラインに対して必要に応じて設けられる補助機能ブロックのプールを有するマルチパイプラインシステムによって達成される。マルチパイプラインシステムの各パイプラインは、コア機能の同種の組を含むように構成されている。補助機能のプールは、選択されたパイプラインのコア機能間に補助機能を選択的に挿入するために設けられている。各補助機能は、補助機能を各パイプライン内に選択的に結合させることができるマルチプレクサを有している。
図面の全体にわたって、同じ参照符号は、同じ要素、または、同じ機能を実質的に果たす要素を示している。
図3は、この発明に係る構成可能マルチパイプラインシステム300のブロック図の一例を示している。この発明は、マルチパイプラインシステムにおいては、全ての機能がパイプラインの全てにおいて必要とされることがあるとしても、そのようなことは滅多に無いといった所見を前提としている。しかしながら、この同じ前提に基づく従来の異種システムとは対照的に、この発明は、各パイプラインにおける機能の一部を予め規定することが必ずしも実用的あるいは実現可能であるとは限らないといった所見も前提としている。
この発明の好適な実施形態において、実施例の各パイプライン320は、例えば図1にブロックF1〜F6で示される同種構成の機能ブロックを有している。参照を容易にするため、これらの機能ブロックF1〜F6を「コア」機能ブロックと称する。これは、これらの機能ブロックが各パイプライン中に含まれているからである。また、図3には、補助機能ブロックA〜E335のプール330も示されている。この発明において、コア機能ブロックF1〜F6間のカップリング(結合)はスイッチ325を有しており、このスイッチ325は、コア機能ブロックF1〜F6の出力から選択された補助ブロックA〜Eへとデータを選択的にルーティング(経路指定)するとともに、このデータを元のシーケンス内の次のコア機能ブロックへと戻す。このようにすることで、パイプライン320が構成される時に必要とされる補助機能だけを含むように各パイプライン320を構成することができる。制御ブロック350は、スイッチ325の制御を行なって、各パイプライン内の機能の所望の構成を行なう。
補助ブロックA〜E335は、一般に、かなりのリソースを費やす「特定目的」機能を有しているが、必ずしも必要とは限らない。これに対し、コア機能ブロックF1〜F6は、一般に任意のパイプライン内で必要とされる機能、および/または、リソースを殆ど費やさない機能である。ビデオ処理における好適な実施形態において、例えば、コア機能ブロックF1は、その後の処理のためのピクセル情報を受けてフォーマットするために、フェッチモジュール110に接続するためのインタフェースを有している。一方、補助機能A335は、カラー指標付けを使用してエンコードされるピクセル情報を変換/拡張するために使用されるカラールックアップテーブルを有している。全てのパイプライン320がおそらくフェッチモジュール110へのインタフェースを必要とするが、データがカラー指標付きでエンコードされる場合およびカラー情報がその後の処理のために必要とされる場合には、1つのパイプラインだけがカラールックアップテーブルへのアクセスを必要とする。図示のシステム300においては、補助機能Aの2つのコピーが与えられることにより、任意の2つのパイプラインを構成することができ、それにより、この実施形態では、カラー指標付きのデータを処理することができる。同様に、好適な実施形態の他の補助機能ブロックB〜Fは、カラー移行インプルーバ(color−transient−improver)と、サンプルレートアップコンバータと、ヒストグラムモディファイア(histogram−modifier)と、輝度シャープナ(luminance−sharpener)と、カラー特性(フレッシュトーン、ブルーストレッチ)モジュールとを有している。この好適な実施形態におけるコア機能F2〜F6は、ビデオおよび/またはグラフィック層をオーバレイするためのクロマキーイング(chroma−keying)、アンディザラ(un−ditherer)、クロマアップサンプラ(chroma−upsampler)、リニアインタポレータ(linear interpolator)、コントラストバランサ(contrast balancer)、色空間変換器(カラースペースコンバータ)を有している。
好適な実施形態においては、ルーティングおよび切り換えのタスクを容易にするため、また、効率的なデータ処理を容易にするため、補助ブロックA〜Fがパイプライン320内の特定の場所に対して割り当てられる。すなわち、例えば、補助ブロックAは、コア機能ブロックF1とコア機能ブロックF2との間に配置されるように構成され、補助ブロックBおよびCは、コア機能ブロックF2とコア機能ブロックF3との間に配置されるように構成されるといった具合である。特定のコア機能ブロック間に配置されるように割り当てられる補助ブロックが無い場合には、この予め構成された配置を使用することにより、スイッチ325の一部が除去されても良い。当業者であれば分かるように、この発明の原理は、予め構成された配置を必要とせず、また、各パイプライン320内に補助ブロック335を制約無く配置できるように適用可能である。
図4は、この発明に係る構成可能マルチパイプラインシステム300における補助機能ブロックA335のブロック図の一例を示している。ブロックA335は、入力スイッチ/セレクタ/ルータ410および機能モジュール420を有している。図示のように、スイッチ410は、各パイプライン内のコア機能ブロックF1からの出力があるとすれば、それらの出力のうちのどれが機能モジュール420に加えられるべきかを選択する。選択されたパイプラインのための機能モジュール420の出力と同様に、選択されなかったパイプラインのそれぞれの機能ブロックF1からの出力は、そのパイプラインの機能ブロックF2の入力に対して透過的に(ユーザが気付くことなく)送られる。この好適な実施形態において、制御レジスタRa430は、一般に図3の制御モジュール350の構成要素であり、補助ブロックA335の各コピーを通じたパイプラインデータの選択的なルーティングを制御する。
図5は、制御レジスタマトリクス530使用する、この発明にしたがって構成されたマルチパイプラインシステムのデータ流れ図の一例を示している。マトリクス530の各横列S1,S2,....,S5はそれぞれパイプライン320a,320b,...,320eに対応している。各縦列A,B,....,Eは、対応する補助ブロックA〜Eと一致している。すなわち、特定の横列における縦列中の「1」は、対応するパイプライン内でのブロックの使用を示している。例えば、第1の横列S1に示される「11000」は、第1のパイプライン320a内へのブロックA,Bの挿入を行ない、また、第2の横列S2に示される「01101」は、第2のパイプライン320b内へのブロックB,C,Eの挿入を行なう等といった具合である。なお、補助ブロックA〜Eは、特定のコアブロックF1〜F6間に挿入されるように予め構成されているため、選択された補助ブロックが挿入されるべき場所を示す必要はない。また、図3の補助ブロック335のプール330は、ブロックBの2つのコピーだけを利用でき、したがって、ブロックBを含むように他の横列/パイプラインを構成することができないことを示している。これは、利用できるブロックBの2つのコピーがパイプライン320a,320bに対して割り当てられてしまっているからである。
当業者であれば分かるように、選択された補助機能ブロックを通じたパイプラインデータの選択的なルーティングを本発明にしたがって制御するために、他の方式を考え出すことができる。また、当業者であれば分かるように、この制御は、各アプリケーション(用途)の初めに行なうことができ、あるいは、アプリケーション(用途)内で動的に行なうことができ、または、特定目的の装置を形成するための製造時に所望通りに行なうことができる。
以上は、本発明の原理を単に例示しているにすぎない。当業者であれば、ここに明示的に説明されて図示されてはいないが、本発明の原理を具現化する様々な構成、したがって、本発明の思想および範囲内にある様々な構成を想起できることは言うまでもない。例えば、図示の好適な実施形態は複数の同種パイプラインを含んでいるが、当業者であれば分かるように、この同種は、この発明において必須条件ではない。例えば、殆どのビデオ処理パイプラインに含まれる可能性が高い全ての機能要素を含むように1または複数のパイプラインが構成されても良い。一方、他のパイプラインは、殆どのグラフィック処理パイプラインに含まれる可能性が高いコア要素、あるいは、PIPパイプライン等の広く使用される低能力のパイプラインに含まれる可能性が高いコア要素を含んでいても良い。同様に、一部の補助要素は、パイプラインの一部だけに挿入されるように構成されても良い。また、補助ブロックA〜Eが「機能ブロック」として示されているが、当業者であれば分かるように、1または複数のブロックA〜Eは、必要に応じて特定のパイプラインに対して割り当てられるメモリブロック等の「受動的なブロック」を含んでいても良い。これらのシステム構成および他のシステム構成並びに最適化特徴は、この開示内容を考慮すれば当業者であれば明らかであり、以下の請求項の範囲内に含まれる。
従来の同種マルチパイプラインシステムのブロック図の一例を示している。 従来の異種マルチパイプラインシステムのブロック図の一例を示している。 この発明に係る構成可能マルチパイプラインシステムのブロック図の一例を示している。 この発明に係る構成可能マルチパイプラインシステムにおける補助機能ブロックのブロック図の一例を示している。 この発明に係る構成可能マルチパイプラインシステムのデータフロー図の一例を示している。

Claims (13)

  1. 複数のパイプラインであって、前記複数のパイプラインのうちの各パイプラインが複数のコアパイプライン要素を有し、前記複数のコアパイプライン要素は、前記パイプラインの横断の際に順次にデータを処理するように構成された、複数のパイプラインと、
    複数の補助要素であって、前記複数の補助要素のうちの各補助要素は、前記複数のコアパイプライン要素のうちの一対のコアパイプライン要素間に選択的に結合されて、前記一対のコアパイプライン要素間の横断の際にデータを処理する、複数の補助要素と、
    前記複数のパイプラインに対する前記補助要素の選択的な結合を制御するように構成されたレジスタと、を備え、
    前記各補助要素は機能モジュールおよびスイッチを有し、前記スイッチは、選択パイプラインに対して前記補助要素を選択的に結合するために前記複数のパイプライン間を前記レジスタの制御に応じて選択するように構成された
    ことを特徴とする処理システム
  2. 前記各補助要素は、前記複数のコアパイプライン要素のうちの所定の対のコアパイプライン要素間に選択的に結合されるように構成されている、請求項1に記載の処理システム。
  3. 前記各パイプラインに対して動作可能に結合され且つデータの取得を容易にするように構成されたデータフェッチモジュールと、
    前記各パイプラインに対して動作可能に結合され且つ前記複数のパイプラインのうちの2つ以上のパイプラインからのデータを1つにまとめるように構成されたミキサと、
    を更に備えた、請求項に記載の処理システム。
  4. 前記データは、ビデオデータおよびグラフィックデータのうちの少なくとも一方を含んでいる、請求項1に記載の処理システム。
  5. 2つ以上の前記パイプラインに対して供給されるデータは、共通の画像に対応している、請求項に記載の処理システム。
  6. 2つ以上の前記パイプラインに対して供給されるデータは、異なる画像に対応している、請求項に記載の処理システム。
  7. 前記複数のコアパイプライン要素は、ピクセル取得要素、ピクセルフォーマッタ、クロマキーイング要素、アンディザラ、クロマアップサンプラ、リニアインタポレータ、コントラストバランサ、色空間変換器のうちの少なくとも1つを含んでいる、請求項に記載の処理システム。
  8. 前記複数の補助要素は、カラールックアップテーブル、カラー移行インプルーバ、サンプルレートアップコンバータ、ヒストグラムモディファイア、輝度シャープナ、カラー特性モジュールのうちの少なくとも1つを含んでいる、請求項に記載の処理システム。
  9. 前記複数の補助要素は、カラールックアップテーブル、カラー移行インプルーバ、サンプルレートアップコンバータ、ヒストグラムモディファイア、輝度シャープナ、カラー特性モジュールのうちの少なくとも1つを含んでいる、請求項に記載の処理システム。
  10. 前記複数の補助要素は機能要素の複数の複製を含み、前記機能要素の複製の数は、前記複数のパイプラインにおけるパイプライン数よりも少ない、請求項1に記載の処理システム。
  11. 前記複数のパイプラインに対する前記補助要素の選択的な結合を容易にするコントローラを更に備えた、請求項1に記載の処理システム。
  12. 前記コントローラは、処理システムによって実行されるアプリケーションの開始時に前記選択的な結合を行なうように構成されている、請求項11に記載の処理システム。
  13. 複数の同種パイプラインであって、前記複数の同種パイプラインのうちの各同種パイプラインが複数のコアパイプライン要素を有し、前記複数のコアパイプライン要素は、前記同種パイプラインの横断の際に順次にデータを処理するように構成された、複数の同種パイプラインと、
    複数の補助要素であって、前記複数の補助要素のうちの各補助要素は、前記複数のコアパイプライン要素のうちの一対のコアパイプライン要素間に選択的に結合されて、前記一対のコアパイプライン要素間の横断の際にデータを処理する、複数の補助要素と、
    前記複数の同種パイプラインに対する前記補助要素の選択的な結合を制御するように構成されたレジスタと、を備え、
    前記各補助要素は機能モジュールおよびスイッチを有し、前記スイッチは、選択パイプラインに対して前記補助要素を選択的に結合するために前記複数のパイプライン間を前記レジスタの制御に応じて選択するように構成され、
    前記複数の同種パイプラインのうちの1または複数の同種パイプラインを修正して複数の異種パイプラインを形成できるようにしたことを特徴とする、集積回路。
JP2006506425A 2003-04-03 2004-04-02 ランタイム構成可能仮想ビデオパイプライン Expired - Fee Related JP4590398B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46023003P 2003-04-03 2003-04-03
PCT/IB2004/000994 WO2004088527A2 (en) 2003-04-03 2004-04-02 Runtime configurable virtual video pipeline

Publications (2)

Publication Number Publication Date
JP2007527559A JP2007527559A (ja) 2007-09-27
JP4590398B2 true JP4590398B2 (ja) 2010-12-01

Family

ID=33131917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006506425A Expired - Fee Related JP4590398B2 (ja) 2003-04-03 2004-04-02 ランタイム構成可能仮想ビデオパイプライン

Country Status (7)

Country Link
US (1) US7542041B2 (ja)
EP (1) EP1620806A2 (ja)
JP (1) JP4590398B2 (ja)
KR (1) KR20050118224A (ja)
CN (1) CN100557593C (ja)
TW (1) TW200511118A (ja)
WO (1) WO2004088527A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810090B2 (ja) * 2004-12-20 2011-11-09 キヤノン株式会社 データ処理装置
US8462164B2 (en) * 2005-11-10 2013-06-11 Intel Corporation Apparatus and method for an interface architecture for flexible and extensible media processing
US7929599B2 (en) * 2006-02-24 2011-04-19 Microsoft Corporation Accelerated video encoding
US20090323818A1 (en) * 2008-06-27 2009-12-31 Microsoft Corporation Asynchronous media foundation transform
EP2828741A4 (en) * 2012-03-21 2016-06-29 Nokia Technologies Oy METHOD IN PROCESSOR, APPARATUS AND COMPUTER PROGRAM PRODUCT
US9519486B1 (en) * 2012-11-21 2016-12-13 Xilinx, Inc. Method of and device for processing data using a pipeline of processing blocks
KR102358350B1 (ko) * 2019-10-15 2022-02-04 한국기술교육대학교 산학협력단 클러스터 기반 과학적 가시화 도구를 위한 가시화 파이프라인 장치 및 그 가시화 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131122A (ja) * 1984-11-30 1986-06-18 Fujitsu Ltd 並列パイプライン処理装置
JP2552710B2 (ja) * 1988-06-09 1996-11-13 富士通株式会社 画像処理装置
US5842033A (en) * 1992-06-30 1998-11-24 Discovision Associates Padding apparatus for passing an arbitrary number of bits through a buffer in a pipeline system
JPH08110940A (ja) * 1994-10-12 1996-04-30 Tokimec Inc 画像処理装置
JPH08171536A (ja) * 1994-12-16 1996-07-02 Com Syst:Kk データ処理装置
JPH08263306A (ja) * 1995-03-10 1996-10-11 Xerox Corp パイプラインデータ処理用データ処理システムとパイプラインデータ処理方法
US5798770A (en) * 1995-03-24 1998-08-25 3Dlabs Inc. Ltd. Graphics rendering system with reconfigurable pipeline sequence
JP3834935B2 (ja) * 1997-06-05 2006-10-18 富士ゼロックス株式会社 印刷処理装置
US6771264B1 (en) * 1998-08-20 2004-08-03 Apple Computer, Inc. Method and apparatus for performing tangent space lighting and bump mapping in a deferred shading graphics processor
GB9918643D0 (en) * 1999-08-06 1999-10-13 Canon Kk Geometry pipeline for computer graphics
EP1152331B1 (en) * 2000-03-16 2017-11-22 Kabushiki Kaisha Square Enix (also trading as Square Enix Co., Ltd.) Parallel task processing system and method
JP2002042122A (ja) * 2000-07-21 2002-02-08 Nippon Steel Corp 画像処理装置
EP1195717A3 (en) * 2000-10-04 2004-04-14 TeraRecon, Inc. Controller for rendering pipelines
TWI234737B (en) * 2001-05-24 2005-06-21 Ip Flex Inc Integrated circuit device
US7253845B2 (en) * 2002-01-22 2007-08-07 Thomson Licensing Color non-uniformity correction for LCOS

Also Published As

Publication number Publication date
US20060197765A1 (en) 2006-09-07
WO2004088527A3 (en) 2006-04-27
CN100557593C (zh) 2009-11-04
JP2007527559A (ja) 2007-09-27
KR20050118224A (ko) 2005-12-15
TW200511118A (en) 2005-03-16
WO2004088527A2 (en) 2004-10-14
CN1833238A (zh) 2006-09-13
US7542041B2 (en) 2009-06-02
EP1620806A2 (en) 2006-02-01

Similar Documents

Publication Publication Date Title
JPH07501413A (ja) マルチデジタル信号処理を実行するための選択的に構成可能な集積回路デバイス
JP2002503003A (ja) 再構成可能なマクロセルアレイを使用するデジタル信号プロセッサ
TWI627601B (zh) 包含可組態影像處理管線的系統晶片以及包含該系統晶片的系統
JP4590398B2 (ja) ランタイム構成可能仮想ビデオパイプライン
JP2007503039A (ja) 並列処理アレイ
JPH10254839A (ja) Simd制御並列プロセッサおよび演算方法
US8356163B2 (en) SIMD microprocessor and method for controlling variable sized image data processing
US20060236075A1 (en) SIMD microprocessor and data processing method
US6785800B1 (en) Single instruction stream multiple data stream processor
EP2119245B1 (en) Programmable pattern-based unpacking and packing of data channel information
US20240087500A1 (en) Led driving circuit, led display system and display control method
US7120781B1 (en) General purpose register file architecture for aligned simd
CN1716229A (zh) 可重配置处理器和半导体器件
JP2002140226A (ja) ビットストリーム処理装置
JP2005025752A (ja) ディジタル画像データを処理するための装置及び方法
CN100444609C (zh) 一种图像缩放装置
US20110249186A1 (en) Image processing apparatus, image processing method, and image processing system
CN113141474B (zh) 视频处理方法、装置和系统
US20080313605A1 (en) Development framework for automated data throughput optimization
JP2007323308A (ja) 演算装置、画像処理装置及びデータ処理装置
CN100446083C (zh) 一种图像动态切换装置和切换方法
JPS62152071A (ja) デ−タ処理装置
JPH07264477A (ja) 入出力信号選択装置
JPH10308894A (ja) 映像信号処理回路
JP2007074187A (ja) マルチモード信号処理装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100812

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees