CN113141474B - 视频处理方法、装置和系统 - Google Patents

Abstract

本申请涉及一种视频处理方法、视频处理装置和视频处理系统；所述视频处理方法包括：接收输入的多个视频源；由第一叠加模块对所述多个视频源中第一部分视频源进行叠加处理，得到第一叠加处理结果；由第二叠加模块将所述第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果；输出所述目标叠加处理结果。本申请解决了在现有技术中FPGA进行视频源叠加并实现级联功能时需要消耗的内部资源过多的问题。

Description

视频处理方法、装置和系统

技术领域

本申请涉及视频处理技术领域，尤其涉及到一种视频处理方法、一种视频处理装置和一种视频处理系统。

背景技术

在现有的视频切换器产品中，通常在实现PVW(预览画面)和PGM(播出画面)的视频源叠加时，在FPGA(可编程逻辑器件)内一般采用两份独立的资源来实现，一份用作PVW视频源叠加，另一份用作PGM视频源叠加，两份资源是相互独立的，并分别输出两个叠加结果。当需要实现VPU(视频处理单元)级联功能时，即单个输出卡的视频源叠加结果经由矩阵交换模块发送至下一张输出卡作为输入源使用。这时需要额外的与PVW叠加模块或PGM叠加模块消耗同等资源的叠加模块，相当于在FPGA内部会有这样的结构出现：一部分是PGM+PGM(或PVW+PVW)叠加模块，另外一部分是PVW(或PGM)叠加模块，输出的叠加结果只选择PGM+PGM(或PVW+PVW)叠加模块输出的这部分叠加结果，因此消耗的资源会非常多，影响到单卡内其他相关功能的实现，进而影响整机设备的性能，降低了产品的竞争力。

发明内容

因此，本申请实施例提出一种视频处理方法、一种视频处理装置和一种视频处理系统，其可以解决在现有技术中FPGA进行视频源叠加并实现级联功能时需要消耗的内部资源过多的问题。

具体地，本申请实施例提出一种视频处理方法，应用于可编程逻辑器件，其中所述可编程逻辑器件包括：第一叠加模块和第二叠加模块，所述第一叠加模块为播出画面叠加模块和预览画面叠加模块中的一者，所述第二叠加模块为所述播出画面叠加模块和所述预览画面叠加模块中的另一者。所述视频处理方法例如包括：接收输入的多个视频源；由所述第一叠加模块对所述多个视频源中第一部分视频源进行叠加处理得到第一叠加处理结果；由所述第二叠加模块将所述第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果；输出所述目标叠加处理结果。

在现有技术中，进行PVW和PGM的视频源叠加时，PVW和PGM视频源在FPGA内的两个独立模块分别进行叠加，实现级联功能时需要额外的与PVW或PGM同等资源消耗的模块，消耗的资源会非常多，影响到单卡内其他相关功能的实现。本申请实施例通过由第一叠加模块对多个视频源中第一部分视频源进行叠加处理得到第一叠加处理结果，由第二叠加模块将第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果并输出，实现了将第一部分视频源与第二部分视频源级联起来使用，相当于节约了第一部分视频源或第二部分视频源进行叠加时消耗的资源，避免了实现级联功能时消耗资源过多的问题。

在本申请的一个实施例中，所述视频处理方法还包括：响应于工作模式切换：接收输入的多个第二视频源；由所述第一叠加模块对所述多个第二视频源中第一部分视频源进行叠加处理，得到第二叠加处理结果；由所述第二叠加模块对所述多个第二视频源中第二部分视频源进行叠加处理，得到第三叠加处理结果；以及分别输出所述第二叠加处理结果和所述第三叠加处理结果到对应的显示屏上进行显示；其中所述第二叠加处理结果为预览画面和播出画面中的一者，所述第三叠加处理结果为所述预览画面和所述播出画面中的另一种。

在本申请的一个实施例中，所述第一叠加模块和所述第二叠加模块各自叠加的视频源数量不同。

在本申请的一个实施例中，所述输出所述目标叠加处理结果，包括：输出所述目标叠加处理结果至矩阵交换模块，以由所述矩阵交换模块将所述目标叠加处理结果输出到其他视频输出卡中作为所述其他视频输出卡的输入视频源。

另外，本申请实施例提出一种视频处理装置，应用于可编程逻辑器件，所述视频处理装置包括：视频源接受模块，用于接收输入的多个视频源；第一叠加模块，用于对所述多个视频源中第一部分视频源进行叠加处理得到第一叠加处理结果；第二叠加模块，用于将所述第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果；结果输出模块，用于输出所述目标叠加处理结果；其中，所述第一叠加模块为播出画面叠加模块和预览画面叠加模块中的一者，所述第二叠加模块为所述播出画面叠加模块和所述预览画面叠加模块中的另一者。

再者，本申请实施例提出一种视频处理系统，应用于插卡式视频处理器，所述视频处理系统包括：背板，设置有矩阵交换模块和连接所述矩阵交换模块的第一输出连接器；第一视频输出卡，连接所述矩阵交换模块的所述第一输出连接器；其中所述第一视频输出卡包括第一可编程逻辑器件，所述第一可编程逻辑器件包括：第一叠加模块和第二叠加模块，所述第一叠加模块为第一播出画面叠加模块和第一预览画面叠加模块中的一者，所述第二叠加模块为所述第一播出画面叠加模块和所述第一预览画面叠加模块中的另一者；所述第一可编程逻辑器件用于：接收由所述矩阵交换模块输入的多个视频源；由所述第一叠加模块对所述多个视频源中第一部分视频源进行叠加处理，得到第一叠加处理结果；由所述第二叠加模块将所述第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果；以及输出所述目标叠加处理结果至所述矩阵交换模块。

在本申请的一个实施例中，所述第一可编程逻辑器件还用于：响应于工作模式切换：接收输入的多个第二视频源；由所述第一叠加模块对所述多个第二视频源中第一部分视频源进行叠加处理，得到第二叠加处理结果；由所述第二叠加模块对所述多个第二视频源中第二部分视频源进行叠加处理，得到第三叠加处理结果；以及分别输出所述第二叠加处理结果和所述第三叠加处理结果到对应的显示屏上进行显示；其中所述第二叠加处理结果为预览画面和播出画面中的一者，所述第三叠加处理结果为所述预览画面和所述播出画面中的另一种。

在本申请的一个实施例中，所述背板还设置连接所述矩阵交换模块的第二输出连接器；所述视频处理系统还包括：第二视频输出卡，连接所述矩阵交换模块的所述第二输出连接器；其中，所述第二视频输出卡包括第二可编程逻辑器件，所述第二可编程逻辑器件包括：第三叠加模块和第四叠加模块，所述第三叠加模块为第二播出画面叠加模块和第二预览画面叠加模块中的一者，所述第四叠加模块为所述第二播出画面叠加模块和所述第二预览画面叠加模块中的另一者；所述第二可编程逻辑器件用于：接收由所述矩阵交换模块输入的多个第三视频源；由所述第三叠加模块对所述多个第三视频源中第一部分视频源进行叠加处理，得到第四叠加处理结果；由所述第四叠加模块对所述多个第三视频源中第二部分视频源进行叠加处理，得到第五叠加处理结果；以及分别输出所述第四叠加处理结果和所述第五叠加处理结果到对应的显示屏上进行显示；其中所述目标叠加处理结果为所述多个第三视频源中的一者，所述第四叠加处理结果为预览画面和播出画面中的一者，所述第五叠加处理结果为所述预览画面和所述播出画面中的另一种。

在本申请的一个实施例中，所述第一视频输出卡还包括：第一数据输出接口，连接所述第一可编程逻辑器件，用于将所述预览画面输出到预览显示器上进行预览；第二数据输出接口，连接所述第一可编程逻辑器件，用于将所述播出画面输出到LED显示屏上进行显示。

在本申请的一个实施例中，所述矩阵交换模块和所述第一视频输出卡的所述第一可编程逻辑器件通过差分方式将所述目标叠加处理结果输出至所述矩阵交换模块。

由上可知，本申请上述技术特征可以具有如下一个或多个有益效果：a)由FPGA内部的第一叠加模块对多个视频源中第一部分视频源进行叠加处理得到第一叠加处理结果并由第二叠加模块将第一叠加结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果，需要实现级联功能时，能够实现将第一部分视频源与第二部分视频源级联起来使用，相当于节约了第一部分视频源或第二部分视频源进行叠加时消耗的资源，避免了实现级联功能时消耗资源过多的问题；b)进行叠加的第一部分视频源和第二部分视频源的数量可以不同，因此第一部分视频源和第二部分视频源的叠加级数可以不同，提高了视频处理的便利性与灵活性。

通过以下参考附图的详细说明，本申请的其他方面的特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本申请的范围的限定。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请第一实施例的视频处理方法的流程图；

图2为本申请第二实施例的视频处理装置的结构示意图；

图3a为本申请第三实施例的视频处理系统的一种结构示意图；

图3b为本申请第三实施例的视频处理系统的另一种结构示意图；

图3c为本申请第三实施例的视频处理系统的另一种结构示意图；

图3d为本申请第三实施例的视频处理系统的另一种结构示意图；

图4为本申请第四实施例的视频处理系统的结构示意图；

图5为本申请第五实施例的计算机存储介质的结构示意图。

附图标记说明

S11-S17：视频处理方法的步骤；

20：视频处理装置；201：视频源接收模块；203：第一叠加模块；205：第二叠加模块；207：结果输出模块；

30：视频处理系统；31：背板；32：第一视频输出卡；33：第一显示屏；34：第二显示屏；35：预览显示屏；36：LED显示屏；37：第二视频输出卡；311：矩阵交换模块；312：第一输出连接器；321：第一可编程逻辑器件；322：第一数据输出接口；323：第二数据输出接口；3211：第一叠加模块；3212：第二叠加模块；371：第二可编程逻辑器件；3711：第三叠加模块；3712：第四叠加模块；

40：视频处理系统；401：存储器；402：处理器；

50：计算机存储介质。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以互相组合。下面将参考附图并结合实施例来说明本申请。

为了使本领域普通技术人员更好地理解本申请的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例，都应当属于本申请的保护范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等适用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换，以便这里描述的本申请实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外。术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备国有的其它步骤或单元。

还需要说明的是，本申请中多个实施例的划分仅是为了描述的方便，不应构成特别的限定，各种实施例中的特征在不矛盾的情况下可以相结合，相互引用。

【第一实施例】

参见图1，本申请第一实施例提出一种视频处理方法，应用于可编程逻辑器件，其中所述可编程逻辑器件包括：第一叠加模块和第二叠加模块，所述第一叠加模块为播出画面叠加模块和预览画面叠加模块中的一者，所述第二叠加模块为所述播出画面叠加模块和所述预览画面叠加模块中的另一者。所述视频处理方法例如包括步骤S11至步骤S17。

步骤S11：接收输入的多个视频源；

步骤S13：由所述第一叠加模块对所述多个视频源中第一部分视频源进行叠加处理得到第一叠加处理结果；

步骤S15：由所述第二叠加模块将所述第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果；

步骤S17：输出所述目标叠加处理结果。

在步骤S11中，接收输入的多个视频源例如为：可编程逻辑器件接收多个视频源。提到的视频源例如为非叠加的单一视频源，视频源的格式不限，例如为HDMI、DVI、SDI等格式，或者提到的视频源为叠加处理后的视频源，例如为PVW(预览画面)的视频源或PGM(播出画面)的视频源。

在步骤S13中，例如由可编程逻辑器件内部的第一叠加模块对所述多个视频源中第一部分视频源进行叠加处理，得到第一叠加处理结果。第一叠加模块对所述多个视频源中第一部分视频源进行叠加处理需要消耗第一内部资源。

在步骤S15中，例如由FPGA内部的第二叠加模块将第一叠加处理结果与多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果。第二叠加模块将第一叠加处理结果与多个视频源中第二部分视频源进行叠加处理需要消耗第二内部资源。

提到的内部资源例如为可编程逻辑器件内部的存储资源和逻辑资源，其中相同数量的视频源进行叠加处理消耗的内部资源相同。举例而言，所述多个视频源中第一部分视频源为8个视频源，这8个视频源由第一叠加模块进行叠加得到第一叠加结果，所述多个视频源中第二部分视频源例如为7个视频源，这7个视频源与第一叠加结果由第二叠加模块进行叠加得到目标叠加结果，则这两部分视频源进行叠加分别消耗的第一内部资源和第二内部资源相同。所述第一叠加模块例如为PVW叠加模块和PGM叠加模块中的一者，所述第二叠加模块例如为PVW叠加模块和PGM叠加模块中的另一者。

进一步地，所述第一叠加模块和所述第二叠加模块各自叠加的视频源数量例如不同。例如所述多个第一视频源为8个视频源，则第一叠加模块叠加这8个视频源得到第一叠加结果，所述多个第二视频源为3个视频源，则第二叠加模块叠加这3个视频源和所述第一叠加结果得到目标叠加结果。因此，第一叠加模块和第二叠加模块各自叠加的视频源数量可以不同，提高了视频处理的便利性与灵活性。

在步骤S17中，输出所述目标叠加处理结果。进一步地，例如输出所述目标叠加处理结果至矩阵交换模块，以由所述矩阵交换模块将所述目标叠加处理结果输出到其他视频输出卡中作为所述其他视频输出卡的输入视频源。

本实施例提供的视频处理方法例如实现在视频切换器中，视频切换器例如为可以接插多个配置有FPGA的视频输出卡，且视频切换器例如具有两种工作模式：级联模式和非级联模式。当前工作模式例如处于级联模式下，视频切换器接插的多个配置有FPGA的视频输出卡级联进行工作。例如当前视频输出卡对输入的所述多个视频源进行叠加得到的所述目标叠加结果会经由矩阵交换模块发送至下一级视频输出卡作为输入视频源使用。所述下一级视频输出卡的FPGA中各个模块与当前视频输出卡相同，所述下一级视频输出卡的FPGA中的PGM叠加模块和PVW叠加模块进行的视频源叠加处理方式例如与当前视频输出卡相同，在此不再详细讲述。

进一步地，所述视频处理方法例如还包括：响应于工作模式切换，例如将工作模式切换为非级联模式。当前视频输出卡接收输入的多个第二视频源，由第一叠加模块对多个第二视频源中第一部分视频源进行叠加处理，得到第二叠加处理结果，由所述第二叠加模块对所述多个第二视频源中第二部分视频源进行叠加处理，得到第三叠加处理结果。所述第二叠加处理结果为预览画面和播出画面中的一者，所述第三叠加处理结果为所述预览画面和所述播出画面中的另一者。当前视频输出卡分别输出所述第二叠加处理结果和所述第三叠加处理结果到对应的显示屏上进行显示。

在现有技术中，FPGA内部进行视频源叠加形成PVW和PGM时，输入的多个视频源需要分为两份由两个叠加模块分别进行叠加形成PVW和PGM，例如输入16个视频源，其中8个视频源进行叠加形成PVW消耗第一内部资源，另外8个视频源进行叠加形成PGM消耗第二内部资源，消耗的第一内部资源与第二内部资源相同。当需要实现级联功能时，第一叠加模块或第二叠加模块其中一者需要能够叠加16个视频源，才能得到目标叠加结果并发送到下一级视频输出卡，因此第一叠加模块或第二叠加模块需要额外叠加8个视频源的资源消耗，因此，实现级联功能需要消耗的资源会非常多，影响到单卡内其他相关功能的实现。

综上所述，本实施例相对于前述现有技术，其通过由第一叠加模块对多个视频源中第一部分视频源进行叠加处理得到第一叠加处理结果，由第二叠加模块将第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果并输出，实现了将第一部分视频源与第二部分视频源级联起来使用，相当于节约了第一部分视频源或第二部分视频源进行叠加时消耗的资源，避免了实现级联功能时消耗资源过多的问题；并且第一叠加模块和第二叠加模块各自叠加的视频源数量可以不同，因此两个模块的视频源叠加级数可以不同，提高了视频处理的便利性与灵活性。

【第二实施例】

如图2所示，本申请第二实施例提供了一种视频处理装置。视频处理装置20包括：视频源接收模块201、第一叠加模块203、第二叠加模块205以及结果输出模块207。

其中，视频源接收模块201用于接收输入的多个视频源。第一叠加模块203用于对所述多个视频源中第一部分视频源进行叠加处理，得到第一叠加处理结果。第二叠加模块205用于将所述第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果。结果输出模块207用于输出所述目标叠加处理结果。

本实施例上述视频处理装置20所实现的视频处理方法如前述第一实施例所述，故在此不再进行详细讲述，可选地，第二实施例中的各个模块、单元和上述其他操作或功能分别为了实现本申请第一实施例中的方法，为了简洁，不在此赘述。

综上所述，本申请第二实施例提供的一种视频处理装置，通过由第一叠加模块对多个视频源中第一部分视频源进行叠加处理得到第一叠加处理结果，由第二叠加模块将第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果并输出，实现了将第一部分视频源与第二部分视频源级联起来使用，相当于节约了第一部分视频源或第二部分视频源进行叠加时消耗的资源，避免了实现级联功能时消耗资源过多的问题；并且第一叠加模块和第二叠加模块各自叠加的视频源数量可以不同，因此两个模块的视频源叠加级数可以不同，提高了视频处理的便利性与灵活性。

【第三实施例】

如图3a所示，本申请第三实施例提供了一种视频处理系统，应用于插卡式视频处理器。视频处理系统30例如包括：背板31和第一视频输出卡32。

其中，背板31设置有矩阵交换模块311和连接所述矩阵交换模块311的第一输出连接器312。第一视频输出卡32电连接至第一输出连接器312。第一视频输出卡32包括第一可编程逻辑器件321，可编程逻辑器件321进一步包括：第一叠加模块3211和连接第一叠加模块3211的第二叠加模块3212。第一叠加模块3211为第一播出画面叠加模块和第一预览画面叠加模块中的一者，第二叠加模块3212为第一播出画面叠加模块和第一预览画面叠加模块中的另一者。

其中，第一可编程逻辑器件321用于实现如第一实施例所述的视频处理方法，关于视频处理方法的具体描述可参考第一实施例，为了简洁在此不再赘述。

进一步地，如图3b所示，例如切换工作模式为非级联模式，第一可编程逻辑器件321用于接收多个第二视频源，由第一叠加模块3211对所述多个第二视频源中第一部分视频源进行叠加处理，得到第二叠加处理结果，由第二叠加模块3212对所述多个第二视频源中第二部分视频源进行叠加处理，得到第三叠加处理结果。将所述第二叠加处理结果和所述第三叠加处理结果输出到对应的显示屏上进行显示，例如将第二叠加处理结果发送至第一显示屏33上显示，将第三叠加处理结果发送至第二显示屏34上显示。其中，所述第二叠加处理结果为预览画面和播出画面中的一者，所述第三叠加处理结果为所述预览画面和所述播出画面中的另一种。

进一步地，如图3c所示，例如背板31还设置有连接矩阵交换模块311的第二输出连接器313。视频处理系统30还包括第二视频输出卡37，第二视频输出卡37连接第二输出连接器313。

其中，第二视频输出卡37包括第二可编程逻辑器件371，第二可编程逻辑器件371进一步包括：第三叠加模块3711和第四叠加模块3712。第三叠加模块3711为第二播出画面叠加模块和第二预览画面叠加模块中的一者，第四叠加模块3712为所述第二播出画面叠加模块和所述第二预览画面叠加模块中的另一者。

第二可编程逻辑器件371例如接收由所述矩阵交换模块311输入的多个第三视频源，由第三叠加模块3711对所述多个第三视频源中第一部分视频源进行叠加处理，得到第四叠加处理结果，由第四叠加模块3712对所述多个第三视频源中第二部分视频源进行叠加处理，得到第五叠加处理结果。将所述第四叠加处理结果和所述第五叠加处理结果输出到对应的显示屏上进行显示，例如将第四叠加处理结果发送至第一显示屏33上显示，将第五叠加处理结果发送至第二显示屏34上显示。其中所述目标叠加处理结果为所述多个第三视频源中的一者，所述第四叠加处理结果为预览画面和播出画面中的一者，所述第五叠加处理结果为所述预览画面和所述播出画面中的另一者。

需要说明的是，本实施例提供的视频处理系统例如应用于插卡式视频处理器，其可以连接多个视频输出卡，并不限于第一视频输出卡32和第二视频输出卡37，多个视频输出卡相互级联，通过矩阵交换模块传输视频叠加结果，其中每一视频输出卡中的可编程逻辑器件均可实现如第一实施例中所述的视频处理方法。

进一步地，如图3d所示，第一视频输出卡32例如还包括：第一数据输出接口322和第二数据输出接口323，其中第一数据输出接口322连接第一可编程逻辑器件321中的第一叠加处理模块3211，第二数据输出接口323连接第一可编程逻辑器件321中的第二叠加模块3212。第一数据输出接口322用于将所述预览画面输出到预览显示器上进行预览，第二数据输出接口323用于将所述播出画面输出到LED显示屏上进行显示。

综上所述，本申请第三实施例提供的一种视频处理系统，通过由第一叠加模块对多个视频源中第一部分视频源进行叠加处理得到第一叠加处理结果，由第二叠加模块将第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果并输出，实现了将第一部分视频源与第二部分视频源级联起来使用，相当于节约了第一部分视频源或第二部分视频源进行叠加时消耗的资源，避免了实现级联功能时消耗资源过多的问题；并且第一叠加模块和第二叠加模块各自叠加的视频源数量可以不同，因此两个模块的视频源叠加级数可以不同，提高了视频处理的便利性与灵活性；同时视频处理系统可以连接多个视频输出卡，其中每一视频输出卡中的可编程逻辑器件均可实现上述视频处理方法，能够节省资源使用。

【第四实施例】

图4为本申请第四实施例提供的一种该视频处理系统40，如图5所示，视频处理系统40包括：存储器401和连接存储器401的一个或多个处理器402。存储器401存储有计算机程序，处理器402用于执行所述计算机程序以实现如第一实施例所述的视频处理方法，为了简洁在此不再赘述，且本实施例提供的视频处理系统40的有益效果与第一实施例提供的视频处理方法的有益效果相同。

【第五实施例】

图5为本申请第五实施例提供的一种计算机存储介质。如图5所示，计算机存储介质50存储有计算机可执行指令，所述计算机可执行指令包括用于执行如第一实施例所述的视频处理方法。具体视频处理方法可参考第一实施例所述的视频处理方法，为了简洁在此不再赘述，且本实施例提供的计算机存储介质50的有益效果同第一实施例提供的视频处理方法的有益效果相同。

通过以上的实施方式描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出的贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、光盘和磁盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分的方法。

显然，本领域的技术人员应该明白，上述的本申请的各模块或各方法步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本申请不限制于任何特定的硬件和软件结合。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

Claims (10)

1.一种视频处理方法，其特征在于，应用于视频输出卡的可编程逻辑器件，其中所述可编程逻辑器件包括：第一叠加模块和第二叠加模块，所述第一叠加模块为播出画面叠加模块和预览画面叠加模块中的一者，所述第二叠加模块为所述播出画面叠加模块和所述预览画面叠加模块中的另一者；所述视频处理方法包括：

接收输入的多个视频源；

由所述第一叠加模块对所述多个视频源中第一部分视频源进行叠加处理，得到第一叠加处理结果；

由所述第二叠加模块将所述第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果；以及

输出所述目标叠加处理结果。

2.根据权利要求1所述的视频处理方法，其特征在于，还包括：

响应于工作模式切换：

接收输入的多个第二视频源；

由所述第一叠加模块对所述多个第二视频源中第一部分视频源进行叠加处理，得到第二叠加处理结果；

由所述第二叠加模块对所述多个第二视频源中第二部分视频源进行叠加处理，得到第三叠加处理结果；以及

分别输出所述第二叠加处理结果和所述第三叠加处理结果到对应的显示屏上进行显示；其中所述第二叠加处理结果为预览画面和播出画面中的一者，所述第三叠加处理结果为所述预览画面和所述播出画面中的另一种。

3.根据权利要求1所述的视频处理方法，其特征在于，所述第一叠加模块和所述第二叠加模块各自叠加的视频源数量不同。

4.根据权利要求1所述的视频处理方法，其特征在于，所述输出所述目标叠加处理结果，包括：

输出所述目标叠加处理结果至矩阵交换模块，以由所述矩阵交换模块将所述目标叠加处理结果输出到其他视频输出卡中作为所述其他视频输出卡的输入视频源。

5.一种视频处理装置，应用于视频输出卡的可编程逻辑器件，其特征在于，包括：

视频源接收模块，用于接收输入的多个视频源；

第一叠加模块，用于对所述多个视频源中第一部分视频源进行叠加处理，得到第一叠加处理结果；

第二叠加模块，用于将所述第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果；

结果输出模块，用于输出所述目标叠加处理结果；

其中，所述第一叠加模块为播出画面叠加模块和预览画面叠加模块中的一者，所述第二叠加模块为所述播出画面叠加模块和所述预览画面叠加模块中的另一者。

6.一种视频处理系统，应用于插卡式视频处理器，其特征在于，包括：

背板，设置有矩阵交换模块和连接所述矩阵交换模块的第一输出连接器；

第一视频输出卡，连接所述矩阵交换模块的所述第一输出连接器；

其中所述第一视频输出卡包括第一可编程逻辑器件，所述第一可编程逻辑器件包括：第一叠加模块和第二叠加模块，所述第一叠加模块为第一播出画面叠加模块和第一预览画面叠加模块中的一者，所述第二叠加模块为所述第一播出画面叠加模块和所述第一预览画面叠加模块中的另一者；所述第一可编程逻辑器件用于：

接收由所述矩阵交换模块输入的多个视频源；

由所述第一叠加模块对所述多个视频源中第一部分视频源进行叠加处理，得到第一叠加处理结果；

由所述第二叠加模块将所述第一叠加处理结果与所述多个视频源中第二部分视频源进行叠加处理，得到目标叠加处理结果；以及

输出所述目标叠加处理结果至所述矩阵交换模块。

7.根据权利要求6所述的视频处理系统，其特征在于，所述第一可编程逻辑器件还用于：

响应于工作模式切换：

接收输入的多个第二视频源；

由所述第一叠加模块对所述多个第二视频源中第一部分视频源进行叠加处理，得到第二叠加处理结果；

由所述第二叠加模块对所述多个第二视频源中第二部分视频源进行叠加处理，得到第三叠加处理结果；以及

分别输出所述第二叠加处理结果和所述第三叠加处理结果到对应的显示屏上进行显示；其中所述第二叠加处理结果为预览画面和播出画面中的一者，所述第三叠加处理结果为所述预览画面和所述播出画面中的另一种。

8.根据权利要求6所述的视频处理系统，其特征在于，所述背板还设置连接所述矩阵交换模块的第二输出连接器；

所述视频处理系统还包括：第二视频输出卡，连接所述第二输出连接器；

其中，所述第二视频输出卡包括第二可编程逻辑器件，所述第二可编程逻辑器件包括：第三叠加模块和第四叠加模块，所述第三叠加模块为第二播出画面叠加模块和第二预览画面叠加模块中的一者，所述第四叠加模块为所述第二播出画面叠加模块和所述第二预览画面叠加模块中的另一者；所述第二可编程逻辑器件用于：

接收由所述矩阵交换模块输入的多个第三视频源；

由所述第三叠加模块对所述多个第三视频源中第一部分视频源进行叠加处理，得到第四叠加处理结果；

由所述第四叠加模块对所述多个第三视频源中第二部分视频源进行叠加处理，得到第五叠加处理结果；以及

分别输出所述第四叠加处理结果和所述第五叠加处理结果到对应的显示屏上进行显示；其中所述目标叠加处理结果为所述多个第三视频源中的一者，所述第四叠加处理结果为预览画面和播出画面中的一者，所述第五叠加处理结果为所述预览画面和所述播出画面中的另一者。

9.根据权利要求7所述的视频处理系统，其特征在于，所述第一视频输出卡还包括：

第一数据输出接口，连接所述第一可编程逻辑器件，用于将所述预览画面输出到预览显示器上进行预览；

第二数据输出接口，连接所述第一可编程逻辑器件，用于将所述播出画面输出到LED显示屏上进行显示。

10.根据权利要求6所述的视频处理系统，其特征在于，所述矩阵交换模块和所述第一视频输出卡的所述第一可编程逻辑器件通过差分方式将所述目标叠加处理结果输出至所述矩阵交换模块。

Images