JP4581348B2 - Method for manufacturing bonded wafer and SOI wafer - Google Patents
Method for manufacturing bonded wafer and SOI wafer Download PDFInfo
- Publication number
- JP4581348B2 JP4581348B2 JP2003208759A JP2003208759A JP4581348B2 JP 4581348 B2 JP4581348 B2 JP 4581348B2 JP 2003208759 A JP2003208759 A JP 2003208759A JP 2003208759 A JP2003208759 A JP 2003208759A JP 4581348 B2 JP4581348 B2 JP 4581348B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- ion implantation
- film
- bonded
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 59
- 150000004767 nitrides Chemical class 0.000 claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 238000005121 nitriding Methods 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 110
- 239000010408 film Substances 0.000 description 87
- 230000003746 surface roughness Effects 0.000 description 23
- 238000011109 contamination Methods 0.000 description 12
- 206010040844 Skin exfoliation Diseases 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 229910020286 SiOxNy Inorganic materials 0.000 description 7
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、いわゆるイオン注入剥離法を用いた貼り合わせウェーハに関し、特に、2枚のシリコン単結晶ウェーハを酸化膜を介して結合して形成される、主としてSOI層の厚さが1μm以下の薄膜SOIウェーハの製造方法に関する。
【0002】
【従来の技術】
従来、ウエーハを2枚貼り合わせて形成した貼り合わせウエーハ、特に、シリコン単結晶からなるベースウエーハに酸化膜を介して薄いシリコン層(SOI層)が形成されたSOIウェーハが利用されている。このようなSOIウエーハを製造するには、例えば、SOI層となるボンドウエーハとベースウエーハを用意し、これらを酸化膜を介して貼り合わせた後、ボンドウエーハを薄膜化することによって行われている。
【0003】
特に、SOI層の膜厚が1μm以下の薄膜SOIウェーハ、さらには0.1μm以下のSOI層を有する超薄膜SOIウェーハの製造においては、ボンドウエーハとして使用する半導体製造用シリコン単結晶ウェーハに対し、その表面に形成された熱酸化膜を介して、あるいは直接、水素イオン、希ガスイオン、あるいはこれらの混合ガスイオンを注入する方法が使われている(特許第3048201号公報参照)。このようにイオン注入を行うことで、表面から極めて浅い位置にイオン注入層を形成することができ、ボンドウエーハのイオン注入された側の表面とベースウエーハの表面とを貼り合わせた後、前記イオン注入層を介してボンドウエーハを剥離することにより、薄膜あるいは超薄膜のSOI層を有するSOIウェーハを製造することができる。
【0004】
【特許文献1】
特許第3048201号公報
【0005】
【発明が解決しようとする課題】
ところが、上記のようにボンドウエーハにイオン注入を行うと、熱酸化膜あるいはシリコンからなる表面は、イオン注入時に発生するダメージ、面粗れ、汚染の影響を受け、貼り合わせ不良や金属汚染等が発生してしまう場合があり、また、このような貼り合わせ不良等が生じたSOIウエーハをデバイス作製に用いると、デバイス歩留まりが低下してしまうという問題があった。
【0006】
本発明は、上記問題を解決するためになされたものであり、水素等のイオン注入に伴うウェーハ表面のダメージ、面粗れ、汚染を低減し、貼り合わせ不良や金属汚染等を低減する貼り合わせウェーハの製造方法を提供することを主な目的とする。
【0007】
【課題を解決するための手段】
前記目的を達成するため、本発明によれば、ボンドウェーハの表面から水素イオン、希ガスイオンあるいはこれらの混合ガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、該ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを、直接あるいは絶縁膜を介して貼り合わせた後、前記ボンドウェーハの一部を前記イオン注入層で剥離して貼り合わせウェーハを形成する貼り合わせウェーハの製造方法において、前記ボンドウェーハの少なくともイオン注入する側の表面を硬化する処理を施した後、前記イオン注入を行うことを特徴とする貼り合わせウェーハの製造方法が提供される。
【0008】
このようにボンドウェーハの少なくともイオン注入する側の表面を硬化する処理を施した後でイオン注入を行えば、表面が硬くなっているのでイオン注入による面粗れや汚染を低減することができる。従って、このボンドウエーハにイオン注入した後、ベースウエーハと貼り合わせ、その後イオン注入層で剥離して貼り合わせウエーハを形成すれば、貼り合わせ不良や金属汚染等が低減され、高品質の貼り合わせウェーハを製造することができる。
【0009】
前記ボンドウェーハとしては、シリコン単結晶ウェーハの表面に熱酸化膜を形成したものを用いることができる。
現在、シリコン単結晶ウェーハを用いたSOIウエーハの需要が高く、シリコン単結晶ウェーハの表面に形成させたシリコン酸化膜を硬化する処理を施した後にイオン注入を行えば、酸化膜(絶縁膜)の面粗れ等が低減され、結果として高品質のSOIウエーハを製造することができる。
【0010】
前記ボンドウエーハの表面を硬化する処理としては、NH3ガス雰囲気中での熱処理または窒素プラズマによる窒化処理を行うことができる。
前記したシリコン酸化膜に対し、上記のようなNH3ガス雰囲気中での熱処理あるいは窒素プラズマによる窒化処理を行えば、容易に硬化することができ、その後のイオン注入時の面粗れ等を防ぐことができるとともに、製造コストを低く抑えることができる。
【0011】
また、前記イオン注入を行う前に、前記ボンドウエーハの硬化する処理が行われた表面に保護膜を形成することが好ましく、前記保護膜として、例えば、CVD法による窒化膜またはアモルファスシリコン膜を形成することができる。
このように、硬化処理された表面にCVD法による窒化膜等の保護膜を形成して平坦性を高めたり、また、保護膜がイオン注入により面粗れ等を起こしても、イオン注入後に保護膜を除去すれば、貼り合わせ面の面粗れが確実に除去され、貼り合わせ不良や汚染を確実に防ぐことができる。
【0012】
具体的には、ボンドウエーハにイオン注入を行った後、前記窒化膜をリン酸を用いてエッチング除去し、しかる後に前記ベースウエーハと貼り合わせることができる。
保護膜として形成した窒化膜がイオン注入により面粗れを起こした場合でも、リン酸により選択的にエッチングすることができ、その後ベースウエーハと貼り合わせることで貼り合わせ不良を確実に防ぐことができる。
【0013】
前記したように熱酸化膜をNH3ガス雰囲気中での熱処理等により窒化処理した後、イオン注入、ベースウエーハとの貼り合わせ、イオン注入層での剥離を行って形成したSOIウエーハは、SOI層と埋め込み酸化膜の界面と、埋め込み酸化膜とベースウエーハの界面のうち、少なくとも埋め込み酸化膜とベースウエーハとの界面に窒素濃度のピークを有するSOIウェーハとなる。
このようなSOIウエーハは、貼り合わせ不良等が低減された高品質のSOIウエーハであり、これをデバイス作製に用いれば、高性能のデバイスを高歩留まりで作製することができる。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について具体的に説明する。なお、以下の実施の形態では、貼り合わせウェーハとして現在最も一般的である、シリコン酸化膜を介してシリコン単結晶ウェーハ同士を貼り合わせて形成されるSOIウェーハの製造について説明するが、本発明はこれに限定されるものではない。
【0015】
SOIウエーハの製造の際、ボンドウェーハの内部に剥離を行うための高濃度イオン注入層を形成するためには、通常、1016atoms/cm2オーダーのイオン注入が行なわれる。このような高ドーズ量でイオン注入が行われると、ボンドウェーハの表面には面粗れが発生し、その後の貼り合わせ工程での不良(ボイドやブリスター等)や、金属汚染等を受けやすくなる。
このようにイオン注入を行う際に発生する面粗れを防ぐため、本発明者が鋭意研究を重ねたところ、イオン注入する表面を元の表面よりも硬化した後にイオン注入を行うことで、イオン注入による面粗れを低減することができることを見出した。
【0016】
図1(A)〜(F)は、本発明によりSOIウエーハを製造する工程の一例を模式的に説明する流れ図である。
(A)熱酸化膜形成
まず、シリコン単結晶からなるボンドウエーハ1に対して酸化性雰囲気で熱処理を行い、その表面に、絶縁膜として熱酸化膜2を形成する(実際は、ウエーハ全面に熱酸化膜が形成されるが、省略して記載してある。)。具体的な熱処理条件は、適宜設定すれば良いが、例えば、シリコン単結晶ウエーハ1を、水蒸気雰囲気下、900〜1100℃で熱処理することで表面に均一なSiO2膜を形成させることができる。なお、熱酸化処理を行う前に、還元性雰囲気で処理して自然酸化膜を除去し、これによりウエーハ表面の不純物を除去しておいても良い。
【0017】
(B)表面硬化処理及び保護膜形成
シリコン酸化膜2を有するボンドウエーハ1に対し、イオン注入を行う前に、ボンドウエーハ1の少なくともイオン注入する側の表面を硬化する処理を施す。ここでは、上記の熱酸化膜2が形成されたボンドウエーハ1をNH3ガス雰囲気中で熱処理(熱窒化処理)する。熱処理条件は適宜設定すれば良いが、例えば、アンモニア雰囲気下、800〜900℃で、10〜60分程度熱処理することで表面を硬化させることができる。このとき、酸化膜2表面には完全な熱窒化膜(Si3N4膜)は形成されにくいものの、SiOxNyなる組成の膜3(以下、「SiOxNy膜」という)が形成されて、もとのSiO2膜に比べて硬いものとなる。
表面硬化処理としては、上記のようなアンモニアガス雰囲気中での熱処理だけでなく、例えば窒素プラズマによる窒化処理を行うことによっても同様の効果を得ることができる。なお、本発明において「硬化処理」とは、後に行われるイオン注入によって生じる面粗れを低減する効果を付加する処理のことを意味する。
【0018】
上記のようにボンドウエーハ1の表面を硬化させた後、その面からイオン注入を行うことで面粗れが生じ難くなるが、面粗れをより効果的に低減させるため、イオン注入を行う前に、さらに、その硬化処理した表面に保護膜4を形成する。このような保護膜4として、例えば、SiOxNy膜3上にCVD法により窒化膜(CVD窒化膜)4を形成させる。表面を硬化処理したボンドウエーハ1を、例えば、600〜700℃で、SiH2Cl2/NH3ガス等を供給して処理することで、SiN膜4を形成させることができる。あるいは、SiN膜4の代わりに、SiH4ガス等を供給してアモルファスシリコン膜を形成してもよい。
【0019】
なお、この場合、前記したようなボンドウエーハ1表面の硬化処理を行わずにCVD窒化膜を酸化膜2上に直接堆積しようとしても、うまく堆積することができず、膜厚のバラツキが生じたり、平坦度が悪化し、結果としてイオン注入層5の分布にバラツキを生じてしまう。そこで、前記のように、一旦、熱窒化処理によりSiOxNy膜3を薄く形成して硬化した表面にCVD窒化膜4を堆積するようにすれば、SiOxNy膜3がバッファー層として機能し、膜厚均一性や平坦度の高い保護膜4を堆積することができる。
【0020】
(C)イオン注入
CVD窒化膜4を形成した後、その表面から水素、希ガスイオン、あるいはこれらの混合ガスイオンをイオン注入する。これにより、ボンドウエーハ1内部にイオン注入層5が形成される。なお、イオン注入条件は、最終的に形成させるSOI層の厚さ等を考慮して、イオン種、注入エネルギー、注入量を設定すれば良い。
【0021】
(D)保護膜除去
CVD窒化膜4は、イオン注入前の初期段階で表面粗さが良好でない場合や、イオン注入により面粗れを起こす場合がある。従って、イオン注入後、CVD窒化膜4を除去することで、CVD窒化膜4の表面で発生した面粗れや汚染を確実に解消することができる。CVD窒化膜4を除去する方法としては、例えば熱リン酸を用いて選択的にエッチング除去することができる。
【0022】
(E)貼り合わせ
イオン注入後、表面のCVD窒化膜4を除去した後に、ボンドウエーハ1のイオン注入された側の表面とベースウェーハ(シリコン単結晶ウエーハ)6の表面とを酸化膜2(SiOxNy膜3)を介して貼り合わせる。これにより2枚のウエーハ1,6は接合される。
【0023】
(F)剥離
貼り合わせ後、剥離熱処理を施すことで、ボンドウエーハ1の一部をイオン注入層5で剥離し、SOI層7を有するSOIウェーハ10を形成することができる。さらに、剥離後、貼り合わせ強度を高めるためにより高温の熱処理(結合熱処理)を施すことが好ましい。なお、剥離熱処理と結合熱処理とを合わせて行うこともできる。
【0024】
以上のような工程を経て形成されたSOIウェーハ10は、埋め込み酸化膜2とベースウェーハ6との界面に窒素濃度のピークを有するものとなる。このようなSOIウエーハ10は、貼り合わせ不良や金属汚染が低減された高品質の薄膜、あるいは超薄膜SOIウエーハとなり、これをデバイス作製に用いれば、デバイス歩留まりが向上し、高性能のデバイスを低コストで作製することが可能となる。
【0025】
【実施例】
以下、本発明の実施例及び比較例について説明する。
直径200mm、p型、面方位(100)のシリコン単結晶ウェーハを950℃、水蒸気雰囲気で熱酸化膜(膜厚:約140nm)の形成を行ったサンプルを複数枚作製した(サンプル1)。
【0026】
次にサンプル1の熱酸化膜に850℃、266PaにてNH3処理(100%NH3ガスによる熱処理)を30分間施したサンプルを作製した(サンプル2)。
さらに、サンプル2の処理に続いて650℃、40PaにてSiH2Cl2/NH3ガスを供給してSiN膜(CVD窒化膜)を約7nmで成膜したサンプルを作製した(サンプル3)。
【0027】
上記のように作製したサンプル1、2、3に対し、それぞれ水素イオン注入を行い、それぞれサンプル1′、2′、3′とした。なお、使用した水素イオン注入条件は、エネルギー:60.5keV、ドーズ量:5.7×1016atoms/cm2である。
【0028】
これらの6種類のサンプルのウエーハの中心部と周辺部の各1点の表面粗れ状態を確認するため、原子間力顕微鏡(AFM)による分析を行った結果を表1に示す。
【0029】
【表1】
【0030】
表1から明らかなように、表面に熱酸化膜のみを形成したサンプル1は、その後の水素イオン注入によって表面粗さが著しく増大している(サンプル1′)。
これに対し、熱酸化膜形成後、NH3雰囲気で熱窒化処理を施したサンプル2では、水素イオン注入後(サンプル2′)の表面粗さはイオン注入前と比べて増加しているものの、その増加(ΔRms)は、サンプル1、1´よりも低減されている。このことからシリコンウエーハ表面の熱酸化膜が熱窒化処理により硬化し、イオン注入による表面粗れが抑制されたことがわかる。
【0031】
さらに、熱窒化処理に続きCVD窒化膜を成膜したサンプル3では、イオン注入後(サンプル3′)の表面粗さがサンプル1´と同程度であったが、水素イオン注入前(サンプル3)の初期表面粗さが粗かったので、その後の水素イオン注入による表面粗さの増加は小さかった。
そこで、サンプル3及び3′に対し、リン酸ウエットエッチング処理を施してCVD窒化膜のみを除去し、AFMによる表面粗さ測定を実施した。その結果を表2に示す。
【0032】
【表2】
【0033】
表2から明らかなように、CVD窒化膜をエッチング除去した後、サンプル3′の表面粗さは、中心部、周辺部とも、イオン注入後のサンプル1′、2′及び3′のいずれのものよりも小さく、イオン注入前のサンプル1及び2と比べても、周辺部では同等、中心部ではそれらよりも小さいレベルを維持していることがわかった。
【0034】
次に、上記サンプル1′、2′、3′と同一条件で水素イオン注入まで行なったサンプルをそれぞれ複数枚準備し、シリコン単結晶ウェーハからなるベースウェーハと貼り合せた後、500℃、30分間の剥離熱処理を行って水素イオン注入層で剥離し、SOI層が約400nmのSOIウェーハを作製した。さらに、貼り合せ強度を向上させるための結合熱処理(1100℃、2時間)を行なった。
【0035】
上記のような剥離熱処理後と結合熱処理後に、それぞれSOI層の表面に観察されたボイド(SOI層が存在していない部分)、およびブリスター(SOI層が膨れている部分)を目視及び表面検査装置により評価し、貼り合わせ不良率(ボイド・ブリスター発生枚数/作製枚数)を比較した。その結果、サンプル2′と3′の不良率は、サンプル1′の不良率に比べて20%以上低く、特にサンプル3′では、サンプル2′よりも低い貼り合せ不良率が得られ、極めて高品質のSOIウエーハとなった。
【0036】
さらに、作製された3種類のSOIウェーハからそれぞれ1枚抜き取り、SIMS(二次イオン質量分析計)を用い、SOI表面からベースウェーハの最表面までの窒素濃度分布を測定したところ、サンプル2′及び3′については、埋め込み酸化膜とベースウェーハの界面に窒素濃度のピークが観察されたが、サンプル1′についてはその界面の前後での窒素濃度の変化はほとんど見られなかった。
【0037】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0038】
また、本発明は、ベースウエーハ側に熱酸化膜を形成してSOIウエーハを製造する場合にも適用することができる。さらに、ボンドウエーハ、ベースウエーハともシリコンウエーハに限定されず、また、いずれのウエーハにも熱酸化膜等を形成させずに、両ウエーハを直接貼り合わせて貼り合わせウエーハを製造する場合でも、本発明により表面の硬化処理後にイオン注入することで、イオン注入による面粗れを低減させることができる。
【0039】
【発明の効果】
本発明によれば、イオン注入剥離法により貼り合わせウエーハを製造する際、ボンドウェーハの少なくともイオン注入する側の表面を硬化する処理を施した後にイオン注入を行うため、イオン注入時に発生するダメージや汚染の影響が低減し、ボイドやブリスター等の貼り合せ不良や金属汚染等を低減することができる。従って、本発明により製造されたSOIウエーハは、高品質のものとなり、これを用いることでデバイス作製の歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】本発明におけるSOIウエーハの製造工程の一例を示す流れ図である。
【符号の説明】
1…ボンドウエーハ(シリコン単結晶ウエーハ)、
2…熱酸化膜(埋め込み酸化膜)、 3…SiOxNy膜、
4…保護膜(CVD窒化膜、SiN膜)、 5…イオン注入層、
6…ベースウエーハ(シリコン単結晶ウエーハ)、 7…SOI層、
10…SOIウエーハ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a bonded wafer using a so-called ion implantation delamination method, and in particular, a thin film mainly formed by bonding two silicon single crystal wafers through an oxide film and having an SOI layer thickness of 1 μm or less. The present invention relates to an SOI wafer manufacturing method.
[0002]
[Prior art]
Conventionally, a bonded wafer formed by bonding two wafers, particularly, an SOI wafer in which a thin silicon layer (SOI layer) is formed on a base wafer made of silicon single crystal via an oxide film has been used. In order to manufacture such an SOI wafer, for example, a bond wafer to be an SOI layer and a base wafer are prepared, bonded together through an oxide film, and then the bond wafer is thinned. .
[0003]
In particular, in the manufacture of a thin-film SOI wafer having a SOI layer thickness of 1 μm or less, and further an ultra-thin SOI wafer having an SOI layer of 0.1 μm or less, for a silicon single crystal wafer for semiconductor production used as a bond wafer, A method of implanting hydrogen ions, rare gas ions, or mixed gas ions thereof directly through a thermal oxide film formed on the surface is used (see Japanese Patent No. 3048201). By performing ion implantation in this manner, an ion implantation layer can be formed at a position extremely shallow from the surface. After bonding the surface of the bond wafer on which ions are implanted and the surface of the base wafer, By peeling the bond wafer through the injection layer, an SOI wafer having a thin or ultra-thin SOI layer can be manufactured.
[0004]
[Patent Document 1]
Japanese Patent No. 3048201 [0005]
[Problems to be solved by the invention]
However, when ion implantation is performed on the bond wafer as described above, the surface made of a thermal oxide film or silicon is affected by damage, surface roughness, and contamination that occur during ion implantation, resulting in poor bonding and metal contamination. In addition, there is a problem that device yield decreases when an SOI wafer in which such a bonding failure occurs is used for device fabrication.
[0006]
The present invention has been made to solve the above-described problems, and reduces the wafer surface damage, surface roughness, and contamination caused by ion implantation of hydrogen and the like, and reduces bonding defects and metal contamination. The main object is to provide a method for manufacturing a wafer.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, hydrogen ions, rare gas ions, or mixed gas ions thereof are ion-implanted from the surface of a bond wafer to form an ion-implanted layer inside the wafer. A bonded wafer in which the surface on the implanted side and the surface of the base wafer are bonded directly or via an insulating film, and then a part of the bond wafer is peeled off by the ion-implanted layer to form a bonded wafer. In this manufacturing method, there is provided a method for manufacturing a bonded wafer, wherein the ion implantation is performed after a treatment for curing at least a surface of the bond wafer on which ions are implanted .
[0008]
In this way, if the ion implantation is performed after the treatment for curing at least the surface of the bond wafer on which ions are implanted, the surface becomes hard, so that surface roughness and contamination due to ion implantation can be reduced. Therefore, after ion implantation into this bond wafer, it is bonded to the base wafer, and then peeled off at the ion implantation layer to form a bonded wafer, thereby reducing bonding defects and metal contamination, and high-quality bonded wafers. Can be manufactured.
[0009]
As the bond wafer, a silicon single crystal wafer having a surface formed with a thermal oxide film can be used .
At present, there is a high demand for SOI wafers using silicon single crystal wafers. If ion implantation is performed after a silicon oxide film formed on the surface of a silicon single crystal wafer is cured, an oxide film (insulating film) can be obtained. Surface roughness and the like are reduced, and as a result, a high-quality SOI wafer can be manufactured.
[0010]
As the treatment for curing the surface of the bond wafer, heat treatment in an NH 3 gas atmosphere or nitridation treatment by nitrogen plasma can be performed .
If the above-described silicon oxide film is subjected to the above heat treatment in an NH 3 gas atmosphere or nitriding by nitrogen plasma, it can be easily cured, and surface roughness during subsequent ion implantation can be prevented. And manufacturing cost can be kept low.
[0011]
Further, formed before performing the ion implantation, it is preferable to form a protective film on the hardening process is performed surface of the bond wafer, as the protective film, for example, a nitride film or an amorphous silicon film by CVD it can be.
In this way, a protective film such as a nitride film by CVD is formed on the cured surface to improve flatness, and even if the protective film is roughened by ion implantation, it is protected after ion implantation. If the film is removed, the rough surface of the bonding surface is reliably removed, and bonding defects and contamination can be reliably prevented.
[0012]
Specifically, after performing ion implantation on the bond wafer, the nitride film can be removed by etching using phosphoric acid, and then bonded to the base wafer .
Even when the nitride film formed as a protective film is roughened by ion implantation, it can be selectively etched with phosphoric acid, and then bonded to the base wafer to reliably prevent poor bonding. .
[0013]
As described above, the SOI wafer formed by nitriding the thermal oxide film by heat treatment or the like in an NH 3 gas atmosphere and then performing ion implantation, bonding with the base wafer, and peeling off by the ion implantation layer is an SOI layer. The SOI wafer has a nitrogen concentration peak at least at the interface between the buried oxide film and the base wafer among the interface between the buried oxide film and the base wafer .
Such an SOI wafer is a high-quality SOI wafer with reduced bonding defects and the like. If this SOI wafer is used for device fabrication, a high-performance device can be fabricated with a high yield.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be specifically described. In the following embodiments, manufacturing of an SOI wafer formed by bonding silicon single crystal wafers through a silicon oxide film, which is currently most commonly used as a bonded wafer, will be described. It is not limited to this.
[0015]
In manufacturing an SOI wafer, in order to form a high-concentration ion implantation layer for peeling inside the bond wafer, ion implantation of the order of 10 16 atoms / cm 2 is usually performed. If ion implantation is performed at such a high dose, the surface of the bond wafer will be rough, and it will be susceptible to defects (such as voids and blisters) and metal contamination in the subsequent bonding process. .
In order to prevent the surface roughness that occurs when ion implantation is performed in this way, the present inventors have conducted extensive research, and by performing ion implantation after the surface to be ion-implanted is hardened from the original surface, ions are implanted. It has been found that surface roughness due to implantation can be reduced.
[0016]
1A to 1F are flowcharts schematically illustrating an example of a process for manufacturing an SOI wafer according to the present invention.
(A) Formation of thermal oxide film First, heat treatment is performed on the
[0017]
(B) Surface hardening treatment and protective film formation Before the ion implantation, the
As the surface hardening treatment, the same effect can be obtained not only by the heat treatment in the ammonia gas atmosphere as described above but also by performing a nitriding treatment by nitrogen plasma, for example. In the present invention, the “curing process” means a process for adding an effect of reducing surface roughness caused by ion implantation performed later.
[0018]
After the surface of the
[0019]
In this case, even if an attempt is made to deposit a CVD nitride film directly on the
[0020]
(C) After the ion-implanted CVD nitride film 4 is formed, hydrogen, rare gas ions, or mixed gas ions thereof are ion-implanted from the surface thereof. Thereby, the
[0021]
(D) The protective film removal CVD nitride film 4 may have a poor surface roughness at the initial stage before ion implantation or may cause surface roughness due to ion implantation. Therefore, by removing the CVD nitride film 4 after ion implantation, surface roughness and contamination generated on the surface of the CVD nitride film 4 can be reliably eliminated. As a method for removing the CVD nitride film 4, for example, it can be selectively removed by etching using hot phosphoric acid.
[0022]
(E) After bonding ion implantation, the CVD nitride film 4 on the surface is removed, and then the surface of the
[0023]
(F) By performing a peeling heat treatment after peeling and bonding, a part of the
[0024]
The
[0025]
【Example】
Examples of the present invention and comparative examples will be described below.
A plurality of samples in which a thermal oxide film (film thickness: about 140 nm) was formed on a silicon single crystal wafer having a diameter of 200 mm, p-type, and plane orientation (100) in a steam atmosphere at 950 ° C. were prepared (Sample 1).
[0026]
Next, a sample was prepared by subjecting the thermal oxide film of
Further, following the treatment of
[0027]
[0028]
Table 1 shows the results of analysis by an atomic force microscope (AFM) in order to confirm the surface roughness of each of the six points of the sample at the center and the periphery of the wafer.
[0029]
[Table 1]
[0030]
As is apparent from Table 1, the surface roughness of
On the other hand, in the
[0031]
Further, in
Therefore, the
[0032]
[Table 2]
[0033]
As is apparent from Table 2, after removing the CVD nitride film by etching, the surface roughness of the sample 3 'is the same as that of any of the samples 1', 2 'and 3' after ion implantation in both the central portion and the peripheral portion. It was found that even when compared with
[0034]
Next, a plurality of samples that have been subjected to hydrogen ion implantation under the same conditions as the
[0035]
Visual inspection and surface inspection device for voids (portions where the SOI layer does not exist) and blisters (portions where the SOI layer is swollen) observed on the surface of the SOI layer after peeling heat treatment and bonding heat treatment as described above And compared the defective bonding rate (number of voids / blisters generated / number of produced sheets). As a result, the defect rate of
[0036]
Furthermore, one of each of the three types of produced SOI wafers was extracted and the nitrogen concentration distribution from the SOI surface to the outermost surface of the base wafer was measured using SIMS (secondary ion mass spectrometer). For 3 ', a peak of nitrogen concentration was observed at the interface between the buried oxide film and the base wafer, but for sample 1', there was almost no change in nitrogen concentration before and after the interface.
[0037]
The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
[0038]
The present invention can also be applied to the production of SOI wafers by forming a thermal oxide film on the base wafer side. Furthermore, both the bond wafer and the base wafer are not limited to silicon wafers, and the present invention is applicable even when a bonded wafer is manufactured by directly bonding both wafers without forming a thermal oxide film or the like on either wafer. By performing ion implantation after the surface hardening treatment, surface roughness due to ion implantation can be reduced.
[0039]
【The invention's effect】
According to the present invention, when a bonded wafer is manufactured by an ion implantation separation method, the ion implantation is performed after performing a treatment for curing at least the surface of the bond wafer on which ions are implanted. The influence of contamination is reduced, and poor bonding such as voids and blisters, metal contamination, and the like can be reduced. Therefore, the SOI wafer manufactured according to the present invention is of high quality, and by using this, the yield of device fabrication can be improved.
[Brief description of the drawings]
FIG. 1 is a flowchart showing an example of a manufacturing process of an SOI wafer in the present invention.
[Explanation of symbols]
1. Bond wafer (silicon single crystal wafer),
2 ... thermal oxide film (buried oxide film), 3 ... SiOxNy film,
4 ... Protective film (CVD nitride film, SiN film), 5 ... Ion implantation layer,
6 ... Base wafer (silicon single crystal wafer), 7 ... SOI layer,
10 ... SOI wafer.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003208759A JP4581348B2 (en) | 2003-08-26 | 2003-08-26 | Method for manufacturing bonded wafer and SOI wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003208759A JP4581348B2 (en) | 2003-08-26 | 2003-08-26 | Method for manufacturing bonded wafer and SOI wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072043A JP2005072043A (en) | 2005-03-17 |
JP4581348B2 true JP4581348B2 (en) | 2010-11-17 |
Family
ID=34401914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003208759A Expired - Lifetime JP4581348B2 (en) | 2003-08-26 | 2003-08-26 | Method for manufacturing bonded wafer and SOI wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4581348B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134616A (en) * | 2005-11-14 | 2007-05-31 | Nec Electronics Corp | Soi substrate, and method of manufacturing same |
KR101443580B1 (en) * | 2007-05-11 | 2014-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
EP2009687B1 (en) * | 2007-06-29 | 2016-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device |
US20090004764A1 (en) * | 2007-06-29 | 2009-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
JP5250228B2 (en) | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP2011077504A (en) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
JP6839314B2 (en) * | 2019-03-19 | 2021-03-03 | 日本碍子株式会社 | Wafer mounting device and its manufacturing method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259418A (en) * | 1992-03-09 | 1993-10-08 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor substrate and fabrication thereof |
JPH0845868A (en) * | 1994-06-17 | 1996-02-16 | Sharp Corp | Method of improving electrical insulation properties of semiconductor substrate provided with embedding insulation layer and simox semiconductor substrate and manufacture of simox semiconductor substrate |
JPH10335616A (en) * | 1997-05-29 | 1998-12-18 | Mitsubishi Materials Shilicon Corp | Manufacture of soi substrate |
JPH11186187A (en) * | 1997-12-22 | 1999-07-09 | Mitsubishi Materials Silicon Corp | Production of soi substrate |
JP2002170942A (en) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Soi substrate, manufacturing method thereof, element substrate, manufacturing method thereof, electrooptical device, electronic apparatus |
-
2003
- 2003-08-26 JP JP2003208759A patent/JP4581348B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259418A (en) * | 1992-03-09 | 1993-10-08 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor substrate and fabrication thereof |
JPH0845868A (en) * | 1994-06-17 | 1996-02-16 | Sharp Corp | Method of improving electrical insulation properties of semiconductor substrate provided with embedding insulation layer and simox semiconductor substrate and manufacture of simox semiconductor substrate |
JPH10335616A (en) * | 1997-05-29 | 1998-12-18 | Mitsubishi Materials Shilicon Corp | Manufacture of soi substrate |
JPH11186187A (en) * | 1997-12-22 | 1999-07-09 | Mitsubishi Materials Silicon Corp | Production of soi substrate |
JP2002170942A (en) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Soi substrate, manufacturing method thereof, element substrate, manufacturing method thereof, electrooptical device, electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2005072043A (en) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3136420B1 (en) | Method for manufacturing bonded soi wafer | |
JP3911901B2 (en) | SOI wafer and method for manufacturing SOI wafer | |
JP3900741B2 (en) | Manufacturing method of SOI wafer | |
JP5259954B2 (en) | Method and layer structure for producing a strained layer on a substrate | |
WO2003049189A1 (en) | Pasted wafer and method for producing pasted wafer | |
JPH11307747A (en) | Soi substrate and production thereof | |
WO2006043471A1 (en) | Semiconductor wafer manufacturing method | |
US8461018B2 (en) | Treatment for bonding interface stabilization | |
JP4817342B2 (en) | Manufacturing method of SOI type wafer | |
KR101901872B1 (en) | Soi wafer manufacturing method | |
JP4581348B2 (en) | Method for manufacturing bonded wafer and SOI wafer | |
WO2005027214A1 (en) | Multilayer substrate cleaning method, substrate bonding method, and bonded wafer manufacturing method | |
JP2003224247A (en) | Soi wafer and its manufacturing method | |
US8697544B2 (en) | Method for manufacturing bonded wafer | |
JP3707200B2 (en) | Manufacturing method of semiconductor substrate | |
JP3921823B2 (en) | Manufacturing method of SOI wafer and SOI wafer | |
KR20070096976A (en) | Method of producing simox wafer | |
JPH08250491A (en) | Manufacture of semiconductor device and semiconductor device | |
JP4239676B2 (en) | SOI wafer and manufacturing method thereof | |
JPH0964319A (en) | Soi substrate and its manufacture | |
JP2010129839A (en) | Method of manufacturing laminated wafer | |
JPH10214844A (en) | Manufacturing method of semiconductor substrate | |
JP2008262992A (en) | Method of manufacturing bonded wafer | |
JP2000124091A (en) | Manufacture of soi wafer and soi wafer | |
US20100178750A1 (en) | Method for producing bonded wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4581348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |