JPH10214844A - Manufacturing method of semiconductor substrate - Google Patents

Manufacturing method of semiconductor substrate

Info

Publication number
JPH10214844A
JPH10214844A JP1801697A JP1801697A JPH10214844A JP H10214844 A JPH10214844 A JP H10214844A JP 1801697 A JP1801697 A JP 1801697A JP 1801697 A JP1801697 A JP 1801697A JP H10214844 A JPH10214844 A JP H10214844A
Authority
JP
Japan
Prior art keywords
oxide film
locos oxide
defect
soi layer
locos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1801697A
Other languages
Japanese (ja)
Inventor
Takashi Ueda
多加志 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1801697A priority Critical patent/JPH10214844A/en
Publication of JPH10214844A publication Critical patent/JPH10214844A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To remove and getter contaminants or contamination elements from an active SOI layer by gettering the contaminants to crystal defect, and taking it in a LOCOS oxide film and/or segregating it in the interface between the LOCOS oxide film and a buried oxide film. SOLUTION: Ion implantation is performed to bring a separated SOI layer 8 into an amorphous state. Then photoresist 6 is removed, and annealing is performed in a nitrogen atmosphere for the restoration of crystallinity. As the result of this process, crystal defect 9 as the primary defect due to the ion implantation is transformed into dislocation defect 10 or polycrystalline silicon as secondary defect, and the contaminants present in an active SOI layer 7 is gettered to the dislocation defect 10. Finally, processing is performed in a dry oxygen atmosphere to form a LOCOS oxide film 11, and the separated SOI layer 8 is completely oxidized. Here, the contaminating impurities gettered to the dislocation defect 10 is taken in the LOCOS oxide film 11 or the boundary between the LOCOS oxide film 11 and a buried oxide film 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法、詳しくは、絶縁層上にシリコン層を有するSOI
構造の半導体基板デバイスを製造する際に、デバイスを
形成する活性シリコン層(以下、「SOI層」とい
う。)内の重金属を低減化する方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to an SOI having a silicon layer on an insulating layer.
The present invention relates to a method for reducing heavy metals in an active silicon layer (hereinafter, referred to as an “SOI layer”) forming a device when manufacturing a semiconductor substrate device having a structure.

【0002】[0002]

【従来の技術】今日の大規模集積回路は、動作速度の高
速化の要請により種々の改善がなされているが、更に高
速化を図るには、大幅な寄生容量の低減が不可欠とされ
ている。このような寄生容量の低減には、絶縁膜層上に
シリコン単結晶薄膜を形成し、このシリコン単結晶薄膜
を素子形成領域とするSOI技術が有望とされている。
また、SOI基板の中でも、SIMOX(Separa
tion by Implanted Oxygen)
基板は大面積で、且つ結晶性の良好な素子形成領域を容
易に得ることができるため、最も有望なSOI基板の一
つと考えられている。
2. Description of the Related Art In today's large-scale integrated circuits, various improvements have been made in response to demands for higher operating speeds. To further increase the speed, however, it is essential to greatly reduce parasitic capacitance. . To reduce such parasitic capacitance, an SOI technique in which a silicon single crystal thin film is formed on an insulating film layer and the silicon single crystal thin film is used as an element formation region is promising.
Also, among SOI substrates, SIMOX (Separa)
Tion by Implanted Oxygen)
The substrate is considered to be one of the most promising SOI substrates because an element formation region having a large area and good crystallinity can be easily obtained.

【0003】しかしながら、従来のSOI基板は、埋め
込み酸化膜がシリコン単結晶基板全面にわたって形成さ
れているため、素子形成領域を汚染する重金属等を除去
するゲッタリング技術の応用が困難であった。ここで、
ゲッタリングとは、素子形成領域以外に結晶欠陥等のゲ
ッタリングサイトを形成し、これに汚染不純物を捕獲、
固着する技術である。
However, in a conventional SOI substrate, since a buried oxide film is formed over the entire surface of a silicon single crystal substrate, it is difficult to apply a gettering technique for removing heavy metals and the like contaminating an element formation region. here,
Gettering means that gettering sites such as crystal defects are formed in regions other than the element formation region, and contaminant impurities are captured in these sites.
This is the technique of sticking.

【0004】通常、このゲッタリングサイトはシリコン
単結晶基板の裏面若しくはバルク内部に形成される。し
たがって、基板表面(素子形成領域)に付着し取り込ま
れた汚染不純物を、付着した部位からゲッタリングサイ
トまで拡散させる必要がある。
Usually, this gettering site is formed on the back surface or inside the bulk of a silicon single crystal substrate. Therefore, it is necessary to diffuse the contaminant impurities attached to and taken into the substrate surface (element formation region) from the attached portion to the gettering site.

【0005】ところが、SOI基板では、素子形成領域
と基板バルク内若しくは基板裏面との間にシリコン酸化
膜が存在するため、汚染不純物の拡散が著しく妨げられ
る。これは、一般的な不純物拡散係数が、シリコン酸化
膜中ではシリコン単結晶中より極めて小さい値をとるこ
とによる。例えば、900℃におけるシリコン酸化膜中
の金の拡散係数は、シリコン単結晶中の拡散係数の10
-7以下となる。
However, in the SOI substrate, since a silicon oxide film exists between the element formation region and the inside of the substrate bulk or the back surface of the substrate, diffusion of a contaminant impurity is significantly prevented. This is because the general impurity diffusion coefficient is much smaller in a silicon oxide film than in a silicon single crystal. For example, the diffusion coefficient of gold in a silicon oxide film at 900 ° C. is 10% of the diffusion coefficient in a silicon single crystal.
-7 or less.

【0006】以上のように、SOI基板ではゲッタリン
グ技術の適用が困難であり、素子形成領域に汚染不純物
が残留しやすく、これらの汚染不純物による素子特性
(接合リーク、耐圧)の劣化が生じやすい。
As described above, it is difficult to apply the gettering technique to the SOI substrate, and contaminant impurities are likely to remain in the element formation region, and the element characteristics (junction leak, breakdown voltage) are likely to be deteriorated by these contaminant impurities. .

【0007】このような課題を解決するために、特開平
8−45943号公報には、図2に示すような、以下の
技術が開示されている。
In order to solve such a problem, Japanese Patent Application Laid-Open No. 8-45943 discloses the following technique as shown in FIG.

【0008】すなわち、SOI半導体ウエハのゲッタリ
ングを行う場合には、図2(a)に示すように、まず、
2枚のシリコンウエハ21、23を張り合わせにより、
或いはSIMOX法によりシリコン単結晶ウエハ2内部
に高ドーズの酸素を注入して、絶縁層22を有するSO
I半導体ウエハ20を形成する。
That is, when performing gettering of an SOI semiconductor wafer, first, as shown in FIG.
By bonding two silicon wafers 21 and 23 together,
Alternatively, a high-dose oxygen is implanted into the silicon single crystal wafer 2 by the SIMOX method, so that the SO
An I semiconductor wafer 20 is formed.

【0009】更に、前記方法により形成されたSOI半
導体ウエハ20の活性層23の表面に、図2(b)に示
すように、熱処理によって酸化膜24を形成するととも
に、フォトリソグラフィ技術によってパターニングした
後、エッチングによって、半導体装置が作製される活性
領域A以外の領域B、すなわち、半導体装置分離領域B
の窓開けを行う。
Further, as shown in FIG. 2B, an oxide film 24 is formed by heat treatment on the surface of the active layer 23 of the SOI semiconductor wafer 20 formed by the above method, and after being patterned by photolithography. Region B other than the active region A where the semiconductor device is manufactured by etching, ie, the semiconductor device isolation region B
Open the window.

【0010】次に、図2(c)に示すように、通常の減
圧CVD法によって、窓開けされた活性層22の表面及
び酸化膜24の表面にゲッタリング層となる多結晶シリ
コン25を成長させる。
Next, as shown in FIG. 2C, polycrystalline silicon 25 serving as a gettering layer is grown on the surface of the active layer 22 and the surface of the oxide film 24 which are opened by a normal low pressure CVD method. Let it.

【0011】更に、図2(d)に示すように、フォトリ
ソグラフィ技術によってパターニングした後に、エッチ
ングにより、酸化膜24上の不要な多結晶シリコン25
を除去し、半導体装置分離領域Bにのみ、多結晶シリコ
ン25を残す。
Further, as shown in FIG. 2D, after patterning by photolithography, unnecessary polycrystalline silicon 25 on oxide film 24 is etched.
And the polycrystalline silicon 25 is left only in the semiconductor device isolation region B.

【0012】最後に、図2(e)に示すように、酸化膜
24をエッチングによって除去してゲッタリングを終了
する。このようなゲッタリング方法においては、活性層
23の表面であって半導体装置分離領域Bに形成された
多結晶シリコン25によって、半導体装置活性領域Aに
混入した重金属不純物や欠陥等のゲッタリングが行われ
る。
Finally, as shown in FIG. 2E, the oxide film 24 is removed by etching, and the gettering is completed. In such a gettering method, gettering of heavy metal impurities and defects mixed in the semiconductor device active region A is performed by the polycrystalline silicon 25 formed on the surface of the active layer 23 and in the semiconductor device isolation region B. Will be

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上述の
プロセスでは、多結晶シリコンの除去工程(図2(c)
〜(d)或いは図2(e)での多結晶シリコン25の除
去)のプロセス工程が繁雑になること、更には、多結晶
シリコン(図2(e)の符号25)自体が半導体として
動作し、所望のデバイス特性が得られないこと等が危惧
される。
However, in the above-described process, the step of removing polycrystalline silicon (FIG. 2C)
2 (d) or the removal of the polycrystalline silicon 25 in FIG. 2 (e)), and the polycrystalline silicon (reference numeral 25 in FIG. 2 (e)) itself operates as a semiconductor. It is feared that desired device characteristics cannot be obtained.

【0014】ところで、近年の半導体基板を処理するプ
ロセス装置は、重金属汚染レベルが極めて微弱になって
きており、且つ、プロセス温度も低温になってきた。し
たがって、バルク内部にゲッタリングサイトを作ること
はプロセス中に付着する汚染元素の熱拡散の観点から、
ゲッタリング効率はよいとは言えない。また、SOIデ
バイスは最近ではSOI層の深さ全域を利用する完全空
乏型トランジスタデバイスが主流になりつつあり、SO
I層内にゲッタリングサイトを形成することは不可能に
なっている。
In recent years, the processing apparatus for processing a semiconductor substrate has a very low level of heavy metal contamination and a low processing temperature. Therefore, creating gettering sites inside the bulk is important in terms of thermal diffusion of contaminants that adhere during the process.
Gettering efficiency is not good. Recently, a fully depleted transistor device utilizing the entire depth of an SOI layer is becoming the mainstream of SOI devices.
It has become impossible to form gettering sites in the I layer.

【0015】このような、SOIデバイスでは、結晶製
造時起因の重金属、或いはSIMOXでは高ドーズを行
う酸素イオン注入機からの重金属等の汚染元素のゲッタ
リングが最重要である。
In such an SOI device, gettering of a contaminant element such as a heavy metal due to crystal production or a heavy metal from a high-dose oxygen ion implanter in SIMOX is the most important.

【0016】本発明は、活性SOI層の重金属濃度の低
減化技術を提供するものであり、すなわち、シリコン基
板に元々含有される結晶製造時起因の汚染元素、或いは
SIMOX基板においては、使用される酸素イオン注入
機からのコンタミネーション元素の活性SOI層からの
除去、ゲッタリングを行うことを目的とするものであ
る。
The present invention provides a technique for reducing the concentration of heavy metals in an active SOI layer, that is, a contaminant element originally contained in a silicon substrate due to crystal production or used in a SIMOX substrate. It is an object of the present invention to remove and getter a contamination element from an active SOI layer from an oxygen ion implanter.

【0017】[0017]

【課題を解決するための手段】請求項1記載の本発明の
半導体基板の製造方法は、絶縁層上にシリコン層を有す
るSOI構造の半導体基板上に素子分離領域が開口した
マスクを形成し、該マスクを用いて、所定の不純物をイ
オン注入することによって、素子分離領域となるシリコ
ン層に結晶欠陥を導入する工程と、ロコス酸化法により
上記素子分離領域にロコス酸化膜を形成することによ
り、該ロコス酸化膜が形成される間に、上記シリコン層
内に含まれる汚染不純物を上記結晶欠陥にゲッタリング
させ、その後該汚染不純物を上記ロコス酸化膜に取り込
ませる又は/及び該ロコス酸化膜と埋め込み酸化膜との
界面に偏析させる工程とを有することを特徴とするもの
である。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor substrate, comprising: forming a mask having an element isolation region on a semiconductor substrate having an SOI structure having a silicon layer on an insulating layer; Using the mask, a predetermined impurity is ion-implanted, thereby introducing a crystal defect into a silicon layer to be an element isolation region, and forming a LOCOS oxide film in the element isolation region by a LOCOS oxidation method. During the formation of the LOCOS oxide film, contaminant impurities contained in the silicon layer are gettered to the crystal defects, and then the contaminant impurities are incorporated into the LOCOS oxide film or / and embedded in the LOCOS oxide film. And a step of segregating at the interface with the oxide film.

【0018】また、請求項2記載の本発明の半導体基板
の製造方法は、絶縁層上にシリコン層を有するSOI構
造の半導体基板上に素子分離領域が開口したマスクを形
成し、該マスクを用いて、所定の不純物をイオン注入す
ることによって、素子分離領域となるシリコン層に結晶
欠陥を導入する工程と、所定温度の熱処理により、上記
結晶欠陥を転位欠陥に変換し、上記シリコン層内の汚染
不純物を上記転位欠陥にゲッタリングさせる工程と、ロ
コス酸化法により素子分離領域にロコス酸化膜を形成す
ることにより、上記ロコス酸化膜に取り込ませる又は/
及び該ロコス酸化膜と埋め込み酸化膜との界面に偏析さ
せる工程とを有することを特徴とするものである。
According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor substrate, comprising: forming a mask having an element isolation region on an SOI semiconductor substrate having a silicon layer on an insulating layer; A step of introducing crystal defects into a silicon layer serving as an element isolation region by ion-implanting a predetermined impurity, and converting the crystal defects into dislocation defects by heat treatment at a predetermined temperature, thereby contaminating the silicon layer. A step of gettering impurities to the dislocation defects and forming a locos oxide film in an element isolation region by a locos oxidation method so as to be incorporated into the locos oxide film or /
And segregating at the interface between the LOCOS oxide film and the buried oxide film.

【0019】更に、請求項3記載の本発明の半導体基板
の製造方法は、上記結晶欠陥を形成するイオン注入に、
上記IIIb族、IVb族、Vb族、VIb族又はVI
Ib族の元素、或いは希ガス元素のいずれかの元素から
成るイオンを用いることを特徴とする、請求項1又は請
求項2記載の半導体基板の製造方法である。
Further, according to a third aspect of the present invention, in the method of manufacturing a semiconductor substrate, the ion implantation for forming the crystal defect includes the steps of:
Group IIIb, Group IVb, Group Vb, Group VIb or VI
3. The method for manufacturing a semiconductor substrate according to claim 1, wherein an ion composed of any one of a group Ib element and a rare gas element is used.

【0020】[0020]

【実施の形態】以下、実施の形態に基づいて本発明につ
いて詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on embodiments.

【0021】図1は本発明の第1の実施の形態の半導体
基板の製造工程図である。
FIG. 1 is a manufacturing process diagram of a semiconductor substrate according to a first embodiment of the present invention.

【0022】従来のゲッタリングは、バルク内の格子間
酸素を基板内部に凝集析出させた結晶欠陥部分を利用す
るもの等であるが、本発明で結晶欠陥の導入は、イオン
注入とその後の熱アニールによる残留転位欠陥を利用す
る。
The conventional gettering uses a crystal defect portion in which interstitial oxygen in the bulk is coagulated and precipitated inside the substrate. In the present invention, the introduction of the crystal defect is carried out by ion implantation and subsequent thermal treatment. Utilizes residual dislocation defects due to annealing.

【0023】また、活性SOI層から汚染物質を除去低
減する上で、その効率を上げるために、ゲッタリングサ
イトはできるだけ活性SOI層に近づける必要がある
が、本発明では、ゲッタリングサイトは活性SOI層領
域間の分離SOI層内部に形成する。
In order to increase the efficiency in removing and reducing contaminants from the active SOI layer, the gettering site needs to be as close as possible to the active SOI layer. It is formed inside the isolation SOI layer between the layer regions.

【0024】本発明では、分離SOI層内にイオン注入
を行うことにより、まず、SOI層の結晶性を破壊す
る。このときに導入される1次欠陥は、ゲッタリングサ
イトである結晶欠陥(転位欠陥)の前駆欠陥である。こ
の前駆欠陥が以降の熱処理によって転位等の2次欠陥に
変換される。この2次欠陥の生成過程で、汚染不純物の
ゲッタリングが生じ、残留した2次欠陥自体がゲッタリ
ング能力を持続してもつようになる。したがって、ここ
で用いる、イオン注入量は、アニール後に結晶欠陥が残
留するだけの注入量、概して1014cm-2以上が適切で
ある。即ち、注入イオン種によって、一概には言えない
が、1014cm-2オーダーの注入量では、注入領域は島
状の結晶欠陥の集合体になり、アニール後も結晶性は完
全には回復しない。また、1015cm-2オーダー以上の
注入量では、注入領域はアモルファス状態になり、バル
ク基板の場合ではアニールによって結晶性の保たれた領
域をシードとして、結晶性は回復成長する。
According to the present invention, the crystallinity of the SOI layer is destroyed by implanting ions into the isolation SOI layer. The primary defects introduced at this time are precursor defects of crystal defects (dislocation defects) which are gettering sites. This precursor defect is converted into a secondary defect such as dislocation by a subsequent heat treatment. In the process of generating the secondary defects, gettering of the contaminant impurities occurs, and the remaining secondary defects themselves have the gettering ability. Therefore, the amount of ion implantation used here is appropriate enough to leave crystal defects after annealing, generally 10 14 cm -2 or more. That is, although it cannot be said unconditionally depending on the type of the implanted ions, when the implanted amount is on the order of 10 14 cm −2 , the implanted region becomes an aggregate of island-like crystal defects, and the crystallinity is not completely recovered even after annealing. . If the implantation amount is on the order of 10 15 cm −2 or more, the implantation region becomes amorphous, and in the case of a bulk substrate, the crystallinity recovers and grows using the region where the crystallinity is maintained by annealing as a seed.

【0025】しかし、SOI基板では、アモルファスに
なったSOI層は、下部に埋め込み酸化膜が存在するた
め、結晶性回復の際のシードはイオン注入が行われなか
った活性SOI層との接合面しかないことになる。この
場合、多方向から横へ結晶回復した成長面が交差する位
置に結晶面のずれが発生し、これが転位欠陥として残留
することになる。
However, in the SOI substrate, since the amorphous SOI layer has a buried oxide film underneath, the seed at the time of the recovery of the crystallinity is only at the junction surface with the active SOI layer where the ion implantation has not been performed. Will not be. In this case, a shift in the crystal plane occurs at a position where the growth planes in which the crystal has been recovered from multiple directions cross each other, and this remains as a dislocation defect.

【0026】また、分離SOI層の面積が大きいような
場合には、欠陥回復成長と合わせて、単結晶シード部と
遠く離れた領域で多結晶シリコンへの変換成長が進行
し、その結果、単結晶/多結晶の界面にも汚染不純物が
捕獲されることになる。
In the case where the area of the isolation SOI layer is large, conversion growth into polycrystalline silicon proceeds in a region far from the single crystal seed portion together with defect recovery growth. Contaminant impurities will also be captured at the crystal / polycrystalline interface.

【0027】以上のようにして、分離SOI層に転位等
の結晶欠陥を導入すると、この結晶性の乱れた欠陥部分
は、Si−Si結合が切断されたり、結合角に歪みが入
るような状態になり、エネルギー的に高い状態になる。
基板内を熱拡散する汚染元素はこのエネルギー的に高い
欠陥部分に捕獲され、SOI基板にゲッタリング効果が
生じることになる。
As described above, when a crystal defect such as a dislocation is introduced into the isolation SOI layer, the defect portion having the disordered crystallinity is in a state where the Si—Si bond is broken or the bond angle is distorted. And become energetically high.
A contaminant element that thermally diffuses in the substrate is captured by the defective portion having high energy, and a gettering effect is generated in the SOI substrate.

【0028】したがって、ここでのイオン注入は、分離
SOI層に残留2次欠陥を導入することが必要条件にな
り、埋め込み酸化膜を劣化させる危惧のない注入エネル
ギー、例えば、イオンの平均飛程(Projected
−Range)がSOI層内になるようエネルギーを選
択することが安全である。また、イオン注入に用いる元
素は次工程のロコス酸化(以下、「LOCOS酸化」と
する)による高温熱処理で、埋め込み酸化膜又はLOC
OS酸化膜の電気的特性に悪影響を与えない元素を用い
る必要があり、この観点からIIIb族のB,Ga、I
Vb族のC,Si、Va族のN,P,As、VIb族の
O,S、VIIb族のF,Cl、希ガス元素のAr等が
有効である。
Therefore, in the ion implantation here, it becomes a necessary condition to introduce a residual secondary defect into the isolation SOI layer, and the implantation energy without fear of deteriorating the buried oxide film, for example, the average ion range ( Projected
It is safe to select the energy so that (Range) is in the SOI layer. The element used for ion implantation is a buried oxide film or LOC by a high-temperature heat treatment by LOCOS oxidation (hereinafter referred to as “LOCOS oxidation”) in the next step.
It is necessary to use an element that does not adversely affect the electrical characteristics of the OS oxide film. From this viewpoint, B, Ga, I
C, Si of the Vb group, N, P, As of the Va group, O, S of the VIb group, F, Cl of the VIIb group, Ar of the rare gas element and the like are effective.

【0029】次に、この結晶欠陥を有する分離SOI層
をSi34等の選択酸化マスクを用いてすべて酸化し、
LOCOS酸化膜に変換する。この酸化により、重金属
等の汚染不純物は、LOCOS酸化膜又はLOCOS酸
化膜と埋め込み酸化膜との界面付近に取り込まれ、SO
I層から取り除かれることになる。例えば、Feのよう
な酸化膜中に偏析しやすい元素では、この酸化処理によ
って、分離SOI層からLOCOS酸化膜に取り込まれ
る。一方、NiやCu等の元素では、酸化によってシリ
コン中にパイルアップするが、SOI層が完全にLOC
OS酸化されるに伴い、LOCOS酸化膜/埋め込み酸
化膜界面に偏析分布するように取り込まれる。
Next, the isolation SOI layer having the crystal defects is entirely oxidized using a selective oxidation mask such as Si 3 N 4 .
Convert to LOCOS oxide film. By this oxidation, contaminant impurities such as heavy metals are taken in near the interface between the LOCOS oxide film or the LOCOS oxide film and the buried oxide film, and
It will be removed from the I layer. For example, an element that easily segregates in an oxide film such as Fe is taken into the LOCOS oxide film from the separated SOI layer by this oxidation treatment. On the other hand, elements such as Ni and Cu pile up in silicon by oxidation, but the SOI layer is completely LOC
As the OS is oxidized, it is taken into the LOCOS oxide film / buried oxide film interface so as to be segregated.

【0030】上記作用によれば、イオン注入によって導
入された1次欠陥は、熱処理によって、2次欠陥に変換
されるため、場合によっては、LOCOS酸化前の欠陥
回復アニールを省いても、分離SOI層に2次欠陥が残
留することになり、本発明の効果を奏する。例えば、1
15cm-2以上のイオン注入量で分離SOI層をアモル
ファスにした場合には、LOCOS酸化時の酸化雰囲気
により、アモルファス欠陥が2次欠陥であるOSF(O
xidation Induced Stacking
Fault)になる。そして、LOCOS酸化の熱処
理で、活性SOI層からこのOSFへ汚染不純物のゲッ
タリングが生じることになる。ここで、バルク基板デバ
イスでは、OSFの発生でデバイス特性の劣化(ジャン
クションリーク増加、素子間分離能力低下)が生じる。
According to the above operation, the primary defect introduced by the ion implantation is converted into the secondary defect by the heat treatment. Therefore, in some cases, even if the defect recovery annealing before the LOCOS oxidation is omitted, the isolation SOI Secondary defects remain in the layer, and the effect of the present invention is achieved. For example, 1
When the isolated SOI layer is made amorphous with an ion implantation amount of 0 15 cm −2 or more, the OSF (O 2) in which the amorphous defect is a secondary defect is formed due to an oxidizing atmosphere at the time of LOCOS oxidation.
xidation Induced Stacking
(Fault). Then, due to the heat treatment of the LOCOS oxidation, gettering of a contaminant impurity occurs from the active SOI layer to the OSF. Here, in the bulk substrate device, the device characteristics are degraded (increase in junction leak and decrease in element isolation capability) due to the occurrence of OSF.

【0031】しかしながら、SOI層に形成されるデバ
イス、特に薄膜SOIを利用する完全空乏型トランジス
タデバイスでは、一旦分離SOI層に発生したOSF
は、LOCOS酸化によって、分離SOI層がすべて酸
化されるに伴い消滅する。したがって、バルクデバイス
で問題になるOSF発生に起因したデバイス特性の劣化
は起こり得ない。
However, in a device formed in the SOI layer, especially in a fully depleted transistor device using a thin film SOI, the OSF once generated in the isolation SOI layer
Disappears as all the isolated SOI layers are oxidized by LOCOS oxidation. Therefore, deterioration of device characteristics due to the occurrence of OSF, which is a problem in a bulk device, cannot occur.

【0032】更に、LOCOS酸化膜を用いないデバイ
スにおいては、LOCOS酸化膜による分離SOI層の
酸化工程がない場合でも、分離SOI層の残留転位欠陥
が、重金属低減効果を持続することになる。但し、以降
の熱プロセスに900℃以上の高温を用いると、ゲッタ
リング領域からの汚染元素の再拡散の危惧がある。
Further, in a device that does not use a LOCOS oxide film, even if there is no step of oxidizing the isolated SOI layer by the LOCOS oxide film, residual dislocation defects in the isolated SOI layer maintain the effect of reducing heavy metals. However, if a high temperature of 900 ° C. or more is used in the subsequent thermal process, there is a concern that the contaminant element will re-diffuse from the gettering region.

【0033】以下、図1を用いて、本発明の一実施の形
態の半導体基板の製造工程を説明する。
Hereinafter, a manufacturing process of a semiconductor substrate according to an embodiment of the present invention will be described with reference to FIG.

【0034】まず、シリコン単結晶基板1上に埋め込み
酸化膜2を形成したSOI基板を用いて、SOI層3を
酸化し、LOCOS酸化時の応力を緩和するためのパッ
ド酸化膜4を10nm形成し、続いて、LP−CVD法
で、シリコン窒化膜5を100nm堆積する(図1
(a))。このときのSOI膜3の膜厚は、50nmに
調整している。
First, using a SOI substrate having a buried oxide film 2 formed on a silicon single crystal substrate 1, an SOI layer 3 is oxidized to form a 10-nm pad oxide film 4 for relieving stress during LOCOS oxidation. Subsequently, a silicon nitride film 5 is deposited to a thickness of 100 nm by LP-CVD (FIG. 1).
(A)). At this time, the thickness of the SOI film 3 is adjusted to 50 nm.

【0035】次に、通常のフォトリソグラフィ技術を用
いて、シリコン窒化膜5上にフォトレジスト6のパター
ニングを行い、一般的なドライエッチング技術で、シリ
コン窒化膜5を異方性エッチングし、LOCOS酸化時
の耐酸化マスクとなるシリコン窒化膜5の加工を行った
(図1(b))。ここで、7は活性SOI層、8は分離
SOI層を示す。
Next, a photoresist 6 is patterned on the silicon nitride film 5 by using a normal photolithography technique, and the silicon nitride film 5 is anisotropically etched by a general dry etching technique, and LOCOS oxidation is performed. The silicon nitride film 5 serving as an oxidation-resistant mask at this time was processed (FIG. 1B). Here, 7 indicates an active SOI layer, and 8 indicates an isolation SOI layer.

【0036】次に、フォトレジスト6をそのままイオン
注入のマスクパターンに用い、アルゴンイオンを20k
eVの注入エネルギーで、1×1015cm-2のドーズ量
でイオン注入し、分離SOI層8をアモルファス状態に
した(図1(c))。この際、アルゴン(Ar)イオン
は分離SOI層中におよそ11nmの深さピークプロフ
ァイルをもって注入されている。ここでは注入イオンに
希ガス元素であるアルゴンを用いたが、注入イオンはI
IIb族、IVb族、Vb族、VIb族、VIIb族の
元素又は、希ガス元素のいずれの元素イオンでもよい。
また、注入エネルギーを変え、多段注入としてもよい。
Next, the photoresist 6 is directly used as a mask pattern for ion implantation, and argon ions are
Ion implantation was performed at an implantation energy of eV at a dose of 1 × 10 15 cm −2 , and the isolated SOI layer 8 was made amorphous (FIG. 1C). At this time, argon (Ar) ions are implanted into the separated SOI layer with a depth peak profile of about 11 nm. Here, argon, which is a rare gas element, is used as the implanted ions,
Any of a group IIb, group IVb, group Vb, group VIb, group VIIb element or a rare gas element ion may be used.
Further, the implantation energy may be changed to perform multi-stage implantation.

【0037】イオン注入後には、通常の酸素アッシング
でフォトレジスト6を除去し、結晶性回復のためのアニ
ールを、900℃、30分、窒素雰囲気下で行った。ア
ニール温度については、およそ700〜950℃、時間
は10〜60分の通常採用される条件で十分である。こ
の処理により、イオン注入での1次欠陥である結晶欠陥
9は回復し、2次欠陥である転位欠陥10、或いは場合
によっては多結晶シリコンに変換され、活性SOI層7
に混在する汚染不純物はこれらの転位欠陥10にゲッタ
リングされる(図1(d))。
After the ion implantation, the photoresist 6 was removed by ordinary oxygen ashing, and annealing for recovering crystallinity was performed at 900 ° C. for 30 minutes in a nitrogen atmosphere. With respect to the annealing temperature, conditions generally employed are approximately 700 to 950 ° C. and the time is generally 10 to 60 minutes. By this processing, the crystal defect 9 which is a primary defect in the ion implantation is recovered and converted to a dislocation defect 10 which is a secondary defect or, in some cases, to polycrystalline silicon.
The contaminant impurities mixed in the dislocations are gettered by these dislocation defects 10 (FIG. 1D).

【0038】尚、この結晶性回復のためのアニールは、
より確実に活性SOI層に混在する汚染不純物を除去す
るため行う方が望ましいが、次のLOCOS酸化膜形成
工程における熱処理において、汚染不純物のゲッタリン
グを生じさせることもできるので、省略してもよい。
The annealing for the recovery of the crystallinity is as follows.
It is preferable to perform the method more reliably to remove contaminant impurities mixed in the active SOI layer. However, in the heat treatment in the next LOCOS oxide film forming step, gettering of the contaminant impurities can be caused, and thus may be omitted. .

【0039】最後に、この試料を1100℃の乾燥酸素
雰囲気で処理し、シリコン窒化膜5を耐酸化マスクとし
て120nmのLOCOS酸化膜11を形成し、分離S
OI層8をすべて酸化した。ここで、転位欠陥10にゲ
ッタリングされた汚染不純物は、LOCOS酸化膜11
内部、或いはLOCOS酸化膜11と埋め込み酸化膜2
との界面に取り込まれることになり、活性SOI層7か
ら分離低減化できた。
Finally, this sample is treated in a dry oxygen atmosphere at 1100 ° C. to form a 120 nm LOCOS oxide film 11 using the silicon nitride film 5 as an oxidation resistant mask.
All the OI layers 8 were oxidized. Here, the contaminant impurities gettered by the dislocation defects 10 are removed by the LOCOS oxide film 11.
Internal or LOCOS oxide film 11 and buried oxide film 2
At the interface between the active SOI layer 7 and the active SOI layer 7.

【0040】すなわち、酸化膜中の重金属の拡散係数は
シリコン中の重金属の拡散係数より桁違いに小さくなる
ため、1000℃以上のよほど高温のプロセスを採用し
ない限り、重金属が活性SOI層7に再分布してくるこ
とはない(図1(e))。そして、シリコン窒化膜5を
熱リン酸で処理して除去し、一連の工程を完了する(図
1(f))。
That is, since the diffusion coefficient of the heavy metal in the oxide film is orders of magnitude smaller than the diffusion coefficient of the heavy metal in the silicon, the heavy metal is transferred to the active SOI layer 7 unless a process at a high temperature of 1000 ° C. or more is adopted. There is no distribution (FIG. 1 (e)). Then, the silicon nitride film 5 is removed by treatment with hot phosphoric acid, and a series of steps is completed (FIG. 1F).

【0041】上述の実施の形態のSOI基板のゲッタリ
ング効果を検証するため、重金属の定量汚染による活性
SOI層表面の結晶欠陥発生量の比較を行った。
In order to verify the gettering effect of the SOI substrate of the above embodiment, the amount of crystal defects generated on the surface of the active SOI layer due to the heavy metal contamination was compared.

【0042】図1(a)の工程において、パッド酸化膜
4を形成する前に硫酸銅溶液を使用して、5×1012
子/cm2に相当する銅を塗布し、700℃の熱処理を
行ってSOI層に銅を拡散させた。次に、イオン注入工
程の有無(図1(c))による活性SOI層表面の欠陥
発生状態を比較するため、図1(b)乃至同(f)の工
程の処理を行った。但し、この工程でのパッド酸化膜4
はCVD酸化膜を採用した。これらの基板のSOI表面
を、ライトエッチで選択エッチングし、表面欠陥密度を
測定すると、イオン注入無しの基板では重金属に起因し
た多数(〜105個/cm2オーダー)のピット及び積層
欠陥が観察された。一方、本発明の実施の形態を用いた
場合、活性SOI層のビット及び積層欠陥密度の低減化
(〜104個/cm2)がみられ、LOCOS酸化膜近傍
に近くなるほど、その効果が大きくなることが認められ
た。
In the step of FIG. 1A, before the pad oxide film 4 is formed, copper equivalent to 5 × 10 12 atoms / cm 2 is applied using a copper sulfate solution, and a heat treatment at 700 ° C. is performed. Then, copper was diffused into the SOI layer. Next, in order to compare the state of occurrence of defects on the surface of the active SOI layer depending on the presence or absence of the ion implantation process (FIG. 1C), the processes of FIGS. 1B to 1F were performed. However, the pad oxide film 4 in this step
Employed a CVD oxide film. The SOI surface of these substrates, selectively etched by light etching, when measuring the surface defect density, pits and stacking faults of a number in the substrate ion implantation without due to heavy metals (10 5 / cm 2 order) is observed Was done. On the other hand, when using the embodiment of the present invention, reduction of the bit and stacking fault density in the active SOI layer (10 4 / cm 2) is observed, the closer to the vicinity of the LOCOS oxide film, the effect is large Was recognized.

【0043】[0043]

【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、デバイスを形成する活性SOI層領
域に混在する汚染元素を低減化することが可能となるた
め、SOIデバイスの素子の特性及び製造歩留まりを向
上させることができる。
As described in detail above, by using the present invention, it becomes possible to reduce the contaminant elements mixed in the active SOI layer region forming the device. Characteristics and manufacturing yield can be improved.

【0044】また、請求項2記載の本発明を用いること
により、より確実にSOI層に混在する汚染不純物をゲ
ッタリングすることができる。
Further, by using the present invention, the contaminant impurities mixed in the SOI layer can be more reliably gettered.

【0045】更に、請求項3記載の本発明を用いること
により、結晶欠陥部形成の為に注入したイオンによっ
て、埋め込み酸化膜やLOCOS酸化膜の電気的特性に
悪影響を与えることはない。
Further, by using the present invention, ions implanted for forming a crystal defect do not adversely affect the electrical characteristics of the buried oxide film or the LOCOS oxide film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の半導体基板の製造工程
を示す図である。
FIG. 1 is a diagram illustrating a manufacturing process of a semiconductor substrate according to an embodiment of the present invention.

【図2】従来のSOI基板の製造工程を示す図である。FIG. 2 is a view showing a manufacturing process of a conventional SOI substrate.

【符号の説明】[Explanation of symbols]

1 シリコン単結晶基板 2 埋め込み酸化膜 3 SOI層 4 熱酸化膜 5 シリコン窒化膜 6 フォトレジスト 7 活性SOI層 8 分離SOI層 9 イオン注入欠陥 10 転位欠陥 11 LOCOS酸化膜 REFERENCE SIGNS LIST 1 silicon single crystal substrate 2 buried oxide film 3 SOI layer 4 thermal oxide film 5 silicon nitride film 6 photoresist 7 active SOI layer 8 isolation SOI layer 9 ion implantation defect 10 dislocation defect 11 LOCOS oxide film

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁層上にシリコン層を有するSOI構
造の半導体基板上に素子分離領域が開口したマスクを形
成し、該マスクを用いて、所定の不純物をイオン注入す
ることによって、素子分離領域となるシリコン層に結晶
欠陥を導入する工程と、 ロコス酸化法により上記素子分離領域にロコス酸化膜を
形成することにより、該ロコス酸化膜が形成される間
に、上記シリコン層内に含まれる汚染不純物を上記結晶
欠陥にゲッタリングさせ、その後該汚染不純物を上記ロ
コス酸化膜に取り込ませる又は/及び該ロコス酸化膜と
埋め込み酸化膜との界面に偏析させる工程とを有するこ
とを特徴とする、半導体基板の製造方法。
An element isolation region is formed by forming a mask having an element isolation region opened on a semiconductor substrate having an SOI structure having a silicon layer on an insulating layer, and ion-implanting a predetermined impurity using the mask. A step of introducing crystal defects into the silicon layer to be formed, and a step of forming a locos oxide film in the element isolation region by a locos oxidation method, whereby contamination contained in the silicon layer during the formation of the locos oxide film. A step of gettering impurities to the crystal defects and then incorporating the contaminating impurities into the LOCOS oxide film and / or segregating at the interface between the LOCOS oxide film and the buried oxide film. Substrate manufacturing method.
【請求項2】 絶縁層上にシリコン層を有するSOI構
造の半導体基板上に素子分離領域が開口したマスクを形
成し、該マスクを用いて、所定の不純物をイオン注入す
ることによって、素子分離領域となるシリコン層に結晶
欠陥を導入する工程と、 所定温度の熱処理により、上記結晶欠陥を転位欠陥に変
換し、上記シリコン層内の汚染不純物を上記転位欠陥に
ゲッタリングさせる工程と、 ロコス酸化法により素子分離領域にロコス酸化膜を形成
することにより、上記ロコス酸化膜に取り込ませる又は
/及び該ロコス酸化膜と埋め込み酸化膜との界面に偏析
させる工程とを有することを特徴とする、半導体基板の
製造方法。
2. An element isolation region is formed by forming a mask having an element isolation region opened on a semiconductor substrate having an SOI structure having a silicon layer on an insulating layer, and ion-implanting a predetermined impurity using the mask. A step of introducing a crystal defect into a silicon layer to be formed, a step of converting the crystal defect into a dislocation defect by heat treatment at a predetermined temperature, and gettering a contaminant impurity in the silicon layer to the dislocation defect, Forming a LOCOS oxide film in the element isolation region by using the LOCOS oxide film, and / or segregating the LOCOS oxide film at the interface between the LOCOS oxide film and the buried oxide film. Manufacturing method.
【請求項3】 上記結晶欠陥を形成するイオン注入に、
上記IIIb族、IVb族、Vb族、VIb族又はVI
Ib族の元素、或いは希ガス元素のいずれかの元素から
成るイオンを用いることを特徴とする、請求項1又は請
求項2記載の半導体基板の製造方法。
3. The method according to claim 1, wherein:
Group IIIb, Group IVb, Group Vb, Group VIb or VI
3. The method for manufacturing a semiconductor substrate according to claim 1, wherein an ion composed of any one of a group Ib element and a rare gas element is used.
JP1801697A 1997-01-31 1997-01-31 Manufacturing method of semiconductor substrate Pending JPH10214844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1801697A JPH10214844A (en) 1997-01-31 1997-01-31 Manufacturing method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1801697A JPH10214844A (en) 1997-01-31 1997-01-31 Manufacturing method of semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH10214844A true JPH10214844A (en) 1998-08-11

Family

ID=11959884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1801697A Pending JPH10214844A (en) 1997-01-31 1997-01-31 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH10214844A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231725A (en) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2005129559A (en) * 2003-10-21 2005-05-19 Oki Electric Ind Co Ltd Method for removing impurity in semiconductor wafer and semiconductor device
US7226846B2 (en) 2004-01-07 2007-06-05 Oki Electric Industry Co., Ltd. Method of dry etching semiconductor substrate to reduce crystal defects in a trench
JP2009283638A (en) * 2008-05-21 2009-12-03 Nippon Telegr & Teleph Corp <Ntt> Method of manufacturing waveguide type photodetector
US7799660B2 (en) 2007-04-23 2010-09-21 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI substrate
JP2012080110A (en) * 2011-11-18 2012-04-19 Semiconductor Energy Lab Co Ltd Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231725A (en) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2005129559A (en) * 2003-10-21 2005-05-19 Oki Electric Ind Co Ltd Method for removing impurity in semiconductor wafer and semiconductor device
US7226846B2 (en) 2004-01-07 2007-06-05 Oki Electric Industry Co., Ltd. Method of dry etching semiconductor substrate to reduce crystal defects in a trench
US7799660B2 (en) 2007-04-23 2010-09-21 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI substrate
JP2009283638A (en) * 2008-05-21 2009-12-03 Nippon Telegr & Teleph Corp <Ntt> Method of manufacturing waveguide type photodetector
JP2012080110A (en) * 2011-11-18 2012-04-19 Semiconductor Energy Lab Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
JP4066574B2 (en) Manufacturing method of semiconductor device
JP3058954B2 (en) Method of manufacturing semiconductor device having growth layer on insulating layer
JP4446656B2 (en) Method for forming SOI type substrate
US6852604B2 (en) Manufacturing method of semiconductor substrate
JPH03196668A (en) Manufacture of semiconductor device
JPH1032210A (en) Manufacture of semiconductor device
JPH10214844A (en) Manufacturing method of semiconductor substrate
JP2010040931A (en) Manufacturing method of semiconductor substrate, and semiconductor substrate
JPH05211333A (en) Manufacturing method of semiconductor device
JP3901957B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufactured by the method
JP3887973B2 (en) Manufacturing method of SOI wafer and SOI wafer
JPH06216137A (en) Semiconductor device and manufacture thereof
JP4339563B2 (en) Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device using this method
JPH1041241A (en) Manufacturing method of semiconductor device
JPH07176742A (en) Manufacture of semiconductor device and semiconductor device
JP3296304B2 (en) Method for manufacturing semiconductor device
KR20040015898A (en) Method of fabricating MOS transistors
JPH10214843A (en) Manufacturing method of semiconductor substrate
JP2002134722A (en) Method of manufacturing soi wafer and the soi wafer
JP6597215B2 (en) Manufacturing method of semiconductor device
JPH06181219A (en) Manufacture of semiconductor device
JPH0235455B2 (en)
JP3393180B2 (en) Method for manufacturing semiconductor device
JP3317220B2 (en) Method for manufacturing semiconductor device
JP3249101B2 (en) Mos semiconductor device