JP4579164B2 - 半導体装置収納用トレイ及びｉｃテスタ - Google Patents

Description

本発明は蓋付きの半導体収納用トレイに半導体装置を収容したまま半導体装置のテストを行なうことができる半導体収納用トレイ、かかる半導体収納用トレイに収容してテストを行う際に位置合せが容易な半導体装置、及びかかる半導体収納用トレイを用いてテストをするためのＩＣテスタに関する。

集積回路が形成された半導体チップを収容するパッケージと、そのパッケージから外側に引き出されたリード端子とを有する半導体装置は、集積度の高い集積回路のパッケージとして広く使用されている。

かかる半導体装置は、製造された後、一旦半導体装置収納用トレイに収納されて搬送され、ＩＣテスタによるテストを実施される。テスト工程では、半導体装置を半導体装置収納用トレイから取り出してＩＣテスタに載置し、次いで、テストヘッドに設けられた接触ピンを半導体装置のリード端子に降下し接触させる。そして、ＩＣテスタと半導体装置間の電気信号を接触ピンを介して送受信することで、半導体装置のテストを行なう。そして、テスト終了後に再び半導体装置収納用トレイに収納している。（例えば、特許文献１参照。）。

しかし、半導体装置を半導体装置収納用トレイから搬出、搬入する作業の際に、リード端子又は半導体装置に不要な力が加わりリード端子の曲がりや半導体装置のバッケージの破損を生ずることがある。かかるリード端子の曲がりや半導体装置のバッケージの破損は、半導体装置の回路基板への搭載を困難にし又半導体装置の信頼性を損なう。

かかる弊害を避けるため、半導体装置収納用トレイからの搬出、搬入を回避したテスト方法が考案されている。この方法では、ＩＣテスタのテストヘッドに設けられた位置決めピンが、半導体装置収納用トレイに設けられた位置決め穴に嵌合して、半導体装置収納用トレイとテストヘッドの相対位置を定めることで、テストヘッドに設けられた接触ピンと半導体装置のリード端子の位置合せを行なう。これにより、半導体装置を半導体装置収納用トレイに収納したままテストを行なうことができる。（例えば特許文献１参照。）。

しかし、テストヘッドを上方から降下させて接触ピンを半導体装置のリード端子へ接触するには、半導体装置収納用トレイの上方が開放されていなければならず、半導体装置収納用トレイを蓋したままテスト工程に供することはできない。
特開平６−１６７４５９号公報 特開平６−１８０３４５号公報

上述したように、従来の半導体装置収納用トレイでは蓋をした状態でＩＣテスタによる半導体装置のテストを行なうことはできず、半導体装置を半導体装置収納用トレイから取り出してテストを行なっていた。このため、半導体装置収納用トレイから搬出又は搬入する際に半導体装置のリード端子を曲げたり半導体装置のパッケージを破損するという問題があった。また、搬出及び搬入するための作業及び装置が必要であり、テストのコストが上昇するとい問題もある。

また、位置決め穴を備えた半導体装置収納用トレイに半導体装置を収容した状態でテストを行なう従来の方法では、半導体装置収納用トレイを蓋したままテストをすることができない。これでは半導体装置が収納位置から逸脱したり塵埃により汚染されるという問題が生ずる。

本発明は、半導体装置を収容し蓋した状態でＩＣテスタを用いたテストを行なうことができる半導体装置収納用トレイ、及びかかる半導体装置収納用トレイを使用するに適した半導体装置及びＩＣテスタを提供することを目的としている。

上記課題を解決するための本発明の半導体装置収納用トレイは、上面に半導体装置を収納する収納部を備えるトレイ台と、半導体装置を収納したトレイ台を蓋するトレイ蓋と、半導体装置のリード端子直上のトレイ蓋に開設され、リード端子に接触してＩＣテスタのテストヘッドと半導体装置の間で信号を伝達するテストヘッドに設けられた接触ピンを挿通する接触ピン貫通孔とを有する。

この半導体装置収納用トレイでは、リード端子の直上のトレイ蓋に、接触ピンを挿通する接触ピン貫通孔を備える。この構成では、トレイ蓋をした状態で、接触ピンをトレイ蓋の上方から接触ピン貫通孔を貫通させてリード端子に接触させることができる。従って、トレイ蓋をした状態で収納されている半導体装置のテストを行なうことができる。

上記半導体装置収納用トレイのトレイ蓋に、さらに位置合せジグが嵌挿されてトレイ蓋を位置合せするジグ貫通孔を設けることができる。このジグ貫通孔は、ＩＣテスタのテストヘッドに設けられた位置合せジグが嵌挿されて、その位置合せジグの側面とジグ貫通孔の内壁面とが擦接してテストヘッドに対するトレイ蓋の位置を合わせる。これにより、接触ピンと接触ピン貫通孔との位置合せが確実かつ容易になされる。

さらに、上記の位置合せジグの下部を、半導体装置収納用トレイに収容された半導体装置の位置合せをするための半導体装置合せ部とすることもできる。即ち、位置合せジグの上部に、ジグ貫通孔に嵌挿されてトレイ蓋の位置合せをするトレイ蓋合せ部が形成され、下部に半導体装置合せ部が形成される。

この構成では、テストヘッドに対する半導体装置及びトレイ蓋の位置合せが、一つの位置合せジグで一度の降下過程で行なわれる。

なお、半導体装置の位置合せは、半導体装置の上面に位置合せ用孔を形成し、この位置合せ用孔に位置合せジグの半導体装置合せ部を嵌合させて行なうことができる。あるいは、半導体装置の対偶の角（隅）を２個の半導体装置合せ部で挟持することで行なうこともできる。

また、上記のジグ貫通孔を、第１の位置合せジグが嵌挿される前記半導体装置上に位置する第１開口と、第２の位置合せジグが嵌挿される前記半導体装置の２辺にそれぞれ平行な２辺を有する第２開口とから構成することもできる。かかるジグ貫通孔を有する半導体装置収納用トレイは、半導体装置の上面に形成された位置合せ用孔を利用する第１の位置合せジグ、又は、半導体装置の対偶を挟持する第２の位置合せジグ、の何れのタイプの位置合せジグをも使用することができるので広い適用範囲を有する。

本発明によれば、トレイ蓋で半導体装置収納用トレイを蓋した状態で、ＩＣテスタを用いて収納されている半導体装置のテストを行なうことができるので、テストの際に半導体装置を半導体装置収納用トレイから取り出す必要がなく、半導体装置の半導体装置収納用トレイからの搬出、搬入に伴う半導体装置のリード端子の曲がり及びパッケージの破損を回避することができる。このため、信頼性の高い半導体装置を提供することができる。

本発明の第１実施形態は、接触ピン貫通孔が設けられたトレイ蓋を有する半導体装置収納用トレイに関する。

図１は本発明の第１実施形態の半導体装置収納用トレイ斜視図であり、半導体装置を収容した半導体装置収納用トレイの概観を表している。

図１を参照して、本第１実施形態の半導体装置収納用トレイ２０は、板状のトレイ台２と、その蓋を構成するトレイ蓋３とを有して構成される。トレイ台２の上面には、半導体装置１を収納するための収納部２ａが行列状に配設されており、半導体装置１はその収納部２ａに遊挿されて収納される。

図２は本発明の第１実施形態の半導体装置収納用トレイ部分組み立て図であり、図１中に示す１個の半導体装置を搭載する領域２Ｂ、３Ｂの詳細な構造を表している。

図２を参照して、収納部２ａは、半導体装置のパッケージとほぼ同形の矩形の領域からなり、トレイ台２上面に設けられた複数のリブ２ｂの端面により画定される。このリブ２ｂは、収納部２ａの４辺から収納部２ａ外側にその辺に直交する方向に延在して設けられている。そして、リブ２ｂの収納部２ａに対向する一端面が、収納部２ａの各辺に沿うように配置され、このリブ２ｂの端面より収納部２ａが画定される。

半導体装置１は、そのパッケージの側面をリブ２ｂの端面に対向させて、収納部２ａに収納される。このとき、リブ２ｂ端面とパッケージの側面とは必要なクリアランスを保持するための隙間を有し、従って、半導体装置１（パッケージ）は収納部２ａを画定するリブ２ｂ端面の間に緩挿されて収納される。

半導体装置１の側面から引き出されたリード端子１ａは、収納部２ａの外側のトレイ台２上面に延在するように配置される。このように、リード端子１ａの少なくとも接触ピン１１（後述するＩＣテスタのテストヘッド１０に設けられた接触ピン１１）が接触する部分は、トレイ台２上面又はトレイ台２上面に固定された不図示の台上に置かれる。これにより、接触ピン１１の押圧によるリード端子１ａの湾曲を防ぎ、接触ピン１１の接触を確実にすることができる。

トレイ蓋３の下面には、トレイ台２上面に配設されたリブ２ｂとほぼ同位置に同様のリブ３ｂが配設されている。このリブ３ｂは、トレイ台２をトレイ蓋３で蓋したときに、リブ３ｂの端面が半導体装置１のパッケージの側面に対向して半導体装置の移動を制限する。即ち、半導体装置は、トレイ台２上のリブ２ｂとトレイ蓋３下面のリブ３ｂとによりその位置が規制される。

トレイ蓋３には、半導体装置のリード端子１ａの直上の位置に接触ピン貫通孔４が開設されている。テストヘッド１０に設けられた接触ピン１１は、接触ピン貫通孔４を緩く貫通してリード端子１ａに当接し接触する。従って、本第１実施形態の半導体装置収納用トレイ２０を用いると、トレイ蓋３で蓋した状態で半導体装置収納用トレイ２０に収納された半導体装置１をＩＣテスタを用いてテストすることができる。

以下、本第１実施形態の半導体装置収納用トレイ２０を用いた半導体装置１のテスト工程を説明する。

図３は本発明の第１実施形態の半導体装置収納用トレイを用いたテスト工程断面図であり、テストヘッド１０及び半導体装置１が収納された半導体装置収納用トレイを表している。

まず、図３を参照して、ＩＣテスタの昇降可能なテストヘッド１０の直下に、半導体装置１を収納した半導体装置収納用トレイ２０が配置される。半導体装置１のリード端子１ａはトレイ台２上に延在している。そして、半導体装置１を覆うトレイ蓋３が、トレイ台２に取り付けられている。

テストヘッド１０の下面に、半導体装置１のリード端子１ａの直上に位置する接触ピン１１が配設されている。この接触ピン１１は、バネ１３により上下に弾力を持たせてテストヘッド１０に保持されたピン保持部１２に固定されて保持されている。

トレイ蓋３に設けられた接触ピン貫通孔４は、リード端子１のほぼ直上に位置するが、トレイ台２とトレイ蓋３の間のクリアランス分だけ移動しずれを生ずる。トレイ蓋３の位置が最大にずれたときでも、接触ピン１１が接触ピン貫通孔４をトレイ蓋３に接触せずに貫通するように接触ピン貫通孔４の直径を大きく設計することが、接触ピン１１がトレイ蓋３に接触して湾曲することを回避するために好ましい。しかし、接触ピン貫通孔４を大きくすると、外部からの塵埃の侵入防止の効果が小さくなるので、トレイ２０の工作精度を考慮して設計する必要がある。

さらに、接触ピン貫通孔４は、上方に拡径した円錐状をなしている。そして、図３（ｂ）を参照して、この接触ピン貫通孔４に、下端が縮径した円錐状のピン保持部１２が下降して嵌合する。このように円錐状の接触ピン貫通孔４と円錐状のピン保持部１２を嵌合させることにより、トレイ蓋３は精密にテストヘッド（即ち、接触ピン１１）に対して位置決めされる。即ち、クリアランスに起因するトレイ蓋３の位置ずれが、ピン保持部１２の嵌合により修正される。

上記ピン保持部１２によりトレイ蓋３の位置ずれが修正されると同時に、接触ピン１１が半導体装置１のリード端子１ａ上面に接触する。この状態でＩＣテスタによる半導体装置１の動作テストが行なわれる。

本発明の第２実施形態形態は、半導体装置の位置決め機構を有する実施形態に関する。

図４は本発明の第２実施形態の半導体装置収納用トレイの構造を表す図であり、図４（ａ）はトレイ蓋の１個の半導体装置を収納した付近の部分平面図を、図４（ｂ）は図４（ａ）の部分拡大図を、図４（ｃ）は図４（ｂ）の断面図を表している。

図５は本発明の第２実施形態の半導体装置収納用トレイを用いたテスト工程断面図であり、半導体装置収納用トレイに収納された半導体装置のテスト中の断面を表している。

図４（ａ）を参照して、本第２実施形態の半導体装置収納用トレイ２０は、収納した半導体装置１の４隅を表出するジグ貫通孔５を有する。その他は、上述した本発明の第１実施形態の半導体装置収納用トレイ２０と同様である。

図４（ｂ）及び図４（ｃ）を参照して、ジグ貫通孔５は、半導体装置１上面に形成された位置合せ用孔１ｂをほぼ中心とする上方が拡径した円錐形の第１開口５ａと、第１開口５ａの中心を要とする扇形の第２開口５ｂとを重ね合せた平面形状を有する。

半導体装置１は、図４（ａ）〜（ｃ）を参照して、４隅近くの上面に円錐形の位置合せ用孔１ｂが形成されている。この位置合せ用孔１ｂは、半導体装置１のチップ１ｅを搭載するダイパッド１ｄを支持するリードフレーム１ｃを貫通して設けられる。このように位置合せ用孔１ｂを金属製のリードフレーム１ｃに設けることで、位置合せ用孔１ｂを精密に形成することができる。

図４及び図５を参照して、テストヘッド１０の下面に、位置合せジグ１５がバネ１３を介して上下方向に可動可能に保持されている。この位置合せジグ１５は、その下端が円錐形の半導体位置合せ部１５ａを構成し、その上部が円錐台形のトレイ蓋合せ部１５ｂを構成する。なお、テストヘッド１０の下面に、接触ピン４が第１実施形態と同様に設けられている。

テストヘッド１０が降下すると、まずトレイ蓋合せ部１５ｂがトレイ蓋３に開設された第１開口５ａに緩く嵌挿されて、トレイ蓋３をテストヘッド１０に対して位置合せを行なう。この位置合せの精度は、接触ピン１１が接触ピン貫通孔４を接触せずに通過するように位置合せされれば足りる。

続いてテストヘッドが降下すると、半導体装置合せ部１５ａが半導体装置１に形成された位置合せ用孔１ｂに嵌合して、半導体装置１をテストヘッド１０に対して位置合せする。この位置合せの精度は、接触ピン１１が半導体装置１のリード端子１ａ上面に接触する精度でなされる。なお、第１開口５ａは、トレイ蓋３の位置合せ後から半導体装置１の位置合せに至る間のテストヘッドの降下に対してクリアランスを有するように設計されている。

上記のテストヘッドの降下中又はさらなる降下後、トレイ蓋合せ部１５ｂによるトレイ蓋３の位置合せ後に、ピン保持部１２が接触ピン貫通孔４に嵌合されてトレイ蓋３がテストヘッド１０に対して最終的に位置合せされる。

その後、さらなるテストヘッドの降下により、リード端子１１上面に接触ピン１１が当接し接触する。そして、この状態でＩＣテスタによる半導体装置１の動作テストが行なわれる。

上述した本第２実施形態では、トレイ蓋３の位置合せを、位置合せジグ１５を用いて低精度で行い、その後、ピン保持部１２を用いて高精度で行なう。従って、トレイ蓋３の大きな位置ずれを高精度に修正することができる。このため、接触ピン貫通孔４の開口径を小さくしても接触ピン１１がトレイ蓋３に接触して湾曲することがなく、トレイ２０内への塵埃の侵入が効果的に抑制される。

また、半導体装置１の位置合せは、半導体装置１上面に形成された位置合せ用孔１ｂを用いてテストヘッド１０に対する位置合せがなされるので、精密な位置合せがなされる。従って、接触ピンを確実にリード端子１ａへ接触させることができる。

上述した本第２実施形態のトレイ蓋３には、半導体装置１の４隅に位置する扇形の第２開口５ｂが設けられている。以下、この第２開口５ｂを利用して半導体装置１の位置合せを行なうＩＣテスタについて説明する。

図６は本発明の第２の他の位置合せジグの説明図であり、第２開口５ｂを利用して半導体装置１を位置合せする位置合せジグ１４の形状を表している。なお、図６（ａ）は位置合せジグ１４が嵌合した状態を表す平面図、図６（ｂ）は位置合せジグ１４の斜視図、及び図６（ｃ）は図（ｂ）中の矢印Ａ方向からみた位置合せジグ１４の側面図である。

図６（ａ）を参照して、トレイ蓋３に開設された扇形の第２開口５ａの２辺は、互いに直交し、それぞれ半導体装置１の直交する２辺に平行に形成されている。そして、第２開口５ａ内に半導体装置１の角が表出している。

本第２実施形態の他の位置合せジグを用いたＩＣテスタのテストヘッド１０には、図４（ｃ）を参照しつつ説明した位置合せジグ１５に代えて、図６に示す位置合せジグ１４が設けられる。

図６（ｂ）を参照して、位置合せジグ１４は、下部が半導体装置合せ部１４ａを構成し、その上部がトレー蓋合せ合せ部１４ｂを構成する。そして、位置合せジグ１４の全体は、ほぼ直交する鏡面対称な２つの平板様の部分から構成されている。

半導体装置合せ部１４ａは、上記の直交する２つの平板様部分を平板面に垂直に切断する断面１４Ａ（矢印Ａに平行な断面）を参照して、下方に拡がる角錐の２面を形成するように形成されたこの平板様部分の内側の２面（互いに対向する２面）で構成される。即ち、位置合せジグ１４の下部には、底面が矩形の四角錐の２錐面を構成する半導体装置合せ部１４ａが形成されている。

この半導体装置合せ部１４ａは、図６（ｃ）を参照して、半導体装置１の上部稜線に接して半導体装置１を押止することで、半導体装置１を位置合せする。この位置合せジグ１４を用いることで、位置合せ用孔１ｂが開設されていない半導体装置１を位置合せすることができる。

トレー蓋合せ部１４ｂは、図６（ｂ）中に示す上記の直交する２つの平板様部分を平板面に平行に切断する断面１４Ｂ（矢印Ａに平行な断面）を参照して、上面が拡がるように傾斜した上記平板様部分の側面から構成される。

この傾斜したトレー蓋合せ部１４ｂは、図６（ａ）及び（ｂ）を参照して、第２開口５ａの２辺を構成するトレイ蓋３の端面に当接してトレイ蓋３を位置合せする。

上記他の位置合せジグ１４を用いた本第２実施形態によれば、位置合せ用孔１ｂ等の特別の加工が施されいない半導体装置１を位置合せすることができる。また、上記第２実施形態の半導体装置収納用トレイ２０を用いると、位置合せ用孔１ｂが形成された半導体装置１及び位置合せ用孔１ｂが形成されていない半導体装置１のいずれでも、トレイ蓋３で蓋された半導体装置収納用トレイ２０に収納した状態でテストすることができる。

なお、第２実施形態の半導体装置収納用トレイ２０において、ジグ貫通孔５を第１開口５ｂ又は第２開口５ａの何れか一方とすることもできる。この場合、第１開口５ｂに対して位置合せジグ１４が、第２開口５ｂに対して位置合せジグ１５が使用される。

本発明を、半導体装置を収納するための半導体装置収納用トレイ、半導体装置及びかかる半導体装置収納用トレイを用いて行なうＩＣテスタに適用することで、信頼性の高い半導体装置を製造することができる。

本発明の第１実施形態の半導体装置収納用トレイ斜視図。 本発明の第１実施形態の半導体装置収納用トレイ部分組み立て図 本発明の第１実施形態の半導体装置収納用トレイを用いたテスト工程断面図 本発明の第２実施形態の半導体装置収納用トレイの構造を表す図 本発明の第２実施形態の半導体装置収納用トレイを用いたテスト工程断面図 本発明の第２実施形態の他の位置合せジグの説明図

符号の説明

１ 半導体装置
１ａ リード端子
１ｂ 位置合せ用孔
１ｃ リードフレーム
１ｄ ダイパッド
１ｅ チップ
２ トレイ台
２ａ 収納部
２ｂ、３ｂ リブ
３ トレイ蓋
４ 接触ピン貫通孔
５ ジグ貫通孔
５ａ 第１開口
５ｂ 第２開口
１０ テストヘッド
１１ 接触ピン
１２ ピン保持部
１３ バネ
１４、１５ 位置合せジグ
１４ａ、１５ａ 半導体装置合せ部
１４ｂ、１５ｂ トレイ蓋合せ部
２０ 半導体装置収納用トレイ

Claims (3)

1. 上面に半導体装置を収納する収納部を備えるトレイ台と、
   前記半導体装置を収納したトレイ台を蓋するトレイ蓋と、
   前記半導体装置のリード端子直上の前記トレイ蓋に開設され、前記リード端子に接触してＩＣテスタのテストヘッドと前記半導体装置の間で信号を伝達する前記テストヘッドに設けられた接触ピンを挿通する接触ピン貫通孔とを有し、
   前記トレイ蓋は、前記テストヘッドに設けられた位置合せジグが嵌挿されて前記トレイ蓋を位置合せするジグ貫通孔を有することを特徴とする半導体装置収納用トレイ。
2. 前記ジグ貫通孔は、第１の前記位置合せジグが嵌挿される前記半導体装置上に位置する第１開口と、第２の前記位置合せジグが嵌挿される前記半導体装置の２辺にそれぞれ平行な２辺を有する第２開口とからなることを特徴とする請求項１記載の半導体装置収納用トレイ。
3. トレイ台上に収納された半導体装置のリード端子に接触して信号を伝達する接触ピンが下面に設けられた昇降可能なテストヘッドを有するＩＣテスタにおいて、
   前記テストヘッドの下面に設けられた位置合せジグと、
   前記位置合せジグの下部に形成され、前記半導体装置の水平位置合せをするための半導体装置合せ部と、
   前記位置合せジグの前記半導体装置合せ部より上部に形成され、前記半導体装置上を蓋するトレイ蓋に開設されたジグ貫通孔に嵌挿されて前記トレイ蓋の水平位置合せをするためのトレイ蓋合せ部とを有するＩＣテスタ。

Images