JP4571362B2

JP4571362B2 - 通信システムにおける複数のチャネルのデータフレームの時間合わせ装置及び方法

Info

Publication number: JP4571362B2
Application number: JP2001527486A
Authority: JP
Inventors: ユールゲンプファーラー，; ペテルイェンチ，
Original assignee: テレフオンアクチーボラゲットエルエムエリクソン（パブル）
Priority date: 1999-09-28
Filing date: 2000-09-21
Publication date: 2010-10-27
Anticipated expiration: 2020-09-21
Also published as: KR20020032609A; DE60008005D1; CN1227847C; AU7658800A; DE60008005T2; TW496052B; EP1216530A1; EP1216530B1; JP2003510957A; AR025874A1; WO2001024425A1; KR100746435B1; ATE258732T1; EP1089473A1; CN1376344A; US6771670B1

Description

【０００１】
発明の技術分野
本発明は複数のチャネルで連続するデータフレームを受信する通信システムの受信機の時間合わせ装置に関する。そのチャネルの各データフレームは互いに対して時間合わせがされておらず、その時間合わせ装置は共通の同期クロックに関して時間合わせするようにして全てのチャネルのデータフレームを出力する。本発明はまた、そのような時間合わせを実行する方法、通信システムの受信機、及びそのような時間合わせが受信機で実行される通信システムにも関する。
【０００２】
発明の背景
多くの通信システムにおいて、数多くのチャネルの個々のデータフレームは必ずしも正確に同じ時刻に無線リンクによって受信されるわけではない。例えば、もし、その通信システムが移動通信システムであるなら、基地無線局装置（ＢＴＳ）と移動局との間の距離は、そのデータフレームが時間合わせがなされていない形で到着するように、数多くの移動局の間で接続中の時間にわたってさえも変化する。
【０００３】
そのような移動無線通信システムの例は、図５と図６に基地無線局装置ＢＴＳとともに示されているようなＣＤＭＡシステムである。一般に、時間合わせに関する上述の側面はまた、複数の未調整チャネルを用いたどんな通信システムにも当てはまるものである。
【０００４】
夫々が連続するデータフレームを有する幾つかのチャネルが備えられた全ての通信システムにおいて、特定のチャネル専用の別々の復号化器が備えられてただ１つの特定のチャネルで連続的に到着するデータフレームを復号しなければならない。しかしながら、この結果、最大で３００個の復号化器ユニットが必要となり、これは要求されるハードウェアの点では受け入れることができないものである。このため、共通の復号化器の資源を全てのチャネルのデータフレームを復号するためにどのように効率的に用いることができるのかという問題が常につきまとう。原理的には、もし復号化器が１つのデータフレームを復号化するのに要する時間がデータフレームの持続時間よりもずっと短いものであるなら、このことは達成可能である。そのとき、復号化器は１データフレーム持続時間内で次々に幾つかのチャネルのデータフレームを処理することができる。しかしながら、このことには、到来するデータフレームが一定の流れをもったデータフレームの形式で復号化器の資源へと配信される前に、それらのデータフレームがメモリでバッファされることを必要とする。このため、データフレームは与えられた時間グリッドにフィットするように調整されねばならない。即ち、それらは、復号化器の内部フレーム構造に関して、即ち、受信機内部に備えられた共通の同期クロックに合わせられねばならない。
【０００５】
本発明は、特に、ただ１つの共通復号化器資源だけが必要であるように、非常に数多くのチャネルの受信データフレームの異なる時間オフセットがどのように扱われるべきであるのかという問題に関したものである。
【０００６】
発明の要約
上述のように、異なるチャネルからのデータフレームが復号化器の内部フレーム構造に対して個々の時間オフセットをもつという事実のために、データフレームはうまく定義された方法（フレーム合わせ）で、その内部同期クロックに合わせられて時間的に共有する方法で復号化器の資源を利用可能にしなければならない。加えて、逆インタリーブ処理（de-interleaving）がしばしば実行されねばならない、即ち、受信データフレームが、それが復号化される前に、再構成（逆インタリーブ）されねばならない。
【０００７】
本発明の目的は、時間合わせ装置、通信システムの受信機、通信システム、復号化器の資源を非常に多くのチャネルがあっても効率的に用いることができるようにした時間合わせ方法を提供することである。
【０００８】
目的の解決策
この目的は、複数のチャネルにおいて、連続し、各々が時間合わせされていないデータフレームを受信し、共通の同期クロックに時間合わせされた全チャネルの前記フレームを出力する通信システムの受信機の時間合わせ装置によって解決が図られる。その装置は、
ａ）前記複数のチャネル各々の１つのデータフレームを夫々格納し、夫々がデータが書き込まれるという書込み状態とデータが読み出されるという読出し状態とを有する少なくとも第１、第２、第３の読出／書込フレームメモリと、
ｂ）前記共通の同期クロックに同期した第１から第３のアライメントモードによって前記３つのフレームメモリを循環して切り替える制御ユニットとを有し、
ｂ１）前記第１のアライメントモードでは、前記第１及び第２のフレームメモリが書込み状態にあり、前記第３のフレームメモリが読出し状態にあり、
ｂ２）前記第２のアライメントモードでは、前記第２及び第３のフレームメモリが書込み状態にあり、前記第１のフレームメモリが読出し状態にあり、
ｂ３）前記第３のアライメントモードでは、前記第３及び第１のフレームメモリが書込み状態にあり、前記第２のフレームメモリが読出し状態にあり、
ｂ４）各モードの切り替え後に、いづれかのチャネルの新しく到着したデータフレームは常に、その前のモードでは読出し状態にあったフレームメモリに書き込まれ、
ｂ５）データフレームは常に、前記共通の同期クロックに時間合わせされた読出し状態をもつ前記フレームメモリから読み出されるようにする。
【０００９】
さらに、この目的は請求項１乃至３に従う１つ以上の時間合わせ装置を有する通信システムの受信機によって解決される。
【００１０】
この目的はまた、請求項４或いは請求項５に従う１つ以上の受信機を有する通信システムによって解決される。
【００１１】
さらにその上、その目的は、各々が時間合わせされておらず、複数のチャネルにおいて、連続するデータフレームを時間合わせし、共通の同期クロックに時間合わせされた全チャネルの前記フレームを出力する方法によって解決が図られる。その方法は、
ａ）夫々が、データがフレームメモリに書き込まれるという書込み状態とデータが前記フレームメモリから読み出されるという読出し状態とを有する、少なくとも第１、第２、第３の読出／書込フレームメモリに前記複数のチャネル各々の１つのデータフレームを夫々書込み、
ｂ）前記共通の同期クロックに同期した第１から第３のアライメントモードによって前記３つのフレームメモリを循環して切り替え、
ｂ１）前記第１のアライメントモードでは、データフレームが書込み状態にある前記第１及び第２のフレームメモリに書き込まれ、データフレームが各共通の同期クロックで始まる読出し状態にある前記第３のフレームメモリから読み出され、
ｂ２）前記第２のアライメントモードでは、データフレームが書込み状態にある前記第２及び第３のフレームメモリに書き込まれ、データフレームが各共通の同期クロックで始まる読出し状態にある前記第１のフレームメモリから読み出され、
ｂ３）前記第３のアライメントモードでは、データフレームが書込み状態にある前記第３及び第１のフレームメモリに書き込まれ、データフレームが各共通の同期クロックで始まる読出し状態にある前記第２のフレームメモリから読み出され、
ｂ４）各モードの切り替え後に、いづれかのチャネルの新しく到着したデータフレームは常に、その前のモードでは読出し状態にあったフレームメモリに書き込まれ、
ｂ５）データフレームは常に、前記共通の同期クロックに時間合わせされた読出し状態をもつ前記フレームメモリから読み出されるようにする。
【００１２】
本発明の１つの面からすれば、３つのフレームメモリが用いられる。各フレームメモリは全てのチャネルについて１つの完全なデータフレームを保持することができる。１同期クロック周期の間に、２つのメモリがデータを書き込むのに用いられて、１つがデータを読み出すのに用いられる。到来するデータフレームは常に、それらが受信されるときには、書込み状態にあるフレームメモリの１つに書き込まれる。個々のチャネルのデータフレームと同期クロックとの間の時間オフセットは０から１フレーム期間全体との間で変化するが、しかしながら、各チャネルからの１データフレーム全体が１つのフレームメモリに格納されるまでに、最大で同期クロック２周期要する。フレームメモリに完全に書き込まれたデータフレームが読み出され、以前のフレームのすぐ後に同じチャネルの別のデータフレームが到着するまで、最大で１フレーム周期全体分の時間を要するので、書込み状態にある第２のメモリが用いられる。
【００１３】
複数のチャネルの個々のデータフレームを２つのフレームメモリの１つに書き込む一方、第３のフレームメモリ（読出し状態にある）が読み出される。次の共通同期クロックが発生するとき、３つのフレームメモリのアライメントモードは循環的に変化する。即ち、１つのアライメントモードにおいて読み出すために用いられるフレームメモリが書込み用のフレームメモリとして用いられるであろうし、以前に書込みのために用いられた２つのフレームメモリの１つが今は読出しのために用いられる。各サイクリックな変更後に、各チャネルについて新しく到着したデータフレームは常に以前のモードでは読出し状態にあったフレームメモリに書き込まれることが重要なのである。
【００１４】
本発明の好適な特徴
本発明の上述した面において、複数のチャネルのデータフレームが読出し状態にある１つのフレームメモリに存在し、このフレームメモリが共通の同期クロックの発生で読出しが始められる。１つの可能性は１行の１データフレームを格納し、また、その行方向にそって共通の同期クロックに同期してそのデータフレームを読出すことである。しかしながら、多くの通信システムにおいて、送信側ではビットのインタリーブが実行される。正しくインタリーブされたフォーマットで時間合わせされたフレームを供給するために、受信機では逆インタリーブ（de-interleave）が実行されねばならない。都合の良いことに、これはフレームメモリに行方向で書込みを行い、列方向にそのフレームメモリを読み出すことによって本発明では実行される。それ故に、時間合わせと逆インタリーブとはハードウェアによる労力を増やすことなく実行される。
【００１５】
時間合わせ装置、受信機、時間合わせ方法が、例えば、符号化率ｒ＝１／２或いはｒ＝１／３で、ソフト出力イコライザとともに畳み込み符号化／復号化を用いた通信システムで用いられるとき、そのデータフレームに存在するデータ情報はインタリーブ実行装置（インタリーバ：interleaver）に従ってスクランブルされた２〜３のシンボルとして発生するであろうし、それら各々は例えば４ソフト決定ビットをもつ。都合の良いことに、各シンボルはメモリの１つのセルに格納される。
【００１６】
本発明のさらなる利点に富む実施形態や改良については次の記載や従属請求項から得られる。これ以後、本発明についてその実施形態と添付図面とを参照して説明する。
【００１７】
なお、図面において、同じ或いは類似の参照番号は全ての図における同じ或いは類似の部分やステップを表している。
【００１８】
ＣＤＭＡ通信システムの説明
これ以後、時間合わせ装置と本発明の方法とが適用されるＣＤＭＡ基地無線局装置について説明する。しかしながら、ＣＤＭＡシステムの説明はただ本発明の適用例としての役目を果たすものであり、本発明はいくつかのチャネル各々が互いに時間オフセットをもつ連続的なデータフレームを備える他の通信システムと受信機にも適用可能であることを理解されたい。それ故に、本発明は、時間フレームを指向した方法で物理層のデータ処理を実現する如何なる通信システムや受信機にも適用可能である。
【００１９】
簡単に要約すれば、図５は、送信機ＴＸ（図５における上側のブランチ）と受信機ＲＸ（図５における下側のブランチ）とを有するＣＤＭＡシステムの基地無線局装置ＢＴＳのブロック図を示している。送信機ＴＸにおいて、例えば、ＡＴＭパケットの形式をしたユーザデータＵＳがＡＴＭスイッチと対応するインタフェース（ＡＴＭＩＦＸ／ＩＦＣ）を介してチャネル復号化ユニットＥＮＣに入力される。符号化された（そしてまたインタリーブされた）データは変調され、例えば、ベースバンドユニットＢＢＴＸによってＣＤＭＡ拡散される。変調データはそれから、フィルタされ、ユニットＴＲＸ−ＤＩＧにおいてアナログ信号に変換され、そのユニットＴＲＸ−ＤＩＧにおいて所望の搬送周波数にアップコンバートされ、電力増幅器ユニットＭＣＰＡによって増幅され、最後にデュープレックスフィルタを介してアンテナＡＮＴに送信される。
【００２０】
受信機において、２つのアンテナ（ダイバーシティ受信）は、ユニットＬＮＡにおいて増幅され、ユニットＴＲＸ−ＲＦにおいてダウンコンバートされ、ユニットＴＲＸ−ＤＩＧにおいてＡ／Ｄ変換されフィルタされる信号を受信するのに共通に用いられる。それから、そのデータはベースバンドユニットＢＢＲＸのＲＡＫＥ受信機／逆拡散器によって復調される一方、ランダムアクセスチャネルがユニットＢＢＲＡにおいて検出され復調される。それから、ユーザデータＵＳが復号化ユニットＤＥＣにおいて復号化され、ＡＴＭインタフェースＡＴＭＩＦＸ／ＩＦＣを介してＡＴＭスイッチに送信される。
【００２１】
図６は図５における復号化ユニットＤＥＣのＦＰＧＡ（ＦＧＰＡ：フィールドプログラマブルゲートアレイ）に基く解決策を示している。図６の復号化器ＤＥＣのハードウェア構造に見られるように、複数のチャネル（例えば、最大３００チャネル）からのユーザデータＵＳは（シリアルに或いはパラレルに）▲１▼でＲＡＫＥ受信機／逆拡散器ＢＢＲＸ（図５を参照）から入力される。ユニット▲２▼（ＦＰＧＡ−ＦＡＬ；ＦＡＬ：フレームアライメント）はユニット▲３▼（ＦＰＧＡ−ＣＨＤ；ＣＨＤ：チャネル分散）とともに本質的に逆インタリーブと本発明に従う受信データのフレームアライメントとを実行する。この過程の間、ユニット▲２▼は特定の順序でデータを、そのデータが受信されたときに、ユニット▲４▼（フレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３（ＲＡＭ：ランダムアクセスメモリ）からなるメモリブロックとそのフレームメモリのインタフェースとなるＦＰＧＡ）に書き込む。一方、ユニット▲３▼はそのデータを別の順序で、復号化器の内部フレーム構造に関連する特定の時刻に、即ち、その復号化器の共通同期クロックに従って読み出す。１つの順序でのメモリへのデータの書込みと別の順序でのそこからのデータの読出しとは一般に夫々、インタリーブ、逆インタリーブとして言及される。データフレームのフレームメモリＲＡＭへの書込みをそれらが受信されたときに始め、復号化器の共通同期クロックの発生後に（その復号化器の内部フレーム構造に関連して）それらを読み出すことの具体的な方法は、フレームアライメント（ＦＡＬ）と呼ばれる。そのデータがメモリブロック（ユニット▲４▼）からユニット▲３▼によって読み出された後に、それらは復号化のためにユニット▲５▼（ビタビ復号化ユニット）に送信される。
【００２２】
図６に見られるように、本発明に従えば、１つの復号化ユニット（ビタビユニット▲５▼）が本質的には用いられて３つのフレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３に関連した非常に数多くのチャネルのデータフレームを復号化する。従って、復号化資源は全てのチャネルに対して共通に用いられ復号化ハードウェアの効率的な使用が可能であるようにしている。復号化ハードウェアの効率的な開発を可能にするため、全てのチャネルのデータフレームが共通の同期クロックに関してうまく定義された方法で提供される。
【００２３】
図５、６を参照して概観的に説明される受信機の時間合わせ装置は、３つのフレームメモリ各々の具体的な構成とともに共通の同期クロック（ここでは復号化ユニットＤＥＣのフレーム構造によって備えられる）に関して３つのフレームメモリへの読み書きの制御とで構成されるように理解しても良い。本発明はその共通の同期クロックに関する３つのフレームメモリの特別な読み書きに関する。本発明のそのような時間合わせ装置とその方法の実施形態（図５と図６に示される復号化ユニットＤＥＣに含まれるような）を図１〜図３を参照して以下に説明する。
【００２４】
また、図６からは、本発明に従うそのような時間合わせ装置によって実行される特別な時間合わせと逆インタリーブが復号化ユニット▲５▼で用いられる具体的な復号化手順に独立であることが認識されるであろう。要求されることは、復号化器▲５▼に時間合わせがされたやり方で複数のデータフレームを提供するための共通の同期クロックだけである。それ故に、本発明の好適な実施形態として以下に説明する時間合わせ装置と方法とは図５、６のＣＤＭＡ受信機の特別な実施形態に限定されるものではない。
【００２５】
時間合わせ手順の原理
図１−１は通信信号の受信機ＲＸの時間合わせ装置のブロック図を示している。図示の目的のため、参照番号▲１▼〜▲５▼は、図式的には図６に示された復号化器の実施例のユニット構成に対応している。
【００２６】
図１−１において、複数のチャネルＣＨ１、……、ＣＨｎ各々に関して、連続的なデータフレームが▲１▼に到着する。本発明では、各チャネルは固定された一定のデータ速度をもっている。これに対して、ユーザは異なるデータ速度でいくつかのアプリケーションを用いることができる。従って、ユーザチャネルは一定のデータ速度をもつ１つ以上の単一チャネルを有している。
【００２７】
図１−２は、１０ｍ秒のフレーム周期内で８チャネルＣＨ１、……、ＣＨ８のデータがどのように▲１▼に到着するのかの例として示したものである。各チャネルのデータは、例えば、３２０個の連続する到着データパケットで到着する。８チャネルのデータパケットは時間を共有する方法で、即ち、時間多重化して、或いは、パラレルに到着する。各データパケットは、例えば、ペイロードとして、２ソフトビットを有している。これらのソフトビットは順次４ビット幅のバス上に転送される。それ故に、この場合には、そのバスが８チャネルＣＨ１、……、ＣＨ８の全てのデータパケットについて４ラインを有している。さらに任意のセット、チャネルＣＨ９、……、ＣＨ１６、或いは、ＣＨ１７、……、ＣＨ２４（図１−２には示されていない）などは、夫々が４ラインをもったさらなるバスを必要とする。或いは、例えば、ソフトビットの全てのビット成分が順次転送されるなら、ただの単一ラインからなるバスで十分である。
【００２８】
本発明ではデータパケット各々が時間多重化の方法で或いは備えられたバスでパラレルに到着するかどうかはむしろ関連のないことではあるが、全チャネル（図示された場合では８チャネル）の全てのデータパケットが単一のフレームの周期、例えば、１０ミリ秒で到着することに留意するのは重要である。
【００２９】
単一チャネルのデータフレームは、それらがパラレルに或いは時間多重化されて到着するのかとは独立に、例えば、３２０データパケットの順次的な流れで構成されている。データフレームの開始タイミングは常に、その（最初の）データパケット１が各チャネルで受信されるタイミングであり、その終了タイミングは例えば、１０ミリ秒後の１フレーム周期、即ち、３２０番目のデータパケットの受信時である。図１−２において、チャネルＣＨ１は、最初のデータパケット１の開始タイミングが共通同期クロックと一致しているので、時間合わせがなされている。図１−２における時間多重化されたデータの到着を例として考えてみるならば、チャネルＣＨ２は、もしＣＨ２に関するグラフがそのような時間間隔に右側へと動くなら、チャネルＣＨ２の最初のデータパケットがチャネルＣＨ１の最初のデータパケットの直後に到着するので、時間間隔１６＊１０ｍｓ／３２０だけ時間があっていない（遅延している）。
【００３０】
図１−１に示された本発明に従う時間合わせ装置は、図１−３に示されたような連続するデータパケットが得られるようにチャネルのデータパケットを再構成する。まず、チャネルＣＨ１のデータフレームに属する全てのデータパケットが備えられ、それからチャネルＣＨ２のデータフレームに属する全てのデータパケットが備えられるなどである。それ故に、共通の同期クロックに対する時間合わせは、各チャネルのデータフレームが全て、各フレーム周期の開始タイミングＴ₀、Ｔ₁に合わせられることを意味していない。これとは全く反対に、共通の同期クロックに合わせることは、夫々の第１のデータパケットで始まるデータフレームが、時間間隔Ｔ₀→Ｔ₁内で固定された時間パターンに従って（即ち、順次的に）、互いに追従していくことを意味している。この固定された時間パターンで順次的に到着し（そして、この時間パターンにおいてＴ₀に合わせられた）８つのデータフレーム全てが今や単一のビタビ復号化ユニット、例えば、図６における▲５▼で畳み込みの復号化器の加算−比較−選択ユニットＡＣＳ１（それ自体で）によって、順次的に（即ち、シリアルに）処理される。同時に、即ち、パラレルに、その畳み込み復号化器におけるさらなるＡＣＳユニットであるＡＣＳ２、ＡＣＳ３、及びＡＣＳ４は更なるチャネルＣＨ９……１６、ＣＨ１７……２４などを処理する。これはＡＣＳユニット当たり、その処理が各セットのチャネルについてはシリアルである一方、４つのＡＣＳユニットをいっしょにして見るなら、パラレルに動作していることを意味する。
【００３１】
共通の同期クロックで始まる、例えば、１０ミリ秒の１つの時間間隔内で読み出され処理されるチャネル各々からのデータフレームの数は、各データフレームを復号化する各復号化ユニットによって必要とされる時間に依存している。さらにその上、その処理はデータフレームが１０ミリ秒の時間間隔を最適に用いるために次から次へと処理されるように実行されることが好ましいが、一方で、順次読出しと処理が、２つのデータフレーム読出し動作の間には短い時間の遅延があるように実行されても良いことはもちろんである。従って、復号化器における処理時間はどのくらいの数のデータフレームが１０ミリ秒の固定的な時間間隔で順次読み出され処理されるのかを決定する。
【００３２】
即ち、１つの分離したチャネルを考慮するだけであるなら、（このチャネルの）全てのデータフレームは本当に順次到着する。もし、全てのチャネルを考慮するのであれば、しかしながら、そのデータフレームは共通クロックに対して夫々の時間オフセットをもってパラレルに到着する。また、そのデータフレームの読出しは本当に同時的に発生するのではなく、少なくともチャネルＣＨ１、……、ＣＨ８の読出しに関する限り、順次的に発生する。これに対して、第２のＡＣＳユニットＡＣＳ２によって扱われる次のセットのチャネルのチャネルＣＨ９のデータフレームはチャネル１からの対応するデータフレームと同時的に読み出される。
【００３３】
上述のように、本発明に従う時間合わせ装置は、共通の同期クロックＴ₀に関する所定の時間パターンに従った連続するデータパケットからなるデータフレームを合わせる。その連続するデータパケットが実際に（図１−２に示されているように）互いに時間的な遅延をもつかどうかは、その時間合わせ手順に関する限り、（これは、データパケットが時間合わせ装置の入力部にどのように呈示されるのかの方法、例えば、時間多重化、或いはパラレルに依存するのであるから）重要なことではない。従って、そのデータパケットはそれらが時間遅延をもつことなく連続的に備えられる形式で既に存在しているかもしれない。時間合わせ手順についての重要な特徴は、各データフレームの開始時刻、即ち、最初のデータパケットの開始タイミングは、プリセットされた時間パターンに従って発生しない、即ち、次のチャネルの最初のデータパケットがすぐ前のチャネルの最後のパケットが終了するまさしくそのときに発生するのではなく、１つのフレーム周期における全てのチャネルの１つのデータフレームにぴったり合わせるようにする点である。
【００３４】
図２−２と図２−３とは本発明に従う時間合わせ装置の入力と出力との間、即ち、▲１▼における到来データフレームと▲３▼において読み出される時間合わせされたデータフレームとの間に存在する一般的な時間の関係を示している。より詳細には以下に説明するように、図２−２においては、チャネルＣＨ２、ＣＨ３、及びＣＨｎにおける各データフレームにはそのフレーム周期の始まりにオフセットがある。即ち、同期クロックＴ₀とチャネルＣＨ１のデータフレームだけがそこでは時間合わせがなされている。図２−３において、各フレーム周期では、全てのチャネルの全てのデータフレームが互いに続き、従って、全てのチャネルの単一データフレームが１つのフレーム周期にフィットする。
【００３５】
第１実施形態（３つのメモリを用いた時間合わせ）
本発明の１実施形態を示す図１−１において、参照番号▲１▼〜▲６▼は図６の対応部分を示している。
【００３６】
上述のように、複数のチャネルＣＨ１、……、ＣＨｎ各々において、連続するデータフレームは▲１▼に到着し、前記チャネルでの各データフレームは互いに対して時間のオフセットをもっている。これに対して、時間合わせ装置（参照番号▲３▼を参照）の出力部では、時間合わせがなされたフレームが復号化ユニット▲５▼に出力され、その復号化データは複数のチャネルについて復号化ユニット▲５▼から出力される。制御ユニットＣＵは、（復号化ユニットＤＥＣの内部フレーム構造に対応する）共通の同期クロックとともにいくつかの制御信号ＣＴＲＬを備えるタイミング手段ＴＭを有する。少なくとも、夫々が前記チャネルの前記データフレームを格納する第１、第２、第３の読出し／書込みフレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３が備えられる。フレームメモリ各々はそれらのフレームメモリにデータを書き込むことのできる書込み状態ＷＲと、それらのフレームメモリからデータを読み出すことのできる読出し状態ＲＤとを有している。各メモリの読出し／書込み状態は制御ユニットＣＵによって夫々のＲ／Ｗ制御信号を図１−１に示されているように、個々のフレームメモリに出力することにより制御される。
【００３７】
上述のように、チャネルのデータフレームはシリアル（時間多重化された）とパラレルフォーマットとの少なくともいずれかで▲１▼に到着する。入力多重化器（次には入力手段ＩＭとしても言及される）は、その入力部▲１▼でデータフレームからデータを選択し、そのデータを制御ユニットＣＵによって提供されるＣＴＲＬ信号に応答してフレームメモリＲＡＭ１……ＲＡＭ３に提供する。制御ユニットＣＵはそのデータがフレームメモリに格納されることになるアドレスＡＤＲを指定する。従って、各チャネルに関して、入力手段ＩＭは連続的にデータを提供し、制御ユニットＣＵは３つのフレームメモリの書込み／読出し状態（読出し／書込み信号Ｒ／Ｗによる）とともにＣＴＲＬ信号を、データフレームが常に書込み状態にある２つのフレームメモリの内の１つに書き込まれ、データが読出し状態にある１つのフレームメモリから共通の同期クロックに同期して読み出されるように制御する。例えば、図１−１において、フレームメモリＲＡＭ３が読み出し状態にあるなら、データフレームはただＲＡＭ３からのみ読み出され、データは他の２つのフレームメモリＲＡＭ１、ＲＡＭ２の１つにだけ書き込まれる。各フレームメモリの読出し／書込み状態は制御手段によって発行される読出し／書込み信号Ｒ／Ｗを用いて制御される。
【００３８】
従って、出力多重化器（次には出力手段ＯＭとしても言及される）▲３▼は読出し状態にあるフレームメモリからのみデータフレームを読み出す。このため、制御信号ＣＴＲＬが共通の同期クロックに同期して制御ユニットＣＵにより出力手段ＯＭに印加される。即ち、共通の同期クロックの発生する度毎に、読出し状態にある１つのフレームメモリに格納された全てのデータフレームが読み出される。これら時間合わせがなされたデータフレームはそれから、復号化ユニット▲５▼に提供される。
【００３９】
さらにその上、制御ユニットＣＵは各データフレームの逆インタリーブを、フレームメモリの読出しアドレスを出力手段ＯＭのために、その出力手段ＩＭのための書込みアドレスとは別の順序で設定することにより実施する。このことは図１−１において逆インタリーブ手段ＤＩＬＭによって示唆されており、さらなる詳細を第２の実施形態において以下に説明する。
【００４０】
図１−１が、３つのフレームメモリに対してデータフレームを備えることとその３つのフレームメモリからデータフレームの読出しとがどのように実行されるのかについてのあり得る構成だけを示しているのに対して、入力手段ＩＭ、出力手段ＯＭ、及び制御ユニットＣＵの他の構成が予見され、本発明の重要な特徴は、共通の同期クロックに関する読出し状態と書込み状態とに関して、図２−１、図２−２、図２−３、及び図３に関して以下に説明するように、個々のメモリがどのように用いられるのかにあることを理解されたい。
【００４１】
図２−１ａ、図２−１ｂ、及び図２−１ｃは夫々、共通の同期クロックが発生するＴ₀、Ｔ₁、……、Ｔ₄において２つのチャネルＣＨ１、ＣＨ２に関し、３つのフレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３のエントリを示している。第１、第２、及び第３のフレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３は夫々、チャネルＣＨ１、ＣＨ２のデータフレームを格納し、それらのフレームメモリ夫々はそれにデータを書込むことのできる書込み状態ＷＲとそのフレームメモリからデータフレームを読み出すことのできる読出し状態ＲＤとを有している。ここで、現在の状態（ＷＲ／ＲＤ）が図２−１ａ、ｂ、ｃにはマークが付けられている。
【００４２】
図２−１ｄはチャネルＣＨ１に関して数多くの連続して到着するデータフレームＣＨ₁₀、ＣＨ₁₁、ＣＨ₁₂、ＣＨ₁₃、ＣＨ₁₄を示している。図２−１ｄにおける水平軸上には、時間の線が共通の同期クロックの発生Ｔ₀、Ｔ₁、Ｔ₂、Ｔ₃、Ｔ₄の発生とともに示されている。ここで、図示の目的のために、第１のチャネルＣＨ１の連続するデータフレームが完全に共通同期クロックの発生に合わせられていると仮定する。即ち、フレームＣＨ₁₁は、例えば、共通の同期クロックの発生Ｔ₀で始まり、共通の同期クロックの次の発生Ｔ₁で終了する。もちろん、一般的な場合（図２−１ｅにおけるチャネルＣＨ２のデータフレームを参照）、そのデータフレームは完全には共通の同期クロックに合わせられていない。しかしながら、非常に多くの数のチャネル間では、それらの１つは全く完全に共通の同期クロックに合わせられているかもしれない。
【００４３】
共通の同期クロックが発生する間の全ての期間に関して、いわゆるアライメントモードが図２−１ｆで示されている。３つのアライメントモードが区別されるが、それらは次の通りである。
【００４４】
モード“Ｍ１”：１ＷＲ、２ＷＲ、３ＲＤである。即ち、第１のフレームメモリは書込み状態ＷＲにあり、第２のフレームメモリも書込み状態ＷＲにあり、第３のメモリは読出し状態ＲＤにある。
【００４５】
モード“Ｍ２”：２ＷＲ、３ＷＲ、１ＲＤである。即ち、第２のフレームメモリは書込み状態ＷＲにあり、第３のメモリも書込み状態ＷＲにあり、第１のメモリは読出し状態ＲＤにある。
【００４６】
モード“Ｍ３”：３ＷＲ、１ＷＲ、２ＲＤである。即ち、第３のメモリは書込み状態ＷＲにあり、第１のメモリも書込み状態ＷＲにあり、第２のメモリは読出し状態ＲＤにある。
【００４７】
アライメントモードＭ１−Ｍ３は夫々、Ｔ₀からＴ₁まで、Ｔ₁からＴ₂まで、そして、Ｔ₂からＴ₃までの各同期クロック周期の間に維持される。Ｔ₃の時点以後、アライメントモードは同じ順番で繰り返される。従って、図２−１ｄは３種類のアライメントモードＭ１、Ｍ２、Ｍ３を通した循環的な切り替えを示している。即ち、共通の同期クロックの発生がある毎に、３つのフレームメモリの所定の読出し／書込み状態が切り替えられる。それ故に、アライメントモードの切り替えは全く共通の同期クロックＴ₀−Ｔ₄に同期している一方で、一例として、第１チャネルＣＨ１のデータフレームだけが共通の同期クロックにも同期していると仮定される。
【００４８】
ここで、読出し状態ＲＤにある各フレームメモリが常に共通の同期クロックの次の発生で始まるように読みだされる一方で、書込み状態ＷＲにあるフレームメモリがデータは到着した時刻に書き込まれることを強調しておきたい。
【００４９】
図２−１ｅはチャネルＣＨ２のデータフレームＣＨ₂₀、ＣＨ₂₁、ＣＨ₂₂、ＣＨ₂₃、ＣＨ₂₄を示している。個々のデータフレームが連続的に到着し、それらは第１のチャネルＣＨ１のデータフレームと同じ長さ（例えば、１０ミリ秒）をもっているという事実にも係らず、図２−１ｅからは共通の同期クロックに関しては時間オフセットがあることが分かる。一例として、ここでは、共通の同期クロックに関する時間オフセット（そして、第１のチャネルＣＨ１のデータフレームに関して図２−１ｄの特別な例においても）はデータフレーム周期の正確に半分であると仮定されている。このことは、データフレームの半分（例えば、データフレームＣＨ₂₀の最初の半分）だけが共通の同期クロックが発生するときＴ₀、Ｔ₁、……、Ｔ₄に、ｔ₀からＴ₀の時間に書込み状態ＷＲにあるフレームメモリに書き込まれることを意味している。まさしく、個々のデータフレームは常に同じフレームメモリの夫々のメモリ場所に書き込まれるのである。書込み処理の時間だけが異なるチャネル間では異なるのである。例えば、第１のアライメントモードＭ１においてフレームメモリＲＡＭ１（図２−１ａ）を考慮することにより理解できるように、まさしく、データフレームＣＨ₂₀は時刻Ｔ₁にフレームメモリＲＡＭ１に完全に書き込まれたが、しかしながら、フレームメモリＲＡＭ１への書込みは時間オフセットのために同期クロックの発生時刻Ｔ₀、Ｔ₁に同期して始まったり終わったりはしない。それ故に、アライメントモードＭ３がアクティベートされるとき、ＣＨ₂₀の前半は時間間隔ｔ₀−Ｔ₀の間にフレームメモリＲＡＭ１に書き込まれ（ｔ₀：データフレームＣＨ₂₀の到着時刻あるいは開始タイミング）、一方、ＣＨ₂₀の後半はＴ₀とｔ₁との間にフレームメモリＲＡＭ１に書き込まれる（ｔ₁：ＣＨ₂₀の終了タイミングとＣＨ₂₁の開始タイミング）。しかしながら、時刻Ｔ₀前のフレーム周期の間、データフレームＣＨ₁₀（これは同期クロックに同期している）はモードＭ３において既にフレームメモリＲＡＭ１へと書込みがなされている。
【００５０】
もちろん、同期クロックの発生Ｔ₀とともにモード切り替えが実行される。しかしながら、同期クロックの発生時Ｔ₀には、データフレームＣＨ₂₀はまだ完全にはフレームメモリＲＡＭ１に書込みがなされてはいないので、フレームメモリＲＡＭ１は時間Ｔ₀＜ｔ＜Ｔ₁では書込み状態に保持される。それ故に、終了タイミングｔ₁まで、データフレームＣＨ₂₀は完全にフレームメモリＲＡＭ１に書込みがなされる。
【００５１】
ｔ＞ｔ₁であるときに、次の時間オフセットのデータフレームＣＨ₂₁はフレームメモリに書込みがされねばならない。データフレームＣＨ₂₀は既にフレームメモリＲＡＭ１に書き込まれているので、時間間隔ｔ₁−Ｔ₁においても書込み状態にある第２のフレームメモリＲＡＭ２に書込みが続く。このことは、図２−１ａ、ｂ、ｅにおける矢ｃ₁で示される。
【００５２】
次の同期クロックＴ₁の発生があると、モード切り替えが実行される。時間間隔Ｔ₁−Ｔ₂における第２のアライメントモードＭ２において、データメモリＲＡＭ１は読出し状態を仮定し、第２のフレームメモリは書込み状態ＷＲを保持し、第３のフレームメモリＲＡＭ３は書込み状態ＷＲに切り替わる。フレームＣＨ₂₁の終了タイミングｔ₂において、第２のフレームメモリＲＡＭ２は完全にいっぱいになり、第２のチャネルＣＨ２についての新しく到着するデータフレームＣＨ₂₂は、その前のアライメントモードＭ１で読出し状態にあったフレームメモリＲＡＭ３に書き込まれる。このことは、図２−１ｂ、ｃ、ｅにおいてｃ₂で示されている。
【００５３】
もちろん、チャネルＣＨ１に関して、共通の同期クロックに関して部分的に時間的にオーバラップしている書込みはここでは決して必要ではない。なぜなら、そのデータフレームは同期クロックに同期して既に到着しているからである。それ故に、Ｔ₀では、データフレームＣＨ₁₀はフレームメモリＲＡＭ１に完全に格納され、Ｔ₁の発生時にチャネルＣＨ₁₁は（矢ｄ₁で示されているように）完全に第２のフレームメモリＲＡＭ２に書き込まれている。
【００５４】
Ｍ１→Ｍ２のモード切り替えは次のように成し遂げられる。クロック同期期間Ｔ₁−Ｔ₂において、今読出し状態ＲＤにある第１のフレームメモリは、共通の同期クロックによって同期されて読み出される。なぜなら、第１のフレームメモリＲＡＭ１は同期クロックの発生時Ｔ₁において、その到着に時間オフセットをもっているが、両方のチャネルのデータフレームＣＨ₁₀とＣＨ₂₀とを完全に格納したからである。従って、時間合わせが２つのチャネルＣＨ１とＣＨ２の２つのデータフレームに関して実行される。
【００５５】
処理は同期クロックの次の発生時Ｔ₂でさらなる切り替えを行なって続行する。フレームＣＨ₂₂の前半が時間間隔ｔ₂−Ｔ₂で書込み状態ＷＲにある第３のフレームメモリＲＡＭ３に書き込まれる一方、次のアライメントモードへの切り替えが第３のフレームメモリＲＡＭ３がその書込み状態ＷＲを維持し、第２のフレームメモリＲＡＭ２が読出し状態になり、そして、第１のフレームメモリＲＡＭ１が書込み状態になるように実行される。従って、データフレームＣＨ₂₂の後半が時間間隔Ｔ₂−ｔ₃で時刻Ｔ₂における切り替え後に、第３のフレームメモリＲＡＭ３に書き込まれる。クロックＴ₂に同期して、データフレームＣＨ₁₁とＣＨ₂₁とを含む第２のフレームメモリＲＡＭ２が読み出される。もちろん、（今や完全に第３のフレームメモリＲＡＭ３に書き込まれた）データフレームＣＨ₂₂の終了タイミングｔ₃の発生で、新しく到着するデータフレームＣＨ₂₃はアライメントモードＭ２において読出し状態にあった第１のフレームメモリＲＡＭ１に書き込まれる。前に読出し状態にあったフレームメモリへ次のデータフレームＣＨ₂₃を書き込むことは図２−１ａ、ｃ、ｅにおいてｃ₃で示されている。
【００５６】
再び、同期クロックＴ₃の発生があると、アライメントモードがＭ３→Ｍ１へと切り替えられる。しかしながら、第１のデータメモリＲＡＭ１はその書込み状態を維持する。既に完全にデータフレームＣＨ₂₂を格納した第３のフレームメモリＲＡＭ３は、読出し状態ＲＤへと切り替えられ、同期クロックＴ₃で読出しが始まる。第２のフレームメモリＲＡＭ２は書込み状態ＷＲに設定される。第１のフレームメモリＲＡＭ１がその書込み状態を維持するのであるから、データフレームＣＨ₂₃の後半が時間間隔Ｔ₃−ｔ₄で第１のフレームメモリＲＡＭ１に書き込まれる。次のデータフレームＣＨ₂₄が開始タイミングｔ₄において到着するとき、このデータフレームは、図２−１ａ、ｂ、ｅにおいて矢ｃ₄で示されているように以前には読出し状態にあった第２のフレームメモリＲＡＭ２に書き込まれる。ＣＨ₂₃の後半とＣＨ₂₄の前半をフレーム間隔Ｔ₃−Ｔ₄で書き込む一方、データフレームＣＨ₁₂とＣＨ₂₂とを完全に含む第３のフレームメモリＲＡＭ３が読み出される。
【００５７】
時間合わせモードＭ１、Ｍ２、Ｍ３、Ｍ１……は従って循環的に切り替えられ、そして、各切り替え後には新しく到着したデータフレームがその切り替え前には読出し状態にあったフレームメモリに書き込まれる。
【００５８】
なお、図２−１はチャネルＣＨ２に関して共通の同期クロックに関してフレームの半分の時間オフセットの一例のみを与えているに過ぎない。しかしながら、アライメントモードと、読出しと、書込みとを切り替える手順の概要は一般に、如何なる種類の時間オフセットに対して適用可能であり、そして、もちろん、２つのチャネルＣＨ１、ＣＨ２のみならず非常に数多くのチャネル（例えば、最大３００チャネル）が共通の同期クロックに関して各々の時間オフセットが合わせられるように処理されても良い。ｎ個のチャネルの場合、各フレームメモリは同時にｎ個のデータフレームを格納できなければならない。
【００５９】
図２−２は図２−１における手順を図示するために異なるタイムチャートである。再び、チャネルＣＨ１のデータフレームは時間オフセットをもっていないがチャネルＣＨ２のデータフレームの時間オフセットはデータフレーム周期の半分であると仮定される。さらなるチャネルも任意の時間オフセットをもつと考える（ＣＨ３……ＣＨｎ）。図２−２のタイムチャートは例えば、同期クロックの発生時Ｔ₁に、チャネルＣＨ３のデータフレームＣＨ₃₅の一部が既に書込み状態にあるフレームメモリに書き込まれた一方で、時刻Ｔ₁以降に到着したデータＣＨ₃₅の残りが次の周期Ｔ₁−Ｔ₂の間に同じフレームメモリに書き込まれるであろうことを図示している。このことは、同様に、異なるフレームオフセット（フレームオフセットＣＨｎ）をもつチャネルＣＨｎについても真実である。時刻Ｔ₁前に書込み状態にあるフレームメモリにデータフレームＣＨ₂₀の前半が書き込まれ、同じメモリにＴ₁以後にその後半が書き込まれる。クロックの発生Ｔ₂で見られるように、読出し状態にあるフレームメモリから全てのデータフレームＣＨ₁₀、ＣＨ₂₀、ＣＨ₃₅、……、ＣＨ_nxがＴ₂以降に読み出される。ここで、各チャネルはそのデータが読み出されるときに１０ミリ秒フレーム内でそれ自身専用の時間スロットをもつことができる。
【００６０】
データフレームＣＨ₁₀、ＣＨ₂₀、ＣＨ₃₅、……、ＣＨ_nxの読出し構成を示す図２−３に示されているように、これらデータフレームはＴ₂以後に読み出され、そして、同期クロックの次の発生時Ｔ₃まで、１０ミリ秒の時間間隔内に（この関連において上述した図１−３も参照のこと）その関連する時間スロットに割当てられる。
【００６１】
図３は数多くの連続するフレームについてのアライメントモード切り替えを図示している。番号０、１、２、３、４、５、６は１つの個々のチャネル、例えば、チャネルＣＨ１の連続するデータフレームを示している。フレームメモリの読出し状態と書込み状態とに関して、第１〜第３のアライメントモードＭ１、Ｍ２、Ｍ３は図２−１で説明したものと同じである。もちろん、例えば、モードＭ１から。データフレーム０，１，２が３つのフレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３に同時に存在しているように思えるが、ゼロではない時間オフセットについて、このことは実際には決してないケースである。即ち、データフレーム０が読み出された同期周期の終わりに、もちろん、データフレーム２が夫々が書込み状態にあるフレームメモリにはおそらく完全には書き込まれてはいなかったかもしれないが、フレーム１は完全にＲＡＭ２にその時には書き込まれている。従って、図３において、読出しと書込みとが図２−１と図２−２とに一般的に示されているように実行されると仮定される。
【００６２】
しかしながら、図３は、新しいデータフレームの書込み状態にあるメモリ（ＩＮは新しく到着したデータフレームを示し、ＯＵＴは読出し状態にあるフレームメモリからのデータフレーム読出しを示している）への書込み手順に関して重要である本発明の別の特徴を図示している。
【００６３】
図３に一般に示されているように、新しく到着したデータフレーム２、３、４、５、６は好ましくは、その前のアライメントモードにおいて夫々、読出しモードにあった各フレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３、ＲＡＭ１に書き込まれるべきである。また、図３からも分かるように、データフレームの読出しの結果、データフレームの順番は０，１，２，３，４となる。
【００６４】
従って、上述した時間合わせ装置と時間合わせ方法により、時間合わせがなされた方法で複数のチャネルのデータフレームを図１に示された出力手段ＯＭによる復号化の資源へと提供することができる。従って、共通の同期クロックに対して個々の時間オフセットをもつデータフレームは時間合わせがなされ、それ故にその復号化器の資源は非常に数多くのチャネルのいくつかのデータフレームに対して連続的に用いられる。従って、個々のチャネル各々の個々のデータフレームはそれ自身専用の復号化ユニットを必要としない。即ち、図２−３に示されているように、そして、図１−２と図１−３とに関連して上述したように、例えば、１０ミリ秒の各時間間隔内で、所定の数のチャネルＣＨ１、ＣＨ２、ＣＨ３、……、ＣＨｎの１つのデータフレームＣＨ₁₀、ＣＨ₂₀、ＣＨ₃₅、……、ＣＨ_nxが１つの復号化ユニットで順次処理され、そして、所定の数のさらなるチャネルに対して夫々備えられたいくつかの復号化ユニットが同じ１０ミリ秒の時間間隔でパラレルに動作する。
【００６５】
第２実施形態（時間合わせ／逆インタリーブ）
各フレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３は、図４−１と４−２のマトリクスで示されているように構成されても良い。即ち、フレームメモリ（マトリクス）は数多くの行Ｎ_W-1と列Ｎ_R-1とをもち前記データフレームを格納する。各フレームメモリは全てのチャネルからの１つのデータフレームを含む。そのデータフレームは行方向（図４−１と４−２における“書込み”）に書き込まれ、同期クロックの発生とともにそのデータフレームは再び同じ方向に、即ち、行方向に読み出される。
【００６６】
しかしながら、多くの伝送システムにおいて、ビットインタリーブが各データフレームについて送信機で実行され、むしろバーストにおいてしばしば発生するイコライザによる判断誤りの影響を低減する。本質的には、良く知られているように、ビットインタリーブは各データフレームの時間周期全体にわたって判断誤りを分配する。このため、送信機におけるフレームメモリもまた、各チャネルに関して図４−１と図４−２に従う１つのマトリクスを含んでいなければならない。送信機におけるインタリーブのために、各マトリクスは垂直（或いは列）方向に各データフレームで満たされており、送信中には各マトリクスが水平（行）方向に読み出される。
【００６７】
ビット逆インタリーブが逆の順番で受信機で実行される。受信データフレームは水平方向に各マトリクスに書き込まれ、復号化器が（例えば、畳み込み復号化器によって）最後のチャネル復号化を実行する前に、そこから列方向に読み出される（図４−１を参照。行と列の数の構成は所望のインタリーブの深さを決定する）。
【００６８】
もし、符号化され、ビットインタリーブされたデータが３つのフレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３に存在するなら、その時間合わせ手順は容易に次のようなビット逆インタリーブと組み合わされる。
【００６９】
各フレームメモリＲＡＭ１、ＲＡＭ２、ＲＡＭ３がチャネル当たり（図４−１と図４−２に従って）１つのマトリクスを含むと仮定すると、そのマトリクスは行方向に各データフレームで満たされており、図１−１における制御ユニットＣＵ（即ち、逆インタリーブユニットＤＩＬＭ）は共通の同期クロックで始まる各マトリクスを列的に読み出す。即ち、図１−１における入力手段ＩＭは、時間合わせモードと図２−１を参照して説明した書込み技術とに従って、各チャネルについて１データフレームをフレームメモリの各マトリクスに行方向（図４−１、図４−２における“書込み”）に書き込む。
【００７０】
これに対して、読出し状態にあるフレームメモリから読出しが実行されるときにはいつでも、各マトリクスは列方向に読み出されてビット逆インタリーブを実行する。行方向での書込みと列方向での読出しを実行すると、時間合わせがビット逆インタリーブと同時に実行できる。
【００７１】
従って、ビット逆インタリーブを実行するのに付加的な回路は必要ではなく、フレームメモリのマトリクスに関して読出しと書込みの方向とを切り替えることが必要なだけである。それ故に、各データフレームを処理する時間は短縮され、ハードウェアの複雑さは最小にできる。
【００７２】
第３実施形態（シンボル的な格納）
上述の図５、６のＣＤＭＡシステムの基地無線局装置ＢＴＳにおいてだけではなく多くの送信システムにおいて、時間合わせとチャネル復号化とが実行される。例えば、送信機の畳み込みチャネル符号化器は、受信器に送信される１つのシンボルとして幾つかのビットを（符号化されていない入力ビット各々に対して）出力する。
【００７３】
もし、ソフト出力イコライザが受信機で用いられるなら、データフレームで到着するデータは図５のＢＢＲＸユニットにおいて検出されるソフト決定シンボルである。その復号化器ＤＥＣは畳み込み復号化を実行し、非常に数多くの連続するビット時間にわたるソフト決定シンボルに基いて“０”が送られたのか或いは“１”が送られたのかを決定する。
【００７４】
しかしながら、このため、逆インタリーブがビットではなくむしろソフトシンボルにわたって実行されねばならない。即ち、ハードビットではなくソフトシンボルがインタリーブされねばならないのである。従って、本発明の別の側面からすれば、いくつかのビットからなるソフトシンボルは、図４−２に示されているように、マトリクスの各メモリ位置に常に格納される。シンボル的な格納は上述した時間合わせとともに用いられる。さらにその上、本発明はＤＥＣユニットがＤＳＰ（デジタル信号プロセッサ）によって具体化されるのか、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）によるのか、或いはＡＳＩＣ（アプリケーション専用集積回路）によるのかに関して独立であることに留意されたい。
【００７５】
産業への適用性
上述した時間合わせ装置と時間合わせ方法は、主たる構成要素として３つのフレームメモリとこれらのメモリの読出し及び書込み状態の循環的な切り替えとを用いる。従って、夫々が共通の同期クロック（おそらくは復号化器によって備えられる）に関して時間オフセットをもつ複数のチャネルからのどのような種類のデータフレームでも時間合わせできる。
【００７６】
もし、通信システムが畳み込みのチャネル符号化とビットインタリーブとを実行するなら、本発明に従う時間合わせ装置と時間合わせ方法とは都合良く適用される。そのようなチャネル符号化と復号化とともにインタリーブと逆インタリーブとを用いる通信システムは、図５、６で概観的に示されたようなＣＤＭＡ通信システムの基地無線局装置である。さらに、インタリーブ処理に関して、行と列方向は一般性を損なうことなく交換可能であることに留意されたい。
【００７７】
さらにその上、本発明は現在のところ最良の形態として考えられている上述の実施形態と例とに限定されるものではないことに留意されたい。しかしながら、上述の教示に基くなら当業者であれば、本発明の他の様々な形態や変形例を生みだすことができる。しかしながら、これら全ての様々な形態や変形例は従属請求項の範囲の中にあるものである。さらにその上、本発明は上述した説明で別々に記載されるか、或いは、請求の範囲で別々に請求されるかの、少なくともいずれかにある特徴からなる種々の実施形態を有している。
【００７８】
さらに、請求項に記載された参照番号は単に明瞭な記載の目的のための役目を果たすものに過ぎず、本発明の範囲を限定するものではない。
【図面の簡単な説明】
【図１−１】本発明に従う受信機ＲＸの時間合わせ装置のブロック図を示している。
【図１−２】複数のチャネルＣＨ１２，……，ＣＨ８の各データフレームに属する各データパケットが図１−１に示される時間合わせ装置の入力部にどのように到着するのかを図示している。
【図１−３】図１−１に示される時間合わせ装置によって出力される複数のチャネルＣＨ１，……，ＣＨ８の時間合わせがなされたデータフレームを示す。
【図２−１】本発明に従う３つのフレームメモリＲＡＭ１，ＲＡＭ２，ＲＡＭ３で連続するデータフレームを格納するタイムチャートを示す。
【図２−２】図２−１に関連したデータフレームの書込みと読出しとの異なる図示を示している。
【図２−３】時間合わせ装置からの数多くの出力データフレームを示す。
【図３】個々の時間アライメントモード間の順次切り替えと前のモードで読出し状態にあったフレームメモリへの新しいデータの書込みとを示す。
【図４−１】ソフト出力イコライザが用いられていない受信機でビットの逆インターリーブを実行するメモリマトリクスの読出しと書込みとを示している。
【図４−２】ソフト出力イコライザ／復調器が受信機で用いられている場合、その受信機でシンボル的な逆インターリーブを実行するメモリマトリクスの読出しと書込みとを示している。
【図５】本発明に従う時間合わせ方法が適用されるＣＤＭＡ通信システムの基地無線局装置の概観図である。
【図６】図５に模式的に図示された復号化ユニットＤＥＣの内部構造の概要図である。

Claims

複数のチャネル（ＣＨ１，ＣＨ２）において、連続し各々が時間合わせされていないデータフレーム（ＣＨ１０，ＣＨ１１，ＣＨ１２，ＣＨ１３，ＣＨ１４；ＣＨ２０，ＣＨ２１，ＣＨ２２，ＣＨ２３，ＣＨ２４）を受信し、共通の同期クロック（Ｔ０−Ｔ４）に時間合わせされた全チャネルの前記フレームを出力する通信システム（ＴＥＬＥ）の受信機（ＲＸ）の時間合わせ装置であって、
ａ）前記複数のチャネル各々の１つのデータフレームを夫々格納し、夫々がデータが入力手段（ＩＭ）によって書き込まれるという書込み状態（ＷＲ）とデータが出力手段（ＯＭ）によって読み出されるという読出し状態（ＲＤ）とを有する少なくとも第１、第２、第３のフレームメモリ（ＲＡＭ１，ＲＡＭ２，ＲＡＭ３）と、
ｂ）前記共通の同期クロック（Ｔ０−Ｔ４）に同期した第１から第３のアライメントモード（Ｍ１，Ｍ２，Ｍ３）によって前記３つのフレームメモリを循環して切り替える制御ユニットとを有し、
ｂ１）前記第１のアライメントモード（Ｍ１）では、前記第１及び第２のフレームメモリ（ＲＡＭ１，ＲＡＭ２）が書込み状態（ＷＲ）にあり、前記第３のフレームメモリ（ＲＡＭ３）が読出し状態（ＲＤ）にあり、
ｂ２）前記第２のアライメントモード（Ｍ２）では、前記第２及び第３のフレームメモリ（ＲＡＭ２，ＲＡＭ３）が書込み状態（ＷＲ）にあり、前記第１のフレームメモリ（ＲＡＭ１）が読出し状態（ＲＤ）にあり、
ｂ３）前記第３のアライメントモード（Ｍ３）では、前記第３及び第１のフレームメモリ（例えば、ＲＡＭ３，ＲＡＭ１）が書込み状態（ＷＲ）にあり、前記第２のフレームメモリ（ＲＡＭ２）が読出し状態（ＲＤ）にあり、
ｂ４）各モードの切り替え後に、いづれかのチャネルの新しく到着したデータフレームは常に、その前のモードでは読出し状態（ＲＤ）にあったフレームメモリに書き込まれ、
ｂ５）データフレームは常に、前記共通の同期クロックに時間合わせされた読出し状態（ＲＤ）をもつ前記フレームメモリから読み出されるようにすることを特徴とする装置。
各フレームメモリ（ＲＡＭ１，ＲＡＭ２，ＲＡＭ３）は各チャネルに夫々関連する複数のマトリクス（図４−１，図４−２）を有し、
前記複数のマトリクスは、１つの各データフレームを格納する所望のインタリーブの深さに従う所定の数の列（Ｎ_R−１）と行（Ｎ_W−１）とから成り、
前記入力手段（ＩＭ）は各チャネルについて１データフレームを前記行方向に書込み状態（ＷＲ）をもつフレームメモリに関連するマトリクスに書込み、
インタリーブ解除手段（ＤＩＬＭ）は各共通の同期クロック（Ｔ０−Ｔ４）で列方向に時間合わせがされて、読出し状態（ＲＤ）にあるフレームメモリのマトリクスからデータを読み出すことを特徴とする請求項１に記載の装置。
前記データフレームの前記データはソフト決定シンボル（図４−２）から成る復調器／イコライザ（ＢＢＲＸ）からのデータであり、
前記ソフト決定シンボルは前記フレームメモリのマトリクスのメモリセルに格納されることを特徴とする請求項２に記載の装置。
請求項１乃至３のいずれかに記載の１つ以上の時間合わせ装置を有する通信システムの受信機（ＲＸ）。
前記受信機はＣＤＭＡ受信機であることを特徴とする請求項４に記載の通信システムの受信機（ＲＸ）。
請求項４或いは５に記載の１つ以上の受信機を有する通信システム（ＴＥＬＥ）。
前記通信システムはＣＤＭＡ技術を用いて通信を行なうことを特徴とする請求項６に記載の通信システム（ＴＥＬＥ）。
送信機は畳み込み符号化技術に従って前記データフレームの前記データを符号化し、
前記符号化されたデータは前記受信機（ＲＸ）の前記フレームメモリにソフトシンボルとして格納されることを特徴とする請求項６に記載の通信システム（ＴＥＬＥ）。
各々が時間合わせされておらず、複数のチャネル（ＣＨ１，ＣＨ２）において、連続するデータフレーム（ＣＨ１０，ＣＨ１１，ＣＨ１２，ＣＨ１３，ＣＨ１４；ＣＨ２０，ＣＨ２１，ＣＨ２２，ＣＨ２３，ＣＨ２４）を時間合わせし、共通の同期クロック（Ｔ０−Ｔ４）に時間合わせされた全チャネルの前記フレームを出力する方法であって、
ａ）夫々が、データがフレームメモリに書き込まれるという書込み状態（ＷＲ）とデータが前記フレームメモリから読み出されるという読出し状態（ＲＤ）とを有する、少なくとも第１、第２、第３のフレームメモリ（ＲＡＭ１，ＲＡＭ２，ＲＡＭ３）に、前記複数のチャネル各々の１つのデータフレームを夫々書込み、
ｂ）前記共通の同期クロック（Ｔ０−Ｔ４）に同期した第１から第３のアライメントモード（Ｍ１，Ｍ２，Ｍ３）によって前記３つのフレームメモリを循環して切り替え、
ｂ１）前記第１のアライメントモード（Ｍ１）では、データフレームが書込み状態（ＷＲ）にある前記第１及び第２のフレームメモリ（ＲＡＭ１，ＲＡＭ２）に書き込まれ、データフレームが各共通の同期クロックで始まる読出し状態（ＲＤ）にある前記第３のフレームメモリ（ＲＡＭ３）から読み出され、
ｂ２）前記第２のアライメントモード（Ｍ１）では、データフレームが書込み状態（ＷＲ）にある前記第２及び第３のフレームメモリ（ＲＡＭ２，ＲＡＭ３）に書き込まれ、データフレームが各共通の同期クロックで始まる読出し状態（ＲＤ）にある前記第１のフレームメモリ（ＲＡＭ１）から読み出され、
ｂ３）前記第３のアライメントモード（Ｍ１）では、データフレームが書込み状態（ＷＲ）にある前記第３及び第１のフレームメモリ（ＲＡＭ３，ＲＡＭ１）に書き込まれ、データフレームが各共通の同期クロックで始まる読出し状態（ＲＤ）にある前記第２のフレームメモリ（ＲＡＭ２）から読み出され、
ｂ４）各モードの切り替え後に、いづれかのチャネルの新しく到着したデータフレームは常に、その前のモードでは読出し状態（ＲＤ）にあったフレームメモリに書き込まれ、
ｂ５）データフレームは常に、前記共通の同期クロック（Ｔ０−Ｔ４）に時間合わせされた読出し状態（ＲＤ）をもつ前記フレームメモリから読み出されるようにすることを特徴とする方法。
各フレームメモリ（ＲＡＭ１，ＲＡＭ２，ＲＡＭ３）は各チャネルに夫々関連する複数のマトリクス（図４−１，図４−２）を有し、
前記複数のマトリクスは、所望のインタリーブの深さに従って１つの各データフレームを格納する所定の数の列（Ｎ_R−１）と行（Ｎ_W−１）とから成り、
各チャネルについて１データフレームは前記行方向に書込み状態（ＷＲ）をもつフレームメモリに関連するマトリクスに書込まれ、
各共通の同期クロック（Ｔ０−Ｔ４）で列方向に時間合わせされて、読出し状態（ＲＤ）にあるフレームメモリのマトリクスからデータが読み出されることを特徴とする請求項９に記載の方法。
前記データフレームの前記データはソフト決定シンボル（図４−２）から成る復調器／イコライザ（ＢＢＲＸ）からのデータであり、
前記ソフト決定シンボル（図４−２）は前記メモリのマトリクスのメモリセルに格納されることを特徴とする請求項９に記載の方法。