JP4567410B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4567410B2 JP4567410B2 JP2004304569A JP2004304569A JP4567410B2 JP 4567410 B2 JP4567410 B2 JP 4567410B2 JP 2004304569 A JP2004304569 A JP 2004304569A JP 2004304569 A JP2004304569 A JP 2004304569A JP 4567410 B2 JP4567410 B2 JP 4567410B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- post
- electrode pad
- particles
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、いわゆるウエハレベルCSPなどのポストを有する半導体装置に関する。 The present invention relates to a semiconductor device having a post such as a so-called wafer level CSP.
ウエハレベルCSP(Chip Size Package)は、半導体チップにおいて回路が形成された活性面上に再配置配線、および封止用の樹脂膜が順に形成されてなる。再配置配線は、電極パッドを含んでおり、この電極パッド上に、樹脂膜を厚さ方向に貫通する銅(Cu)からなるポスト(柱状電極)が接続されている。ポストの長さは、樹脂膜の厚さとほぼ同じにされており、ポストの側面のほぼ全体が樹脂膜に覆われるようにされている。 In a wafer level CSP (Chip Size Package), a rearrangement wiring and a sealing resin film are sequentially formed on an active surface on which a circuit is formed in a semiconductor chip. The rearrangement wiring includes an electrode pad, and a post (columnar electrode) made of copper (Cu) penetrating the resin film in the thickness direction is connected to the electrode pad. The length of the post is substantially the same as the thickness of the resin film, and almost the entire side surface of the post is covered with the resin film.
ポストの先端には、半田ボールなどの接続材料が接続されており、この接続材料を介して、ポストを実装基板上の電極パッドに接続できるようになっている。
ところが、従来のウエハレベルCSPは、ポストの長さを、たとえば、50μm〜90μm程度にしなければ、ポストに与えられる応力を緩和することができず、これよりポストを短くすると、ポストと半田ボールとの接続部やポストと半導体チップの電極パッドとの接続部が破断することがあった。
したがって、樹脂膜の厚さも50μm〜90μm程度にする必要があり、このため、ウエハレベルCSPの厚さ(半導体チップと樹脂膜との積層方向の長さ)を低減することができなかった。
However, in the conventional wafer level CSP, unless the post length is set to about 50 μm to 90 μm, for example, the stress applied to the post cannot be relaxed. In some cases, the connection portion between the post and the connection portion between the post and the electrode pad of the semiconductor chip was broken.
Therefore, the thickness of the resin film needs to be about 50 μm to 90 μm. For this reason, the thickness of the wafer level CSP (the length in the stacking direction of the semiconductor chip and the resin film) cannot be reduced.
そこで、この発明の目的は、厚さを低減できる半導体装置を提供することである。 Accordingly, an object of the present invention is to provide a semiconductor device capable of reducing the thickness.
上記の目的を達成するための請求項1記載の発明は、半導体チップ(2)と、この半導体チップの表面を覆う樹脂膜(6)と、上記半導体チップに接続され、上記樹脂膜を厚さ方向に貫通するように設けられ、銅粒子(7)、および当該銅粒子よりも平均粒径の小さく、かつ、10nm〜100nmの平均粒径を有する金属粒子(8)を含むポスト(5)とを含むことを特徴とする半導体装置(1)である。 The invention of claim 1, wherein for achieving the above object, a semiconductor chip (2), and cormorants covering the surface of the semiconductor chip tree Aburamaku (6), connected to the semiconductor chip, the resin film provided so as to penetrate in the thickness direction, the post including copper particles (7), and rather small average particle diameter than the copper particles, and metal particles having an average particle size of 10nm~100nm (8) ( And 5) a semiconductor device (1).
なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この発明によれば、ポストは、所定の平均粒径を有する銅粒子と、この銅粒子よりも平均粒径が小さい金属粒子(以下、「微小金属粒子」という。)とを含んでいる。したがって、この半導体装置は、ポストに与えられる応力を、銅粒子間に介在している微小金属粒子で吸収することができる。
The numbers in parentheses indicate corresponding components in the embodiments described later. The same applies hereinafter.
According to the present invention, the post includes copper particles having a predetermined average particle diameter and metal particles having an average particle diameter smaller than the copper particles (hereinafter referred to as “micro metal particles”). Therefore, this semiconductor device can absorb the stress applied to the post with the fine metal particles interposed between the copper particles.
このため、この半導体装置のポストは、銅からなるポストより長さを短くしても、ポストに与えられる応力を緩和することができる。ポストの長さは、たとえば、10μm程度とすることができる。したがって、ポストの側面を覆う樹脂膜の厚さも低減することができるから、半導体装置全体の厚さも低減できる。
上記金属粒子の平均粒径が10nm〜100nmであることにより、ポストに与えられる応力を効果的に緩和することができる。
For this reason, even if the post of this semiconductor device is made shorter than the post made of copper, the stress applied to the post can be relaxed. The length of the post can be, for example, about 10 μm. Therefore, since the thickness of the resin film covering the side surface of the post can be reduced, the thickness of the entire semiconductor device can also be reduced.
When the average particle diameter of the metal particles is 10 nm to 100 nm, the stress applied to the post can be effectively relaxed.
上記金属粒子は、請求項2記載のように、銀粒子であってもよい。
請求項3記載の発明は、上記半導体チップの上記樹脂膜が形成された上記表面は、回路が形成された活性面であり、上記活性面上には、電極パッドを含む再配置配線が形成されていることを特徴とする請求項1または2記載の半導体装置である。
請求項4記載の発明は、上記電極パッドは、銅からなることを特徴とする請求項3記載の半導体装置である。
請求項5記載の発明は、上記再配置配線上には、上記電極パッドを露出させる開口が形成されたパッシベーション膜が形成されていることを特徴とする請求項3または4記載の半導体装置である。
請求項6記載の発明は、上記パッシベーション膜上には、上記樹脂膜が形成されていることを特徴とする請求項5記載の半導体装置である。
請求項7記載の発明は、上記電極パッドには、上記ポストがほぼ垂直に接続されていることを特徴とする請求項3〜6のいずれか一項に記載の半導体装置である。
請求項8記載の発明は、上記ポストは、上記パッシベーション膜の上記開口を通り、上記樹脂膜をその厚さ方向に貫通していることを特徴とする請求項5または6記載の半導体装置である。
請求項9記載の発明は、上記銅粒子の平均粒径は、1μm〜20μmであることを特徴とする請求項1〜8のいずれか一項に記載の半導体装置である。
請求項10記載の発明は、上記銅粒子と上記銀粒子とが、焼結していることを特徴とする請求項2記載の半導体装置である。
請求項11記載の発明は、上記ポストの先端には、外部接続材料としての半田ボールが接続されていることを特徴とする請求項1〜10のいずれか一項に記載の半導体装置である。
請求項12記載の発明は、上記ポストは、熱硬化性の樹脂を含んでいることを特徴とする請求項1〜11のいずれか一項に記載の半導体装置である。
請求項13記載の発明は、当該半導体装置は、ウエハレベルCSPであることを特徴とする請求項1〜12のいずれか一項に記載の半導体装置である。
請求項14記載の発明は、当該半導体装置は、フェースダウンで実装基板に実装可能であることを特徴とする請求項1〜13のいずれか一項に記載の半導体装置である。 The metal particles may be silver particles as described in
According to a third aspect of the present invention, the surface of the semiconductor chip on which the resin film is formed is an active surface on which a circuit is formed, and a relocation wiring including an electrode pad is formed on the active surface. 3. The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor device.
According to a fourth aspect of the present invention, in the semiconductor device according to the third aspect, the electrode pad is made of copper.
According to a fifth aspect of the present invention, in the semiconductor device according to the third or fourth aspect, a passivation film having an opening for exposing the electrode pad is formed on the rearrangement wiring. .
A sixth aspect of the present invention is the semiconductor device according to the fifth aspect, wherein the resin film is formed on the passivation film.
A seventh aspect of the present invention is the semiconductor device according to any one of the third to sixth aspects, wherein the post is connected to the electrode pad substantially vertically.
The invention according to
The invention according to claim 9 is the semiconductor device according to claim 1, wherein the copper particles have an average particle diameter of 1 μm to 20 μm.
The invention according to
An eleventh aspect of the invention is the semiconductor device according to any one of the first to tenth aspects, wherein a solder ball as an external connection material is connected to a tip of the post.
According to a twelfth aspect of the present invention, in the semiconductor device according to any one of the first to eleventh aspects, the post includes a thermosetting resin.
A thirteenth aspect of the present invention is the semiconductor device according to any one of the first to twelfth aspects, wherein the semiconductor device is a wafer level CSP.
The invention described in claim 14 is the semiconductor device according to any one of claims 1 to 13, wherein the semiconductor device can be mounted face-down on a mounting substrate.
以下では、この発明の実施の形態を、図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置1は、いわゆる、ウエハレベルCSPであり、半導体チップ2を備えている。半導体チップ2において、回路が形成された活性面2a上には、電極パッド3を含む再配置配線が形成されている。電極パッド3は、たとえば、銅(Cu)からなる。再配置配線上には電極パッド3を露出させる開口4aが形成されたパッシベーション膜4が形成されている。パッシベーション膜4上には、樹脂膜6が形成されている。
Embodiments of the present invention will be described below in detail with reference to the drawings.
FIG. 1 is a schematic cross-sectional view showing the structure of a semiconductor device according to an embodiment of the present invention.
The semiconductor device 1 is a so-called wafer level CSP and includes a
電極パッド3には、ポスト(たとえば、円柱状の柱状電極)5がほぼ垂直に接続されている。ポスト5は、パッシベーション膜4の開口4aを通り、樹脂膜6をその厚さ方向に貫通している。ポスト5は、図2に示すように、所定の平均粒径を有する銅粒子7およびこの銅粒子7よりも平均粒径が小さい銀(Ag)粒子8を含んでいる。顕微鏡等により測定した銅粒子7の平均粒径は、たとえば、1μm〜20μm程度であり、電子顕微鏡等により測定した銀粒子8の平均粒径は、たとえば、10nm〜100nm程度である。銅粒子7や銀粒子8は、焼結していてもよい。
A post (for example, a columnar columnar electrode) 5 is connected to the
ポスト5は、樹脂膜6をその厚さ方向に貫通するように設けられている。ポスト5の先端(電極パッド3との接続部側と反対側)には、外部接続材料としての半田ボール9が接続されている。
この半導体装置1は、活性面2aを実装基板に対向させたフェースダウン姿勢で実装基板に接続することができる。この際、半田ボール9を溶融および固化させて、ポスト5と実装基板の電極パッドとを接続することが可能である。
The
The semiconductor device 1 can be connected to the mounting board in a face-down posture with the
この半導体装置1は、ポスト5に与えられる応力を、ポスト5において銅粒子7間に介在している銀粒子8で吸収することができる。すなわち、ポスト5に応力が与えられると、銀粒子8を挟んで隣接する銅粒子7は、容易に相対的に移動することができる。このため、ポスト5と電極パッド3や半田ボール9との接続部には、大きな剪断応力がかからないので、ポスト5と電極パッド3や半田ボール9との接続部は破断されにくい。
The semiconductor device 1 can absorb the stress applied to the
このため、ポスト5の長さを長くして、ポスト5にかかる応力を分散させる必要はない。この半導体装置1は、ポスト5の長さを、たとえば、10μm程度に短くしても、ポスト5と電極パッド3や半田ボール9との接続部が破断しないようにすることができる。したがって、ポスト5の側面を覆う樹脂膜6の厚さも低減することができるから、半導体装置1全体の厚さも低減できる。
For this reason, it is not necessary to lengthen the length of the
この半導体装置1は、いわゆるウエハレベルCSP(Chip Size Package)であり、半導体チップ2に相当する領域を多数含む半導体ウエハ上で、回路の形成から半田ボール9の接続に至るまでのすべての工程が行われて製造される。
図3は、半導体装置1の製造方法を説明するための図解的な断面図である。
複数の半導体チップ2が作り込まれた半導体ウエハ(以下、単に「ウエハ」という。)Wの表面に、電極パッド3を露出させる開口4aが形成されたパッシベーション膜4が形成され、さらに、開口4aとほぼ同じ位置に開口4aと連通する開口6aが形成された樹脂膜6が形成される。図3において、隣接する半導体チップ3の境界Bを一点鎖線で示している。
This semiconductor device 1 is a so-called wafer level CSP (Chip Size Package), and all processes from formation of a circuit to connection of solder balls 9 are performed on a semiconductor wafer including many regions corresponding to the
FIG. 3 is a schematic cross-sectional view for explaining a method for manufacturing the semiconductor device 1.
A
次に、銅粉末、この銅粉末よりも平均粒径が小さい銀粉末、および樹脂や溶剤などの有機物を含むペースト10が、たとえば、図3に示すようにスキージ11を用いた印刷法により開口4a,6aに埋め込まれる。
ペースト10において、顕微鏡等により測定した銅粉末の平均粒径は、たとえば、1μm〜20μm程度であり、電子顕微鏡等により測定した銀粉末の平均粒径は、たとえば、10nm〜100nm程度である。このようなペースト10は、上記の平均粒径を有する銀粉末を含む銀ペーストに、銅粉末と、必要により樹脂や溶剤などの有機物を加えて混練することにより得られる。
Next, a
In
その後、開口4a,6aにペーストが埋め込まれたウエハWが、適当な温度に加熱され、ペースト中の有機物が飛散されて、銅粒子7および銀粒子8を含むポスト5が形成される。上記平均粒径を有する銀粉末は、たとえば、150℃程度の低い温度でも容易に焼結する。
以上の工程を経たウエハWから、半導体チップ2の個片を切り出すことにより、半導体装置1が得られる。このため、半導体装置1(パッケージ)の大きさは、半導体チップ2の大きさにほぼ等しい小さなものとなる。
After that, the wafer W in which the paste is embedded in the
The semiconductor device 1 is obtained by cutting out individual pieces of the
本発明の実施形態の説明は以上の通りであるが、本発明は他の形態でも実施できる。たとえば、ポスト5は、所定の平均粒径を有する銅粉末およびこの銅粉末よりも平均粒径が小さい銀粉末を含む熱硬化型のペーストが硬化されてなるものであってもよい。すなわち、ポスト5は、熱硬化性の樹脂を含んでいてもよい。このような半導体装置は、上記と同様の製造方法において、上記熱硬化型のペーストを開口4a,6aに埋め込んだ後、ウエハWを適当な温度に加熱して、当該ペーストを硬化させることにより得られる。
Although the embodiments of the present invention have been described above, the present invention can be implemented in other forms. For example, the
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。 In addition, various modifications can be made within the scope of the matters described in the claims.
1 半導体装置
2 半導体チップ
5 ポスト
6 樹脂膜
7 銅粒子
8 銀粒子
DESCRIPTION OF SYMBOLS 1
Claims (14)
この半導体チップの表面を覆う樹脂膜と、
上記半導体チップに接続され、上記樹脂膜を厚さ方向に貫通するように設けられ、銅粒子、および当該銅粒子よりも平均粒径が小さく、かつ、10nm〜100nmの平均粒径を有する金属粒子を含むポストとを含むことを特徴とする半導体装置。 A semiconductor chip;
The surface of the semiconductor chip and covering the Hare tree lipid membrane,
Connected to said semiconductor chip, provided to penetrate through the resin film in the thickness direction, rather small average particle diameter than the copper particles, and the copper particles, and a metal having an average particle size of 10nm~100nm A semiconductor device comprising a post containing particles.
上記活性面上には、電極パッドを含む再配置配線が形成されていることを特徴とする請求項1または2記載の半導体装置。 3. The semiconductor device according to claim 1, wherein a rearrangement wiring including an electrode pad is formed on the active surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304569A JP4567410B2 (en) | 2004-10-19 | 2004-10-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304569A JP4567410B2 (en) | 2004-10-19 | 2004-10-19 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006120716A JP2006120716A (en) | 2006-05-11 |
JP4567410B2 true JP4567410B2 (en) | 2010-10-20 |
Family
ID=36538339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004304569A Active JP4567410B2 (en) | 2004-10-19 | 2004-10-19 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4567410B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10872869B2 (en) | 2018-08-20 | 2020-12-22 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4945329B2 (en) * | 2007-06-04 | 2012-06-06 | ローム株式会社 | Organic EL display panel and manufacturing method thereof |
JP2011204894A (en) * | 2010-03-25 | 2011-10-13 | Casio Computer Co Ltd | Semiconductor device and method of manufacturing the same |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05320413A (en) * | 1991-10-24 | 1993-12-03 | Fujitsu Ltd | Production of microencapsulated conductive filler |
JPH07176846A (en) * | 1993-10-29 | 1995-07-14 | Matsushita Electric Ind Co Ltd | Composition of conductor paste for filling via hole, both-sided and multilayered printed board using it, and its manufacture |
JPH0922883A (en) * | 1995-07-05 | 1997-01-21 | Fujitsu Ltd | Production of semiconductor device |
JPH11310806A (en) * | 1998-04-28 | 1999-11-09 | Fukuda Metal Foil & Powder Co Ltd | Production of copper-silver composite powder for electrically conductive paste |
JP2000311969A (en) * | 1999-04-27 | 2000-11-07 | Sumitomo Electric Ind Ltd | Copper circuit bonded board and manufacture of the same |
JP2001135662A (en) * | 1999-11-04 | 2001-05-18 | Matsushita Electric Ind Co Ltd | Semiconductor element and method for manufacturing semiconductor device |
JP2001144212A (en) * | 1999-11-16 | 2001-05-25 | Ibiden Co Ltd | Semiconductor chip |
JP2001168232A (en) * | 1999-12-14 | 2001-06-22 | Matsushita Electric Ind Co Ltd | Circuit part connection body and its manufacturing method, double-sided circuit board and its manufacturing method, circuit part packaging body, and multilayer circuit board |
JP2002160090A (en) * | 2000-11-27 | 2002-06-04 | Tanaka Kikinzoku Kogyo Kk | Ag-Cu-In-BASED BRAZING FILLER MATERIAL AND METHOD FOR PRODUCING THE SAME |
JP2002164477A (en) * | 2000-11-27 | 2002-06-07 | Kyocera Corp | Circuit board and method for manufacturing the same |
JP2003027102A (en) * | 2001-07-06 | 2003-01-29 | Mitsui Mining & Smelting Co Ltd | Silver-coated metal powder, method for manufacturing the same, conductive paste using the same, and printed wiring board containing conductor formed by using the conductive paste |
JP2003105404A (en) * | 2001-09-28 | 2003-04-09 | Mitsui Mining & Smelting Co Ltd | Producing method for silver coated copper powder, silver coated copper powder obtained by the producing method, conductive paste using the silver coated copper powder and printed circuit board using the conductive paste |
JP2004119574A (en) * | 2002-09-25 | 2004-04-15 | Fujikura Ltd | Semiconductor package and manufacturing method thereof |
JP2005044798A (en) * | 2003-07-08 | 2005-02-17 | Hitachi Chem Co Ltd | Conductive powder and its production method |
-
2004
- 2004-10-19 JP JP2004304569A patent/JP4567410B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05320413A (en) * | 1991-10-24 | 1993-12-03 | Fujitsu Ltd | Production of microencapsulated conductive filler |
JPH07176846A (en) * | 1993-10-29 | 1995-07-14 | Matsushita Electric Ind Co Ltd | Composition of conductor paste for filling via hole, both-sided and multilayered printed board using it, and its manufacture |
JPH0922883A (en) * | 1995-07-05 | 1997-01-21 | Fujitsu Ltd | Production of semiconductor device |
JPH11310806A (en) * | 1998-04-28 | 1999-11-09 | Fukuda Metal Foil & Powder Co Ltd | Production of copper-silver composite powder for electrically conductive paste |
JP2000311969A (en) * | 1999-04-27 | 2000-11-07 | Sumitomo Electric Ind Ltd | Copper circuit bonded board and manufacture of the same |
JP2001135662A (en) * | 1999-11-04 | 2001-05-18 | Matsushita Electric Ind Co Ltd | Semiconductor element and method for manufacturing semiconductor device |
JP2001144212A (en) * | 1999-11-16 | 2001-05-25 | Ibiden Co Ltd | Semiconductor chip |
JP2001168232A (en) * | 1999-12-14 | 2001-06-22 | Matsushita Electric Ind Co Ltd | Circuit part connection body and its manufacturing method, double-sided circuit board and its manufacturing method, circuit part packaging body, and multilayer circuit board |
JP2002160090A (en) * | 2000-11-27 | 2002-06-04 | Tanaka Kikinzoku Kogyo Kk | Ag-Cu-In-BASED BRAZING FILLER MATERIAL AND METHOD FOR PRODUCING THE SAME |
JP2002164477A (en) * | 2000-11-27 | 2002-06-07 | Kyocera Corp | Circuit board and method for manufacturing the same |
JP2003027102A (en) * | 2001-07-06 | 2003-01-29 | Mitsui Mining & Smelting Co Ltd | Silver-coated metal powder, method for manufacturing the same, conductive paste using the same, and printed wiring board containing conductor formed by using the conductive paste |
JP2003105404A (en) * | 2001-09-28 | 2003-04-09 | Mitsui Mining & Smelting Co Ltd | Producing method for silver coated copper powder, silver coated copper powder obtained by the producing method, conductive paste using the silver coated copper powder and printed circuit board using the conductive paste |
JP2004119574A (en) * | 2002-09-25 | 2004-04-15 | Fujikura Ltd | Semiconductor package and manufacturing method thereof |
JP2005044798A (en) * | 2003-07-08 | 2005-02-17 | Hitachi Chem Co Ltd | Conductive powder and its production method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10872869B2 (en) | 2018-08-20 | 2020-12-22 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2006120716A (en) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5215605B2 (en) | Manufacturing method of semiconductor device | |
US7205674B2 (en) | Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package | |
KR100921919B1 (en) | Copper pillar tin bump on semiconductor chip and method of forming of the same | |
JP4131595B2 (en) | Manufacturing method of semiconductor device | |
US9754928B2 (en) | SMD, IPD, and/or wire mount in a package | |
US20060163749A1 (en) | IC chip package structure and underfill process | |
US9129840B2 (en) | Semiconductor device and method for manufacturing same | |
JP2004023101A (en) | Semiconductor device package and its manufacture | |
JP2004327855A (en) | Semiconductor device and its manufacturing method | |
JP2008226946A (en) | Semiconductor device and its manufacturing method | |
US9646921B2 (en) | Semiconductor package and fabrication method thereof | |
TW201128721A (en) | Manufacturing method of semiconductor device | |
TWI644367B (en) | Device with thermal interface and manufacturing method | |
JP2009194079A (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
US7538022B2 (en) | Method of manufacturing electronic circuit device | |
DE102010029550B4 (en) | Process for the production of semiconductor devices | |
JP5337404B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
TW200935573A (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
JP4567410B2 (en) | Semiconductor device | |
JP3116926B2 (en) | Package structure and semiconductor device, package manufacturing method, and semiconductor device manufacturing method | |
JP5020051B2 (en) | Semiconductor device | |
US20110134612A1 (en) | Rebuilt wafer assembly | |
US9373526B2 (en) | Chip package and method for forming the same | |
TWI508197B (en) | Semiconductor package and manufacturing method thereof | |
JP2017183571A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4567410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |