JP4564064B2 - チップ・レベル等化受信機の処理速度を下げる方法および装置 - Google Patents

チップ・レベル等化受信機の処理速度を下げる方法および装置 Download PDF

Info

Publication number
JP4564064B2
JP4564064B2 JP2007540329A JP2007540329A JP4564064B2 JP 4564064 B2 JP4564064 B2 JP 4564064B2 JP 2007540329 A JP2007540329 A JP 2007540329A JP 2007540329 A JP2007540329 A JP 2007540329A JP 4564064 B2 JP4564064 B2 JP 4564064B2
Authority
JP
Japan
Prior art keywords
sequence
correction term
sampled
overspeed
filter coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007540329A
Other languages
English (en)
Other versions
JP2008519556A (ja
Inventor
ジュン−リン パン カイル
Original Assignee
インターデイジタル テクノロジー コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターデイジタル テクノロジー コーポレーション filed Critical インターデイジタル テクノロジー コーポレーション
Publication of JP2008519556A publication Critical patent/JP2008519556A/ja
Application granted granted Critical
Publication of JP4564064B2 publication Critical patent/JP4564064B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/70757Synchronisation aspects with code phase acquisition with increased resolution, i.e. higher than half a chip
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12Neutralising, balancing, or compensation arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707Efficiency-related aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/0335Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375Passband transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03433Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439Fixed structures
    • H04L2025/03445Time domain
    • H04L2025/03471Tapped delay lines
    • H04L2025/03477Tapped delay lines not time-recursive
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03592Adaptation methods
    • H04L2025/03598Algorithms
    • H04L2025/03611Iterative algorithms
    • H04L2025/03617Time recursive algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Radio Transmission System (AREA)

Description

本発明は、符号分割多元接続(Code Division Multiple Access:CDMA)受信機に関する。より詳細には、本発明は、CDMA受信機においてチップ・レベル等化(Chip-Level Equalization:CLE)を実行するときの処理速度を下げるための方法および装置に関する。
チップ・レベル等化器(equalizer)は、無線送受信ユニット(Wireless Transmit/Receive Unit:WTRU)および基地局(base station)において使用されるものなどの、CDMA受信機のための適当な候補である。正規化最少2乗平均(Normalized Least Mean Square:NLMS)方式のCLE受信機は、レイク(Rake)受信機上の高速下り回線パケット・アクセス(High Speed Downlink Packet Access:HSDPA)などの、高データ速度のサービスに対して優れた性能を提供する。典型的なNLMS受信機は、等化器フィルタおよびNLMSアルゴリズムを備える。等化器フィルタは通常、有限インパルス応答(Finite Impulse Response:FIR)フィルタである。
NLMSアルゴリズムは、タップ係数発生器として使用される。NLMSアルゴリズムは、等化器フィルタによって使用される適切なタップ係数を発生させ、当該タップ係数を適時に適切にかつ繰り返し更新する。タップ係数発生は、通常、タップ係数を発生しかつ更新するために、誤差信号計算、ベクトル・ノルム(norm)計算、および漏洩積分(leaky integration)を含む。
CLEの高度な複雑性は、CLEにおける過速度標本化(over-sample)処理に起因する。典型的なCLEは、すべてがチップ速度の2倍ないしそれ以上の速度で動作する、等化器フィルタ動作、タップ重みベクトルの更新動作、ベクトル・ノルム2乗計算動作、または同様のものを含む。チップ速度の2倍の過速度標本化処理は、等化器フィルタにおいて、チップ速度の非過速度標本化処理の2倍の複雑さを必要とする。
本発明は、等化器フィルタを含むCDMA受信機においてCLEを実行するときの処理速度を下げるための方法および装置に関する。
受信機の少なくとも1つのアンテナにより受信された信号は、チップ速度のM倍の速度にて標本化される。ここでMは正の整数である。それぞれの標本化列は、チップ速度でのM個の標本化データ列群に分割される。それぞれの分割された標本化データ列について、多重経路合成(multipath combining)が実行されることが望ましい。標本化データ列群は次に、1つの合成された標本化データ列にチップ速度にて合成される。等化器フィルタは、合成された標本化列についてチップ速度にて等化を実行する。フィルタ係数は、前回の繰り返しに対して等化器フィルタによって利用されたフィルタ係数に修正項を加算することにより、調整される。
例として与えられ、かつ添付された図面に関連して理解されるべき以下の記述から、本発明のより詳細な理解を得ることができる。
好適な実施形態が、全体を通して同様の符号が同様の要素を表す図面を参照して、記述される。
以後、用語「WTRU」は、ユーザ装置(User Equipment:UE)、移動局(mobile station)、ラップトップ、携帯情報端末(Personal Data Assistant:PDA)、固定式または移動式の加入者ユニット、ページャ、または無線環境において動作することのできる他のいかなる種類の装置をも含むが、これらのものに限定する趣旨ではない。この後参照される場合には、用語「基地局(base station)」は、アクセス・ポイント(Access Point:AP)、ノードB(Node−B)、サイト制御装置、または無線環境における他のいかなる種類のインタフェース装置をも含むが、これらのものに限定する趣旨ではない。
本発明の特徴は、集積回路(Integrated Circuit:IC)に組み込むことが可能であり、または相互接続されている多数の部品を具備する回路にて構成することが可能である。
本発明は、以後、NLMSアルゴリズムを参照して説明される。しかしながら、最少2乗平均(Least Mean Square:LMS)、グリフィス(Griffith)のアルゴリズム、CE(Channel Estimation based)−NLMS、および他の繰り返し的または再帰的なアルゴリズムなどの、いずれの型の適応型の等化またはフィルタ動作をも使用できることに注意するべきである。
図1は、本発明の第1の実施形態により構成された例示的なCDMA受信機100のブロック図である。CDMA受信機100は、少なくとも1つのアンテナ102、標本化器104、直列から並列への(直並列)(Serial-to-Parallel:S/P)変換器106、2つの多重経路合成器108A、108B、過速度標本合成器110、および1倍のチップ速度の非過速度標本処理NLMS等化器112を含む。NLMS等化器112は、等化器フィルタ114およびタップ係数発生器116を含む。
信号は、アンテナ102によって受信され、そしてチップ速度の2倍の速度で標本化器104により標本化される。標本化器104は、標本化データ列105を出力し、これがS/P変換器106により、奇数標本化データ列107Aおよび偶数標本化データ列107Bに分割される。したがって、S/P変換器106によって出力された信号のチップ速度は、1倍(lx)のチップ速度である。
偶数および奇数の標本化データ列107A、107Bは、多重経路合成器108A、108Bの個々の1つに供給される。多重経路は、物からの信号の反射により時間領域において拡散された信号である。同一の信号が、(反射距離によって)早くまたは遅く、そしてフェージングによって異なる振幅および位相にて、いろいろな時間に(反射により)受信機に届く場合がある。多重経路合成器l08A、108Bは、元の信号およびその遅延し、拡散した信号(多重経路信号のまたは遅延した複製信号)を収集し合成して、受信品質を改善する。標本化データ列107A、107Bのそれぞれは、1つの標本化列、および1つまたは複数の遅延した標本化列を有する。遅延した標本化データ列の数は、元の信号が出会う多重経路の数に依存する。
多重経路合成器108A、108Bは、信号データ列107A、107Bの多重経路のまたは遅延した複製を合成する。多重経路合成には、最大比率合成(Maximum Ratio Combining:MRC)を使用できる。個々の多重経路合成器108A、108Bにより出力された、多重経路合成された信号データ列109A、109Bは、次に過速度標本合成器110に供給される。
過速度標本合成器110は、多重経路合成された信号列109A、109Bを合成して、1倍(lx)のチップ速度にて1つの合成標本化データ列111を生成する。合成標本化列111は、等化器フィルタ114およびタップ係数発生器116へ供給される。
多重経路合成器108A、108B、および過速度標本合成器110として整合フィルタ(Matched Filter:MF)を使用することができる。以下の4つのパラメータは、個々に奇数および偶数の過速度標本化系列に対する、受信された信号ベクトルおよびチャンネル応答マトリクスを意味する。
Figure 0004564064
ベクトル
Figure 0004564064
は、多重経路および過速度標本化合成の後の合成された信号ベクトルを意味する。整合フィルタが多重経路および過速度標本合成に使用されると仮定すると、合成された信号を以下の式(1)のように表現することが可能である。
Figure 0004564064
信号合成が実行された後に、1つの改善された信号列111が形成され、等化器フィルタ114に供給され、シンボル間干渉(Inter-Symbol Interference:ISI)や多元接続干渉(Multiple Access Interference:MAI)などの干渉を取り除くために等化を実行する。等化器フィルタ114は、L個のタップのタップ係数を有するタップ遅延線を具備する有限インパルス応答(Finite Impulse Response:FIR)フィルタであることが望ましい。NLMS等化器112は、重みの更新に関して以下のように記述できる。
Figure 0004564064
ここで、
Figure 0004564064
はタップ重みベクトルであり、d[n]は時間nでの参照信号である。
本発明によると、等化器フィルタ114は、1倍のチップ速度にて動作し、過速度標本化処理を有さない。したがって、等化器フィルタ114のタップの数は、2倍のチップ速度での処理を有する従来技術における等化器フィルタにおいて必要であるものよりも少ない。等化器フィルタ114は、2倍のチップ速度の等化器フィルタにおけるタップの数の半分を必要とするだけである。
タップ係数発生器116は、乗算器118、124、加算器130、直並列(Serial-to-Parallel:S→P)からベクトルへの変換器122、ベクトル累算器(accumulator)126、修正項発生器128、およびチップ累算器132を含む。等化器フィルタ114からの出力は、乗算器118によりスクランブル復元(descramble)される。乗算器118の出力は、チップ累算器132により予め定められた期間の間(例えば、共通パイロット・チャンネル(Common PIlot CHannel:CPICH)逆拡散因数に等しいチップ数の間)累算される。チップ累算器132により出力された累算結果は、加算器130により参照パイロット信号129から減算され、変数eにより表される誤差信号131を発生させ、この信号が修正項発生器128により使用され、修正項134を発生させる。
合成された入力標本化データ列111は、S→Pからベクトルへの変換器122により、長さLのベクトルに変換され、かつ乗算器124によりスクランブル復元される。スクランブル復元された入力ベクトルは、ベクトル累算器126により予め定められた期間の間(例えば、CPICH逆拡散因数に等しいチップ数の間)累算され、更新ベクトル127を発生させる。更新ベクトル127は、修正項発生器128に転送される。タップ係数更新に対する修正項を発生させるために、
Figure 0004564064
に対する入力が必要である。
Figure 0004564064
はステップ量である。eは、等化された信号および参照信号の間の差分信号の誤差信号であり、通常はパイロット信号の形で使用される。
Figure 0004564064
は、スクランブル復元および逆拡散の後の受信信号である。
Figure 0004564064
は、スクランブル復元および逆拡散信号
Figure 0004564064
のノルム(norm)である。式(2)は繰り返しアルゴリズムおよびタップ係数更新に使用される。
修正項発生器128は、修正項
Figure 0004564064
に基づき修正項134を発生させ、これが等化器フィルタ114において、前の繰り返しのフィルタ係数に加算され、次の繰り返しに対する更新されたフィルタ係数を発生させる。
あるいは修正項発生器128は、修正項
Figure 0004564064
に基づき修正項134を発生させることができる。変数ηは数値特性を改善し、修正項を発生させるときに、固定小数点計算がオーバフローすることを回避するために使用される比較的小さな数である。
図2は、本発明の第2の実施形態により構成された例示的なCDMA受信機200のブロック図である。CDMA受信機200は、2つのアンテナ202A、202B、2つの標本化器204A、204B、2つのS/P変換器206A、206B、4つの多重経路合成器208A、208B、208C、208D、2つの過速度標本合成器210A、210B、アンテナ・ダイバーシティ合成器212、および図1に関して上述された1倍のチップ速度の非過速度標本処理NLMS等化器112を含む。
信号は、アンテナ202A、202Bによって受信され、個々に標本化器204A、204Bにより、2倍のチップ速度にて標本化される。標本化器204Aは標本化データ列205Aを出力し、これがS/P変換器206Aにより1倍のチップ速度にて、奇数標本化データ列207Aおよび偶数標本化データ列207Bに分割される。標本化器204Bは標本化データ列205Bを出力し、これがS/P変換器206Bにより1倍のチップ速度にて、奇数標本化データ列207Cおよび偶数標本化データ列207Dに分割される。
奇数標本化データ列207Aおよび偶数標本化データ列207Bは、多重経路合成器208A、208Bの個々の1つに供給される。多重経路合成器208A、208Bは個々に、信号データ列207A、207Bの多重経路のまたは遅延した複製を合成する。多重経路合成には、最大比率合成(Maximum Ratio Combining:MRC)を使用できる。多重経路合成された信号データ列209A、209Bは、個々の多重経路合成器208A、208Bにより1倍のチップ速度にて出力され、次に過速度標本合成器210Aに供給される。過速度標本合成器210Aは、多重経路合成信号列209A、209Bを合成し、第1の合成された標本化データ列211Aを1倍のチップ速度にて生成する。
奇数標本化データ列207Cおよび偶数標本化データ列207Dは、多重経路合成器208C、208Dの個々の1つに供給される。多重経路合成器208C、208Dは個々に、信号データ列207C、207Dの多重経路のまたは遅延した複製を合成する。多重経路合成には、MRCを使用できる。多重経路合成された信号データ列209C、209Dは、個々の多重経路合成器208C、208Dにより1倍のチップ速度にて出力され、次に過速度標本合成器210Bに供給される。過速度標本合成器210Bは、多重経路合成信号列209C、209Dを合成し、第2の合成された標本化データ列211Bを1倍のチップ速度にて生成する。
合成された標本化データ列211Aおよび211Bは、アンテナ・ダイバーシティ合成器212によって合成され、アンテナ・ダイバーシティ合成器212の合成された出力214は等化器フィルタ114、および1倍のチップ速度の非過速度標本処理NLMS等化器112のタップ係数発生器116に供給される。
図3Aおよび3Bは、両方併せて、本発明の第3の実施形態により構成された例示的なCDMA受信機300のブロック図である。第3の実施形態は、第1および第2の実施形態のN本アンテナおよびM倍の過速度標本化への拡大であり、ここでNおよびMは正の整数である。CDMA受信機300は、N本のアンテナ3021〜302N、N個の標本化器3041〜304N、N個のS/P変換器3061〜306N(すなわち、分割器(splitter))、N×M個の多重経路合成器30811〜308NM、N個の過速度標本合成器3l0l〜3l0N、アンテナ・ダイバーシティ合成器312、および図1に関して上述された1倍のチップ速度の非過速度標本処理NLMS等化器112を含む。
信号は、アンテナ3021〜302Nによって受信され、M倍のチップ速度にて標本化器3041〜304N、により、個々に(すなわち、第1番目の標本化系列、第2番目の標本化系列、…、第M番目の標本化系列というように)標本化される。
アンテナ3021からの信号の受信に対応して、標本化器3041は標本化データ列3051を発生させ、この標本化データ列3051は、S/P変換器3061(すなわち、分割器)により、1倍のチップ速度にてM個の標本化系列30711〜3071Mに分割される。個々のM個の標本化系列30711〜3071Mのそれぞれの多重経路成分は、多重経路合成器30811〜3081Mの個々の1つにより合成され、個々に過速度標本化列30911〜3091Mを発生させ、それが過速度標本合成器3101に供給される。過速度標本合成器3l01は、過速度標本化列30911〜3091Mを合成された過速度標本化列3ll1に合成し、これが次にアンテナ・ダイバーシティ合成器312に供給される。
アンテナ3022からの信号の受信に対応して、標本化器3042は標本化データ列3052を発生させ、この標本化データ列3052は、S/P変換器3062(すなわち、分割器)により、1倍のチップ速度にてM個の標本化系列30721〜3072Mに分割される。個々のM個の標本化系列30721〜3072Mのそれぞれの全ての多重経路成分は、多重経路合成器30821〜3082Mの個々の1つにより合成され、個々に過速度標本化列30921〜3092Mを発生させ、それが過速度標本合成器3102に供給される。過速度標本合成器3l02は、過速度標本化列30921〜3092Mを合成された過速度標本化列3ll2に合成し、これがアンテナ・ダイバーシティ合成器312に供給される。
アンテナ302Nからの信号の受信に対応して、標本化器304Nは標本化データ列305Nを発生させ、この標本化データ列305Nは、S/P変換器306N(すなわち、分割器)により、1倍のチップ速度にてM個の標本化系列307N1〜307NMに分割される。個々のM個の標本化系列307N1〜307NMのそれぞれの全ての多重経路成分は、多重経路合成器308N1〜308NMの個々の1つにより合成され、個々に過速度標本化列309N1〜309NMを発生させ、それが過速度標本合成器310Nに供給される。過速度標本合成器3l0Nは、過速度標本化列309N1〜309NMを合成された過速度標本化列3llNに合成し、これがアンテナ・ダイバーシティ合成器312に供給される。
アンテナ・ダイバーシティ合成器312は、合成された過速度標本化列3lll〜3llNをアンテナ・ダイバーシティ標本化データ列314にチップ速度にて合成する。アンテナ・ダイバーシティ標本化データ列314は、1倍のチップ速度の非過速度標本処理NLMS等化器112の、等化器フィルタ114およびタップ係数発生器116に入力される。
以上の記述は、逆拡散パイロット信号適応型受信機に関する。代替手段として、受信機は非逆拡散パイロット信号適応型受信機であることができる。そのような場合においては、スクランブル復元された標本の累算は実行されない。
図4は、本発明による、非過速度標本処理を実施するための方法ステップを含む処理400のフロー図である。ステップ402においては、信号がN本のアンテナ3021〜302Nを使用して受信される(Nは正の整数である)。ステップ404においては、受信された信号に基づき、N本のアンテナ3021〜302Nのそれぞれに対してM倍のチップ速度にて標本化データ列3051〜305Nが発生される(Mは正の整数である)。ステップ406においては、それぞれの標本化データ列3051〜305Nは、M個の標本化系列30711〜3071M、30721〜3072M、307N1〜307NMにチップ速度にて分割される。ステップ408においては、それぞれの個々の標本化系列30711〜3071M、30721〜3072M、307N1〜307NMの多重経路成分が合成され、個々の過速度標本化列30911〜3091M、30921〜3092M、309N1〜309NMを発生させる。ステップ410においては、M個の標本化系列30711〜3071M、30721〜3072M、307N1〜307NMに関連付けられた、過速度標本化列30911〜3091M、30921〜3092M、309N1〜309NMが合成され、合成された過速度標本化列3111〜3llNを発生させる。ステップ412においては、N本のアンテナの合成された過速度標本化列3lll〜3llNが合成され、アンテナ・ダイバーシティ標本化データ列314を発生させる。ステップ414においては、等化器フィルタ114によりアンテナ・ダイバーシティ標本化データ列314にチップ速度にて等化が実行される。ステップ416においては、前の繰り返しに対して利用されたフィルタ係数にフィルタ係数修正項134を加算することによって、等化器フィルタのフィルタ係数が調整される。等化器フィルタからの出力を参照信号と比較することにより発生する誤差信号131に応じて、フィルタ係数修正項134は発生する。
本発明が好適な実施形態に関して記述されてきたが、特許請求の範囲において輪郭が描かれているような、本発明の範囲の中の他の変更は当業者にとって自明であろう。
本発明の第1の実施形態により構成された、例示的なCDMA受信機のブロック図である。 本発明の第2の実施形態により構成された、例示的なCDMA受信機のブロック図である。 本発明の第3の実施形態により構成された、例示的なCDMA受信機のブロック図である。 本発明の第3の実施形態により構成された、例示的なCDMA受信機のブロック図である。 本発明によるCDMA受信機において、非過速度標本処理を実施するための処理のフロー図である。

Claims (38)

  1. 号を受信するアンテナと、
    記アンテナに接続され、前記受信された信号に基づいて、Mが1より大きい正の整数であるM倍のチップ速度にて標本化データ列を発生させる標本化器と、
    記標本化データ列を前記チップ速度にてM個の標本化列に分割する前記標本化器に接続される直並列(S/P)変換器と、
    記分割された標本化列を、前記チップ速度にて1つの合成された標本化データ列に合成する合成器と、
    記チップ速度にて前記1つの合成された標本化データ列を処理する等化器と、
    記S/P変換器から出力されたそれぞれの標本化データ列の多重経路のまたは遅延した複製を合成して前記合成器に出力する複数の多重経路合成器と
    を具備することを特徴とする符号分割多元接続(CDMA)受信機。
  2. 前記等化器が
    記1つの合成された標本化データ列をフィルタ係数によって処理する等化器フィルタと、
    記等化器フィルタによる使用のための少なくとも1つのフィルタ係数修正項を発生させるタップ係数発生器と
    をさらに具備することを特徴とする請求項1に記載の受信機。
  3. Mが2に等しく、かつ前記S/P変換器が、前記標本化データ列を奇数標本化データ列および偶数標本化データ列に分割することを特徴とする請求項1に記載の受信機。
  4. 前記フィルタ係数修正項が、逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項2に記載の受信機。
  5. 前記フィルタ係数修正項が、非逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項2に記載の受信機。
  6. 前記タップ係数発生器が、正規化最少2乗平均(NLMS)アルゴリズムを使用して前記フィルタ係数修正項を発生させることを特徴とする請求項2に記載の受信機。
  7. 前記タップ係数発生器が、最少2乗平均(LMS)アルゴリズムを使用して前記フィルタ係数修正項を発生させることを特徴とする請求項2に記載の受信機。
  8. 号を受信する複数のアンテナと、
    記受信された信号に基づいて、Mが1より大きい正の整数であるM倍のチップ速度にて標本化データ列を発生させる複数の標本化器であって、それぞれの標本化器は前記アンテナの特定の1つと関連付けられる標本化器と、
    記標本化データ列を前記チップ速度にてM個の標本化系列に分割する複数の分割器であって、それぞれの分割器が前記標本化器の個々の1つに接続される分割器と、
    々の過速度標本化列を発生させるために、それぞれの個々の標本化系列の多重経路成分を合成する複数の多重経路合成器であって、それぞれの多重経路合成器が、前記過速度標本化列の個々の1つを受け取るように構成される多重経路合成器と、
    記分割器の個々の1つにより発生した前記標本化系列群に関連付けられた前記過速度標本化列群を、1つの合成された過速度標本化列に合成する複数の過速度標本合成器と、
    ンテナ・ダイバーシティ標本化データ列を発生させるために、前記アンテナのそれぞれの前記合成された過速度標本化列を合成するアンテナ・ダイバーシティ合成器と、
    記アンテナ・ダイバーシティ標本化データ列を前記チップ速度にて等化する等化器と
    を具備することを特徴とする符号分割多元接続(CDMA)受信機。
  9. 前記等化器が
    記1つの合成された標本化データ列をフィルタ係数によって処理する等化器フィルタと、
    記等化器フィルタによる使用のための少なくとも1つのフィルタ係数修正項を発生させるタップ係数発生器と
    を具備することを特徴とする請求項8に記載の受信機。
  10. 前記フィルタ係数修正項が、逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項9に記載の受信機。
  11. 前記フィルタ係数修正項が、非逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項9に記載の受信機。
  12. 前記タップ係数発生器が、正規化最少2乗平均(NLMS)アルゴリズムを使用して前記フィルタ係数修正項を発生させることを特徴とする請求項9に記載の受信機。
  13. 前記タップ係数発生器が、最少2乗平均(LMS)アルゴリズムを使用して前記フィルタ係数修正項を発生させることを特徴とする請求項9に記載の受信機。
  14. 前記分割器が直並列(S/P)変換器であることを特徴とする請求項8に記載の受信機。
  15. 等化器フィルタおよびN本のアンテナを含む符号分割多元接続(CDMA)受信機においてチップ・レベル等化(CLE)を実行するとともに、処理速度を下げる方法であって、
    が正の整数である前記N本のアンテナを使用して信号を受信するステップと、
    記N本のアンテナのそれぞれに対して、前記受信された信号に基づいて、Mが1より大きい正の整数であるM倍のチップ速度にて標本化データ列を発生させるステップと、
    記標本化データ列を前記チップ速度にてM個の標本化系列に分割するステップと、
    れぞれの個々の標本化系列の多重経路成分群を、個々の過速度標本化列を発生させるために合成するステップと、
    記標本化系列群に関連付けられた前記過速度標本化列群を、1つの合成された過速度標本化列に合成するステップと、
    記N本のアンテナのそれぞれの前記合成された過速度標本化列を、1つのアンテナ・ダイバーシティ標本化データ列を発生させるために合成するステップと
    を具備することを特徴とする方法。
  16. 記アンテナ・ダイバーシティ標本化データ列について、前記等化器フィルタにより前記チップ速度にて等化を実行するステップと、
    の繰り返しに対して利用されたフィルタ係数にフィルタ係数修正項を加えることにより、前記等化器フィルタのフィルタ係数を調整するステップと
    をさらに具備することを特徴とする請求項15に記載の方法。
  17. 前記フィルタ係数修正項が、逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項16に記載の方法。
  18. 前記フィルタ係数修正項が、非逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項16に記載の方法。
  19. 前記フィルタ係数修正項が、正規化最少2乗平均(NLMS)アルゴリズムを使用して発生されることを特徴とする請求項16に記載の方法。
  20. 前記フィルタ係数修正項が、最少2乗平均(LMS)アルゴリズムを使用して発生されることを特徴とする請求項16に記載の方法。
  21. 信号を受信するアンテナ有する符号分割多元接続(CDMA)受信機と関連して使用される集積回路(IC)であって、
    記アンテナに接続され、前記受信された信号に基づいて、Mが1より大きい正の整数であるM倍のチップ速度にて標本化データ列を発生させる標本化器と、
    記標本化データ列を前記チップ速度にてM個の標本化列に分割する前記標本化器に接続される直並列(S/P)変換器と、
    記分割された標本化列群を、前記チップ速度にて1つの合成された標本化データ列に合成する合成器と、
    記1つの合成された標本化データ列を前記チップ速度にて処理する等化器と、
    記S/P変換器から出力されたそれぞれの標本化データ列の多重経路のまたは遅延した複製を合成して前記合成器に出力する複数の多重経路合成器と
    を具備することを特徴とするIC。
  22. 前記等化器
    記1つの合成された標本化データ列をフィルタ係数によって処理する等化器フィルタと、
    記等化器フィルタによる使用のための少なくとも1つのフィルタ係数修正項を発生させるタップ係数発生器と、
    をさらに具備することを特徴とする請求項21に記載のIC。
  23. Mが2に等しく、かつ前記S/P変換器が、前記標本化データ列を奇数標本化データ列および偶数標本化データ列に分割することを特徴とする請求項21に記載のIC。
  24. 前記フィルタ係数修正項が、逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項22に記載のIC。
  25. 前記フィルタ係数修正項が、非逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項22に記載のIC。
  26. 前記タップ係数発生器が、正規化最少2乗平均(NLMS)アルゴリズムを使用して前記フィルタ係数修正項を発生させることを特徴とする請求項22に記載のIC。
  27. 前記タップ係数発生器が、最少2乗平均(LMS)アルゴリズムを使用して前記フィルタ係数修正項を発生させることを特徴とする請求項22に記載のIC。
  28. 前記ICおよび前記CDMA受信機が無線送受信ユニット(WTRU)に組み込まれることを特徴とする請求項21に記載のIC。
  29. 前記ICおよび前記CDMA受信機が基地局に組み込まれることを特徴とする請求項21に記載のIC。
  30. 信号を受信するN本のアンテナを有する符号分割多元接続(CDMA)受信機に関連して使用される集積回路(IC)であって、
    記受信された信号に基づいて、Mが1より大きい正の整数であるM倍のチップ速度にて標本化データ列を発生させる複数の標本化器であって、それぞれの標本化器は前記アンテナの特定の1つと関連付けられる標本化器と、
    記標本化データ列を前記チップ速度にてM個の標本化系列に分割する複数の分割器であって、それぞれの分割器が前記標本化器の個々の1つに接続される分割器と、
    々の過速度標本化列を発生させるために、それぞれの個々の標本化系列の多重経路成分を合成する複数の多重経路合成器であって、それぞれの多重経路合成器が、前記過速度標本化列の個々の1つを受け取るように構成される多重経路合成器と、
    記分割器の個々の1つにより発生した前記標本化系列群に関連付けられた前記過速度標本化列群を、1つの合成された過速度標本化列に合成する複数の過速度標本合成器と、
    つのアンテナ・ダイバーシティ標本化データ列を発生させるために、前記N本のアンテナのそれぞれの前記合成された過速度標本化列を合成するアンテナ・ダイバーシティ合成器と、
    記アンテナ・ダイバーシティ標本化データ列を、前記チップ速度にて等化する等化器と
    を具備することを特徴とするIC。
  31. 前記等化器
    記1つの合成された標本化データ列をフィルタ係数によって処理する等化器フィルタと、
    記等化器フィルタによる使用のための少なくとも1つのフィルタ係数修正項を発生させるタップ係数発生器と
    をさらに具備することを特徴とする請求項30に記載のIC。
  32. 前記フィルタ係数修正項が、逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項31に記載のIC。
  33. 前記フィルタ係数修正項が、非逆拡散パイロット信号系列に基づいて発生することを特徴とする請求項31に記載のIC。
  34. 前記タップ係数発生器が、正規化最少2乗平均(NLMS)アルゴリズムを使用して前記フィルタ係数修正項を発生させることを特徴とする請求項31に記載のIC。
  35. 前記タップ係数発生器が、最少2乗平均(LMS)アルゴリズムを使用して前記フィルタ係数修正項を発生させることを特徴とする請求項31に記載のIC。
  36. 前記分割器が直並列(S/P)変換器であることを特徴とする請求項30に記載のIC。
  37. 前記ICおよび前記CDMA受信機が無線送受信ユニット(WTRU)に組み込まれることを特徴とする請求項30に記載のIC。
  38. 前記ICおよび前記CDMA受信機が基地局に組み込まれることを特徴とする請求項30に記載のIC。
JP2007540329A 2004-11-08 2005-10-19 チップ・レベル等化受信機の処理速度を下げる方法および装置 Expired - Fee Related JP4564064B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62587004P 2004-11-08 2004-11-08
US11/210,591 US7116705B2 (en) 2004-11-08 2005-08-24 Method and apparatus for reducing the processing rate of a chip-level equalization receiver
PCT/US2005/037536 WO2006052402A1 (en) 2004-11-08 2005-10-19 Method and apparatus for reducing the processing rate of a chip-level equalization receiver

Publications (2)

Publication Number Publication Date
JP2008519556A JP2008519556A (ja) 2008-06-05
JP4564064B2 true JP4564064B2 (ja) 2010-10-20

Family

ID=36316291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007540329A Expired - Fee Related JP4564064B2 (ja) 2004-11-08 2005-10-19 チップ・レベル等化受信機の処理速度を下げる方法および装置

Country Status (9)

Country Link
US (6) US7116705B2 (ja)
EP (1) EP1817849A1 (ja)
JP (1) JP4564064B2 (ja)
KR (2) KR100947001B1 (ja)
CA (1) CA2586999A1 (ja)
MX (1) MX2007005533A (ja)
NO (1) NO20072885L (ja)
TW (3) TWI420863B (ja)
WO (1) WO2006052402A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792037B2 (en) * 2002-02-28 2004-09-14 Interdigital Technology Corporation Apparatus and method of searching for known sequences
US7848463B2 (en) * 2005-04-07 2010-12-07 Qualcomm Incorporated Adaptive time-filtering for channel estimation in OFDM system
US7929597B2 (en) * 2005-11-15 2011-04-19 Qualcomm Incorporated Equalizer for a receiver in a wireless communication system
US8098723B2 (en) * 2006-01-12 2012-01-17 Agere Systems Inc. Receiver employing non-pilot reference channels for equalizing a received signal
KR101389079B1 (ko) * 2007-11-02 2014-04-25 삼성전자주식회사 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한채널 추정을 위한 장치 및 방법
US8626096B2 (en) * 2008-03-24 2014-01-07 Qualcomm Incorporated Methods and apparatus for combining signals from multiple diversity sources
KR20130084029A (ko) * 2012-01-16 2013-07-24 삼성전자주식회사 탭리스 스탠다드 셀을 포함하는 시스템-온-칩의 설계 방법, 설계 시스템 및 시스템-온-칩
US8848775B2 (en) * 2012-08-29 2014-09-30 Intel Mobile Communications GmbH Circuit for signal processing and method performed by such circuit
US20150139366A1 (en) * 2013-11-18 2015-05-21 Qualcomm Incorporated Method and apparatus for enhanced channel estimation using matching pursuit
US20150139367A1 (en) * 2013-11-18 2015-05-21 Qualcomm Incorporated Method and apparatus for enhanced channel estimation using matching pursuit and adaptive cluster tracking

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995024086A2 (en) * 1994-02-25 1995-09-08 Philips Electronics N.V. A multiple access digital transmission system and a radio base station and a receiver for use in such a system
US6487190B1 (en) * 1996-06-27 2002-11-26 Interdigital Technology Corporation Efficient multichannel filtering for CDMA modems
ZA965340B (en) * 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US5912828A (en) * 1995-12-28 1999-06-15 Lucent Technologies Inc. Equalizer filter configuration for processing real-valued and complex-valued signal samples
JPH1141141A (ja) * 1997-05-21 1999-02-12 Mitsubishi Electric Corp スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置
US6097712A (en) * 1997-06-20 2000-08-01 Nortel Networks Limited Multi-carrier CDMA communications systems
US6175588B1 (en) 1997-12-30 2001-01-16 Motorola, Inc. Communication device and method for interference suppression using adaptive equalization in a spread spectrum communication system
JP3678023B2 (ja) * 1998-10-23 2005-08-03 株式会社日立製作所 符号分割多元接続方式移動通信システムにおける通信装置
US6430235B1 (en) * 1998-11-05 2002-08-06 Wireless Facilities, Inc. Non-data-aided feedforward timing synchronization method
JP3764827B2 (ja) * 1999-03-01 2006-04-12 富士通株式会社 マルチキャリアスペクトル拡散通信における受信機、及び受信方法
US6690715B2 (en) * 1999-06-29 2004-02-10 Intersil Americas Inc. Rake receiver with embedded decision feedback equalizer
EP1073210B1 (fr) * 1999-07-30 2007-03-14 Koninklijke Philips Electronics N.V. Appareil de transmission de données par étalement de spectre comportant un récepteur de données
US6714527B2 (en) * 1999-09-21 2004-03-30 Interdigital Techology Corporation Multiuser detector for variable spreading factors
EP1117186A1 (en) * 2000-01-14 2001-07-18 Lucent Technologies Inc. Adaptive code-tracking RAKE receiver for direct-sequence code-division multiple access (cdma) communications
JP3723721B2 (ja) * 2000-05-09 2005-12-07 ペンタックス株式会社 光波測距儀及びaf機能を有する光波測距儀
JP4067755B2 (ja) * 2000-10-24 2008-03-26 三菱電機株式会社 スペクトラム拡散通信システムの受信機
CN1150711C (zh) 2001-08-15 2004-05-19 信息产业部电信传输研究所 自适应预测平滑rake接收方法及接收机
US9236902B2 (en) * 2001-08-28 2016-01-12 Texas Instruments Incorporated Combined equalizer and spread spectrum interference canceller method and implementation for the downlink of CDMA systems
US7154959B2 (en) * 2001-08-29 2006-12-26 Intel Corporation System and method for emulating a multiple input, multiple output transmission channel
US7266146B2 (en) * 2002-06-18 2007-09-04 Ralink Technology, Inc. Symbol-based decision feedback equalizer (DFE) optimal equalization method and apparatus with maximum likelihood sequence estimation for wireless receivers under multipath channels
US7317753B2 (en) * 2002-07-11 2008-01-08 Yang George L Dynamic matched filter bank and its application in multi-channel spread spectrum communication systems
US7302023B2 (en) * 2002-07-25 2007-11-27 Yang George L Application of multipath combiner and equalizer in a multi-channel direct sequence spread spectrum communication system
US20040116077A1 (en) * 2002-08-08 2004-06-17 Kddi Corporation Transmitter device and receiver device adopting space time transmit diversity multicarrier CDMA, and wireless communication system with the transmitter device and the receiver device
US6968001B2 (en) * 2002-08-21 2005-11-22 Qualcomm Incorporated Communication receiver with virtual parallel equalizers
US6904081B2 (en) * 2002-08-30 2005-06-07 Motorola, Inc. Spread spectrum receiver apparatus and method
US20040203812A1 (en) * 2003-02-18 2004-10-14 Malladi Durga Prasad Communication receiver with an adaptive equalizer that uses channel estimation
US6947403B2 (en) * 2003-06-27 2005-09-20 Nokia Corporation Advanced whitener-rake receiver for WCDMA terminal
US7561618B2 (en) * 2004-04-30 2009-07-14 Texas Instruments Incorporated Reconfigurable chip level equalizer architecture for multiple antenna systems
US20060114974A1 (en) * 2004-11-05 2006-06-01 Interdigital Technology Corporation Normalized least mean square chip-level equalization advanced diversity receiver
US7570689B2 (en) * 2005-02-14 2009-08-04 Interdigital Technology Corporation Advanced receiver with sliding window block linear equalizer

Also Published As

Publication number Publication date
US20060098717A1 (en) 2006-05-11
NO20072885L (no) 2007-08-06
TWI313989B (en) 2009-08-21
US7257152B2 (en) 2007-08-14
US20070002935A1 (en) 2007-01-04
US20120195358A1 (en) 2012-08-02
TW200629830A (en) 2006-08-16
US20090316765A1 (en) 2009-12-24
KR100947001B1 (ko) 2010-03-11
JP2008519556A (ja) 2008-06-05
TWI383629B (zh) 2013-01-21
KR20070087143A (ko) 2007-08-27
TW201018150A (en) 2010-05-01
US20070253396A1 (en) 2007-11-01
US7573963B2 (en) 2009-08-11
US7936807B2 (en) 2011-05-03
US7116705B2 (en) 2006-10-03
TW200711403A (en) 2007-03-16
WO2006052402A1 (en) 2006-05-18
US8170083B2 (en) 2012-05-01
CA2586999A1 (en) 2006-05-18
KR20070072933A (ko) 2007-07-06
TWI420863B (zh) 2013-12-21
EP1817849A1 (en) 2007-08-15
US20110206015A1 (en) 2011-08-25
MX2007005533A (es) 2007-08-08

Similar Documents

Publication Publication Date Title
JP4564064B2 (ja) チップ・レベル等化受信機の処理速度を下げる方法および装置
JP4938201B2 (ja) イコライザ及びレイク受信機を用いて変調信号を処理するための方法及び装置
EP1774670B1 (en) Use of adaptive filters in cdma wireless systems employing pilot signals
JP2005323384A (ja) 線形フィルタ等化器
KR100925866B1 (ko) 개선된 채널 추정 lms 등화기
KR100875226B1 (ko) 파일럿-지향형 등화기 및 파일럿/데이터-지향형 등화기
US20060114974A1 (en) Normalized least mean square chip-level equalization advanced diversity receiver
US8671128B1 (en) Method and apparatus for a finite impulse response filter
JP4815638B2 (ja) 無線通信システムのためのマルチユーザ等化方法及び装置
CN101416408A (zh) 降低晶片级等化器接收器处理速率的方法及装置
EP1279240A1 (en) Channel estimator for a pipelined interference cancellation apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100701

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees