KR101389079B1 - 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한채널 추정을 위한 장치 및 방법 - Google Patents

코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한채널 추정을 위한 장치 및 방법 Download PDF

Info

Publication number
KR101389079B1
KR101389079B1 KR1020070111428A KR20070111428A KR101389079B1 KR 101389079 B1 KR101389079 B1 KR 101389079B1 KR 1020070111428 A KR1020070111428 A KR 1020070111428A KR 20070111428 A KR20070111428 A KR 20070111428A KR 101389079 B1 KR101389079 B1 KR 101389079B1
Authority
KR
South Korea
Prior art keywords
value
average
channel
average value
signal
Prior art date
Application number
KR1020070111428A
Other languages
English (en)
Other versions
KR20090045544A (ko
Inventor
바실리
오현석
백경현
유현석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070111428A priority Critical patent/KR101389079B1/ko
Publication of KR20090045544A publication Critical patent/KR20090045544A/ko
Application granted granted Critical
Publication of KR101389079B1 publication Critical patent/KR101389079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/216—Code division or spread-spectrum multiple access [CDMA, SSMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0204—Channel estimation of multiple channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 도플러 추정에 관한 것으로 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한 채널 추정 장치에 있어서 다중 경로 채널 정보 및 제 1 필터링 된 신호를 기반으로 수신기의 이동 스피드를 검출하고, 상기 이동 스피드에 따른 스피드 모드를 제공하는 도플러 추정기와 상기 도플러 추정기가 제공한 스피드 모드에 따라 상기 다중 경로 채널 정보 및 상기 제 1 필터링 된 신호에 대해 등화기능을 수행하는 채널등화기를 포함하는 것으로 여러 종류의 다른 속도 모드를 검출하여, 채널 등화기에서 적응적으로 스텝 크기를 이용할 수 있게 함으로써, 코드 분할 다중화 기반의 시스템에서 성능을 향상시킬 수 있는 이점이 있다.
Figure R1020070111428
이동통신, 페이딩, 채널 추정, 도플러 확산, 코드 분할 멀티플렉싱(CDM), 위성 디지털 미디어 방송(S-DMB).

Description

코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한 채널 추정을 위한 장치 및 방법{APPARATUS AND METHOD FOR CHANNEL ESTIMATION USING DOPPLER ESTIMATION IN CODE DIVISION MULTIPLEXING SYSTEM}
본 발명은 코드 분할 다중화 방식을 사용하는 이동 통신 또는 방송 시스템에서 도플러 효과를 이용한 속도 추정 값을 반영하여 채널 추정을 수행하는 장치 및 방법에 관한 것이다.
이동 통신 시스템 또는 방송 시스템에서, 수신기의 성능을 최적화하기 위해서는, 모든 경우에 대해 가상적으로나마 채널 추정을 수행해야 한다.
수신기는 송신기와는 달리, 이동하기 때문에, 정확한 채널 추정을 수행하는 것은 곤란하다. 이동하거나 빠른 페이딩채널(Fast Fading Channel)에 대해서는 정적이거나 느린 페이딩 채널(Slow Fading Channel)에 비해서 채널 수정을 좀더 빨리 수행해야 한다. 즉, 채널 추정은 수신기의 이동속도에 따라 적응적으로 수행되어야 한다. 그리고, 속도 추정을 위해서는 무선 신호 전파에 따른 도플러 효과가 사용될 수 있다.
전통적으로, 통신 시스템에서, 도플러 추정은 중심 주파수에 대한 도플러 주파수의 시프트(Shift)를 기반으로 한다. 그리고, 이것은 자유로운 공간 채널에 대해서는 더욱 잘 적용될 수 있다.
하지만, 현재의 이동통신 시스템은 다중 경로 환경 하에서 동작하고 있다. 따라서, 도플러 확산에 대해 더욱더 관심이 집중되고 있다. 도플러 확산 또는 최대 도플러 주파수(Fd)는 하기 <수학식 1>과 같이 송신기 또는 수신기의 속도(v)에 비례한다.
Fd = Fc * v/c,
여기서, Fc 는 중심 또는 반송 주파수이고, v는 속도이고, c는 진공에서의 전자기파의 전파 속도이다.
다중 경로 환경으로 인해, 수신 신호는 페이딩을 겪는다. 상기 페이딩은 시간에 대한 수신 신호 전력의 분산(variation of the received signal power with time)으로 정의된다. 그리고, 상기 페이딩은 전송 매체 또는 신호 전송 경로의 변화로 인해 야기된다.
도플러 확산에 기반한 두 가지 타입의 페이딩이 있다, 첫 번째 페이딩은 빠른 페이딩(Fast fading (high Doppler spread))이다. 상기 빠른 페이딩은 코헤런드 시간(coherence time)이 심볼 구간(symbol period)보다 작고, 채널 변화가 기저대역 신호의 변화보다 빠른 경우의 페이딩을 나타낸다.
두 번째 페이딩은 느린 페이딩(Slow fading (low Doppler spread))이다. 상기 느린 페이딩은 코헤런드 시간(coherence time)이 심볼 구간(symbol period)보다 크고, 채널 변화가 기저대역 신호의 변화보다 느린 경우의 페이딩을 나타낸다.
위성 디지털 미디어 방송 시스템(S-DMB system)은 수신기가 최대 200 Km 정도의 속도로 이동할 경우에도 안정적으로 상기 수신기가 방송 신호를 수신할 수 있는 시스템이어야 한다. 그리고, 직접 확산 기술(DSSS:Direct-Sequence Spread Spectrum)을 사용하는 상용 CDMA 시스템에서는, 레이크(Rake) 수신기를 사용한다.
효율적으로 동작하기 위해서, 상기 레이크 수신기는, 채널 임펄스 응답을 우수하게 추정해야 한다. 그리고, 이것은 일반적으로 채널 사운딩(Channel Sounding)에 의해 달성된다.
하지만, 상기 레이크 수신기의 성능은 채널에서의 다중 접속 간섭(MAI:Mutiple Access Inteference)으로 인해 감소할 수 있다. 그리고, 상기 다중 접속 간섭은 다른 위성 디지털 미디어 방송 시스템의 갭 필터로부터의 신호에 의해 발생할 수 있다. 예를 들어, 방송 신호를 반복하여 전송하는 리피터(Repeater)는 동시에 다른 지연을 가지는 다중 신호를 생성한다.
상기 다중 간섭을 효과적으로 극복하기 위해서, 전형적인 레이크 수신기 구조는 칩 등화기(Chip Equalizer)구조로 변경되어야 한다. 그리고 상기 칩 등화기 구조는 적응적으로 스텝 크기를 갱신하는 도플러 추정이 필요로 한다.
하지만, 현재까지의 넓은 범위의 속도에 대해 추정이 가능한 도플러 추정기는 구현하기에 너무나 복잡하고, 이동성을 지니는 장치에 아주 큰 전력을 소모하게 하는 문제점이 있다. 또는, 코드 분할 다중화 시스템의 구조에 적합하지 않는 문제점이 있다.
본 발명의 목적은 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한 채널 추정을 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 코드 분할 다중화 방식을 사용하는 이동통신 시스템 및 방송 시스템에서 도플러 효과를 이용하는 속도를 추정하여 칩 등화기(Chip Equalizer)의 스텝 크기를 적응적으로 갱신함으로써 채널 추정을 수행하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 코드 분할 다중화 방식을 사용하는 이동통신 시스템 및 방송 시스템에서 칩 등화기의 스텝 크기를 적응적으로 갱신함으로써 비트 에러율을 향상시키는 채널 추정 장치 및 방법을 제공함에 있다.
본 발명의 목적을 달성하기 위한 본 발명의 제 1 견지에 따르면, 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한 채널 추정 장치에 있어서 다중 경로 채널 정보 및 필터링 된 신호를 기반으로 수신기의 이동 스피드를 검출하고, 상기 이동 스피드에 따른 스피드 모드를 제공하는 도플러 추정기와 상기 도플러 추정기 가 제공한 스피드 모드에 따라 상기 다중 경로 채널 정보 및 상기 필터링 된 신호에 대해 등화기능을 수행하는 채널등화기를 포함하는 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 본 발명의 제 2 견지에 따르면, 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한 채널 추정 방법에 있어서 다중 경로 채널 정보 및 필터링 된 신호를 기반으로 수신기의 이동 스피드를 검출하고, 상기 이동 스피드에 따른 스피드 모드를 제공하는 도플러 추정 과정과 상기 스피드 모드에 따라 상기 다중 경로 채널 정보 및 필터링 된 신호에 대해 등화기능을 수행하는 과정을 포함하는 것을 특징으로 한다.
본 발명은 여러 종류의 다른 속도 모드를 검출하여, 채널 등화기에서 적응적으로 스텝 크기를 이용할 수 있게 함으로써, 코드 분할 다중화 기반의 시스템에서 성능을 향상시킬 수 있는 이점이 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하, 본 발명은 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한 채 널 추정을 위한 장치 및 방법에 대해 설명할 것이다.
도 1은 본 발명의 실시 예에 따른 도플러 추정기를 이용한 코드 분할 멀티플렉싱 시스템의 블록 구성을 도시한 것이다.
상기 도 1을 참조하면, 수신신호는 처음, RF(Remote Frequency)단에서 처리된다 그리고, I(In-phase)와 Q(Quadrature) 요소로 나누어지고, 디지털 아날로그 변환 과정과, SRRC(Square-Root Raised Cosine) 필터링을 거친다.
다중경로 채널 프로파일에 대한 정보를 얻기 위해서, 검색기(Searcher)(110)가 사용된다. 상기 검색기는 다중 하이포씨시스 테스트(hypothesis testing)를 거친 역확산 코릴레이터 또는 정합 필터를 기반으로 한다. 어느 쪽이던지, 파일롯 통신 채널의 직접 사운딩(direct sounding)을 위해 그리고 신호 전력의 대부분을 포함하는 경로에 관한 정보를 제공하기 위해 채널(PCH:Pilot Channel)의 파일롯 심볼을 사용한다.
도플러 추정기(120)은 수신기의 이동 속도를 추정하고 하기에서 자세히 설명될 것이다.
채널 등화기(130)는 수신한 신호의 왜곡을 보상하는 등화기능을 수행한다. 그리고, MRC(Maximum Ration Combining) 또는 병합기(140)는 수신한 신호에 대해 다이버시티 컴바이닝을 수행하고 코드 분할 멀티플렉싱 역환산기로 출력한다.
위성 디지털 미디어 방송의 파일롯 채널과 방송 채널(BCH:Broadcasting Channel)은 코드 분할 멀티플렉싱(CDM:Code Division Multiplexing)을 이용하여 믹 싱된다. 경로 탐색 분석의 정확성을 높이기 위해, 파일롯 채널은 방송 채널보다 신호 전력이 더 크다(실질적으로 5dB 정도 차이가 있다).
상기 파일롯 심벌은 32비트의 "1"을 포함하고, 도 10과 같이 파일롯 채널에서 파일롯 채널 데이터 이전의 매 타임 슬롯에 삽입된다.
파일롯 채널 타임 슬롯은 확산 전에는 64 비트로 구성된다. 파일롯 채널에 대한 확산 팩터(Spreading Factor, a.k.a. processing gain)는 64비트이다. 따라서, 파일롯 채널 타임 슬롯의 듀레이션(duration)은 4096칩이다.
파일롯 채널의 신호 처리는 방송채널의 신호 처리와 유사하지만, 변조 형식을 BPSK(Binary Phase Shift Keying)를 사용하고, 0번 왈시 코드(Walsh code Wal[0])를 사용한다.
상기 검색기(110)의 구조는 다중 하이포씨시스 테스트(hypothesis testing)을 가진 역확산 코릴레이터라고 가정한다. 각각의 하이포씨시스는 하나의 코드분할 칩 멀티플렉싱 시프트 코릴레이터(CDM chip-shifted correlator)의 출력을 기반으로 한다.
그리고, 상기 코드분할 멀티플렉싱 칩 시프트 코릴레이터는 알려진 PN 시퀀스(Pseudo Noise Sequence)과 파일롯 채널의 0번 왈시 시퀀스(Walsh sequence Wal[0])을 기반으로 한다.
실제적으로, 복잡도와 처리 시간에 주력하는 검색기를 구현하는 방법은 다양하다. 검색기의 처리 시간은 분석 윈도우의 크기(2048(또는작은)PS chips), 스피드 옵션(1x or more)에 의존한다. 초기 검색시간은 예를 들어, 4096 1/2-칩 하이포씨 시스(4096 1/2-chip hypothesis)인 관계로 길다. 그리고 정상적인 동작은 일반적으로 작은 크기의 분석 윈도우의 크기에서 빨리 수행된다.
해석가능한 3 패스 채널 모델을 가정할 경우, 상기 검색기(110)의 출력은 도 11에 도시되어 있다. 상기 검색기(110)의 출력은 모든 PN 칩 듀레이션(PN-chip duration)을 기반으로 하는 4096 1/2-칩 하이포씨시스(4096 1/2-chip hypothesis)을 포함한다. 보다 명확한 도면을 위해서, 코릴레이터의 출력에서 전력을 주로 포함하는 부분을 도 12와 같이 확대할 수 있다.
초기 경로 설정(initial path setup)에 대해 상기 검색기(110)으로부터 상당한 코릴레이션 출력 값을 얻을 수 있다. 그리고, 선택한 신호 경로에 대해 코릴레이션 값을 추적하는 전용 코릴레이터를 사용할 수 있다. 상기 전용 코릴레이터에 필요한 파라미터는 칩 오프셋(chip-offset)이다. 상기 칩 오프셋은 칩 위치(chip position)라고도 할 수 있고, 상기 검색기로부터의 코릴레이션 피크 값에 해당한다.
시간에 따른 다중 경로 프로파일의(multipath profile) 변화로 인해, 상기 검색기의 경로 정보를 갱신할 필요가 있다. 이러한 갱신은, 경로 프로파일의 변화가 매우 느리기 때문에, 몇 초에 한번 또는 빈도 수가 더 낮게 수행될 수 있다.
도 13에서와 같이 경로 프로 파일의 변화는 시간에 따라 상당할 수 있고 또는 느릴 수 있다. 그리고, 검색기로부터의 주기적인 경로 갱신을 통해 변할 수 있다. 상기 도 13에 도시된 데이터는 또한 타이밍 드리프트(timing drift)를 나타낸다. 상기 타이밍 드리프트는 실제 시스템에서 해당 수신기의 로컬 오실레이터의 낮 은 안정성으로부터 발생 될 수 있다. 이러한 타이밍 드리프트는 적합하게 설계된(AFC:Automatic Frequency Control)를 사용할 경우, 제거될 수 있다.
도 14의 시간에 따른 코릴레이터 출력 값의 변화에서는, 3 패스 채널모델이 사용된다. 경로가 정해진 코릴레이터의 출력은 시간에 따라 대략 단말의 이동에 의해 야기되는 페이딩 율(Doppler fading rate)에 비례하게 변동하는 변동율에 의해 변동한다.
2.6GHz 반송파 및 200Km/h의 속도의 이동에 의해, Fd의 값은 490Hz 정도로 높다. 페이징 채널의 데이터 율이 490Hz의 도플러 주파수에 대해 256kbps인 경우에는, 신호가 피크치에서 바닥치로 페이드하는 시간 동안 또는 4.08 타임슬롯 동안에 261.2 비트가 전송된다.
저속에 대해 믿을 수 있는 속도 추정 결과를 얻기 위해서, 제안된다. 파일롯 채널의 많은 타임 슬롯에 대해 축적 과정 및 평균 과정을 수행할 것이 제안된다.
예를 들어, 추정 해상도를 1km/h 까지 하기 위해서는 816 타임 슬롯 이상에 대해 분석을 해야할 필요가 있다.
구현 관점에서는, 만약, 1024/512/256 타임 슬롯이 분석에 사용된다면, 각각, 0.84/1.68/3.36 km/h 에 해당하는 해상도를 얻을 수 있다.
분석 시간에 대한 정확한 선택은 구분가능한 스피드 모드의 수 및 스피드 임계 값들에 대한 정해진 수에 대한 결과의 정확도를 함께 고려하여야 한다. 대부분의 경우, 2 또는 3 개의 모드가 충분하다고 고려된다.
예를 들어 3 모드의 경우, 정적인 모드, 천천히 이동하는 모드(50~70 km/h 이하), 빨리 이동하는 모드(50~70 km/h 이상)가 될 수 있다. 하지만, 상기 모드는 구현 이슈이므로, 다른 어떤 모드도 본 발명에서 가능하다.
스피드 추정에 대해 제시하는 측정 방법은 싱글-크로싱(Single-Crossing)의 평균한 최대 길이를 구하는 것이다. 상기 싱글-크로싱은 경로가 정해진 전용 코릴레이터(path-dedicated (single-hypothesis) correlator) 출력 값의 평균값에 대한 것이다.
상기 출력 값의 평균값은 4096 1/2-chip window(1 타임 슬롯)에 대해 구한 것이다. 그리고, 상기 4096 1/2-chip window (1 타임 슬롯)에 대해 2048 칩(1 파일롯 심볼)과 평균한 프레임과 결정 임계 값의 조절 가능한 크기에 대한 코릴레이션이 수행된다.
움직이는 채널이라는 조건에서, 코릴레이터의 출력의 예는 도 15에 나타나 있다. 상기 도 15는 낮은 속도에서의 경우이다. 싱글-크로싱의 길이의 예는 도 16에 2 가지의 경우(25km/h, 50km/h)로 나타나 있다.
싱글-크로싱 길이의 평균 값의 분포는 도 17에 나타나 있다. 도플러 추정 측정 곡선은 도 18에 나타나 있다. 상기 도 18은 스피드가 0 에서 200 km/h 사이에 관한 것으로, 4 가지의 경우(SNR(Signal to Noise Ratio) = 10 dB (high SNR), 5 dB, 0 dB and -2 dB (low SNR) 가 고려된다.
평균 프레임(Averaging Frame)이 256 타임 슬롯으로 구성된 측정에 사용된다. 16 평균 프레임이 최종 평균에 사용된다. 일부의 성능감소가 속도가 120km.h 일때, 낮은 SNR(-2dB)에서 나타나지만, 이러한 성능 감소는 상기 평균 프레임의 수, 또는, 타임 슬롯의 수 또는 상기 평균 프레임 및 상기 타임 슬롯의 수를 증가함으로써 극복될 수 있다.
본 발명의 방법은 적합한 설계 파라미터를 선택함으로써 조절가능한 정확도를 가진 도플러 추정을 이용하여 200km/h까지의 속도를 검출하는 것이 가능하다.
상기 설계 파라미터는 타임 슬롯의 수(Nts), 평균 프레임의 수(Naf), 결정 임계값과 하기에서 설명될 값들을 포함한다.
도 2는 본 발명의 실시 예에 따른 도플러 추정기의 블록 구성을 도시한 도면이다.
상기 도 2를 참조하면, 안테나 선택기(210)는 검색기 출력 분석기(220)로부터의 안테나 인덱스 정보를 기반으로 안테나 1 또는 안테나 2의 경로로부터 I와 Q신호를 선택한다.
상기 검색기 출력 분석기(220)는 안테나 인덱스 정보를 상기 안테나 선택기(210)로 출력한다. 그리고, 상기 검색기 출력 분석기(220)는 PN & Walsh 생성기(240)로 칩 오프셋 정보를 출력한다. 그리고, 상기 검색기 출력 분석기(220)는 상기 PN & Walsh 생성기(240) 및 코릴레이션 신호 출력의 제곱 크기(squared magnitude) 계산기(230)로 공급할 회로 내의 클럭 신호("on-time" or "1/2 chip late")를 선택한다.
상기 코릴레이션 신호 출력의 제곱 크기 계산기(230)는 코릴레이션 신호 출력의 제곱 크기를 계산한다. 상기 코릴레이션 신호 출력의 제곱 크기 계산기(230) 로 입력되는 신호는 상기 안테나 선택기(210), 상기 PN & Walsh 생성기(240)로부터의 신호와 클럭 신호(Fchip, Fbit, Fts)등 이다.
상기 코릴레이션 신호 출력의 제곱 크기 계산기(230)는 매 타임 슬롯마다 출력 값을 메모리(250) 및 평균 값 및 평균 범위 비교부(260)로 제공한다.
상기 코릴레이션 신호 출력의 제곱 크기 계산기(230)는 I 신호 및 Q 신호의 경로에서, 곱셈기(231)와 축적기(232)를 포함한다. 상기 곱셉기와 출력기는 각각 연관되는 각각의 비트(64 chip)의 시간 간격에 대해 코릴레이션을 수행하는 코릴레이터, Fts 클럭 주파수(64 비트)에서 축적과 함께 제곱을 하는 제곱기(SQR)와 덧셈기로 구성된다.
상기 PN & Walsh 생성기(240)는 상기 검색기 출력 분석기(220)로부터의 칩 오프셋 정보 입력과 EPOCH 신호 입력 및 상기 검색기 출력 분석기(220)로부터의 클럭 신호(Fchip) 입력과 해당 주파수 디바이더(202, 204)로부터의 클럭 신호입력을 이용한다. 그리고 상기 PN & Walsh 생성기(240)는 칩 오프셋 시작 위치로 조절된 병합 PN & Walsh 시퀀스을 출력한다.
상기 메모리(250)는 샘플 메모리 버퍼이다. 상기 메모리(250)에서 메모리 깊이(depth)는 Nts 샘플을 포함하는 1 평균 프레임(AF)이다. 클록 주파수는 Fts이다. 상기 메모리(250)의 출력은 최대 길이 카운터(270)로 향한다.
평균값 및 범위값 비교부(260)는 상기 코릴레이션 신호 출력의 제곱 크기 계산기(230)로부터의 출력 값을 입력받아 평균 값 및 범위 값을 계산하여 비교한다. 상기 평균값 및 범위값 비교부(260)의 출력 값은 매 평균 프레임마다 상기 최대 길 이 카운터(270)로 제공된다.
상기 최대 길이 카운터(270)는 상기 평균값 및 범위값 비교부(260)로부터의 평균값 보다 큰 샘플 수를 계속적으로 카운트하고 저장한다. 그리고 매 평균 프레임에 대해 최대 길이 카운트 값을 출력한다. 이러한 동작은 평균-범위 비교 과정에서 실질적인 임계값이 상기 평균값 및 범위값 비교부(260)에서 생성될 수 있을 때 가능하다.
상기 NAF 프레임에 대한 평균부(280)는 상기 최대 길이 카운터(270)로부터의 신호를 기반으로 하여 외부 레지스터에 저장된 평균 프레임(NAF) 선택적 수를 이용하여 평균 최대 길이 카운트에 대한 계산을 수행한다. 계산한 최대 길이 카운트에 대한 평균 값은 비교기(290)로 출력된다.
상기 비교기(290)는 상기 NAF 프레임에 대한 평균부(280)로부터의 최대 길이 카운트에 대한 평균값을 임계값(또는 3 또는 이상의 스피드 모드의 검출일 경우의 스피드 모드의 값)과 비교한다. 상기 임계값은 임계값 레지스터(296)에 저장되어 있다(외부요소). 비교 결과는 스피드 모드 레지스터(298)에 저장된다.
도 3은 본 발명의 실시 예에 따른 확산 시퀀스 생성기를 도시한 것이다.
상기 도 3을 참조하면, 각각 64 비트 길이의 64 Walsh 코드들과 절단된(Truncated) M 시퀀스들이 위성 디지털 미디어 방송 규격에 각각 시그니처 시퀀스(signature sequences)과 확산 시퀀스(spreading sequence)로 채택되었다.
파일롯 채널에 대해서는 첫 번째 Walsh 시퀀스(Wa[0])가 사용된다.상기 첫 번째 Walsh 시퀀스(Wa[0])는 64 비트의 "0"으로 구성된다. 2048칩 길이의 확산 시퀀스(half-TS duration, exactly one Pilot Symbol)는 12 스테이지 피드백 시프트 레지스터 시퀀스 생성기 다항식(하기 <수학식 2> 참조)을 이용하여 생성한 4096 칩 길이의 최대 길이 시퀀스(Maximum Length Sequence)을 절단함으로써(truncating) 획득된다. 상기 12 스테이지 피드백 시프트 레지스터 시퀀스 생성기 다항식의 초기 비트 패턴은 LSB{101001000001}MSB (A41 HEX)이다.
Figure 112007078934855-pat00001
상기 G(x)는 확산 시퀀스를 나타낸다.
상기 시그니처 시퀀스는 상기 확산 시퀀스에 의해 바이너리 변조된 것이다. 결과 PN 시퀀스는 선택된 안테나 경로 상의 I 와 Q 신호가 곱해진 양극성 데이터 ±1’로 구성된다. 이는 PN 시퀀스와 I/Q 채널 신호의 사인 비트(sign bit)에 대해 배타적 OR(XOR) 연산을 수행함으로써 간단히 구현할 수 있다.
채널 프로파일의 변화로 인해, 선택한 칩 위치(칩 오프셋)이 시간에 따라 변할 수 있다. 이러한 칩 위치는 매 평균 프레임마다 도 4를 이용하면 보상될 수 있다.
도 4는 본 발명의 실시 예에 따른 PN & Walsh 시퀀스 생성기를 도시한 것이다.
상기 도 4를 참조하면, 'GlobEpoch' 신호가 PN 생성기의 초기화를 위해 사용된다. 'locEpoch' 신호가 초기화 및 확산 시퀀스 생성기 및 Walsh 신호 생성기 모두의 칩 위치 보상을 위해 사용된다.
Fchip_0는 기본적인 칩 클럭 신호이고, Fchip_1는 ½-chip 지연을 가진 칩 클럭 신호이다(위성 디지털 미디어 방송 시스템에서의 클럭 주파수는 16,384MHz 이다). 상기 도 2의 검색기 정보 레지스터(292)에서는, 주파수 신호들 사이의 선택은 "on time" 및 1/2 chip late”을 나타내는 정해진 비트를 이용하여 매 평균 프레임마다 수행된다.
확산 시퀀스는 상기 도 14에서의 이진 형식과 같이 A41 HEX 값을 가지고 초기화된다. 본 발명의 방법을 이용한 칩 위치 보상에 대한 지연은 하나의 파일롯 심볼 길이(Half-Time Slot)이다.
상기 PN 확산순열생성기(445)로 입력되는 초기화 신호는 카운터(410)로 입력되는 GlobEpch 신호가 여러 단계(415, 420, 425)를 거쳐 입력된다.
활성화(enable) 신호에 의해 카운터(410, 435), PN 확산순열생성기(445)가 동작하고 0 번 왈시코드(440) 값이 출력된다. 그리고 병합기(450)에 의해 상기 PN 확산순열생성기(445)가 출력한 확산순열과 0번 왈시코드가 더해져서 출력된다.
본 발명은 각각의 스텝마다 두 개의 방식 중 하나를 이용하여 평균값을 계산한다.
도 5는 본 발명의 실시 예에 따른 방법 1에 대한 블록 구성을 도시한 것이 다.
상기 도 5를 참조하면, 방법 1은 평균 값의 변화된 크기에 적응할 수 있다. 각각의 스텝에서 평균 값은 하기 <수학식 3>를 이용하여 구한다.
Figure 112007078934855-pat00002
여기서, Elast (x) 는 이전 스텝에서 계산한 평균 값이다. 첫 번째 스텝에서는 Elast(x)=0 이다. last_count 는 이전의 스텝 번호이다. 초기값으로 last_count = 0 이다. new_count 는 현재의 스텝 번호이다. 초기값으로 new_count = 1 이다. new_entry는 현재의 입력 샘플번호이다.
FTS 는 1 TS에 대한 클럭 주파수이다. FAF는 1 평균 프레임에 대한 클록 주파수를 나타내고 하기 <수학식 4>을 이용하여 구한다.
Figure 112007078934855-pat00003
FTS 는 1 TS에 대한 클럭 주파수이다. FAF는 1 평균 프레임에 대한 클록 주파수이다.
상기 last count 값이 곱셈부(520)에서 지난 스텝의 Elast (x) 과 같이 곱해진다. 이후, 합산부(525)에서 상기 new_entry(iNewSample)의 값이 합산되고, 나눗셈 부(530)에서 상기 <수학식 2>의 분자/분모를 이용한 나눗셈 과정이 수행된다. 상기 인크리멘트 카운터(505)는 new_count 값을 상기 나눗셈부(530)으로 제공한다.
도 6은 본 발명의 실시 예에 따른 방법 2에 대한 블록 구성을 도시한 것이다.
상기 도 6을 참조하면, 두 번째 방법은 입력 데이터의 크기가 고정되면, 평균 값은 하나의 더 큰 크기의 축적기 및 하나의 고정된 크기 분할기(size divider)를 이용하여 계산하는 방법이다.
입력 데이터의 크기가 2n일 경우, 하기 <수학식 5>와 같이 나눔연산은 축적 결과의 n 비트의 절삭으로 줄어들 수 있다.
Figure 112007078934855-pat00004
여기서, NTS는 샘플의 수이고, Si는 i번째 샘플의 값을 나타낸다.
축적기(610)에서 상기 <수학식 4>의 합산 연산이 수행되고 나눗셈부(620)에서 상기 NTS 의 나눗셈 연산이 수행된다. 이후, 클럭에 맞게(630) 평균값이 출력된다.
상기 방법 2는 상기 방법 1 보다 간단하지만, 실제적인 하드웨어 구현시에는 하드웨어 복잡도에 대한 분석에 따라, 상기 방법 1 또는 상기 방법 2를 선택할 수 있다.
본 발명에서, 범위 값은 다음과 같이 계산된다. 첫 번째로 모든 평균 프레임에 대한 샘플의 최대 및 최소값을 구한다. 두 번째로, 상기 최대값에서 상기 최소 값을 감산한다.
이후, 범위 및 평균값에 대해 비교과정을 수행한다. 만약, 상기 범위 값이 상기 평균값보다 클 경우, 상기 최대값 카운트가 활성화된다. 상기 범위 값이 상기 평균 값보다 크지 않을 경우, 채널 상태는 정적이고, 스피드 모드 레지스터가 이에 따라 설정된다.
경로가 정해진 코릴레이션 출력의 평균값에 대한 싱글-크로싱의 길이의 존속에 대한 분포가 도 16에 나타나있다. 상기 도 16은 최대 길이 계산기를 이용한다.
도플러 추정에 대한 모든 분포를 사용하는 것이 가능하다면, 싱글-크로싱의 최대 길이를 실지로 매 평균 프레임이 대해 발견하는 것이 가능하다.
도 7은 본 발명의 실시 예에 따른 최대 길이 계산기의 블록 구성을 도시한 것이다.
상기 도 7을 참조하면, 새로운 입력 샘플(엔트리) 값과 평균값을 비교하고710) 정해진 길이만큼 이를 반복한다(720). 이중 가장 큰 최대 길이를 출력한다(720).
도 8은 본 발명의 실시 예에 따른 NAF 프레임에 대한 평균부의 블록 구성을 도시한 것이다.
상기 도 8을 참조하면, 축적기(810)에 상기 최대 길이 계산기의 출력 값이 저장된다. 이후 NAF에 대해 평균값을 계산한 후(815), 이 값이 출력된다.
상기 도 2에서 메모리(250)의 크기를 줄이기 위해서, NAF(number of AF)에 대해 평균을 취하는 것이 가능하다. 현재의 스피드 모드를 좀더 정확이 구분하기 위해서는 더 많은 NAF에 대해 평균을 구하는 것이 필요하다.
도 9는 본 발명의 실시 예에 따른 도플러 추정을 이용하여 속도를 검출하여 채널 추정을 수행하는 과정을 도시한 도면이다.
상기 도 9를 참조하면, 패스(안테나 패스)선택, 패스 검색기로부터 선택한 패스에 오프 셋을 획득하고, 획득한 칩 오프셋에 따라 PN 순열값을 조절한다(905 단계).
이후, PN&Walsh 역확산 출력 값을 I와 Q채널에 대해 계산한다(910 단계).
이후, I와 Q채널에 대해 상기 역확산 출력값을 그리고 2048칩(1 파일롯 심볼 듀레이션)동안 축적한다(915 단계).
이후, I와 Q채널에 대해 norm 값을 계산한다(920 단계).
만약, 현재 TS 번호가 NTS 보다 큰 경우, 새롭게(가장 최근에) 계산한 Norm 값을 저장한다. 그리고 전술한 방법 1에서의 새 평균 값을 계산한다(920 단계). 이후, 상기 910 단계부터 다시 반복한다.
만약, 현재 TS 번호가 NTS 보다 작은 경우, 방법 1에서의 평균 값 계산을 종료하거나, 방법 2에서의 평균 값과 범위 값을 계산한다(935 단계).
이후, 평균 값에 대한 최대 싱글-크로싱의 길이를 계산하고(940 단계), 현재 평균 프레임의 수가 NTS 보다 작은 경우(945 단계), 속도 측정값을 축적하고(955 단계), 상기 905 단계부터의 과정을 반복한다.
만약, 상기 현재 평균 프레임의 수가 NTS 보다 큰 경우945 단계), 측정 값의 평균을 구하고, 임계값에 따라 속도 추정값을 갱신하여 채널등화기로 출력한다(950 단계).
본 발명을 3 패스 채널 모델에 적용한 결과와, TU6 채널 모델(standardized 6-path model of mobile communications)에 적용한 결과와, 10 패스 채널 모델에 적용한 결과는 본 발명의 도플러 추정기의 효과가 효율적이라는 것을 알 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 실시 예에 따른 도플러 추정기를 이용한 코드 분할 멀티플렉싱 시스템의 블록 구성을 도시한 도면,
도 2는 본 발명의 실시 예에 따른 도플러 추정기의 블록 구성을 도시한 도면,
도 3은 본 발명의 실시 예에 따른 확산 시퀀스 생성기를 도시한 도면,
도 4는 본 발명의 실시 예에 따른 PN & Walsh 시퀀스 생성기를 도시한 도면,
도 5는 본 발명의 실시 예에 따른 방법 1에 대한 블록 구성을 도시한 도면,
도 6은 본 발명의 실시 예에 따른 방법 2에 대한 블록 구성을 도시한 도면,
도 7은 본 발명의 실시 예에 따른 최대 길이 계산기의 블록 구성을 도시한 도면,
도 8은 본 발명의 실시 예에 따른 NAF 프레임에 대한 평균부의 블록 구성을 도시한 도면,
도 9는 본 발명의 실시 예에 따른 도플러 추정을 이용하여 속도를 검출하여 채널 추정을 수행하는 과정을 도시한 도면,
도 11은 본 발명의 실시 예에 따른 검색기의 출력을 도시한 도면,
도 12는 본 발명의 실시 예에 따른 코릴레이터의 출력에서 전력을 주로 포함하는 부분을 도시한 도면,
도 13은 본 발명의 실시 예에 따른 경로 프로파일의 변화를 도시한 도면,
도 14는 본 발명의 실시 예에 따른 시간에 따른 코릴레이터 출력 값의 변화를 도시한 도면,
도 15는 본 발명의 실시 예에 따른 코릴레이터의 출력을 도시한 도면,
도 16은 본 발명의 실시 예에 따른 싱글-크로싱의 예를 도시한 도면,
도 17은 본 발명의 실시 예에 따른 싱글-크로싱 길이의 평균 값의 분포를 도시한 도면, 및,
도 18은 본 발명의 실시 예에 따른 도플러 추정 곡선을 도시한 도면.

Claims (14)

  1. 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한 채널 추정 장치에 있어서,
    다중 경로 채널 정보 및 필터링 된 신호를 기반으로, I채널에 대한 신호 및 Q채널에 대한 신호의 코릴레이션 연산 출력 값의 제곱 값들 중 상기 제곱 값들에 대한 프레임 당 평균 값보다 큰 제곱 값들의 개수에 기초하여 수신기의 이동 스피드에 따른 스피드 모드를 제공하는 도플러 추정기와,
    상기 도플러 추정기가 제공한 스피드 모드에 따라 상기 다중 경로 채널 정보 및 상기 필터링 된 신호에 대해 등화기능을 수행하는 채널등화기를 포함하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 도플러 추정기는 ,
    안테나 선택 인덱스 정보 및 칩 오프셋 정보를 출력하는 검색기 출력 분석기와,
    상기 칩 오프셋 정보를 입력받아 칩 오프셋 시작 위치로 조절된 병합 PN&Walsh 시퀀스를 출력하는 PN&Walsh 생성기와,
    상기 안테나 선택 인덱스 정보 및 병합 PN&Walsh 시퀀스를 기반으로 안테나 선택기가 선택한 안테나 패스로부터 상기 I채널에 대한 신호 및 Q채널에 대한 신호의 코릴레이션 연산을 수행하고, 상기 코릴레이션 연산 신호의 제곱을 계산하여 출력하는 코릴레이션 신호 출력의 제곱 크기 계산부를 포함하는 것을 특징으로 하는 장치.
  3. 제 2항에 있어서,
    상기 도플러 추정기는
    상기 코릴레이션 연산 신호의 제곱 값을 1 평균 프레임 단위로 저장하는 메모리와,
    상기 코릴레이션 연산 신호의 제곱 값을 입력받아 1 평균 프레임 단위로 평균 값 및 범위 값을 계산하여 상기 메모리에 저장하고 출력하는 평균값 및 범위값 비교 부와,
    상기 평균값 및 범위 값 및 상기 메모리의 상기 코릴레이션 연산 신호의 제곱 값을 기반으로 상기 평균값 보다 큰 값을 카운트하는 최대 길이 카운터와,
    상기 카운트 값을 평균 프레임의 수 단위로 평균값을 계산하는 평균 프레임 평균부와,
    상기 평균 프레임의 수 단위로 평균 값과 임계 값을 비교하여 상기 이동 스피드에 따른 스피드 모드를 출력하는 비교기를 더 포함하는 것을 특징으로 하는 장치.
  4. 제 3항에 있어서,
    상기 평균값 및 범위값 계산부는 하기 <수학삭 6>을 이용한 제 1 방법에 따라 평균 값을 구하는 것을 특징으로 하는 장치.
    Figure 112013117196946-pat00005
    여기서, Elast (x) 는 이전 스텝에서 계산한 평균값이다. 첫 번째 스텝에서는 Elast(x)=0 이다. last_count 는 이전의 스텝 번호이다. 초기값으로 last_count = 0 이다. new_count 는 현재의 스텝 번호이다. 초기값으로 new_count = 1 이다. new_entry는 현재의 입력 샘플번호이다.
    FTS 는 1 TS에 대한 클럭 주파수이다. FAF는 1 평균 프레임에 대한 클록 주파수를 나타내고 하기 <수학식 7>을 이용하여 구한다.
    Figure 112013117196946-pat00006
    FTS 는 1TS에 대한 클럭 주파수이다. FAF는 1 평균 프레임에 대한 클록 주파수이다. NAF는 평균 프레임의 수이다.
  5. 제 3항에 있어서,
    상기 평균값 및 범위값 계산부는 하기 <수학삭 8>을 이용한 제 2 방법에 따라 평균값을 구하는 것을 특징으로 하는 장치.
    Figure 112007078934855-pat00007
    여기서, NTS는 샘플의 수이고, Si는 i번째 샘플의 값을 나타낸다.
  6. 제 3항에 있어서,
    상기 평균값 및 범위값 계산부는 모든 1 평균 프레임에 대한 샘플의 최대 및 최소값을 구하고, 상기 최대값에서 상기 최소값을 감산하여 범위 값을 계산하는 것을 특징으로 하는 장치.
  7. 제 3항에 있어서,
    상기 비교기는 상기 범위 값이 상기 평균값보다 클 경우, 최대값 카운트룰 활성화하고, 상기 범위값이 상기 평균값보다 크지 않을 경우, 채널 상태는 정적이고, 스피드 모드를 설정하는 것을 특징으로 하는 장치.
  8. 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한 채널 추정 방법에 있어서,
    다중 경로 채널 정보 및 필터링 된 신호를 기반으로, I채널에 대한 신호 및 Q채널에 대한 신호의 코릴레이션 연산 출력 값의 제곱 값들 중 상기 제곱 값들에 대한 프레임 당 평균 값보다 큰 제곱 값들의 개수에 기초하여 수신기의 이동 스피드에 따른 스피드 모드를 제공하는 도플러 추정 과정과,
    상기 스피드 모드에 따라 상기 다중 경로 채널 정보 및 상기 필터링 된 신호에 대해 등화기능을 수행하는 과정을 포함하는 것을 특징으로 하는 방법.
  9. 제 8항에 있어서,
    상기 도플러 추정 과정은,
    안테나 선택 인덱스 정보 및 칩 오프셋 정보를 출력하는 과정과,
    상기 칩 오프셋 정보를 입력받아 칩 오프셋 시작 위치로 조절된 병합 PN&Walsh 시퀀스를 출력하는 과정과,
    상기 안테나 선택 인덱스 정보 및 병합 PN&Walsh 시퀀스를 기반으로 선택받은 안테나 패스로부터 상기 I채널에 대한 신호 및 Q채널에 대한 신호의 코릴레이션 연산을 수행하는 과정과,
    상기 코릴레이션 연산 신호의 제곱을 계산하는 과정을 포함하는 것을 특징으로 하는 방법.
  10. 제 9항에 있어서,
    상기 도플러 추정 과정은,
    상기 코릴레이션 연산 신호의 제곱 값을 1 평균 프레임 단위로 메모리에 저장하는 과정과,
    상기 코릴레이션 연산 신호의 제곱 값을 입력받아 1 평균 프레임 단위로 평균 값 및 범위 값을 계산하여 상기 메모리에 저장하고 출력하는 과정과,
    상기 평균값 및 범위 값 및 상기 메모리에 상기 코릴레이션 연산 신호의 제곱 값을 기반으로 상기 평균값보다 큰 값을 카운트하는 과정과,
    상기 카운트 값을 평균 프레임의 수 단위로 평균값을 계산하는 과정과,
    상기 평균 프레임의 수 단위로 평균 값과 임계 값을 비교하여 상기 이동 스피드에 따른 스피드 모드를 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서,
    상기 평균값 및 범위값을 계산하는 과정은,
    하기 <수학삭 9>를 이용한 제 1 방법에 따라 평균값을 구하는 것을 특징으로 하는 방법.
    Figure 112013117196946-pat00008
    여기서, Elast (x) 는 이전 스텝에서 계산한 평균값이다. 첫 번째 스텝에서는 Elast(x)=0 이다. last_count 는 이전의 스텝 번호이다. 초기값으로 last_count = 0 이다. new_count 는 현재의 스텝 번호이다. 초기값으로 new_count = 1 이다. new_entry는 현재의 입력 샘플번호이다.
    FTS 는 1 TS에 대한 클럭 주파수이다. FAF는 1 평균 프레임에 대한 클록 주파수를 나타내고 하기 <수학식 10>을 이용하여 구한다.
    Figure 112013117196946-pat00009
    FTS 는 1TS에 대한 클럭 주파수이다. FAF는 1 평균 프레임에 대한 클록 주파수이다. NAF는 평균 프레임의 수이다.
  12. 제 10항에 있어서,
    상기 평균값 및 범위값을 계산하는 과정은,
    하기 <수학삭 11>을 이용한 제 2 방법에 따라 평균값을 구하는 것을 특징으로 하는 방법.
    Figure 112013117196946-pat00010
    여기서, NTS는 샘플의 수이고, Si는 i번째 샘플의 값을 나타낸다.
  13. 제 10항에 있어서,
    상기 평균값 및 범위값을 계산하는 과정은,
    모든 1 평균 프레임에 대한 샘플의 최대 및 최소값을 구하고, 상기 최대값에서 상기 최소값을 감산하여 범위 값을 계산하는 것을 특징으로 하는 방법.
  14. 제 10항에 있어서,
    상기 평균 프레임의 수 단위로 평균 값과 임계 값을 비교하는 과정은,
    상기 범위 값이 상기 평균값보다 클 경우, 최대값 카운트룰 활성화하고, 상기 범위값이 상기 평균값보다 크지 않을 경우, 채널 상태는 정적이고, 스피드 모드를 설정하는 것을 특징으로 하는 방법.
KR1020070111428A 2007-11-02 2007-11-02 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한채널 추정을 위한 장치 및 방법 KR101389079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070111428A KR101389079B1 (ko) 2007-11-02 2007-11-02 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한채널 추정을 위한 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111428A KR101389079B1 (ko) 2007-11-02 2007-11-02 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한채널 추정을 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090045544A KR20090045544A (ko) 2009-05-08
KR101389079B1 true KR101389079B1 (ko) 2014-04-25

Family

ID=40855633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111428A KR101389079B1 (ko) 2007-11-02 2007-11-02 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한채널 추정을 위한 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101389079B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040054127A (ko) * 2002-12-17 2004-06-25 엘지전자 주식회사 기지국 수신모뎀 다중경로 탐색기의 신호 검출장치 및 그운용방법
KR20070072933A (ko) * 2004-11-08 2007-07-06 인터디지탈 테크날러지 코포레이션 칩-레벨 등화 수신기의 처리율을 감소시키기 위한 방법 및장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040054127A (ko) * 2002-12-17 2004-06-25 엘지전자 주식회사 기지국 수신모뎀 다중경로 탐색기의 신호 검출장치 및 그운용방법
KR20070072933A (ko) * 2004-11-08 2007-07-06 인터디지탈 테크날러지 코포레이션 칩-레벨 등화 수신기의 처리율을 감소시키기 위한 방법 및장치

Also Published As

Publication number Publication date
KR20090045544A (ko) 2009-05-08

Similar Documents

Publication Publication Date Title
US6370397B1 (en) Search window delay tracking in code division multiple access communication systems
US7376176B2 (en) Method and equipment for regulating dynamically an average area of a channel estimation
EP1766836B1 (en) Method and apparatus to compensate for receiver frequency error in noise estimation processing
US6922452B2 (en) Method and apparatus for estimating Doppler spread
US8576963B2 (en) Non-coherent detection apparatus and method for IEEE 802.15.4 LR-WPAN BPSK receiver
US8503509B2 (en) Method and system for managing, controlling, and combining signals in a frequency selective multipath fading channel
EP1210803B1 (en) Determination of data rate, based on power spectral density estimates
EP1191704B1 (en) Method and apparatus for acquiring slot timing and frequency offset correction
KR19990023141A (ko) 무선 통신 장치 및 무선 통신 방법
KR100701002B1 (ko) 상관 후 전처리한 소프트 임계값을 이용한 수신 ｃｄｍａ신호의 전력 측정
JP2007518301A (ja) 伝送信号を受信するための方法、受信機、およびシステム（ｐａｍ−ｐｐｍ信号用の堅固な非コヒーレント受信機）
EP1280282B1 (en) Apparatus and method for measuring SIR in a Rake-receiver
US20080205555A1 (en) Method and Apparatus for Channel Estimation
CN101420248B (zh) 一种td-scdma终端频偏估计的方法及装置
US7352799B2 (en) Channel estimation in spread spectrum system
JP3322248B2 (ja) 受信レベル測定方式
KR20040022971A (ko) 이동단말에서 파일롯 신호의 의사잡음 시퀀스 위상을추적하기 위한 장치 및 방법
EP1482649A1 (en) Positioning a multipath search window
KR101389079B1 (ko) 코드 분할 멀티플렉싱 시스템에서 도플러 추정을 이용한채널 추정을 위한 장치 및 방법
CN100454773C (zh) 执行干扰估计的方法和装置
EP1513270A1 (en) Method for estimating the Doppler spread in radio mobile telecommunication systems
KR100653413B1 (ko) 타임슬롯 씨디엠에이 시스템에서의 간섭 전력 측정 방법
US20070121739A1 (en) Pilot-assisted doppler frequency estimation
EP1494386B1 (en) Improved measurement of frequency difference between a transmitter and a receiver in a mobile communication system
Skournetou et al. Indoor location awareness based on the non-coherent correlation function for GNSS signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee