JP4561876B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP4561876B2
JP4561876B2 JP2008142980A JP2008142980A JP4561876B2 JP 4561876 B2 JP4561876 B2 JP 4561876B2 JP 2008142980 A JP2008142980 A JP 2008142980A JP 2008142980 A JP2008142980 A JP 2008142980A JP 4561876 B2 JP4561876 B2 JP 4561876B2
Authority
JP
Japan
Prior art keywords
case
electronic component
spring contact
electrode
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008142980A
Other languages
English (en)
Other versions
JP2009290096A (ja
Inventor
憲宏 持田
豊 池田
吉高 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008142980A priority Critical patent/JP4561876B2/ja
Priority to TW098107993A priority patent/TW200949865A/zh
Priority to CN2009102035678A priority patent/CN101593586B/zh
Priority to KR1020090047349A priority patent/KR101014146B1/ko
Publication of JP2009290096A publication Critical patent/JP2009290096A/ja
Application granted granted Critical
Publication of JP4561876B2 publication Critical patent/JP4561876B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)

Description

この発明は、相対向する面に電極が形成された電子部品素子を備える電子部品に関するもので、特に、電子部品素子が各電極にそれぞれ弾性的に接触する給電手段を兼ねる支持手段によって支持された構造を有する電子部品に関するものである。
この発明にとって興味ある電子部品の一例として、正特性サーミスタ装置がある。正特性サーミスタ装置は、たとえば、冷蔵庫等のモーター起動回路、テレビジョン受像機、モニターディスプレイ装置等のブラウン管の消磁回路、等において、電流制限用として使用されている。
このような正特性サーミスタ装置の従来の一構造例が、図7に示されている。図7は、正特性サーミスタ装置100をケース本体102の下面方向から見た平面図であり、ここで蓋103は除去された状態で示されている。正特性サーミスタ装置100は、ケース本体102と、ケース本体102内に収納される正特性サーミスタ素子104ならびに第1および第2の端子部材107および112と、ケース本体102の下方開口を閉じてケースの底面を形成する蓋103とを備えている。
正特性サーミスタ素子104は、全体としてディスク状であり、第1および第2の電極105および106が、相対向するように形成されている。この正特性サーミスタ素子104は、電極105および106を側方に向けた状態で、ケース本体102内の中央部に挿入される。正特性サーミスタ素子104を挟むように、第1および第2の端子部材107および112がケース本体102内に挿入される。第1および第2の端子部材107および112は、それぞれ適当な弾性を有する金属板から構成される。第1の端子部材107は、2つのばね接触片108および109を形成するとともに、図示しないコネクタピンを受け入れ、コネクタピンとの間で電気的接続を達成するための接続部111を形成している。ばね接触片108および109を形成する板材と接続部111を形成する板材とは、たとえばスポット溶接により接合される。第2の端子部材112も、第1の端子部材107と同様の構造を有していて、2つのばね接触片113および114ならびに接続部116を形成している。
ケース本体102内において、第1の端子部材107のばね接触片108および109は、第1の電極105に向かって弾性に基づく押圧力を及ぼし、他方、第2の端子部材112のばね接触片113および114は、第2の電極106に向かって弾性に基づく押圧力を及ぼしている。これによって、第1および第2の端子部材107および112は、正特性サーミスタ素子104を弾性的に挟みながら支持している。
上述のように、ケース本体102内に正特性サーミスタ素子104ならびに端子部材107および112が収納された後、蓋103がケース本体102の下方開口を閉じるように装着される。蓋103には、前述した接続部111および116へのコネクタピンの挿入を許容するための穴が設けられている。
上述のような正特性サーミスタ装置100において、その使用を重ねるに従って、正特性サーミスタ素子104が劣化し、正特性サーミスタ素子104に異常発熱が生じ、そのため、正特性サーミスタ素子104の電極105および106あるいはエッジ部において、スパークが発生し、正特性サーミスタ素子104が破壊に至ることがある。そして、正特性サーミスタ素子104が破壊されたとき、正特性サーミスタ素子104の破片は、ケース本体102および蓋103からなるケース内に飛び散る。
しかしながら、このような故障モードの結果、さらに深刻な故障モードが引き起こされる可能性がある。すなわち、図7に示した正特性サーミスタ装置100においては、スパークの発生の結果、正特性サーミスタ素子104に割れが生じた場合に、ばね接触片108および109と113および114とによって弾性的に挟持されている部分は飛散を免れる。そのため、この残留部分を介して通電が続行され、正特性サーミスタ素子104のこの残留部分と端子部材107および112とが溶解し、導電性の合金が生成される。その結果、端子部材107および112間は、電気的短絡状態となり、異常発熱がさらに継続し、ケースの軟化等を生じる故障モードへと移行していくことが懸念される。
上述のような問題は、正特性サーミスタ装置に限らず、正特性サーミスタ素子に対応する電子部品素子が、上述の正特性サーミスタ装置の場合と同様の態様で支持されかつ給電され、劣化により破壊に至るものであれば、他の電子部品においても、同様に発生する可能性がある。
そこで、上述のような問題の解決に関して興味ある技術が、例えば特許第2882322号公報(特許文献1)に記載されている。特許文献1には、電子部品素子が劣化し、そのため、電子部品素子が破壊に至ることがある電子部品において、破壊後の通電を自動的に遮断し得るようにするため、第1および第2の電極が相対向するように形成された電子部品素子と、この電子部品素子を弾性的に挟むことによって当該電子部品素子を支持するためのものであって、第1の電極上の互いに異なる位置にそれぞれ接触する第1および第2の接触部、ならびにこれら第1および第2の接触部に対して電子部品素子を介してそれぞれ対向するように位置されかつ第2の電極上の互いに異なる位置にそれぞれ接触する第3および第4の接触部を有する支持手段(端子部材)とを備え、第1および第4の接触部は、第1および第2の電極とそれぞれ電気的に接続されて電子部品素子に給電するための導電経路を構成するようにされ、他方、第2および第3の接触部は、第1および第2の電極に対してそれぞれ電気絶縁状態で接触するようにされた電子部品が開示されている。
このような電子部品200の一構造例が、図8および9に示されている。ここで図8は正特性サーミスタ装置200をケース本体202の下面方向から見た平面図であり、ここで蓋203は除去された状態で示されている。図9は正特性サーミスタ装置200を側面方向から見た図であり、点線により内部の各部材の配置状態を示している。
この電子部品200においては、第1ないし第4の接触部219ないし222のすべてが電子部品素子を弾性的に挟持するように作用しているが、給電に寄与しているのは第1および第4の接触部219および222だけであり、第2および第3の接触部220および221については、第1および第2の電気絶縁部材217よび218をそれぞれ介して電極に電気絶縁状態で接触しているにすぎない。したがって、電子部品素子の劣化のため、電子部品素子が破壊されたとき、端子部材207に設けられている第1および第2の接触部219および220と、端子部材212に設けられている第3および第4の接触部221および222とによって、それぞれ弾性的に挟持されている各部分は、飛散されずに、そのまま挟持された状態に維持されるが、これらの部分は、電極と通電状態にある第1の接触部219と通電状態にない第3の接触部221とによって、または、電極と通電状態にない第2の接触部220と通電状態にある第4の接触部222とによって、それぞれ、挟まれているにすぎないので、これらの残留部分を介してもはや通電は生じず、回路オープンの状態になる。
ところが、電子部品素子の劣化による電子部品素子の破壊モードとしては、破壊後の電子部品素子が、上述のように対向するばね接触片によって弾性的に挟まれる程度の大きな破片となるひび割れモードだけではなく、破壊後の電子部品素子がばね接触片から脱落してしまうような、粉々に近い破片となる粉砕モードも発生し得る。
このような場合、電子部品素子の破片がケース内の底面に堆積し、まれにではあるが電子部品素子の破片を介して端子部材207および212間が導通してしまうことがある。その結果、特許文献1に開示されているような電子部品であっても、端子部材207および212間は、電気的短絡状態となり、異常発熱がさらに継続し、ケースの軟化等を生じる故障モードへと移行していくことが懸念される。
特許第2882322号公報
この発明の目的は、上述したように通電中に電子部品素子が劣化し破壊に至ることがある電子部品において、電子部品素子の破壊モードが粉砕モードであって、破壊後の電子部品素子が粉々に近い破片となってしまう場合でも、破壊後の通電を自動的に遮断し得るようにしようとすることである。
上述した技術的課題を解決するため、この発明の電子部品は、第1および第2の電極が相対向するように形成された電子部品素子と、前記電子部品素子を弾性的に挟むことによって当該電子部品素子を支持するためのものであって、前記第1の電極に向かって弾性に基づく押圧力を及ぼす第1のばね接触片と第1の支柱部とを有する導電性の第1の端子部材と、前記第1の端子部材とは異なる位置で前記第1の電極に接触する第1の電気絶縁部材と、前記第2の電極に向かって弾性に基づく押圧力を及ぼす第2のばね接触片と第2の支柱部とを有する導電性の第2の端子部材と、前記第2の端子部材とは異なる位置で第2の電極に接触する第2の電気絶縁部材とを備え、前記第1および第2の端子部材が、それぞれ前記第1および第2の電極と電気的に接続されて前記電子部品素子に給電するための導電経路を構成しており、前記第1の端子部材と前記第2の電気絶縁部材および前記第1の前記絶縁部材と前記第2の端子部材が、それぞれ対向するように配置されている支持手段と、前記電子部品素子ならびに前記第1および第2の端子部材を収納するためのケースと、を備えた電子部品であって、前記ケースの内部に電気絶縁部材からなる第1および第2の収納部が形成されており、前記第1および第2の支柱部は、それぞれ第1および第2の収納部内に設置されており、前記第1および第2のばね接触片の縁部うち、前記ケースの底面と相対する縁部の前記ケースの底面からの高さが同じである場合、前記縁部が含まれる前記ケースの底面と平行な断面を仮想断面とし、もしくは、前記第1および第2のばね接触片の縁部のうち、前記ケースの底面と相対する縁部の前記ケースの底面からの高さが異なる場合、前記縁部から前記ケースの底面までの距離が長い方が含まれる前記ケースの底面と平行な断面を仮想断面とし、前記仮想断面と前記ケースの底面との間に形成される前記ケース内の空間の体積が、前記電子部品素子の体積より大きいことを特徴としている。
また、この発明の電子部品において、前記第1の端子部材は、前記第1の電極に向かって弾性に基づく押圧力を及ぼす第3のばね接触片をさらに備え、前記第1の電気絶縁部材は前記第3のばね接触片と前記第1の電極との間に挿入され、前記第2の端子部材は、前記第2の電極に向かって弾性に基づく押圧力を及ぼす第4のばね接触片をさらに備え、前記第2の電気絶縁部材は前記第4のばね接触片と前記第2の電極との間に挿入されるように構成されることが好ましい。
また、この発明の電子部品において、前記第1および第2の収納部を、前記第1および第2の支柱部の周囲に被覆された電気絶縁部材により形成することが好ましい。
また、この発明の電子部品において、電子部品素子は正特性サーミスタ素子であることが好ましい。
この発明に係る電子部品は、前記ケースの内部に電気絶縁部材からなる第1および第2の収納部が形成されており、第1および第2の支柱部がそれぞれ第1および第2の収納部内に設置されており、さらに第1および第2のばね接触片の縁部うち、ケースの底面と相対する縁部のケースの底面からの高さが同じである場合、縁部が含まれるケースの底面と平行な断面を仮想断面とし、もしくは、第1および第2のばね接触片の縁部のうち、ケースの底面と相対する縁部のケースの底面から高さが異なる場合、縁部からケースの底面までの距離が長い方が含まれケースの底面と平行な断面を仮想断面としたとき、この仮想断面とケースの底面との間でケース内に形成される空間の体積が、電子部品素子の体積より大きくなるように形成してあるので、電子部品素子の劣化による電子部品素子の破壊モードとして、破壊後の電子部品素子が対向するばね接触片によって弾性的に挟持される程度の大きな破片となるひび割れモードだけではなく、破壊後の電子部品素子がばね接触片から脱落してしまうような、粉々に近い破片となる粉砕モードが発生し、電子部品素子の破片がケース内に堆積してしまうような場合であっても、電子部品素子の破片を電気絶縁部材で囲まれた空間内で十分収容することができる。したがって、電子部品素子の破片を介して端子部材間が導通してしまうようなことはなく、異常発熱がさらに継続してケースの軟化等を生じる故障モードへと移行していくことが確実に抑制できるため、信頼性の高い電子部品を得ることができる。
また、第1の端子部材が第1の電極に向かって弾性に基づく押圧力を及ぼす第3のばね接触片をさらに備え、第1の電気絶縁部材が第3のばね接触片と第1の電極との間に挿入され、第2の端子部材が第2の電極に向かって弾性に基づく押圧力を及ぼす第4のばね接触片をさらに備え、第2の電気絶縁部材が第4のばね接触片と前記第2の電極との間に挿入されるように構成されることにより、電子部品素子を弾性的に支持している箇所を増やすことができる。したがって、電子部品素子の劣化による電子部品素子の破壊モードとして、ひび割れモードと粉砕モードが混在して発生した場合において、大きな破片は回路オープンの状態でばね接触片間に挟まれた状態にしておき、ケースの底部に落ち込む破片をできるだけ少なく、また小さくすることで、電子部品素子の破片を介して端子部材間が導通してしまうことをさらに抑制することができ、電子部品の信頼性をより高めることができる。
また、第1および第2の収納部を、第1および第2の支柱部の周囲を電気絶縁部材により被覆して形成した場合、収納部の体積を小さくすることができるので、ケース内に電気絶縁部材を用いて仕切られた空間を形成するより電子部品素子の破片を収容する空間をさらに広く得ることができる。
また、電子部品素子として正特性サーミスタ素子を用いることにより、電子装置の過熱防止を安価な電子部品のみの簡単な機構で行なうことができる。
以下に、この発明に係る電子部品について、図1および2に基づき詳細に説明する。
図1および2はこの発明の一実施形態による正特性サーミスタ装置1を示すもので、図1は正特性サーミスタ装置1を蓋3を除去した状態でケース本体の下面方向から見た平面図である。また、図2は正特性サーミスタ装置1を側面方向から見た図であり、点線により内部の各部材の配置状態を示している。
図1において、正特性サーミスタ装置1は、前述した正特性サーミスタ装置200と同様、ケース本体2と、ケース本体2内に収納される正特性サーミスタ素子4ならびに第1および第2の端子部材7よび12と、ケース本体2の下方開口を閉じる蓋3と、第1および第2の電気絶縁部材17および18を備えている。
ケース本体2は、難燃性が94V−0(UL規格)相当のフェノール、ポリフェニレンサルファイト、ポリブチレンテレフタレート等の耐熱性に優れた樹脂から構成される。なお、ケース本体2は、アルミナ等の無機材料から構成されてもよい。ケース本体2は、正特性サーミスタ素子4を収納できるようにするため、上面の一部が張り出した形状とされる。また、ケース本体2は、端子部材7および12ならびに電気絶縁部材17および18を位置決めできる形状を有していてもよい。
正特性サーミスタ素子4は、全体としてディスク状であり、第1および第2の電極5および6が、相対向するように形成されている。なお、正特性サーミスタ素子4として、たとえば角板状等の他の形状のものが用いられてもよい。この正特性サーミスタ素子4は、電極5および6を側方に向けた状態で、ケース本体2内の中央部に挿入される。
正特性サーミスタ素子4を挟むように、第1および第2の端子部材7および12がケース本体2内に挿入される。第1および第2の端子部材7および12は、それぞれ、たとえばステンレス鋼、銅合金等の金属からなる板材から構成される。このようにして、第1および第2の端子部材7および12には、適当な弾性および導電性が与えられる。
第1の端子部材7は、2つのばね接触片8および9を形成するとともに、第1の支柱部10により、図示しないコネクタピンを受け入れ、コネクタピンとの間で電気的接続を達成するための接続部11を形成している。ばね接触片8および9を形成する板材と、第1の支柱部10および接続部11を形成する板材とは、たとえばスポット溶接により接合される。第1の支柱部10は、電気絶縁部材からなる第1の収納部23内に設置されている。このように第1の支柱部10を設置することにより、第1の支柱部10をケース内において正特性サーミスタ素子4が支持されている空間と電気的に略絶縁した状態とすることができる。
なお、ばね接触片8および9は、図示したもの以外に、任意の形状に変更することができる。また、ばね接触片8および9の形状を変更することにより、ばね接触片8および9を支柱部10および接続部11を形成する板材から一体に成形することもできる。
第2の端子部材12も、第1の端子部材7と同様の構造を有していて、2つのばね接触片13および14ならびに第2の支柱部15および接続部16を形成している。第2の支柱部15は、電気絶縁部材からなる第2の収納部24内に設置されている。すなわち、第2の支柱部15も第1の支柱部と同様にケース内において正特性サーミスタ素子4が支持されている空間と電気的に絶縁した状態となっている。
ケース本体2内において、第1の端子部材7のばね接触片8および9は、第1の電極5に向かって弾性に基づく押圧力を及ぼし、他方、第2の端子部材12のばね接触片13および14は、第2の電極6に向かって弾性に基づく押圧力を及ぼしている。これによって、第1および第2の端子部材7および12は、正特性サーミスタ素子4を弾性的に挟みながら支持していて、正特性サーミスタ素子4は、ケース本体2内において宙に浮いた状態に維持される。
第1および第2の電気絶縁部材17および18は、たとえば、マイカ、ガラス等の無機物からなる薄板状のものであり、それぞれ、第1の端子部材7の一方のばね接触片9と第1の電極5との間、および第2の端子部材12の一方のばね接触片13と第2の電極6との間に挿入される。なお、上述した第1および第2の電気絶縁部材17および18は、単独で取り扱える板状のものに代えて、第1および第2の電極5および6の各一部を覆うように形成される膜で構成しても、あるいは、ばね接触片9および13のそれぞれを覆うように付与された無機物または樹脂からなる電気絶縁性の膜またはチップで構成してもよい。
この正特性サーミスタ装置1において、図2に示すように第1の端子部材のばね接触片8および9と、第2の端子部材のばね接触片13および14は、ケースの底面すなわち蓋3と相対する縁部がケースの底面から同じ高さとなるように設置されている。そのような縁部が含まれるように想定したケースの仮想断面をSで示す。この仮想断面Sとケースの底面との間で形成される空間は、正特性サーミスタ素子4の体積より大きくなるように設定されている。
この実施形態では、各ばね接触片のケースの底面と相対する縁部がケースの底面から同じ高さとなるように設置されているが、各ばね接触片の縁部の高さはケースの底面から同じ高さでなくともよい。その場合、仮想断面Sはケースの底面との距離が長い方が含まれるように想定する。
上述のように、ケース本体2内に正特性サーミスタ素子4、端子部材7および12ならびに電気絶縁部材17および18が収納された後、蓋3がケース本体2の下方開口を閉じるように装着される。この装着には、たとえばケース本体2と蓋3との嵌合構造が用いられる。蓋3は、前述したケース本体2と同様の材料から構成される。蓋3には、前述した接続部11および16へのコネクタピンの挿入を許容するための穴が設けられている。
このようにして得られた正特性サーミスタ装置1において、正特性サーミスタ素子4を弾性的に挟むことによって正特性サーミスタ素子4を支持するための支持手段が、端子部材7および12ならびに電気絶縁部材17および18によって与えられる。そして、この支持手段に備える、第1の電極5上の互いに異なる位置にそれぞれ接触する第1および第2の接触部19および20は、それぞればね接触片8および第1の電気絶縁部材17によって与えられ、他方、第1および第2の接触部19および20に対して正特性サーミスタ素子4を介して対向するように位置されかつ第2の電極6上の互いに異なる位置に接触する第3および第4の接触部21および22は、それぞれ、第2の電気絶縁部材18およびばね接触片14によって与えられる。また、第1および第4の接触部19および22を構成するばね接触片8および14は、第1および第2の電極5および6とそれぞれ電気的に接続されて正特性サーミスタ素子4に給電するための導電経路を構成している。他方、第2および第3の接触部を構成する第1および第2の電気絶縁部材17および18は、第1および第2の電極5および6に対してそれぞれ電気絶縁状態で接触している。
このような正特性サーミスタ装置1において、スパーク等の発生の結果、正特性サーミスタ素子4に大きな破片となるひび割れモードによる破壊が生じたとき、ばね接触片8および9と13および14とからの弾性に基づく押圧力が及ぼされているため、ばね接触片8と電気絶縁部材18とによって弾性的に挟持されている部分およびばね接触片14と電気絶縁部材17とによって弾性的に挟持されている部分は、それぞれ飛散を免れ、このような挟持状態が維持される。
この状態において、電気絶縁部材17または18を介在させずに電極5および6にそれぞれ接触しているばね接触片8および14は、互いに対向するようには位置していないばかりでなく、ばね接触片8から残留部分を通ってこれに対向するばね接触片13に至る経路、およびばね接触片14から残留部分を通ってこれに対向するばね接触片9に至る経路には、それぞれ、電気絶縁部材17および18が介在しているので、通電はもはや遮断され、回路オープンの状態となっている。
したがって、前述したような通電の続行による正特性サーミスタ素子4の残留部分と端子部材7および12との間で合金化現象が生じ、電気的短絡状態となり、異常発熱がなおも継続する、といったより危険な故障モードへの移行を確実に防止することができる。
また、このような正特性サーミスタ装置1において、スパーク等の発生の結果、破壊後の正特性サーミスタ素子4がばね接触片から脱落してしまうような、粉々に近い破片となる粉砕モードが発生し、正特性サーミスタ4の破片がケース内に堆積してしまうような場合であっても、第1および第2の支柱部10および15は電気絶縁部材からなる第1および第2の収納部23および24内に設置されているので、正特性サーミスタ4の破片は第1および第2の支柱部10および15と接触することがない。
さらに、仮想断面Sとケースの底面との間で形成される空間は、正特性サーミスタ素子4の体積より大きくなるように設定されているので、電子部品素子の破片を電気絶縁部材で囲まれた空間内で十分収容することができる。したがって、ばね接触片に正特性サーミスタ素子4の破片が接触し、それを介して端子部材間が導通してしまうようなことはなく、異常発熱がさらに継続してケースの軟化等を生じる故障モードへと移行していくことが確実に抑制できるため、信頼性の高い正特性サーミスタ装置1を得ることができる。
ここで、各ばね接触片の縁部の高さがケースの底面から同じ高さではない場合、仮想断面Sをケースの底面との距離が長い方が含まれるように想定することにより、正特性サーミスタ4の破片がケース内に堆積してしまったとしても、少なくともケースの底面との距離が長い方のばね接触片には到達しないので、電子部品素子の破片を介して端子部材間が導通してしまうようなことはない。
図3ないし5は、この発明の他の実施形態による正特性サーミスタ装置1aを示すものである。図3はこの発明の他の実施形態による正特性サーミスタ装置を正面方向から見た断面図であり、図4はこの発明の他の実施形態による正特性サーミスタ装置を側面方向から見た断面図であり、図5はこの発明の他の実施形態による正特性サーミスタ装置をを蓋を除去した状態でケース本体の下面方向から見た平面図である。
なお、図3ないし5において、図1および2に示した要素に相当する要素には、同様の参照符号を付し、重複する説明を省略する。また、図3および図4は、図5における第1および第2の収納部23および24を除去した状態で図示してある。
この実施形態においては、ばね接触片は第1のばね接触片8と第2のばね接触片14の2つのみであり、電気絶縁部材17および18は先の実施形態と異なりばね接触片による弾性的な押圧力が及ぼされていない。すなわち、正特性サーミスタ素子4は、第1のばね接触片8による押圧力を第2の電気絶縁部材18で受け止め、第2のばね接触片14による押圧力を第1の電気絶縁部材17で受け止めることにより、ケース本体2内において宙に浮いた状態に維持される。
また、第3の支柱部25が備えられており、接続部11´および16´は先の実施形態のような支柱部の形状を利用したソケット形状ではなく、ピン端子形状となっている。
この実施形態においても、先の実施形態と同じく、仮想断面Saとケースの底面との間で形成される空間が、正特性サーミスタ素子4の体積より大きくなるように設定されているので、電子部品素子の破片を電気絶縁部材で囲まれた空間内で十分収容することができる。したがって、ばね接触片に正特性サーミスタ素子4の破片が接触し、それを介して端子部材間が導通してしまうようなことはなく、異常発熱がさらに継続してケースの軟化等を生じる故障モードへと移行していくことが確実に抑制できるため、信頼性の高い正特性サーミスタ装置1aを得ることができる。
図6は、第1の支柱部10の周囲を電気絶縁部材により被覆して第1の収納部23を形成した場合を示す断面図である。このように支柱部の周囲に直接電気絶縁部材を被覆して収納部の形成することにより、収納部の体積を小さくすることができるので、ケース内に電気絶縁部材を用いて仕切られた空間を形成するより電子部品素子の破片を収容する空間をさらに広く得ることができる。
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他の実施形態も可能である。
例えば、上述した実施形態は、この発明が正特性サーミスタ装置に適用された場合の実施形態であったが、この発明は、正特性サーミスタ装置に限らず、正特性サーミスタ素子に対応する電子部品素子が、上述の正特性サーミスタ装置の場合と同様の態様で支持されかつ給電され、劣化により破壊に至るものであれば、他の電子部品に対しても、同様に適用することができる。
この発明の一実施形態による正特性サーミスタ装置を蓋を除去した状態でケース本体の下面方向から見た平面図である。 この発明の一実施形態による正特性サーミスタ装置を側面方向から見た図である。 この発明の他の実施形態による正特性サーミスタ装置を正面方向から見た断面図である。 この発明の他の実施形態による正特性サーミスタ装置を側面方向から見た断面図である。 この発明の他の実施形態による正特性サーミスタ装置をを蓋を除去した状態でケース本体の下面方向から見た平面図である。 支柱部の周囲を電気絶縁部材により被覆して収納部を形成した場合の断面図である。 従来例における正特性サーミスタ装置を蓋を除去した状態でケース本体の下面方向から見た平面図である。 別の従来例における正特性サーミスタ装置を蓋を除去した状態でケース本体の下面方向から見た平面図である。 別の従来例における正特性サーミスタ装置を側面方向から見た図である。
符号の説明
1,1a 正特性サーミスタ装置
2 ケース本体
3 蓋
4 正特性サーミスタ素子
5 第1の電極
6 第2の電極
7 第1の端子部材
8,9,13,14 ばね接触片
10 第1の支柱部
11,16 接続部
12 第2の端子部材
15 第2の支柱部
17 第1の電気絶縁部材
18 第2の電気絶縁部材
19 第1の接触部
20 第2の接触部
21 第3の接触部
22 第4の接触部
23 第1の収納部
24 第2の収納部
25 第3の支柱部
S,Sa ケースの仮想断面

Claims (4)

  1. 第1および第2の電極が相対向するように形成された電子部品素子と、
    前記電子部品素子を弾性的に挟むことによって当該電子部品素子を支持するためのものであって、前記第1の電極に向かって弾性に基づく押圧力を及ぼす第1のばね接触片と第1の支柱部とを有する導電性の第1の端子部材と、前記第1の端子部材とは異なる位置で前記第1の電極に接触する第1の電気絶縁部材と、前記第2の電極に向かって弾性に基づく押圧力を及ぼす第2のばね接触片と第2の支柱部とを有する導電性の第2の端子部材と、前記第2の端子部材とは異なる位置で第2の電極に接触する第2の電気絶縁部材とを備え、前記第1および第2の端子部材が、それぞれ前記第1および第2の電極と電気的に接続されて前記電子部品素子に給電するための導電経路を構成しており、前記第1の端子部材と前記第2の電気絶縁部材および前記第1の前記絶縁部材と前記第2の端子部材が、それぞれ対向するように配置されている支持手段と、
    前記電子部品素子ならびに前記第1および第2の端子部材を収納するためのケースと、を備えた電子部品であって、
    前記ケースの内部に電気絶縁部材からなる第1および第2の収納部が形成されており、前記第1および第2の支柱部は、それぞれ第1および第2の収納部内に設置されており、
    前記第1および第2のばね接触片の縁部のうち、前記ケースの底面と相対する縁部の前記ケースの底面からの高さが同じである場合、前記縁部が含まれる前記ケースの底面と平行な断面を仮想断面とし、
    もしくは、前記第1および第2のばね接触片の縁部のうち、前記ケースの底面と相対する縁部の前記ケースの底面からの高さが異なる場合、前記縁部から前記ケースの底面までの距離が長い方が含まれる前記ケースの底面と平行な断面を仮想断面とし、
    前記仮想断面と前記ケースの底面との間に形成される前記ケース内の空間の体積が、前記電子部品素子の体積より大きいことを特徴とする、電子部品。
  2. 前記第1の端子部材は、前記第1の電極に向かって弾性に基づく押圧力を及ぼす第3のばね接触片をさらに備え、前記第1の電気絶縁部材は前記第3のばね接触片と前記第1の電極との間に挿入され、前記第2の端子部材は、前記第2の電極に向かって弾性に基づく押圧力を及ぼす第4のばね接触片をさらに備え、前記第2の電気絶縁部材は前記第4のばね接触片と前記第2の電極との間に挿入されることを特徴とする、請求項1に記載の電子部品。
  3. 前記第1および第2の収納部を、前記第1および第2の支柱部の周囲に被覆された電気絶縁部材により形成したことを特徴とする、請求項1または2のいずれかに記載の電子部品。
  4. 前記電子部品素子は正特性サーミスタ素子であることを特徴とする、請求項1ないし3のいずれかに記載の電子部品。
JP2008142980A 2008-05-30 2008-05-30 電子部品 Expired - Fee Related JP4561876B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008142980A JP4561876B2 (ja) 2008-05-30 2008-05-30 電子部品
TW098107993A TW200949865A (en) 2008-05-30 2009-03-12 Electronic component
CN2009102035678A CN101593586B (zh) 2008-05-30 2009-05-18 电子组件
KR1020090047349A KR101014146B1 (ko) 2008-05-30 2009-05-29 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008142980A JP4561876B2 (ja) 2008-05-30 2008-05-30 電子部品

Publications (2)

Publication Number Publication Date
JP2009290096A JP2009290096A (ja) 2009-12-10
JP4561876B2 true JP4561876B2 (ja) 2010-10-13

Family

ID=41408184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008142980A Expired - Fee Related JP4561876B2 (ja) 2008-05-30 2008-05-30 電子部品

Country Status (4)

Country Link
JP (1) JP4561876B2 (ja)
KR (1) KR101014146B1 (ja)
CN (1) CN101593586B (ja)
TW (1) TW200949865A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658083A (zh) * 2017-10-31 2018-02-02 常熟市天银机电股份有限公司 具有热敏电阻器件的电器保护装置
DE102019106617A1 (de) * 2019-03-15 2020-09-17 Schaeffler Technologies AG & Co. KG Elektrische Baueinheit mit elektrisch isoliertem Gehäuse; sowie Antriebsstrangeinheit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299206A (ja) * 1992-04-23 1993-11-12 Murata Mfg Co Ltd 過電圧保護部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231796B1 (ko) * 1995-11-07 1999-12-01 무라타 야스타카 고장시에 내부 소자의 파괴를 줄이는 전자 장치
JP3955116B2 (ja) 1996-10-30 2007-08-08 ユー・エム・シー・ジャパン株式会社 半導体製造装置のスケジューリング方法
JPH11102803A (ja) 1997-09-26 1999-04-13 Tdk Corp 積層チップntcサーミスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299206A (ja) * 1992-04-23 1993-11-12 Murata Mfg Co Ltd 過電圧保護部品

Also Published As

Publication number Publication date
KR101014146B1 (ko) 2011-02-14
TW200949865A (en) 2009-12-01
JP2009290096A (ja) 2009-12-10
KR20090124991A (ko) 2009-12-03
CN101593586B (zh) 2012-06-06
CN101593586A (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
KR100231796B1 (ko) 고장시에 내부 소자의 파괴를 줄이는 전자 장치
JP5416835B2 (ja) 電流ヒューズ装置及びそれを含む電池アセンブリ
KR101772266B1 (ko) 우수한 전기차단성을 구비한 이차전지용 캡조립체 및 그 이차전지
JP3567854B2 (ja) 電子部品
JP4561876B2 (ja) 電子部品
JP2891179B2 (ja) 電子部品
KR20160130214A (ko) 보호 소자
JP2882322B2 (ja) 電子部品
JP3177924B2 (ja) 電子部品
JP2897699B2 (ja) 電子部品
WO2016171257A1 (ja) 保護素子
JP6366906B2 (ja) 電子装置
JP2003022798A (ja) リンクヒューズ
JP2003332104A (ja) モータの起動装置
CN217507577U (zh) 导电连接件及电池模组
KR20110023070A (ko) 열적 컷오프 배리스터
JP2882324B2 (ja) サーミスタ装置
WO2013136617A1 (ja) サーミスタ装置
CN103077789A (zh) 一种安全ptc启动器
TH10267B (th) อุปกรณ์ทางอิเล็คทรอนิคส์ ซึ่งการทำลายล้างขององค์ประกอบภายใน เมื่อมีการขัดข้องถูกทำให้ลดลง
TH25730A (th) อุปกรณ์ทางอิเล็คทรอนิคส์ ซึ่งการทำลายล้างขององค์ประกอบภายใน เมื่อมีการขัดข้องถูกทำให้ลดลง

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees