JP4561215B2 - サイリスタコンバータ装置 - Google Patents
サイリスタコンバータ装置 Download PDFInfo
- Publication number
- JP4561215B2 JP4561215B2 JP2004213950A JP2004213950A JP4561215B2 JP 4561215 B2 JP4561215 B2 JP 4561215B2 JP 2004213950 A JP2004213950 A JP 2004213950A JP 2004213950 A JP2004213950 A JP 2004213950A JP 4561215 B2 JP4561215 B2 JP 4561215B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- thyristor
- charging
- capacitor
- charging current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は、交流電圧を直流電圧に変換するサイリスタコンバータ装置に関する。
従来のサイリスタコンバータは、入力の交流電圧と、その位相を検出し、コンデンサ充電電圧を比較して点弧角を制御するというものであった。（特許文献１参照）
特開平４−２６３７２号公報
図５はサイリスタによる充電回路基本的な回路で、図６はその各部の電圧・電流の変化を説明する図である。
図５において、１は交流入力電源、３はサイリスタ、４はサイリスタ３のゲートにゲートトリガ電圧Ｖ４を与えるゲート駆動回路、５はサイリスタ３の出力側に設けられた充電用コンデンサである。
入力が交流の場合、サイリスタの消弧は直流の場合と違って通常自然消弧を利用することができるため、充電制御を行うときは、図６の入力電圧Ｖ１のように交流電圧の下降側（サイン波の９０度から１８０度）の部分を使っている。
したがって、入力電圧Ｖ１が充電電圧Ｖ５より高い時点でゲートトリガ電圧Ｖ４をサイリスタ３（図５）のゲートに加えると、サイリスタ３がターンオンし、交流入力電源１（図５）からサイリスタ３を介してコンデンサ５に充電電流Ｉ５が流れ、充電電圧Ｖ５がゲートトリガ電圧Ｖ４を加えた時点ｔ１から上昇し始める。
そして充電電圧Ｖ５が上昇していき、一方、入力電圧Ｖ１が下降してゆくと、やがて充電電圧Ｖ５と入力電圧Ｖ１の間の電位差がなくなった時点ｔ２でサイリスタ３に流れる電流がなくなって（厳密に言えば、サイリスタ３の保持電流以下になって）、サイリスタ３は自然消弧する。
このとき流れる充電電流Ｉ５は、交流入力電源１のインピーダンスおよび入力電圧Ｖ１と充電電圧Ｖ５の電位差（Ｖ１−Ｖ５）で決まる。そのため、交流入力電源１のインピーダンスが小さい場合には大電流が流れて回路が損傷する虞があるので、これを防止するべく、従来はインピーダンスの大きさを所定値以上に規定したり、入力ラインにリアクトルやトランス等を入れて、全体のインピーダンスを大きくしたりしていた。
図５において、１は交流入力電源、３はサイリスタ、４はサイリスタ３のゲートにゲートトリガ電圧Ｖ４を与えるゲート駆動回路、５はサイリスタ３の出力側に設けられた充電用コンデンサである。
入力が交流の場合、サイリスタの消弧は直流の場合と違って通常自然消弧を利用することができるため、充電制御を行うときは、図６の入力電圧Ｖ１のように交流電圧の下降側（サイン波の９０度から１８０度）の部分を使っている。
したがって、入力電圧Ｖ１が充電電圧Ｖ５より高い時点でゲートトリガ電圧Ｖ４をサイリスタ３（図５）のゲートに加えると、サイリスタ３がターンオンし、交流入力電源１（図５）からサイリスタ３を介してコンデンサ５に充電電流Ｉ５が流れ、充電電圧Ｖ５がゲートトリガ電圧Ｖ４を加えた時点ｔ１から上昇し始める。
そして充電電圧Ｖ５が上昇していき、一方、入力電圧Ｖ１が下降してゆくと、やがて充電電圧Ｖ５と入力電圧Ｖ１の間の電位差がなくなった時点ｔ２でサイリスタ３に流れる電流がなくなって（厳密に言えば、サイリスタ３の保持電流以下になって）、サイリスタ３は自然消弧する。
このとき流れる充電電流Ｉ５は、交流入力電源１のインピーダンスおよび入力電圧Ｖ１と充電電圧Ｖ５の電位差（Ｖ１−Ｖ５）で決まる。そのため、交流入力電源１のインピーダンスが小さい場合には大電流が流れて回路が損傷する虞があるので、これを防止するべく、従来はインピーダンスの大きさを所定値以上に規定したり、入力ラインにリアクトルやトランス等を入れて、全体のインピーダンスを大きくしたりしていた。
図７は、図５の基本回路を基に実現された具体的な従来のサイリスタコンバータ装置のブロック図である。
図において、１０は交流入力電源、１１はサイリスタ、１２はサイリスタ１１のゲートにゲートトリガ電圧を与えるサイリスタドライブ回路、１３は入力電圧検出器、１４は充電電圧検出器、１６はサイリスタ１１の出力（直流）側に設けられた充電用コンデンサ、１７はサイリスタドライブ回路１２に制御信号を出力するマイコン、１８は整流回路の片側アームを構成するダイードである。
充電開始当初は、コンデンサ１６の充電電圧はゼロとなっている。マイコン１７は入力電圧検出器１３により検出された入力電圧と、充電電圧検出器１４により検出された充電電圧とを比較し、ラインインピーダンスが非常に小さくても、サイリスタ等に問題ない電流値となる電圧差でサイリスタ１１を駆動するようサイリスタドライブ回路１２を制御して充電させる。このように、入力電圧と充電電圧の差でサイリスタの点弧タイミングを決めるようにしていた。
図において、１０は交流入力電源、１１はサイリスタ、１２はサイリスタ１１のゲートにゲートトリガ電圧を与えるサイリスタドライブ回路、１３は入力電圧検出器、１４は充電電圧検出器、１６はサイリスタ１１の出力（直流）側に設けられた充電用コンデンサ、１７はサイリスタドライブ回路１２に制御信号を出力するマイコン、１８は整流回路の片側アームを構成するダイードである。
充電開始当初は、コンデンサ１６の充電電圧はゼロとなっている。マイコン１７は入力電圧検出器１３により検出された入力電圧と、充電電圧検出器１４により検出された充電電圧とを比較し、ラインインピーダンスが非常に小さくても、サイリスタ等に問題ない電流値となる電圧差でサイリスタ１１を駆動するようサイリスタドライブ回路１２を制御して充電させる。このように、入力電圧と充電電圧の差でサイリスタの点弧タイミングを決めるようにしていた。
このように、従来のサイリスタコンバータ装置は、あくまでも入力交流電圧と充電電圧を比較することによって点弧タイミングを制御していたので、コンデンサが非常に大きかったり、電源インピーダンスが非常に小さい場合、大電流が流れる虞があった。そこでこれを防止するため、従来は電源に直列にリアクトルやトランスを入れて、全体のインピーダンスを大きくしていた。
また、インピーダンスを大きくできない場合、電流容量の大きなサイリスタ素子を選定するか、大きな電流が流れないように、充電時間を長くする必要があった。
本発明はこのような問題点に鑑みてなされたものであり、充電中の電流のピークを検出し、適正な電流を流すように点弧タイミングを制御することにより、ラインインピーダンスが変化しても、素子に過大な電流を流すことなく、充電時間を最短にすることができるサイリスタコンバータ装置を提供することを目的とする。
また、インピーダンスを大きくできない場合、電流容量の大きなサイリスタ素子を選定するか、大きな電流が流れないように、充電時間を長くする必要があった。
本発明はこのような問題点に鑑みてなされたものであり、充電中の電流のピークを検出し、適正な電流を流すように点弧タイミングを制御することにより、ラインインピーダンスが変化しても、素子に過大な電流を流すことなく、充電時間を最短にすることができるサイリスタコンバータ装置を提供することを目的とする。
上記問題を解決するため、本発明は、次のように構成したのである。
請求項１記載の発明はサイリスタコンバータ装置に係るもので、サイリスタを用いて交流電圧を整流する整流回路と、コンデンサを用いて前記整流回路の出力電圧を平滑する平滑回路と、前記サイリスタを駆動するためのサイリスタドライバと、ＣＰＵを用いて前記サイリスタドライバへ制御信号を出力する制御回路と、前記交流電圧を測定する第１の電圧検出センサと、前記コンデンサの充電電圧を測定する第２の電圧検出センサと、を備えたサイリスタコンバータ装置であって、前記ＣＰＵが、第１の電圧検出センサの検出した交流電圧と前記第２の電圧検出センサの検出したコンデンサ充電電圧との差電圧を求め、その電圧差に基づいて前記サイリスタドライバへ制御信号を出力するサイリスタコンバータ装置において、前記コンデンサへの充電電流を検出する充電電流検出手段を備え、前記ＣＰＵが、前記充電電流検出手段によって検出された充電電流によって該充電電流の２乗の積分値を一定にするように前記制御信号を補正することを特徴としている。
請求項２記載の発明もサイリスタコンバータ装置に係るもので、サイリスタを用いて交流電圧を整流する整流回路と、コンデンサを用いて前記整流回路の出力電圧を平滑する平滑回路と、前記サイリスタを駆動するためのサイリスタドライバと、ＣＰＵを用いて前記サイリスタドライバへ制御信号を出力する制御回路と、前記交流電圧を測定する第１の電圧検出センサと、前記コンデンサの充電電圧を測定する第２の電圧検出センサと、を備えたサイリスタコンバータ装置であって、前記ＣＰＵが、第１の電圧検出センサの検出した交流電圧と前記第２の電圧検出センサの検出したコンデンサ充電電圧との差電圧を求め、その電圧差に基づいて前記サイリスタドライバへ制御信号を出力するサイリスタコンバータ装置において、前記コンデンサへの充電電流を検出する充電電流検出手段を備え、前記ＣＰＵが、前記充電電流検出手段によって検出された充電電流によって該充電電流の２乗の積分値を一定にするように前記制御信号を補正することを特徴としている。
請求項１記載の発明はサイリスタコンバータ装置に係るもので、サイリスタを用いて交流電圧を整流する整流回路と、コンデンサを用いて前記整流回路の出力電圧を平滑する平滑回路と、前記サイリスタを駆動するためのサイリスタドライバと、ＣＰＵを用いて前記サイリスタドライバへ制御信号を出力する制御回路と、前記交流電圧を測定する第１の電圧検出センサと、前記コンデンサの充電電圧を測定する第２の電圧検出センサと、を備えたサイリスタコンバータ装置であって、前記ＣＰＵが、第１の電圧検出センサの検出した交流電圧と前記第２の電圧検出センサの検出したコンデンサ充電電圧との差電圧を求め、その電圧差に基づいて前記サイリスタドライバへ制御信号を出力するサイリスタコンバータ装置において、前記コンデンサへの充電電流を検出する充電電流検出手段を備え、前記ＣＰＵが、前記充電電流検出手段によって検出された充電電流によって該充電電流の２乗の積分値を一定にするように前記制御信号を補正することを特徴としている。
請求項２記載の発明もサイリスタコンバータ装置に係るもので、サイリスタを用いて交流電圧を整流する整流回路と、コンデンサを用いて前記整流回路の出力電圧を平滑する平滑回路と、前記サイリスタを駆動するためのサイリスタドライバと、ＣＰＵを用いて前記サイリスタドライバへ制御信号を出力する制御回路と、前記交流電圧を測定する第１の電圧検出センサと、前記コンデンサの充電電圧を測定する第２の電圧検出センサと、を備えたサイリスタコンバータ装置であって、前記ＣＰＵが、第１の電圧検出センサの検出した交流電圧と前記第２の電圧検出センサの検出したコンデンサ充電電圧との差電圧を求め、その電圧差に基づいて前記サイリスタドライバへ制御信号を出力するサイリスタコンバータ装置において、前記コンデンサへの充電電流を検出する充電電流検出手段を備え、前記ＣＰＵが、前記充電電流検出手段によって検出された充電電流によって該充電電流の２乗の積分値を一定にするように前記制御信号を補正することを特徴としている。
以上のようにすることにより、電源インピーダンスの許容範囲を大幅に広げることができ、インピーダンス増加を目的とした、リアクトルの追加を行わなくてもよくなる。
また、入力電源波形が歪んだ場合でも、安定して充電できるため、充電時間を最短にできる。
さらに、サイリスタの許容電流マージンを小さくすることができるため、装置の小型化が可能となる。
また、入力電源波形が歪んだ場合でも、安定して充電できるため、充電時間を最短にできる。
さらに、サイリスタの許容電流マージンを小さくすることができるため、装置の小型化が可能となる。
以下、本発明の実施の形態について図を参照して説明する。
図１は、本発明に係るサイリスタコンバータ装置のブロック図である。
図において、１０は交流入力電源、１１はサイリスタ、１２はサイリスタ１１のゲートにゲートトリガ電圧を与えるサイリスタドライブ回路、１３は入力電圧検出器、１４は充電電圧検出器、１５は充電電流検出器、１６はサイリスタ１１の出力（直流）側に設けられた充電用コンデンサ、１７はサイリスタドライブ回路１２に制御信号を出力するマイコン、１８は整流回路の片側アームを構成するダイードである。
本発明に係る回路が図７の従来回路と比較して備えているハードウェア上の大きな特徴は、充電電流を検出するための充電電流検出器１５を持っていることである。
充電開始当初は、コンデンサ１６の充電電圧はゼロとなっている。マイコン１７は入力電圧検出器１３により検出された入力電圧と、充電電圧検出器１４により検出された充電電圧とを比較し、ラインインピーダンスが非常に小さくても、サイリスタ等に問題ない電流値となる電圧差でサイリスタ１１を駆動するようサイリスタドライブ回路１２を制御して充電させる。このときは入力電圧と充電電圧のみを使ってサイリスタ点弧タイミングを決める従来の制御方式で行うが、ただし、最悪条件を加味して、サイリスタやその他の素子が破壊しないように規定電圧差を決める必要がある。そして、本発明によればそのときの充電電流を測定する。規定している電流値よりも小さい場合には次回の電圧差を大きくし、逆に、大きい場合は電圧差を小さくする。このように電流を測定し、次回の充電電圧差を補正するという動作を充電が完了するまで行う。ここで用いる電流値は電流のピーク値である。ピーク値が半導体素子の許容範囲を超えなければ破壊に至ることはない。この方式は、マイコンの処理能力があまりなく、これより後の実施例を実現するのが困難な場合に有効である。
このように、本発明によれば、電源インピーダンスの許容範囲を大幅に広げることができ、インピーダンス増加を目的とした、リアクトルの追加を行わなくてもよくなるし、また、入力電源波形が歪んだ場合でも、安定して充電できるため、充電時間を最短にでき、さらに、サイリスタの許容電流マージンを小さくすることができるため、装置の小型化が可能となる。
なお、図１では単相のブロック図を示しているが、本発明は当然３相以上の回路に対しても有効である。
図において、１０は交流入力電源、１１はサイリスタ、１２はサイリスタ１１のゲートにゲートトリガ電圧を与えるサイリスタドライブ回路、１３は入力電圧検出器、１４は充電電圧検出器、１５は充電電流検出器、１６はサイリスタ１１の出力（直流）側に設けられた充電用コンデンサ、１７はサイリスタドライブ回路１２に制御信号を出力するマイコン、１８は整流回路の片側アームを構成するダイードである。
本発明に係る回路が図７の従来回路と比較して備えているハードウェア上の大きな特徴は、充電電流を検出するための充電電流検出器１５を持っていることである。
充電開始当初は、コンデンサ１６の充電電圧はゼロとなっている。マイコン１７は入力電圧検出器１３により検出された入力電圧と、充電電圧検出器１４により検出された充電電圧とを比較し、ラインインピーダンスが非常に小さくても、サイリスタ等に問題ない電流値となる電圧差でサイリスタ１１を駆動するようサイリスタドライブ回路１２を制御して充電させる。このときは入力電圧と充電電圧のみを使ってサイリスタ点弧タイミングを決める従来の制御方式で行うが、ただし、最悪条件を加味して、サイリスタやその他の素子が破壊しないように規定電圧差を決める必要がある。そして、本発明によればそのときの充電電流を測定する。規定している電流値よりも小さい場合には次回の電圧差を大きくし、逆に、大きい場合は電圧差を小さくする。このように電流を測定し、次回の充電電圧差を補正するという動作を充電が完了するまで行う。ここで用いる電流値は電流のピーク値である。ピーク値が半導体素子の許容範囲を超えなければ破壊に至ることはない。この方式は、マイコンの処理能力があまりなく、これより後の実施例を実現するのが困難な場合に有効である。
このように、本発明によれば、電源インピーダンスの許容範囲を大幅に広げることができ、インピーダンス増加を目的とした、リアクトルの追加を行わなくてもよくなるし、また、入力電源波形が歪んだ場合でも、安定して充電できるため、充電時間を最短にでき、さらに、サイリスタの許容電流マージンを小さくすることができるため、装置の小型化が可能となる。
なお、図１では単相のブロック図を示しているが、本発明は当然３相以上の回路に対しても有効である。
図２は本発明に係るサイリスタコンバータ装置の動作を説明するフローチャートである。
図において、スタートすると、ステップ１で、位相制御する際の交流電圧、コンデンサに蓄えられている充電電圧、充電電流が流れているときのその充電電流をそれぞれ測定し、ＣＰＵに送る。
ステップ２で、ＣＰＵは、位相制御する際の交流電圧と現在の充電電圧との差を求め、これを基に位相制御用の制御信号を演算する。交流電圧と充電電圧の差が大きいときは位相を早める。ここまでは従来装置と同じである。
次ぎに、ステップ３で、充電電流が所定範囲内かどうか調べ、所定範囲内であればステップ７へ進み、先に演算した制御信号を従来装置同様にそのままサイリスタドライバへ出力して、位相制御を行わせる。
しかしながら、ステップ３で充電電流が所定範囲外であるときは、ステップ４で充電電流が所定範囲より大きいかどうか調べ、大きければステップ５へ進んで、ステップ２２で求めた制御信号を小さめに補正する。この補正量は充電電流の大きさを基に適宜決めればよい。
また、ステップ４で充電電流が所定範囲より小さければステップ６へ進んで、ステップ２２で求めた制御信号を大きめに補正する。この補正量は充電電流の大きさを基に適宜決めればよい。
ステップ７では、ステップ５およびステップ６で補正された制御信号をサイリスタドライバへ出力して、位相制御を行わせる。
その後、交流電圧は充電電圧より小さくなり、サイリスタは自然消弧し（ステップ８）、この１サイクルの位相制御は終了する。
ステップ９で、位相制御を終了するのであればエンドに行き、さらに位相制御を続行するのであれば、正のサイクルで位相制御を開始するため、ステップ１へ戻る。
図において、スタートすると、ステップ１で、位相制御する際の交流電圧、コンデンサに蓄えられている充電電圧、充電電流が流れているときのその充電電流をそれぞれ測定し、ＣＰＵに送る。
ステップ２で、ＣＰＵは、位相制御する際の交流電圧と現在の充電電圧との差を求め、これを基に位相制御用の制御信号を演算する。交流電圧と充電電圧の差が大きいときは位相を早める。ここまでは従来装置と同じである。
次ぎに、ステップ３で、充電電流が所定範囲内かどうか調べ、所定範囲内であればステップ７へ進み、先に演算した制御信号を従来装置同様にそのままサイリスタドライバへ出力して、位相制御を行わせる。
しかしながら、ステップ３で充電電流が所定範囲外であるときは、ステップ４で充電電流が所定範囲より大きいかどうか調べ、大きければステップ５へ進んで、ステップ２２で求めた制御信号を小さめに補正する。この補正量は充電電流の大きさを基に適宜決めればよい。
また、ステップ４で充電電流が所定範囲より小さければステップ６へ進んで、ステップ２２で求めた制御信号を大きめに補正する。この補正量は充電電流の大きさを基に適宜決めればよい。
ステップ７では、ステップ５およびステップ６で補正された制御信号をサイリスタドライバへ出力して、位相制御を行わせる。
その後、交流電圧は充電電圧より小さくなり、サイリスタは自然消弧し（ステップ８）、この１サイクルの位相制御は終了する。
ステップ９で、位相制御を終了するのであればエンドに行き、さらに位相制御を続行するのであれば、正のサイクルで位相制御を開始するため、ステップ１へ戻る。
サイリスタの許容電流は、通常、電流二乗時間積で表されている。また、充電電流自体も、時間の短いパルス状の電流となることから、素子の特性を充分発揮させるためには、流れている電流とその時間から電流二乗時間積を求める必要がある。
したがって、具体的な方法は、図３のように、充電電流検出器１５（図１）からの電流波形マイコン１７がＡ／Ｄで取り込み、その値の二乗をその都度計算して、これの総和をサイリスタ点弧タイミングから求めることによって得られる。ただし、この制御を精度よく行うためには、実施例１に比較して、高いＡ／Ｄの変換速度とマイコンの高処理能力が必要となる。
したがって、具体的な方法は、図３のように、充電電流検出器１５（図１）からの電流波形マイコン１７がＡ／Ｄで取り込み、その値の二乗をその都度計算して、これの総和をサイリスタ点弧タイミングから求めることによって得られる。ただし、この制御を精度よく行うためには、実施例１に比較して、高いＡ／Ｄの変換速度とマイコンの高処理能力が必要となる。
しかし、Ａ／Ｄの変換速度とマイコンの処理能力がそれほど高くなくても、実施できる簡易的な方法が実施例３として考えられる。
それは図４のようにピーク電流Ｉｐと通電時間ｔからなる方形として、これからピーク電流二乗Ｉｐ2を求めこれと通電時間ｔから計算する方法である。
これによれば、図３の方法ほど精度は良くないが、時間要素を加味した分だけ実施例１よりは精度がよくなる。
それは図４のようにピーク電流Ｉｐと通電時間ｔからなる方形として、これからピーク電流二乗Ｉｐ2を求めこれと通電時間ｔから計算する方法である。
これによれば、図３の方法ほど精度は良くないが、時間要素を加味した分だけ実施例１よりは精度がよくなる。
このように交流電源、コンバータシステムにあわせて設定値を決めることができるため、突入電流を抑えることやコンデンサの充電時間を調整することができ、コンバータを用いるインバータなどに適用できる
１ 交流入力電源
２ 入力電圧
３ 充電電圧
４ ゲートトリガ電圧
５ 充電電流
６ ゲート駆動回路
７ コンデンサ
１０ 入力電源
１１ サイリスタ
１２ サイリスタドライブ回路
１３ 入力電圧検出器
１４ 充電電圧検出器
１５ 充電電流検出器
１６ コンデンサ
１７ マイコン
１８ ダイオード
２ 入力電圧
３ 充電電圧
４ ゲートトリガ電圧
５ 充電電流
６ ゲート駆動回路
７ コンデンサ
１０ 入力電源
１１ サイリスタ
１２ サイリスタドライブ回路
１３ 入力電圧検出器
１４ 充電電圧検出器
１５ 充電電流検出器
１６ コンデンサ
１７ マイコン
１８ ダイオード
Claims (2)
- サイリスタを用いて交流電圧を整流する整流回路と、コンデンサを用いて前記整流回路の出力電圧を平滑する平滑回路と、前記サイリスタを駆動するためのサイリスタドライバと、ＣＰＵを用いて前記サイリスタドライバへ制御信号を出力する制御回路と、前記交流電圧を測定する第１の電圧検出センサと、前記コンデンサの充電電圧を測定する第２の電圧検出センサと、を備えたサイリスタコンバータ装置であって、前記ＣＰＵが、第１の電圧検出センサの検出した交流電圧と前記第２の電圧検出センサの検出したコンデンサ充電電圧との差電圧を求め、その電圧差に基づいて前記サイリスタドライバへ制御信号を出力するサイリスタコンバータ装置において、
前記コンデンサへの充電電流を検出する充電電流検出手段を備え、
前記ＣＰＵが、前記充電電流検出手段によって検出された充電電流によって、該充電電流の２乗の積分値を一定にするように前記制御信号を補正することを特徴とするサイリスタコンバータ装置。 - サイリスタを用いて交流電圧を整流する整流回路と、コンデンサを用いて前記整流回路の出力電圧を平滑する平滑回路と、前記サイリスタを駆動するためのサイリスタドライバと、ＣＰＵを用いて前記サイリスタドライバへ制御信号を出力する制御回路と、前記交流電圧を測定する第１の電圧検出センサと、前記コンデンサの充電電圧を測定する第２の電圧検出センサと、を備えたサイリスタコンバータ装置であって、前記ＣＰＵが、第１の電圧検出センサの検出した交流電圧と前記第２の電圧検出センサの検出したコンデンサ充電電圧との差電圧を求め、その電圧差に基づいて前記サイリスタドライバへ制御信号を出力するサイリスタコンバータ装置において、
前記コンデンサへの充電電流を検出する充電電流検出手段を備え、
前記ＣＰＵが、前記充電電流検出手段によって検出された充電電流によって、該充電電流のピーク電流の二乗と通電時間との積を一定にするように前記制御信号を補正することを特徴とするサイリスタコンバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004213950A JP4561215B2 (ja) | 2004-07-22 | 2004-07-22 | サイリスタコンバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004213950A JP4561215B2 (ja) | 2004-07-22 | 2004-07-22 | サイリスタコンバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006042403A JP2006042403A (ja) | 2006-02-09 |
| JP4561215B2 true JP4561215B2 (ja) | 2010-10-13 |
Family
ID=35906782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004213950A Expired - Fee Related JP4561215B2 (ja) | 2004-07-22 | 2004-07-22 | サイリスタコンバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4561215B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106645873B (zh) * | 2016-12-22 | 2019-02-26 | 北京金风科创风电设备有限公司 | 直流支撑电容保护方法和装置及纹波电流检测方法和装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0426372A (ja) * | 1990-05-17 | 1992-01-29 | Yaskawa Electric Corp | 電源立ち上げ方法 |
| JPH06339276A (ja) * | 1993-05-26 | 1994-12-06 | Fuji Electric Co Ltd | サイリスタ整流器の位相制御方法 |
-
2004
- 2004-07-22 JP JP2004213950A patent/JP4561215B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0426372A (ja) * | 1990-05-17 | 1992-01-29 | Yaskawa Electric Corp | 電源立ち上げ方法 |
| JPH06339276A (ja) * | 1993-05-26 | 1994-12-06 | Fuji Electric Co Ltd | サイリスタ整流器の位相制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006042403A (ja) | 2006-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6147209B2 (ja) | 電力変換装置 | |
| JP5272319B2 (ja) | 電力変換装置 | |
| WO2016006045A1 (ja) | 電力変換装置 | |
| US20170222572A1 (en) | Power converting apparatus | |
| JP6400103B2 (ja) | 電力変換装置 | |
| CN109759677B (zh) | 焊接电源装置 | |
| JP4561215B2 (ja) | サイリスタコンバータ装置 | |
| KR101920843B1 (ko) | 히터 제어용 scr 전력 제어 장치 | |
| JP4337032B2 (ja) | サイリスタコンバータ装置のコンデンサ充電制御方法 | |
| JP2990867B2 (ja) | 順変換装置 | |
| KR101905345B1 (ko) | 전력 변환 장치 | |
| KR910006099B1 (ko) | 아크 용접용 전원의 제어장치 | |
| JP2707016B2 (ja) | 直流ｔｉｇアーク溶接機 | |
| KR940001785B1 (ko) | 3상 정류전압의 위상제어장치 | |
| JP2637178B2 (ja) | 電力変換装置 | |
| JP2006262661A (ja) | 直流電源装置 | |
| JP3431488B2 (ja) | 電力変換装置および直流連系システム | |
| JPH02155460A (ja) | 電力変換装置 | |
| JPS648539B2 (ja) | ||
| JP2005341799A (ja) | 誘導機の速度制御装置 | |
| JP2005168162A (ja) | コンバータ | |
| JP2645720B2 (ja) | 電流形インバータの停電後の再始動方法および装置 | |
| JPH04178170A (ja) | 力率改善形整流装置 | |
| JPH099628A (ja) | コンバータ制御装置 | |
| JPH07106085A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060327 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140806 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |