JP4549628B2 - メモリ回路試験システム、半導体装置及びメモリ試験方法 - Google Patents
メモリ回路試験システム、半導体装置及びメモリ試験方法 Download PDFInfo
- Publication number
- JP4549628B2 JP4549628B2 JP2002548730A JP2002548730A JP4549628B2 JP 4549628 B2 JP4549628 B2 JP 4549628B2 JP 2002548730 A JP2002548730 A JP 2002548730A JP 2002548730 A JP2002548730 A JP 2002548730A JP 4549628 B2 JP4549628 B2 JP 4549628B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- address
- memory
- memory circuit
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Description
技術分野
本発明は、メモリ回路試験システム、半導体装置及びメモリ試験方法に関し、詳しくは、複数のメモリ回路と、そのメモリ回路の機能テストを行う試験回路とを同一チップ上に搭載してなるメモリ回路試験システム、半導体装置及びメモリ試験方法に関する。
近年、半導体集積回路装置（ＬＳＩ）、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）等は高集積化及び高機能化に伴い、１つのチップ上にロジック回路と共に複数の大容量メモリ回路が搭載されるようになってきている。このような半導体装置では、ロジック回路とメモリ回路との間の転送レート（単位時間当たりの転送データ量）を従来の半導体装置におけるそれよりも高くすることができる。
半導体装置は、その出荷に先立ってロジック回路及びメモリ回路が正常に動作しているか否かをテストする動作試験が実施される。これらロジック回路及びメモリ回路は、その各々が多数の論理ゲートを有する機能ブロック単位の回路から構成されている。このため、特定の機能ブロック回路について試験を行った場合にその半導体装置の出力状態は、試験対象以外の機能ブロック回路の状態によっても影響される。又、半導体装置の集積度の向上ペースは年々速まっており、半導体装置の多機能化に従って、そこに搭載されるメモリ回路の数は増大し、特に機能ブロック回路がメモリ回路である場合にその試験は極めて複雑化してきている。
そこで、これら複数のメモリ回路を搭載した半導体装置の動作試験を実施する方法として、外部から直接メモリ回路をアクセスしてその試験を実施する方法が考えられる。しかし、メモリ回路の入出力端子がロジック回路に接続されているため、半導体装置の外部からメモリ回路の入出力を行うことが容易でないこと、或いは、試験端子数が増加すること等の問題が生じていた。
そのため、半導体装置に搭載されるメモリ回路の機能テストを容易化する手段として、近年、半導体装置に内蔵されてメモリ回路の試験を同回路内で実施し、その試験結果を外部に出力する組み込み自己試験（ＢＩＳＴ（Ｂｕｉｌｄ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ））手段が提案され、実用化されている。
通常、同一チップに複数のメモリ回路を搭載した場合、試験（ＢＩＳＴ）回路は各メモリ回路に１対１で搭載される。即ち、各メモリ回路の試験を実施する試験回路を各々設けることにより、各メモリ回路に対する試験の精度を十分確保することができる構成となっている。
背景技術
図１０は、試験回路とメモリ回路との接続例を示すブロック図である。尚、例として、ここでは試験対象とするメモリをＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）としている。試験回路１０及びメモリ回路（ＤＲＡＭマクロ）１１にはクロック信号ＣＬＫが供給される。また、試験回路１０にはテストビット（制御信号）ＴＢが入力される。従って、複数組の試験回路１０とメモリ回路１１とが同一チップ上に搭載され、これら全てのメモリ回路１１に対し同時に試験が開始され、その試験結果を対応する各々の試験回路１０で判定する。
試験回路１０は、テストビットＴＢに応答して生成したコマンド制御信号、アドレス信号、及び書き込みデータ（ライトデータ）を、対応するメモリ回路１１に出力する。又、試験回路１０では、メモリ回路１１から読み出される期待値データ（図示略）が生成される。そして、試験回路１０の比較判定回路（図示略）は、メモリ回路１１から読み出したセル情報を持つ読み出しデータ（リードデータ）と前記期待値データとを比較判定し、その判定信号を外部へ出力する。
ところで、メモリとしてのＤＲＡＭはデータの再書き込み動作、即ちリフレッシュ動作を所定時間毎に行うことにより、ＤＲＡＭに書き込まれたデータを維持可能となる。従って、このリフレッシュ動作は、ＤＲＡＭに格納されたデータが維持される時間内に実施する必要がある。そこで、上記したような試験回路１０では、前記リフレッシュ動作を必要とするＤＲＡＭ等においてそのデータ保持時間を検証するための試験として、リフレッシュ試験が行われる。
図１１は、リフレッシュ試験を説明するフローチャートである。
さて、試験回路１０にクロック信号ＣＬＫが供給されるとリフレッシュ試験が開始される（ステップＳ１０）。すると、試験回路１０及びメモリ回路（ＤＲＡＭマクロ）１１が初期化され（ステップＳ２０，ステップＳ３０）、メモリ回路１１の全てのメモリセルに対してデータの書き込み動作が行われる（ステップＳ４０）。
ステップＳ４０にて全てのメモリセルに対するデータの書き込み動作が終了すると、試験回路１０からメモリ回路１１へのアクセス（読み出し動作）が所定の時間禁止されたウェイトとなる（ステップＳ５０）。このメモリ回路１１へのアクセスを禁止する時間、即ちウェイト（ステップＳ５０）の時間は、メモリ回路１１のデータ保持時間と等しく設定され、このデータ保持時間はリフレッシュ試験時間ｔＲＥＦ（リフレッシュ間隔）に相当する。
その後、メモリ回路１１へのアクセスを再開して、当該メモリ回路１１からデータを読み出し、その読み出しデータと前記比較判定回路で生成される期待値データとを比較することにより、ステップＳ４０での書き込みデータが保持されているか否かを判定する（ステップＳ６０）。
そして、その判定信号を保持、或いは出力する（ステップＳ７０）。
上記したように、リフレッシュ試験時間ｔＲＥＦはメモリ回路１１へのアクセスを所定時間禁止することで実施され、このアクセスを禁止する手段として、例えば以下の二つの手段がある。
第一の手段として、試験回路１０に供給されるクロック信号ＣＬＫを止めることである。図１２は、リフレッシュ試験の遷移図を示す。
この方法では、ステップＳ４０にてメモリ回路１１へのデータの書き込みを終えた後、クロック信号ＣＬＫの供給を停止することによりメモリ回路１１へのアクセスを禁止する。そして、試験回路１０及びメモリ回路１１にクロック信号ＣＬＫを再び供給することにより、メモリ回路１１へのアクセスを再開してウェイト（ステップＳ５０）を終了する。
第二の手段として、試験回路１０に入力されるテストビットＴＢから、当該試験回路１０をウェイト（ステップＳ５０）に制御するウェイト信号Ｗａｉｔを生成することである。図１３に、テストビットＴＢにウェイト信号Ｗａｉｔを用いた場合のリフレッシュ試験の遷移図を示す。
この方法では、図１３に示すように、試験回路１０は、ステップＳ４０にてメモリ回路１１へのデータの書き込みを終えると、Ｈレベルのウェイト信号Ｗａｉｔに応答してウェイト（ステップＳ５０）となる。その後、試験回路１０はＬレベルのウェイト信号Ｗａｉｔに応答してウェイト（ステップＳ５０）を終了する。
図１４は、ウェイト（ステップＳ５０）を示すフローチャートである。尚、図１４に示す動作記述は、ハードウェア記述言語（ＶＨＤＬ（Ｖｅｒｙ Ｈｉｇｈ Ｓｐｅｅｄ ＩＣ−Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ））に準拠している。
さて、ウェイト（ステップＳ５０）となると、試験回路１０では、当該試験回路１０及びメモリ回路１１にクロック信号ＣＬＫが供給されているか否かを判定する（ステップＳ５１）。
次いで、クロック信号ＣＬＫが保持される状態で、ウェイト信号ＷａｉｔがＨレベル、或いはＬレベルのいずれの状態にあるかを判定する（ステップＳ５２）。このとき、ウェイト信号ＷａｉｔがＨレベルにある場合、試験状態はウェイト（ステップＳ５０）のまま維持される。一方、ウェイト信号ＷａｉｔがＬレベルにある場合、ウェイト（ステップＳ５０）を終了する。
ところで、通常、同一チップ上に搭載される複数のメモリ回路は、そこに搭載されるロジック回路の仕様に従って、大きさの相違するアドレス空間（メモリ容量）を持つ。
図１５は、例として、同一チップ上に２組の試験回路１２ａ，１２ｂとメモリ回路（ＤＲＡＭマクロ）１３ａ，１３ｂとを搭載したときのリフレッシュ試験の遷移図を示す。ここでは、メモリ回路１３ａ，１３ｂのアドレス空間をそれぞれＮａ，Ｎｂ（Ｎａ＜Ｎｂ）とする。
さて、メモリ回路１３ａへの書き込み動作が終了すると同時に、ウェイト信号ＷａｉｔをＨレベルにすると、試験回路１２ａはこのＨレベルのウェイト信号Ｗａｉｔに応答してウェイトとなる。このとき、メモリ回路１３ａ，１３ｂのアドレス空間Ｎａ，Ｎｂは相違するため、各メモリ回路１３ａ，１３ｂへデータを書き込む時間に差が生じる。つまり、メモリ回路１３ｂへの書き込み動作は継続して行われる。
次いで、メモリ回路１３ｂへの書き込み動作が終了すると、試験回路１２ｂは、前記Ｈレベルのウェイト信号Ｗａｉｔに応答してウェイトとなる。
その後、メモリ回路１３ｂのリフレッシュ試験時間ｔＲＥＦ−ｂを経て、ウェイト信号ＷａｉｔをＬレベルにすることにより、試験回路１２ａ，１２ｂのウェイトを同時に終了する。従って、メモリ回路１３ａのリフレッシュ試験時間ｔＲＥＦ−ａは、メモリ回路１３ｂのリフレッシュ試験時間ｔＲＥＦ−ｂより長くなる。
メモリ回路１３ａ，１３ｂは同一形状のセルにて構成されるため、それらのデータ保持時間は同一となる。従って、両試験回路１２ａ，１２ｂがウェイトするリフレッシュ試験時間を同じにしなければならない。
しかしながら、上記したようにメモリ回路１３ａ，１３ｂのアドレス空間Ｎａ，Ｎｂが相違する場合（Ｎａ＜Ｎｂ）、テスト回路１２ａ，１２ｂによるリフレッシュ試験時の基本サイクル時間をＲｃとすると、その書き込み時間には（（Ｎｂ−Ｎａ）＊Ｒｃ）の時間差が生じる。
従って、従来の試験回路１２ａ，１２ｂでは、メモリ回路１３ａのリフレッシュ試験時間ｔＲＥＦ−ａは、メモリ回路１３ｂのリフレッシュ試験時間ｔＲＥＦ−ｂに比べ（（Ｎｂ−Ｎａ）＊Ｒｃ）の時間だけ過剰試験となる。このため、メモリ回路１３ａのデータ保持時間を検証することができないという問題があった。
本発明の目的は、同一チップ上に搭載される複数個のメモリのリフレッシュ試験を共通の制御信号で実現し、且つリフレッシュ試験の過剰試験を防止し得るメモリ回路試験システムを提供することにある。
発明の開示
本発明の第１の態様において、メモリ回路試験システム、半導体装置及びメモリ試験方法が提供される。複数のメモリ回路と、前記複数のメモリ回路に対応して設けられた複数の試験回路であって、各試験回路はそれぞれ対応する前記メモリ回路にデータを書き込む第１の試験ステイトユニットと、解除信号が入力されるまで待機する第２の試験ステイトユニットと、前記各メモリ回路からデータを読み出す第３の試験ステイトユニットを順次実行させる、メモリ回路試験システムにおいて、前記第２の試験ステイトユニットは、前記複数の試験回路の全てが前記第１の試験ステイトユニットを終了するまで各対応するメモリ回路にリフレッシュ動作を実施させるリフレッシュユニットを備えた。
本発明の第２の態様において、メモリ回路試験システム、半導体装置及びメモリ試験方法が提供される。複数のメモリ回路と、前記複数のメモリ回路に対応して設けられた複数の試験回路であって、各試験回路はそれぞれ対応する前記メモリ回路にデータを書き込む第１の試験ステイトと、解除信号が入力されるまで待機する第２の試験ステイトと、前記各メモリ回路からデータを読み出す第３の試験ステイトを順次実行する、半導体装置において、前記第２の試験ステイトは、前記複数の試験回路の全てが前記第１の試験ステイトを終了するまで各対応するメモリ回路にリフレッシュ動作を実施させるリフレッシュ手段を備えた。
本発明の第３の態様において、メモリ回路試験システム、半導体装置及びメモリ試験方法が提供される。複数のメモリ回路をそれぞれに対応して設けられた複数の試験回路にて試験するメモリ試験方法であって、前記複数の試験回路は、それぞれ対応する前記メモリ回路にデータを書き込む第１の試験ステイトと、前記複数の試験回路の全てが前記第１の試験ステイトを終了するまで各対応するメモリ回路にリフレッシュ動作を実施させた後、解除信号が入力されるまで待機する第２の試験ステイトと、前記各メモリ回路からデータを読み出す第３の試験ステイト、を順次実行する。
発明を実施するための最良の形態
以下、本発明をメモリ回路試験システムに具体化した第一実施形態を図１〜図４に従って説明する。
図１は、半導体装置の概略平面図である。
半導体装置１はＤＲＡＭ混載ロジックＬＳＩであって、そのチップ２上には、第１及び第２ロジック回路３ａ，３ｂとともに、複数組（例として、図１では２組）の第１及び第２メモリ回路４ａ，４ｂ及び第１及び第２試験回路５ａ，５ｂが形成されている。尚、例として、本実施形態では試験対象とするメモリをＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とする。又、第１及び第２メモリ回路４ａ，４ｂは、大きさの相違するアドレス空間（メモリ容量及び語構成で決まる）を持ち、例えば、各メモリ回路４ａ，４ｂのアドレス空間をそれぞれＮａ，Ｎｂ（Ｎａ＜Ｎｂ）とする。
図２は、同一チップ２上に２組の第１及び第２メモリ回路（ＤＲＡＭマクロ）４ａ，４ｂと第１及び第２試験回路５ａ，５ｂとの接続例を示すブロック図である。
各試験回路５ａ，５ｂ及びメモリ回路４ａ，４ｂには、半導体装置１に接続されたテスト装置（図示略）から共通のクロック信号ＣＬＫが供給される。又、各試験回路５ａ，５ｂには、前記テスト装置から共通のテストビット（制御信号）ＴＢが入力される。テストビットＴＢは後述するウェイト信号Ｗａｉｔを含む複数の信号からなる。従って、各メモリ回路４ａ，４ｂに対し同時に試験を開始し、その試験結果を対応する試験回路５ａ，５ｂで判定する。
各試験回路５ａ，５ｂは、テストビットＴＢに応答して生成したコマンド制御信号、アドレス信号、及び書き込みデータ（ライトデータ）を、対応するメモリ回路４ａ，４ｂに出力する。又、各試験回路５ａ，５ｂでは、各メモリ回路４ａ，４ｂから読み出される期待値データ（図示略）が生成される。そして、各試験回路５ａ，５ｂの比較判定回路（図示略）は、各メモリ回路４ａ，４ｂから読み出したセル情報を持つ読み出しデータ（リードデータ）と前記期待値データとを比較判定し、その判定信号を外部へ出力する。
図３は、試験の状態を示すフローチャートである。尚、図３に示す動作記述は、ハードウェア記述言語（ＶＨＤＬ（Ｖｅｒｙ Ｈｉｇｈ Ｓｐｅｅｄ ＩＣ−Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ））に準拠している。
試験は、第１の試験ステイトとしてのＤＲＡＭライト（ステップＳ１）と、第２の試験ステイトとしてのウェイト（ステップＳ２）と、第３の試験ステイトとしてのＤＲＡＭリード（判定）（ステップＳ３）とからなる。
ＤＲＡＭライト（ステップＳ１）では、各試験回路５ａ，５ｂは、生成した書き込みデータを各メモリ回路４ａ，４ｂのメモリセルに書き込む。
各試験回路５ａ，５ｂは、全てのメモリセルにデータを書き込んだ後、前記テストビット（制御信号）ＴＢに含まれるウェイト信号Ｗａｉｔに応答して、その動作状態をそれぞれウェイト（ステップＳ２）へ遷移する。
ウェイト（ステップＳ２）は、ウェイト信号Ｗａｉｔにより各試験回路５ａ，５ｂからメモリ回路４ａ，４ｂへのアクセス（読み出し動作）が禁止される状態である。
詳述すると、ＤＲＡＭライト（ステップＳ１）にて各メモリ回路４ａ，４ｂへの書き込み動作が終了すると、各試験回路５ａ，５ｂは、Ｈレベルのウェイト信号Ｗａｉｔに応答してメモリ回路４ａ，４ｂへのアクセスが禁止されたウェイト（ステップＳ２）となる。この状態からウェイト信号ＷａｉｔをＬレベルにすると、メモリ回路４ａ，４ｂへのアクセスが再開されてウェイト（ステップＳ２）を終了し、その動作状態をそれぞれＤＲＡＭリード（ステップＳ３）へ遷移する。
ＤＲＡＭリード（ステップＳ３）では、メモリ回路４ａ，４ｂから読み出したデータと、試験回路５ａ，５ｂにて生成される期待値データとを前記比較判定回路にて比較する。そして、ＤＲＡＭライト（ステップＳ１）での書き込みデータが保持されているか否かを判定する。
又、各試験回路５ａ，５ｂには、ウェイト（ステップＳ２）にて、所定の条件が満たされるとき、メモリ回路４ａ，４ｂにリフレッシュ動作を実行させる機能を持つ。尚、本実施形態では、ウェイト（ステップＳ２）は、図３に示すようにステップＳ２１，ステップＳ２２及びステップＳ２３を有するループ・フローにて構成される。即ち、各試験回路５ａ，５ｂは、メモリ回路４ａ，４ｂにリフレッシュコマンドＲＥＦを発行する手段（ステップＳ２２）を持つ。
次に、ウェイト（ステップＳ２）での動作を、図３のループ・フローを参照しながら説明する。
前記したように、ＤＲＡＭライト（ステップＳ１）にてメモリ回路４ａ，４ｂへの書き込み動作が終了すると、Ｈレベルのウェイト信号Ｗａｉｔに応答して、試験回路５ａ，５ｂはウェイト（ステップＳ２）に制御される。
次いで、試験回路５ａ，５ｂ及びメモリ回路４ａ，４ｂに、クロック信号ＣＬＫが供給されているか否かを判定する（ステップＳ２１）。
クロック信号ＣＬＫが供給される場合、試験回路５ａ，５ｂはリフレッシュコマンドＲＥＦを発行し（ステップＳ２２）、そのリフレッシュコマンドＲＥＦを受けたメモリ回路４ａ，４ｂは、メモリセルをリフレッシュする。
そして、ウェイト信号ＷａｉｔがＨレベル、或いはＬレベルのいずれにあるかを判定する（ステップＳ２３）。このとき、ウェイト信号ＷａｉｔがＬレベルのとき、試験回路５ａ，５ｂはウェイト（ステップＳ２）を終了して、ＤＲＡＭリード（ステップＳ３）に遷移する。
一方、ウェイト信号ＷａｉｔがＨレベルの時、試験回路５ａ，５ｂはウェイトに維持される。そして、ステップＳ２２において、再度リフレッシュコマンドＲＥＦを受けることにより、当該メモリ回路４ａ，４ｂは、リフレッシュ動作を継続する。即ち、リフレッシュ動作が開始されたメモリ回路４ａ，４ｂに対して、クロック信号ＣＬＫが保持され、且つウェイト信号ＷａｉｔがＨレベルに保持される間、リフレッシュ動作が行われる。
図４は、リフレッシュ試験の遷移図である。
さて、第１及び第２試験回路５ａ，５ｂ及び第１及び第２メモリ回路４ａ，４ｂにクロック信号ＣＬＫを供給して試験が開始されると、前記ＤＲＡＭライト（ステップＳ１）にて、各試験回路５ａ，５ｂは、メモリ回路４ａ，４ｂにデータを書き込む。
次いで、第１メモリ回路４ａへの書き込み動作が終了すると、第１試験回路５ａは、Ｈレベルのウェイト信号Ｗａｉｔに応答してウェイト（ステップＳ２）となる。
このとき、第１及び第２メモリ回路４ａ，４ｂのアドレス空間（メモリ容量）Ｎａ，Ｎｂの大きさが相違するため（Ｎａ＜Ｎｂ）、各メモリ回路４ａ，４ｂに対するデータの書き込み時間には、（（Ｎｂ−Ｎａ）＊Ｒｅ）の時間差が生じる。尚、Ｒｃは各メモリ回路４ａ，４ｂのリフレッシュ試験の基本サイクル時間である。このため、図４に示すように、第１メモリ回路４ａへの書き込み動作が終了した後も、第２メモリ回路４ｂへの書き込み動作が終了するまで、クロック信号ＣＬＫは両メモリ回路４ａ，４ｂに供給される。
従って、第１試験回路５ａはリフレッシュコマンドＲＥＦを発行し、第１メモリ回路４ａにリフレッシュ動作を実行させる。
次いで、第２メモリ回路４ｂへの書き込み動作が終了すると、前記テスト装置はクロック信号ＣＬＫの供給を停止する。すると、第１試験回路５ａは、第１メモリ回路４ａへのリフレッシュコマンドＲＥＦを停止し、第１メモリ回路４ａのリフレッシュ動作は終了する。
そして、前記テスト装置は、第１及び第２メモリ回路４ａ，４ｂのデータ保持時間、即ち第１及び第２メモリ回路４ａ，４ｂのリフレッシュ試験時間ｔＲＥＦ経過後、クロック信号ＣＬＫの供給を再開するとともにウェイト信号ＷａｉｔをＬレベルにする。そして、それらに応答した第１及び第２試験回路５ａ，５ｂは、前記ＤＲＡＭリード（ステップＳ３）にて各々の書き込みデータが保持されているか否かを判定し、その判定結果を出力する。
次に、本発明の第一実施形態のメモリ回路試験システム、半導体装置及びメモリ試験方法の特徴を以下に記載する。
（１）第１試験回路５ａがウェイト（ステップＳ２）となると、当該第１試験回路５ａは第１メモリ回路４ａにリフレッシュコマンドＲＥＦを発行する。すると、第１メモリ回路４ａは、第２試験回路５ｂがウェイト（ステップＳ２）となるまで、メモリセルをリフレッシュする。即ち、第１メモリ回路４ａのメモリセルは、第２メモリ回路４ｂへの書き込み終了時までリフレッシュされるため、第１及び第２のメモリ回路４ａ，４ｂのリフレッシュ試験時間ｔＲＥＦは同一となる。このため、第１メモリ回路４ａのリフレッシュ試験時間ｔＲＥＦの過剰試験を防止することができる。従って、複数のメモリ（ＤＲＡＭ）に対して、精度の高いリフレッシュ試験を同時に実施することが可能となり、半導体装置の出荷前にメモリのデータ保持時間を正確に検証することができる。
（２）第１及び第２試験回路５ａ，５ｂに入力するウェイト信号Ｗａｉｔを共通とした。即ち、複数のメモリ（ＤＲＡＭ）に対するリフレッシュ試験を共通の制御信号で実現できるため、その配線面積を小さくすることができる。
（３）又、第１及び第２試験回路５ａ，５ｂに入力するウェイト信号Ｗａｉｔを共通としたことにより、第１及び第２メモリ回路４ａ，４ｂに対して試験を同時に行うことができる。従って、試験時間の短縮を図ることができる半導体装置を提供することができる。
（４）試験対象とするメモリ回路４ａ，４ｂをＳＤＲＡＭに具体化したため、メモリ回路４ａ，４ｂはクロック信号ＣＬＫと同期して動作するため、高速動作試験可能となる。
以下、本発明をメモリ回路試験システムに具体化した第二実施形態を図５及び図６に従って説明する。
尚、本実施の形態は、第一実施形態における第１及び第２試験回路５ａ，５ｂの構成を一部変更して、図３で説明した試験のウェイト（ステップＳ２）におけるステップＳ２２を変更したものである。従って、同一の構成部分には同一名称及び同一符号を付して詳細な説明を一部省略する。
図５は、半導体装置の概略平面図である。
半導体装置１のチップ２上には、ロジック回路３ａ，３ｂとともに、複数組（例として、図５では２組）の第１及び第２メモリ回路６ａ，６ｂ及び第１及び第２試験回路７ａ，７ｂが形成されている。尚、例として、本実施形態では試験対象とするメモリをＳＤＲＡＭとする。又、第１及び第２メモリ回路６ａ，６ｂは、大きさの相違するアドレス空間を持ち、例えば、各メモリ回路６ａ，６ｂのアドレス空間をそれぞれＮａ，Ｎｂ（Ｎａ＜Ｎｂ）とする。
このように、同一チップ２上に２組の第１及び第２メモリ回路（ＤＲＡＭマクロ）６ａ，６ｂと、第１及び第２試験回路７ａ，７ｂとを搭載した場合、その接続例は図２のブロック図に示すようになる。従って、第一実施形態と同じく各メモリ回路６ａ，６ｂに対し同時に試験を開始し、その試験結果を対応する試験回路７ａ，７ｂで判定する。
図６は、試験の状態を示すフローチャートである。尚、図６に示す動作記述は、ハードウェア記述言語ＶＨＤＬに準拠している。
各試験回路７ａ，７ｂによる試験は、前記ＤＲＡＭライト（ステップＳ１）と、ウェイト（ステップＳ２）と、ＤＲＡＭリード（判定）（ステップＳ３）とを含む。
又、各試験回路７ａ，７ｂは、ウェイト（ステップＳ２）にて、所定の条件が満たされるとき、対応するメモリ回路６ａ，６ｂにリフレッシュ動作を実行させる機能を持つ。尚、本実施形態では、ウェイト（ステップＳ２）は、図６に示すようにステップＳ２１と、ステップＳ２２１〜ステップＳ２２４と、ステップＳ２３とを有するループ・フローにて構成される。即ち、各試験回路７ａ，７ｂは、対応するメモリ回路６ａ，６ｂにリフレッシュ動作を実行させる手段（ステップＳ２２１〜Ｓ２２４）を持つ。
次に、ウェイト（ステップＳ２）での動作を、図６のループ・フローを参照しながら説明する。
前記したように、ＤＲＡＭライト（ステップＳ１）にて第１及び第２メモリ回路６ａ，６ｂへの書き込み動作が終了すると、Ｈレベルのウェイト信号Ｗａｉｔに応答して、第１及び第２試験回路７ａ，７ｂはウェイト（ステップＳ２）に制御される。
次いで、各試験回路７ａ，７ｂ及びメモリ回路６ａ，６ｂに、クロック信号ＣＬＫが供給されているか否かを判定する（ステップＳ２１）。
クロック信号ＣＬＫが供給される場合、各試験回路７ａ，７ｂは、対応するメモリ回路６ａ，６ｂにアクティブコマンドＡＣＴを発行するとともに、インクリメントしたアドレスＡＤＤを発行する（ステップＳ２２１）。
そして、各試験回路７ａ，７ｂは、対応するメモリ回路６ａ，６ｂに対してプリチャージコマンドＰＲＥを発行する（ステップＳ２２２）。すると、当該メモリ回路６ａ，６ｂは、前記アドレスＡＤＤのメモリセルをリフレッシュする。
次いで、ステップＳ２２１にてインクリメントされたアドレスＡＤＤが、試験回路７ａ，７ｂに記憶される最大アドレス値ＡＤＤ＿ＭＡＸを越えているか否かを判定する（ステップＳ２２３）。
アドレスＡＤＤが最大アドレス値ＡＤＤ＿ＭＡＸを越えている場合、前記アドレスＡＤＤには最小アドレス値としての‘０’を入力する（ステップＳ２２４）。
そして、クロック信号ＣＬＫが供給された状態で、ウェイト信号ＷａｉｔがＨレベル、或いはＬレベルのいずれにあるかを判定する（ステップＳ２３）。このとき、ウェイト信号ＷａｉｔがＬレベルのとき、試験回路７ａ，７ｂはウェイト（ステップＳ２）を終了して、ＤＲＡＭリード（ステップＳ３）に移行する。
一方、ウェイト信号ＷａｉｔがＨレベルの時、試験回路７ａ，７ｂはウェイトに維持される。そして、ステップＳ２２１及びステップＳ２２２において、インクリメントされたアドレスＡＤＤが再度発行されることにより、当該メモリ回路６ａ，６ｂは、リフレッシュ動作を継続する。即ち、リフレッシュ動作が開始されたメモリ回路６ａ，６ｂに対して、クロック信号ＣＬＫが保持され、且つウェイト信号ＷａｉｔがＨレベルに保持される間、リフレッシュ動作が行われる。
従って、上記のような第１及び第２試験回路７ａ，７ｂによる試験において、リフレッシュ試験が実施される場合に、その遷移図は前記第一実施形態における図４に示すようになる。つまり、第１メモリ回路６ａは、第２メモリ回路６ｂへの書き込みが終了するまでメモリセルをリフレッシュする。そして、第２メモリ回路６ｂへの書き込みが終了するとともにクロック信号ＣＬＫを停止して、第１及び第２メモリ回路６ａ，６ｂのリフレッシュ試験時間ｔＲＥＦを同一時間に実施した後、対応する試験回路７ａ，７ｂは、書き込みデータが保持されているか否かの判定結果を出力する。
次に、本発明の第二実施形態のメモリ回路試験システム、半導体装置及びメモリ試験方法の特徴を以下に記載する。
リフレッシュコマンドＲＥＦに応答する機能を備えていないメモリ回路６ａ，６ｂについてリフレッシュ試験を実施した場合、前記第一実施形態と同様な効果を奏することができる。そして、メモリ回路６ａ，６ｂに、リフレッシュコマンドＲＥＦに応答する機能を備えていないため、チップ２上に搭載可能なロジック回路３ａ，３ｂの面積を大きくすることができる。
以下、本発明をメモリ回路試験システムに具体化した第三実施形態を図７及び図８に従って説明する。
尚、本実施の形態は、第一実施形態における第１及び第２試験回路５ａ，５ｂの構成を一部変更して、図３で説明した試験のウェイト（ステップＳ２）におけるステップＳ２２を変更したものである。従って、同一の構成部分には同一名称及び同一符号を付して詳細な説明を一部省略する。
図７は、半導体装置の概略平面図である。
半導体装置１のチップ２上には、ロジック回路３ａ，３ｂとともに、複数組（例として、図７では２組）の第１及び第２メモリ回路８ａ，８ｂ及び第１及び第２試験回路９ａ，９ｂが形成されている。尚、例として、本実施形態では試験対象とするメモリをＳＤＲＡＭとする。又、第１及び第２メモリ回路８ａ，８ｂは、大きさの相違するアドレス空間を持ち、例えば、各メモリ回路８ａ，８ｂのアドレス空間をそれぞれＮａ，Ｎｂ（Ｎａ＜Ｎｂ）とする。
このように、同一チップ２上に２組の第１及び第２メモリ回路（ＤＲＡＭマクロ）８ａ，８ｂと、第１及び第２試験回路９ａ，９ｂとを搭載した場合、その接続例は図２のブロック図に示すようになる。従って、第一実施形態と同じく各メモリ回路８ａ，８ｂに対し同時に試験を開始し、その試験結果を対応する試験回路９ａ，９ｂで判定する。
図８は、試験の状態を示すフローチャートである。尚、図８に示す動作記述は、ハードウェア記述言語ＶＨＤＬに準拠している。
各試験回路９ａ，９ｂによる試験は、前記ＤＲＡＭライト（ステップＳ１）と、ウェイト（ステップＳ２）と、ＤＲＡＭリード（判定）（ステップＳ３）とを含む。
又、各試験回路９ａ，９ｂは、ウェイト（ステップＳ２）にて、所定の条件が満たされるとき、対応するメモリ回路８ａ，８ｂにリフレッシュ動作を実行させる機能を持つ。尚、本実施形態では、ウェイト（ステップＳ２）は、図８に示すようにステップＳ２１と、ステップＳ２２５〜ステップＳ２２８と、ステップＳ２３とを有するループ・フローにて構成される。即ち、各試験回路９ａ，９ｂは、対応するメモリ回路８ａ，８ｂにリフレッシュ動作を実行させる手段（ステップＳ２２５〜Ｓ２２８）を持つ。
次に、ウェイト（ステップＳ２）での動作を、図８のループ・フローを参照しながら説明する。
前記したように、ＤＲＡＭライト（ステップＳ１）にて第１及び第２メモリ回路８ａ，８ｂへの書き込み動作が終了すると、Ｈレベルのウェイト信号Ｗａｉｔに応答して、第１及び第２試験回路９ａ，９ｂはウェイト（ステップＳ２）に制御される。
次いで、各試験回路９ａ，９ｂ及びメモリ回路８ａ，８ｂに、クロック信号ＣＬＫが供給されているか否かを判定する（ステップＳ２１）。
クロック信号ＣＬＫが供給される場合、各試験回路９ａ，９ｂは、対応するメモリ回路８ａ，８ｂにアクティブコマンドＡＣＴを発行するとともに、デクリメントしたアドレスＡＤＤを発行する（ステップＳ２２５）。
そして、各試験回路９ａ，９ｂは、対応するメモリ回路８ａ，８ｂに対してプリチャージコマンドＰＲＥを発行する（ステップＳ２２６）。すると、当該メモリ回路８ａ，８ｂは、前記アドレスＡＤＤのメモリセルをリフレッシュする。
次いで、ステップＳ２２５にてデクリメントされたアドレスＡＤＤが、‘０’（最小アドレス）であるか否かを判定する（ステップＳ２２７）。
アドレスＡＤＤが‘０’である場合、前記アドレスＡＤＤには、各試験回路９ａ，９ｂに記憶される最大アドレス値ＡＤＤ＿ＭＡＸが入力される（ステップＳ２２８）。
そして、クロック信号ＣＬＫが供給された状態で、ウェイト信号ＷａｉｔがＨレベル、或いはＬレベルのいずれにあるかを判定する（ステップＳ２３）。このとき、ウェイト信号ＷａｉｔがＬレベルのとき、各試験回路９ａ，９ｂはウェイト（ステップＳ２）を終了して、ＤＲＡＭリード（ステップＳ３）に移行する。
一方、ウェイト信号ＷａｉｔがＨレベルの時、各試験回路９ａ，９ｂはウェイトに維持される。そして、ステップＳ２２５及びステップＳ２２６において、デクリメントされたアドレスＡＤＤが再度発行されることにより、当該メモリ回路８ａ，８ｂは、リフレッシュ動作を継続する。即ち、リフレッシュ動作が開始されたメモリ回路８ａ，８ｂに対して、クロック信号ＣＬＫが保持され、且つウェイト信号ＷａｉｔがＨレベルに保持される間、リフレッシュ動作が行われる。
従って、上記のような第１及び第２試験回路９ａ，９ｂによる試験において、リフレッシュ試験が実施される場合に、その遷移図は前記第一実施形態における図４に示すようになる。つまり、第１メモリ回路８ａは、第２メモリ回路８ｂへの書き込みが終了するまでメモリセルをリフレッシュする。そして、第２メモリ回路８ｂへの書き込みが終了するとともにクロック信号ＣＬＫを停止して、第１及び第２メモリ回路８ａ，８ｂのリフレッシュ試験時間ｔＲＥＦを同一時間に実施した後、対応する試験回路９ａ，９ｂは、それぞれ書き込みデータが保持されているか否かの判定結果を出力する。
次に、本発明の第三実施形態のメモリ回路試験システム、半導体装置及びメモリ試験方法の特徴を以下に記載する。
リフレッシュコマンドＲＥＦに応答する機能を備えていないメモリ回路８ａ，８ｂについてリフレッシュ試験を実施した場合、前記第一実施形態と同様な効果を奏することができる。そして、メモリ回路８ａ，８ｂに、リフレッシュコマンドＲＥＦに応答する機能を備えていないため、チップ２上に搭載可能なロジック回路３ａ，３ｂの面積を大きくすることができる。
上記実施形態は以下のように変更してもよい。
上記各実施形態の試験回路５ａ，５ｂによるリフレッシュ動作を含むメモリ回路４ａ，４ｂのリフレッシュ試験は、特定のアドレスでのメモリセルに対して実施されるディスタブ試験に応用してもよい。このような試験の場合には、試験対象とするメモリ回路は、特にＤＲＡＭに限られる。
上記各実施形態では、同一チップ２上に、２組のメモリ回路４ａ，４ｂと試験回路５ａ，５ｂとを搭載してなる場合の試験に具体化したが、３組以上の試験に具体化してもよい。
上記各実施形態では、メモリ回路４ａ，４ｂとしてＳＤＲＡＭに具体化したが、ＤＲＡＭに具体化してもよい。
上記各実施形態では、半導体装置１の同一チップ２上に搭載されるロジック回路３ａ，３ｂの仕様に従って、複数のメモリ回路の回路構成を異なる構成としたが、同一としてもよい。
上記各実施形態では、試験回路５ａ，５ｂとメモリ回路４ａ，４ｂとに入力するクロック信号ＣＬＫを共通としたが、このクロック信号ＣＬＫの入力を試験回路５ａ，５ｂのみとする構成としてもよい。このような場合には、試験回路５ａ，５ｂには、クロック信号ＣＬＫとともに、他の外部信号（制御信号）をさらに入力し、当該クロック信号ＣＬＫと外部信号とを入力信号とする論理ゲートの出力信号をメモリ回路４ａ，４ｂに入力させる。例として、試験回路５ａ，５ｂ内にＡＮＤ回路を設け、このＡＮＤ回路にクロック信号ＣＬＫと外部信号ＣＤとを入力し、その出力信号をメモリ回路４ａ，４ｂに入力させる場合でのリフレッシュ試験の遷移図を図９に示す。即ち、このような場合には、テスト装置によりクロック信号ＣＬＫを停止させることなく、メモリ回路４ａ，４ｂのリフレッシュ試験時には、当該メモリ回路４ａ，４ｂへのクロック信号ＣＬＫの供給を停止させることができる。
【図面の簡単な説明】
図１は、本発明の第一実施形態の半導体装置の概略を示す平面図である。
図２は、本発明の第一実施形態の２組のメモリ回路と試験回路との接続例を示すブロック図である。
図３は、本発明の第一実施形態の試験回路による試験を説明するフローチャートである。
図４は、本発明の第一実施形態のリフレッシュ試験の遷移図である。
図５は、本発明の第二実施形態の半導体装置の概略を示す平面図である。
図６は、本発明の第二実施形態の試験回路による試験を説明するフローチャートである。
図７は、本発明の第三実施形態の半導体装置の概略を示す平面図である。
図８は、本発明の第三実施形態の試験回路による試験を説明するフローチャートである。
図９は、本発明の第一実施形態の別例のリフレッシュ試験の遷移図である。
図１０は、メモリ回路と試験回路との接続例を示すブロック図である。
図１１は、試験回路による試験を説明するフローチャートである。
図１２は、従来のリフレッシュ試験の遷移図である。
図１３は、従来のリフレッシュ試験の遷移図である。
図１４は、従来の試験回路による試験において、ウェイトを説明するフローチャートである。
図１５は、従来のリフレッシュ試験の遷移図である。
本発明は、メモリ回路試験システム、半導体装置及びメモリ試験方法に関し、詳しくは、複数のメモリ回路と、そのメモリ回路の機能テストを行う試験回路とを同一チップ上に搭載してなるメモリ回路試験システム、半導体装置及びメモリ試験方法に関する。
近年、半導体集積回路装置（ＬＳＩ）、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）等は高集積化及び高機能化に伴い、１つのチップ上にロジック回路と共に複数の大容量メモリ回路が搭載されるようになってきている。このような半導体装置では、ロジック回路とメモリ回路との間の転送レート（単位時間当たりの転送データ量）を従来の半導体装置におけるそれよりも高くすることができる。
半導体装置は、その出荷に先立ってロジック回路及びメモリ回路が正常に動作しているか否かをテストする動作試験が実施される。これらロジック回路及びメモリ回路は、その各々が多数の論理ゲートを有する機能ブロック単位の回路から構成されている。このため、特定の機能ブロック回路について試験を行った場合にその半導体装置の出力状態は、試験対象以外の機能ブロック回路の状態によっても影響される。又、半導体装置の集積度の向上ペースは年々速まっており、半導体装置の多機能化に従って、そこに搭載されるメモリ回路の数は増大し、特に機能ブロック回路がメモリ回路である場合にその試験は極めて複雑化してきている。
そこで、これら複数のメモリ回路を搭載した半導体装置の動作試験を実施する方法として、外部から直接メモリ回路をアクセスしてその試験を実施する方法が考えられる。しかし、メモリ回路の入出力端子がロジック回路に接続されているため、半導体装置の外部からメモリ回路の入出力を行うことが容易でないこと、或いは、試験端子数が増加すること等の問題が生じていた。
そのため、半導体装置に搭載されるメモリ回路の機能テストを容易化する手段として、近年、半導体装置に内蔵されてメモリ回路の試験を同回路内で実施し、その試験結果を外部に出力する組み込み自己試験（ＢＩＳＴ（Ｂｕｉｌｄ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ））手段が提案され、実用化されている。
通常、同一チップに複数のメモリ回路を搭載した場合、試験（ＢＩＳＴ）回路は各メモリ回路に１対１で搭載される。即ち、各メモリ回路の試験を実施する試験回路を各々設けることにより、各メモリ回路に対する試験の精度を十分確保することができる構成となっている。
背景技術
図１０は、試験回路とメモリ回路との接続例を示すブロック図である。尚、例として、ここでは試験対象とするメモリをＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）としている。試験回路１０及びメモリ回路（ＤＲＡＭマクロ）１１にはクロック信号ＣＬＫが供給される。また、試験回路１０にはテストビット（制御信号）ＴＢが入力される。従って、複数組の試験回路１０とメモリ回路１１とが同一チップ上に搭載され、これら全てのメモリ回路１１に対し同時に試験が開始され、その試験結果を対応する各々の試験回路１０で判定する。
試験回路１０は、テストビットＴＢに応答して生成したコマンド制御信号、アドレス信号、及び書き込みデータ（ライトデータ）を、対応するメモリ回路１１に出力する。又、試験回路１０では、メモリ回路１１から読み出される期待値データ（図示略）が生成される。そして、試験回路１０の比較判定回路（図示略）は、メモリ回路１１から読み出したセル情報を持つ読み出しデータ（リードデータ）と前記期待値データとを比較判定し、その判定信号を外部へ出力する。
ところで、メモリとしてのＤＲＡＭはデータの再書き込み動作、即ちリフレッシュ動作を所定時間毎に行うことにより、ＤＲＡＭに書き込まれたデータを維持可能となる。従って、このリフレッシュ動作は、ＤＲＡＭに格納されたデータが維持される時間内に実施する必要がある。そこで、上記したような試験回路１０では、前記リフレッシュ動作を必要とするＤＲＡＭ等においてそのデータ保持時間を検証するための試験として、リフレッシュ試験が行われる。
図１１は、リフレッシュ試験を説明するフローチャートである。
さて、試験回路１０にクロック信号ＣＬＫが供給されるとリフレッシュ試験が開始される（ステップＳ１０）。すると、試験回路１０及びメモリ回路（ＤＲＡＭマクロ）１１が初期化され（ステップＳ２０，ステップＳ３０）、メモリ回路１１の全てのメモリセルに対してデータの書き込み動作が行われる（ステップＳ４０）。
ステップＳ４０にて全てのメモリセルに対するデータの書き込み動作が終了すると、試験回路１０からメモリ回路１１へのアクセス（読み出し動作）が所定の時間禁止されたウェイトとなる（ステップＳ５０）。このメモリ回路１１へのアクセスを禁止する時間、即ちウェイト（ステップＳ５０）の時間は、メモリ回路１１のデータ保持時間と等しく設定され、このデータ保持時間はリフレッシュ試験時間ｔＲＥＦ（リフレッシュ間隔）に相当する。
その後、メモリ回路１１へのアクセスを再開して、当該メモリ回路１１からデータを読み出し、その読み出しデータと前記比較判定回路で生成される期待値データとを比較することにより、ステップＳ４０での書き込みデータが保持されているか否かを判定する（ステップＳ６０）。
そして、その判定信号を保持、或いは出力する（ステップＳ７０）。
上記したように、リフレッシュ試験時間ｔＲＥＦはメモリ回路１１へのアクセスを所定時間禁止することで実施され、このアクセスを禁止する手段として、例えば以下の二つの手段がある。
第一の手段として、試験回路１０に供給されるクロック信号ＣＬＫを止めることである。図１２は、リフレッシュ試験の遷移図を示す。
この方法では、ステップＳ４０にてメモリ回路１１へのデータの書き込みを終えた後、クロック信号ＣＬＫの供給を停止することによりメモリ回路１１へのアクセスを禁止する。そして、試験回路１０及びメモリ回路１１にクロック信号ＣＬＫを再び供給することにより、メモリ回路１１へのアクセスを再開してウェイト（ステップＳ５０）を終了する。
第二の手段として、試験回路１０に入力されるテストビットＴＢから、当該試験回路１０をウェイト（ステップＳ５０）に制御するウェイト信号Ｗａｉｔを生成することである。図１３に、テストビットＴＢにウェイト信号Ｗａｉｔを用いた場合のリフレッシュ試験の遷移図を示す。
この方法では、図１３に示すように、試験回路１０は、ステップＳ４０にてメモリ回路１１へのデータの書き込みを終えると、Ｈレベルのウェイト信号Ｗａｉｔに応答してウェイト（ステップＳ５０）となる。その後、試験回路１０はＬレベルのウェイト信号Ｗａｉｔに応答してウェイト（ステップＳ５０）を終了する。
図１４は、ウェイト（ステップＳ５０）を示すフローチャートである。尚、図１４に示す動作記述は、ハードウェア記述言語（ＶＨＤＬ（Ｖｅｒｙ Ｈｉｇｈ Ｓｐｅｅｄ ＩＣ−Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ））に準拠している。
さて、ウェイト（ステップＳ５０）となると、試験回路１０では、当該試験回路１０及びメモリ回路１１にクロック信号ＣＬＫが供給されているか否かを判定する（ステップＳ５１）。
次いで、クロック信号ＣＬＫが保持される状態で、ウェイト信号ＷａｉｔがＨレベル、或いはＬレベルのいずれの状態にあるかを判定する（ステップＳ５２）。このとき、ウェイト信号ＷａｉｔがＨレベルにある場合、試験状態はウェイト（ステップＳ５０）のまま維持される。一方、ウェイト信号ＷａｉｔがＬレベルにある場合、ウェイト（ステップＳ５０）を終了する。
ところで、通常、同一チップ上に搭載される複数のメモリ回路は、そこに搭載されるロジック回路の仕様に従って、大きさの相違するアドレス空間（メモリ容量）を持つ。
図１５は、例として、同一チップ上に２組の試験回路１２ａ，１２ｂとメモリ回路（ＤＲＡＭマクロ）１３ａ，１３ｂとを搭載したときのリフレッシュ試験の遷移図を示す。ここでは、メモリ回路１３ａ，１３ｂのアドレス空間をそれぞれＮａ，Ｎｂ（Ｎａ＜Ｎｂ）とする。
さて、メモリ回路１３ａへの書き込み動作が終了すると同時に、ウェイト信号ＷａｉｔをＨレベルにすると、試験回路１２ａはこのＨレベルのウェイト信号Ｗａｉｔに応答してウェイトとなる。このとき、メモリ回路１３ａ，１３ｂのアドレス空間Ｎａ，Ｎｂは相違するため、各メモリ回路１３ａ，１３ｂへデータを書き込む時間に差が生じる。つまり、メモリ回路１３ｂへの書き込み動作は継続して行われる。
次いで、メモリ回路１３ｂへの書き込み動作が終了すると、試験回路１２ｂは、前記Ｈレベルのウェイト信号Ｗａｉｔに応答してウェイトとなる。
その後、メモリ回路１３ｂのリフレッシュ試験時間ｔＲＥＦ−ｂを経て、ウェイト信号ＷａｉｔをＬレベルにすることにより、試験回路１２ａ，１２ｂのウェイトを同時に終了する。従って、メモリ回路１３ａのリフレッシュ試験時間ｔＲＥＦ−ａは、メモリ回路１３ｂのリフレッシュ試験時間ｔＲＥＦ−ｂより長くなる。
メモリ回路１３ａ，１３ｂは同一形状のセルにて構成されるため、それらのデータ保持時間は同一となる。従って、両試験回路１２ａ，１２ｂがウェイトするリフレッシュ試験時間を同じにしなければならない。
しかしながら、上記したようにメモリ回路１３ａ，１３ｂのアドレス空間Ｎａ，Ｎｂが相違する場合（Ｎａ＜Ｎｂ）、テスト回路１２ａ，１２ｂによるリフレッシュ試験時の基本サイクル時間をＲｃとすると、その書き込み時間には（（Ｎｂ−Ｎａ）＊Ｒｃ）の時間差が生じる。
従って、従来の試験回路１２ａ，１２ｂでは、メモリ回路１３ａのリフレッシュ試験時間ｔＲＥＦ−ａは、メモリ回路１３ｂのリフレッシュ試験時間ｔＲＥＦ−ｂに比べ（（Ｎｂ−Ｎａ）＊Ｒｃ）の時間だけ過剰試験となる。このため、メモリ回路１３ａのデータ保持時間を検証することができないという問題があった。
本発明の目的は、同一チップ上に搭載される複数個のメモリのリフレッシュ試験を共通の制御信号で実現し、且つリフレッシュ試験の過剰試験を防止し得るメモリ回路試験システムを提供することにある。
発明の開示
本発明の第１の態様において、メモリ回路試験システム、半導体装置及びメモリ試験方法が提供される。複数のメモリ回路と、前記複数のメモリ回路に対応して設けられた複数の試験回路であって、各試験回路はそれぞれ対応する前記メモリ回路にデータを書き込む第１の試験ステイトユニットと、解除信号が入力されるまで待機する第２の試験ステイトユニットと、前記各メモリ回路からデータを読み出す第３の試験ステイトユニットを順次実行させる、メモリ回路試験システムにおいて、前記第２の試験ステイトユニットは、前記複数の試験回路の全てが前記第１の試験ステイトユニットを終了するまで各対応するメモリ回路にリフレッシュ動作を実施させるリフレッシュユニットを備えた。
本発明の第２の態様において、メモリ回路試験システム、半導体装置及びメモリ試験方法が提供される。複数のメモリ回路と、前記複数のメモリ回路に対応して設けられた複数の試験回路であって、各試験回路はそれぞれ対応する前記メモリ回路にデータを書き込む第１の試験ステイトと、解除信号が入力されるまで待機する第２の試験ステイトと、前記各メモリ回路からデータを読み出す第３の試験ステイトを順次実行する、半導体装置において、前記第２の試験ステイトは、前記複数の試験回路の全てが前記第１の試験ステイトを終了するまで各対応するメモリ回路にリフレッシュ動作を実施させるリフレッシュ手段を備えた。
本発明の第３の態様において、メモリ回路試験システム、半導体装置及びメモリ試験方法が提供される。複数のメモリ回路をそれぞれに対応して設けられた複数の試験回路にて試験するメモリ試験方法であって、前記複数の試験回路は、それぞれ対応する前記メモリ回路にデータを書き込む第１の試験ステイトと、前記複数の試験回路の全てが前記第１の試験ステイトを終了するまで各対応するメモリ回路にリフレッシュ動作を実施させた後、解除信号が入力されるまで待機する第２の試験ステイトと、前記各メモリ回路からデータを読み出す第３の試験ステイト、を順次実行する。
発明を実施するための最良の形態
以下、本発明をメモリ回路試験システムに具体化した第一実施形態を図１〜図４に従って説明する。
図１は、半導体装置の概略平面図である。
半導体装置１はＤＲＡＭ混載ロジックＬＳＩであって、そのチップ２上には、第１及び第２ロジック回路３ａ，３ｂとともに、複数組（例として、図１では２組）の第１及び第２メモリ回路４ａ，４ｂ及び第１及び第２試験回路５ａ，５ｂが形成されている。尚、例として、本実施形態では試験対象とするメモリをＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とする。又、第１及び第２メモリ回路４ａ，４ｂは、大きさの相違するアドレス空間（メモリ容量及び語構成で決まる）を持ち、例えば、各メモリ回路４ａ，４ｂのアドレス空間をそれぞれＮａ，Ｎｂ（Ｎａ＜Ｎｂ）とする。
図２は、同一チップ２上に２組の第１及び第２メモリ回路（ＤＲＡＭマクロ）４ａ，４ｂと第１及び第２試験回路５ａ，５ｂとの接続例を示すブロック図である。
各試験回路５ａ，５ｂ及びメモリ回路４ａ，４ｂには、半導体装置１に接続されたテスト装置（図示略）から共通のクロック信号ＣＬＫが供給される。又、各試験回路５ａ，５ｂには、前記テスト装置から共通のテストビット（制御信号）ＴＢが入力される。テストビットＴＢは後述するウェイト信号Ｗａｉｔを含む複数の信号からなる。従って、各メモリ回路４ａ，４ｂに対し同時に試験を開始し、その試験結果を対応する試験回路５ａ，５ｂで判定する。
各試験回路５ａ，５ｂは、テストビットＴＢに応答して生成したコマンド制御信号、アドレス信号、及び書き込みデータ（ライトデータ）を、対応するメモリ回路４ａ，４ｂに出力する。又、各試験回路５ａ，５ｂでは、各メモリ回路４ａ，４ｂから読み出される期待値データ（図示略）が生成される。そして、各試験回路５ａ，５ｂの比較判定回路（図示略）は、各メモリ回路４ａ，４ｂから読み出したセル情報を持つ読み出しデータ（リードデータ）と前記期待値データとを比較判定し、その判定信号を外部へ出力する。
図３は、試験の状態を示すフローチャートである。尚、図３に示す動作記述は、ハードウェア記述言語（ＶＨＤＬ（Ｖｅｒｙ Ｈｉｇｈ Ｓｐｅｅｄ ＩＣ−Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ））に準拠している。
試験は、第１の試験ステイトとしてのＤＲＡＭライト（ステップＳ１）と、第２の試験ステイトとしてのウェイト（ステップＳ２）と、第３の試験ステイトとしてのＤＲＡＭリード（判定）（ステップＳ３）とからなる。
ＤＲＡＭライト（ステップＳ１）では、各試験回路５ａ，５ｂは、生成した書き込みデータを各メモリ回路４ａ，４ｂのメモリセルに書き込む。
各試験回路５ａ，５ｂは、全てのメモリセルにデータを書き込んだ後、前記テストビット（制御信号）ＴＢに含まれるウェイト信号Ｗａｉｔに応答して、その動作状態をそれぞれウェイト（ステップＳ２）へ遷移する。
ウェイト（ステップＳ２）は、ウェイト信号Ｗａｉｔにより各試験回路５ａ，５ｂからメモリ回路４ａ，４ｂへのアクセス（読み出し動作）が禁止される状態である。
詳述すると、ＤＲＡＭライト（ステップＳ１）にて各メモリ回路４ａ，４ｂへの書き込み動作が終了すると、各試験回路５ａ，５ｂは、Ｈレベルのウェイト信号Ｗａｉｔに応答してメモリ回路４ａ，４ｂへのアクセスが禁止されたウェイト（ステップＳ２）となる。この状態からウェイト信号ＷａｉｔをＬレベルにすると、メモリ回路４ａ，４ｂへのアクセスが再開されてウェイト（ステップＳ２）を終了し、その動作状態をそれぞれＤＲＡＭリード（ステップＳ３）へ遷移する。
ＤＲＡＭリード（ステップＳ３）では、メモリ回路４ａ，４ｂから読み出したデータと、試験回路５ａ，５ｂにて生成される期待値データとを前記比較判定回路にて比較する。そして、ＤＲＡＭライト（ステップＳ１）での書き込みデータが保持されているか否かを判定する。
又、各試験回路５ａ，５ｂには、ウェイト（ステップＳ２）にて、所定の条件が満たされるとき、メモリ回路４ａ，４ｂにリフレッシュ動作を実行させる機能を持つ。尚、本実施形態では、ウェイト（ステップＳ２）は、図３に示すようにステップＳ２１，ステップＳ２２及びステップＳ２３を有するループ・フローにて構成される。即ち、各試験回路５ａ，５ｂは、メモリ回路４ａ，４ｂにリフレッシュコマンドＲＥＦを発行する手段（ステップＳ２２）を持つ。
次に、ウェイト（ステップＳ２）での動作を、図３のループ・フローを参照しながら説明する。
前記したように、ＤＲＡＭライト（ステップＳ１）にてメモリ回路４ａ，４ｂへの書き込み動作が終了すると、Ｈレベルのウェイト信号Ｗａｉｔに応答して、試験回路５ａ，５ｂはウェイト（ステップＳ２）に制御される。
次いで、試験回路５ａ，５ｂ及びメモリ回路４ａ，４ｂに、クロック信号ＣＬＫが供給されているか否かを判定する（ステップＳ２１）。
クロック信号ＣＬＫが供給される場合、試験回路５ａ，５ｂはリフレッシュコマンドＲＥＦを発行し（ステップＳ２２）、そのリフレッシュコマンドＲＥＦを受けたメモリ回路４ａ，４ｂは、メモリセルをリフレッシュする。
そして、ウェイト信号ＷａｉｔがＨレベル、或いはＬレベルのいずれにあるかを判定する（ステップＳ２３）。このとき、ウェイト信号ＷａｉｔがＬレベルのとき、試験回路５ａ，５ｂはウェイト（ステップＳ２）を終了して、ＤＲＡＭリード（ステップＳ３）に遷移する。
一方、ウェイト信号ＷａｉｔがＨレベルの時、試験回路５ａ，５ｂはウェイトに維持される。そして、ステップＳ２２において、再度リフレッシュコマンドＲＥＦを受けることにより、当該メモリ回路４ａ，４ｂは、リフレッシュ動作を継続する。即ち、リフレッシュ動作が開始されたメモリ回路４ａ，４ｂに対して、クロック信号ＣＬＫが保持され、且つウェイト信号ＷａｉｔがＨレベルに保持される間、リフレッシュ動作が行われる。
図４は、リフレッシュ試験の遷移図である。
さて、第１及び第２試験回路５ａ，５ｂ及び第１及び第２メモリ回路４ａ，４ｂにクロック信号ＣＬＫを供給して試験が開始されると、前記ＤＲＡＭライト（ステップＳ１）にて、各試験回路５ａ，５ｂは、メモリ回路４ａ，４ｂにデータを書き込む。
次いで、第１メモリ回路４ａへの書き込み動作が終了すると、第１試験回路５ａは、Ｈレベルのウェイト信号Ｗａｉｔに応答してウェイト（ステップＳ２）となる。
このとき、第１及び第２メモリ回路４ａ，４ｂのアドレス空間（メモリ容量）Ｎａ，Ｎｂの大きさが相違するため（Ｎａ＜Ｎｂ）、各メモリ回路４ａ，４ｂに対するデータの書き込み時間には、（（Ｎｂ−Ｎａ）＊Ｒｅ）の時間差が生じる。尚、Ｒｃは各メモリ回路４ａ，４ｂのリフレッシュ試験の基本サイクル時間である。このため、図４に示すように、第１メモリ回路４ａへの書き込み動作が終了した後も、第２メモリ回路４ｂへの書き込み動作が終了するまで、クロック信号ＣＬＫは両メモリ回路４ａ，４ｂに供給される。
従って、第１試験回路５ａはリフレッシュコマンドＲＥＦを発行し、第１メモリ回路４ａにリフレッシュ動作を実行させる。
次いで、第２メモリ回路４ｂへの書き込み動作が終了すると、前記テスト装置はクロック信号ＣＬＫの供給を停止する。すると、第１試験回路５ａは、第１メモリ回路４ａへのリフレッシュコマンドＲＥＦを停止し、第１メモリ回路４ａのリフレッシュ動作は終了する。
そして、前記テスト装置は、第１及び第２メモリ回路４ａ，４ｂのデータ保持時間、即ち第１及び第２メモリ回路４ａ，４ｂのリフレッシュ試験時間ｔＲＥＦ経過後、クロック信号ＣＬＫの供給を再開するとともにウェイト信号ＷａｉｔをＬレベルにする。そして、それらに応答した第１及び第２試験回路５ａ，５ｂは、前記ＤＲＡＭリード（ステップＳ３）にて各々の書き込みデータが保持されているか否かを判定し、その判定結果を出力する。
次に、本発明の第一実施形態のメモリ回路試験システム、半導体装置及びメモリ試験方法の特徴を以下に記載する。
（１）第１試験回路５ａがウェイト（ステップＳ２）となると、当該第１試験回路５ａは第１メモリ回路４ａにリフレッシュコマンドＲＥＦを発行する。すると、第１メモリ回路４ａは、第２試験回路５ｂがウェイト（ステップＳ２）となるまで、メモリセルをリフレッシュする。即ち、第１メモリ回路４ａのメモリセルは、第２メモリ回路４ｂへの書き込み終了時までリフレッシュされるため、第１及び第２のメモリ回路４ａ，４ｂのリフレッシュ試験時間ｔＲＥＦは同一となる。このため、第１メモリ回路４ａのリフレッシュ試験時間ｔＲＥＦの過剰試験を防止することができる。従って、複数のメモリ（ＤＲＡＭ）に対して、精度の高いリフレッシュ試験を同時に実施することが可能となり、半導体装置の出荷前にメモリのデータ保持時間を正確に検証することができる。
（２）第１及び第２試験回路５ａ，５ｂに入力するウェイト信号Ｗａｉｔを共通とした。即ち、複数のメモリ（ＤＲＡＭ）に対するリフレッシュ試験を共通の制御信号で実現できるため、その配線面積を小さくすることができる。
（３）又、第１及び第２試験回路５ａ，５ｂに入力するウェイト信号Ｗａｉｔを共通としたことにより、第１及び第２メモリ回路４ａ，４ｂに対して試験を同時に行うことができる。従って、試験時間の短縮を図ることができる半導体装置を提供することができる。
（４）試験対象とするメモリ回路４ａ，４ｂをＳＤＲＡＭに具体化したため、メモリ回路４ａ，４ｂはクロック信号ＣＬＫと同期して動作するため、高速動作試験可能となる。
以下、本発明をメモリ回路試験システムに具体化した第二実施形態を図５及び図６に従って説明する。
尚、本実施の形態は、第一実施形態における第１及び第２試験回路５ａ，５ｂの構成を一部変更して、図３で説明した試験のウェイト（ステップＳ２）におけるステップＳ２２を変更したものである。従って、同一の構成部分には同一名称及び同一符号を付して詳細な説明を一部省略する。
図５は、半導体装置の概略平面図である。
半導体装置１のチップ２上には、ロジック回路３ａ，３ｂとともに、複数組（例として、図５では２組）の第１及び第２メモリ回路６ａ，６ｂ及び第１及び第２試験回路７ａ，７ｂが形成されている。尚、例として、本実施形態では試験対象とするメモリをＳＤＲＡＭとする。又、第１及び第２メモリ回路６ａ，６ｂは、大きさの相違するアドレス空間を持ち、例えば、各メモリ回路６ａ，６ｂのアドレス空間をそれぞれＮａ，Ｎｂ（Ｎａ＜Ｎｂ）とする。
このように、同一チップ２上に２組の第１及び第２メモリ回路（ＤＲＡＭマクロ）６ａ，６ｂと、第１及び第２試験回路７ａ，７ｂとを搭載した場合、その接続例は図２のブロック図に示すようになる。従って、第一実施形態と同じく各メモリ回路６ａ，６ｂに対し同時に試験を開始し、その試験結果を対応する試験回路７ａ，７ｂで判定する。
図６は、試験の状態を示すフローチャートである。尚、図６に示す動作記述は、ハードウェア記述言語ＶＨＤＬに準拠している。
各試験回路７ａ，７ｂによる試験は、前記ＤＲＡＭライト（ステップＳ１）と、ウェイト（ステップＳ２）と、ＤＲＡＭリード（判定）（ステップＳ３）とを含む。
又、各試験回路７ａ，７ｂは、ウェイト（ステップＳ２）にて、所定の条件が満たされるとき、対応するメモリ回路６ａ，６ｂにリフレッシュ動作を実行させる機能を持つ。尚、本実施形態では、ウェイト（ステップＳ２）は、図６に示すようにステップＳ２１と、ステップＳ２２１〜ステップＳ２２４と、ステップＳ２３とを有するループ・フローにて構成される。即ち、各試験回路７ａ，７ｂは、対応するメモリ回路６ａ，６ｂにリフレッシュ動作を実行させる手段（ステップＳ２２１〜Ｓ２２４）を持つ。
次に、ウェイト（ステップＳ２）での動作を、図６のループ・フローを参照しながら説明する。
前記したように、ＤＲＡＭライト（ステップＳ１）にて第１及び第２メモリ回路６ａ，６ｂへの書き込み動作が終了すると、Ｈレベルのウェイト信号Ｗａｉｔに応答して、第１及び第２試験回路７ａ，７ｂはウェイト（ステップＳ２）に制御される。
次いで、各試験回路７ａ，７ｂ及びメモリ回路６ａ，６ｂに、クロック信号ＣＬＫが供給されているか否かを判定する（ステップＳ２１）。
クロック信号ＣＬＫが供給される場合、各試験回路７ａ，７ｂは、対応するメモリ回路６ａ，６ｂにアクティブコマンドＡＣＴを発行するとともに、インクリメントしたアドレスＡＤＤを発行する（ステップＳ２２１）。
そして、各試験回路７ａ，７ｂは、対応するメモリ回路６ａ，６ｂに対してプリチャージコマンドＰＲＥを発行する（ステップＳ２２２）。すると、当該メモリ回路６ａ，６ｂは、前記アドレスＡＤＤのメモリセルをリフレッシュする。
次いで、ステップＳ２２１にてインクリメントされたアドレスＡＤＤが、試験回路７ａ，７ｂに記憶される最大アドレス値ＡＤＤ＿ＭＡＸを越えているか否かを判定する（ステップＳ２２３）。
アドレスＡＤＤが最大アドレス値ＡＤＤ＿ＭＡＸを越えている場合、前記アドレスＡＤＤには最小アドレス値としての‘０’を入力する（ステップＳ２２４）。
そして、クロック信号ＣＬＫが供給された状態で、ウェイト信号ＷａｉｔがＨレベル、或いはＬレベルのいずれにあるかを判定する（ステップＳ２３）。このとき、ウェイト信号ＷａｉｔがＬレベルのとき、試験回路７ａ，７ｂはウェイト（ステップＳ２）を終了して、ＤＲＡＭリード（ステップＳ３）に移行する。
一方、ウェイト信号ＷａｉｔがＨレベルの時、試験回路７ａ，７ｂはウェイトに維持される。そして、ステップＳ２２１及びステップＳ２２２において、インクリメントされたアドレスＡＤＤが再度発行されることにより、当該メモリ回路６ａ，６ｂは、リフレッシュ動作を継続する。即ち、リフレッシュ動作が開始されたメモリ回路６ａ，６ｂに対して、クロック信号ＣＬＫが保持され、且つウェイト信号ＷａｉｔがＨレベルに保持される間、リフレッシュ動作が行われる。
従って、上記のような第１及び第２試験回路７ａ，７ｂによる試験において、リフレッシュ試験が実施される場合に、その遷移図は前記第一実施形態における図４に示すようになる。つまり、第１メモリ回路６ａは、第２メモリ回路６ｂへの書き込みが終了するまでメモリセルをリフレッシュする。そして、第２メモリ回路６ｂへの書き込みが終了するとともにクロック信号ＣＬＫを停止して、第１及び第２メモリ回路６ａ，６ｂのリフレッシュ試験時間ｔＲＥＦを同一時間に実施した後、対応する試験回路７ａ，７ｂは、書き込みデータが保持されているか否かの判定結果を出力する。
次に、本発明の第二実施形態のメモリ回路試験システム、半導体装置及びメモリ試験方法の特徴を以下に記載する。
リフレッシュコマンドＲＥＦに応答する機能を備えていないメモリ回路６ａ，６ｂについてリフレッシュ試験を実施した場合、前記第一実施形態と同様な効果を奏することができる。そして、メモリ回路６ａ，６ｂに、リフレッシュコマンドＲＥＦに応答する機能を備えていないため、チップ２上に搭載可能なロジック回路３ａ，３ｂの面積を大きくすることができる。
以下、本発明をメモリ回路試験システムに具体化した第三実施形態を図７及び図８に従って説明する。
尚、本実施の形態は、第一実施形態における第１及び第２試験回路５ａ，５ｂの構成を一部変更して、図３で説明した試験のウェイト（ステップＳ２）におけるステップＳ２２を変更したものである。従って、同一の構成部分には同一名称及び同一符号を付して詳細な説明を一部省略する。
図７は、半導体装置の概略平面図である。
半導体装置１のチップ２上には、ロジック回路３ａ，３ｂとともに、複数組（例として、図７では２組）の第１及び第２メモリ回路８ａ，８ｂ及び第１及び第２試験回路９ａ，９ｂが形成されている。尚、例として、本実施形態では試験対象とするメモリをＳＤＲＡＭとする。又、第１及び第２メモリ回路８ａ，８ｂは、大きさの相違するアドレス空間を持ち、例えば、各メモリ回路８ａ，８ｂのアドレス空間をそれぞれＮａ，Ｎｂ（Ｎａ＜Ｎｂ）とする。
このように、同一チップ２上に２組の第１及び第２メモリ回路（ＤＲＡＭマクロ）８ａ，８ｂと、第１及び第２試験回路９ａ，９ｂとを搭載した場合、その接続例は図２のブロック図に示すようになる。従って、第一実施形態と同じく各メモリ回路８ａ，８ｂに対し同時に試験を開始し、その試験結果を対応する試験回路９ａ，９ｂで判定する。
図８は、試験の状態を示すフローチャートである。尚、図８に示す動作記述は、ハードウェア記述言語ＶＨＤＬに準拠している。
各試験回路９ａ，９ｂによる試験は、前記ＤＲＡＭライト（ステップＳ１）と、ウェイト（ステップＳ２）と、ＤＲＡＭリード（判定）（ステップＳ３）とを含む。
又、各試験回路９ａ，９ｂは、ウェイト（ステップＳ２）にて、所定の条件が満たされるとき、対応するメモリ回路８ａ，８ｂにリフレッシュ動作を実行させる機能を持つ。尚、本実施形態では、ウェイト（ステップＳ２）は、図８に示すようにステップＳ２１と、ステップＳ２２５〜ステップＳ２２８と、ステップＳ２３とを有するループ・フローにて構成される。即ち、各試験回路９ａ，９ｂは、対応するメモリ回路８ａ，８ｂにリフレッシュ動作を実行させる手段（ステップＳ２２５〜Ｓ２２８）を持つ。
次に、ウェイト（ステップＳ２）での動作を、図８のループ・フローを参照しながら説明する。
前記したように、ＤＲＡＭライト（ステップＳ１）にて第１及び第２メモリ回路８ａ，８ｂへの書き込み動作が終了すると、Ｈレベルのウェイト信号Ｗａｉｔに応答して、第１及び第２試験回路９ａ，９ｂはウェイト（ステップＳ２）に制御される。
次いで、各試験回路９ａ，９ｂ及びメモリ回路８ａ，８ｂに、クロック信号ＣＬＫが供給されているか否かを判定する（ステップＳ２１）。
クロック信号ＣＬＫが供給される場合、各試験回路９ａ，９ｂは、対応するメモリ回路８ａ，８ｂにアクティブコマンドＡＣＴを発行するとともに、デクリメントしたアドレスＡＤＤを発行する（ステップＳ２２５）。
そして、各試験回路９ａ，９ｂは、対応するメモリ回路８ａ，８ｂに対してプリチャージコマンドＰＲＥを発行する（ステップＳ２２６）。すると、当該メモリ回路８ａ，８ｂは、前記アドレスＡＤＤのメモリセルをリフレッシュする。
次いで、ステップＳ２２５にてデクリメントされたアドレスＡＤＤが、‘０’（最小アドレス）であるか否かを判定する（ステップＳ２２７）。
アドレスＡＤＤが‘０’である場合、前記アドレスＡＤＤには、各試験回路９ａ，９ｂに記憶される最大アドレス値ＡＤＤ＿ＭＡＸが入力される（ステップＳ２２８）。
そして、クロック信号ＣＬＫが供給された状態で、ウェイト信号ＷａｉｔがＨレベル、或いはＬレベルのいずれにあるかを判定する（ステップＳ２３）。このとき、ウェイト信号ＷａｉｔがＬレベルのとき、各試験回路９ａ，９ｂはウェイト（ステップＳ２）を終了して、ＤＲＡＭリード（ステップＳ３）に移行する。
一方、ウェイト信号ＷａｉｔがＨレベルの時、各試験回路９ａ，９ｂはウェイトに維持される。そして、ステップＳ２２５及びステップＳ２２６において、デクリメントされたアドレスＡＤＤが再度発行されることにより、当該メモリ回路８ａ，８ｂは、リフレッシュ動作を継続する。即ち、リフレッシュ動作が開始されたメモリ回路８ａ，８ｂに対して、クロック信号ＣＬＫが保持され、且つウェイト信号ＷａｉｔがＨレベルに保持される間、リフレッシュ動作が行われる。
従って、上記のような第１及び第２試験回路９ａ，９ｂによる試験において、リフレッシュ試験が実施される場合に、その遷移図は前記第一実施形態における図４に示すようになる。つまり、第１メモリ回路８ａは、第２メモリ回路８ｂへの書き込みが終了するまでメモリセルをリフレッシュする。そして、第２メモリ回路８ｂへの書き込みが終了するとともにクロック信号ＣＬＫを停止して、第１及び第２メモリ回路８ａ，８ｂのリフレッシュ試験時間ｔＲＥＦを同一時間に実施した後、対応する試験回路９ａ，９ｂは、それぞれ書き込みデータが保持されているか否かの判定結果を出力する。
次に、本発明の第三実施形態のメモリ回路試験システム、半導体装置及びメモリ試験方法の特徴を以下に記載する。
リフレッシュコマンドＲＥＦに応答する機能を備えていないメモリ回路８ａ，８ｂについてリフレッシュ試験を実施した場合、前記第一実施形態と同様な効果を奏することができる。そして、メモリ回路８ａ，８ｂに、リフレッシュコマンドＲＥＦに応答する機能を備えていないため、チップ２上に搭載可能なロジック回路３ａ，３ｂの面積を大きくすることができる。
上記実施形態は以下のように変更してもよい。
上記各実施形態の試験回路５ａ，５ｂによるリフレッシュ動作を含むメモリ回路４ａ，４ｂのリフレッシュ試験は、特定のアドレスでのメモリセルに対して実施されるディスタブ試験に応用してもよい。このような試験の場合には、試験対象とするメモリ回路は、特にＤＲＡＭに限られる。
上記各実施形態では、同一チップ２上に、２組のメモリ回路４ａ，４ｂと試験回路５ａ，５ｂとを搭載してなる場合の試験に具体化したが、３組以上の試験に具体化してもよい。
上記各実施形態では、メモリ回路４ａ，４ｂとしてＳＤＲＡＭに具体化したが、ＤＲＡＭに具体化してもよい。
上記各実施形態では、半導体装置１の同一チップ２上に搭載されるロジック回路３ａ，３ｂの仕様に従って、複数のメモリ回路の回路構成を異なる構成としたが、同一としてもよい。
上記各実施形態では、試験回路５ａ，５ｂとメモリ回路４ａ，４ｂとに入力するクロック信号ＣＬＫを共通としたが、このクロック信号ＣＬＫの入力を試験回路５ａ，５ｂのみとする構成としてもよい。このような場合には、試験回路５ａ，５ｂには、クロック信号ＣＬＫとともに、他の外部信号（制御信号）をさらに入力し、当該クロック信号ＣＬＫと外部信号とを入力信号とする論理ゲートの出力信号をメモリ回路４ａ，４ｂに入力させる。例として、試験回路５ａ，５ｂ内にＡＮＤ回路を設け、このＡＮＤ回路にクロック信号ＣＬＫと外部信号ＣＤとを入力し、その出力信号をメモリ回路４ａ，４ｂに入力させる場合でのリフレッシュ試験の遷移図を図９に示す。即ち、このような場合には、テスト装置によりクロック信号ＣＬＫを停止させることなく、メモリ回路４ａ，４ｂのリフレッシュ試験時には、当該メモリ回路４ａ，４ｂへのクロック信号ＣＬＫの供給を停止させることができる。
【図面の簡単な説明】
図１は、本発明の第一実施形態の半導体装置の概略を示す平面図である。
図２は、本発明の第一実施形態の２組のメモリ回路と試験回路との接続例を示すブロック図である。
図３は、本発明の第一実施形態の試験回路による試験を説明するフローチャートである。
図４は、本発明の第一実施形態のリフレッシュ試験の遷移図である。
図５は、本発明の第二実施形態の半導体装置の概略を示す平面図である。
図６は、本発明の第二実施形態の試験回路による試験を説明するフローチャートである。
図７は、本発明の第三実施形態の半導体装置の概略を示す平面図である。
図８は、本発明の第三実施形態の試験回路による試験を説明するフローチャートである。
図９は、本発明の第一実施形態の別例のリフレッシュ試験の遷移図である。
図１０は、メモリ回路と試験回路との接続例を示すブロック図である。
図１１は、試験回路による試験を説明するフローチャートである。
図１２は、従来のリフレッシュ試験の遷移図である。
図１３は、従来のリフレッシュ試験の遷移図である。
図１４は、従来の試験回路による試験において、ウェイトを説明するフローチャートである。
図１５は、従来のリフレッシュ試験の遷移図である。
Claims (17)
- 複数のメモリ回路と、
前記複数のメモリ回路に対応して設けられた複数の試験回路であって、各試験回路はそれぞれ対応する前記メモリ回路にデータを書き込む第１の試験ステイトユニットと、解除信号が入力されるまで待機する第２の試験ステイトユニットと、前記各メモリ回路からデータを読み出す第３の試験ステイトユニットを順次実行させる、メモリ回路試験システムにおいて、
前記第２の試験ステイトユニットは、前記複数の試験回路の全てが前記第１の試験ステイトユニットを終了するまで各対応するメモリ回路にリフレッシュ動作を実施させるリフレッシュユニットを備えたことを特徴とするメモリ回路試験システム。 - 請求項１に記載のメモリ回路試験システムにおいて、
前記リフレッシュユニットは、前記メモリ回路にリフレッシュコマンドを発行することを特徴とするメモリ回路試験システム。 - 請求項１又は２に記載のメモリ回路試験システムにおいて、
前記リフレッシュユニットは、クロック信号とウェイト信号とに基づいて各対応するメモリ回路に前記リフレッシュ動作を実施させることを特徴とするメモリ回路試験システム。 - 請求項１乃至３のいずれかに記載のメモリ回路試験システムにおいて、
前記第２の試験ステイトユニットは、
クロック信号を判断する第１のサブユニットと、
前記クロック信号の入力がある場合に対応するメモリ回路にリフレッシュ動作を実施させる第２のサブユニットと、
ウェイト信号を判断して実行終了または前記第１のサブユニットを実行させる第３のサブユニットとを含むこと
を特徴とするメモリ回路試験システム。 - 請求項１乃至３のいずれかに記載のメモリ回路試験システムにおいて、
前記リフレッシュユニットは、
前記メモリ回路の最大アドレスを記憶する最大アドレス記憶ユニットと、
前記メモリ回路にアクティブコマンドを発行するユニットと、
インクリメントまたはデクリメントしたアドレスを前記メモリ回路に出力するアドレス発行ユニットと、
前記メモリ回路にプリチャージコマンドを発行するユニットと、
前記アドレスが前記最大アドレス以上または最小アドレス以下の時に当該アドレスを前記メモリ回路の最小アドレスまたは最大アドレスにするアドレス判別ユニットとを備えたこと
を特徴とするメモリ回路試験システム。 - 請求項５に記載のメモリ回路試験システムにおいて、
前記第２の試験ステイトユニットは、
クロック信号を判断する第１のサブユニットと、
前記クロック信号の入力がある場合に対応するメモリ回路にアクティブコマンド及びインクリメントまたはデクリメントしたアドレスを発行する第２のサブユニットと、
前記メモリ回路にプリチャージコマンドを発行して前記アドレスのメモリセルをリフレッシュさせる第３のサブユニットと、
前記アドレスが最大アドレス以上または最小アドレス以下であるか否かを判断する第４のサブユニットと、
前記アドレスが最大アドレス以上または最小アドレス以下である場合に当該アドレスに最小アドレスまたは最大アドレスを入力する第５のサブユニットと、
ウェイト信号を判断して実行終了または前記第１のサブユニットを実行させる第６のサブユニットとを含むこと
を特徴とするメモリ回路試験システム。 - 請求項１乃至６のいずれかに記載のメモリ回路試験システムにおいて、
前記各試験回路には、前記複数のメモリ回路に入力されるクロック信号を無効化するクロック信号制御ユニットを設けたことを特徴とするメモリ回路試験システム。 - 複数のメモリ回路と、
前記複数のメモリ回路に対応して設けられた複数の試験回路であって、各試験回路はそれぞれ対応する前記メモリ回路にデータを書き込む第１の試験ステイトと、解除信号が入力されるまで待機する第２の試験ステイトと、前記各メモリ回路からデータを読み出す第３の試験ステイトを順次実行させる、半導体装置において、
前記第２の試験ステイトは、前記複数の試験回路の全てが前記第１の試験ステイトを終了するまで各対応するメモリ回路にリフレッシュ動作を実施させるリフレッシュ手段を備えたことを特徴とする半導体装置。 - 請求項８に記載の半導体装置において、
前記リフレッシュ手段は、前記メモリ回路にリフレッシュコマンドを発行することを特徴とする半導体装置。 - 請求項８又は９に記載の半導体装置において、
前記リフレッシュ手段は、クロック信号とウェイト信号とに基づいて各対応するメモリ回路に前記リフレッシュ動作を実施させることを特徴とする半導体装置。 - 請求項８乃至１０のいずれかに記載の半導体装置において、
前記第２の試験ステイトは、
クロック信号を判断する第１の手段と、
前記クロック信号の入力がある場合に対応するメモリ回路にリフレッシュ動作を実施させる第２の手段と、
ウェイト信号を判断して実行終了または前記第１の手段を実行させる第３の手段とを含むこと
を特徴とする半導体装置。 - 請求項８乃至１０のいずれかに記載の半導体装置において、
前記リフレッシュ手段は、
前記メモリ回路の最大アドレスを記憶する最大アドレス記憶手段と、
前記メモリ回路にアクティブコマンドを発行する手段と、
インクリメントまたはデクリメントしたアドレスを前記メモリ回路に出力するアドレス発行手段と、
前記メモリ回路にプリチャージコマンドを発行する手段と、
前記アドレスが前記最大アドレス以上または最小アドレス以下の時に当該アドレスを前記メモリ回路の最小アドレスまたは最大アドレスにするアドレス判別手段と
を備えたことを特徴とする半導体装置。 - 請求項１２に記載の半導体装置において、
前記第２の試験ステイトは、
クロック信号を判断する第１の手段と、
前記クロック信号の入力がある場合に対応するメモリ回路にアクティブコマンド及びインクリメントまたはデクリメントしたアドレスを発行する第２の手段と、
前記メモリ回路にプリチャージコマンドを発行して前記アドレスのメモリセルをリフレッシュさせる第３の手段と、
前記アドレスが最大アドレス以上または最小アドレス以下であるか否かを判断する第４の手段と、
前記アドレスが最大アドレス以上または最小アドレス以下である場合に当該アドレスに最小アドレスまたは最大アドレスを入力する第５の手段と、
ウェイト信号を判断して実行終了または前記第１の手段を実行させる第６の手段とを含むこと
を特徴とする半導体装置。 - 請求項８乃至１３のいずれかに記載の半導体装置において、
当該半導体装置は、メモリ混載ロジック回路であることを特徴とする半導体装置。 - 複数のメモリ回路をそれぞれに対応して設けられた複数の試験回路にて試験するメモリ試験方法であって、
前記複数の試験回路は、
それぞれ対応する前記メモリ回路にデータを書き込む第１の試験ステイトと、
前記複数の試験回路の全てが前記第１の試験ステイトを終了するまで各対応するメモリ回路にリフレッシュ動作を実施させた後、解除信号が入力されるまで待機する第２の試験ステイトと、
前記各メモリ回路からデータを読み出す第３の試験ステイト、を順次実行すること
を特徴とするメモリ試験方法。 - 請求項１５に記載のメモリ試験方法において、
前記各試験回路は、
前記第２の試験ステイトにて、クロック信号を判断する第１のステップと、
前記クロック信号の入力がある場合に対応するメモリ回路にリフレッシュ動作を実施させる第２のステップと、
ウェイト信号を判断して実行終了または前記第１のステップを実行させる第３のステップ、を順次実行すること
を特徴とするメモリ試験方法。 - 請求項１５に記載のメモリ試験方法において、
前記各試験回路は、
前記第２の試験ステイトにて、クロック信号を判断する第１のステップと、
前記クロック信号の入力がある場合に対応するメモリ回路にアクティブコマンド及びインクリメントまたはデクリメントしたアドレスを発行する第２のステップと、
前記メモリ回路にプリチャージコマンドを発行して前記アドレスのメモリセルをリフレッシュさせる第３のステップと、
前記アドレスが最大アドレス以上または最小アドレス以下であるか否かを判断する第４のステップと、
前記アドレスが最大アドレス以上または最小アドレス以下である場合に当該アドレスに最小アドレスまたは最小アドレスを入力する第５のステップと、
ウェイト信号を判断して実行終了または前記第１のステップを実行させる第６のステップ、を順次実行すること
を特徴とするメモリ試験方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2000/008721 WO2002047091A1 (fr) | 2000-12-08 | 2000-12-08 | Systeme d'essai de circuit de memoire, dispositif a semiconducteur, et procede relatif a l'essai de memoire |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002047091A1 JPWO2002047091A1 (ja) | 2004-04-08 |
| JP4549628B2 true JP4549628B2 (ja) | 2010-09-22 |
Family
ID=11736779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002548730A Expired - Fee Related JP4549628B2 (ja) | 2000-12-08 | 2000-12-08 | メモリ回路試験システム、半導体装置及びメモリ試験方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7577884B2 (ja) |
| JP (1) | JP4549628B2 (ja) |
| KR (1) | KR100501779B1 (ja) |
| WO (1) | WO2002047091A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2541046A1 (en) * | 2006-03-27 | 2007-09-27 | Mosaid Technologies Incorporated | Power supply testing architecture |
| US8839057B2 (en) * | 2011-02-03 | 2014-09-16 | Arm Limited | Integrated circuit and method for testing memory on the integrated circuit |
| US8842480B2 (en) | 2012-08-08 | 2014-09-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Automated control of opening and closing of synchronous dynamic random access memory rows |
| TWI792864B (zh) * | 2022-01-14 | 2023-02-11 | 瑞昱半導體股份有限公司 | 測試系統以及測試方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333391A (ja) * | 1993-05-24 | 1994-12-02 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JPH09223391A (ja) * | 1996-02-20 | 1997-08-26 | Kofu Nippon Denki Kk | 強制リフレッシュ装置 |
| JPH1186598A (ja) * | 1997-05-30 | 1999-03-30 | Motorola Inc | 組込みテスト回路を使用したｄｒａｍにおけるデータ保持時間を検証しかつ特性付けるための方法および装置 |
| JP2000163997A (ja) * | 1998-11-30 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844914A (en) * | 1996-05-15 | 1998-12-01 | Samsung Electronics, Co. Ltd. | Test circuit and method for refresh and descrambling in an integrated memory circuit |
| US6141765A (en) * | 1997-05-19 | 2000-10-31 | Gigabus, Inc. | Low power, high speed communications bus |
| US6438670B1 (en) * | 1998-10-02 | 2002-08-20 | International Business Machines Corporation | Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device |
-
2000
- 2000-12-08 WO PCT/JP2000/008721 patent/WO2002047091A1/ja active IP Right Grant
- 2000-12-08 KR KR10-2003-7007400A patent/KR100501779B1/ko not_active IP Right Cessation
- 2000-12-08 JP JP2002548730A patent/JP4549628B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-06 US US10/455,304 patent/US7577884B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333391A (ja) * | 1993-05-24 | 1994-12-02 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JPH09223391A (ja) * | 1996-02-20 | 1997-08-26 | Kofu Nippon Denki Kk | 強制リフレッシュ装置 |
| JPH1186598A (ja) * | 1997-05-30 | 1999-03-30 | Motorola Inc | 組込みテスト回路を使用したｄｒａｍにおけるデータ保持時間を検証しかつ特性付けるための方法および装置 |
| JP2000163997A (ja) * | 1998-11-30 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002047091A1 (fr) | 2002-06-13 |
| KR100501779B1 (ko) | 2005-07-20 |
| KR20030061417A (ko) | 2003-07-18 |
| JPWO2002047091A1 (ja) | 2004-04-08 |
| US7577884B2 (en) | 2009-08-18 |
| US20030212925A1 (en) | 2003-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8630138B2 (en) | Memory system including semicondutor memory for decoupling bad memory block from sense amplifier in standby period | |
| US7050353B2 (en) | Semiconductor memory having burst transfer function | |
| JP5131348B2 (ja) | 半導体メモリ、システム、半導体メモリの動作方法および半導体メモリの製造方法 | |
| US7649796B2 (en) | Semiconductor memory and operating method of same | |
| JP4065687B2 (ja) | 半導体メモリ装置 | |
| US7675773B2 (en) | Semiconductor memory, test method of semiconductor memory and system | |
| JP2004206855A (ja) | 半導体メモリ | |
| JP4187084B2 (ja) | 半導体メモリ | |
| JP4549628B2 (ja) | メモリ回路試験システム、半導体装置及びメモリ試験方法 | |
| JP2001283586A (ja) | 半導体記憶回路 | |
| US7308622B2 (en) | Integrated memory and method for testing the memory | |
| CN115015741A (zh) | 芯片测试方法、装置、设备及介质 | |
| CN115171767A (zh) | 芯片测试方法、装置、设备及介质 | |
| KR100874179B1 (ko) | 반도체 기억 장치 | |
| JP2000331498A (ja) | 半導体記憶装置 | |
| JP5045337B2 (ja) | 半導体メモリ、半導体メモリの動作方法およびシステム | |
| US7755957B2 (en) | Semiconductor memory, method of controlling the semiconductor memory, and memory system | |
| JPH1166889A (ja) | 高速試験機能つきメモリ | |
| JPH03104100A (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100707 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |