JP4548466B2 - 積層型セラミック素子及びその実装構造 - Google Patents

積層型セラミック素子及びその実装構造 Download PDF

Info

Publication number
JP4548466B2
JP4548466B2 JP2007246198A JP2007246198A JP4548466B2 JP 4548466 B2 JP4548466 B2 JP 4548466B2 JP 2007246198 A JP2007246198 A JP 2007246198A JP 2007246198 A JP2007246198 A JP 2007246198A JP 4548466 B2 JP4548466 B2 JP 4548466B2
Authority
JP
Japan
Prior art keywords
electrode
internal electrode
terminal
internal
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007246198A
Other languages
English (en)
Other versions
JP2009076788A (ja
Inventor
正明 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007246198A priority Critical patent/JP4548466B2/ja
Priority to TW097134445A priority patent/TW200919504A/zh
Priority to US12/206,353 priority patent/US7974070B2/en
Priority to KR1020080092090A priority patent/KR100995489B1/ko
Priority to CN2008102114389A priority patent/CN101393798B/zh
Publication of JP2009076788A publication Critical patent/JP2009076788A/ja
Application granted granted Critical
Publication of JP4548466B2 publication Critical patent/JP4548466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/041—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、積層型セラミック素子及びその実装構造に関する。
従来、温度の変化に応じて電気的特性が変化する素子として、例えば特許文献１に記載の積層型セラミック素子が知られている。
特開昭６２−１３７８０４号公報
しかしながら、特許文献１に記載の積層型セラミック素子は、周囲の空気の温度変化によって温度の変化を検知するため、温度検知の精度を高くすることが困難であった。
そこで、本発明は、温度を精度良く検知することが可能な積層型セラミック素子及びその実装構造を提供することを目的とする。
本発明に係る積層型セラミック素子は、温度に応じて電気的な特性が変化する、複数の絶縁体層が積層された素体と、素体内に配置された第１の内部電極、第２の内部電極、及び第３の内部電極と、素体の外表面に配置された第１の端子電極、第２の端子電極、及び第３の端子電極と、を備え、第１〜第３の端子電極は、素体の外表面上において電気的に絶縁されており、第１の内部電極は、第１の端子電極にのみ接続され、第２の内部電極は、第２の端子電極にのみ接続され、第３の内部電極は、第３の端子電極にのみ接続され、第３の内部電極は、第１及び第２の内部電極の何れとも絶縁体層の積層方向に対向しないことを特徴とする。
また、本発明に係る積層型セラミック素子の実装構造は、温度に応じて電気的な特性が変化する、複数の絶縁体層が積層された素体と、素体内に配置された第１の内部電極、第２の内部電極、及び第３の内部電極と、素体の外表面に配置された第１の端子電極、第２の端子電極、及び第３の端子電極と、を備えた積層型セラミック素子を熱を発する電子部品が実装された基板に実装する実装構造であって、第１〜第３の端子電極は、素体の外表面上において電気的に絶縁されており、第１の内部電極は、第１の端子電極にのみ接続され、第２の内部電極は、第２の端子電極にのみ接続され、第３の内部電極は、第３の端子電極にのみ接続され、第３の内部電極は、第１及び第２の内部電極の何れとも絶縁体層の積層方向に対向せず、第３の端子電極と電子部品の端子電極とが基板上で電気的に接続されることを特徴とする。
上述の積層型セラミック素子では、第１〜第３の内部電極はそれぞれ第１〜第３の端子電極の何れか対応する端子電極にのみ接続されている。すなわち、第１〜第３の内部電極は、この積層型セラミック素子内において、短絡していない。そのため、例えば第３の端子電極と他の発熱素子の端子電極とを接続することができ、これにより発熱素子の温度変化を素早く且つ精度良く検知することが可能となる。また、第３の内部電極は、第１及び第２の内部電極の何れとも、絶縁体層の積層方向に対向しない。そのため、例えば第３の端子電極を発熱素子の端子電極に接続した場合であっても、第３の内部電極が第１及び第２の内部電極に影響を与えることが抑制される。
素体は、互いに対向する長方形状の第１及び第２の主面と、第１及び第２の主面間を連結するように第１及び第２の主面の長辺方向に伸び且つ互いに対向する第１及び第２の側面と、第１及び第２の主面間を連結するように第１及び第２の主面の短辺方向に伸び且つ互いに対向する第１及び第２の端面とを有する直方体状を呈し、第３の端子電極は、第１又は第２の側面上に配置され、第３の内部電極は、第３の端子電極が配置された第１又は第２の側面に引き出されるように伸びて当該第３の端子電極に接続されていることが好ましい。この場合、第３の端子電極の幅、及び第３の内部電極の端子電極に接続される部分の幅を長くすることができるため、温度変化を素早く且つ精度良く検知することが可能となる。
本発明によれば、温度を精度良く検知することが可能な積層型セラミック素子及びその実装構造を提供することができる。
以下、添付図面を参照して、好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
（第１実施形態）
図１及び図２を参照して、第１実施形態に係る積層型セラミック素子の実装構造について説明する。図１は、第１実施形態に係る積層型セラミック素子の実装構造の構成図である。図２は、第１実施形態に係る積層型セラミック素子の実装構造の等価回路図である。
図１に示されるように、第１実施形態に係る実装構造では、基板Ｓ上にＮＴＣ（negativetemperature coefficient）コンデンサ１、ＮＴＣサーミスタ２、チョークコイル３、スイッチング回路４、フィードバック回路５、増幅器６、及びコンデンサ９が配置されている。ここで、ＮＴＣコンデンサ１とは、負の温度特性、すなわち温度が上昇すると静電容量が減少する特性を有する積層型セラミック素子をいう。また、ＮＴＣサーミスタ２とは、負の温度特性、すなわち温度が上昇すると抵抗が減少する特性を有する積層型セラミック素子をいう。
図１に示されるように、チョークコイル３の端子電極３Ａ、３Ｂは基板Ｓ上に形成されたランドパターン７Ａに接続され、チョークコイル３の端子電極３Ｃ、３Ｄは基板Ｓ上に形成されたランドパターン７Ｂに接続されている。
ＮＴＣサーミスタ２の後述の第１及び第２の端子電極３１、３２は、配線８に接続されている。ＮＴＣサーミスタ２の後述の第３の端子電極３３、３４は、チョークコイル３の端子電極３Ａ、３Ｂに接続されたランドパターン７Ａに接続されている。
ＮＴＣコンデンサ１の後述の第１及び第２の端子電極１１、１２は、配線８に接続されている。ＮＴＣコンデンサ１の後述の第３の端子電極１３、１４は、チョークコイル３の端子電極３Ｃ、３Ｄに接続されたランドパターン７Ｂに接続されている。
図１及び図２に示されているように、ＮＴＣコンデンサ１の第１及び第２の端子電極１１、１２に接続された配線８は何れも増幅器６に接続されている。増幅器６とフィードバック回路５とスイッチング回路４とは、一本の配線８によって接続されている。
図２から理解されるように、第１実施形態に係る実装構造では、入力端から入力された電流がスイッチング回路４を経由して並列に接続されたチョークコイル３のインダクタＬ及び抵抗Ｒｄｃと、ＮＴＣサーミスタ２の抵抗Ｒｔ及びＮＴＣコンデンサ１のコンデンサＣｔとを流れる。この並列回路を通過後、電流は出力端から出力される。
微弱であるＮＴＣコンデンサ１のコンデンサＣｔを通過する前後の電流が、増幅器６に流入されて、増幅される。フィードバック回路５でＮＴＣコンデンサ１のコンデンサＣｔを通過する前後での電圧が測定され、測定された電圧値に基づいて電流値が計算される。
計算された電流値に基づいて、フィードバック回路５よりスイッチング回路４にオン／オフの信号が伝えられる。この信号に基づいて、スイッチング回路４は、スイッチをオンあるいはオフする。
チョークコイル３に電流が流れるとチョークコイル３の直流抵抗Ｒｄｃにおいて自己発熱が生じる。この発熱によってチョークコイル３の特性、すなわちインダクタＬのインダクタンス値及び直流抵抗Ｒｄｃの抵抗値が変動する。図２の回路では、発熱によるチョークコイル３の特性変化に応じ、発熱によるチョークコイル３の特性の変化を相殺するようにＮＴＣコンデンサ１のコンデンサＣ及びＮＴＣサーミスタ２の抵抗Ｒｔが変化する。
そして、ＮＴＣコンデンサ１のコンデンサＣｔを通過する前後での電圧に基づいて計算された電流値は、チョークコイル３を流れる電流に等しい。そのため、図２の回路では、フィードバック回路５において、チョークコイル３を流れる電流を検出することが可能となる。検出された電流値に基づき、フィードバック回路５及びスイッチング回路４は出力端より出力される電流を監視する。
次に、ＮＴＣコンデンサ１について、図３及び４を参照して詳細に説明する。図３は、ＮＴＣコンデンサ１の斜視図である。図４は、ＮＴＣコンデンサ１に含まれるコンデンサ素体の分解斜視図である。
ＮＴＣコンデンサ１は、図３に示されるように、コンデンサ素体１５と、コンデンサ素体１５の外表面に配置された第１〜第３の端子電極１１〜１４とを備える。第１〜第３の端子電極１１〜１４は、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストをコンデンサ素体１５の外表面の付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた端子電極の上にめっき層が形成されることもある。これらの第１〜第３の端子電極１１〜１４は、コンデンサ素体１５の表面上において互いに電気的に絶縁されて形成されている。
コンデンサ素体１５は、図３に示されるように、直方体状であり、互いに対向する長方形状の第１及び第２の主面１５ａ、１５ｂと、第１及び第２の主面１５ａ、１５ｂ間を連結するように第１及び第２の主面の短辺方向に伸び且つ互いに対向する第１及び第２の端面１５ｃ、１５ｄと、第１及び第２の主面１５ａ、１５ｂ間を連結するように第１及び第２の主面１５ａ、１５ｂの長辺方向に伸び且つ互いに対向する第１及び第２の側面１５ｅ、１５ｆと、を外表面として有する。
第１の端子電極１１は、コンデンサ素体１５の第１の端面１５ｃに配置されている。具体的には、第１の端子電極１１は第１の端面１５ｃの第１及び第２の側面１５ｅ、１５ｆの対向方向における中心付近の一部分を覆うように配置されている。第２の端子電極１２は、コンデンサ素体１５の第２の端面１５ｄに配置されている。具体的には、第２の端子電極１２は第２の端面１５ｄの第１及び第２の側面１５ｅ、１５ｆの対向方向における中心付近の一部分を覆うように配置されている。第１及び第２の端子電極１１、１２は、第１及び第２の端面１５ｃ、１５ｄの対向方向に対向している。
第３の端子電極１３は、コンデンサ素体１５の第１の側面１５ｅに配置されている。第３の端子電極１４は、コンデンサ素体１５の第２の側面１５ｆに配置されている。一対の第３の端子電極１３、１４は、第１及び第２の側面１５ｅ、１５ｆの対向方向に対向している。第１及び第２の端面１５ｃ、１５ｄの対向方向における第３の端子電極１３、１４の幅は、第１及び第２の側面１５ｅ、１５ｆの対向方向における第１及び第２の端子電極１１、１２の幅の何れよりも大きい。
コンデンサ素体１５は、図４に示されるように、積層された複数（本実施形態では、３層）の絶縁体層１６〜１８を有する。各絶縁体層１６〜１８は、例えば誘電体セラミックを含むセラミックグリーンシートの焼結体から構成される。なお、実際のＮＴＣコンデンサ１では、絶縁体層１６〜１８の間の境界が視認できない程度に一体化されている。
コンデンサ素体１５は、温度に応じて電気的な特性が変化する。具体的には、コンデンサ素体１５は、温度の上昇に応じて静電容量値を減少させる。
図４に示されているように、コンデンサ素体１５には、第１の内部電極１９と、第２の内部電極２０と、複数（本実施形態では、４つ）の第３の内部電極２１〜２４とが配置されている。各内部電極１９〜２４は、例えば、導電性ペーストの焼結体から構成される。
第１の内部電極１９は、絶縁体層１６と絶縁体層１７との間に位置している。第２の内部電極２０は、絶縁体層１７と絶縁体層１８との間に位置している。第１の内部電極１９と第２の内部電極２０とは、コンデンサ素体１５の一部である１層の絶縁体層１７を挟んで、絶縁体層１６〜１８の積層方向に対向するように配置されている。すなわち、第１の内部電極１９と第２の内部電極２０とは、コンデンサ素体１５において、絶縁体層１６〜１８の積層方向、すなわち第１及び第２の主面１５ａ、１５ｂの対向方向に絶縁体層１７を間に挟んで交互に配置されている。
第１の内部電極１９は、主電極部１９ａと、引き出し電極部１９ｂとを含む。主電極部１９ａは、コンデンサ素体１５の第１及び第２の主面１５ａ、１５ｂの長辺方向を長辺方向とする矩形状を呈する。引き出し電極部１９ｂは、主電極部１９ａから第１の端面１５ｃに端部が引き出されるように伸びて、第１の端面１５ｃに端部が露出する。露出した端部において、引き出し電極部１９ｂは、第１の端子電極１１に機械的に接続される。第１の内部電極１９は、第１の端子電極１１にのみ接続され、第２及び第３の端子電極１２〜１４には何れにも接続されない。
第２の内部電極２０は、第１の内部電極１９の主電極部１９ａと対向する主電極部２０ａと、引き出し電極部２０ｂとを含む。主電極部２０ａは、コンデンサ素体１５の第１及び第２の主面１５ａ、１５ｂの長辺方向を長辺方向とする矩形状を呈する。引き出し電極部２０ｂは、主電極部２０ａから第２の端面１５ｄに端部が引き出されるように伸びて、第２の端面１５ｄに端部が露出する。露出した端部において、引き出し電極部２０ｂは、第２の端子電極１２に機械的に接続される。第２の内部電極２０は、第２の端子電極１２にのみ接続され、第１及び第３の端子電極１１、１３、１４には何れにも接続されない。
第３の内部電極２１、２３は、第１の内部電極１９と絶縁体層１６〜１８の積層方向で同層に位置する。第３の内部電極２１は第１の内部電極１９に対し第１の側面１５ｅ側に位置する。第３の内部電極２３は第１の内部電極１９に対し第２の側面１５ｆ側に位置する。
第３の内部電極２１は、コンデンサ素体１５の第１及び第２の主面１５ａ、１５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極２１は、第１の側面１５ｅに矩形の長辺に相当する端部が引き出されるように伸びて、第１の側面１５ｅに端部が露出する。露出した端部において、第３の内部電極２１は、第３の端子電極１３に機械的に接続される。
第３の内部電極２３は、コンデンサ素体１５の第１及び第２の主面１５ａ、１５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極２３は、第２の側面１５ｆに矩形の長辺に相当する端部が引き出されるように伸びて、第２の側面１５ｆに端部が露出する。露出した端部において、第３の内部電極２２は、第３の端子電極１２に機械的に接続される。
第３の内部電極２２、２４は、第２の内部電極２０と絶縁体層１６〜１８の積層方向で同層に位置する。第３の内部電極２２は第２の内部電極２０に対し第１の側面１５ｅ側に位置する。第３の内部電極２４は第２の内部電極２０に対し第２の側面１５ｆ側に位置する。
第３の内部電極２２は、コンデンサ素体１５の第１及び第２の主面１５ａ、１５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極２２は、第１の側面１５ｅに矩形の長辺に相当する端部が引き出されるように伸びて、第１の側面１５ｅに端部が露出する。露出した端部において、第３の内部電極２２は、第３の端子電極１３に機械的に接続される。
第３の内部電極２４は、コンデンサ素体１５の第１及び第２の主面１５ａ、１５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極２４は、第２の側面１５ｆに矩形の長辺に相当する端部が引き出されるように伸びて、第２の側面１５ｆに端部が露出する。露出した端部において、第３の内部電極２４は、第３の端子電極１４に機械的に接続される。
第３の内部電極２１と第３の内部電極２２とが、絶縁体層１７を間に挟んで絶縁体層１６〜１８の積層方向に対向する。第３の内部電極２３と第３の内部電極２４とが、絶縁体層１７を間に挟んで絶縁体層１６〜１８の積層方向に対向する。第３の内部電極２１〜２４の何れもが、第１及び第２の内部電極１９、２０の何れとも絶縁体層１６〜１８の積層方向に対向しない。
第３の内部電極２１〜２４は何れも、第３の端子電極１３、１４にのみ接続され、第１及び第２の端子電極１１、１２には何れにも接続されない。
続いて、ＮＴＣサーミスタ２について、図５及び６を参照して詳細に説明する。図５は、ＮＴＣサーミスタ２の斜視図である。図６は、ＮＴＣサーミスタ２に含まれるサーミスタ素体の分解斜視図である。
ＮＴＣサーミスタ２は、図５に示されるように、サーミスタ素体３５と、サーミスタ素体３５の外表面に配置された第１〜第３の端子電極３１〜３４とを備える。第１〜第３の端子電極３１〜３４は、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストをサーミスタ素体３５の外表面の付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた端子電極の上にめっき層が形成されることもある。これらの第１〜第３の端子電極３１〜３４は、サーミスタ素体３５の表面上において互いに電気的に絶縁されて形成されている。
サーミスタ素体３５は、図５に示されるように、直方体状であり、互いに対向する長方形状の第１及び第２の主面３５ａ、３５ｂと、第１及び第２の主面３５ａ、３５ｂ間を連結するように第１及び第２の主面の短辺方向に伸び且つ互いに対向する第１及び第２の端面３５ｃ、３５ｄと、第１及び第２の主面３５ａ、３５ｂ間を連結するように第１及び第２の主面３５ａ、３５ｂの長辺方向に伸び且つ互いに対向する第１及び第２の側面３５ｅ、３５ｆと、を有する。
第１の端子電極３１は、サーミスタ素体３５の第１の端面３５ｃに配置されている。具体的には、第１の端子電極３１は第１の端面３５ｃの第１及び第２の側面３５ｅ、３５ｆの対向方向における中心より第１の側面３５ｅ側の一部分を覆うように配置されている。第２の端子電極３２は、サーミスタ素体３５の第２の端面３５ｄに配置されている。具体的には、第２の端子電極３２は第２の端面３５ｄの第１及び第２の側面３５ｅ、３５ｆの対向方向における中心より第２の側面３５ｆの一部分を覆うように配置されている。
第３の端子電極３３は、サーミスタ素体３５の第１の側面３５ｅに配置されている。第３の端子電極３４は、サーミスタ素体３５の第２の側面３５ｆに配置されている。一対の第３の端子電極３３、３４は、第１及び第２の側面３５ｅ、３５ｆの対向方向に対向している。第１及び第２の端面３５ｃ、３５ｄの対向方向における第３の端子電極３３、３４の幅は、第１及び第２の側面３５ｅ、３５ｆの対向方向における第１及び第２の端子電極３１、３２の幅の何れよりも大きい。
サーミスタ素体３５は、図６に示されるように、積層された複数（本実施形態では、３層）の絶縁体層３６〜３８を有する。各絶縁体層３６〜３８は、例えば誘電体セラミックを含むセラミックグリーンシートの焼結体から構成される。なお、実際のＮＴＣサーミスタ２では、絶縁体層３６〜３８の間の境界が視認できない程度に一体化されている。
サーミスタ素体３５は、温度に応じて電気的な特性が変化する。具体的には、サーミスタ素体３５は、温度の上昇に応じて抵抗値を減少させる。
図６に示されているように、サーミスタ素体３５には、第１の内部電極３９と、第２の内部電極４０と、複数（本実施形態では、４つ）の第３の内部電極４１〜４４とが配置されている。各内部電極３９〜４４は、例えば、導電性ペーストの焼結体から構成される。
第１の内部電極３９は、絶縁体層３６と絶縁体層３７との間に位置している。第２の内部電極４０は、絶縁体層３７と絶縁体層３８との間に位置している。第１の内部電極３９と第２の内部電極４０とは、絶縁体層３６〜３８の積層方向に対向する領域を有さないように配置されている。すなわち、第１の内部電極３９は、絶縁体層３６〜３８の積層方向で見て、第２の内部電極４０に対し第１の側面３５ｅ側に位置している。
第１の内部電極３９は、サーミスタ素体３５の第１及び第２の主面３５ａ、３５ｂの長辺方向を長辺方向とする矩形状を呈する。第１の内部電極３９は、第１の端面３５ｃに端部が引き出されるように伸びて、第１の端面３５ｃに端部が露出する。露出した端部において、第１の内部電極３９は、第１の端子電極３１に機械的に接続される。第１の内部電極３９は、第１の端子電極３１にのみ接続され、第２及び第３の端子電極３２〜３４には何れにも接続されない。
第２の内部電極４０は、サーミスタ素体３５の第１及び第２の主面３５ａ、３５ｂの長辺方向を長辺方向とする矩形状を呈する。第２の内部電極４０は、第２の端面３５ｄに端部が引き出されるように伸びて、第２の端面３５ｄに端部が露出する。露出した端部において、第２の内部電極４０は、第２の端子電極３２に機械的に接続される。第２の内部電極４０は、第２の端子電極３２にのみ接続され、第１及び第３の端子電極３１、３３、３４には何れにも接続されない。
第３の内部電極４１、４３は、第１の内部電極３９と絶縁体層３６〜３８の積層方向で同層に位置する。第３の内部電極４１は第１の内部電極３９に対し第１の側面３５ｅ側に位置する。第３の内部電極４３は第１の内部電極３９に対し第２の側面３５ｆ側に位置する。
第３の内部電極４１は、サーミスタ素体３５の第１及び第２の主面３５ａ、３５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極４１は、第１の側面３５ｅに矩形の長辺に相当する端部が引き出されるように伸びて、第１の側面３５ｅに端部が露出する。露出した端部において、第３の内部電極４１は、第３の端子電極３３に機械的に接続される。
第３の内部電極４３は、サーミスタ素体３５の第１及び第２の主面３５ａ、３５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極４３は、第２の側面３５ｆに矩形の長辺に相当する端部が引き出されるように伸びて、第２の側面３５ｆに端部が露出する。露出した端部において、第３の内部電極４３は、第３の端子電極３２に機械的に接続される。
第３の内部電極４２、４４は、第２の内部電極４０と絶縁体層３６〜３８の積層方向で同層に位置する。第３の内部電極４２は第２の内部電極４０に対し第１の側面３５ｅ側に位置する。第３の内部電極４４は第２の内部電極４０に対し第２の側面３５ｆ側に位置する。
第３の内部電極４２は、サーミスタ素体３５の第１及び第２の主面３５ａ、３５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極４２は、第１の側面３５ｅに矩形の長辺に相当する端部が引き出されるように伸びて、第１の側面３５ｅに端部が露出する。露出した端部において、第３の内部電極４２は、第３の端子電極３３に機械的に接続される。
第３の内部電極４４は、サーミスタ素体３５の第１及び第２の主面３５ａ、３５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極４４は、第２の側面３５ｆに矩形の長辺に相当する端部が引き出されるように伸びて、第２の側面３５ｆに端部が露出する。露出した端部において、第３の内部電極４４は、第３の端子電極３４に機械的に接続される。
第３の内部電極４１と第３の内部電極４２とが、絶縁体層３７を間に挟んで絶縁体層３６〜３８の積層方向に対向する。第３の内部電極４３と第３の内部電極４４とが、絶縁体層３７を間に挟んで絶縁体層３６〜３８の積層方向に対向する。第３の内部電極４１〜４４の何れもが、第１及び第２の内部電極３９、４０の何れとも絶縁体層３６〜３８の積層方向に対向しない。
第３の内部電極４１〜４４は何れも、第３の端子電極３３、３４にのみ接続され、第１及び第２の端子電極３１、３２には何れにも接続されない。
ＮＴＣコンデンサ１では、第１〜第３の内部電極１９〜２４はそれぞれ第１〜第３の端子電極１１〜１４の何れか対応する端子電極にのみ接続されている。すなわち、第１〜第３の内部電極１９〜２４は、ＮＴＣコンデンサ１内において短絡していない。そのため、第３の端子電極１３、１４に、発熱素子であるチョークコイル３の端子電極を接続することができる。チョークコイル３の温度変化は、空気を介してのみでなく、導体である端子電極を介してＮＴＣコンデンサ１に伝えることができる。その結果、ＮＴＣコンデンサ１は、チョークコイル３の温度変化を素早く且つ精度良く検知することが可能となる。
また、ＮＴＣコンデンサ１の第３の内部電極２１〜２４は何れも、第１及び第２の内部電極１９、２０の何れとも、絶縁体層１６〜１８の積層方向に対向しない。そのため、例えば第３の端子電極１３、１４をチョークコイル３の端子電極に接続した場合であっても、第３の内部電極２１〜２４が第１及び第２の内部電極１９、２０に影響を与えることが抑制される。
ＮＴＣコンデンサ１では、各第３の端子電極１３、１４は、直方体形状を呈するコンデンサ素体１５の長手方向に伸びる第１又は第２の側面１５ｅ、１５ｆに配置されている。そのため、第３の端子電極１３、１４を発熱素子に接続した場合、幅広の端子電極を介して温度が検知されるため、温度をより素早く且つ精度良く検知することができる。
また、ＮＴＣコンデンサ１では、各第３の内部電極２１〜２４は、その長辺が第１又は第２の側面１５ｅ、１５ｆに露出するように配置されている。そして、各第３の内部電極２１〜２４の長辺は、第３の端子電極１３、１４の第１及び第２の端面１５ｃ、１５ｄの対向方向での幅に対応している。そのため、第３の端子電極１３、１４に伝えられた温度変化は、第３の内部電極２１〜２４を介して素早く且つ精度良くＮＴＣコンデンサ１に伝えられる。
一方、ＮＴＣサーミスタ２では、第１〜第３の内部電極３９〜４４はそれぞれ第１〜第３の端子電極３１〜３４の何れか対応する端子電極にのみ接続されている。すなわち、第１〜第３の内部電極３９〜４４は、ＮＴＣサーミスタ２内において短絡していない。そのため、第３の端子電極３３、３４に、発熱素子であるチョークコイル３の端子電極を接続することができる。チョークコイル３の温度変化は、空気を介してのみでなく、導体である端子電極を介してＮＴＣサーミスタ２に伝えることができる。その結果、ＮＴＣサーミスタ２は、チョークコイル３の温度変化を素早く且つ精度良く検知することが可能となる。
また、ＮＴＣサーミスタ２の第３の内部電極４１〜４４は何れも、第１及び第２の内部電極３９、４０の何れとも、絶縁体層３６〜３８の積層方向に対向しない。そのため、例えば第３の端子電極３３、３４をチョークコイル３の端子電極に接続した場合であっても、第３の内部電極４１〜４４が第１及び第２の内部電極３９、４０に影響を与えることが抑制される。
ＮＴＣサーミスタ２では、各第３の端子電極３３、３４は、直方体形状を呈するサーミスタ素体３５の長手方向に伸びる第１又は第２の側面３５ｅ、３５ｆに配置されている。そのため、第３の端子電極３３、３４を発熱素子に接続した場合、幅広の端子電極を介して温度が検知されるため、温度をより素早く且つ精度良く検知することができる。
また、ＮＴＣサーミスタ２では、各第３の内部電極４１〜４４は、その長辺が第１又は第２の側面３５ｅ、３５ｆに露出するように配置されている。そして、各第３の内部電極４１〜４４の長辺は、第３の端子電極３３、３４の第１及び第２の端面３５ｃ、３５ｄの対向方向での幅に対応している。そのため、第３の端子電極３３、３４に伝えられた温度変化は、第３の内部電極４１〜４４を介して素早く且つ精度良くＮＴＣサーミスタ２に伝えられる。
また、ＮＴＣコンデンサ１及びＮＴＣサーミスタ２を基板Ｓに実装する実装構造では、図１及び図２に示すように、チョークコイル３の端子電極３Ａ、３ＢとＮＴＣサーミスタ２の第３の端子電極３４とを導体を介して接続させており、チョークコイル３の端子電極３Ｃ、３ＤとＮＴＣコンデンサ１の第３の端子電極１４とを導体を介して接続させている。そのため、ＮＴＣコンデンサ１及びＮＴＣサーミスタ２は、チョークコイル３の温度変化を素早く且つ精度良く検知することが可能である。
（第２実施形態）
次に、第２実施形態に係るＮＴＣコンデンサ５０について、図７及び８を参照して詳細に説明する。第２実施形態に係るＮＴＣコンデンサ５０は、端子電極に直接接続されない中間電極を有する点で、第１実施形態に係るＮＴＣコンデンサ１と異なる。図７は、ＮＴＣコンデンサ５０の斜視図である。図８は、ＮＴＣコンデンサ５０に含まれるコンデンサ素体の分解斜視図である。
ＮＴＣコンデンサ５０は、図７に示されるように、コンデンサ素体５５と、コンデンサ素体５５の外表面に配置された第１〜第３の端子電極５１〜５４とを備える。これらの第１〜第３の端子電極５１〜５４は、コンデンサ素体５５の表面上において互いに電気的に絶縁されて形成されている。
コンデンサ素体５５は、図７に示されるように、直方体状であり、互いに対向する長方形状の第１及び第２の主面５５ａ、５５ｂと、第１及び第２の主面５５ａ、５５ｂ間を連結するように第１及び第２の主面の短辺方向に伸び且つ互いに対向する第１及び第２の端面５５ｃ、５５ｄと、第１及び第２の主面５５ａ、５５ｂ間を連結するように第１及び第２の主面５５ａ、５５ｂの長辺方向に伸び且つ互いに対向する第１及び第２の側面５５ｅ、５５ｆと、を有する。
第１の端子電極５１は、コンデンサ素体５５の第１の端面５５ｃに配置されている。具体的には、第１の端子電極５１は第１の端面５５ｃの第１及び第２の側面５５ｅ、５５ｆの対向方向における中心付近の一部分を覆うように配置されている。第２の端子電極５２は、コンデンサ素体５５の第２の端面５５ｄに配置されている。具体的には、第２の端子電極５２は第２の端面５５ｄの第１及び第２の側面５５ｅ、５５ｆの対向方向における中心付近の一部分を覆うように配置されている。第１及び第２の端子電極５１、５２は、第１及び第２の端面５５ｃ、５５ｄの対向方向に対向している。
第３の端子電極５３は、コンデンサ素体５５の第１の側面５５ｅに配置されている。第３の端子電極５４は、コンデンサ素体５５の第２の側面５５ｆに配置されている。一対の第３の端子電極５３、５４は、第１及び第２の側面５５ｅ、５５ｆの対向方向に対向している。第１及び第２の端面５５ｃ、５５ｄの対向方向における第３の端子電極５３、５４の幅は、第１及び第２の側面５５ｅ、５５ｆの対向方向における第１及び第２の端子電極５１、５２の幅の何れよりも大きい。
コンデンサ素体５５は、図８に示されるように、積層された複数（本実施形態では、３層）の絶縁体層５６〜５８を有する。図８に示されているように、コンデンサ素体５５には、第１の内部電極５９と、第２の内部電極６０と、中間内部電極６１と、複数（本実施形態では、４つ）の第３の内部電極６２〜６５とが配置されている。
コンデンサ素体５５は、温度に応じて電気的な特性が変化する。具体的には、コンデンサ素体５５は、温度の上昇に応じて静電容量値を減少させる。
第１及び第２の内部電極５９、６０は、絶縁体層５６と絶縁体層５７との間に位置している。第１及び第２の内部電極５９、６０は、第１及び第２の端面５５ｃ、５５ｄの対向方向に沿って、第１の内部電極５９、第２の内部電極６０の順で配置されている。すなわち、第１及び第２の端面５５ｃ、５５ｄの対向方向における中心位置に対して、第１の内部電極５９が第１の端面５５ｃ側に、第２の内部電極６０が第２の端面５５ｄ側に位置している。
第１の内部電極５９は、主電極部５９ａと、引き出し電極部５９ｂとを含む。主電極部５９ａは、コンデンサ素体５５の第１及び第２の主面５５ａ、５５ｂの長辺方向及び短辺方向を各辺方向とする矩形状を呈する。引き出し電極部５９ｂは、主電極部５９ａから第１の端面５５ｃに端部が引き出されるように伸びて、第１の端面５５ｃに端部が露出する。露出した端部において、引き出し電極部５９ｂは、第１の端子電極５１に機械的に接続される。第１の内部電極５９は、第１の端子電極５１にのみ接続され、第２及び第３の端子電極５２〜５４には何れにも接続されない。
第２の内部電極６０は、主電極部６０ａと、引き出し電極部６０ｂとを含む。主電極部６０ａは、コンデンサ素体５５の第１及び第２の主面５５ａ、５５ｂの長辺方向及び短辺方向を各辺方向とする矩形状を呈する。引き出し電極部６０ｂは、主電極部６０ａから第２の端面５５ｄに端部が引き出されるように伸びて、第２の端面５５ｄに端部が露出する。露出した端部において、引き出し電極部６０ｂは、第２の端子電極５２に機械的に接続される。第２の内部電極６０は、第２の端子電極５２にのみ接続され、第１及び第３の端子電極５１、５３、５４には何れにも接続されない。
中間内部電極６１は、絶縁体層５７と絶縁体層５８との間に位置している。中間内部電極６１は、コンデンサ素体５５の第１及び第２の主面５５ａ、５５ｂの長辺方向を長辺方向とする矩形状を呈する。中間内部電極６１は、第１及び第２の端面５５ｃ、５５ｄ、並びに第１及び第２の側面５５ｅ、５５ｆの何れからも所定距離を有する位置に配置される。したがって、中間内部電極６１は、コンデンサ素体５５の外表面に露出する部分を有さず、第１〜第３の端子電極５１〜５４の何れの端子電極にも接続されない。
中間内部電極６１は、絶縁体層１７を間に介して、第１の内部電極５９に対向する領域、及び第２の内部電極６０に対向する領域の双方を有する。
第３の内部電極６２、６４は、第１及び第２の内部電極５９、６０と絶縁体層５６〜５８の積層方向で同層に位置する。第３の内部電極６２は第１及び第２の内部電極５９、６０に対し第１の側面５５ｅ側に位置する。第３の内部電極６４は第１及び第２の内部電極５９、６０に対し第２の側面５５ｆ側に位置する。
第３の内部電極６２、６４は、コンデンサ素体５５の第１及び第２の主面５５ａ、５５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極６２は、第１の側面５５ｅに矩形の長辺に相当する端部が引き出されるように伸びて、第３の端子電極５３に機械的に接続される。第３の内部電極６４は、第２の側面５５ｆに矩形の長辺に相当する端部が引き出されるように伸びて、第３の端子電極５４に機械的に接続される。
第３の内部電極６３、６５は、中間内部電極６１と絶縁体層５６〜５８の積層方向で同層に位置する。第３の内部電極６３は中間内部電極６１に対し第１の側面５５ｅ側に位置する。第３の内部電極６５は中間内部電極６１に対し第２の側面５５ｆ側に位置する。
第３の内部電極６３、６５は、コンデンサ素体５５の第１及び第２の主面５５ａ、５５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極６３は、第１の側面５５ｅに矩形の長辺に相当する端部が引き出されるように伸びて、第３の端子電極５３に機械的に接続される。第３の内部電極６５は、第２の側面５５ｆに矩形の長辺に相当する端部が引き出されるように伸びて、第３の端子電極５４に機械的に接続される。
第３の内部電極６２と第３の内部電極６３とが、絶縁体層５７を間に挟んで絶縁体層５６〜５８の積層方向に対向する。第３の内部電極６４と第３の内部電極６５とが、絶縁体層５７を間に挟んで絶縁体層５６〜５８の積層方向に対向する。第３の内部電極６２〜６５の何れもが、第１及び第２の内部電極５９、６０並びに中間内部電極６１の何れとも絶縁体層５６〜５８の積層方向に対向しない。
第３の内部電極６２〜６５は何れも、第３の端子電極５３、５４にのみ接続され、第１及び第２の端子電極５１、５２には何れにも接続されない。
ＮＴＣコンデンサ５０では、第１〜第３の内部電極５９、６０、６２〜６５はそれぞれ第１〜第３の端子電極５１〜５４の何れか対応する端子電極にのみ接続されている。また、中間内部電極６１は、何れの端子電極とも接続されていない。すなわち、第１〜第３の内部電極５９、６０、６２〜６５並びに中間内部電極６１は、ＮＴＣコンデンサ５０内において短絡していない。そのため、第３の端子電極５３、５４に、例えば発熱素子の端子電極を接続した場合、ＮＴＣコンデンサ５０は当該発熱素子の温度変化を素早く且つ精度良く検知することが可能となる。
また、ＮＴＣコンデンサ５０の第３の内部電極６２〜６５は何れも、第１及び第２の内部電極５９、６０並びに中間内部電極６１の何れとも、絶縁体層５６〜５８の積層方向に対向しない。そのため、例えば第３の端子電極５３、５４を発熱素子の端子電極に接続した場合であっても、第３の内部電極６２〜６５が第１及び第２の内部電極５９、６０に影響を与えることが抑制される。
ＮＴＣコンデンサ５０では、各第３の端子電極５３、５４は、直方体形状を呈するコンデンサ素体５５の長手方向に伸びる第１又は第２の側面５５ｅ、５５ｆに配置されている。そのため、第３の端子電極５３、５４を発熱素子に接続した場合、温度をより素早く且つ精度良く検知することができる。
また、ＮＴＣコンデンサ５０では、各第３の内部電極６２〜６５は、その長辺が第１又は第２の側面５５ｅ、５５ｆに露出するように配置されている。そのため、第３の端子電極５３、５４に伝えられた温度変化は、第３の内部電極６２〜６５を介して素早く且つ精度良くＮＴＣコンデンサ５０に伝えられる。
（第３実施形態）
次に、第３実施形態に係るＮＴＣコンデンサ７０について、図９及び１０を参照して詳細に説明する。第３実施形態に係るＮＴＣコンデンサ７０は、端子電極及び内部電極の形状の点で、第１実施形態に係るＮＴＣコンデンサ１と異なる。図９は、ＮＴＣコンデンサ７０の斜視図である。図１０は、ＮＴＣコンデンサ７０に含まれるコンデンサ素体の分解斜視図である。
ＮＴＣコンデンサ７０は、図９に示されるように、コンデンサ素体７５と、コンデンサ素体７５の外表面に配置された第１〜第３の端子電極７１〜７４とを備える。これらの第１〜第３の端子電極７１〜７４は、コンデンサ素体７５の表面上において互いに電気的に絶縁されて形成されている。
コンデンサ素体７５は、図９に示されるように、直方体状であり、互いに対向する長方形状の第１及び第２の主面７５ａ、７５ｂと、第１及び第２の主面７５ａ、７５ｂ間を連結するように第１及び第２の主面の短辺方向に伸び且つ互いに対向する第１及び第２の端面７５ｃ、７５ｄと、第１及び第２の主面７５ａ、７５ｂ間を連結するように第１及び第２の主面７５ａ、７５ｂの長辺方向に伸び且つ互いに対向する第１及び第２の側面７５ｅ、７５ｆと、を有する。
第１の端子電極７１は、コンデンサ素体７５の第１の端面７５ｃに配置されている。具体的には、第１の端子電極７１は第１の端面７５ｃの全域を覆った上で当該第１の端面７５ｃに隣接する第１及び第２の主面７５ａ、７５ｂ、並びに第１及び第２の側面７５ｅ、７５ｆの一部に回り込むように配置されている。第２の端子電極７２は、コンデンサ素体７５の第２の端面７５ｄに配置されている。具体的には、第２の端子電極７２は第２の端面７５ｄの全域を覆った上で当該第２の端面７５ｄに隣接する第１及び第２の主面７５ａ、７５ｂ、並びに第１及び第２の側面７５ｅ、７５ｆの一部に回り込むように配置されている。第１及び第２の端子電極７１、７２は、第１及び第２の端面７５ｃ、７５ｄの対向方向に対向している。
第３の端子電極７３は、コンデンサ素体７５の第１の側面７５ｅに配置されている。具体的には、第３の端子電極７３は第１の側面７５ｅの第１及び第２の端面７５ｃ、７５ｄの対向方向における中心付近の一部分を覆うように配置されている。第３の端子電極７４は、コンデンサ素体７５の第２の側面７５ｆに配置されている。具体的には、第３の端子電極７４は第２の側面７５ｆの第１及び第２の端面７５ｃ、７５ｄの対向方向における中心付近の一部分を覆うように配置されている。一対の第３の端子電極７３、７４は、第１及び第２の側面７５ｅ、７５ｆの対向方向に対向している。第１及び第２の端面７５ｃ、７５ｄの対向方向における第３の端子電極７３、７４の幅は、第１及び第２の側面７５ｅ、７５ｆの対向方向における第１及び第２の端子電極７１、７２の幅の何れよりも小さい。
コンデンサ素体７５は、図１０に示されるように、積層された複数（本実施形態では、３層）の絶縁体層７６〜７８を有する。図１０に示されているように、コンデンサ素体７５には、第１の内部電極７９と、第２の内部電極８０と、複数（本実施形態では、４つ）の第３の内部電極８１〜８４とが配置されている。
コンデンサ素体７５は、温度に応じて電気的な特性が変化する。具体的には、コンデンサ素体７５は、温度の上昇に応じて静電容量値を減少させる。
第１の内部電極７９は、絶縁体層７６と絶縁体層７７との間に位置している。第２の内部電極８０は、絶縁体層７７と絶縁体層７８との間に位置している。第１の内部電極７９と第２の内部電極８０とは、コンデンサ素体７５の一部である１層の絶縁体層７７を挟んで、絶縁体層７６〜７８の積層方向に対向するように配置されている。
第１の内部電極７９は、主電極部７９ａと、引き出し電極部７９ｂとを含む。主電極部７９ａは、コンデンサ素体７５の第１及び第２の主面７５ａ、７５ｂの長辺方向を長辺方向とする矩形状を呈する。
引き出し電極部７９ｂの第１及び第２の側面７５ｅ、７５ｆの対向方向における幅は、主電極部７９ａの第１及び第２の側面７５ｅ、７５ｆの対向方向における幅と同じである。すなわち、第１の内部電極７９が、コンデンサ素体７５の第１及び第２の主面７５ａ、７５ｂの長辺方向を長辺方向とする矩形状を呈する。引き出し電極部７９ｂは、主電極部７９ａから第１の端面７５ｃに端部が引き出されるように伸びて、第１の端面７５ｃに端部が露出する。露出した端部において、引き出し電極部７９ｂは、第１の端子電極７１に機械的に接続される。第１の内部電極７９は、第１の端子電極７１にのみ接続され、第２及び第３の端子電極７２〜７４には何れにも接続されない。
第２の内部電極８０は、主電極部８０ａと、引き出し電極部８０ｂとを含む。主電極部８０ａは、コンデンサ素体７５の第１及び第２の主面７５ａ、７５ｂの長辺方向を長辺方向とする矩形状を呈する。
引き出し電極部８０ｂの第１及び第２の側面７５ｅ、７５ｆの対向方向における幅は、主電極部８０ａの第１及び第２の側面７５ｅ、７５ｆの対向方向における幅と同じである。すなわち、第２の内部電極８０が、コンデンサ素体７５の第１及び第２の主面７５ａ、７５ｂの長辺方向を長辺方向とする矩形状を呈する。引き出し電極部８０ｂは、主電極部８０ａから第２の端面７５ｄに端部が引き出されるように伸びて、第２の端面７５ｄに端部が露出する。露出した端部において、引き出し電極部８０ｂは、第２の端子電極７２に機械的に接続される。第２の内部電極８０は、第２の端子電極７２にのみ接続され、第１及び第３の端子電極７１、７３、７４には何れにも接続されない。
第３の内部電極８１、８３は、第１の内部電極７９と絶縁体層７６〜７８の積層方向で同層に位置する。第３の内部電極８１は第１の内部電極７９に対し第１の側面７５ｅ側に位置する。第３の内部電極８３は第１の内部電極７９に対し第２の側面７５ｆ側に位置する。
第３の内部電極８１は、主電極部８１ａと、引き出し電極部８１ｂとを含む。主電極部８１ａは、コンデンサ素体７５の第１及び第２の主面７５ａ、７５ｂの長辺方向を長辺方向とする矩形状を呈する。引き出し電極部８１ｂは、主電極部８１ａから第１の側面７５ｅに端部が引き出されるように伸びて、第１の側面７５ｅに端部が露出する。露出した端部において、引き出し電極部８１ｂは、第３の端子電極７３に機械的に接続される。第３の内部電極８１は、第３の端子電極７３にのみ接続され、第１及び第２の端子電極７１、７２には何れにも接続されない。
第３の内部電極８３は、主電極部８３ａと、引き出し電極部８３ｂとを含む。主電極部８３ａは、コンデンサ素体７５の第１及び第２の主面７５ａ、７５ｂの長辺方向を長辺方向とする矩形状を呈する。引き出し電極部８３ｂは、主電極部８３ａから第２の側面７５ｆに端部が引き出されるように伸びて、第２の側面７５ｆに端部が露出する。露出した端部において、引き出し電極部８３ｂは、第３の端子電極７４に機械的に接続される。第３の内部電極８３は、第３の端子電極７４にのみ接続され、第１及び第２の端子電極７１、７２には何れにも接続されない。
第３の内部電極８２、８４は、第２の内部電極８０と絶縁体層７６〜７８の積層方向で同層に位置する。第３の内部電極８２は第２の内部電極８０に対し第１の側面７５ｅ側に位置する。第３の内部電極８４は第２の内部電極８０に対し第２の側面７５ｆ側に位置する。
第３の内部電極８２は、主電極部８２ａと、引き出し電極部８２ｂとを含む。主電極部８２ａは、コンデンサ素体７５の第１及び第２の主面７５ａ、７５ｂの長辺方向を長辺方向とする矩形状を呈する。引き出し電極部８２ｂは、主電極部８２ａから第１の側面７５ｅに端部が引き出されるように伸びて、第１の側面７５ｅに端部が露出する。露出した端部において、引き出し電極部８２ｂは、第３の端子電極７３に機械的に接続される。第３の内部電極８２は、第３の端子電極７３にのみ接続され、第１及び第２の端子電極７１、７２には何れにも接続されない。
第３の内部電極８４は、主電極部８４ａと、引き出し電極部８４ｂとを含む。主電極部８４ａは、コンデンサ素体７５の第１及び第２の主面７５ａ、７５ｂの長辺方向を長辺方向とする矩形状を呈する。引き出し電極部８４ｂは、主電極部８４ａから第２の側面７５ｆに端部が引き出されるように伸びて、第２の側面７５ｆに端部が露出する。露出した端部において、引き出し電極部８４ｂは、第３の端子電極７４に機械的に接続される。第３の内部電極８４は、第３の端子電極７４にのみ接続され、第１及び第２の端子電極７１、７２には何れにも接続されない。
第３の内部電極８１と第３の内部電極８２とが、絶縁体層７７を間に挟んで絶縁体層７６〜７８の積層方向に対向する。第３の内部電極８３と第３の内部電極８４とが、絶縁体層７７を間に挟んで絶縁体層７６〜７８の積層方向に対向する。第３の内部電極８１〜８４の何れもが、第１及び第２の内部電極７９、８０の何れとも絶縁体層７６〜７８の積層方向に対向しない。
ＮＴＣコンデンサ７０では、第１〜第３の内部電極７９〜８４はそれぞれ第１〜第３の端子電極７１〜７４の何れか対応する端子電極にのみ接続されている。すなわち、第１〜第３の内部電極７９〜８４は、ＮＴＣコンデンサ７０内において短絡していない。そのため、第３の端子電極７３、７４に、例えば発熱素子の端子電極を接続した場合、ＮＴＣコンデンサ７０は当該発熱素子の温度変化を素早く且つ精度良く検知することが可能となる。
また、ＮＴＣコンデンサ７０の第３の内部電極８１〜８４は何れも、第１及び第２の内部電極７９、８０の何れとも、絶縁体層７６〜７８の積層方向に対向しない。そのため、例えば第３の端子電極７３、７４を発熱素子の端子電極に接続した場合であっても、第３の内部電極８１〜８４が第１及び第２の内部電極７９、８０に影響を与えることが抑制される。
（第４実施形態）
次に、第４実施形態に係るＮＴＣコンデンサ９０について、図１１及び１２を参照して詳細に説明する。第４実施形態に係るＮＴＣコンデンサ９０は、端子電極及び内部電極の形状の点で、第１実施形態に係るＮＴＣコンデンサ１と異なる。図１１は、ＮＴＣコンデンサ９０の斜視図である。図１２は、ＮＴＣコンデンサ９０に含まれるコンデンサ素体の分解斜視図である。
ＮＴＣコンデンサ９０は、図１１に示されるように、コンデンサ素体９５と、コンデンサ素体９５の外表面に配置された第１〜第３の端子電極９１〜９４とを備える。これらの第１〜第３の端子電極９１〜９４は、コンデンサ素体９５の表面上において互いに電気的に絶縁されて形成されている。
コンデンサ素体９５は、図１１に示されるように、直方体状であり、互いに対向する長方形状の第１及び第２の主面９５ａ、９５ｂと、第１及び第２の主面９５ａ、９５ｂ間を連結するように第１及び第２の主面の短辺方向に伸び且つ互いに対向する第１及び第２の端面９５ｃ、９５ｄと、第１及び第２の主面９５ａ、９５ｂ間を連結するように第１及び第２の主面９５ａ、９５ｂの長辺方向に伸び且つ互いに対向する第１及び第２の側面９５ｅ、９５ｆと、を有する。
第１の端子電極９１は、第１の端面９５ｃの全域を覆った上で当該第１の端面９５ｃに隣接する第１及び第２の主面９５ａ、９５ｂ、並びに第１及び第２の側面９５ｅ、９５ｆの一部に回り込むように配置されている。第２の端子電極９２は、第２の端面９５ｄの全域を覆った上で当該第２の端面９５ｄに隣接する第１及び第２の主面９５ａ、９５ｂ、並びに第１及び第２の側面９５ｅ、９５ｆの一部に回り込むように配置されている。
第３の端子電極９３は、第１の側面９５ｅの第１及び第２の端面９５ｃ、９５ｄの対向方向における中心付近の一部分を覆うように配置されている。第３の端子電極９４は、第２の側面９５ｆの第１及び第２の端面９５ｃ、９５ｄの対向方向における中心付近の一部分を覆うように配置されている。一対の第３の端子電極９３、９４は、第１及び第２の側面９５ｅ、９５ｆの対向方向に対向している。第１及び第２の端面９５ｃ、９５ｄの対向方向における第３の端子電極９３、９４の幅は、第１及び第２の側面９５ｅ、９５ｆの対向方向における第１及び第２の端子電極９１、９２の幅の何れよりも小さい。
コンデンサ素体９５は、図１２に示されるように、積層された複数（本実施形態では、３層）の絶縁体層９６〜９８を有する。図１２に示されているように、コンデンサ素体９５には、第１の内部電極９９と、第２の内部電極１００と、複数（本実施形態では、４つ）の第３の内部電極１０１〜１０４とが配置されている。
コンデンサ素体９５は、温度に応じて電気的な特性が変化する。具体的には、コンデンサ素体９５は、温度の上昇に応じて静電容量値を減少させる。
第１の内部電極９９は、絶縁体層９６と絶縁体層９７との間に位置している。第２の内部電極１００は、絶縁体層９７と絶縁体層９８との間に位置している。第１の内部電極９９と第２の内部電極１００とは、コンデンサ素体９５の一部である１層の絶縁体層９７を挟んで、絶縁体層９６〜９８の積層方向に対向するように配置されている。
第１の内部電極９９は、主電極部９９ａと、引き出し電極部９９ｂとを含む。主電極部９９ａは、コンデンサ素体９５の第１及び第２の主面９５ａ、９５ｂの長辺方向を長辺方向とする矩形状を呈する。
引き出し電極部９９ｂの第１及び第２の側面９５ｅ、９５ｆの対向方向における幅は、主電極部９９ａの第１及び第２の側面９５ｅ、９５ｆの対向方向における幅と同じである。引き出し電極部９９ｂは、主電極部９９ａから第１の端面９５ｃに端部が引き出されるように伸びて、第１の端子電極９１に機械的に接続される。第１の内部電極９９は、第１の端子電極９１にのみ接続され、第２及び第３の端子電極９２〜９４には何れにも接続されない。
第２の内部電極１００は、主電極部１００ａと、引き出し電極部１００ｂとを含む。主電極部１００ａは、コンデンサ素体９５の第１及び第２の主面９５ａ、９５ｂの長辺方向を長辺方向とする矩形状を呈する。
引き出し電極部１００ｂの第１及び第２の側面９５ｅ、９５ｆの対向方向における幅は、主電極部１００ａの第１及び第２の側面９５ｅ、９５ｆの対向方向における幅と同じである。引き出し電極部１００ｂは、主電極部１００ａから第２の端面９５ｄに端部が引き出されるように伸びて、第２の端子電極９２に機械的に接続される。第２の内部電極１００は、第２の端子電極９２にのみ接続され、第１及び第３の端子電極９１、９３、９４には何れにも接続されない。
第３の内部電極１０１、１０３は、第１の内部電極９９と絶縁体層９６〜９８の積層方向で同層に位置する。第３の内部電極１０１は第１の内部電極９９に対し第１の側面９５ｅ側に位置する。第３の内部電極１０３は第１の内部電極９９に対し第２の側面９５ｆ側に位置する。
第３の内部電極１０１、１０３は、コンデンサ素体９５の第１及び第２の主面９５ａ、９５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極１０１は、第１の側面９５ｅに矩形の長辺に相当する端部が引き出されるように伸びて、第３の端子電極９３に機械的に接続される。第３の内部電極１０３は、第２の側面９５ｆに矩形の長辺に相当する端部が引き出されるように伸びて、第３の端子電極９４に機械的に接続される。
第３の内部電極１０２、１０４は、第２の内部電極１００と絶縁体層９６〜９８の積層方向で同層に位置する。第３の内部電極１０２は第２の内部電極１００に対し第１の側面９５ｅ側に位置する。第３の内部電極１０４は第２の内部電極１００に対し第２の側面９５ｆ側に位置する。
第３の内部電極１０２、１０４は、コンデンサ素体９５の第１及び第２の主面９５ａ、９５ｂの長辺方向を長辺方向とする矩形状を呈する。第３の内部電極１０２は、第１の側面９５ｅに矩形の長辺に相当する端部が引き出されるように伸びて、第３の端子電極９３に機械的に接続される。第３の内部電極１０４は、第２の側面９５ｆに矩形の長辺に相当する端部が引き出されるように伸びて、第３の端子電極９４に機械的に接続される。
第３の内部電極１０１と第３の内部電極１０２とが、絶縁体層９７を間に挟んで絶縁体層９６〜９８の積層方向に対向する。第３の内部電極１０３と第３の内部電極１０４とが、絶縁体層９７を間に挟んで絶縁体層９６〜９８の積層方向に対向する。第３の内部電極１０１〜１０４の何れもが、第１及び第２の内部電極９９、１００の何れとも絶縁体層９６〜９８の積層方向に対向しない。
第３の内部電極１０１〜１０４は何れも、第３の端子電極９３、９４にのみ接続され、第１及び第２の端子電極９１、９２には何れにも接続されない。
ＮＴＣコンデンサ９０では、第１〜第３の内部電極９９〜１０４はそれぞれ第１〜第３の端子電極９１〜９４の何れか対応する端子電極にのみ接続されている。すなわち、第１〜第３の内部電極９９〜１０４は、ＮＴＣコンデンサ９０内において短絡していない。そのため、第３の端子電極９３、９４に、例えば発熱素子の端子電極を接続した場合、ＮＴＣコンデンサ９０は当該発熱素子の温度変化を素早く且つ精度良く検知することが可能となる。
また、ＮＴＣコンデンサ９０の第３の内部電極１０１〜１０４は何れも、第１及び第２の内部電極９９、１００の何れとも、絶縁体層９６〜９８の積層方向に対向しない。そのため、例えば第３の端子電極９３、９４を発熱素子の端子電極に接続した場合であっても、第３の内部電極１０１〜１０４が第１及び第２の内部電極９９、１００に影響を与えることが抑制される。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、図１及び図２に示された回路において、ＮＴＣコンデンサ１及びＮＴＣサーミスタ２の双方をチョークコイル３に接続する必要はなく、何れか一方のみを接続してもよい。
また、積層型セラミック素子は、例えばＰＴＣ（positive temperaturecoefficient）コンデンサ、及びＰＴＣサーミスタを含む。したがって、必要に応じて、例えばコンデンサ素体１５、５５、７５、９５が、温度の上昇に応じて静電容量値を増加させる素体であってもよい。あるいは、サーミスタ素体３５が、温度の上昇に応じて抵抗値を増加させる素体であってもよい。ここで、ＰＴＣコンデンサとは、正の温度特性、すなわち温度が上昇すると静電容量値が増加する特性を有する積層型セラミック素子をいう。また、ＰＴＣサーミスタとは、正の温度特性、すなわち温度が上昇すると抵抗値が増加する特性を有する積層型セラミック素子をいう。
また、誘電体層１６〜１８、３６〜３８、５６〜５８、７６〜７８、９６〜９８の積層数、第１〜第３の内部電極１９〜２４、３９〜４２、５９、６０、６２〜６５、７９〜８４、９９〜１０４それぞれの積層数、及び中間内部電極６１の積層数は、上述した実施形態に記載された数に限られない。
また、第１〜第３の内部電極１９〜２４、３９〜４２、５９、６０、６２〜６５、７９〜８４、９９〜１０４、及び中間内部電極６１の形状は、上記実施形態に記載された形状に限られない。
第１〜第３の端子電極１１、３１、５１、７１、９１、１２、３２、５２、７２、９２、１３、１４、３３、３４、５３、５４、７３、７４、９３、９４の配置は、上記実施形態に記載された配置に限られず、素体表面上で電気的に絶縁状態に配置されていればよい。したがって、例えば第３の端子電極が、第１又は第２の端面上に配置されていてもよい。
第１実施形態に係る積層型セラミック素子の実装構造の構成図である。 第１実施形態に係る積層型セラミック素子の実装構造の等価回路図である。 第１実施形態に係るＮＴＣコンデンサの斜視図である。 第１実施形態に係るＮＴＣコンデンサに含まれるコンデンサ素体の分解斜視図である。 第１実施形態に係るＮＴＣサーミスタの斜視図である。 第１実施形態に係るＮＴＣサーミスタに含まれるサーミスタ素体の分解斜視図である。 第２実施形態に係るＮＴＣコンデンサの斜視図である。 第２実施形態に係るＮＴＣコンデンサに含まれるコンデンサ素体の分解斜視図である。 第３実施形態に係るＮＴＣコンデンサの斜視図である。 第３実施形態に係るＮＴＣコンデンサに含まれるコンデンサ素体の分解斜視図である。 第４実施形態に係るＮＴＣコンデンサの斜視図である。 第４実施形態に係るＮＴＣコンデンサに含まれるコンデンサ素体の分解斜視図である。
符号の説明
Ｓ…基板、１、５０、７０、９０…ＮＴＣコンデンサ、２…ＮＴＣサーミスタ、３…チョークコイル、４…スイッチング回路、５…フィードバック回路、６…増幅器、７…ランドパターン、８…配線、９…コンデンサ、１１、３１、５１、７１、９１…第１の端子電極、１２、３２、５２、７２、９２…第２の端子電極、１３、１４、３３、３４、５３、５４、７３、７４、９３、９４…第３の端子電極、１５、５５、７５、９５…コンデンサ素体、３５…サーミスタ素体、１６〜１８、３６〜３８、５６〜５８、７６〜７８，９６〜９８…絶縁体層、１９、３９、５９、７９、９９…第１の内部電極、２０、４０、６０、８０、１００…第２の内部電極、６１…中間内部電極、２１〜２４、４１〜４４、６２〜６５、８１〜８４、１０１〜１０４…第３の内部電極。

Claims (6)

  1. 温度に応じて電気的な特性が変化する、複数の絶縁体層が積層された素体と、
    前記素体内において前記複数の絶縁体層の内の何れかの絶縁体層上にそれぞれが配置された第１の内部電極及び第２の内部電極と、
    前記素体内において前記第１又は第２の内部電極が配置された前記絶縁体層と同じ絶縁体層上に配置された第３の内部電極と、
    前記素体の外表面に配置された第１の端子電極及び第２の端子電極と、
    発熱素子に接続するための端子電極であって、前記素体の外表面に配置された第３の端子電極と、を備え、
    前記第１〜第３の内部電極が前記素体内において互いに短絡しておらず且つ前記第１〜第３の端子電極が前記素体の前記外表面上において電気的に絶縁されており、
    前記第１の内部電極は、前記第１の端子電極にのみ接続され、
    前記第２の内部電極は、前記第２の端子電極にのみ接続され、
    前記第３の内部電極は、前記第３の端子電極にのみ接続され、
    前記第３の内部電極は、前記第１及び第２の内部電極の何れとも前記絶縁体層の積層方向において対向していないことを特徴とする積層型セラミック素子。
  2. 前記素体は、互いに対向する長方形状の第１及び第２の主面と、前記第１及び第２の主面間を連結するように前記第１及び第２の主面の長辺方向に伸び且つ互いに対向する第１及び第２の側面と、前記第１及び第２の主面間を連結するように前記第１及び第２の主面の短辺方向に伸び且つ互いに対向する第１及び第２の端面とを有する直方体状を呈し、
    前記第３の端子電極は、前記第１又は第２の側面上に配置され、
    前記第３の内部電極は、前記第３の端子電極が配置された前記第１又は第２の側面に引き出されるように伸びて当該第３の端子電極に接続されていることを特徴とする請求項１に記載の積層型セラミック素子。
  3. 前記第１及び第２の端面の対向方向における前記第３の端子電極の幅は、前記第１及び第２の側面の対向方向における前記第１及び第２の端子電極の幅の何れよりも大きいことを特徴とする請求項２に記載の積層型セラミック素子。
  4. 前記第３の内部電極は、前記第１又は第２の内部電極が配置された前記絶縁体層とは前記積層方向において異なる絶縁体層上にも配置されており、前記異なる絶縁体層上に配置された前記第３の内部電極が前記第３の端子電極に接続されていることを特徴とする請求項１〜３のいずれか一項に記載の積層型セラミック素子。
  5. 前記第１又は第２の内部電極が配置された前記絶縁体層及び該絶縁体層と異なる絶縁体層にそれぞれ配置された前記第３の内部電極は、前記積層方向において互いに対向していることを特徴とする請求項４に記載の積層型セラミック素子。
  6. 温度に応じて電気的な特性が変化する、複数の絶縁体層が積層された素体と、
    前記素体内において前記複数の絶縁体層の内の何れかの絶縁体層上にそれぞれが配置された第１の内部電極及び第２の内部電極と、
    前記素体内において前記第１又は第２の内部電極が配置された前記絶縁体層と同じ絶縁体層上に配置された第３の内部電極と、
    前記素体の外表面に配置された第１の端子電極、第２の端子電極、及び第３の端子電極と、を備えた積層型セラミック素子を熱を発する電子部品が実装された基板に実装する実装構造であって、
    前記第１〜第３の内部電極が前記素体内において互いに短絡しておらず且つ前記第１〜第３の端子電極が前記素体の前記外表面上において電気的に絶縁されており、
    前記第１の内部電極は、前記第１の端子電極にのみ接続され、
    前記第２の内部電極は、前記第２の端子電極にのみ接続され、
    前記第３の内部電極は、前記第３の端子電極にのみ接続され、
    前記第３の内部電極は、前記第１及び第２の内部電極の何れとも前記絶縁体層の積層方向において対向せず、
    前記第３の端子電極と前記電子部品の端子電極とが前記基板上で電気的に接続されることを特徴とする積層型セラミック素子の実装構造。
JP2007246198A 2007-09-21 2007-09-21 積層型セラミック素子及びその実装構造 Active JP4548466B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007246198A JP4548466B2 (ja) 2007-09-21 2007-09-21 積層型セラミック素子及びその実装構造
TW097134445A TW200919504A (en) 2007-09-21 2008-09-08 Multilayer ceramic element and mounting structure thereof
US12/206,353 US7974070B2 (en) 2007-09-21 2008-09-08 Multilayer ceramic device and mounting structure therefor
KR1020080092090A KR100995489B1 (ko) 2007-09-21 2008-09-19 적층형 세라믹 소자 및 그 실장 구조
CN2008102114389A CN101393798B (zh) 2007-09-21 2008-09-22 层叠型陶瓷元件及其安装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007246198A JP4548466B2 (ja) 2007-09-21 2007-09-21 積層型セラミック素子及びその実装構造

Publications (2)

Publication Number Publication Date
JP2009076788A JP2009076788A (ja) 2009-04-09
JP4548466B2 true JP4548466B2 (ja) 2010-09-22

Family

ID=40471338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007246198A Active JP4548466B2 (ja) 2007-09-21 2007-09-21 積層型セラミック素子及びその実装構造

Country Status (5)

Country Link
US (1) US7974070B2 (ja)
JP (1) JP4548466B2 (ja)
KR (1) KR100995489B1 (ja)
CN (1) CN101393798B (ja)
TW (1) TW200919504A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009059873A1 (de) 2009-12-21 2011-06-22 Epcos Ag, 81669 Varaktor und Verfahren zur Herstellung eines Varaktors
US20120281335A1 (en) * 2009-12-21 2012-11-08 Epcos Ag Temperature-Independent Capacitor and Capacitor Module
CN102789893A (zh) * 2011-05-14 2012-11-21 欧阳施孝 荧光灯预热启辉专用电容器
US9183988B2 (en) * 2011-07-01 2015-11-10 Sony Corporation Chip component, substrate and electronic apparatus
US10122357B2 (en) 2016-11-14 2018-11-06 Ford Global Technologies, Llc Sensorless temperature compensation for power switching devices
JP7371328B2 (ja) * 2019-01-23 2023-10-31 Tdk株式会社 積層コイル部品
JP7379898B2 (ja) * 2019-07-19 2023-11-15 Tdk株式会社 積層コイル部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023864A (ja) * 1999-07-08 2001-01-26 Matsushita Electric Ind Co Ltd 多連型電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137804A (ja) 1985-12-12 1987-06-20 株式会社村田製作所 負特性積層チップ型サーミスタ
JP2976625B2 (ja) * 1991-10-04 1999-11-10 松下電器産業株式会社 積層セラミックコンデンサ
JPH06251993A (ja) * 1993-02-22 1994-09-09 Rohm Co Ltd チップ型電子部品集合体
JPH09266104A (ja) * 1996-03-28 1997-10-07 Murata Mfg Co Ltd 負特性サーミスタ
JPH10270207A (ja) * 1997-03-27 1998-10-09 Matsushita Electric Ind Co Ltd 多連形積層サーミスタ
JP2000269066A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2001143904A (ja) * 1999-11-18 2001-05-25 Matsushita Electric Ind Co Ltd 複合積層サーミスタ
JP2003088100A (ja) * 2001-09-13 2003-03-20 Tdk Corp スイッチング電源装置
TWI266342B (en) * 2001-12-03 2006-11-11 Tdk Corp Multilayer capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023864A (ja) * 1999-07-08 2001-01-26 Matsushita Electric Ind Co Ltd 多連型電子部品

Also Published As

Publication number Publication date
JP2009076788A (ja) 2009-04-09
TW200919504A (en) 2009-05-01
US7974070B2 (en) 2011-07-05
KR100995489B1 (ko) 2010-11-22
US20090080137A1 (en) 2009-03-26
CN101393798A (zh) 2009-03-25
CN101393798B (zh) 2011-03-30
KR20090031286A (ko) 2009-03-25

Similar Documents

Publication Publication Date Title
JP4548466B2 (ja) 積層型セラミック素子及びその実装構造
JP5234135B2 (ja) 貫通型積層コンデンサ
US7663862B2 (en) Multilayer capacitor
KR101309499B1 (ko) 관통형 적층 콘덴서
US7660100B2 (en) Through-type multilayer capacitor array
US8233262B2 (en) Multilayer capacitor array mounting structure
US7265964B1 (en) Multilayer feedthrough capacitor array
JP4293625B2 (ja) 貫通型積層コンデンサ
JP4364894B2 (ja) 積層型フィルタ
WO2007063704A1 (ja) 積層コンデンサおよびその実装構造
JP5708245B2 (ja) 貫通型積層コンデンサ
US8310806B2 (en) Multilayer capacitor having high ESR
JP2008047833A (ja) 積層型貫通コンデンサアレイ
US7567151B2 (en) Multilayer filter
KR101026646B1 (ko) 관통형 적층 콘덴서 어레이
JP6459717B2 (ja) 積層セラミックコンデンサ
JP3235902B2 (ja) Ｃｒ複合部品
US20100309608A1 (en) Buried Capacitor Structure
JP3104958U (ja) 低キャパシタンス積層可変抵抗器
JPH10270207A (ja) 多連形積層サーミスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

R150 Certificate of patent or registration of utility model

Ref document number: 4548466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250