JP4547876B2 - Manufacturing method of multilayer ceramic electronic component - Google Patents
Manufacturing method of multilayer ceramic electronic component Download PDFInfo
- Publication number
- JP4547876B2 JP4547876B2 JP2003201597A JP2003201597A JP4547876B2 JP 4547876 B2 JP4547876 B2 JP 4547876B2 JP 2003201597 A JP2003201597 A JP 2003201597A JP 2003201597 A JP2003201597 A JP 2003201597A JP 4547876 B2 JP4547876 B2 JP 4547876B2
- Authority
- JP
- Japan
- Prior art keywords
- green
- conductive paste
- multilayer ceramic
- laminate
- green laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004020 conductor Substances 0.000 claims description 51
- 238000003825 pressing Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 238000010304 firing Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 4
- 239000003985 ceramic capacitor Substances 0.000 description 47
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000007747 plating Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、積層型セラミック電子部品の製造方法に関するもので、特に、積層型セラミック電子部品に備える外部電極の形成方法についての改良に関するものである。
【0002】
【従来の技術】
この発明にとって興味ある積層型セラミック電子部品として、図4に示すような積層型セラミックコンデンサ1がある(たとえば、特許文献1参照)。
【0003】
積層型セラミックコンデンサ1は、直方体状の積層体2を備えている。積層体2は、複数の誘電体セラミック層3を積層した構造を有している。
【0004】
積層体3の内部には、複数の誘電体セラミック層3間の特定の界面に沿って延びるように、各々複数の第1および第2の内部電極4および5が形成されている。また、積層体2の長手方向の各端部に位置し、かつ誘電体セラミック層3を貫通するように、第1および第2のビアホール導体6および7が設けられている。
第1の内部電極4は、第1のビアホール導体6に接続され、第2の内部電極5は、第2のビアホール導体7に接続され、これら第1および第2の内部電極4および5は、互いの間に静電容量を形成するように、誘電体セラミック層3を介して交互に配置されている。
【0005】
積層体2の長手方向の各端部であって、各主面上には、第1および第2のビアホール導体6および7にそれぞれ接続される第1および第2の外部電極8および9が形成されている。
【0006】
このような積層型セラミックコンデンサ1において、第1および第2の内部電極4および5間に形成される静電容量は、第1および第2のビアホール導体6および7を介して、第1および第2の外部電極8および9から取り出される。
【0007】
図4に示した積層型セラミックコンデンサ1は、一般的な積層セラミックコンデンサとは異なり、積層体2の各端面上に外部電極が形成される必要がなく、スクリーン印刷等の方法により、積層体2の主面上に外部電極8および9を形成することができるので、積層型セラミックコンデンサ1の厚み方向寸法を、たとえば300μm以下、さらには、200μm以下、あるいは100μm以下というように小さくするのに適した構造を有している。
【0008】
特許文献1では、上述のような積層型セラミックコンデンサ1を製造するため、次のような方法が一例として記載されている。
【0009】
まず、誘電体セラミック層3となる複数のセラミックグリーンシートが用意され、セラミックグリーンシートの特定のものに内部電極4および5を形成するため、導電性ペーストが印刷される。そして、複数のセラミックグリーンシートが積層されることによって、積層体2の生の状態のものに相当するグリーン積層体が作製される。グリーン積層体は、次いで、積層方向にプレスされる。
【0010】
次に、グリーン積層体には、ビアホール導体6および7を形成するため、貫通孔が設けられるとともに、貫通孔内に導電性ペーストが充填される。
【0011】
次に、グリーン積層体の各主面上に、外部電極8および9を形成するため、導電性ペーストからなる導電性ペースト膜が印刷により形成され、次いで乾燥される。
【0012】
その後、グリーン積層体は、必要に応じて、個々の積層型セラミックコンデンサ1のためのチップ状のものとするため、カットされ、次に、グリーン積層体は、外部電極8および9となる導電性ペースト膜とともに焼成され、それによって、積層型セラミックコンデンサ1が完成される。
【0013】
上述のように、グリーン積層体の焼成工程において、外部電極8および9となる導電性ペースト膜の焼き付けを同時に行なうのは、本来的には、生産効率の向上を目的とするものであるが、その他に、誘電体セラミック層3の厚みがたとえば5μm以下と薄くなってくると、グリーン積層体の焼成後に、再度、外部電極8および9の形成のための焼き付けといった熱処理を実施すると、内部電極4および5の膨張および収縮により、積層体2に構造欠陥が生じる可能性があるため、これを防止することも目的としている。
【0014】
また、外部電極8および9のための導電性ペースト膜の形成をセラミックグリーンシートの段階で行なった場合でも、上述のような外部電極8および9の形成のための焼き付けをグリーン積層体の焼成と同時に行なうことが可能である。
【0015】
しかしながら、この場合には、ビアホール導体6および7を設けるための工程は、外部電極8および9のための導電性ペースト膜が存在する状態で実施されることになる。そのため、ビアホール導体6および7のための貫通孔をレーザ光の照射によって形成しようとすると、レーザ光は、外部電極8および9のための導電性ペースト膜にも照射されることになるので、この導電性ペースト膜が焼失または溶融して、貫通孔の周囲において導電性ペースト膜がなくなり、得られた積層型セラミックコンデンサ1において、ビアホール導体6および7と外部電極8および9との間で適正な電気的接続が得られなくなる。
【0016】
さらに、セラミックグリーンシートの段階で、内部電極4および5のための導電性ペースト膜だけでなく、外部電極8および9のための導電性ペースト膜およびビアホール導体6および7を形成しておくことも考えられるが、この場合には、複数のセラミックグリーンシートを積層する工程において、ビアホール導体6および7の各々について、積層方向に位置合わせすることが容易ではなく、そのため、ビアホール導体6および7の各々の範囲内における電気的接続が不十分になる可能性がある。
【0017】
これらの点から、積層型セラミックコンデンサ1を製造するため、前述したような方法が採用されているのである。
【0018】
【特許文献1】
特開平6−112099号公報
【0019】
【発明が解決しようとする課題】
前述したような製造方法を実施する場合、粘着シートにグリーン積層体を固定した状態で、ビアホール導体6および7の形成、外部電極8および9のための導電性ペーストの塗布、ならびにチップ状のものを得るためのカットが行なわれている。そして、カット後において、粘着シートからチップ状のグリーン積層体が剥離され、次いで、焼成工程が実施される。
【0020】
しかしながら、外部電極8および9となる導電性ペーストは、グリーン積層体の主面上に単に塗布されかつ乾燥されたものにすぎないため、粘着シートからの剥離に際して、導電性ペースト膜の一部、極端な場合には全体の50%程度の部分が、グリーン積層体から剥がれて、粘着シート側に奪われるという問題が生じることがある。
【0021】
なお、粘着シートとしては、通常、発泡剥離シートを用いている。発泡剥離シートは、たとえば100℃の温度で粘着力が極端に落ちるものであるが、粘着力が全くなくなるわけではないので、上記のような問題が生じるのである。
【0022】
また、前述した製造方法では、ビアホール導体6および7をグリーン積層体に設けた後、ビアホール導体6および7を形成する導電性ペーストを加圧する機会がないので、ビアホール導体6および7での導電性ペーストの充填率が不十分になることもある。
【0023】
以上の問題は、積層型セラミックコンデンサ1と同様の構造を有する積層型セラミック電子部品全般において遭遇し得るものである。
【0024】
そこで、この発明の目的は、上述のような問題を解決し得る積層型セラミック電子部品の製造方法を提供しようとすることである。
【0026】
【課題を解決するための手段】
この発明に係る積層型セラミック電子部品の製造方法は、上述した技術的課題を解決するため、次のような工程が実施される。
【0027】
まず、第1の工程として、積層された複数のセラミックグリーンシートと、セラミックグリーンシート間の特定の界面に沿って延びる内部電極と、特定の内部電極に接続され、一方の主面から他方の主面にまで届き、かつすべてのセラミックグリーンシートを貫通するようにセラミックグリーンシートの積層方向に沿って直線状に延びるビアホール導体とを含む、グリーン積層体を作製する工程が実施される。この第1の工程において、ビアホール導体を形成するための導電性ペーストが充填される貫通孔は、グリーン積層体を貫通するように一体的に形成される。
【0028】
上記第1の工程の後、グリーン積層体を積層方向にプレスする、第2の工程が実施される。
【0029】
上記第2の工程の後、セラミックグリーン積層体の両方の主面上に、ビアホール導体に接続される外部電極をそれぞれ複数形成するため、ビアホール導体の各端面を被覆するように、導電性ペーストからなる導電性ペースト膜を形成しかつ乾燥する、第3の工程が実施される。
【0030】
上記第3の工程の後、グリーン積層体および導電性ペースト膜を積層方向にプレスする、第4の工程が実施される。この第4の工程において、グリーン積層体の各主面には、上記導電性ペースト膜の厚み方向の少なくとも一部を位置させる凹部が形成される。
【0031】
上記第4の工程の後、グリーン積層体を焼成する、第5の工程が実施される。
【0032】
この発明に係る積層型セラミック電子部品の製造方法において、上記第1の工程から上記第4の工程までは、複数の積層型セラミック電子部品を得るための複数のグリーン積層体を与え得るマザー状態のグリーン積層体に対して実施されることが好ましい。この場合、第4の工程と第5の工程との間で、個々の積層型セラミック電子部品のためのチップ状のグリーン積層体を得るため、マザー状態のグリーン積層体をカットする工程がさらに実施される。
【0039】
【発明の実施の形態】
以下に、この発明に係る積層型セラミック電子部品の製造方法についての実施の形態の説明を、前述の図4に示した積層型セラミックコンデンサ1と共通する要素を備える積層型セラミックコンデンサについて行なう。
【0040】
図1は、この発明の一実施形態による製造方法を適用して製造された積層型セラミックコンデンサ11を示す断面図である。
【0041】
積層型セラミックコンデンサ11は、図4に示した積層型セラミックコンデンサ1の場合と同様、直方体状の積層体12を備えている。積層体12は、複数の誘電体セラミック層13を積層した構造を有している。
【0042】
積層体12の内部には、複数の誘電体セラミック層13間の特定の界面に沿って延びる、各々複数の第1および第2の内部電極14および15が形成されている。また、積層体12の長手方向の各端部に位置するように、第1および第2のビアホール導体16および17が設けられている。第1および第2のビアホール導体16および17は、積層体12の一方の主面20から他方の主面21にまで届き、すべての誘電体セラミック層13を貫通するように誘電体セラミック層13の積層方向に沿って直線状に延び、したがって、積層体12を厚み方向に貫通するように延びている。
【0043】
第1の内部電極14は、第1のビアホール導体16に接続されるが、第2のビアホール導体17に対しては第1のギャップ18を介して位置している。他方、第2の内部電極15は、第2のビアホール導体17に接続されるが、第1のビアホール導体16に対しては第2のギャップ19を介して位置している。また、第1および第2の内部電極14および15は、互いの間に静電容量を形成するように、誘電体セラミック層13を介して交互に配置されている。
【0044】
積層体12の長手方向の各端部であって、相対向する2つの主面20および21上には、第1および第2のビアホール導体16および17にそれぞれ接続される第1および第2の外部電極22および23がそれぞれ複数形成される。したがって、積層型セラミックコンデンサ11において、第1および第2の内部電極14および15間に形成される静電容量は、第1および第2のビアホール導体16および17を介して、第1および第2の外部電極22および23から取り出される。外部電極22および23は、ビアホール導体16および17の各端面を被覆するように形成される。
【0045】
この実施形態の特徴的構成として、積層体12の主面20および21の各々には、凹部24および25が形成され、外部電極22および23は、その厚み方向の少なくとも一部が凹部24および25内にそれぞれ位置している。すなわち、外部電極22および23は、積層体12にその一部が埋め込まれている。また、第1および第2の外部電極22および23は、それぞれ、前述した第2および第1のギャップ19および18に対向するように位置されている。
【0046】
この実施形態によれば、外部電極22および23の厚み方向の少なくとも一部が、積層体12に埋め込まれた状態となっているので、図4に示した積層型セラミックコンデンサ1と比較して、積層体12および2の厚みが互いに同じである場合には、積層型セラミックコンデンサ11全体としての厚みを小さくすることができる。
【0047】
他方、積層型セラミックコンデンサ11の全体としての厚みが、積層型セラミックコンデンサ1の全体としての厚みと同じであればよい場合には、積層体12の厚みを積層体2の厚みより厚くすることができる。積層体12の厚みが厚くされると、多層化が容易となり、静電容量の増大を図ることができる。他方、同じ静電容量でよい場合には、内部電極14および15のない外層部分(積層体12の主面20および21に近い部分)の厚みを厚くすることができるので、素子自体の信頼性を向上させることができる。
【0048】
なお、上述のような効果は、外部電極22および23の厚み方向の全体が積層体12に埋め込まれた状態となったとき、最大限に発揮される。また、外部電極22および23の厚み方向の全体が積層体12に埋め込まれたときには、その上に形成されることのあるめっき膜の厚み分を除いて、積層体12の主面20および21での段差を実質的に生じないようにすることができる。このことは、積層型セラミックコンデンサを適宜の配線基板上にマウントするとき、積層型セラミックコンデンサ11を保持するチャックから受ける衝撃により積層型セラミックコンデンサ11が折損するなどの不具合を生じさせにくくすることも可能にする。
【0049】
次に、積層型セラミックコンデンサ11の製造方法について説明する。図2は、この発明の一実施形態による積層型セラミックコンデンサ11の製造方法が備える典型的な工程を示すフロー図である。図3は、図2に示した製造方法の途中の段階で得られる典型的な構造物を工程順に示す断面図である。
【0050】
まず、図3(1)に示したマザー状態のグリーン積層体31を得るため、誘電体セラミック層13となる複数のセラミックグリーンシート32が用意され、次いで、図2に示した内部電極の形成工程S1が実施される。すなわち、セラミックグリーンシート32の特定のものに内部電極14および15を形成するため、導電性ペーストが印刷によりセラミックグリーンシート上に付与される。
【0051】
次に、図2に示したセラミックグリーンシートの積層工程S2が実施される。
すなわち、複数のセラミックグリーンシート32が積層される。
【0052】
次に、図2に示したグリーン積層体の仮プレス工程S3が実施される。すなわち、グリーン積層体31が積層方向にプレスされる。この仮プレス工程S3は、以後の工程でのグリーン積層体31の取り扱いに際して、セラミックグリーンシート32相互間でずれないようにするためのものであり、たとえば15MPaといった比較的低い圧力によるプレスで十分である。
【0053】
以上の工程S1〜S3を終えたとき、図3(1)に示すようなマザー状態のグリーン積層体31が得られる。
【0054】
次に、図2に示したビアホール導体の形成工程S4が実施される。すなわち、図3(2)に示すように、マザー状態のグリーン積層体31に、たとえばレーザ光を照射することによって、貫通孔33が一体的に形成され、次いで、この貫通孔33に導電性ペーストが充填されることによって、ビアホール導体16および17が直線状に形成される。
【0055】
次に、図2に示したグリーン積層体の本プレス工程S5が実施される。すなわち、図3(2)に示したマザー状態のグリーン積層体31が積層方向にプレスされる。この本プレス工程S5は、セラミックグリーンシート32を完全に圧着させるとともに、貫通孔33内での導電性ペーストの充填率を上昇させるため、すなわちグリーン積層体31内での隙間をなくすために実施されるものである。そのため、この本プレス工程S5では、たとえば60MPa以上、好ましくは60〜130MPa程度というように、前述の仮プレス工程S3での圧力に比べて高い圧力が付与される。
【0056】
なお、本プレス工程S5での圧力が、たとえば20MPa程度というように不十分であると、後述する外部電極22および23となる導電性ペースト膜34(図3(3)参照)の乾燥時に生じる収縮によって、グリーン積層体31がその主面方向に変形し、グリーン積層体31において、たとえば、最大0.1%程度の収縮率を示すようになることがある。このように、グリーン積層体31において比較的大きな収縮がもたらされると、後述するグリーン積層体のカット工程S8を実施して得られた多数のチップ状のグリーン積層体31a(図3(5)参照)の全体個数の半分程度のものが不良となることがある。
【0057】
次に、図2に示した外部電極のための導電性ペースト膜の形成工程S6が実施される。すなわち、図3(3)に示すように、グリーン積層体31の主面35および36の各々上に、ビアホール導体16および17に接続される外部電極22および23を形成するため、導電性ペーストからなる導電性ペースト膜34がビアホール導体16および17の各端面を被覆するように形成され、次いで乾燥される。導電性ペースト膜34は、内部電極14および15とビアホール導体17および16との間にそれぞれ形成されるギャップ18および19に対向するように位置している。
【0058】
この導電性ペースト膜の形成工程S6は、本プレス工程S5を終え、それによって密度が高められたグリーン積層体31に対して実施されるので、導電性ペースト膜34に含まれる溶剤のしみ込みにより、グリーン積層体31が膨潤したり、乾燥時にグリーン積層体31が変形したりすることを抑制できる。
【0059】
なお、図3(3)に示したグリーン積層体31はマザー状態のものであるので、導電性ペースト膜34は、図3(3)紙面に対して垂直方向に比較的長く延びる帯状のパターンを有している。
【0060】
次に、図2に示したグリーン積層体と導電性ペースト膜とのプレス工程S7が実施される。すなわち、グリーン積層体31および導電性ペースト膜34が積層方向にプレスされる。このプレス工程S7では、たとえば15MPa程度の比較的低い圧力を付与すれば十分である。
【0061】
このプレスの結果、図3(4)に示すように、導電性ペースト膜34は、その厚み方向の少なくとも一部がグリーン積層体31内に埋め込まれ、グリーン積層体31の主面35および36には、導電性ペースト膜34を受け入れる凹部37が形成される。ここで、前述したように、導電性ペースト膜34がギャップ18および19に対向するように位置していることに注目すべきである。この構成によれば、導電性ペースト膜34を受け入れる凹部37をより深く形成することが容易である。
【0062】
このプレス工程S7によって、導電性ペースト膜34の、グリーン積層体31に対する密着性が向上し、また、ビアホール導体16および17との密着性も向上する。
【0063】
次に、図2に示したグリーン積層体のカット工程S8が実施される。上述したグリーン積層体と導電性ペースト膜とのプレス工程S7までは、図3(1)ないし(4)に示すように、マザー状態のグリーン積層体31に対して実施される。
図3において、マザー状態のグリーン積層体31には、1点鎖線によってカット線38が図示されている。このカット工程S8では、個々の積層型セラミックコンデンサ11のためのチップ状のグリーン積層体31aを得るため、マザー状態のグリーン積層体31をカットすることが行なわれる。カット後のチップ状のグリーン積層体31aが図3(5)に示されている。
【0064】
次に、図2に示した焼成工程S9が実施される。すなわち、チップ状のグリーン積層体31aが焼成される。このとき、セラミックグリーンシートが焼結するだけでなく、内部電極14および15ならびにビアホール導体16および17を形成するための導電性ペーストも焼結し、さらに、外部電極22および23となる導電性ペースト膜34も同時に焼結する。
【0065】
以上のようにして、図1に示した積層型セラミックコンデンサ11が得られる。この積層型セラミックコンデンサ11において、前述の導電性ペースト膜31を受け入れていた凹部37は、凹部24および25となり、そこに、第1および第2の外部電極22および23を受け入れた状態となっている。
【0066】
このような製造方法を実施するにあたり、前述したように、粘着シートにグリーン積層体31を固定しておき、その状態でカット工程S8まで実施し、焼成工程S9を実施するため、粘着シートからチップ状のグリーン積層体31aを剥離しても、グリーン積層体と導電性ペースト膜とのプレス工程S7を実施しているので、導電性ペースト膜34とグリーン積層体31または31aとの密着性が高いため、導電性ペースト膜34の一部が粘着シート側に奪われるという問題を生じさせにくくすることができる。
【0067】
また、上述のように、グリーン積層体と導電性ペースト膜とのプレス工程S7によって、導電性ペースト膜34の、グリーン積層体31または31aに対する密着性が高められると、導電性ペースト膜34に含まれる導電性金属粉末の一部がグリーン積層体31または31aの表面に食い込むことになるので、焼結後の外部電極22および23の、積層体12に対する固着力をも高めることができる。
【0068】
以上のようにして得られた積層型セラミックコンデンサ11に対しては、その後、必要に応じて、バレル研磨による面取り処理が施され、次いで、たとえばニッケルめっきおよび錫めっきが施されることによって、外部電極22および23上にめっき膜が形成される。
【0069】
以上、この発明を、図示した積層型セラミックコンデンサ11に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【0071】
たとえば、この発明は、内部電極とビアホール導体が接続されかつビアホール導体に外部電極が接続される構造を有するものであれば、他の構造の積層型セラミックコンデンサあるいは多層セラミック基板など、他の積層型セラミック電子部品にも適用することができる。
【0072】
次に、この発明による効果を確認するために実施した実験例について説明する。
【0073】
(実験例1)
実験例1は、この発明による外部電極固着力向上の効果を確認するために実施したものである。
【0074】
この発明の範囲内にある実施例1として、図2に示した工程S1〜S9を実施して、図3に示すような各中間構造物を得ながら、図1に示すような構造を有する積層型セラミックコンデンサを得た。
【0075】
ここで、セラミックグリーンシートとしては、BaTiO3 系セラミックを含む厚み3μmのものを用いた。内部電極およびビアホール導体を形成するための導電性ペーストならびに外部電極となる導電性ペースト膜を構成する導電性ペーストとしては、ニッケルを導電成分として含むものを用いた。
【0076】
また、セラミックグリーンシートの積層工程S2では、内部電極を形成したセラミックグリーンシートを400枚積層し、グリーン積層体の仮プレス工程S3では、約15MPaの圧力を付与し、仮プレス後のグリーン積層体の厚みを1.3mmとした。
【0077】
また、ビアホール導体の形成工程S4では、レーザ加工によって貫通孔を形成した。
【0078】
また、グリーン積層体の本プレス工程S5では、約60MPaの圧力を付与した。
【0079】
外部電極のための導電性ペースト膜の形成工程S6では、乾燥後において20μmの厚みとなるように導電性ペースト膜を形成した。
【0080】
グリーン積層体と導電性ペースト膜とのプレス工程S7では、約15MPaの圧力を付与した。
【0081】
グリーン積層体のカット工程S8では、平面寸法で2.0mm×1.2mmの寸法を有するチップ状のグリーン積層体を切り出した。
【0082】
焼成工程S9では、還元性雰囲気において1300℃の温度で焼成を行なった。
【0083】
さらに、焼成後の積層型セラミックコンデンサに対して、湿式バレル研磨によって面取り処理を行ない、その後、ニッケルめっきおよび錫めっきを施して、合計5μmの厚みのめっき膜を外部電極上に形成し、試料となる積層型セラミックコンデンサを得た。
【0084】
他方、比較例1として、図2に示したグリーン積層体と導電性ペースト膜とのプレス工程S7を実施しなかったことを除いて、実施例1の場合と同様の方法によって、試料となる積層型セラミックコンデンサを得た。
【0085】
このようにして得られた各試料に係る積層型セラミックコンデンサについて、外部電極の固着力をせん断試験によって評価したところ、実施例1では0.82kgの固着力が得られたのに対し、比較例1では0.51kgの固着力しか得られなかった。このことから、実施例1では、グリーン積層体と導電性ペースト膜とのプレス工程S7を実施したことによる効果が現れていることがわかる。
【0086】
(実験例2)
実験例2は、この発明による低背化の効果を確認するために実施したものである。
【0087】
この発明の範囲内にある実施例2として、実験例1における実施例1の場合と比較して、セラミックグリーンシートの積層工程S2において、内部電極を形成したセラミックグリーンシートを70枚積層したこと、グリーン積層体の仮プレス工程S3の結果、厚み0.3mmのグリーン積層体を得たこと、ならびに、グリーン積層体のカット工程S8において、平面寸法が1.6mm×0.8mmのチップ状のグリーン積層体を切り出したことを除いて、実験例1における実施例1の場合と同様の方法によって、試料となる積層型セラミックコンデンサを得た。
【0088】
他方、比較例2として、上記実施例2と比較して、グリーン積層体と導電性ペースト膜とのプレス工程S7を実施しなかったことを除いて、実施例2の場合と同様の方法によって、試料となる積層型セラミックコンデンサを得た。
【0089】
これら各試料に係る積層型セラミックコンデンサについて、積層体の厚み方向寸法を測定したところ、実施例2および比較例2の各々とも、240μmであったが、外部電極をも含めた全体の厚み方向寸法は、実施例2では250μmであったのに対し、比較例2では280μmであった。
【0090】
このことから、実施例2は、比較例2に比べて、その厚みを薄くできることがわかる。
【0091】
なお、実験例1の場合と同様のせん断試験による外部電極固着力を評価したところ、実験例1の場合と同様の結果が得られた。
【0092】
【発明の効果】
以上のように、この発明に係る積層型セラミック電子部品の製造方法によれば、積層された複数のセラミックグリーンシートと内部電極とビアホール導体とを含むグリーン積層体を積層方向にプレスした後、ビアホール導体に接続される外部電極を形成するため、導電性ペーストからなる導電性ペースト膜を形成しかつ乾燥し、さらに、その後において、グリーン積層体および導電性ペースト膜を積層方向にプレスするようにしているので、外部電極となる導電性ペースト膜の、グリーン積層体に対する密着力を高めることができる。
【0093】
したがって、製造の途中で、たとえば粘着シートに奪われるなどして、外部電極となる導電性ペースト膜の一部が欠如するなどの不都合が生じにくくなり、また、焼成工程の後においては、外部電極の、積層体に対する固着力を高めることができる。
【0094】
また、この発明に係る積層型セラミック電子部品の製造方法によれば、ビアホール導体が既に形成されたグリーン成形体を積層方向にプレスするようにしているので、ビアホール導体における導電性ペーストの充填率を高めることができ、また、その後において、外部電極を形成するための導電性ペースト膜を形成し、そして、グリーン積層体および導電性ペースト膜を積層方向に再度プレスするようにしているので、得られた積層型セラミック電子部品において、ビアホール導体自身の電気的導通の信頼性を高めることができるとともに、ビアホール導体と外部電極との電気的接続の信頼性をも高めることができる。
【0095】
また、この発明に係る製造方法によって得られた積層型セラミック電子部品においては、積層体の主面に凹部が形成され、外部電極は、その厚み方向の少なくとも一部が凹部内に位置している構造を得ることができる。
【0096】
したがって、積層型セラミック電子部品全体としての厚みを小さくすることができる。また、外部電極が凹部内に位置していない積層型セラミック電子部品と比較して、全体の厚みが同じである場合には、積層体の厚みをより厚くしたり、外部電極の厚みをより厚くしたりすることができる。したがって、積層体の多層化を図ることがより容易になったり、実装時の外部電極に対する電気的接続の信頼性を向上させたりすることができる。
【0097】
この発明に係る製造方法によって得られた積層型セラミック電子部品が積層型セラミックコンデンサを構成する場合であって、外部電極が、内部電極とビアホール導体との間に形成されるギャップに対向するように位置されると、グリーン積層体と導電性ペースト膜とのプレス工程において、外部電極を受け入れる凹部をより深く形成することが容易になる。したがって、外部電極を積層体に埋め込んだ状態をより容易に得ることができる。
【図面の簡単な説明】
【図1】 この発明の一実施形態による製造方法を適用して製造された積層型セラミック電子部品としての積層型セラミックコンデンサ11を図解的に示す断面図である。
【図2】図1に示した積層型セラミックコンデンサ11を製造する方法において実施される典型的な工程を示すフロー図である。
【図3】図2に示した製造方法の途中の段階で得られる典型的な構造物を工程順に示す断面図である。
【図4】この発明にとって興味ある従来の積層型セラミックコンデンサ1を図解的に示す断面図である。
【符号の説明】
11 積層型セラミックコンデンサ
12 積層体
13 誘電体セラミック層
14,15 内部電極
16,17 ビアホール導体
18,19 ギャップ
20,21,35,36 主面
22,23 外部電極
24,25,37 凹部
31 マザー状態のグリーン積層体
31a チップ状のグリーン積層体
32 セラミックグリーンシート
33 貫通孔
34 導電性ペースト膜
38 カット線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer ceramic electronic component.To the lawIn particular, how to form external electrodes for multilayer ceramic electronic componentsTo the lawIt is about the improvement about.
[0002]
[Prior art]
As a multilayer ceramic electronic component of interest to the present invention, there is a multilayer
[0003]
The multilayer
[0004]
A plurality of first and second
The first
[0005]
First and second
[0006]
In such a multilayer
[0007]
Unlike the general multilayer ceramic capacitor, the multilayer
[0008]
In
[0009]
First, a plurality of ceramic green sheets to be the dielectric
[0010]
Next, in order to form the via-
[0011]
Next, in order to form the
[0012]
Thereafter, the green multilayer body is cut as necessary to form a chip for each multilayer
[0013]
As described above, in the firing process of the green laminate, the simultaneous baking of the conductive paste film to be the
[0014]
Even when the conductive paste film for the
[0015]
However, in this case, the process for providing the via-
[0016]
Furthermore, not only the conductive paste film for the
[0017]
From these points, the method as described above is employed to manufacture the multilayer
[0018]
[Patent Document 1]
Japanese Unexamined Patent Publication No. Hei 6-1112099
[0019]
[Problems to be solved by the invention]
When the manufacturing method as described above is carried out, the via-
[0020]
However, since the conductive paste to be the
[0021]
In addition, as an adhesive sheet, the foaming peeling sheet is normally used. The foam release sheet, for example, has an extremely low adhesive strength at a temperature of 100 ° C., for example. However, since the adhesive strength is not lost at all, the above-described problems occur.
[0022]
Further, in the manufacturing method described above, there is no opportunity to press the conductive paste for forming the via-
[0023]
The above problems can be encountered in general multilayer ceramic electronic components having the same structure as the multilayer
[0024]
Accordingly, an object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component that can solve the above-described problems.
[0026]
[Means for Solving the Problems]
In the method for manufacturing a multilayer ceramic electronic component according to the present invention, the following steps are performed in order to solve the technical problem described above.
[0027]
First, as a first step, a plurality of laminated ceramic green sheets, an internal electrode extending along a specific interface between the ceramic green sheets, and a specific internal electrode are connected.,oneMain faceFrom the other main surfaceAnd reachallTo penetrate the ceramic green sheetLinear along the stacking direction of ceramic green sheetsA step of producing a green laminate including an extended via-hole conductor is performed.In the first step, the through hole filled with the conductive paste for forming the via-hole conductor is integrally formed so as to penetrate the green laminate.
[0028]
After the first step, a second step of pressing the green laminate in the laminating direction is performed.
[0029]
After the second step, the ceramic green laminateBothOn the main surface, an external electrode connected to the via-hole conductorMultiple eachTo formTo cover each end face of the via-hole conductor,A third step is performed in which a conductive paste film made of a conductive paste is formed and dried.
[0030]
After the third step, a fourth step is performed in which the green laminate and the conductive paste film are pressed in the stacking direction.In the fourth step, a recess for positioning at least a part of the conductive paste film in the thickness direction is formed on each main surface of the green laminate.
[0031]
After the fourth step, a fifth step of firing the green laminate is performed.
[0032]
In the method for manufacturing a multilayer ceramic electronic component according to the present invention, from the first step to the fourth step, a mother state capable of providing a plurality of green laminates for obtaining a plurality of multilayer ceramic electronic components is provided. It is preferable to be performed on the green laminate. In this case, a step of cutting the mother green laminate is further performed between the fourth step and the fifth step in order to obtain a chip-like green laminate for each multilayer ceramic electronic component. Is done.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
The multilayer ceramic electronic part according to the present invention will be described below.GoodsThe embodiment of the manufacturing method will be described for the multilayer ceramic capacitor having the same elements as those of the multilayer
[0040]
FIG. 1 shows an embodiment of the present invention.Manufactured by applying the manufacturing method1 is a cross-sectional view showing a multilayer
[0041]
The multilayer
[0042]
A plurality of first and second
[0043]
The first
[0044]
First and second ends connected to the first and second via-
[0045]
As a characteristic configuration of this embodiment, recesses 24 and 25 are formed on each of the
[0046]
According to this embodiment, since at least a part of the thickness direction of the
[0047]
On the other hand, when the thickness of the multilayer
[0048]
The effects as described above are maximized when the entire thickness of the
[0049]
Next, a method for manufacturing the multilayer
[0050]
First, in order to obtain the mother
[0051]
Next, the ceramic green sheet stacking step S2 shown in FIG. 2 is performed.
That is, a plurality of ceramic
[0052]
Next, a temporary pressing step S3 of the green laminate shown in FIG. 2 is performed. That is, the green
[0053]
When the above steps S1 to S3 are completed, a mother-state
[0054]
Next, a via hole conductor forming step S4 shown in FIG. 2 is performed. That is, as shown in FIG. 3B, by irradiating the mother
[0055]
Next, the main pressing step S5 of the green laminate shown in FIG. 2 is performed. That is, the mother
[0056]
Note that if the pressure in the pressing step S5 is insufficient, for example, about 20 MPa, the shrinkage that occurs during drying of the conductive paste film 34 (see FIG. 3 (3)) to be the
[0057]
Next, step S6 of forming a conductive paste film for the external electrode shown in FIG. 2 is performed. That is, as shown in FIG. 3 (3), in order to form the
[0058]
This conductive paste film forming step S6 is performed on the
[0059]
Since the green
[0060]
Next, the pressing step S7 of the green laminate and the conductive paste film shown in FIG. 2 is performed. That is, the
[0061]
As a result of this pressing, as shown in FIG. 3 (4), at least a part of the
[0062]
By this pressing step S7, the adhesiveness of the
[0063]
Next, the green laminated body cutting step S8 shown in FIG. 2 is performed. The process up to the above-described pressing step S7 of the green laminate and the conductive paste film is performed on the
In FIG. 3, a
[0064]
Next, the firing step S9 shown in FIG. 2 is performed. That is, the chip-like
[0065]
As described above, the multilayer
[0066]
In carrying out such a manufacturing method, as described above, the
[0067]
Further, as described above, when the adhesion of the
[0068]
The multilayer
[0069]
Although the present invention has been described above with reference to the illustrated multilayer
[0071]
For exampleAs long as the present invention has a structure in which the internal electrode and the via-hole conductor are connected and the external electrode is connected to the via-hole conductor, other multilayer ceramic capacitors such as multilayer ceramic capacitors or multilayer ceramic substrates having other structures It can also be applied to electronic components.
[0072]
Next, experimental examples carried out to confirm the effects of the present invention will be described.
[0073]
(Experimental example 1)
Experimental Example 1 was carried out in order to confirm the effect of improving the external electrode fixing force according to the present invention.
[0074]
As Example 1 within the scope of the present invention, steps S1 to S9 shown in FIG. 2 are performed to obtain each intermediate structure as shown in FIG. 3, while having a structure as shown in FIG. A type ceramic capacitor was obtained.
[0075]
Here, as the ceramic green sheet, BaTiOThreeThe thing of 3 micrometers thickness containing a system ceramic was used. The conductive paste for forming the internal electrode and the via-hole conductor and the conductive paste constituting the conductive paste film to be the external electrode were those containing nickel as a conductive component.
[0076]
Further, in the ceramic green sheet laminating step S2, 400 ceramic green sheets on which internal electrodes are formed are laminated, and in the green laminate temporary pressing step S3, a pressure of about 15 MPa is applied, and the green laminated body after the temporary pressing is performed. The thickness was 1.3 mm.
[0077]
In the via hole conductor forming step S4, the through hole was formed by laser processing.
[0078]
Moreover, in this press process S5 of a green laminated body, the pressure of about 60 MPa was provided.
[0079]
In the conductive paste film forming step S6 for the external electrode, the conductive paste film was formed so as to have a thickness of 20 μm after drying.
[0080]
In the pressing step S7 of the green laminate and the conductive paste film, a pressure of about 15 MPa was applied.
[0081]
In the green laminated body cutting step S8, a chip-like green laminated body having a plane dimension of 2.0 mm × 1.2 mm was cut out.
[0082]
In the firing step S9, firing was performed at a temperature of 1300 ° C. in a reducing atmosphere.
[0083]
Further, the laminated ceramic capacitor after firing is subjected to chamfering treatment by wet barrel polishing, and then subjected to nickel plating and tin plating to form a plating film having a total thickness of 5 μm on the external electrode. A multilayer ceramic capacitor was obtained.
[0084]
On the other hand, as Comparative Example 1, a sample stack was obtained by the same method as in Example 1 except that the pressing step S7 of the green laminate and the conductive paste film shown in FIG. A type ceramic capacitor was obtained.
[0085]
Regarding the multilayer ceramic capacitors according to the samples thus obtained, when the adhesion force of the external electrode was evaluated by a shear test, the adhesion force of 0.82 kg was obtained in Example 1, whereas the comparative example In No. 1, only a fixing force of 0.51 kg was obtained. From this, in Example 1, it turns out that the effect by having implemented press process S7 of a green laminated body and a conductive paste film has appeared.
[0086]
(Experimental example 2)
Experimental Example 2 was carried out in order to confirm the effect of reducing the height according to the present invention.
[0087]
As Example 2 within the scope of the present invention, 70 ceramic green sheets on which internal electrodes were formed were laminated in the ceramic green sheet lamination step S2 as compared to Example 1 in Experimental Example 1. As a result of the temporary pressing step S3 of the green laminate, a green laminate having a thickness of 0.3 mm was obtained, and in the cutting step S8 of the green laminate, a chip-like green having a planar dimension of 1.6 mm × 0.8 mm A multilayer ceramic capacitor as a sample was obtained by the same method as in Example 1 in Experimental Example 1 except that the multilayer body was cut out.
[0088]
On the other hand, as Comparative Example 2, as compared with Example 2 above, except that the pressing step S7 of the green laminate and the conductive paste film was not performed, the same method as in Example 2, A multilayer ceramic capacitor as a sample was obtained.
[0089]
With respect to the multilayer ceramic capacitors according to these samples, the thickness direction dimension of the multilayer body was measured. As a result, each of Example 2 and Comparative Example 2 was 240 μm, but the overall thickness direction dimension including the external electrodes Was 250 μm in Example 2, whereas it was 280 μm in Comparative Example 2.
[0090]
From this, it can be seen that Example 2 can be made thinner than Comparative Example 2.
[0091]
When the external electrode fixing force was evaluated by the same shear test as in Experimental Example 1, the same result as in Experimental Example 1 was obtained.
[0092]
【The invention's effect】
As described above, according to the method for manufacturing a multilayer ceramic electronic component according to the present invention, after pressing a green laminated body including a plurality of laminated ceramic green sheets, internal electrodes, and via-hole conductors in a laminating direction, In order to form an external electrode connected to the conductor, a conductive paste film made of a conductive paste is formed and dried, and thereafter, the green laminate and the conductive paste film are pressed in the stacking direction. As a result, the adhesion of the conductive paste film serving as the external electrode to the green laminate can be increased.
[0093]
Therefore, in the middle of manufacturing, for example, the adhesive sheet is deprived of the conductive paste film to be a part of the external electrode, and the external electrode is less likely to be inconvenienced. It is possible to increase the fixing force of the laminated body.
[0094]
In addition, according to the method for manufacturing a multilayer ceramic electronic component according to the present invention, the green molded body in which the via hole conductor has already been formed is pressed in the stacking direction, so the filling rate of the conductive paste in the via hole conductor can be increased. After that, the conductive paste film for forming the external electrode is formed, and the green laminate and the conductive paste film are pressed again in the stacking direction. In the multilayer ceramic electronic component, the reliability of electrical conduction of the via-hole conductor itself can be enhanced, and the reliability of electrical connection between the via-hole conductor and the external electrode can be enhanced.
[0095]
Further, in the multilayer ceramic electronic component obtained by the manufacturing method according to the present invention, the concave portion is formed on the main surface of the multilayer body, and at least a part of the external electrode in the thickness direction is located in the concave portion. A structure can be obtained.
[0096]
Therefore, the thickness of the entire multilayer ceramic electronic component can be reduced. Further, when the overall thickness is the same as that of the multilayer ceramic electronic component in which the external electrode is not located in the recess, the thickness of the laminate is increased or the thickness of the external electrode is increased. You can do it. Therefore, it is easier to increase the number of layers of the laminate, and it is possible to improve the reliability of electrical connection to the external electrode during mounting.
[0097]
According to this inventionObtained by the manufacturing methodWhen the multilayer ceramic electronic component constitutes a multilayer ceramic capacitor and the external electrode is positioned so as to face the gap formed between the internal electrode and the via-hole conductor, In the pressing step with the conductive paste film, it becomes easy to form a deeper recess for receiving the external electrode. Therefore, the state where the external electrode is embedded in the laminate can be obtained more easily.
[Brief description of the drawings]
FIG. 1 shows an embodiment of the present invention.Manufactured by applying the manufacturing method1 is a cross-sectional view schematically showing a multilayer
FIG. 2 is a flowchart showing typical steps performed in the method of manufacturing the multilayer
3 is a cross-sectional view showing a typical structure obtained in the middle of the manufacturing method shown in FIG. 2 in the order of steps.
FIG. 4 is a cross-sectional view schematically showing a conventional multilayer
[Explanation of symbols]
11 Multilayer ceramic capacitor
12 Laminate
13 Dielectric ceramic layer
14,15 Internal electrode
16, 17 Via hole conductor
18, 19 gap
20, 21, 35, 36 Main surface
22, 23 External electrode
24, 25, 37 recess
31 Green laminate in mother state
31a Chip-shaped green laminate
32 ceramic green sheet
33 Through hole
34 Conductive paste film
38 cut lines
Claims (2)
前記第1の工程の後、前記グリーン積層体を積層方向にプレスする、第2の工程と、
前記第2の工程の後、前記グリーン積層体の両方の前記主面上に、前記ビアホール導体に接続される外部電極をそれぞれ複数形成するため、前記ビアホール導体の各端面を被覆するように、導電性ペーストからなる導電性ペースト膜を形成しかつ乾燥する、第3の工程と、
前記第3の工程の後、前記グリーン積層体および前記導電性ペースト膜を積層方向にプレスする、第4の工程と、
前記第4の工程の後、前記グリーン積層体を焼成する、第5の工程と
を備え、
前記第1の工程において、前記ビアホール導体を形成するための導電性ペーストが充填される貫通孔は、前記グリーン積層体を貫通するように一体的に形成され、
前記第4の工程において、前記グリーン積層体の各前記主面には、前記導電性ペースト膜の厚み方向の少なくとも一部を位置させる凹部が形成される、
積層型セラミック電子部品の製造方法。A plurality of laminated ceramic green sheets, an internal electrode extending along a specific interface between the ceramic green sheets, connected to the specific internal electrode, reaching from one main surface to the other main surface, and Producing a green laminate including a via-hole conductor extending linearly along the lamination direction of the ceramic green sheets so as to penetrate all the ceramic green sheets;
After the first step, the second step of pressing the green laminate in the stacking direction;
After the second step, a plurality of external electrodes connected to the via-hole conductor are formed on both main surfaces of the green laminate so as to cover each end face of the via-hole conductor. Forming and drying a conductive paste film made of a conductive paste; and
A fourth step of pressing the green laminate and the conductive paste film in the laminating direction after the third step;
A fifth step of firing the green laminate after the fourth step;
In the first step, a through hole filled with a conductive paste for forming the via-hole conductor is integrally formed so as to penetrate the green laminate,
In the fourth step, a concave portion for positioning at least a part of the thickness direction of the conductive paste film is formed on each main surface of the green laminate.
Manufacturing method of multilayer ceramic electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003201597A JP4547876B2 (en) | 2003-07-25 | 2003-07-25 | Manufacturing method of multilayer ceramic electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003201597A JP4547876B2 (en) | 2003-07-25 | 2003-07-25 | Manufacturing method of multilayer ceramic electronic component |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010098468A Division JP4962593B2 (en) | 2010-04-22 | 2010-04-22 | Multilayer ceramic electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005044921A JP2005044921A (en) | 2005-02-17 |
JP4547876B2 true JP4547876B2 (en) | 2010-09-22 |
Family
ID=34261606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003201597A Expired - Fee Related JP4547876B2 (en) | 2003-07-25 | 2003-07-25 | Manufacturing method of multilayer ceramic electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4547876B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006054085A1 (en) * | 2006-11-16 | 2008-05-29 | Epcos Ag | Component arrangement |
JP4692539B2 (en) * | 2007-12-06 | 2011-06-01 | Tdk株式会社 | Manufacturing method of multilayer electronic component |
KR20090099275A (en) * | 2008-03-17 | 2009-09-22 | 삼성전기주식회사 | Green sheet for multi-layered electronics parts and manufacturing method for green chip using thereof |
JP4803406B2 (en) * | 2008-10-03 | 2011-10-26 | Tdk株式会社 | Electronic component, manufacturing method thereof, and electronic component assembly |
JP5533387B2 (en) * | 2010-07-21 | 2014-06-25 | 株式会社村田製作所 | Ceramic electronic components |
JP5977006B2 (en) * | 2011-09-12 | 2016-08-24 | 日本特殊陶業株式会社 | Capacitor and manufacturing method thereof |
JP6146584B2 (en) * | 2014-05-30 | 2017-06-14 | Tdk株式会社 | Multilayer electronic component and manufacturing method thereof |
CN114373632B (en) * | 2022-01-22 | 2022-09-02 | 池州昀冢电子科技有限公司 | Multilayer ceramic capacitor and method for manufacturing the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0487623U (en) * | 1990-10-15 | 1992-07-30 | ||
JPH06112099A (en) * | 1992-09-25 | 1994-04-22 | Murata Mfg Co Ltd | Electronic part and manufacture thereof |
JPH1027959A (en) * | 1996-07-11 | 1998-01-27 | Kyocera Corp | Manufacturing method of multilayer wiring board |
JPH10270282A (en) * | 1997-03-21 | 1998-10-09 | Taiyo Yuden Co Ltd | Multilayer ceramic capacitor |
JPH11186092A (en) * | 1997-12-25 | 1999-07-09 | Tdk Corp | Chip-shaped electronic component |
JP2003068562A (en) * | 2001-08-30 | 2003-03-07 | Murata Mfg Co Ltd | Method of manufacturing laminated ceramic electronic component |
JP2003204155A (en) * | 2002-01-07 | 2003-07-18 | Murata Mfg Co Ltd | Manufacturing method for laminated ceramic electronic component |
-
2003
- 2003-07-25 JP JP2003201597A patent/JP4547876B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0487623U (en) * | 1990-10-15 | 1992-07-30 | ||
JPH06112099A (en) * | 1992-09-25 | 1994-04-22 | Murata Mfg Co Ltd | Electronic part and manufacture thereof |
JPH1027959A (en) * | 1996-07-11 | 1998-01-27 | Kyocera Corp | Manufacturing method of multilayer wiring board |
JPH10270282A (en) * | 1997-03-21 | 1998-10-09 | Taiyo Yuden Co Ltd | Multilayer ceramic capacitor |
JPH11186092A (en) * | 1997-12-25 | 1999-07-09 | Tdk Corp | Chip-shaped electronic component |
JP2003068562A (en) * | 2001-08-30 | 2003-03-07 | Murata Mfg Co Ltd | Method of manufacturing laminated ceramic electronic component |
JP2003204155A (en) * | 2002-01-07 | 2003-07-18 | Murata Mfg Co Ltd | Manufacturing method for laminated ceramic electronic component |
Also Published As
Publication number | Publication date |
---|---|
JP2005044921A (en) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101645399B1 (en) | Monolithic ceramic capacitor | |
US11011307B2 (en) | Electronic component | |
JP2003031435A (en) | Laminated ceramic electronic component with multiple terminals | |
JP2004259991A (en) | Laminated ceramic component | |
JP4547876B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP4962593B2 (en) | Multilayer ceramic electronic components | |
JP3527667B2 (en) | Manufacturing method of ceramic electronic component | |
JP2857552B2 (en) | Multilayer electronic component and method of manufacturing the same | |
JP2004179436A (en) | Laminated ceramic capacitor | |
JP2002343674A (en) | Manufacturing method of laminated ceramic capacitor | |
JP2000277381A (en) | Multi-laminated ceramic capacitor | |
JP4696410B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2001156454A (en) | Multilayer ceramic substrate and manufacturing method for it | |
JPH06283375A (en) | Manufacture of layered electronic components | |
KR100694922B1 (en) | Electronic device of ceramic | |
JP4483237B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
WO2023238807A1 (en) | Multilayer ceramic electronic component, and method for producing multilayer ceramic electronic component | |
JP2001217140A (en) | Laminated electronic component and manufacturing method thereof | |
JP2004179568A (en) | Method of manufacturing laminated ceramic parts | |
JP3196713B2 (en) | Manufacturing method of ceramic electronic components | |
JP4822725B2 (en) | Manufacturing method of laminate | |
JP3538348B2 (en) | Manufacturing method of ceramic electronic components | |
JP2004095753A (en) | Method for manufacturing multi-layer ceramic substrate | |
JP3094769B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
JPH02239697A (en) | Manufacture of circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4547876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |