JP4545395B2 - 製品管理方法 - Google Patents

製品管理方法 Download PDF

Info

Publication number
JP4545395B2
JP4545395B2 JP2003169828A JP2003169828A JP4545395B2 JP 4545395 B2 JP4545395 B2 JP 4545395B2 JP 2003169828 A JP2003169828 A JP 2003169828A JP 2003169828 A JP2003169828 A JP 2003169828A JP 4545395 B2 JP4545395 B2 JP 4545395B2
Authority
JP
Japan
Prior art keywords
intellectual property
marking
product
manufacturing
display module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003169828A
Other languages
English (en)
Other versions
JP2004072087A5 (ja
JP2004072087A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003169828A priority Critical patent/JP4545395B2/ja
Publication of JP2004072087A publication Critical patent/JP2004072087A/ja
Publication of JP2004072087A5 publication Critical patent/JP2004072087A5/ja
Application granted granted Critical
Publication of JP4545395B2 publication Critical patent/JP4545395B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、知的所有権(特許権、実用新案権、意匠権、商標権、著作権及び回路配置利用権を含む。以下、同じ。)に保護された製品を管理する方法に関する。
【0002】
【従来の技術】
近年、エレクトロニクス分野における半導体技術の発展は著しく、ごく身近な携帯用品にまでIC(集積回路)やLSI(大規模集積回路)が組み込まれるようになっている。そのため、IC、LSIのみならず、これらを機能的に集積化した複合集積回路の需要が増大している。また、今後も家庭用品の電化が進むことが予想されるため、潜在需要は極めて大きなものとなっている。
【0003】
ところがIC等を利用した身近な携帯電子用品(例えば携帯電話、PDA等)のライフサイクルは短く、2〜3年、中には1年ほどで製品の切り替えが行われることも珍しくない。ライフサイクルの短い製品の製造受託者は、製品開発の短期間化と納入期間の短期間化を強いられ、最終的に開発費を回収できない、設備投資の負担が大きい、といった負荷が増している。特に、研究開発、マスク設計及び製造のすべてを一貫して行う大手企業のような形態では、前掲の負荷をすべて自らが背負うこととなり、リスクを分散させることができなかった。
【0004】
そこで最近ではマスク設計会社(いわゆるデザインハウス)がその設計に基づいてフォトマスクを作製し、そのフォトマスクを半導体製造受託企業(ファウンドリ)にライセンスと共に渡し、委託製造する事業形態が増えてきている。ファウンドリは、製造を専業とする企業であって、大規模な生産ラインを保有し、委託会社からの依頼に応じた製品を製造して納入することを生業とする企業である。生産ラインは、委託会社からの様々な仕様や要求に応じることができ、多品種少数生産に耐えうる製造能力を保有している点に特徴がある。
【0005】
委託会社は、自社工場を保有しない企業、いわゆるファブレスが主であり、ファウンドリを活用することにより設備投資負担によるリスクを回避し、かつ、自社資本を研究開発に注力することができる。また、大手企業であっても、製造部分をファウンドリに委託することにより開発負担と設備投資負担を切り分け、開発費が回収できないといった問題を防ぐようなリスク回避を行っている。以上のように、各社のリスクの分散によるリスク回避及びライフサイクルの短い電子製品の需要増大への対応を狙って、ファウンドリを活用する企業が増えてきているのが事実である。
【0006】
しかしながら、ファウンドリで製造された製品の中には、型番等の刻印がなく、製造元、委託元等の情報のない製品もある。これらは、ある委託者がどこかのファウンドリに委託して製造されたものであるが、その製造元及び委託元が特定できないのである。ここで最も問題となるのは知的所有権の問題である。即ち、ファウンドリで製造された製品に、知的所有権を侵害する製品が含まれていたとしても、権利行使すべき対象が特定できないため、正当な権利者の利益が損なわれる可能性がある。
【0007】
【発明が解決しようとする課題】
本発明は、前掲の問題に鑑みてなされたものであり、知的所有権の正当な権利者の利益を確保することを目的とし、権利の帰属を明確に確認するための製品管理方法を提供することを課題とする。
【0008】
なお、本発明における代表的な製品として、液晶表示モジュール、EL(エレクトロルミネッセンス)表示モジュールや、その他の表示モジュール(本明細書においては、表示パネルに端子を取り付けモジュール化したものを指すこととする。)、または、ロジックIC、特定用途向けIC(ASIC)などの半導体集積回路が挙げられる。
【0009】
【課題を解決するための手段】
本発明は、下記の構成を含む製品管理方法である。即ち、基板上に薄膜半導体を用いて形成されたトランジスタを集積化してなる回路を含む表示モジュールまたは半導体集積回路の製品管理方法であって、前記トランジスタの作製過程において、該トランジスタを構成する薄膜のいずれか一を用いて前記表示モジュールまたは半導体集積回路に関連する特定の主体を示す情報を形成し、前記特定の主体を明確にすることを特徴とする。ここで、前記表示モジュールまたは半導体集積回路に関連する特定の主体とは、前記表示モジュールまたは半導体集積回路の製造、販売、設計その他の関連業務に関わった者を指す。これは、表示モジュールまたは半導体集積回路に係る知的所有権の帰属を明確にする目的もある。
【0010】
また、前掲の特定の主体を示す情報の形成は、トランジスタを構成する薄膜のいずれか一を用いて文字、図形、記号もしくは数字又はこれらの結合を形成することにより達成される。即ち、文字、図形、記号もしくは数字又はこれらの結合の表示(以下、マーキングという。)により、表示モジュールまたは半導体集積回路または半導体集積回路に関連する特定の主体を明確にするのである。なお、「者」は個人だけでなく、法人または法人格を有する団体も含み、かつ、国、地方公共団体もしくは独立行政法人をも含むものとする。
【0011】
つまり、本発明は、表示モジュールまたは半導体集積回路の構成部分として形成されるトランジスタの作製過程において、そのうち一のフォトリソグラフィ工程及びエッチング工程等を利用して薄膜パターンにより文字、図形、記号もしくは数字又はこれらの結合を形成し、これらをもって知的所有権の帰属、即ち知的所有権の権利者、知的所有権の許諾を受けた者または知的所有権に関する責任を負う者を明確にすることを特徴とするものである。
【0012】
本発明において、文字、図形、記号もしくは数字又はこれらの結合の表示により前記表示モジュールまたは半導体集積回路に係る知的所有権の権利者を示す以外にも、表示モジュールまたは半導体集積回路の製造受託者(製造受注者)、製造委託者、製品受取者(製造された表示モジュールまたは半導体集積回路の出荷先もしくは納品先に相当する者をいう。以下、同じ。)または製品番号(型番、製品型名、モデルナンバーその他の製品を特定するために付される文字、数字、記号もしくはこれらの結合をいう。以下、同じ。)を示しても良い。また、表示モジュールまたは半導体集積回路を構成する回路の設計者(システム設計者、回路設計者及びマスク設計者を含む。以下、同じ。)もしくはマスク製造年月を示しても良い。勿論、これらを互いに併記しても良い。なお、製品受取者は、製造委託者とは限らず、製造委託者とは別の第三者が製品受取者となる場合もあり得る。
【0013】
また、本発明は、上記知的所有権の権利者、または表示モジュールまたは半導体集積回路の製造受託者、製造委託者、製品受取者もしくは製品番号、または表示モジュールまたは半導体集積回路を構成する回路の設計者もしくはマスク製造年月の表示を、知的所有権の権利者(ライセンサー)が自ら行うだけでなく、知的所有権を権利者から許諾された被許諾者(ライセンシー)に対して義務づけることもできる。この義務づけは、権利者と被許諾者との間で取り決められる契約により生ずる。また、被許諾者が下請けの製造受託者に製造を委託する場合、その製造受託者に対して上記表示を行うよう被許諾者に対して義務づけることも可能である。
【0014】
なお、本発明は、液晶表示モジュール、EL表示モジュールその他の電気信号による映像表示の可能な表示モジュール、またはロジックIC、特定用途向けIC、その他の半導体集積回路の製品管理に関する方法であるが、当該発明の構成に含まれる権利者、被許諾者、製造受託者等の「者」は、同一国に属する者のみの関係だけでなく、二国間もしくは多数国間に跨る関係を有していても本発明に含まれる。
【0015】
なお、本発明の特徴であるマーキングの方法は、知的所有権の権利者と被許諾者および製造受託者の間で取り決めればよいが、マーキングを第3者(権利侵害者)に偽造されないような方法を用いることが好ましい。なぜなら、マーキングを第3者に偽造されて使用されてしまうと、本発明を達成することが困難だからである。
【0016】
そこで、マーキングを知的所有権の権利者が持つ固有の技術、または技術的には公知であっても、知的所有権の権利者以外に通常実施していない技術を用いて形成することによって、本発明はさらに効果的なものとなる。また、前記固有の技術自体が知的所有権(例えば、特許権)を有しているものであれば、マーキングをする価値は、相乗効果を得ることができる。
【0017】
また、マーキング方法を第3者に偽造されないようにするためのその他の方法として、各分野の製造業において違いはあるが、半導体分野においては、例えば基板上に薄膜を用いてマーキングをする際に工夫すればよい。より具体的な方法としては、マーキングを構成する薄膜の文字、図形、記号、もしくは数字又はこれらの結合の一部、または全部に、ある特定の元素または物質を意図的に含ませるようにすればよい。
【0018】
そして、知的所有権の権利者は、前記マーキングを読み取る手段として、例えばSIMSを用いることを特徴とするプログラムをコンピュータに実行させる。
このプログラムによってマーキングを構成する薄膜の特徴を分析し、前記読み取る手段により読み取られたマーキングが、知的所有権の権利者、被許諾者、製造受託者のうちのいずれかが管理しているマーキングと一致するかどうかを判断し、知的所有権を侵害している製品なのかどうかを見分けることができる。また、前記プログラムを使用するコンピュータによって、侵害製品の個数も一括して管理してもよい。
【0019】
また、マーキング方法を第3者に偽造されないようにするためのその他の方法として、定期的にマーキング方法を構成する薄膜の特徴を変更するようにしてもよい。具体的な方法としては、前記マーキングを構成する薄膜の文字、図形、記号もしくは数字又はこれらの結合の選択を変更したりあるいは配列を変更すればよい。また、前述したようにマーキングを構成する薄膜の一部または全部に、ある特定の元素または物質を意図的に含ませる場合は、その濃度を変更すればよい。これらの変更手段を用いた場合、無数のマーキングの形成の方法があるので、マーキングの方法を管理するのが通常困難なものとなる。そこで、管理方法としてサーバー(コンピュータ)を用いてマーキングを構成する薄膜の変更パターンを管理することによって、正確に管理することが容易となる。ここで、サーバーを管理する者は、知的所有権の管理者であってもよいし、被許諾者(製造受託者)であってもよい。
【0020】
また、マーキングの出力、記録、読み取り、確認に至るまでのフローを、ハードディスクなどの記録媒体中のプログラムを用いたコンピュータにより管理しても良い。
【0021】
ここで、コンピュータを機能させるためのプログラムの例として、例えば以下のようなものが挙げられる。
【0022】
マーキングが形成された表示モジュールを管理するためにコンピュータを、
前記マーキングを製造装置へ出力する手段、
前記表示モジュールに形成されたマーキングを記録する手段、
前記マーキングを読み取る手段、
前記記録する手段に記録されたマーキングのいずれかと、前記読み取る手段により読み取られたマーキングとが、一致するかを判断する手段、
として機能させるためのプログラムである。
【0023】
マーキングが形成された半導体集積回路を管理するためにコンピュータを、
前記マーキングを製造装置へ出力する手段、
前記半導体集積回路に形成されたマーキングを記録する手段、
前記マーキングを読み取る手段、
前記記録する手段に記録されたマーキングのいずれかと、前記読み取る手段により読み取られたマーキングとが、一致するかを判断する手段、
として機能させるためのプログラムである。
【0024】
そして、前述したプログラムを記録したコンピュータ読み取り可能な記録媒体の例として、例えば以下のようなものが挙げられる。
【0025】
表示モジュールに形成するマーキングを管理するためにコンピュータを、
前記マーキングを一定期間毎に変更させる手段、
前記変更されたマーキングを製造装置へ出力する手段、
前記表示モジュールに形成されたマーキングを記録する手段、
前記マーキングを読み取り、前記記録する手段に記録されたマーキングのいずれかと一致するかを判断する手段、
として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体である。
【0026】
半導体集積回路に形成するマーキングを管理するためにコンピュータを、
前記マーキングを一定期間毎に変更させる手段、
前記変更されたマーキングを製造装置へ出力する手段、
前記表示モジュールに形成されたマーキングを記録する手段、
前記マーキングを読み取り、前記記録する手段に記録されたマーキングのいずれかと一致するかを判断する手段、
として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体である。
【0027】
以上のように、マーキングの出力、記録、読み取り、確認に至るまでのフローを、ハードディスクなどの記録媒体中のプログラムを用いたコンピュータにより管理することによって、第3者に偽造されることを防止することができる。
【0028】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【0029】
【発明の実施の形態】
本発明は、表示モジュールまたは半導体集積回路の製造過程において、トランジスタ等の電子デバイスを形成する薄膜材料を、知的所有権の帰属を示す表示(マーキング)として用いることを特徴としており、回路レイアウトを損なわない部分であれば表示モジュールまたは半導体集積回路の如何なる部分に形成しても良い。
【0030】
図1は、表示モジュールにおいて、トランジスタ等の電子デバイスが設けられた基板(アクティブマトリクス基板という。以下、同じ。)を示している。本実施の形態のアクティブマトリクス基板は、基板101上に画素部102、走査側駆動回路103、信号側駆動回路104、プリチャージ回路105を有するが、この構成に限定されるものではない。また、基板101としては、ガラス基板、プラスチック基板、石英基板、セラミックス基板、シリコン基板等を用いることができる。即ち、本発明は、いわゆるポリシリコン膜を用いたトランジスタをガラス基板上に形成する場合に実施するだけでなく、シリコン基板上にトランジスタを形成する場合においても実施可能である。
【0031】
本発明の特徴は、基板101上に設けられたマーキング部106である。点線で囲まれた領域の拡大図において、106はマーキング部であり、薄膜をパターニングして文字、図形、記号もしくは数字又はこれらの結合により表示モジュールに係る権利の帰属が明らかになるように表示されている。また、107は、走査側駆動回路103及び信号側駆動回路104へ信号を伝送する配線群であり、108は、信号側駆動回路104の一部をなすトランジスタ群である。
【0032】
マーキング部106の表示内容は、実施者が適宜決定すればよく、図1の表示内容に限定されるものではない。即ち、当該マーキング部106で特定したい「者」が識別できる表示であれば内容は問わない。ここでマーキング部106に表示される文字等は、配線群107やトランジスタ群108を構成する薄膜で形成される。その例を図2〜図4に示す。
【0033】
図2は、トランジスタの活性層として機能する半導体膜を用いてマーキング部を形成する例であり、図2(A)、(B)は、それぞれ図1のA−A’及びB−B’の切断面に相当する。図2(A)において、基板201(図1の基板101に相当する。)上には、下地膜202が設けられ、その上にトランジスタ203が設けられている。また、図2(A)の左側には、配線群204が設けられている。トランジスタ203は、活性層となる半導体膜205、ゲート電極となる第1金属膜206及びソース電極またはドレイン電極となる第2金属膜207を構成に含む。これら第1金属膜206及び第2金属膜207は、配線群204においても配線として用いられる。図2の場合、図2(B)に示されるように、マーキング部106を半導体膜205で形成している。
【0034】
次に、図3は、トランジスタのゲート電極となる第1金属膜を用いてマーキング部を形成する例であり、図3(A)、(B)は、それぞれ図1のA−A’及びB−B’の切断面に相当する。なお、図3(A)の構成は、図2(A)の構成と同じであるから、説明は省略する。図3の場合、図3(B)に示されるように、マーキング部106を第1金属膜206で形成している。
【0035】
次に、図4は、トランジスタのソース電極またはドレイン電極となる第2金属膜を用いてマーキング部を形成する例であり、図4(A)、(B)は、それぞれ図1のA−A’及びB−B’の切断面に相当する。なお、図4(A)の構成は、図2(A)の構成と同じであるから、説明は省略する。図4の場合、図4(B)に示されるように、マーキング部106を第2金属膜207で形成している。
【0036】
以上のように、マーキング部106に表示される文字等は、配線群107やトランジスタ群108を構成する薄膜で形成することができる。勿論、半導体膜205、第1金属膜206もしくは第2金属膜207を組み合わせてマーキング部106を形成するのであっても構わない。
【0037】
図18は、半導体集積回路において、トランジスタ等の電子デバイスが設けられた基板(ロジック基板という。以下、同じ。)を示している。本実施の形態のロジック基板は、基板1801上にCPUコア1802、I/Oポート1803、キャッシュメモリ1804、キャッシュコントローラ1805、クロックコントローラ1806、フラッシュメモリ1807、シリアルインターフェース1808を有するが、この構成に限定されるものではない。また、基板1801としては、ガラス基板、プラスチック基板、石英基板、セラミックス基板、シリコン基板等を用いることができる。即ち、本発明は、いわゆるポリシリコン膜を用いたトランジスタをガラス基板上に形成する場合に実施するだけでなく、シリコン基板上にトランジスタを形成する場合においても実施可能である。
【0038】
本発明の特徴は、基板1801上に設けられたマーキング部1809である。
点線で囲まれた領域の拡大図において、1809はマーキング部であり、薄膜をパターニングして文字、図形、記号もしくは数字又はこれらの結合により半導体集積回路に関連する特定の主体の情報(半導体集積回路に係る権利の帰属を含む。)が明らかになるように表示されている。また、1810は、キャッシュコントローラ1805の一部をなすトランジスタ群である。
【0039】
マーキング部1809の表示内容は、実施者が適宜決定すればよく、図18の表示内容に限定されるものではない。即ち、当該マーキング部1809で特定したい「主体」が識別できる表示であれば内容は問わない。ここでマーキング部1809に表示される文字等は、トランジスタ群1810を構成する薄膜で形成される。その例を図19〜図21に示す。
【0040】
図19は、トランジスタの活性層として機能する半導体膜を用いてマーキング部を形成する例であり、図19(A)、(B)は、それぞれ図18のA−A’及びB−B’の切断面に相当する。図19(A)において、基板1901(図1の基板1801に相当する。)上には、下地膜1902が設けられ、その上にトランジスタ1903が設けられている。トランジスタ1903は、活性層となる半導体膜1904、ゲート電極となる第1金属膜1905及びソース電極またはドレイン電極となる第2金属膜1906を構成に含む。これら第1金属膜1905及び第2金属膜1906は、配線としても用いられる。図19の場合、図19(B)に示されるように、マーキング部1809を半導体膜1904で形成している。
【0041】
次に、図20は、トランジスタのゲート電極となる第1金属膜を用いてマーキング部を形成する例であり、図20(A)、(B)は、それぞれ図18のA−A’及びB−B’の切断面に相当する。なお、図20(A)の構成は、図19(A)の構成と同じであるから、説明は省略する。図20の場合、図20(B)に示されるように、マーキング部1809を第1金属膜1905で形成している。
【0042】
次に、図21は、トランジスタのソース電極またはドレイン電極となる第2金属膜を用いてマーキング部を形成する例であり、図21(A)、(B)は、それぞれ図18のA−A’及びB−B’の切断面に相当する。なお、図21(A)の構成は、図19(A)の構成と同じであるから、説明は省略する。図21の場合、図21(B)に示されるように、マーキング部1809を第2金属膜1906で形成している。
【0043】
以上のように、マーキング部1809に表示される文字等は、トランジスタ群1810を構成する薄膜で形成することができる。勿論、半導体膜1904、第1金属膜1905もしくは第2金属膜1906を組み合わせてマーキング部1809を形成するのであっても構わない。
【0044】
以上説明された本発明を実施するにあたって、マーキングを施す主体及びマーキングを施す義務を負う主体は、事業の実施の形態によって様々であるため、本発明の実施が可能な具体的な形態を以下に例示することとする。なお、本発明は、以下に示す例示に限定されるものではないことは言うまでもない。
【0045】
〔実施の形態1〕
本実施の形態は、図5に示されるように、知的所有権の権利者が、自己の製品にマーキングを行う形態である。知的所有権の権利者は、自ら製品の製造及び販売を行い、製造された表示モジュールまたは半導体集積回路にマーキングを施す。即ち、市場に流通するマーキングのない製品はすべて自己の知的所有権を侵害するものとみなして権利行使することができる。
【0046】
〔実施の形態2〕
本実施の形態は、図6に示されるように、知的所有権の権利者が第三者(被許諾者)へ自己の知的所有権に係る権利を許諾し、その被許諾者が、自己が販売する製品にマーキングを行う形態である。知的所有権の被許諾者は、自ら製品の製造及び販売を行い、製造された表示モジュールまたは半導体集積回路にマーキングを施す。即ち、市場に流通するマーキングのない製品は、すべて知的所有権の権利者の知的所有権を侵害するものとみなして権利行使することができる。なお、知的所有権の権利者は、被許諾者との間で取り決められる契約により被許諾者に対してマーキングの義務を負わせれば良い。
【0047】
〔実施の形態3〕
本実施の形態は、図7に示されるように、知的所有権の権利者が第三者(被許諾者)へ自己の知的所有権に係る権利を許諾し、その被許諾者が、自己が販売する製品にマーキングを行う形態である。このとき知的所有権の被許諾者は、製造受託者へ表示モジュールまたは半導体集積回路の製造を委託し、製造受託者がその製品にマーキングを行い、さらに被許諾者(製造委託者)へ納品する。製造受託者は、ファウンドリを含む。また、この場合の製品受取者は、被許諾者である。
【0048】
知的所有権の被許諾者は、自ら販売する製品の製造を製造受託者に委託すると共にマーキングの義務を製造受託者に負わせる。また、必要に応じて、製造受託者に対して知的所有権の権利者から当該権利の許諾を行っても良い。少なくとも知的所有権の被許諾者は、「製造受託者へマーキングを施す義務を負わせる」という義務を知的所有権の権利者から付与される。その結果、市場に流通するマーキングのない製品は、すべて知的所有権の権利者の知的所有権を侵害するものとみなして権利行使することができる。なお、知的所有権の権利者は、被許諾者との間で取り決められる契約により被許諾者に対してマーキングの義務(さらに製造受託者にマーキングの義務を負わせる義務を含む。)を負わせれば良い。
【0049】
〔実施の形態4〕
本実施の形態は、図8に示されるように、知的所有権の権利者が第三者(被許諾者)へ自己の知的所有権に係る権利を許諾し、その被許諾者が、自己が販売する製品にマーキングを行う形態である。このとき知的所有権の被許諾者は、製造受託者へ表示モジュールまたは半導体集積回路の製造を委託し、製造受託者がその製品にマーキングを行い、さらに被許諾者(製造委託者)へ納品する。そして、納品された製品は被許諾者によってさらに加工されて販売される。製造受託者は、ファウンドリを含む。また、この場合の製品受取者は、被許諾者である。
【0050】
知的所有権の被許諾者は、自ら販売する製品の製造を製造受託者に委託すると共にマーキングの義務を製造受託者に負わせる。また、必要に応じて、製造受託者に対して知的所有権の権利者から当該権利の許諾を行っても良い。少なくとも知的所有権の被許諾者は、「製造受託者へマーキングを施す義務を負わせる」という義務を知的所有権の権利者から付与される。その結果、市場に流通するマーキングのない製品は、すべて知的所有権の権利者の知的所有権を侵害するものとみなして権利行使することができる。なお、知的所有権の権利者は、被許諾者との間で取り決められる契約により被許諾者に対してマーキングの義務(さらに製造受託者にマーキングの義務を負わせる義務を含む。)を負わせれば良い。
【0051】
〔実施の形態5〕
本実施の形態は、図9に示されるように、知的所有権の権利者が第三者(被許諾者A)へ自己の知的所有権に係る権利を許諾し、その被許諾者Aから製造の委託を受けた製造受託者が表示モジュールまたは半導体集積回路に対してマーキングを行う形態である。このとき知的所有権の被許諾者は、製造受託者へ表示モジュールまたは半導体集積回路の製造を委託し、製造受託者がその製品にマーキングを行い、さらに知的所有権の被許諾者Bへ納品する。そして、納品された製品は被許諾者Bによってさらに加工されて販売される。製造受託者は、ファウンドリを含む。また、この場合の製品委託者は、被許諾者Aであり、製品受取者は、被許諾者Bである。
【0052】
本実施の形態の場合、製品(表示モジュールまたは半導体集積回路)は、知的所有権の被許諾者Aまたは知的所有権の被許諾者Bのいずれの名義で販売されるかを問わない。また、知的所有権の権利者は、知的所有権の被許諾者Aまたは知的所有権の被許諾者Bのいずれか一方に権利許諾を行えば足りる場合もあり得る。
【0053】
本実施の形態において、製品の製造を製造受託者に委託する知的所有権の被許諾者Aは、マーキングの義務を製造受託者に負わせる必要がある。また、必要に応じて、製造受託者に対して知的所有権の権利者から当該権利の許諾を行っても良い。少なくとも知的所有権の被許諾者は、「製造受託者へマーキングを施す義務を負わせる」という義務を知的所有権の権利者から付与される。その結果、市場に流通するマーキングのない製品は、すべて知的所有権の権利者の知的所有権を侵害するものとみなして権利行使することができる。なお、知的所有権の権利者は、被許諾者との間で取り決められる契約により被許諾者に対してマーキングの義務(さらに製造受託者にマーキングの義務を負わせる義務を含む。)を負わせれば良い。
【0054】
〔実施の形態6〕
本実施の形態は、図10に示されるように、知的所有権の権利者が業としてシステム設計、回路設計もしくはマスク設計その他の回路の設計を行う者(以下、回路の設計者という。)であって、自己の製品の販売にあたって表示モジュールまたは半導体集積回路にマーキングを行う形態である。このとき回路の設計者(知的所有権の権利者)は、製造受託者へ表示モジュールまたは半導体集積回路の製造を委託し、製造受託者がその製品にマーキングを行い、さらに回路の設計者へ納品する。製造受託者は、ファウンドリを含む。また、この場合の製品受取者は、回路の設計者であり、自己の生産ラインを保有しない者(以下、ファブレスという。)が含まれる。
【0055】
以上のような事業形態では、市場に流通するマーキングのない製品は、すべて知的所有権の権利者である回路の設計者の知的所有権を侵害するものとみなして権利行使することができる。なお、回路の設計者は、製造受託者との間で取り決められる契約により製造受託者に対してマーキングの義務を負わせれば良い。
【0056】
〔実施の形態7〕
本実施の形態は、図11に示されるように、知的所有権の権利者が業としてシステム設計を行う者(以下、システム設計者という。)であって、自己の製品の販売にあたって表示モジュールまたは半導体集積回路にマーキングを行う形態である。このときシステム設計者(知的所有権の権利者)は、まず業としてマスク設計を行う者(以下、マスク設計者という。)にマスク設計を委託し、納品されたマスクの設計データを製造受託者へ渡して表示モジュールまたは半導体集積回路の製造を委託し、製造受託者がその製品にマーキングを行い、さらにシステム設計者(製造委託者)へ納品する。製造受託者は、ファウンドリを含む。また、この場合の製品受取者は、システム設計者であり、ファブレスを含む。
【0057】
以上のような事業形態では、市場に流通するマーキングのない製品は、すべて知的所有権の権利者であるシステム設計者の知的所有権を侵害するものとみなして権利行使することができる。なお、システム設計者は、製造受託者との間で取り決められる契約により製造受託者に対してマーキングの義務を負わせれば良い。
【0058】
〔実施の形態8〕
本実施の形態は、図12に示されるように、知的所有権の権利者が業としてシステム設計を行う者(以下、システム設計者という。)であって、自己の製品の販売にあたって表示モジュールまたは半導体集積回路にマーキングを行う形態である。このときシステム設計者(知的所有権の権利者)は、業としてマスク設計をも行う製造受託者にマスク設計から製造までを委託し、製造受託者がその製品にマーキングを行い、さらにシステム設計者(製造委託者)へ納品する。製造受託者は、ファウンドリを含む。また、この場合の製品受取者は、システム設計者であり、ファブレスを含む。
【0059】
以上のような事業形態では、市場に流通するマーキングのない製品は、すべて知的所有権の権利者であるシステム設計者の知的所有権を侵害するものとみなして権利行使することができる。なお、システム設計者は、製造受託者との間で取り決められる契約により製造受託者に対してマーキングの義務を負わせれば良い。
【0060】
〔実施の形態9〕
本実施の形態は、図13に示されるように、知的所有権の権利者が出資者と共に共同出資して製造受託者を設立し、併せて当該共同出資による製造受託者に出資及び権利許諾を行い、かつ、表示モジュールまたは半導体集積回路の製造を委託するにあたって表示モジュールまたは半導体集積回路にマーキングを行う形態である。
【0061】
知的所有権の権利者及び出資者は、ファブレスであっても自己の生産ラインを持つ者であっても良い。また、本実施の形態では、製品の販売を共同出資による製造受託者から行う例を示したが、知的所有権の権利者から販売しても出資者から販売しても良い。このとき知的所有権の権利者もしくは出資者は、製造受託者へ表示モジュールまたは半導体集積回路の製造を委託し、製造受託者がその製品にマーキングを行って販売する。製造受託者は、ファウンドリを含む。
【0062】
以上のような事業形態では、市場に流通するマーキングのない製品は、すべて知的所有権の権利者の知的所有権を侵害するものとみなして権利行使することができる。なお、知的所有権の権利者は、共同出資による製造受託者との間で取り決められる契約により製造受託者に対してマーキングの義務を負わせれば良い。
【0063】
〔実施の形態10〕
本実施の形態は、図14に示されるように、知的所有権の権利者Aが知的所有権の権利者Bと共に共同出資して製造受託者を設立し、併せて当該共同出資による製造受託者に出資及び権利許諾を行い、かつ、表示モジュールまたは半導体集積回路の製造を委託するにあたって表示モジュールまたは半導体集積回路にマーキングを行う形態である。なお、知的所有権の権利者Bは、出資だけでなく自己の知的所有権の権利を製造受託者へ許諾しても良い。
【0064】
知的所有権の権利者A及び知的所有権の権利者Bは、ファブレスであっても自己の生産ラインを持つ者であっても良い。このとき知的所有権の権利者Aもしくは知的所有権の権利者Bは、製造受託者へ表示モジュールまたは半導体集積回路の製造を委託し、製造受託者がその製品にマーキングを行い、知的所有権の権利者B(製造委託者)へ納品する。なお、本実施の形態では、製品の販売を知的所有権の権利者Bから行う例を示したが、知的所有権の権利者Aから販売しても良いし、製造受託者から販売しても良い。製造受託者は、ファウンドリを含む。
【0065】
以上のような事業形態では、市場に流通するマーキングのない製品は、すべて知的所有権の権利者の知的所有権を侵害するものとみなして権利行使することができる。なお、知的所有権の権利者は、共同出資による製造受託者との間で取り決められる契約により製造受託者に対してマーキングの義務を負わせれば良い。
【0066】
〔実施の形態11〕
本実施の形態は、図15に示されるように、知的所有権の権利者が製造受託者と共に共同出資して製造受託者の生産ラインを立ち上げ、表示モジュールまたは半導体集積回路の製造にあたって表示モジュールまたは半導体集積回路にマーキングを行う形態である。知的所有権の権利者は、共同出資による製造受託者に出資及び権利許諾を行う。
【0067】
知的所有権の権利者は、ファブレスであっても自己の生産ラインを持つ者であっても良い。このとき知的所有権の権利者は、共同出資による製造受託者へ表示モジュールまたは半導体集積回路の製造を委託し、製造受託者がその製品にマーキングを行い、知的所有権の権利者(製造委託者)へ納品する。なお、本実施の形態では、製品の販売を知的所有権の権利者から行う例を示したが、製造受託者から販売しても良い。製造受託者は、ファウンドリを含む。
【0068】
以上のような事業形態では、市場に流通するマーキングのない製品は、すべて知的所有権の権利者の知的所有権を侵害するものとみなして権利行使することができる。なお、知的所有権の権利者は、共同出資による製造受託者との間で取り決められる契約により製造受託者に対してマーキングの義務を負わせれば良い。
【0069】
〔実施の形態12〕
本実施の形態は、本発明を実施しうる表示モジュールの一形態として、本発明をEL表示モジュールに実施した例を図16に示す。図16(A)は、製品として完成したEL表示モジュールの上面図であり、図16(B)は、その上面図をA−A’で切断した断面図である。なお、図16(A)、(B)に示すEL表示モジュールまたは半導体集積回路において、図1と同じ符号を付した部分は、図1の説明を参照すれば良い。ここでは、必要箇所に新たな符号を付して説明することとする。
【0070】
まず、図1に示すアクティブマトリクス基板を用意する。アクティブマトリクス基板は、知的所有権の権利者、知的所有権の被許諾者もしくは製造受託者が製造する。そして、アクティブマトリクス基板の製品受取者は、画素部102の上に発光素子12を設ける。発光素子とは、エレクトロルミネセンス現象による発光を得るための素子であり、正孔を注入する電極(以下、陽極という。)、発光体及び電子を注入するための電極(以下、陰極という。)で構成される。発光体は、発光層、キャリア注入層、キャリア輸送層、キャリア阻止層その他の発光に必要な有機化合物もしくは無機化合物を積層してなる積層体である。発光体の構成は、公知の如何なる構成を用いても良い。
【0071】
即ち、知的所有権の権利者、知的所有権の被許諾者もしくは製造受託者が製造したアクティブマトリクス基板の受取者は、アクティブマトリクス基板に対してさらに製造プロセスを加え、図16に示すEL表示モジュールを完成させ、販売する。受取者が加えうる製造プロセスの具体的な例としては、発光素子12を形成した後、第1保護膜20として窒化シリコン膜を設け、さらに第2保護膜21として紫外線硬化樹脂、エポキシ樹脂その他の樹脂膜を設け、その上にカバー材22としてプラスチックフィルムを設けることが挙げられる。なお、プラスチックフィルムは、窒化シリコン膜等の無機絶縁膜で表面を覆い、水分や酸素を透過しないようにしておくことが望ましい。さらに、異方性導電膜23を用いてFPC(フレキシブルプリントサーキット)24を接着して外部端子とすれば良い。勿論、ここで説明した具体例はあくまで一例であり、本発明を実施しうるEL表示モジュールの構成を限定するものではない。
【0072】
以上、本実施の形態に示したEL表示モジュールは、実施の形態1〜11に示したいずれの事業形態における製造の際にも、本発明の製品管理方法を実施して個々のEL表示モジュールにマーキングを施すことにより、当該EL表示モジュールに係る知的所有権の帰属が明確になり、権利行使によるロイヤリティ収入の確保等、知的所有権の正当な権利者の利益を確保することができる。
【0073】
〔実施の形態13〕
本実施の形態は、本発明を実施しうる表示モジュールの一形態として、本発明を液晶表示モジュールに実施した例を図17に示す。図17(A)は、製品として完成した液晶表示モジュールの上面図であり、図17(B)は、その上面図をA−A’で切断した断面図である。なお、図17(A)、(B)に示すEL表示モジュールにおいて、図1と同じ符号を付した部分は、図1の説明を参照すれば良い。ここでは、必要箇所に新たな符号を付して説明することとする。
【0074】
まず、図1に示すアクティブマトリクス基板を用意する。アクティブマトリクス基板は、知的所有権の権利者、知的所有権の被許諾者もしくは製造受託者が製造する。そして、アクティブマトリクス基板の製品受取者は、少なくとも画素部102の上に液晶素子を設ける。液晶素子とは、液晶の光学的変調作用により光の透過または非透過を制御する素子であり、一対の電極及びその間に挟持された液晶で構成される。
【0075】
即ち、知的所有権の権利者、知的所有権の被許諾者もしくは製造受託者が製造したアクティブマトリクス基板の受取者は、アクティブマトリクス基板に対してさらに製造プロセスを加え、図17に示す液晶表示モジュールを完成させ、販売する。受取者が加えうる製造プロセスの具体的な例としては、アクティブマトリクス基板上に配向膜30を設け、予め用意された対向基板31に対向電極32を設け、シール材33を用いて対向基板31とアクティブマトリクス基板を貼り合わせた後、その間に液晶34を注入して液晶セルを形成する。さらに、異方性導電膜35を用いてFPC(フレキシブルプリントサーキット)36を接着して外部端子とすれば良い。勿論、ここで説明した具体例はあくまで一例であり、本発明を実施しうる液晶表示モジュールの構成を限定するものではない。
【0076】
以上、本実施の形態に示した液晶表示モジュールは、実施の形態1〜11に示したいずれの事業形態における製造の際にも、本発明の製品管理方法を実施して個々の液晶表示モジュールにマーキングを施すことにより、当該液晶表示モジュールに係る知的所有権の帰属が明確になり、権利行使によるロイヤリティ収入の確保等、知的所有権の正当な権利者の利益を確保することができる。
【0077】
〔実施の形態14〕
本実施の形態は、本発明を実施しうる半導体集積回路の一形態として、本発明をEL半導体集積回路に実施した例を図22に示す。図22(A)は、製品として完成したEL半導体集積回路の上面図であり、図22(B)は、その上面図をA−A’で切断した断面図である。なお、図22(A)、(B)に示すEL半導体集積回路において、図18と同じ符号を付した部分は、図18の説明を参照すれば良い。ここでは、必要箇所に新たな符号を付して説明することとする。
【0078】
まず、図18に示すロジック基板を用意する。ロジック基板は、知的所有権の権利者、知的所有権の被許諾者もしくは製造受託者が製造する。そして、これらロジック基板の製造者またはロジック基板の製品受取者は、ロジック基板上に第1保護膜2220、第2保護膜2221、カバー材2222を設け、さらに異方性導電膜2223を用いてFPC(フレキシブルプリントサーキット)2224を接着して外部端子とすれば良い。勿論、ここで説明した具体例はあくまで一例であり、本発明を実施しうるEL半導体集積回路の構成を限定するものではない。
【0079】
即ち、知的所有権の権利者、知的所有権の被許諾者もしくは製造受託者が製造したロジック基板は、最終的に図22に示す半導体集積回路となって販売される。なお、第1保護膜2220としては、窒化シリコン膜等の水分や酸素に対するバリア性の高い無機絶縁膜を用いれば良い。また、第2保護膜2221としては、紫外線硬化樹脂、エポキシ樹脂その他の樹脂膜を設けることが好ましく、こうすることによりその上に設けるカバー材2222の接着剤を兼ねることもできる。第2保護膜2221としては、可撓性を有するプラスチックフィルムを設けたり、単にセラミック材を設けることができる。なお、プラスチックフィルムは、窒化シリコン膜等の無機絶縁膜で表面を覆い、水分や酸素を透過しないようにしておくことが望ましい。
【0080】
以上、本実施の形態に示した半導体集積回路は、実施の形態1〜11に示したいずれの事業形態における製造の際にも、本発明の製品管理方法を実施して個々の半導体集積回路にマーキングを施すことにより、当該半導体集積回路に係る知的所有権の帰属が明確になり、権利行使によるロイヤリティ収入の確保等、知的所有権の正当な権利者の利益を確保することができる。
【0081】
【発明の効果】
本発明の効果は、表示モジュールまたは半導体集積回路を構成するトランジスタの作製過程において、該トランジスタを構成する薄膜のいずれか一で文字、図形、記号もしくは数字又はこれらの結合を形成し、前記文字、図形、記号もしくは数字又はこれらの結合の表示により前記表示モジュールまたは半導体集積回路に係る知的所有権の帰属を明確にすることである。即ち知的所有権の権利者、知的所有権の許諾を受けた者または知的所有権に関する責任を負う者を明確にすることである。そして、知的所有権の帰属を明確にすることにより、知的所有権の正当な権利者の利益を確保することができる。
【図面の簡単な説明】
【図1】 マーキングを施したアクティブマトリクス基板を示す図。
【図2】 マーキングを施したアクティブマトリクス基板を示す図。
【図3】 マーキングを施したアクティブマトリクス基板を示す図。
【図4】 マーキングを施したアクティブマトリクス基板を示す図。
【図5】 本発明を実施しうる事業形態を示す図。
【図6】 本発明を実施しうる事業形態を示す図。
【図7】 本発明を実施しうる事業形態を示す図。
【図8】 本発明を実施しうる事業形態を示す図。
【図9】 本発明を実施しうる事業形態を示す図。
【図10】 本発明を実施しうる事業形態を示す図。
【図11】 本発明を実施しうる事業形態を示す図。
【図12】 本発明を実施しうる事業形態を示す図。
【図13】 本発明を実施しうる事業形態を示す図。
【図14】 本発明を実施しうる事業形態を示す図。
【図15】 本発明を実施しうる事業形態を示す図。
【図16】 本発明を実施したEL表示モジュールを示す図。
【図17】 本発明を実施した液晶表示モジュールを示す図。
【図18】 マーキングを施したロジック基板を示す図。
【図19】 マーキングを施したロジック基板を示す図。
【図20】 マーキングを施したロジック基板を示す図。
【図21】 マーキングを施したロジック基板を示す図。
【図22】 本発明を実施した半導体集積回路を示す図。

Claims (3)

  1. 基板上に薄膜を用いて形成されたトランジスタを集積化してなる回路を含む表示モジュールを用いた製品の製品管理方法であって、
    前記薄膜トランジスタの作製過程において、前記トランジスタを構成する薄膜を用い、
    且つ特定の元素又は特定の物質を含ませ、且つ文字、図形、記号若しくは数字又はこれらの結合からなるマーキングを形成することにより、前記表示モジュールに係る知的所有権の帰属を表示した製品を作製し、
    前記マーキングを構成する薄膜の特徴を分析することにより、前記知的所有権の帰属を判断し、
    前記薄膜の特徴を分析する方法はSIMSであり、
    前記SIMSを用いて前記製品のマーキングに特定の元素又は特定の物質が含まれるか否かを分析することを特徴とする製品管理方法。
  2. 基板上に薄膜を用いて形成されたトランジスタを集積化してなる回路を含む半導体集積回路を用いた製品の製品管理方法であって、
    前記薄膜トランジスタの作製過程において、前記トランジスタを構成する薄膜を用い、
    且つ特定の元素又は特定の物質を含ませ、且つ文字、図形、記号若しくは数字又はこれらの結合からなるマーキングを形成することにより、前記半導体集積回路に係る知的所有権の帰属を表示した製品を作製し、
    前記マーキングを構成する薄膜の特徴を分析することにより、前記知的所有権の帰属を判断し、
    前記薄膜の特徴を分析する方法はSIMSであり、
    前記SIMSを用いて前記製品のマーキングに特定の元素又は特定の物質が含まれるか否かを分析することを特徴とする製品管理方法。
  3. 請求項又は請求項において、
    前記マーキングには特許権、実用新案権、意匠権、著作権または回路配置利用権の帰属が表示されることを特徴とする製品管理方法。
JP2003169828A 2002-06-04 2003-06-13 製品管理方法 Expired - Fee Related JP4545395B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003169828A JP4545395B2 (ja) 2002-06-04 2003-06-13 製品管理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002163297 2002-06-04
JP2002169819 2002-06-11
JP2003169828A JP4545395B2 (ja) 2002-06-04 2003-06-13 製品管理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003153949A Division JP3976092B2 (ja) 2002-06-04 2003-05-30 製品管理方法、製品管理を行うためのプログラムおよびそのプログラムを記録した記録媒体

Publications (3)

Publication Number Publication Date
JP2004072087A JP2004072087A (ja) 2004-03-04
JP2004072087A5 JP2004072087A5 (ja) 2006-06-22
JP4545395B2 true JP4545395B2 (ja) 2010-09-15

Family

ID=32034050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003169828A Expired - Fee Related JP4545395B2 (ja) 2002-06-04 2003-06-13 製品管理方法

Country Status (1)

Country Link
JP (1) JP4545395B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5993910B2 (ja) * 2014-09-01 2016-09-14 有限会社 ナプラ 3次元積層配線基板、電子機器、情報処理システム、及び、情報通信システム
US9924592B2 (en) 2016-08-18 2018-03-20 Napra Co., Ltd. Three-dimensional laminated circuit board, electronic device, information processing system, and information network system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043197A (ja) * 2000-07-28 2002-02-08 Daido Steel Co Ltd 薄膜積層素子及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734183B2 (ja) * 1990-07-19 1998-03-30 日本電気株式会社 液晶表示素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043197A (ja) * 2000-07-28 2002-02-08 Daido Steel Co Ltd 薄膜積層素子及びその製造方法

Also Published As

Publication number Publication date
JP2004072087A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
US6792333B2 (en) Product management method, program for performing product management, and storage medium having recorded the program therein
DE112013003937B4 (de) Flexible Anzeigen
CN114341875A (zh) 基于单个地址的多地址填充
CN107112349A (zh) 具有经倒角的偏光层的柔性显示装置
US20010049606A1 (en) Online collectible authentication and ownership system
US20060190917A1 (en) System and process for manufacturing application specific printable circuits (ASPC'S) and other custom electronic devices
JPWO2009087706A1 (ja) 表示装置
JP2011018326A (ja) 導電板及びそれを用いたタッチパネル
JP3976092B2 (ja) 製品管理方法、製品管理を行うためのプログラムおよびそのプログラムを記録した記録媒体
JP5527927B2 (ja) フィルム−チップ複合体とこれを含む表示装置
JP4545395B2 (ja) 製品管理方法
US8314916B2 (en) Display device and manufacturing method thereof
JP2003310979A (ja) 遊技制御基板
Dugan Journalism ethics and the independent journalist
KR20040058840A (ko) 액정표시장치용 어레이기판과 그 제조방법
JPH10225565A (ja) パチンコ台遊技機のrom差替え発見idシール及び管理idシール
JP2003285581A (ja) 電子パスポート
CN207589260U (zh) Pcb板
JP2005062628A (ja) ディスプレイモジュールおよび電子機器
JP2007101574A (ja) 管理用ラベル
JPH0416835B2 (ja)
JP2007052379A (ja) 登記識別情報保護シール、登記識別情報保護シール使用履歴書、登記識別情報保護シール使用履歴書綴り及び登記識別情報保護シール印刷システム
TWI226021B (en) An integrated validation system methodology to prevent products and/or documents from counterfeit
JP4591127B2 (ja) 文書に関する情報識別管理システム
Fixler et al. Nanoscale Imaging, Sensing, and Actuation for Biomedical Applications XX

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees