JP4543894B2 - エピタキシャルウエハを作製する方法 - Google Patents

エピタキシャルウエハを作製する方法 Download PDF

Info

Publication number
JP4543894B2
JP4543894B2 JP2004333400A JP2004333400A JP4543894B2 JP 4543894 B2 JP4543894 B2 JP 4543894B2 JP 2004333400 A JP2004333400 A JP 2004333400A JP 2004333400 A JP2004333400 A JP 2004333400A JP 4543894 B2 JP4543894 B2 JP 4543894B2
Authority
JP
Japan
Prior art keywords
gallium nitride
based semiconductor
film
substrate
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004333400A
Other languages
English (en)
Other versions
JP2006147714A (ja
Inventor
祐介 善積
勝史 秋田
陽一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004333400A priority Critical patent/JP4543894B2/ja
Publication of JP2006147714A publication Critical patent/JP2006147714A/ja
Application granted granted Critical
Publication of JP4543894B2 publication Critical patent/JP4543894B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、エピタキシャルウエハ、エピタキシャルウエハを作製する方法およびIII族窒化物半導体素子に関する。
特許文献1には、10cm−2以下の低転位のGaN単結晶を製造する方法が記載されている。この方法では、気相成長の成長表面が平面でなく、三次元的なファセット構造を持つようにGaN単結晶厚膜を成長する。ファセット構造を保ったまま成長させることにより単結晶窒化ガリウムが成長される。その後、単結晶GaN基板を形成するために、機械的な加工により単結晶GaN基板に平坦にし、さらに加工表面の研磨により単結晶GaN基板の鏡面を得る。この単結晶GaN基板は、成長面に対してほぼ垂直に線状の多数の高転位領域を有しており、その線状欠陥領域の密度が10cm−2以下である。
特許文献2には、単結晶窒化ガリウム基板およびその成長方法が記載されている。下地基板の上に規則的な絶縁膜のパターンを設ける。この基板上にファセットよりなるピットを形成すると共に、該ピットを維持しながらGaNをファセット成長する。ファセット成長により、ファセット面よりなるピット底部に高転位領域が形成される一方で、該領域へ転位を集めてその周囲に低転位領域が形成される。この結晶を用いて窒化ガリウムウエハを得る。
特許文献3には、寿命の長い窒化物半導体レーザダイオードが記載されている。レーザダイオードは、窒化物半導体基板とその上に形成された複数の窒化物半導体層より成る。基板は、規則的に配置されたドット状の高転位領域と該高転位領域を除いた領域である低転位領域とを有する。窒化物半導体層はストライプ状のレーザ光導波領域を構成する。レーザ光導波領域は低転位領域上に設けられており、周期的に並ぶ複数の転位集中領域と平行または垂直である。レーザ光導波領域と最近接の高転位領域との間隔は30マイクロメートル以上である。
特許文献4には、高密度欠陥領域を周期的に有する窒化ガリウム基板を利用した窒化物系化合物半導体素子及びその作製方法が記載されている。GaN系半導体レーザダイオードは、n型GaN基板上に半導体領域を備え、この半導体領域は、n型GaN層、n型AlGaNクラッド層、活性層、Mgドープp型GaN光導波層、p型AlGaNクラッド層、及びp型GaNコンタクト層を含む。GaN基板の高密度欠陥領域のコア部には、直径50マイクロメートルの貫通孔32が設けられ、高抵抗層34、例えばSiO2層又はSiN層で埋め込まれている。n領域用電極は、貫通孔間に位置する。高抵抗層が発光領域を挟み電流ブロック層として作用して、注入された電流を発光領域に閉じ込める。
特開2001−102307号公報 特開2003−165799号公報 特開2004−146420号公報 特開2003−229623号公報
特許文献3に記載されたレーザダイオードでは、キャリアの再結合により光を発生するレーザ光導波領域は、GaN基板の表面の限定されたエリア上に設けられている。また、特許文献4に記載されたレーザダイオードでは、キャリアの再結合により光を発生する発光領域は、GaN基板の表面の限定されたエリア上に設けられている。なぜなら、これらのレーザダイオードに用いられているGaN基板では、高転位エリアおよび高密度欠陥エリアは周期的に配列されているからである。また、レーザ光導波領域および発光領域は、作製されたレーザダイオードの半導体領域の表面に現れる転位集中エリアまたは高密度欠陥エリアの位置を避けて配置されている。基板表面における転位集中エリアまたは高密度欠陥エリアの数は、基板表面における転位集中エリアまたは高密度欠陥エリアの数と実質的に同じである。
利用可能な窒化ガリウム基板は、高転位エリアと該高転位エリアを囲む低転位エリアを有している。また、高転位エリアが規則的に配列された基板だけでなく、高転位エリアが不規則に分布する基板もある。つまり、望まれていることは、窒化ガリウム膜の表面における高転位エリアの数を、窒化ガリウム基板の表面の高転位エリアの数よりも減らすことである。
本発明は、上記の事項を鑑みて為されたものであり、窒化ガリウム基板の表面の高転位エリアの数よりも少ない高転位エリアを表面に有する窒化ガリウム膜を含むエピタキシャルウエハおよびIII族窒化物半導体素子を提供することを目的とし、またこのエピタキシャルウエハを作製する方法を提供することを目的とする。
本発明の一側面によれば、エピタキシャルウエハは、(a)複数の高欠陥エリアおよび該高欠陥エリアを囲む低欠陥エリアを含む主面を有するIII族窒化物基板と、(b)前記III族窒化物基板の主面上に設けられボイドを有する窒化ガリウム系半導体領域とを備え、前記III族窒化物基板の前記高欠陥エリアにおける欠陥密度は前記低欠陥エリアの欠陥密度より大きく、前記ボイドは、前記III族窒化物基板の前記高欠陥エリアのいずれかのエリア上に位置している。
このエピタキシャルウエハでは、ボイドがIII族窒化物基板の高欠陥エリアのいずれかの上に位置するので、該ボイドは、高欠陥エリアからの欠陥の少なくとも一部が窒化ガリウム系半導体領域を伝搬することを阻止できる。
本発明の別の側面によれば、エピタキシャルウエハは、(a)複数の高欠陥エリアおよび該高欠陥エリアを囲む低欠陥エリアを含む主面を有するIII族窒化物基板と、(b)前記III族窒化物基板の主面上に設けられた窒化ガリウム系半導体領域とを備え、前記III族窒化物基板の前記高欠陥エリアにおける欠陥密度は前記III族窒化物基板の前記低欠陥エリアの欠陥密度より大きく、前記III族窒化物基板の前記高欠陥エリアは前記主面において欠陥エリア面密度D(S)で分布しており、前記窒化ガリウム系半導体領域の表面は、複数の高欠陥エリアおよび該高欠陥エリアを囲む低欠陥エリアを含んでおり、前記窒化ガリウム系半導体領域の前記高欠陥エリアは前記表面において欠陥エリア面密度D(E)で分布しており、前記欠陥エリア面密度D(E)は前記欠陥エリア面密度D(S)より小さく、前記窒化ガリウム系半導体領域の前記高欠陥エリアの各々は、前記III族窒化物基板の前記高欠陥エリアのいずれかのエリア上に位置している。
このエピタキシャルウエハによれば、窒化ガリウム膜の表面における高転位エリアの数を、窒化ガリウム基板の表面の高転位エリアの数よりも少ない。
本発明に係るエピタキシャルウエハでは、前記窒化ガリウム系半導体領域は該ボイドにおいて終端する複数の貫通転位を含む。このエピタキシャルウエハによれば、III族窒化物基板の高欠陥エリアに関連する貫通転位をボイドを用いて終端できる。
本発明に係るエピタキシャルウエハでは、前記窒化ガリウム系半導体領域は、前記III族窒化物基板上に設けられた第1の窒化ガリウム系半導体層と、前記第1の窒化ガリウム系半導体層上に設けられた第2の窒化ガリウム系半導体層とを含み、前記ボイドは、前記第1の窒化ガリウム系半導体層と前記第2の窒化ガリウム系半導体層との接合領域に位置している。
このエピタキシャルウエハによれば、第1の窒化ガリウム系半導体層はピットを提供すると共に、第2の窒化ガリウム系半導体層は、該ピットを埋めること無く該ピットを利用してボイドを形成する。
本発明に係るエピタキシャルウエハは、前記と前記III族窒化物基板との間に設けられたAlGaN層を含み、前記III族窒化物基板はGaNから成り、前記窒化ガリウム系半導体領域はGaNから成る。
AlGaNは、III族窒化物基板の表面上だけでなくこの表面上に付着している汚染物質上にも成長して、AlGaN膜の表面は平坦になる。これ故に、このエピタキシャルウエハによれば、AlGaN膜の平坦な表面上に設けられた窒化ガリウム膜を含むことができる。
本発明の更なる別の側面は、エピタキシャルウエハを作製する方法である。この方法は、(a)III族窒化物基板上にAlGaN膜を成長する工程と、(b)前記AlGaN膜の成長の後に、窒化ガリウム系半導体を前記III族窒化物基板の主面上に堆積して、複数のピットを有する表面を持つ第1の窒化ガリウム系半導体膜を形成する工程と、(c)前記第1の窒化ガリウム系半導体膜上に第2の窒化ガリウム系半導体膜を成長して、前記ピットを用いて前記第1の窒化ガリウム系半導体膜と前記第2の窒化ガリウム系半導体膜との接合領域にボイドを形成する工程とを備え、前記第1の窒化ガリウム系半導体膜はGaNから成り、前記III族窒化物基板の前記主面は、複数の高欠陥エリアおよび該高欠陥エリアを囲む低欠陥エリアを含んでおり、前記高欠陥エリアは前記低欠陥エリア内に分布しており、前記窒化ガリウム系半導体領域の前記ボイドの各々は、前記III族窒化物基板の前記高欠陥エリアのいずれか一つと対応している。前記III族窒化物基板の前記高欠陥エリアにおける欠陥密度は前記III族窒化物基板の前記低欠陥エリアの欠陥密度より大きく、前記高欠陥エリアのうちのいずれかから前記第1の窒化ガリウム系半導体膜内を伸びる複数の貫通転位の少なくとも一部は、該対応するボイドにおいて終端し、前記第1の窒化ガリウム系半導体膜はGaN膜であり、このGaN膜の成長では、成長温度が摂氏1100度未満であり、III族原料濃度に対するV族原料濃度のモル比(V族原料モル濃度/III族原料モル濃度)が4000未満であり、成長速度が3μm/h未満である。
ピットは、III族窒化物基板の高欠陥エリアからの転位に起因して第1の窒化ガリウム系半導体膜の表面に形成される。ピットを用いて第1の窒化ガリウム系半導体膜と第2の窒化ガリウム系半導体膜との接合領域にボイドを形成できる。
本発明に係る方法では、前記第1の窒化ガリウム系半導体膜内を前記高欠陥エリアのうちのいずれかから伸びる複数の貫通転位の少なくとも一部は、該対応するボイドにおいて終端する。ボイドによって終端された貫通転位は、第1の窒化ガリウム系半導体膜に伸びていかない。
本発明に係る方法では、前記第1の窒化ガリウム系半導体膜はGaN膜であり、前記GaN膜の成長では、成長温度が摂氏1100度未満であり、[V族原料モル濃度]/[III族原料モル濃度]が4000未満であり、成長速度が3μm/h未満である。この条件によれば、高転位エリアに起因して第1の窒化ガリウム系半導体膜の表面にピットが形成されやすい。
本発明に係る方法では、前記第2の窒化ガリウム系半導体膜はGaN膜であり、前記GaN膜の成長では、成長温度が摂氏1100度以上であり、[V族原料モル濃度]/[III族原料モル濃度]が4000以上であり、成長速度が3μm/h以上である。この条件によれば、第1の窒化ガリウム系半導体膜の成長条件に比べて、横方向の成長速度が大きくできるので、ピットを埋めることなくボイドを形成しやすい。
本発明に係る方法では、前記第1の窒化ガリウム系半導体膜の成長に先だって、前記III族窒化物基板上にAlGaN膜を成長する工程をさらに備え、前記第1の窒化ガリウム系半導体膜はGaNから成る。
この方法によれば、AlGaNは、III族窒化物基板の表面上だけでなくこの表面上に付着している汚染物質上にも成長して、AlGaN膜の表面は平坦になる。これ故に、窒化ガリウム膜の成長にために好適な下地を提供できる。
本発明の更なる別の側面は、III族窒化物半導体素子である。III族窒化物半導体素子は、(a)複数の高欠陥エリアおよび該高欠陥エリアを囲む低欠陥エリアを含む主面を有するIII族窒化物基板と、(b)前記III族窒化物基板の主面上に設けられボイドを含む窒化ガリウム系半導体領域と、(c)前記窒化ガリウム系半導体領域上に設けられた第1の電極と、(d)前記III族窒化物基板の前記主面の反対側の裏面上に設けられた第2の電極とを備え、前記III族窒化物支持基体の前記高欠陥エリアにおける欠陥密度は前記低欠陥エリアの欠陥密度より大きく、前記ボイドは、前記III族窒化物支持基体の前記高欠陥エリアのいずれかのエリア上に位置している。
このIII族窒化物半導体素子では、ボイドがIII族窒化物支持基体の高欠陥エリアのいずれかの上に位置するので、該ボイドは、高欠陥エリアからの欠陥の少なくとも一部が窒化ガリウム系半導体領域を伝搬することを阻止できる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、窒化ガリウム基板の表面の高転位エリアの数よりも少ない高転位エリアを表面に有する窒化ガリウム膜を含むエピタキシャルウエハおよびIII族窒化物半導体素子が提供される。また、本発明によれば、窒化ガリウム基板の表面の転位の数より少ない転位の数を有する窒化ガリウム膜を含むエピタキシャルウエハを作製する方法が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のエピタキシャルウエハおよびエピタキシャルウエハを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施の形態)
図1は、エピタキシャルウエハを作製する方法を説明する図面である。図2(A)、図2(B)および図2(C)は、エピタキシャルウエハを作製する方法を説明する図面である。図1を参照すると、準備された窒化ガリウム基板15といったIII族窒化物基板が成膜装置11のサセプタ13上に置かれている。III族窒化物基板としてはAlGa1−XN(0≦X≦1)基板を使用できる。引き続く説明では、III族窒化物基板として、窒化ガリウム基板15を参照しながら行われる。成膜装置11としては、例えば、有機金属気相成長装置を使用できる。
破線BOXで示されたIII族窒化物基板の一部が、図1の破線CIRCLE内に拡大されている。III族窒化物半導体素子のための窒化ガリウム基板15は、破線CIRCLEに示されるような構造を有する。窒化ガリウム基板15の主面15aには、後の工程においてIII族窒化物が堆積される。破線CIRCLEを参照すると、窒化ガリウム(GaN)基板15における高転位領域15cおよび低転位領域15dの一配置が示されている。高転位領域15cの各々は低転位領域15dに囲まれており、窒化ガリウム基板15の主面15aから裏面15bへ伸びている。窒化ガリウム基板15の主面15aは、比較的大きい貫通転位密度を有しており高転位領域15cが現れた高転位エリア15eと、比較的小さい貫通転位密度を有しており低転位領域15dが現れた低転位エリア15fとを有する。高転位領域15cは低転位領域15dに囲まれているので、主面15aにおいて、高転位エリア15eは、低転位エリア15f内にドット状に分布している。窒化ガリウム基板15の高転位エリア15eにおける欠陥密度は低転位エリア15fの欠陥密度より大きい。高転位領域15cにおいて、多数の貫通転位は窒化ガリウム基板15の主面15aから裏面15bへ伸びている。窒化ガリウム基板15の高転位エリアは主面15aにおいて欠陥エリア面密度D(S)で分布している。
窒化ガリウム基板15では、全体として貫通転位密度は、例えば1×10cm−2以下である。例えば、高転位領域15cは、窒化ガリウム基板15において不規則(ランダム)に配置されていている。基板15の主面15aにおける高転位領域15cの転位エリア面密度D(H)は、例えば100個/cm以上1×10個/cm以下である。また、窒化ガリウム基板15の主面15aの面積に占める高転位エリア15eの表面積の割合は、例えば1パーセント以下である。高転位領域15cにおける転位密度は、例えば3×10cm−2以下であり、低転位領域14dにおける転位密度は、例えば5×10cm−2以下である。この窒化ガリウム基板15の転位密度が小さいので、その上に成長されるエピタキシャル層中の転位が減少する。
図2(A)を参照すると、窒化ガリウム基板15の主面15aに高欠陥エリア15e(例示的に25個の高欠陥エリア)がドットにより示されている。図2(B)を参照すると、窒化ガリウム基板15上に窒化ガリウム膜17が本実施の形態に係る条件で堆積されている。GaN膜17の表面17aには、ピット面密度D(P)でピット21が形成される。個々のピット21は、図示されていないが複数のファセットからなり、またGaN基板15の主面15aの高欠陥エリア15eと対応している。また、図2(C)を参照すると、図2(A)に示された窒化ガリウム基板15上に、GaN膜19およびGaN膜17が堆積されている。GaN膜19は、高転位領域と、高転位領域の各々を囲む低転位領域とを含む。GaN膜19の高転位領域は、窒化ガリウム基板15の主面15aの高欠陥エリア15eに対応している。また、GaN膜19の高転位領域のいくつかでは、GaN膜19の表面19aにピット23が形成される。ピット23は、ピット21と同様に複数のファセットからなる。
図2(C)に示されているように、エピタキシャルウエハE1は、窒化ガリウム基板15と、窒化ガリウム系半導体領域27とを含む。窒化ガリウム系半導体領域27の高欠陥エリア27bは該表面27aにおいて欠陥エリア面密度D(E)で分布している。また、高欠陥エリア27bのいくつかにはピット23が形成されている。欠陥エリア面密度D(E)は欠陥エリア面密度D(S)より小さい。窒化ガリウム系半導体領域27の高欠陥エリア27bは、窒化ガリウム基板15の高転位エリア15eに関連づけられている。このエピタキシャルウエハによれば、窒化ガリウム系半導体領域27の表面27aにおける高転位エリアの数を、窒化ガリウム基板15の主面15aの高転位エリアの数よりも少ない。
図2(C)を参照すると、GaN半導体領域27中のボイド25が欠陥エリア面密度D(E)を低減させている。貫通転位群30aがボイド25まで伸びているが、窒化ガリウム膜19の表面には到達していない。一方、貫通転位群30bが、窒化ガリウム膜19の表面には到達して、ピット23を形成している。また、貫通転位群30cが、窒化ガリウム膜19の表面には到達して、高転位エリアを形成している。
また、窒化ガリウム膜17の成長に先立って、窒化ガリウム基板15の主面15a上にAlGa1−XN膜(0<X≦1)29を成長することが好ましい。AlGaNは、窒化ガリウム基板17の表面17a上だけでなくこの表面17a上に付着している汚染物質上にも成長して、AlGaN膜29の表面29aは良好なモフォロジを示す。これ故に、窒化ガリウム膜17の成長のために好適な下地を提供できる。
図3(A)は、窒化ガリウム基板の一断面を示す拡大図であり、図3(B)は窒化ガリウム基板とこの基板上の窒化ガリウム膜との一断面を示す拡大図であり、図3(C)は窒化ガリウム基板とこの基板上の窒化ガリウム半導体領域との一断面を示す拡大図である。図3(A)を参照すると、既に説明したように、代表的な2つの高欠陥エリア15eおよび該高欠陥エリア15eを囲む低欠陥エリア15fが示されている。高欠陥エリア15eには、多数の貫通転位31が伸びている。低欠陥エリア15fにも、いくつかの貫通転位31が伸びている。図3(B)を参照すると、窒化ガリウム基板15上には、窒化ガリウム膜17が設けられている。窒化ガリウム膜17の表面17aには、一方の高欠陥エリア15eに対応してピット21が形成されている。ピット21のファセット面には、高欠陥エリア15eの貫通転位31が到達している。一方、低欠陥エリア15fの貫通転位31は、窒化ガリウム膜17中を伸びている。図3(C)を参照すると、窒化ガリウム膜17上に、窒化ガリウム膜19が設けられている。窒化ガリウム系半導体領域33にはボイド35が形成されている。ボイド35は、窒化ガリウム基板15の高欠陥エリア15eのいずれか一つに関連しており、窒化ガリウム膜19の各高欠陥エリア19eは窒化ガリウム基板15の高欠陥エリア15eの一つに関連づけられている。また、図3(C)に示されるように、窒化ガリウム基板15の高欠陥エリア15e上に形成されたボイド35は、高欠陥エリア15eの欠陥が窒化ガリウム膜19に伝搬することを阻止している。
窒化ガリウム膜17の膜厚が2μm以上であれば、ピット21の直径が高欠陥エリア15eの直径よりも大きくなり、貫通転位31の伝播を効率良く阻止できるという利点がある。窒化ガリウム膜19の膜厚が2μm以上であれば、ピット21の上部を効率良く繋げることが可能であり、効率良くボイド35を形成できるという利点がある。
窒化ガリウム系半導体領域33内のボイド35は、窒化ガリウム半導体層17と窒化ガリウム系半導体層19との接合を横切って位置している。窒化ガリウム半導体層17はピット21を提供すると共に、窒化ガリウム半導体層19は、該ピット21を埋めること無く該ピット21の成長を阻止してボイド35を形成する。
(実施例1)
トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、アンモニアを用いる有機金属気相成長法により窒化ガリウム系半導体領域を成長し、高欠陥エリアの分布を調べる。GaN(0001)基板を有機金属気相成長装置のサセプタ上に配置し、炉内圧力を101kPaにコントロールしながら炉内にアンモニア(NH)と水素(H)を導入し、摂氏1050度の基板温度でGaN基板の表面に10分間の予備クリーニングを行う。次いで、装置内圧力を101kPaに保持したまま、摂氏1050度の基板温度で、トリメチルガリウム、トリメチルアルミニウム、アンモニアを導入して、厚さ50nmのn型Al0.12Ga0.88N膜を成長する。その後、基板温度が摂氏1050度、装置内圧力が101kPa、[V族原料のモル濃度]/[III族原料のモル濃度]が1000であり成長速度が2μm/hである条件で、2000nmの厚さのn型GaN膜を成長する。試料を装置から取り出して、GaN膜の表面を微分干渉顕微鏡で観測すると、径0.5μm以上5μm以下のピットが5×10cm−2の密度で該表面に存在する。試料を装置に戻す。摂氏1130度の基板温度、装置内圧力を101kPa、[V族原料のモル濃度]/[III族原料のモル濃度]が4000であり成長速度が9μm/hである条件で5000nmの厚さのn型GaN膜を成長する。再び試料を装置から取り出して、GaN膜の表面を微分干渉顕微鏡で観測すると、径0.5μm以上5μm以下のピットが1×10cm−2の密度で表面に存在する。
上記の試料を再び装置に戻し、基板温度を摂氏800度に上げ、トリメチルガリウム、トリメチルインジウム、アンモニアを導入して、厚さ60nmのIn0.13Ga0.87N膜を成長する。その後、試料を炉内から取り出し、走査型電子顕微鏡により表面を観察する。InGaN膜表面では、貫通転位上に直径200nm以下のV状ピットが形成されるため、貫通転位の分布を調べることが可能である。上記ボイドを形成した試料の高欠陥エリア上部において、V状ピットの密度は5×10cm−2以下である。
(第2の実施の形態)
図4(A)、図4(B)、図4(C)および図4(D)は、エピタキシャルウエハおよび窒化物半導体素子を作製する方法を説明するための図面である。図4(A)に示されるように、III族窒化物基板41の主面41a上に窒化ガリウム系半導体を堆積して、窒化ガリウム系半導体膜43を形成する。窒化ガリウム系半導体膜43の表面43aには、複数のピット45が形成されている。III族窒化物基板41は図1に示された構造を有する。
III族窒化物基板41としては、GaN基板であることができる。窒化ガリウム系半導体膜43はGaN膜であることができる。GaN膜の表面のピット45は、GaN基板の高欠陥エリア41e上に形成されている。好適な実施例のGaN膜の成長では、成長温度が摂氏1100度未満であり、[V族原料のモル濃度]/[III族原料のモル濃度]が4000未満であり、成長速度が3μm/h未満である。この条件によれば、窒化ガリウム膜43の表面にピットが形成されやすい。
必要な場合には、窒化ガリウム系半導体膜43の成長に先だって、基板41上にAlGaN膜47を成長する。AlGaN膜47は、窒化ガリウム膜43の成長にために好適な下地を提供できる。
図4(B)に示されるように、窒化ガリウム系半導体膜43上に窒化ガリウム系半導体膜49を成長して、ピット45を用いて窒化ガリウム系半導体膜43と窒化ガリウム系半導体膜49との接合領域51にボイド53を形成する。この結果、エピタキシャル基板E2が提供される。
III族窒化物基板41の高欠陥エリア41eからの転位57に起因して窒化ガリウム系半導体膜43の表面43aに形成されたピットを用いて、窒化ガリウム系半導体膜43と窒化ガリウム系半導体膜49との接合領域51にボイド53を形成できる。基板41の高欠陥エリア41eからの貫通転位57の一部は、該対応するボイド53において終端する。ボイド53を形成することによって、複数の貫通転位57を含む高転位領域の成長を停止させることができる。
窒化ガリウム系半導体膜49はGaN膜であることができる。好適な実施例のGaN膜の成長では、成長温度が摂氏1100度以上であり、[V族原料のモル濃度]/[III族原料のモル濃度]が4000以上であり、成長速度が3μm/h以上である。この条件によれば、窒化ガリウム系半導体膜43の成長条件に比べて、窒化ガリウム系半導体膜49の横方向の成長速度が大きくできる。これ故に、ピットを用いてボイドを形成するために好適である。
図4(C)に示されるように、引き続いて、窒化ガリウム系半導体領域を形成する。窒化ガリウム膜45上には、量子井戸構造を有する活性領域69、p型窒化ガリウム系半導体膜71およびp型コンタクト膜73を順に成長する。活性領域69は井戸層69aおよび障壁層69bを含む。この結果、エピタキシャル基板E3が提供される。エピタキシャル基板E3では、基板の高転位エリアに起因してp型コンタクト層73の表面に現れる高欠陥エリアの数が減少している。つまり、活性領域69を横切る貫通転位の数が少なくなっている。
図4(D)に示されるように、アノードのための第1の電極膜75をp型コンタクト層73上に形成するとともに、カソードのための第2の電極膜77を基板41の裏面41bに形成する。この結果、基板生産物79が提供される。基板生産物79を切断して、III族窒化物半導体素子の多数のチップを作製する。III族窒化物半導体素子は、III族窒化物支持基体と、この支持基体の主面上に設けられボイドを含む窒化ガリウム系半導体領域と、窒化ガリウム系半導体領域上に設けられた第1の電極と、支持基体の主面上に設けられた第2の電極とを含む。ボイドにより高転位エリアの数が低減される。
(実施例2)
トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、アンモニア、シラン、シクロペンタジエニルマグネシウムを用いた有機金属気相成長法により青色発光ダイオード構造を作製する。実施例1と同様に、予備クリーニングを行うと共に、n型Al0.12Ga0.88N膜を成長する。その後、基板温度を摂氏1050度、圧力101kPaで、成長速度2μm/hで厚さ3000nmのn型GaN膜を成長する。n型GaN膜の表面には、直径10μm以下のピットが形成される。次に、基板温度を摂氏1130度に上昇し、成長速度9μm/hで厚さ2000nmのn型GaN膜を成長する。ピットを覆うように窒化物が周囲から成長して空隙を形成できる。空隙は、GaN基板の表面の高欠陥領域41eと対応しており、高欠陥領域41e上に位置している。基板温度を摂氏800度まで下げ、15nmのInGaN障壁層、3nmのInGaN井戸層からなる6周期の多重量子井戸構造の発光層を成長する。その後、基板温度を摂氏1000度に上昇させ、トリメチルアルミニウム、トリメチルインジウム、アンモニア、シクロペンタジエニルマグネシウムを導入して、厚さ20nmのMgドープAl0.12Ga0.88N層を成長した後、トリメチルインジウム、アンモニア、シクロペンタジエニルマグネシウムを導入して、厚さ50nmのp型GaN層を成長する。GaN基板を有機金属気相成長装置から取り出し、p型GaN層上に半透明アノード電極を形成すると共に、GaN基板の裏面にカソード電極を形成する。こうして作製した青色発光ダイオードに電圧を印加し、電流−電圧特性を測定する。GaN基板に高欠陥領域を含むチップにおいても、電圧−電流特性の理想因子nは1.2となり、貫通転位の影響が大きく現れない。また、青色発光ダイオードのベアチップに連続電流印加を行ったとき、電流値20mAで波長450nmで光出力が6mWである。
(比較例1)
実施例1と同様に、予備クリーニングを行うと共に、n型Al0.12Ga0.88N膜を成長する。その後、基板温度を摂氏1130度、成長速度9μm/hで厚さ5000nmのn型GaN膜を成長する。次に、基板温度を摂氏800度に下げ、60nmのIn0.13Ga0.87N膜を成長する。その後、試料を炉内から取り出し、走査型電子顕微鏡により表面を観察したとき、直径200nm以下のV状ピットの密度は高欠陥エリアの上部において1×10cm−2以上である。
(比較例2)
実施例2と同様に、予備クリーニングを行うと共に、n型Al0.12Ga0.88N膜を成長する。その後、基板温度を摂氏1130度、成長速度9μm/hで厚さ5000nmのn型GaN膜を成長する。次に、基板温度を摂氏800度に下げ、15nmのInGaN障壁膜、3nmのInGaN井戸膜からなる6周期の多重量子井戸構造の発光層を成長する。その後、基板温度を摂氏1000度に上昇させ、トリメチルアルミニウム、トリメチルインジウム、アンモニア、シクロペンタジエニルマグネシウムを導入して、厚さ20nmのMgドープAl0.12Ga0.88N層を成長した後、トリメチルインジウム、アンモニア、シクロペンタジエニルマグネシウムを導入して、厚さ50nmのp型GaN層を成長する。GaN基板を有機金属気相成長装置から取り出し、p型GaN層上に半透明アノード電極を形成すると共に、GaN基板の裏面にカソード電極を形成する。こうして作製した青色発光ダイオードに電圧を印加し、電流−電圧特性を測定する。GaN基板に高欠陥領域を含むチップにおいても、電圧−電流特性の理想因子nは2以上となり、貫通転位の影響が現れている。また、青色発光ダイオードのベアチップに連続電流印加を行ったとき、電流値20mAで波長450nmで光出力が1mWである。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、本実施の形態では半導体発光素子を例示的に説明したけれども、本発明は半導体発光素子に限定されるものではなく、半導体素子は、他の窒化物半導体素子でもよい。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図1は、エピタキシャルウエハを作製する方法を説明する図面である。 図2(A)は、エピタキシャルウエハを作製するための窒化ガリウムウエハを示す図面である。図2(B)は、下側の窒化ガリウム膜を形成する工程を説明する図面である。図2(C)は、上側の窒化ガリウム膜を形成する工程を説明する図面である。 図3(A)は、窒化ガリウム基板の一断面を示す拡大図であり、図3(B)は窒化ガリウム基板とこの基板上の窒化ガリウム膜との一断面を示す拡大図であり、図3(C)は窒化ガリウム基板とこの基板上の窒化ガリウム半導体領域との一断面を示す拡大図である。 図4(A)は、ピットを有する窒化ガリウム系半導体膜を基板上に形成する工程を示す図面である。図4(B)は、ボイドを有する窒化ガリウム系半導体膜を基板上に形成する工程を示す図面である。図4(C)は、残りの窒化ガリウム系半導体膜を形成する工程を示す図面である。図4(D)は、電極を形成する工程を示す図面である。
符号の説明
11…成膜装置、13…サセプタ、15…窒化ガリウム基板、15c…高転位領域、15d…低転位領域、15e…高転位エリア、15f…低転位エリア、D(S)…欠陥エリア面密度、D(P)…ピット面密度、17、19…GaN膜、21…ピット、23…ピット、E1…エピタキシャルウエハ、27…窒化ガリウム系半導体領域、27a…表面、27b…高欠陥エリア、29…AlGaN膜、30a、30b、30c…貫通転位群、31…貫通転位、35…ボイド、41…III族窒化物基板、43…窒化ガリウム系半導体膜、45…ピット、47…AlGaN膜、49…窒化ガリウム系半導体膜、51…接合領域、53…ボイド、E2、E3…エピタキシャル基板、41e…高欠陥エリア、57…貫通転位、69…活性領域、71…p型窒化ガリウム系半導体層、73…p型コンタクト層、75…第1の電極膜、77…第2の電極膜、79…基板生産物

Claims (10)

  1. エピタキシャルウエハを作製する方法であって、
    III族窒化物基板上にAlGaN膜を成長する工程と、
    前記AlGaN膜の成長の後に、窒化ガリウム系半導体を前記III族窒化物基板の主面上に堆積して、複数のピットを有する表面を持つ第1の窒化ガリウム系半導体膜を形成する工程と、
    前記第1の窒化ガリウム系半導体膜上に第2の窒化ガリウム系半導体膜を成長して、前記ピットを用いて前記第1の窒化ガリウム系半導体膜と前記第2の窒化ガリウム系半導体膜との接合領域にボイドを形成する工程と
    を備え、
    前記第1の窒化ガリウム系半導体膜はGaNから成り、
    前記III族窒化物基板の前記主面は、複数の高欠陥エリアおよび該高欠陥エリアを囲む低欠陥エリアを含んでおり、前記高欠陥エリアは前記低欠陥エリア内に分布しており、
    前記ボイドの各々は、前記III族窒化物基板の前記高欠陥エリアのいずれか一つと対応し、
    前記III族窒化物基板の前記高欠陥エリアにおける欠陥密度は前記III族窒化物基板の前記低欠陥エリアの欠陥密度より大きく、
    前記高欠陥エリアのうちのいずれかから前記第1の窒化ガリウム系半導体膜内を伸びる複数の貫通転位の少なくとも一部は、該対応するボイドにおいて終端し、
    前記第1の窒化ガリウム系半導体膜はGaN膜であり、このGaN膜の成長では、成長温度が摂氏1100度未満であり、III族原料濃度に対するV族原料濃度のモル比(V族原料モル濃度/III族原料モル濃度)が4000未満であり、成長速度が3μm/h未満である、ことを特徴とする方法。
  2. 前記第2の窒化ガリウム系半導体膜はGaN膜であり、このGaN膜の成長では、成長温度が摂氏1100度以上であり、III族原料濃度に対するV族原料濃度のモル比(V族原料モル濃度/III族原料モル濃度)が4000以上であり、成長速度が3μm/h以上である、ことを特徴とする請求項1に記載された方法。
  3. 前記高欠陥エリアにおける転位密度は、3×10cm−2以下である、ことを特徴とする請求項1又は請求項2に記載された方法。
  4. 前記低欠陥エリアにおける転位密度は、5×10cm−2以下である、ことを特徴とする請求項1〜請求項3のいずれか一項に記載された方法。
  5. 前記III族窒化物基板の主面において、前記高欠陥エリアは欠陥エリア面密度D(H)で分布しており、
    前記欠陥エリア面密度D(H)は、100個/cm以上1×10個/cm以下であり、
    前記第2の窒化ガリウム系半導体膜における欠陥エリア面密度は前記欠陥エリア面密度D(H)より小さい、ことを特徴とする請求項1〜請求項4のいずれか一項に記載された方法。
  6. 前記III族窒化物基板の主面において、前記高欠陥エリアの表面積の割合は1%以下である、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された方法。
  7. 前記第2の窒化ガリウム系半導体膜の表面にはピットが形成され、
    前記第2の窒化ガリウム系半導体膜のピット密度は、前記第1の窒化ガリウム系半導体膜のピット密度より小さく、
    前記第1及び第2の窒化ガリウム系半導体膜の前記ピット密度は、径0.5μm以上5μm以下のピットにより規定される、ことを特徴とする請求項1〜請求項6のいずれか一項に記載された方法。
  8. 前記第2の窒化ガリウム系半導体膜の厚さは2μm以上である、ことを特徴とする請求項1〜請求項7のいずれか一項に記載された方法。
  9. 前記第1の窒化ガリウム系半導体膜の厚さは2μm以上であり、
    前記第1の窒化ガリウム系半導体膜において、前記ピットの径は前記高欠陥エリアの径より大きい、ことを特徴とする請求項1〜請求項8のいずれか一項に記載された方法。
  10. 前記第2の窒化ガリウム系半導体膜上に窒化ガリウム系半導体領域を形成する工程を更に備える、ことを特徴とする請求項1〜請求項9のいずれか一項に記載された方法。
JP2004333400A 2004-11-17 2004-11-17 エピタキシャルウエハを作製する方法 Expired - Fee Related JP4543894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004333400A JP4543894B2 (ja) 2004-11-17 2004-11-17 エピタキシャルウエハを作製する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004333400A JP4543894B2 (ja) 2004-11-17 2004-11-17 エピタキシャルウエハを作製する方法

Publications (2)

Publication Number Publication Date
JP2006147714A JP2006147714A (ja) 2006-06-08
JP4543894B2 true JP4543894B2 (ja) 2010-09-15

Family

ID=36627067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004333400A Expired - Fee Related JP4543894B2 (ja) 2004-11-17 2004-11-17 エピタキシャルウエハを作製する方法

Country Status (1)

Country Link
JP (1) JP4543894B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102307A (ja) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
JP2002217116A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置の製造方法
JP2002217115A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置
JP2002246698A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法
JP2002261027A (ja) * 2001-03-02 2002-09-13 Mitsubishi Cable Ind Ltd GaN系半導体基材およびその製造方法
JP2003124128A (ja) * 2001-10-12 2003-04-25 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法
JP2003165799A (ja) * 2001-09-19 2003-06-10 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP2003183100A (ja) * 2001-10-09 2003-07-03 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102307A (ja) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
JP2002217116A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置の製造方法
JP2002217115A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置
JP2002246698A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法
JP2002261027A (ja) * 2001-03-02 2002-09-13 Mitsubishi Cable Ind Ltd GaN系半導体基材およびその製造方法
JP2003165799A (ja) * 2001-09-19 2003-06-10 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP2003183100A (ja) * 2001-10-09 2003-07-03 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP2003124128A (ja) * 2001-10-12 2003-04-25 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法

Also Published As

Publication number Publication date
JP2006147714A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
JP3930161B2 (ja) 窒化物系半導体素子、発光素子及びその製造方法
US7462882B2 (en) Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
US6690700B2 (en) Nitride semiconductor device
JP3517091B2 (ja) 窒化ガリウム系半導体発光素子およびその製造方法
JP3623713B2 (ja) 窒化物半導体発光素子
US6518602B1 (en) Nitride compound semiconductor light emitting device and method for producing the same
AU2327200A (en) Nitride semiconductor device and manufacturing method thereof
JP2000340511A (ja) GaN系化合物半導体結晶の成長方法及び半導体基材
JP3910043B2 (ja) 窒化物半導体レーザ素子、その製造方法および半導体光学装置
KR100714629B1 (ko) 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
JP3545197B2 (ja) 半導体素子およびその製造方法
JP2003023179A (ja) p型III族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JP4530234B2 (ja) 半導体発光素子
JP2007131527A (ja) 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP4513422B2 (ja) 半導体装置を製造する方法
JP2001148544A (ja) 半導体発光素子
JP4683730B2 (ja) 窒化物半導体発光素子とこれを含む装置
JP4282305B2 (ja) 窒化物半導体レーザ素子、その製造方法及びそれを備えた半導体光学装置
JP2007189221A (ja) 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP4543894B2 (ja) エピタキシャルウエハを作製する方法
JP4583523B2 (ja) Iii−v族窒化物半導体発光素子及びその製造方法
JP5031674B2 (ja) 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
US6821807B2 (en) Method of forming nitride-based semiconductor layer, and method of manufacturing nitride-based semiconductor device
KR100809226B1 (ko) 질화물 반도체 발광 소자 및 제조방법
JP2010034314A (ja) マクロステップを有する基板生産物を作製する方法、エピタキシャルウエハを作製する方法、及び窒化物系半導体発光素子を作製する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees