JP4542424B2 - 静電気対策回路及びアンプ装置 - Google Patents

静電気対策回路及びアンプ装置 Download PDF

Info

Publication number
JP4542424B2
JP4542424B2 JP2004362806A JP2004362806A JP4542424B2 JP 4542424 B2 JP4542424 B2 JP 4542424B2 JP 2004362806 A JP2004362806 A JP 2004362806A JP 2004362806 A JP2004362806 A JP 2004362806A JP 4542424 B2 JP4542424 B2 JP 4542424B2
Authority
JP
Japan
Prior art keywords
ground
capacitor
circuit
signal
static electricity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004362806A
Other languages
English (en)
Other versions
JP2006173311A (ja
Inventor
徹 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2004362806A priority Critical patent/JP4542424B2/ja
Publication of JP2006173311A publication Critical patent/JP2006173311A/ja
Application granted granted Critical
Publication of JP4542424B2 publication Critical patent/JP4542424B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Elimination Of Static Electricity (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、信号グランドとシャーシグランドとの間に設けられた静電気対策回路、及びこれを有するアンプ装置に関する。
一般に、アンプ装置においては、外部入力端子を介して印加される静電気により、電子部品が破壊されたり、誤動作したりするおそれがある。ここで、かかる静電気に対する対策として、外部入力端子とシャーシとをコンデンサを介して接続し、該コンデンサを経てシャーシに静電気を逃がす方法が用いられている(たとえば特許文献1〜3参照)。
図3はこのような従来の静電気対策を施したアンプ装置の主要部を示す回路図である。同図において、31は、オーディオ信号の入力を受け入れるためのオーディオ入力ジャック、32はオーディオ入力ジャック31の信号端子に接続された信号ライン、33はオーディオ入力ジャック11の信号グランド端子に接続されたグランドライン、34は入力されたオーディオ信号を増幅して出力するパワーアンプ、35はシャーシグランド、36はグランドライン33とシャーシグランド35との間に設けられた静電気対策用のコンデンサ、37はグランドライン33をシャーシグランド35に接続している接続線である。
この構成において、オーディオ入力ジャック31を経て装置に入力されるオーディオ信号は、必要な処理を経た後、パワーアンプ34を介して出力される。その際、オーディオ入力ジャック31に対してオーディオ出力プラグを挿入するとき、人間の手やプラグから静電気がオーディオ入力ジャック31に放電し、印加される場合がある。
印加された静電気は、矢印A1及びA2で示されるようなグランドライン33を流れるパルス状の放電電流を生じさせる。この放電電流は、各種電子部品の破壊や誤作動の原因となるおそれがある。しかし、放電電流の高周波成分は、コンデンサ36を経て、シャーシグラウンド36によって吸収される。これにより、静電気による悪影響からの高周波帯域での保護が図られている。
なお、端子から進入する静電気に対する対策として、特許文献1のものにおいては、コネクタに接続された各信号線に、ツェナーダイオードのアノードを接続し、ツェナーダイオードのカソード側を、電解コンデンサ及びコンデンサの並列回路を経てアース側に接続するようにしている。
また、特許文献2のものにおいては、コネクタに接続された導電線にコイル及び抵抗を介在させて、コネクタを介して進入する静電気パルスの電圧レベルを抑えるとともに、一定のレベルを超える静電気パルスについては、ツェナーダイオードを介してアース側に放流するとともに、コンデンサで吸収するようにしている。
また、特許文献3のものにおいては、入力端子とアースとの間に、N型及びP型のMOSFETを介在させ、入力端子に所定レベル以上の正のサージ電圧が印加された場合にはN型MOSFETを介してサージ電圧を吸収し、負のサージ電圧が印加された場合にはP型MOSFETを介してサージ電圧吸収するようにしり、さらには、入力信号線上に、フィルタを介在させ、これにより、サージ等の周波数帯域を阻止し、信号のみを通過させるようにしている。
実用新案登録第3087180号公報 特開平7−335822号公報 特開2003−243512号公報
しかしながら、上記図3のような従来技術によれば、矢印A3で示されるように、グランドライン33、接続線37、シャーシグランド35、及びコンデンサ36を経由する、高周波帯域でのグランドループが形成されている。このため、装置の動作が不安定になったり、発振しやすくなったりするという問題がある。また、外来のノイズ磁束がグランドループを貫き、それによって生じる起電力により、ノイズを発生する場合もある。
本発明の目的は、このような従来技術の問題点に鑑み、静電気対策回路において、グランドループによる悪影響を防止することにある。
上記目的を達成するため、第1の発明に係る静電気対策回路は、信号グランドとシャーシグランドとの間に設けられた静電気対策用のコンデンサを備えた静電気対策回路において、前記コンデンサと信号グランド又はシャーシグランドとの間に、相互に順方向が逆向きとなるように並列に接続され、所定の静電容量を有する2つの整流素子を具備することを特徴とする。
この構成において、信号グランドには、外部端子等を介して静電気が印加される場合がある。その場合、印加された静電気パルスの高周波成分は、逆向きの2つの整流素子によって妨げられることなく、従来と同様に静電気対策用のコンデンサを経由して、シャーシグランドへ逃がすことができる。
一方、静電気対策回路を経由するグラウンドループが形成される場合、グランドループは、所定の容量を有する2つの整流素子を経由する。このため、各整流素子の容量を小さなものとすることにより、発生し得るグランドループ電流の周波数を、グラウンドループが静電気対策用コンデンサのみを経由する場合よりもかなり高い超高周波数のものに限定することができる。したがって、たとえば、オーディオ信号に影響を与えるような比較的低い周波数のグランドループ電流の発生を阻止し、グラウドループ電流の影響を事実上、排除することができる。
第2の発明に係る静電気対策回路は、第1発明において、整流素子は半導体ダイオードであることを特徴とする。
第3の発明に係る静電気対策回路は、第1又は第2発明において、静電気対策回路を経由する、所定の高い周波数帯域についてのグランドループが形成されていることを特徴とする。
第4の発明に係る静電気対策回路は、第1〜第3のいずれかの発明において、信号グランドはオーディオ信号についてのものであることを特徴とする。
第5の発明に係る静電気対策回路は、第4発明において、グランドループは、オーディオ信号に影響を与えるような周波数帯域のループ電流の発生が、前記2つの整流素子によって阻止されていることを特徴とする。
第6の発明に係るアンプ装置は、第1〜第5のいずれかの発明に係る静電気対策回路を、装置によって増幅される信号に係る信号グランドと、シャーシグランドとの間に具備することを特徴とする。
本発明によれば、グランドループをより高い周波数帯域についてのものとし、グラウンドループ電流による悪影響を防止することができる。
図1は本発明の一実施形態に係るアンプ装置の主要部を示す回路図である。同図に示すように、このアンプ装置は、オーディオ出力プラグが挿入されるオーディオ入力ジャック11、オーディオ入力ジャック11の信号端子に接続された信号ライン12、オーディオ入力ジャック11の信号グランド端子に接続されたグランドライン13、入力されたオーディオ信号を増幅して出力するパワーアンプ14、及び、グランドライン13とシャーシグランド15との間に介在する静電対策回路16を備える。
グランドライン13は、パワーアンプ14側においてグランドをとるために、シャーシグランド15に対し、接続ライン17によって接続されている。静電対策回路16は、オーディオ入力ジャック11の近傍に設けられている。これにより、グランドライン13、接続ライン17、シャーシ、及び静電対策回路16を廻るループ状の回路が形成されている。
静電対策回路16は、シャーシグラド15に一方が接続された静電気対策用のコンデンサC1、並びに、コンデンサC1の他方とジャック11近傍のグランドライン13部分との間に、相互に順方向が逆向きとなるように並列に接続された2つの半導体ダイオードD1及びD2を有する。ダイオードD1及びD2は、それぞれ100[pF]以下の容量C2及びC3を有している。したがって、ダイオードD1及びD2をコンデンサC2及びC3として捉えると、静電対策回路16は図2のように表すことができる。コンデンサC1は0.01[μF]程度の容量を有する。
この構成において、オーディオ入力ジャック11に対し、オーディオ信号を出力するプラグが挿入され、オーディオ信号がアンプ装置に入力されると、オーディオ信号は必要な処理が施され、さらにパワーアンプ14によって十分増幅されて、スピーカを駆動するために出力される。
その際、人体等からの静電気放電が、オーディオ信号の信号源やオーディオ入力ジャック11に対して生じると、静電パルスによる脈動した放電電流A1,A2がグランドライン13に生じる。しかし、放電電流A1,A2の高周波成分は、相互に逆方向となっているダイオードD1及びD2の並列回路には妨げられることなく、コンデンサC1を経て、シャーシグランド15に吸収される。これにより、グランドラインに接続された各種電子部品は、グランドライン13を介して印加される静電気による破壊や悪影響から保護されることになる。
一方、グランドライン13、接続ライン17、シャーシグランド15、及び静電対策回路16を経由して形成されているループ状の回路に対し、外来の電磁波や内部の大電流に起因してそのループを貫く磁束が変動すると、ループ状回路に誘導起電力が発生し、アンプの動作が不安定となったり、誘導雑音を発生させたりするおそれがある。つまり、ループ状回路は、途中に静電対策回路16のコンデンサC1が存在するものの、高周波成分についてのグランドループを形成する可能性がある。
しかしながら、ダイオードD1及びD2は、容量が100[pF]以下であり、かつダイオードD1及びD2の並列回路はコンデンサC1に対し直列に接続されているため、静電対策回路16は、コンデンサC1のみが通過させる高周波成分よりも周波数が高い超高周波成分のみを通過させる。このため、前記ループ状回路は、コンデンサC1より低い容量を介した、超高周波成分についてのみのグランドループとなる。したがって、前記ループ状回路に発生する可能性のあるループ電流を、オーディオ信号の周波数帯域については影響を及ぼすことのない、超高周波成分のみのものとすることができる。
なお、本発明は上述実施形態に限定されることなく、適宜変形して実施することができる。たとえば、上述においては、ダイオードD1及びD2を、コンデンサC1とグランドライン13との間に設けているが、この代わりに、図4に示すように、コンデンサC1とシャーシグランド15との間に設けるようにしてもよい。
本発明の一実施形態に係るアンプ装置の主要部を示す回路図である。 図1中の静電対策回路を、ダイオードをコンデンサとして捉えて表現した場合の回路図である。 従来の静電気対策を施したアンプ装置の主要部を示す回路図である。 本発明の変形例に係るアンプ装置の主要部を示す回路図である。
符号の説明
11,31:オーディオ入力プラグ、12,32:信号ライン、13,33:グランドライン、14,34:パワーアンプ、15,35:シャーシグランド、16:静電対策回路、17,37:接続ライン、36:コンデンサ、A1,A2:放電電流、D1,D2:ダイオード、C1,C2,C3:コンデンサ。

Claims (6)

  1. 信号グランドとシャーシグランドとの間に設けられた静電気対策用のコンデンサを備えた静電気対策回路において、所定の静電容量を有する2つの整流素子がお互いに順方向が異なる向きで並列に接続された回路を、前記コンデンサと信号グランドとの間又は前記コンデンサとシャーシグランドとの間において前記コンデンサに対して直列に接続したことを特徴とする静電気対策回路。
  2. 前記整流素子は半導体ダイオードであることを特徴とする請求項1に記載の静電気対策回路。
  3. 前記静電気対策回路を経由する、前記コンデンサのみが通過させる周波数より高い周波数帯域についてのグランドループが形成されていることを特徴とする請求項1又は2に記載の静電気対策回路。
  4. 前記信号グランドはオーディオ信号についてのものであることを特徴とする請求項1〜3のいずれか1項に記載の静電気対策回路。
  5. 前記信号グランドはオーディオ信号についてのものであり、前記グランドループは、前記オーディオ信号に影響を与えるような周波数帯域のループ電流の発生が、前記2つの整流素子によって阻止されていることを特徴とする請求項に記載の静電気対策回路。
  6. 請求項1〜5のいずれかの静電気対策回路を、装置によって増幅される信号に係る信号グランドと、シャーシグランドとの間に具備することを特徴とするアンプ装置。
JP2004362806A 2004-12-15 2004-12-15 静電気対策回路及びアンプ装置 Expired - Fee Related JP4542424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004362806A JP4542424B2 (ja) 2004-12-15 2004-12-15 静電気対策回路及びアンプ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004362806A JP4542424B2 (ja) 2004-12-15 2004-12-15 静電気対策回路及びアンプ装置

Publications (2)

Publication Number Publication Date
JP2006173311A JP2006173311A (ja) 2006-06-29
JP4542424B2 true JP4542424B2 (ja) 2010-09-15

Family

ID=36673734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004362806A Expired - Fee Related JP4542424B2 (ja) 2004-12-15 2004-12-15 静電気対策回路及びアンプ装置

Country Status (1)

Country Link
JP (1) JP4542424B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511411B (zh) * 2017-02-28 2021-09-10 株式会社村田制作所 半导体装置
US11346883B2 (en) * 2019-11-05 2022-05-31 Formfactor, Inc. Probe systems and methods for testing a device under test

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567500A (en) * 1979-06-28 1981-01-26 Mitsubishi Electric Corp Method of grounding shield case
JPS56100467A (en) * 1980-01-14 1981-08-12 Nec Corp Protecting device against electrostatic destruction
JPS60119124U (ja) * 1984-01-20 1985-08-12 株式会社ケンウッド 静電破壊防止回路
JPH09501278A (ja) * 1993-05-24 1997-02-04 ジヤーン ピエール キヤステラ 妨害電波抑制装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567500A (en) * 1979-06-28 1981-01-26 Mitsubishi Electric Corp Method of grounding shield case
JPS56100467A (en) * 1980-01-14 1981-08-12 Nec Corp Protecting device against electrostatic destruction
JPS60119124U (ja) * 1984-01-20 1985-08-12 株式会社ケンウッド 静電破壊防止回路
JPH09501278A (ja) * 1993-05-24 1997-02-04 ジヤーン ピエール キヤステラ 妨害電波抑制装置

Also Published As

Publication number Publication date
JP2006173311A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP2014022858A (ja) 電力増幅器
US20180076781A1 (en) Class-d amplifier circuit
JP2008028214A (ja) 静電気対策回路
JP4542424B2 (ja) 静電気対策回路及びアンプ装置
JP5119824B2 (ja) 能動フィルタ装置及び電力変換装置
JPWO2019208027A1 (ja) アーク検出回路、ブレーカ、パワーコンディショナ、太陽光パネル、太陽光パネル付属モジュールおよび接続箱
JP5473254B2 (ja) 電子回路ユニット
JP5209119B2 (ja) 静電放電(esd)保護回路および方法
JP3850814B2 (ja) 半導体集積装置
JP5970241B2 (ja) 容量性負荷バイアス回路
JP2009219015A (ja) 過電流保護回路及びd級アンプ
JPH0127286Y2 (ja)
CN106998644B (zh) 静电保护电路及具有该静电保护电路的电子装置
US10096590B2 (en) Sensor device including diode elements connected in series in opposite directions to each other
JP2015103939A (ja) 半導体装置
CN219164725U (zh) 终端设备
JP6686259B2 (ja) マイクロホン増幅装置
JP2002124574A (ja) 保護回路
KR101101533B1 (ko) Rf 전력 증폭기
KR101679347B1 (ko) 반도체 장치
JP2011082416A (ja) プリント配線基板
JP5966626B2 (ja) ラインドライバの保護回路及びモータシステム
US20030107856A1 (en) ESD protection circuit
JP3060951U (ja) サ―ジ電圧吸収回路
KR910008519Y1 (ko) 서지(surge)보호 기능을 갖는 잡음 제거 필터(Nase Filter)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees