JP4540275B2 - IC chip mounting substrate and manufacturing method of IC chip mounting substrate - Google Patents

IC chip mounting substrate and manufacturing method of IC chip mounting substrate Download PDF

Info

Publication number
JP4540275B2
JP4540275B2 JP2001298092A JP2001298092A JP4540275B2 JP 4540275 B2 JP4540275 B2 JP 4540275B2 JP 2001298092 A JP2001298092 A JP 2001298092A JP 2001298092 A JP2001298092 A JP 2001298092A JP 4540275 B2 JP4540275 B2 JP 4540275B2
Authority
JP
Japan
Prior art keywords
resin
layer
optical
optical signal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001298092A
Other languages
Japanese (ja)
Other versions
JP2002250830A (en
Inventor
元雄 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001298092A priority Critical patent/JP4540275B2/en
Publication of JP2002250830A publication Critical patent/JP2002250830A/en
Application granted granted Critical
Publication of JP4540275B2 publication Critical patent/JP4540275B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【0001】
【発明の属する技術分野】
本発明は、ICチップ実装用基板に関する。
【0002】
【従来の技術】
近年、通信分野を中心として光ファイバに注目が集まっている。特にIT(情報技術)分野においては、高速インターネット網の整備に、光ファイバを用いた通信技術が必要となる。
光ファイバは、▲1▼低損失、▲2▼高帯域、▲3▼細径・軽量、▲4▼無誘導、▲5▼省資源等の特徴を有しており、この特徴を有する光ファイバを用いた通信システムでは、従来のメタリックケーブルを用いた通信システムに比べ、中継器数を大幅に削減することができ、建設、保守が容易になり、通信システムの経済化、高信頼性化を図ることができる。
【0003】
また、光ファイバは、一つの波長の光だけでなく、多くの異なる波長の光を1本の光ファイバで同時に多重伝送することができるため、多様な用途に対応可能な大容量の伝送路を実現することができ、映像サービス等にも対応することができる。
【0004】
そこで、このようなインターネット等のネットワーク通信においては、光ファイバを用いた光通信を、基幹網の通信のみならず、基幹網と端末機器(パソコン、モバイル、ゲーム等)との通信や、端末機器同士の通信にも用いることが提案されている。
【0005】
このように基幹網と端末機器との通信等に光通信を用いる場合、端末機器において情報(信号)処理を行うICが、電気信号で動作するため、端末機器には、光→電気変換器や電気→光変換器等の光信号と電気信号とを変換する装置(以下、光/電気変換器ともいう)を取り付ける必要がある。
そこで、従来の端末機器では、例えば、ICチップを実装したパッケージ基板、光信号を処理する受光素子や発光素子等の光学素子等を別々に実装し、これらに電気配線や光導波路を接続し、信号伝送および信号処理を行っていた。
また、ICチップを実装したパッケージ基板の内部に受光素子等の光学素子を内蔵させ、この光学素子を内蔵したパッケージ基板(以下、光学素子内蔵パッケージ基板ともいう)を用いて端末機器の光通信を行うことも提案されている。
【0006】
【発明が解決しようとする課題】
このような従来の端末機器において、ICチップを実装したパッケージ基板、光信号を処理する受光素子や発光素子等の光学素子等を別々に実装した場合には、装置自体が大きくなり、端末機器の小型化をはかることが難しかった。
また、光学素子が内蔵され、ICチップが実装されたICチップ実装用基板を用いる場合は、装置自体が大きくなるという問題は解消されるものの、以下のような不都合があった。
【0007】
即ち、光学素子内蔵パッケージ基板では、光学素子が基板内に完全に内蔵されているため、外部の光学素子(光ファイバや光導波路等)と接続する際に、位置合わせの微調整を行うことが難しく、また、パッケージ基板を製造する際に予め光学素子を内蔵しておくため、光学素子の位置ずれが発生しやすかった。これは、パッケージ基板の製造工程において、熱処理等を施す必要があり、光学素子を樹脂層に内蔵する場合には、この熱処理時に光学素子の位置ずれが発生するものと考えられる。
このように、内蔵した光学素子に位置ずれが発生した場合、外部の光学素子と接続した際の接続損失が大きく、光通信における接続信頼性の低下につながっていた。
また、この光学素子内蔵パッケージ基板では、内蔵した光学素子のいずれかに不都合が発生した場合、その光学素子のみを取り替えることができず、その光学素子内蔵パッケージ基板自体が不良品となるため、経済的に不利であった。
【0008】
本発明は、上述した課題に鑑みなされたものであり、端末機器の小型化を図ることができ、光学素子の取り替えを簡単に行うことができるとともに、接続信頼性に優れる光通信を達成することができるICチップ実装用基板を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明のICチップ実装用基板は、基板の両面に導体回路と層間樹脂絶縁層とが積層形成され、最外層にソルダーレジスト層が形成されるとともに、光学素子が実装されたICチップ実装用基板であって、上記ICチップ実装用基板の内部に光導波路が形成されるとともに、上記光学素子と上記光導波路とを接続する光信号伝送用光路が形成されたことを特徴とする。
【0010】
本発明のICチップ実装用基板において、上記光導波路は、有機系光導波路であることが望ましい。
【0011】
また、本発明のICチップ実装用基板において、上記光信号伝送用光路は、空隙により構成されているか、樹脂組成物および空隙により構成されているか、または、樹脂組成物により構成されていることが望ましい。
【0012】
また、本発明のICチップ実装用基板において、上記光信号伝送用光路は、空隙とその周囲の導体層とにより構成されているか、樹脂組成物および空隙とこれらの周囲の導体層とにより構成されているか、または、樹脂組成物とその周囲の導体層とにより構成されていることも望ましい。
【0013】
また、上記ICチップ実装用基板において、上記光学素子の実装位置は、ICチップ実装用基板の表面であることが望ましく、上記光学素子は、受光素子および/または発光素子であることが望ましい。
また、上記ICチップ実装用基板の表面には、電子部品が実装されていることが望ましい。
【0014】
また、上記ICチップ実装用基板において、上記光信号伝送用光路の端部、または、上記光信号伝送用光路中には、マイクロレンズが形成されていることが望ましく、上記光信号伝送用光路の直径は、100〜500μmであることが望ましい。
【0015】
また、上記ICチップ実装用基板において、上記基板を挟んだ導体回路間がスルーホールを介して接続され、上記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続されていることが望ましい。
【0016】
第一の本発明のICチップ実装用基板の製造方法は、基板と、光導波路と、少なくとも下記(a)〜(c)の工程を経て製造する積層体とをこの順序で積層することを特徴とする。
(a)基材層上に導体回路と層間樹脂絶縁層とを順次積層し、導体回路積層体とする導体回路積層体形成工程、
(b)上記導体回路積層体に、光信号伝送用光路となる開口を形成する開口形成工程、および、
(c)上記(b)の工程で形成した開口と連通した開口を有するソルダーレジスト層を上記導体回路積層体の片面に形成するソルダーレジスト層形成工程。
【0017】
第二の本発明のICチップ実装用基板の製造方法は、
(a)導体回路が形成された基板上に光導波路を形成する光導波路形成工程と、
(b)上記光導波路が形成された基板上に層間樹脂絶縁層と導体回路とを順次積層形成し、多層配線板とする多層配線板製造工程と、
(c)上記多層配線板に、光信号伝送用光路となる開口を形成する開口形成工程と、
(d)上記(c)の工程で形成した開口と連通した開口を有するソルダーレジスト層を上記多層配線板の片面に形成するソルダーレジスト層形成工程と
を含むことを特徴とする。
【0018】
第一または第二の本発明のICチップ実装用基板の製造方法は、上記光信号伝送用光路となる開口の壁面を粗化面にする粗化面形成工程を含むことが望ましい。また、第一または第二の本発明のICチップ実装用基板の製造方法は、上記光信号伝送用光路となる開口の壁面に導体層を形成する導体層形成工程を含むことが望ましい。
【0019】
また、第一または第二の本発明のICチップ実装用基板の製造方法は、上記光信号伝送用光路となる開口内に未硬化の樹脂組成物を充填する樹脂組成物充填工程を含むことが望ましい。
また、第一または第二の本発明のICチップ実装用基板の製造方法は、上記光信号伝送用光路となる開口の端部にマイクロレンズを形成するマイクロレンズ形成工程を含むことが望ましい。
また、第一または第二の本発明のICチップ実装用基板の製造方法は、上記光信号伝送用光路となる開口中にマイクロレンズを形成するマイクロレンズ形成工程を含むことが望ましい。
【0020】
【発明の実施の形態】
以下、本発明のICチップ実装用基板について説明する。
本発明のICチップ実装用基板は、基板の両面に導体回路と層間樹脂絶縁層とが積層形成され、最外層にソルダーレジスト層が形成されるとともに、光学素子が実装されたICチップ実装用基板であって、
上記ICチップ実装用基板の内部に光導波路が形成されるとともに、
上記光学素子と上記光導波路とを接続する光信号伝送用光路が形成されたことを特徴とする。
【0021】
本発明のICチップ実装用基板は、内部に光導波路が形成されるとともに、光学素子と上記光導波路とを接続する光信号伝送用光路が配設されているため、上記光導波路および上記光信号伝送用光路を介して、上記光学素子の入出力信号を伝送することができる。また、該基板にICチップを実装した場合、ICチップと光学素子との距離が短く、電気信号伝送の信頼性に優れる。
また、ICチップを実装した本発明のICチップ実装用基板では、光通信に必要な電子部品や光学素子を一体化することができ、基板の側面で外部素子と接続することができるため、該ICチップ実装用基板をより薄型化、小型化することができる。
【0022】
また、光学素子が表面実装されている場合は、上記ICチップ実装用基板の導体回路や層間樹脂絶縁層を形成した後、光学素子を実装するため、該導体回路や層間樹脂絶縁層等を形成する際の熱処理時には、光学素子は未実装であり、熱処理時に起こりうる位置ずれは発生することがない。
また、光学素子が表面実装されている場合には、一の光学素子に不都合が発生した場合、その光学素子のみを取り替えればよく、経済的に有利である。
【0023】
さらに、本発明のICチップ実装用基板では、該ICチップ実装用基板の内部に光導波路が形成されているため、上記光導波路の壁面への異物の付着が防止され、光の乱反射が低減されることから、光信号の伝送性を向上させることができる。
【0024】
本発明では、ICチップ実装用基板の内部に光導波路が形成されている。
この光導波路としては、例えば、ポリマー材料等からなる有機系光導波路、石英ガラス、化合物半導体等からなる無機系光導波路等が挙げられる。これらのなかでは、有機系光導波路が望ましい。基板や層間樹脂絶縁層との密着性に優れるとともに、容易に形成、加工することができるからである。
【0025】
上記ポリマー材料としては、通信波長帯での吸収が少ないものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等が挙げられる。
具体的には、例えば、PMMA(ポリメチルメタクリレート)、重水素化PMMA、重水素フッ素化PMMA等のアクリル樹脂、フッ素化ポリイミド等のポリイミド樹脂、エポキシ樹脂、UV硬化性エポキシ樹脂、ポリオレフィン系樹脂、重水素化シリコーン樹脂等のシリコーン樹脂、ベンゾシクロブテンから製造されるポリマー等が挙げられる。
【0026】
上記光導波路には、上記樹脂成分以外に、例えば、樹脂粒子、無機粒子、金属粒子等の粒子が含まれていてもよい。これらの粒子を含ませることにより上記光導波路と、基板、層間樹脂絶縁層、ソルダーレジスト層等との間で熱膨張係数の整合を図ることができるからである。
【0027】
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等からなるものが挙げられる。
【0028】
具体的には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等の熱硬化性樹脂;これらの熱硬化性樹脂の熱硬化基(例えば、エポキシ樹脂におけるエポキシ基)にメタクリル酸やアクリル酸等を反応させ、アクリル基を付与した樹脂;フェノキシ樹脂、ポリエーテルスルフォン(PES)、ポリスルフォン(PSF)、ポリフェニレンスルホン(PPS)、ポリフェニレンサルファイド(PPES)、ポリフェニルエーテル(PPE)、ポリエーテルイミド(PI)等の熱可塑性樹脂;アクリル樹脂等の感光性樹脂等からなるものが挙げられる。
また、上記熱硬化性樹脂と上記熱可塑性樹脂との樹脂複合体や、上記アクリル基を付与した樹脂や上記感光性樹脂と上記熱可塑性樹脂との樹脂複合体からなるものも用いることもできる。
また、上記樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。
【0029】
また、上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物、チタニア等のチタン化合物等からなるものが挙げられる。
また、上記無機粒子として、リンやリン化合物からなるものを用いることもできる。
【0030】
上記金属粒子としては、例えば、金、銀、銅、パラジウム、ニッケル、プラチナ、鉄、亜鉛、鉛、アルミニウム、マグネシウム、カルシウム等からなるものが挙げられる。
これらの樹脂粒子、無機粒子および金属粒子の粒子は、それぞれ単独で用いても良いし、2種以上併用してもよい。
【0031】
また、上記樹脂粒子等の粒子の形状は特に限定されず、例えば、球状、楕円球状、破砕状、多面体状等が挙げられるが、上記粒子の粒径は、通信波長より短いことが望ましい。粒径が通信波長より長いと光信号の伝送を阻害することがあるからである。
【0032】
また、上記粒子の平均粒径としては、0.1〜20μmが望ましく、特に0.5〜10μmが望ましい。この粒径の範囲であれば、2種類以上の異なる粒径の粒子を含有してもよい。即ち、平均粒径が0.5〜4μmの粒子と平均粒径が1〜10μmの粒子とを含有する場合等である。なお、本明細書において、粒径とは、粒子の一番長い部分の長さをいう。
【0033】
上記光導波路が含有する粒子の配合量は、10〜80重量%であることが望ましく、20〜70重量%であることがより望ましい。粒子の配合量が10重量%未満であると、粒子を配合させる効果が得られないことがあり、粒子の配合量が80重量%を超えると、光信号の伝送が阻害されることがあるからである。
【0034】
また、上記光導波路の形状は特に限定されないが、その形成が容易であることから、シート状が望ましい。
【0035】
また、上記光導波路の厚さは5〜100μmが望ましく、導体回路と同じ厚さであることがより望ましい。上記光導波路を形成した場合に、該光導波路の表面と上記導体回路の表面とが同一平面となるからである。
上記光導波路の幅は5〜100μmが望ましい。上記幅が5μm未満では、その形成が容易でないことがあり、一方、上記幅が100μmを超えると、ICチップ実装用基板を構成する導体回路等の設計の自由度を阻害する原因となることがあるからである。
また、上記ICチップ実装用基板において、光学素子として受光素子と発光素子とが実装されている場合、受光素子に対向する位置に形成された光導波路と、発光素子に対向する位置に形成された光導波路とは同一の材料からなるものであることが望ましい。熱膨張係数の整合が図りやすく、容易に形成、加工することができるからである。
【0036】
また、上記光導波路には、光路変換ミラーが形成されていることが望ましい。光路変換ミラーを形成することにより、光路を所望の角度に変更することが可能だからである。
上記光路変換ミラーの形成は、後述するように、例えば、光導波路の一端に機械加工を施すことにより行うことができる。
【0037】
上記光導波路の形成位置は特に限定されるものではなく、複数の層間樹脂絶縁層の間に形成されていてもよく、層間樹脂絶縁層とソルダーレジスト層との間に形成されていてもよく、基板と層間樹脂絶縁層との間に形成されていてもよい。
【0038】
本発明のICチップ実装用基板では、光学素子と光導波路とを接続する光信号伝送用光路が配設されている。
このような光信号伝送用光路が配設されたICチップ実装用基板では、上記ICチップ実装用基板の両面に実装した光学素子同士の情報の授受を、この光信号伝送用光路を介して光信号により行うことができる。
【0039】
従って、この光信号伝送用光路は、ICチップ実装用基板の内部に形成された光導波路と光学素子との間で光信号を伝送することができるように構成されている必要がある。
例えば、光学素子がICチップ実装用基板の表面に配設され、光導波路が基板と層間樹脂絶縁層との間、または、複数の層間樹脂絶縁層の間に形成されている場合には、光学素子の受光部または発光部との間に、光信号の授受を行うことができるよう、層間樹脂絶縁層およびソルダーレジスト層の一部に光信号伝送用光路が形成されている必要がある。
【0040】
上記光信号伝送用光路は、空隙により構成されていてもよく、光信号を通過させることができる樹脂組成物および空隙により構成されていてもよく、光信号を通過させることができる樹脂組成物により構成されていてもよい。上記光信号伝送用光路が空隙により構成されている場合にはその形成が容易であり、樹脂組成物および空隙により構成されているか、または、樹脂組成物により構成されている場合は、ICチップ実装用基板の強度の低下を防ぐことができる。
【0041】
なお、上記光信号伝送用光路が樹脂組成物および空隙により形成されている場合は、層間樹脂絶縁層に形成された光信号伝送用光路が樹脂組成物により構成され、ソルダーレジスト層に形成された光信号伝送用光路が空隙により構成されていることが望ましい。通常、層間樹脂絶縁層は樹脂との密着性が高く、ソルダーレジスト層は樹脂との密着性が低いからである。
【0042】
上記光信号伝送用光路の一部または全部が樹脂組成物で構成されている場合、その樹脂成分としては、通信波長帯での吸収が少ないものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂等が挙げられる。
具体的には、例えば、エポキシ樹脂、UV硬化性エポキシ樹脂、ポリオレフィン系樹脂、PMMA(ポリメチルメタクリレート)、重水素化PMMA、重水素フッ素化PMMA等のアクリル樹脂、フッ素化ポリイミド等のポリイミド樹脂、重水素化シリコーン樹脂等のシリコーン樹脂、ベンゾシクロブテンから製造されるポリマー等が挙げられる。
【0043】
また、上記樹脂組成物には、上記樹脂成分以外に、例えば、樹脂粒子、無機粒子、金属粒子等の粒子が含まれていてもよい。これらの粒子を含ませることにより光信号伝送用光路と、基板、層間樹脂絶縁層、ソルダーレジスト層等との間で熱膨張係数の整合を図ることができ、また、粒子の種類によっては難燃性を付与することもできる。
【0044】
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等からなるものが挙げられる。
具体的には、例えば、上記光導波路に用いられる樹脂粒子と同様のもの等が挙げられる。また、上記樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。
【0045】
また、上記無機粒子および上記金属粒子としては、例えば、上記光導波路に用いられる無機粒子および金属粒子と同様のもの等が挙げられる。
これらの樹脂粒子、無機粒子および金属粒子の粒子は、それぞれ単独で用いても良いし、2種以上併用してもよい。
【0046】
また、上記樹脂粒子等の粒子の形状は特に限定されず、例えば、球状、楕円球状、破砕状、多面体状等が挙げられる。
また、上記粒子の粒径は、通信波長より短いことが望ましい。粒径が通信波長より長いと光信号の伝送を阻害することがあるからである。
【0047】
また、上記粒子等の平均粒径としては、0.1〜20μmが望ましく、特に0.5〜10μmが望ましい。この粒径の範囲であれば、2種類以上の異なる粒径の粒子を含有してもよい。即ち、平均粒径が0.5〜4μmの粒子と平均粒径が1〜10μmの粒子とを含有する場合等である。
【0048】
上記光信号伝送用光路が含有する粒子の配合量は、10〜80重量%であることが望ましく、20〜70重量%であることがより望ましい。粒子の配合量が10重量%未満であると、粒子を配合させる効果が得られないことがあり、粒子の配合量が80重量%を超えると、光信号の伝送が阻害されることがあるからである。
【0049】
また、上記光信号伝送用光路の形状は特に限定されず、例えば、円柱状、楕円柱状、四角柱状、多角柱状等が挙げられる。これらのなかでは、円柱状が望ましい。容易に形成することができるからである。
【0050】
また、上記光信号伝送用光路の断面の径は、100〜500μmであることが望ましい。上記径が100μm未満では、光路が塞がれてしまうおそれがあるとともに、該光信号伝送用光路が樹脂組成物から構成されている場合、未硬化の樹脂組成物を充填することが困難である。一方、上記径を500μmより大きくしても光信号の伝送性はあまり向上せず、この場合、ICチップ実装用基板を構成する導体回路等の設計の自由度を阻害する原因となることがあるからである。
より望ましい径は、250〜350μmである。光信号の伝送性と設計の自由度とがともに優れるとともに、未硬化の樹脂組成物を充填する際にも不都合が発生しないからである。
なお、上記光信号伝送用光路の断面の径とは、上記光信号伝送用光路が円柱状の場合にはその断面の直径、楕円柱状の場合にはその断面の長径、四角柱状や多角柱状の場合にはその断面の最も長い部分の長さをいう。
【0051】
また、上記光信号伝送用光路は、空隙および/または樹脂組成物とその周囲の導体層とから構成されていてもよい。
上記導体層を形成することにより、光信号伝送用光路の壁面での光の乱反射を低減し、光信号の伝送性を向上させることができる。上記導体層は、1層から構成されていてもよく、2層以上から構成されていてもよい。
上記導体層の材料としては、例えば、銅、ニッケル、クロム、チタン、貴金属等が挙げられる。
また、上記導体層は、場合によっては、バイアホールとしての役目、即ち、層間樹脂絶縁層を挟んだ導体回路間を電気的に接続する役目を果たすことができる。また、導体層の表面自体をエッチング処理等により粗化面としてもよい。
【0052】
また、上記導体層の上に、さらに、スズ、チタン、亜鉛等からなる被覆層や粗化層を設けてもよい。上記被覆層や粗化層を設けることにより、光の乱反射をより低減し、光信号の伝送性を向上させたり、光信号伝送用光路と、基板や層間樹脂絶縁層との密着性を向上させることができる。
【0053】
また、上記樹脂組成物により構成される光信号伝送用光路や上記導体層は、基板や層間樹脂絶縁層と粗化面を介して接していてもよい。上記光信号伝送用光路等が、粗化面を介して接している場合には、基板や層間樹脂絶縁層との密着性に優れ、光信号伝送用光路等の剥離がより発生しにくいからである。
【0054】
また、本発明のICチップ実装用基板には、受光素子や発光素子等の光学素子が実装されている。
上記受光素子としては、例えば、PD(フォトダイオード)、APD(アバランシェフォトダイオード)等が挙げられる。
これらは、上記ICチップ実装用基板の構成や、要求特性等を考慮して適宜使い分ければよい。
上記受光素子の材料としては、Si、Ge、InGaAs等が挙げられる。
これらのなかでは、受光感度に優れる点からInGaAsが望ましい。
【0055】
上記発光素子としては、例えば、LD(半導体レーザ)、DFB−LD(分布帰還型−半導体レーザ)、LED(発光ダイオード)等が挙げられる。
これらは、上記ICチップ実装用基板の構成や要求特性等を考慮して適宜使い分ければよい。
【0056】
上記発光素子の材料としては、ガリウム、砒素およびリンの化合物(GaAsP)、ガリウム、アルミニウムおよび砒素の化合物(GaAlAs)、ガリウムおよび砒素の化合物(GaAs)、インジウム、ガリウムおよび砒素の化合物(InGaAs)、インジウム、ガリウム、砒素およびリンの化合物(InGaAsP)等が挙げられる。
これらは、通信波長を考慮して使い分ければよく、例えば、通信波長が0.85μm帯の場合にはGaAlAsを使用することができ、通信波長が1.3μm帯や1.55μm帯の場合には、InGaAsやInGaAsPを使用することができる。
【0057】
上記光学素子の実装位置は、上記ICチップ実装用基板の表面であることが望ましい。上述したように、光学素子がICチップ実装用基板の表面に実装されている場合は、一の光学素子に不都合が発生した際に、その光学素子のみを取り替えればよいからである。
また、上記ICチップ実装用基板の表面には、コンデンサ等の電子部品も実装されていることが望ましい。上記光学素子の場合と同様、不都合の発生した部品のみを取り替えることができるからである。
【0058】
上記光信号伝送用光路の端部、または、上記光信号伝送用光路中には、マイクロレンズが形成されていることが望ましい。光信号の伝送損失をより抑えることができるからである。
【0059】
ここで、上記光信号伝送用光路の端部にマイクロレンズが形成されているとは、ソルダーレジスト層上に形成された接着層を介して、上記マイクロレンズが光信号伝送用光路の端部を覆うように配設された構造や、上記光信号伝送用光路が上記樹脂組成物により構成されている場合、上記樹脂組成物上に上記マイクロレンズが形成された構造のことをいう。
一方、上記光信号伝送用光路中にマイクロレンズが形成されているとは、上記光信号伝送用光路が樹脂組成物および空隙により構成されている場合、上記光信号伝送用光路の内部であって、上記樹脂組成物上に上記マイクロレンズが形成されている構造のことをいう。また、場合によっては、上記樹脂組成物が2層からなり、上層の樹脂組成物と下層の樹脂組成物との間に、上記マイクロレンズが形成されていもよい。
【0060】
上記マイクロレンズとしては特に限定されず、光学レンズに使用されているものを挙げることができ、その材質の具体例としては、光学ガラス、光学レンズ用樹脂等が挙げられる。上記光学レンズ用樹脂としては、例えば、アクリル樹脂、エポキシ樹脂等上記光導波路で説明したポリマー材料と同様の材料等を挙げることができる。
【0061】
また、本発明のICチップ実装用基板において、上記基板を挟んだ導体回路間がスルーホールを介して接続され、上記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続されていることが望ましい。ICチップ実装用基板の高密度配線を実現しつつ、その小型化を図ることができるからである。
【0062】
次に、本発明のICチップ実装用基板の実施形態について、図面を参照しながら説明する。
図1は、本発明のICチップ実装用基板の一実施形態を模式的に示す断面図である。なお、図1では、ICチップが実装された状態のICチップ実装用基板を示す。
【0063】
図1に示すように、ICチップ用実装基板220では、基板221の両面に導体回路224と層間樹脂絶縁層222とが積層形成され、基板221を挟んだ導体回路間、および、層間樹脂絶縁層222を挟んだ導体回路間は、それぞれ、スルーホール229およびバイアホール227により電気的に接続されており、最外層にはソルダーレジスト層234が形成されている。
【0064】
また、基板221表面には、最下層の導体回路224とともに光導波路250が形成されており、光導波路250の先端の光路変換ミラーが形成された部分には、ICチップ用実装基板220の表面に配設された光学素子(受光素子238および発光素子239)と光導波路250とを接続する光信号伝送用光路242が、基板221に対して垂直方向に形成されている。この光信号伝送用光路242は、樹脂組成物242aおよび空隙242bとその周囲に形成された導体層245とから構成されている。
なお、光信号伝送用光路は空隙により形成されていてもよいし、その周囲に導体層が形成されていなくてもよい。
【0065】
ICチップ用実装基板220の一の面には、上述のように、受光部238aおよび発光部239aのそれぞれが光信号伝送用光路242に対向するように、受光素子238および発光素子239が半田接続部244を介して表面実装されるとともに、ICチップ240が半田接続部243を介して表面実装されている。また、ICチップ実装用基板220の他の面のソルダーレジスト層234には、半田バンプ237が形成されている。
【0066】
このような構成からなるICチップ実装用基板220において、光ファイバ等(図示せず)を介して外部から送られてきた光信号は、光導波路250および光信号伝送用光路242を介して受光素子238(受光部238a)で受信した後、受光素子238で電気信号に変換され、さらに、半田接続部243、244、導体回路224、バイアホール227、スルーホール229等を介してICチップ240に送られることとなる。
【0067】
また、ICチップ240から送り出された電気信号は、半田接続部243、244、導体回路224、バイアホール227、スルーホール229等を介して発光素子239に送られた後、発光素子239で光信号に変換され、発光素子239(発光部239a)から発信した光信号は、光信号伝送用光路242および光導波路250を介して別のICチップ実装用基板の受光素子に送られ電気信号に変換されるか、または、外部の光学素子(光ファイバ等)に送り出されることとなる。
【0068】
本発明のICチップ実装用基板では、ICチップに近い位置に実装された受光素子および発光素子において、光/電気信号変換を行うため、電気信号の伝送距離が短く、信号伝送の信頼性に優れ、より高速通信に対応することができる。
【0069】
また、ICチップ実装用基板220では、ソルダーレジスト層234に金属めっき層を介して半田バンプ237が形成されているため、ICチップから送り出された電気信号は、上述したように光信号に変換された後、光信号伝送用光路242等を介して外部に送りだされるだけでなく、半田バンプを介しても外部基板に送られることとなる。
【0070】
このように半田バンプが形成されている場合には、上記ICチップ実装用基板を外部基板と半田バンプを介して接続することができ、この場合には、半田が有するセルフアライメント作用により上記ICチップ実装用基板を所定の位置に配置することができる。
【0071】
なお、上記セルフアラインメント作用とは、リフロー処理時に半田が自己の有する流動性により半田バンプ形成用開口の中央付近により安定な形状で存在しようとする作用をいい、この作用は、半田がソルダーレジスト層にはじかれるとともに、半田が金属に付く場合には、球形になろうとする表面張力が強く働くために起こるものと考えられる。
このセルフアライメント作用を利用した場合、上記半田バンプを介して、上記ICチップ実装用基板を外部基板に接続する際に、リフロー前には両者に位置ズレが発生していたとしても、リフロー時に上記ICチップ実装用基板が移動し、該ICチップ実装用基板を外部基板上の正確な位置に取り付けることができる。
従って、上記ICチップ実装用基板に実装された受光素子や発光素子と、外部の光学素子とを光導波路および光信号伝送用光路を介して、光信号の伝送を行う場合に、上記ICチップ実装用基板に実装された受光素子や発光素子の実装位置が正確であれば、上記ICチップ実装用基板と上記外部基板との間で正確な光信号の伝送を行うことができる。
【0072】
図2は、本発明のICチップ実装用基板の別の一実施形態を模式的に示す断面図である。なお、図2では、ICチップが実装された状態のICチップ実装用基板を示す。
図2に示すICチップ実装用基板320では、樹脂組成物342aおよび空隙342bと導体層345とから構成される光信号伝送用光路342の端部に、マイクロレンズ346a、346bが接着剤層347a、347bを介して配設されている。
このように、マイクロレンズを配設することにより、光信号の伝送損失を抑えることができる。
なお、ICチップ実装用基板320の実施形態は、マイクロレンズ346a、346bを配設した以外は、ICチップ実装用基板220の実施形態と同一である。
また、図2中、321は基板であり、322は層間樹脂絶縁層であり、324は導体回路であり、327はバイアホールであり、338は受光素子であり、339は発光素子であり、340はICチップであり、343、344は半田接続部であり、350は光導波路である。
【0073】
また、図16は、本発明のICチップ実装用基板のさらに別の一実施形態を模式的に示す断面図である。なお、図16では、ICチップが実装された状態のICチップ実装用基板を示す。
図16に示すICチップ実装用基板420では、樹脂組成物442aおよび空隙442bと導体層445とから構成される光信号伝送用光路442の樹脂組成物442a上に、マイクロレンズ446a、446bが形成されている。
このように、マイクロレンズを形成することにより、光信号の伝送損失を抑えることができる。
なお、ICチップ実装用基板420の実施形態は、マイクロレンズ446a、446bを光信号伝送用光路442中に形成した以外は、ICチップ実装用基板220の実施形態と同一である。
また、図16中、421は基板であり、422は層間樹脂絶縁層であり、424は導体回路であり、427はバイアホールであり、438は受光素子であり、439は発光素子であり、440はICチップであり、443、444は半田接続部であり、450は光導波路である。
また、このようなICチップ実装用基板420は、光信号伝送用光路442が樹脂組成物により構成され、マイクロレンズ446a、446bが、光信号伝送用光路442の端部に形成された構造であってもよい。
【0074】
このような構成からなる本発明のICチップ実装用基板は、例えば、第一または第二の本発明のICチップ実装用基板の製造方法を用いて製造することができる。
【0075】
次に、第一の本発明のICチップ実装用基板の製造方法について説明する。
第一の本発明のICチップ実装用基板の製造方法は、
基板と、光導波路と、少なくとも下記(a)〜(c)の工程を経て製造する積層体とをこの順序で積層することを特徴とする。
(a)基材層上に導体回路と層間樹脂絶縁層とを順次積層し、導体回路積層体とする導体回路積層体形成工程、
(b)上記導体回路積層体に、光信号伝送用光路となる開口を形成する開口形成工程、および、
(c)上記(b)の工程で形成した開口と連通した開口を有するソルダーレジスト層を前記導体回路積層体の片面に形成するソルダーレジスト層形成工程。
【0076】
第一の本発明のICチップ実装用基板の製造方法では、ICチップ実装用基板の内部に光導波路を形成するとともに、導体回路積層体とソルダーレジスト層とに連通した開口を形成する。この連通した開口は、光信号伝送用光路としての役割を果たすことができ、そのため、第一の本発明の製造方法で製造したICチップ実装用基板は、光学素子を実装した際に、該光学素子と光導波路との間で光信号伝送用光路を介して光信号の伝送を好適に行うことができる。
また、第一の本発明のICチップ実装用基板の製造方法では、光導波路を形成する工程の後に、熱処理を伴う工程が少ないため、熱処理時の基板や層間樹脂絶縁層の変形に起因した光導波路の位置ずれが発生しにくく、接続信頼性に優れたICチップ実装用基板を好適に製造することができる。
【0077】
第一の本発明のICチップ実装用基板の製造方法では、(A)基板製造工程、(B)光導波路製造工程、および、(C)積層体製造工程を行った後、これらの工程で製造された基板、光導波路、および、積層体をこの順序で積層する(D)積層工程を経ることにより、ICチップ実装用基板を製造することができる。
以下、これらを順に説明する。
【0078】
(A)基板製造工程
絶縁性基板を出発材料とし、必要に応じて、該絶縁性基板上に導体回路を形成する。
上記絶縁性基板としては、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン(BT)樹脂基板、熱硬化性ポリフェニレンエーテル基板、銅張積層板、RCC基板等が挙げられる。
また、窒化アルミニウム基板等のセラミック基板や、シリコン基等を用いてもよい。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解めっき処理等によりベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張積層板やRCC基板にエッチング処理を施すことにより形成してもよい。
【0079】
また、上記絶縁性基板上に導体回路を形成し、上記絶縁性基板を挟んだ導体回路間の接続をスルーホールにより行う場合には、例えば、上記絶縁性基板にドリルやレーザ等を用いてスルーホール用貫通孔を形成した後、無電解めっき処理等を施すことによりスルーホールを形成しておく。なお、上記スルーホール用貫通孔の直径は、通常、100〜300μmである。
また、スルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填することが望ましい。
【0080】
(B)光導波路製造工程
ここでは、フィルム状に成形した光導波路を形成する。
上記光導波路が、ポリマー材料等からなる有機系光導波路の場合、該有機系光導波路は、例えば、選択重合法、反応性イオンエッチングとフォトリソグラフィーとを用いる方法、直接露光法、射出成形を用いる方法、フォトブリーチング法、これらを組み合わせた方法等を用いて、離型フィルム等の上でポリマー材料をフィルム状に成形することにより形成することができる。
また、上記光導波路が、石英ガラス、化合物半導体等からなる無機系光導波路の場合、該無機系光導波路は、例えば、LiNbO、LiTaO等の無機材料を液相エピタキシヤル法、化学堆積法(CVD)、分子線エピタキシヤル法等を用いて、離型フィルム等の上で無機材料を成膜させることにより形成することができる。
【0081】
また、上記光導波路には、光路変換ミラーを形成する。
上記光路変換ミラーを形成する方法としては特に限定されず、従来公知の形成方法を用いることができる。具体的には、先端がV形90°のダイヤモンドソーや刃物による機械加工、反応性イオンエッチングによる加工、レーザアブレーション等を用いることができる。
【0082】
(C)積層体製造工程
上記積層体は、少なくとも下記(a)〜(c)の工程を経ることにより、製造する。
(a)基材層上に導体回路と層間樹脂絶縁層とを順次積層し、導体回路積層体とする導体回路積層体形成工程、
(b)上記導体回路積層体に、光信号伝送用光路となる開口を形成する開口形成工程、および、
(c)上記(b)の工程で形成した開口と連通した開口を有するソルダーレジスト層を上記導体回路積層体の片面に形成するソルダーレジスト層形成工程。
【0083】
まず、上記(a)の工程、即ち、導体回路積層体を形成する導体回路積層体形成工程について工程順に説明する。具体的には、例えば、下記(1)〜(9)の工程を経ることにより行うことができる。
(1)フィルム状に成形した基材層を出発材料とし、該基材層上に導体回路を形成する。
上記基材層としては、例えば、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部がアクリル化された樹脂や、これらと熱可塑性樹脂と含む樹脂複合体等からなる未硬化の樹脂をフィルム状に成形し、硬化処理を施したものや、熱可塑性樹脂等をフィルム状に成形したもの等が挙げられる。
【0084】
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂、ポリフェニレン樹脂、フッ素樹脂等が挙げられる。
上記エポキシ樹脂の具体例としては、例えば、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂や、ジシクロペンタジエン変成した脂環式エポキシ樹脂等が挙げられる。
【0085】
上記感光性樹脂としては、例えば、アクリル樹脂等が挙げられる。
また、上記熱硬化性樹脂の一部をアクリル化した樹脂としては、例えば、上記した熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
【0086】
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン(PES)、ポリスルフォン(PSF)、ポリフェニレンスルフォン(PPS)ポリフェニレンサルファイド(PPES)、ポリフェニレンエーテル(PPE)ポリエーテルイミド(PI)等が挙げられる。
【0087】
また、上記樹脂複合体としては、熱硬化性樹脂や感光性樹脂(熱硬化性樹脂の一部をアクリル化した樹脂も含む)と熱可塑性樹脂とを含むものであれば特に限定されず、熱硬化性樹脂と熱可塑性樹脂との具体的な組み合わせとしては、例えばフェノール樹脂/ポリエーテルスルフォン、ポリイミド樹脂/ポリスルフォン、エポキシ樹脂/ポリエーテルスルフォン、エポキシ樹脂/フェノキシ樹脂等が挙げられる。また、感光性樹脂と熱可塑性樹脂との具体的な組み合わせとしては、例えば、アクリル樹脂/フェノキシ樹脂、エポキシ基の一部をアクリル化したエポキシ樹脂/ポリエーテルスルフォン等が挙げられる。
【0088】
また、上記樹脂複合体における熱硬化性樹脂や感光性樹脂と熱可塑性樹脂との配合比率は、熱硬化性樹脂または感光性樹脂/熱可塑性樹脂=95/5〜50/50が望ましい。耐熱性を損なうことなく、高い靱性値を確保することができるからである。
また、上記基材層は、2層以上の異なる樹脂層から構成されていてもよい。
【0089】
また、上記基材層は、粗化面形成用樹脂組成物をフィルム状に成形し、硬化処理を施したものであってもよい。なお、上記粗化面形成用樹脂組成物については、後に、層間樹脂絶縁層の形成方法を説明する際に詳述する。
【0090】
また、上記基材層上に形成する導体回路は、例えば、上記基材層の表面に無電解めっき処理等によりベタの導体層を形成した後、エッチング処理を施すこと等により形成することができる。
また、エッチング処理を施すことにより、導体回路を形成する方法に代えて、ベタの導体層上の一部めっきレジストを形成し、その後、めっきレジスト非形成部に電解めっき層を形成し、さらに、めっきレジストと該めっきレジストの下に存在する導体層とを除去する方法を用いて導体回路を形成してもよい。
【0091】
また、上記基材層を挟んだ導体回路間の接続をスルーホールにより行う場合には、例えば、上記基材層にレーザ等を用いてスルーホール用貫通孔を形成した後、無電解めっき処理等を施すことによりスルーホールを形成しておく。なお、上記スルーホール用貫通孔の直径は、通常、100〜300μmである。
また、スルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填することが望ましい。
【0092】
(2)次に、必要に応じて、導体回路の表面に粗化形成処理を施す。
上記粗化形成処理としては、例えば、黒化(酸化)−還元処理、第二銅錯体と有機酸塩とを含むエッチング液等を用いたエッチング処理、Cu−Ni−P針状合金めっきによる処理等が挙げられる。
ここで、粗化面を形成した場合、該粗化面の平均粗度は、通常、0.1〜5μmが望ましく、導体回路と層間樹脂絶縁層との密着性、導体回路の電気信号伝送能に対する影響等を考慮すると2〜4μmがより望ましい。
なお、この粗化形成処理は、スルーホール内に樹脂充填材を充填する前に行い、スルーホールの壁面にも粗化面を形成してもよい。スルーホールと樹脂充填材との密着性が向上するからである。
【0093】
(3)次に、導体回路を形成した基材層上に、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部がアクリル化された樹脂や、これらと熱可塑性樹脂と含む樹脂複合体からなる未硬化の樹脂層を形成するか、または、熱可塑性樹脂からなる樹脂層を形成する。なお、これらの樹脂層の形成には、例えば、基材層を形成する際に用いる樹脂と同様の樹脂等を用いることができる。
【0094】
また、ここで形成する未硬化の樹脂層や、熱可塑性樹脂からなる樹脂層は、2種以上の異なる樹脂層から構成されていてもよい。
具体的には、例えば、下層が熱硬化性樹脂または感光性樹脂/熱可塑性樹脂=50/50の樹脂複合体から形成され、上層が熱硬化性樹脂または感光性樹脂/熱可塑性樹脂=90/10の樹脂複合体から構成されている等である。
このような構成にすることにより、基板との優れた密着性を確保するとともに、後工程でバイアホール用開口等を形成する際の形成容易性を確保することができる。
【0095】
上記未硬化の樹脂層は、未硬化の樹脂をロールコーター、カーテンコーター等により塗布したり、未硬化(半硬化)の樹脂フィルムを熱圧着したりすることにより形成することができる。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム上に成形した樹脂成形体を熱圧着することにより形成することができる。
【0096】
上記樹脂複合体や樹脂成形体の熱圧着は、例えば、真空ラミネータ等を用いて行うことができる。
また、圧着条件は特に限定されず、樹脂フィルムの組成等を考慮して適宜選択すればよいが、通常は、圧力0.25〜1.0MPa、温度40〜70℃、真空度13〜1300Pa、時間10〜120秒程度の条件で行うことが望ましい。
【0097】
また、上記未硬化の樹脂層は、粗化面形成用樹脂組成物を用いて形成してもよい。
上記粗化面形成用樹脂組成物とは、例えば、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して可溶性の物質が分散されたものである。
なお、上記「難溶性」および「可溶性」という語は、同一の粗化液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」といい、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【0098】
上記耐熱性樹脂マトリックスとしては、層間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際に、粗化面の形状を保持することができるものが好ましく、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。
【0099】
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。また、上記熱硬化性樹脂を感光化する場合は、メタクリル酸やアクリル酸等を用い、熱硬化基を(メタ)アクリル化反応させる。
【0100】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、2種以上併用してもよい。それにより、耐熱性等に優れるものとなる。
【0101】
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン、ポリフェニレンスルフォン、ポリフェニレンサルファイド、ポリフェニルエーテル、ポリエーテルイミド等が挙げられる。これらは単独で用いてもよいし、2種以上併用してもよい。
【0102】
上記酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して可溶性の物質としては、例えば、無機粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹脂や液相ゴムからなる粒子等が挙げられる。これらのなかでは、無機粒子、樹脂粒子、および、金属粒子が望ましい。
【0103】
上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物等からなるものが挙げられる。これらは単独で用いてもよいし、2種以上併用してもよい。
上記アルミナ粒子は、ふっ酸で溶解除去することができ、炭酸カルシウムは塩酸で溶解除去することができる。また、ナトリウム含有シリカやドロマイトはアルカリ水溶液で溶解除去することができる。
【0104】
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に浸漬した場合に、上記耐熱性樹脂マトリックスよりも溶解速度の早いものであれば特に限定されず、具体的には、例えば、アミノ樹脂(メラミン樹脂、尿素樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイミド−トリアジン樹脂等からなるものが挙げられる。これらは、単独で用いてもよく、2種以上併用してもよい。
なお、上記樹脂粒子は予め硬化処理されていることが必要である。硬化させておかないと上記樹脂粒子が樹脂マトリックスを溶解させる溶剤に溶解してしまうこととなるからである。
【0105】
上記金属粒子としては、例えば、金、銀、銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケル、鉄、鉛等からなるものが挙げられる。これらは、単独で用いてもよく、2種以上併用してもよい。
また、上記金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【0106】
上記可溶性の物質を、2種以上混合して用いる場合、混合する2種の可溶性の物質の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため、層間樹脂絶縁層の絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、粗化面形成用樹脂組成物からなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【0107】
上記粗化液として用いる酸としては、例えば、リン酸、塩酸、硫酸、硝酸や、蟻酸、酢酸等の有機酸等が挙げられるが、これらのなかでは有機酸を用いることが望ましい。粗化処理した場合に、バイアホールから露出する金属導体層を腐食させにくいからである。
上記酸化剤としては、例えば、クロム酸、クロム硫酸、アルカリ性過マンガン酸塩(過マンガン酸カリウム等)の水溶液等を用いることが望ましい。
また、上記アルカリとしては、水酸化ナトリウム、水酸化カリウム等の水溶液が望ましい。
【0108】
上記可溶性の物質の平均粒径は、10μm以下が望ましい。
また、平均粒径の相対的に大きな粗粒子と平均粒径が相対的に小さな微粒子とを組み合わせて使用してもよい。即ち、平均粒径が0.1〜0.8μmの可溶性の物質と平均粒径が0.8〜2.0μmの可溶性の物質とを組み合わせる等である。
【0109】
このように、平均粒子と相対的に大きな粗粒子と平均粒径が相対的に小さな微粒子とを組み合わせることにより、薄膜導体層の溶解残渣をなくし、めっきレジスト下のパラジウム触媒量を少なくし、さらに、浅くて複雑な粗化面を形成することができる。
さらに、複雑な粗化面を形成することにより、粗化面の凹凸が小さくても実用的なピール強度を維持することができる。
【0110】
(4)次に、その材料として熱硬化性樹脂や樹脂複合体を用いた層間樹脂絶縁層を形成する場合には、未硬化の樹脂絶縁層に硬化処理を施すとともに、バイアホール用開口を形成し、層間樹脂絶縁層とする。また、この工程では、必要に応じて、スルーホール用貫通孔を形成してもよい。
上記バイアホール用開口は、レーザ処理により形成することが望ましい。また、層間樹脂絶縁層の材料として感光性樹脂を用いた場合には、露光現像処理により形成してもよい。
【0111】
また、その材料として熱可塑性樹脂を用いた層間樹脂絶縁層を形成する場合には、熱可塑性樹脂からなる樹脂層にバイアホール用開口を形成し、層間樹脂絶縁層とする。この場合、バイアホール用開口は、レーザ処理を施すことにより形成することができる。
また、この工程でスルーホール用貫通孔を形成する場合、該スルーホール用貫通孔は、レーザ処理等により形成すればよい。
【0112】
上記レーザ処理に使用するレーザとしては、例えば、炭酸ガスレーザ、紫外線レーザ、エキシマレーザ等が挙げられる。これらのなかでは、エキシマレーザや短パルスの炭酸ガスレーザが望ましい。
【0113】
また、エキシマレーザのなかでも、ホログラム方式のエキシマレーザを用いることが望ましい。ホログラム方式とは、レーザ光をホログラム、集光レンズ、レーザマスク、転写レンズ等を介して目的物に照射する方式であり、この方式を用いることにより、一度の照射で樹脂層に多数のバイアホール用開口を効率的に形成することができる。
【0114】
また、炭酸ガスレーザを用いる場合、そのパルス間隔は、10−4〜10−8秒であることが望ましい。また、開口を形成するためのレーザを照射する時間は、10〜500μ秒であることが望ましい。
また、光学系レンズと、マスクとを介してレーザ光を照射することにより、一度に多数のバイアホール用開口を形成することができる。光学系レンズとマスクとを介することにより、同一強度で、かつ、照射強度が同一のレーザ光を複数の部分に照射することができるからである。
このようにしてバイアホール用開口を形成した後、必要に応じて、デスミア処理を施してもよい。
【0115】
なお、この工程で形成した層間樹脂絶縁層の材質と、上記基材層の材質とは、同一であることが望ましい。
両者の間で熱膨張係数等の物性が同一となるからである。
【0116】
(5)次に、バイアホール用開口の内壁を含む層間樹脂絶縁層の表面に薄膜導体層を形成する。
上記薄膜導体層は、例えば、無電解めっき、スパッタリング等の方法により形成することができる。
【0117】
上記薄膜導体層の材質としては、例えば、銅、ニッケル、スズ、亜鉛、コバルト、タリウム、鉛等が挙げられる。
これらのなかでは、電気特性、経済性等に優れる点から銅や銅およびニッケルからなるものが望ましい。
また、上記薄膜導体層の厚さとしては、無電解めっきにより薄膜導体層を形成する場合には、0.3〜2.0μmが望ましく、0.6〜1.2μmがより望ましい。また、スパッタリングにより形成する場合には、0.1〜1.0μmが望ましい。
【0118】
また、上記薄膜導体層を形成する前に、層間樹脂絶縁層の表面に粗化面を形成しておいてもよい。粗化面を形成することにより、層間樹脂絶縁層と薄膜導体層との密着性を向上させることができる。特に、粗化面形成用樹脂組成物を用いて層間樹脂絶縁層を形成した場合には、酸や酸化剤等を用いて粗化面を形成することが望ましい。
【0119】
また、上記(4)の工程でスルーホール用貫通孔を形成した場合には、層間樹脂絶縁層上に薄膜導体層を形成する際に、貫通孔の壁面にも薄膜導体層を形成することによりスルーホールとしてもよい。
【0120】
(6)次いで、その表面に薄膜導体層が形成された層間樹脂絶縁層の一部にめっきレジストを形成する。
上記めっきレジストは、例えば、感光性ドライフィルムを張り付けた後、めっきレジストパターンが描画されたガラス基板等からなるフォトマスクを密着配置し、露光現像処理を施すことにより形成することができる。
【0121】
(7)その後、薄膜導体層をめっきリードとして電解めっき液を行い、上記めっきレジスト非形成部に電解めっき層を形成する。上記電解めっき液としては、銅めっきが望ましい。
また、上記電解めっき層の厚さ、5〜20μmが望ましい。
【0122】
その後、上記めっきレジストと該めっきレジスト下の薄膜導体層とを除去することにより導体回路(バイアホールを含む)を形成することができる。
上記めっきレジストの除去は、例えば、アルカリ水溶液等を用いて行えばよく、上記薄膜導体層の除去は、硫酸と過酸化水素との混合液、過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液を用いて行えばよい。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
また、このめっきレジストを形成した後、電解めっき層を形成する方法(工程(6)および(7))に代えて、薄膜導体層上の全面に電解めっき層を形成した後、エッチング処理を施すことにより導体回路を形成する方法を用いてもよい。
【0123】
また、上記(4)および(5)の工程においてスルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填してもよい。
また、スルーホール内に樹脂充填材を充填した場合、必要に応じて、無電解めっきを行うことにより樹脂充填材層の表層部を覆う蓋めっき層を形成してもよい。
【0124】
(8)次に、蓋めっき層を形成した場合には、必要に応じて、該蓋めっき層の表面に粗化処理を行い、さらに、上記(3)および(4)の工程を繰り返すことにより層間樹脂絶縁層を形成する。なお、この工程では、スルーホールを形成してもよいし、形成しなくてもよい。
(9)さらに、必要に応じて、(5)〜(8)の工程を繰り返すことにより、導体回路と層間樹脂絶縁層とを積層形成してもよい。
【0125】
このような(1)〜(9)の工程を経ることにより、基材層の両面に導体回路と層間樹脂絶縁層とが積層形成された導体回路積層体を製造することができる。
なお、ここで詳述した導体回路積層体の製造方法は、セミアディテブ法であるが、上記(a)の工程で製造する導体回路積層体の製造方法は、セミアディテブ法に限定されず、フルアディテブ法、サブトラクティブ法、一括積層法、コンフォーマル法等を用いて行うこともできる。
これらのなかでは、セミアディテブ法やフルアディテブ法のアディテブ法が望ましい。エッチング精度が高いため、より微細な導体回路を形成するのに適しているとともに、導体回路の設計の自由度が向上するからである。
【0126】
上記(a)の工程を経て、導体回路積層体を製造した後、上記(b)の工程、即ち、上記導体回路積層体に光信号伝送用光路となる開口を形成する開口形成工程を行う。この工程で形成する開口は、ICチップ実装用基板において光信号伝送用光路の役割を果たすこととなる。従って、この工程で形成する開口を、以下、光信号伝送用開口という。
【0127】
上記光信号伝送用開口の形成は、例えば、レーザ処理等により行う。
上記レーザ処理において使用するレーザとしては、例えば、上記バイアホール用開口の形成において使用するレーザと同様のもの等が挙げられる。
上記光信号伝送用開口の形成位置は特に限定されず、導体回路の設計、ICチップの実装位置等を考慮して適宜選択すればよい。
また、上記光信号伝送用開口は、受光素子や発光素子等の光学素子ごとに形成することが望ましい。また、信号波長ごとに形成してもよい。
【0128】
また、光信号伝送用開口を形成した後、必要に応じて、光信号伝送用開口の壁面にデスミア処理を施してもよい。上記デスミア処理は、例えば、過マンガン酸溶液による処理や、プラズマ処理、コロナ処理等を用いて行うことができる。なお、上記デスミア処理を行うことにより、光信号伝送用開口内の樹脂残り、バリ等を除去することができ、光信号伝送用光路の壁面での乱反射に起因した伝送損失を低下させることができる。
【0129】
また、光信号伝送用開口形成後、下記工程で導体層を形成したり、未硬化の樹脂組成物を充填したりする前に、必要に応じて、光信号伝送用開口の壁面を粗化面とする粗化面形成工程を行うことが望ましい。導体層や樹脂組成物との密着性を向上させることができるからである。
上記粗化面の形成は、例えば、硫酸、塩酸、硝酸等の酸;クロム酸、クロム硫酸、過マンガン酸塩等の酸化剤等により、層間樹脂絶縁層等の光信号伝送用開口を形成した際に露出した部分を溶解することにより行うことができる。また、プラズマ処理やコロナ処理等により行うこともできる。
上記粗化面の平均粗度(Ra)は、0.5〜5μmが望ましく、1〜3μmがより望ましい。この範囲であれば、導体層や樹脂組成物との密着性に優れるともに、光信号の伝送に悪影響を及ぼさないからである。
【0130】
上記光信号伝送用開口を形成した後には、必要に応じて、上記光信号伝送用開口の壁面に導体層を形成する導体層形成工程を行うことが望ましい。
上記導体層の形成は、例えば、無電解めっき、スパッタリング等の方法により行うことができる。
具体的には、例えば、光信号伝送用開口を形成した後、該光信号伝送用開口の壁面に触媒核を付与し、その後、光信号伝送用開口が形成された基板を無電解めっき浴に浸漬する方法等を用いることができる。
また、無電解めっきやスパッタリングを組み合わせて2層以上からなる導体層を形成してもよいし、無電解めっきやスパッタリングの後、電解めっきを行って2層以上からなる導体層を形成してもよい。
【0131】
このような導体層形成工程においては、上記光信号伝送用開口の壁面に導体層を形成するとともに、上記(a)の工程で形成した最外層の層間樹脂絶縁層上に、最外層の導体回路を形成することが望ましい。
具体的には、まず、無電解めっき等により光信号伝送用開口の壁面に導体層を形成する際に、層間樹脂絶縁層の表面全体にも導体層を形成する。
【0132】
次に、この層間樹脂絶縁層表面に形成した導体層上にめっきレジストを形成する。めっきレジストの形成は、例えば、感光性ドライフィルムを張り付けた後、めっきレジストパターンが描画されたガラス基板等からなるフォトマスクを密着載置し、露光現像処理を施すことにより行えばよい。
【0133】
さらに、上記層間樹脂絶縁層上に形成した導体層をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層を形成し、その後、上記めっきレジストと該めっきレジスト下の導体層を除去することにより最外層の層間樹脂絶縁層上に独立した導体回路を形成する。
【0134】
また、上記導体層を形成した後、上記導体層の壁面に粗化面を形成してもよい。上記粗化面の形成は、例えば、黒化(酸化)−還元処理、第二銅錯体と有機酸塩とを含むエッチング液等を用いたエッチング処理、Cu−Ni−P針状合金めっきによる処理等を用いて行うことができる。
【0135】
また、上記光信号伝送用開口を形成した後、必要に応じて、該開口に未硬化の樹脂組成物を充填する樹脂組成物充填工程を行うことが望ましい。
未硬化の樹脂組成物を充填した後、硬化処理を施すことにより、樹脂組成物および空隙から構成される光信号伝送用光路、または、樹脂組成物から構成される光信号伝送用光路を形成することができる。
具体的な未硬化の樹脂組成物の充填方法としては特に限定されず、例えば、印刷やポッティング等の方法を用いることができる。
なお、未硬化の樹脂組成物の充填を印刷により行う場合、未硬化の樹脂組成物は一回で印刷してもよいし、2回以上に分けて印刷してもよい。また、導体回路積層体の両面から印刷を行ってもよい。
【0136】
また、未硬化の樹脂組成物の充填を行う際には、上記光信号伝送用開口の内積よりも少し多い量の未硬化の樹脂組成物を充填し、充填終了後、光信号伝送用開口から溢れた余分な樹脂組成物を除去してもよい。
上記余分な樹脂組成物の除去は、例えば、研磨等により行うことができる。また、余分な樹脂組成物を除去する場合、樹脂組成物の状態は半硬化状態であっても良いし、完全に硬化した状態であってもよく、樹脂組成物の材料等を考慮して適宜選択すればよい。
なお、上記樹脂組成物充填工程を行わない場合、空隙から構成される光信号伝送用光路を形成することができる。
【0137】
このような開口形成工程と、必要に応じて行う、粗化面形成工程、導体層形成工程、および、樹脂組成物充填工程を経ることにより上記(a)の工程を経て製造した導体回路積層体に光信号伝送用光路の一部を形成することができる。
また、上記導体層形成工程を行う際に、層間樹脂絶縁層の表面にも導体層を形成し、上述した処理を行うことにより独立した導体回路を形成することができる。勿論、上記導体層を形成する工程を行わない場合であっても、上述した方法により層間樹脂絶縁層の表面に導体回路を形成することができる。
【0138】
次に、上記(c)の工程、即ち、上記(b)の工程で形成した開口に連通した開口を有するソルダーレジスト層を形成するソルダーレジスト層形成工程を行う。具体的には、例えば、下記(1)および(2)の工程を行うことによりソルダーレジスト層を形成することができる。
なお、ソルダーレジスト層は、導体回路積層体の片面に形成すればよい。
【0139】
(1)まず、光信号伝送用開口を形成した導体回路積層体の片面にソルダーレジスト組成物の層を形成する。
上記ソルダーレジスト組成物の層は、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等からなるソルダーレジスト組成物を用いて形成することができる。
【0140】
また、上記以外のソルダーレジスト組成物としては、例えば、ノボラック型エポキシ樹脂の(メタ)アクリレート、イミダゾール硬化剤、2官能性(メタ)アクリル酸エステルモノマー、分子量500〜5000程度の(メタ)アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体が挙げられ、その粘度は25℃で1〜10Pa・sに調整されていることが望ましい。
また、上記ソルダーレジスト組成物からなるフィルムを圧着してソルダーレジスト組成物の層を形成してもよい。特に、光信号伝送用開口が空隙により構成されている場合は、フィルムを圧着してソルダーレジスト組成物の層を形成することが望ましい。
【0141】
(2)次に、上記ソルダーレジスト組成物の層に、上記光信号伝送用開口に連通した開口(以下、光路用開口ともいう)を形成する。
具体的には、例えば、露光現像処理やレーザ処理等により形成することができる。
また、上記光路用開口を形成する際には、同時に、半田バンプ形成用開口を形成することが望ましい。なお、上記光路用開口を形成と、上記半田バンプ形成用開口の形成とは、別々に行ってもよい。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィルムを作製し、該樹脂フィルムを張り付けることにより、光路用開口と半田バンプ形成用開口とを有するソルダーレジスト層を形成してもよい。
【0142】
また、上記光路用開口の断面の径は、上記光信号伝送用開口の断面の径よりも小さくてもよい。この場合、上記光路開口の断面の径は上記光信号伝送用開口の断面の径よりも20〜100μm小さくすればよい。
【0143】
このような(1)および(2)の工程を経ることにより、光信号伝送用開口の形成された導体回路積層体の片面に、該光信号伝送用開口と連通した開口を有するソルダーレジスト層を形成することができる。
なお、第一の本発明のICチップ実装用基板の製造方法では、後述する(D)積層工程の後にソルダーレジスト層を形成してもよい。
【0144】
また、上記(b)の開口形成工程で、光信号伝送用開口に未硬化の樹脂組成物を充填した場合、上記ソルダーレジスト層に形成した光路用開口には、上記光信号伝送用開口と同様の方法で未硬化の樹脂組成物を充填してもよい。このようにソルダーレジスト層の光路用開口に未硬化の樹脂組成物を充填した後、該未硬化の樹脂組成物の硬化処理を施すことにより、樹脂組成物から構成される光信号伝送用光路を形成することができる。
【0145】
このような(a)〜(c)の工程を行った後、例えば、下記の方法を用いて、半田パッド形成を行うことにより、積層体を製造することができる。
即ち、上記半田バンプ形成用開口を形成することにより露出した導体回路部分を、必要に応じて、ニッケル、パラジウム、金、銀、白金等の耐食性金属により被覆し、半田パッドとする。これらのなかでは、ニッケル−金、ニッケル−銀、ニッケル−パラジウム、ニッケル−パラジウム−金等の金属により被覆層を形成することが望ましい。
上記被覆層は、例えば、めっき、蒸着、電着等により形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきにより形成することが望ましい。
【0146】
(D)積層工程
上記(A)の工程で製造された基板上に、上記(B)の工程で製造された光導波路、および、上記(C)の工程で製造された積層体を積層する。
この積層は熱圧着により行うことが望ましく、例えば、真空ラミネータ等を用いて行うことができる。
また、圧着条件は特に限定されず、上記光導波路および上記積層体に用いられる樹脂の組成等を考慮して適宜選択すればよいが、通常は、真空または減圧下、圧力0.2〜1.0MPa、温度50〜200℃、時間30〜600秒程度の条件で行うことが望ましい。
【0147】
また、先に光導波路を基板上に積層しておき、これに、積層体を積層してもよいし、先に積層体の最外層の層間樹脂絶縁層上に光導波路を形成しておき、これを基板に積層してもよい。
【0148】
また、積層工程終了後、必要に応じて、光信号伝送用光路の端部にマイクロレンズを形成するマイクロレンズ形成工程を行ってもよい。光信号の伝送損失をより抑えることができるからである。
上記光信号伝送用光路の端部にマイクロレンズを形成するには、ソルダーレジスト層上に形成した接着剤層を介して光信号伝送用光路の端部に配設してもよく(図2参照)、また、光信号伝送用光路が樹脂組成物により構成されている場合、該樹脂組成物上に直接形成してもよい。
【0149】
上記樹脂組成物上にマイクロレンズを直接形成する方法としては、例えば、未硬化の光学レンズ用樹脂を樹脂組成物上に適量滴下し、この滴下した未硬化の光学レンズ用樹脂に硬化処理を施す方法を挙げることができる。
上記方法において、未硬化の光学レンズ用樹脂を樹脂組成物上に適量滴下する際には、ディスペンサー、インクジェット、マイクロピペット、マイクロシリンジ等の装置を用いることができる。また、このような装置を用いて樹脂組成物上に滴下した未硬化の光学レンズ用樹脂は、その表面張力により球形になろうとするため、上記樹脂組成物上で半球状となり、その後、半球状の未硬化の光学レンズ用樹脂に硬化処理を施すことで、樹脂組成物上に半球状のマイクロレンズを形成することができるのである。
上記光学レンズ用樹脂としては、例えば、アクリル樹脂、エポキシ樹脂等上記本発明のICチップ実装用基板の光導波路で説明したポリマー材料と同様の材料等を挙げることができる。
なお、このようにして形成するマイクロレンズの直径や曲面の形状等は、樹脂組成物と未硬化の光学レンズ用樹脂との濡れ性を考慮しながら、適宜未硬化の光学レンズ用樹脂の粘度等を調整することで制御することができる。
【0150】
また、第一の本発明のICチップ実装用基板の製造方法では、光信号伝送用光路中にマイクロレンズを形成するマイクロレンズ形成工程を行ってもよい。この場合でも、光信号の伝送損失をより抑えることができるからである。
上記光信号伝送用光路中にマイクロレンズを形成するには、光信号伝送用光路が樹脂組成物および空隙により構成されている場合、上記光信号伝送用光路の内部であって、上記樹脂組成物上に直接形成してもよく(図16参照)、また、場合によっては、上記樹脂組成物を2層構造とし、上層の樹脂組成物と下層の樹脂組成物との間に上記マイクロレンズを形成してもよい。
【0151】
上記光信号伝送用光路中にマイクロレンズを形成する方法としては、光信号伝送用光路が樹脂組成物および空隙により構成されている場合、上述した光信号伝送用光路の端部に光学レンズ用樹脂からなるマイクロレンズを形成する方法と同様の方法を挙げることができる。
また、上記樹脂組成物が2層構造である場合、上記ソルダーレジスト層を形成する前の導体回路積層体において、光信号伝送用開口に未硬化の樹脂組成物を充填、硬化させた後、この硬化させた樹脂組成物上に、上述した方法で光学レンズ用樹脂からなるマイクロレンズを形成し、その後、上記導体回路積層体上にソルダーレジスト層を形成し、該ソルダーレジスト層の光路用開口に未硬化の樹脂組成物を充填し、硬化することで上層の樹脂組成物と下層の樹脂組成物との間にマイクロレンズを形成することができる。
【0152】
さらに、半田バンプを形成し、ソルダーレジスト層に光学素子(受光素子および発光素子)を実装することにより、本発明のICチップ実装用基板を製造することができる。
上記半田バンプの形成は、上記半田パッドに相当する部分に開口部が形成されたマスクを介して、上記半田パッドに半田ペーストを充填した後、リフローすることにより行う。
また、上記光学素子の実装は、例えば、上記半田バンプを介して行うことができる。また、例えば、上記半田バンプを形成する際に、半田ペーストを充填した時点で光学素子を取りつけておき、リフローと同時に光学素子の実装を行ってもよい。
また、半田に代えて、導電性接着剤等を用いて光学素子を実装してもよい。
このような工程を経ることにより、本発明のICチップ実装用基板を好適に製造することができる。
【0153】
次に、第二の本発明のICチップ実装用基板の製造方法について説明する。
第二の本発明のICチップ実装用基板の製造方法は、
(a)導体回路が形成された基板上に光導波路を形成する光導波路形成工程と、
(b)上記光導波路が形成された基板上に層間樹脂絶縁層と導体回路とを順次積層形成し、多層配線板とする多層配線板製造工程と、
(c)上記多層配線板に、光信号伝送用光路となる開口を形成する開口形成工程と、
(d)上記(c)の工程で形成した開口と連通した開口を有するソルダーレジスト層を上記多層配線板の片面に形成するソルダーレジスト層形成工程と
を含むことを特徴とする。
【0154】
第二の本発明のICチップ実装用基板の製造方法では、ICチップ実装用基板の内部に光導波路を形成するとともに、導体回路積層体とソルダーレジスト層とに連通した開口を形成する。この連通した開口は、光信号伝送用光路としての役割を果たすことができ、そのため、第二の本発明の製造方法で製造したICチップ実装用基板は、光学素子を実装した際に、該光学素子と光導波路との間で光信号伝送用光路を介して光信号の伝送を好適に行うことができる。
【0155】
まず、上記(a)の工程、即ち、導体回路が形成された基板上に光導波路を形成する光導波路形成工程について工程順に説明する。具体的には、例えば、下記(1)〜(3)の工程を経ることにより上記光導波路を形成することができる。
【0156】
(1)絶縁性基板を出発材料とし、まず、該絶縁性基板上に導体回路を形成する。
上記絶縁性基板としては、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン(BT)樹脂基板、熱硬化性ポリフェニレンエーテル基板、銅張積層板、RCC基板等が挙げられる。
また、窒化アルミニウム基板等のセラミック基板や、シリコン基板を用いてもよい。
【0157】
上記導体回路は、例えば、上記絶縁性基板の表面に無電解めっき処理等によりベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張積層板やRCC基板にエッチング処理を施すことにより形成してもよい。
また、エッチング処理を施すことにより導体回路を形成する方法に代えて、ベタの導体層上にめっきレジストを形成した後、めっきレジスト非形成部に電気めっき層を形成し、その後、めっきレジストと該めっきレジスト下の導体層とを除去することにより導体回路を形成する方法を用いて導体回路を形成してもよい。
なお、上記導体回路は、後述する(3)の工程の後に形成してもよい。
【0158】
また、上記絶縁性基板を挟んだ導体回路間の接続をスルーホールにより行う場合には、例えば、上記絶縁性基板にドリルやレーザ等を用いてスルーホール用貫通孔を形成した後、無電解めっき処理等を施すことによりスルーホールを形成しておく。なお、上記スルーホール用貫通孔の直径は、通常、100〜300μmである。
また、スルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填することが望ましい。
【0159】
(2)次に、必要に応じて、導体回路の表面に粗化形成処理を施す。
上記粗化形成処理としては、例えば、黒化(酸化)−還元処理、第二銅錯体と有機酸塩とを含むエッチング液等を用いたエッチング処理、Cu−Ni−P針状合金めっきによる処理等を挙げることができる。
ここで、粗化面を形成した場合、該粗化面の平均粗度は、通常、0.1〜5μmが望ましく、導体回路と層間樹脂絶縁層との密着性、導体回路の電気信号伝送能に対する影響等を考慮すると2〜4μmがより望ましい。
なお、この粗化形成処理は、スルーホール内に樹脂充填材を充填する前に行い、スルーホールの壁面にも粗化面を形成してもよい。スルーホールと樹脂充填材との密着性が向上するからである。
【0160】
(3)次に、基板上の導体回路非形成部に光導波路を形成する。
光導波路として、ポリマー材料等からなる有機系光導波路を形成する場合は、予め、離型フィルム等の上でフィルム状に成形しておいた光導波路を基板上に張り付けたり、基板上に直接形成することより、光導波路を形成することができる。具体的には、選択重合法、反応性イオンエッチングとフォトリソグラフィーとを用いる方法、直接露光法、射出成形を用いる方法、フォトブリーチング法、これらを組み合わせた方法等を用いて形成することができる。
なお、これらの方法は、光導波路を離型フィルム等の上に形成する場合にも、基板上に形成する直接形成する場合にも用いることができる。
また、光導波路として、石英ガラス、化合物半導体等からなる無機系光導波路を形成する場合は、例えば、LiNbO、LiTaO等の無機材料を液相エピタキシヤル法、化学堆積法(CVD)、分子線エピタキシヤル法等により成膜させたり、予め、所定の形状に成形しておいた石英ガラス等の無機系光導波路を接着剤を介して取り付けることにより行うことができる。
【0161】
また、上記光導波路には、光路変換ミラーを形成する。
上記光路変換ミラーは、光導波路を層間樹脂絶縁層上に取り付ける前に形成しておいてもよいし、基板上に取り付けた後に形成してもよいが、該光導波路を基板上に直接形成する場合を除いて、予め光路変換ミラーを形成しておくことが望ましい。作業を容易に行うことができ、また、作業時にICチップ実装用基板を構成する他の部材、例えば、導体回路や基板等に傷を付けたり、これらを破損させたりするおそれがないからである。
上記光路変換ミラーを形成する方法としては、第一の本発明のICチップ実装用基板の製造方法における(B)光導波路製造工程で用いた方法と同様の方法等を用いることができる。
【0162】
また、上述したように、この(3)の工程で光導波路を形成した後、絶縁性基板上に導体回路を形成してもよく、この場合は、ベタの導体層の上にめっきレジストを形成した後、めっきレジスト非形成部に電解めっき層を形成し、さらに、めっきレジストと該めっきレジスト下のベタの導体層とを除去する方法により導体回路を形成することが望ましい。これは、形成した光導波路を破損するおそれが少ないからである。
【0163】
次に、上記(b)の工程、即ち、上記(a)の工程で光導波路が形成された基板上に層間樹脂絶縁層と導体回路とを順次積層し、多層配線板とする多層配線板製造工程について工程順に説明する。具体的には、例えば、下記(1)〜(7)の工程を経ることにより多層配線板を製造することができる。
【0164】
(1)上記(a)の工程で光導波路が形成された基板上に、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部がアクリル化された樹脂や、これらと熱可塑性樹脂と含む樹脂複合体からなる未硬化の樹脂層を形成するか、または、熱可塑性樹脂からなる樹脂層を形成する。
具体的には、第一の本発明のICチップ実装用基板の製造方法における(a)導体回路積層体形成工程で層間樹脂絶縁層を形成する際に用いる樹脂と同様の樹脂等を用いることができる。
上記未硬化の樹脂層は、未硬化の樹脂をロールコーター、カーテンコーター等により塗布したり、未硬化(半硬化)の樹脂フィルムを熱圧着したりすることにより形成することができる。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム上に成形した樹脂成形体を熱圧着することにより形成することができる。
【0165】
上記樹脂複合体や樹脂成形体の熱圧着は、例えば、真空ラミネータ等を用いて行うことができる。
また、圧着条件は特に限定されず、樹脂フィルムの組成等を考慮して適宜選択すればよいが、通常は、圧力0.25〜1.0MPa、温度40〜70℃、真空度13〜1300Pa、時間10〜120秒程度の条件で行うことが望ましい。
【0166】
(2)次に、その材料として熱硬化性樹脂や樹脂複合体を用いた層間樹脂絶縁層を形成する場合には、未硬化の樹脂絶縁層に硬化処理を施すとともに、バイアホール用開口を形成し、層間樹脂絶縁層とする。また、この工程では、必要に応じて、スルーホール用貫通孔を形成してもよい。
上記バイアホール用開口は、レーザ処理により形成することが望ましい。また、層間樹脂絶縁層の材料として感光性樹脂を用いた場合には、露光現像処理により形成してもよい。
【0167】
また、その材料として熱可塑性樹脂を用いた層間樹脂絶縁層を形成する場合には、熱可塑性樹脂からなる樹脂層にバイアホール用開口を形成し、層間樹脂絶縁層とする。この場合、バイアホール用開口は、レーザ処理を施すことにより形成することができる。
また、この工程でスルーホール用貫通孔を形成する場合、該スルーホール用貫通孔は、ドリル加工やレーザ処理等により形成すればよい。
【0168】
上記レーザ処理に使用するレーザとしては、例えば、第一の本発明のICチップ実装用基板の製造方法における(a)導体回路積層体形成工程において、バイアホール用開口を形成する際に使用するレーザと同様のもの等が挙げられる。
【0169】
(3)次に、バイアホール用開口の内壁を含む層間樹脂絶縁層の表面に、導体回路を形成する。
具体的には、例えば、第一の本発明のICチップ実装用基板の製造方法における(a)導体回路積層体形成工程の(5)〜(7)で用いる方法と同様の方法等を用いることができる。
また、この工程においても、上記(a)導体回路積層体形成工程と同様、スルーホールを形成してもよく、スルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填してもよい。
また、スルーホール内に樹脂充填材を充填した場合には、無電解めっき等により樹脂充填材層を覆う蓋めっき層を形成してもよい。
【0170】
(4)次に、蓋めっき層を形成した場合には、必要に応じて、該蓋めっき層の表面に粗化処理を行い、さらに、上記(1)および(2)の工程を繰り返すことにより層間樹脂絶縁層を形成する。なお、この工程では、スルーホールを形成してもよいし、形成しなくてもよい。
(5)さらに、必要に応じて、上記(3)および(4)の工程を繰り返すことにより、導体回路と層間樹脂絶縁層とを積層形成してもよい。
【0171】
このような(1)〜(5)の工程を行うことにより、基板の両面に導体回路と層間樹脂絶縁層とが積層形成された多層配線板を製造することができる。
なお、ここで詳述した多層配線板の製造方法は、セミアディテブ法であるが、上記(a)の工程で製造する多層配線板の製造方法は、セミアディテブ法に限定されず、フルアディテブ法、サブトラクティブ法、一括積層法、コンフォーマル法等を用いて行うこともできる。これらのなかでは、微細な導体回路を形成する方法として優れている点からセミアディテブ法やフルアディテブ法のアディテブ法が望ましい。
【0172】
第二の本発明のICチップ実装用基板の製造方法では、上記(a)および上記(b)の工程を経て、多層配線板を製造した後、上記(c)の工程、即ち、上記多層配線板に光信号伝送用光路となる開口を形成する開口形成工程を行う。この工程で形成する開口は、ICチップ実装用基板において光学素子と光導波路とを接続する光信号伝送用光路の役割を果たすこととなる。従って、この工程で形成する開口を、以下、光信号伝送用開口という。
【0173】
上記光信号伝送用開口の形成は、例えば、レーザ処理等により行う。
上記レーザ処理において使用するレーザとしては、上記バイアホール用開口の形成において使用するレーザと同様のもの等が挙げられる。
この場合、上記レーザとしては、上記光導波路が吸収を持たない波長のレーザを用いることが望ましい。上記光信号伝送用開口形成時に上記光導波路表面を傷つけるおそれが少ないからである。
上記光信号伝送用開口の形成位置は特に限定されず、導体回路の設計、ICチップの実装位置等を考慮して適宜選択すればよい。
また、上記光信号伝送用開口は、受光素子や発光素子等の光学素子ごとに形成することが望ましい。また、信号波長ごとに形成してもよい。
【0174】
また、光信号伝送用開口を形成した後、必要に応じて、光信号伝送用開口の壁面にデスミア処理を施してもよい。上記デスミア処理は、例えば、過マンガン酸溶液による処理や、プラズマ処理、コロナ処理等を用いて行うことができる。なお、上記デスミア処理を行うことにより、光信号伝送用開口内の樹脂残り、バリ等を除去することができ、光信号伝送用光路の壁面での乱反射に起因した伝送損失を低下させることができる。
【0175】
また、光信号伝送用開口形成後、下記工程で導体層を形成したり、未硬化の樹脂組成物を充填したりする前に、必要に応じて、光信号伝送用開口の壁面を粗化面とする粗化面形成工程を行うことが望ましい。導体層や樹脂組成物との密着性を向上させることができるからである。
上記粗化面の形成は、例えば、硫酸、塩酸、硝酸等の酸;クロム酸、クロム硫酸、過マンガン酸塩等の酸化剤等により、層間樹脂絶縁層等の光信号伝送用開口を形成した際に露出した部分を溶解することにより行うことができる。また、プラズマ処理やコロナ処理等により行うこともできる。
上記粗化面の平均粗度(Ra)は、0.5〜5μmが望ましく、1〜3μmがより望ましい。この範囲であれば、導体層や樹脂組成物との密着性に優れるともに、光信号の伝送に悪影響を及ぼさないからである。
【0176】
上記光信号伝送用開口を形成した後には、必要に応じて、上記光信号伝送用開口の壁面に導体層を形成する導体層形成工程を行うことが望ましい。
上記導体層の形成は、例えば、無電解めっき、スパッタリング等の方法により行うことができる。
具体的には、例えば、光信号伝送用開口を形成した後、該光信号伝送用開口の壁面に触媒核を付与し、その後、光信号伝送用開口が形成された基板を無電解めっき浴に浸漬する方法等を用いることができる。
また、無電解めっきやスパッタリングを組み合わせて2層以上からなる導体層を形成してもよいし、無電解めっきやスパッタリングの後、電解めっきを行って2層以上からなる導体層を形成してもよい。
【0177】
このような導体層形成工程においては、上記光信号伝送用開口の壁面に導体層を形成するとともに、上記(b)の工程を経て形成した層間樹脂絶縁層上に、最外層の導体回路を形成することが望ましい。
具体的には、まず、無電解めっき等により光信号伝送用開口の壁面に導体層を形成する際に、層間樹脂絶縁層の表面全体にも導体層を形成する。
【0178】
次に、この層間樹脂絶縁層表面に形成した導体層上にめっきレジストを形成する。めっきレジストの形成は、例えば、感光性ドライフィルムを張り付けた後、めっきレジストパターンが描画されたガラス基板等からなるフォトマスクを密着載置し、露光現像処理を施すことにより行えばよい。
【0179】
さらに、上記層間樹脂絶縁層上に形成した導体層をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層を形成し、その後、上記めっきレジストと該めっきレジスト下の導体層を除去することにより層間樹脂絶縁層上に独立した導体回路を形成する。
【0180】
また、上記導体層を形成した後、上記導体層の壁面に粗化面を形成してもよい。上記粗化面の形成は、例えば、黒化(酸化)−還元処理、第二銅錯体と有機酸塩とを含むエッチング液等を用いたエッチング処理、Cu−Ni−P針状合金めっきによる処理等を用いて行うことができる。
【0181】
また、上記光信号伝送用開口を形成した後、必要に応じて、該開口に未硬化の樹脂組成物を充填する樹脂充填工程を行うことが望ましい。
未硬化の樹脂組成物を充填した後、硬化処理を施すことにより、樹脂組成物および空隙から構成される光信号伝送用光路、または、樹脂組成物から構成される光信号伝送用光路を形成することができる。
具体的な未硬化の樹脂組成物の充填方法としては特に限定されず、例えば、印刷やポッティング等の方法を用いることができる。
なお、未硬化の樹脂組成物の充填を印刷により行う場合、未硬化の樹脂組成物は一回で印刷してもよいし、2回以上に分けて印刷してもよい。
【0182】
また、未硬化の樹脂組成物の充填を行う際には、上記光信号伝送用開口の内積よりも少し多い量の未硬化の樹脂組成物を充填し、充填終了後、光信号伝送用開口から溢れた余分な樹脂組成物を除去してもよい。
上記余分な樹脂組成物の除去は、例えば、研磨等により行うことができる。また、余分な樹脂組成物を除去する場合、樹脂組成物の状態は半硬化状態であっても良いし、完全に硬化した状態であってもよく、樹脂組成物の材料等を考慮して適宜選択すればよい。
なお、上記樹脂組成物充填工程を行わない場合、空隙から構成される光信号伝送用光路を形成することができる。
【0183】
このような開口形成工程と、必要に応じて行う、粗化面形成工程、導体層形成工程、および、樹脂組成物充填工程を経ることにより、上記(a)および上記(b)の工程を経て製造した多層配線板に光信号伝送用光路の一部を形成することができる。また、上記導体層形成工程を行う際に、層間樹脂絶縁層の表面にも導体層を形成し、上述した処理を行うことにより独立した導体回路を形成することができる。勿論、上記導体層を形成工程を行わない場合であっても、上述した方法により層間樹脂絶縁層の表面に導体回路を形成することができる。
【0184】
次に、上記(d)の工程、即ち、上記(c)の工程で形成した開口に連通した開口を有するソルダーレジスト層を上記多層配線板の片面に形成するソルダーレジスト層形成工程を行う。
具体的には、例えば、下記(1)および(2)の工程を行うことによりソルダーレジスト層を形成することができる。
【0185】
(1)まず、光信号伝送用開口を形成した多層配線板の最外層にソルダーレジスト組成物の層を形成する。
上記ソルダーレジスト組成物の層は、例えば、第一の本発明の製造方法の(c)ソルダーレジスト層形成工程で用いる方法と同様の方法により形成することができる。
【0186】
(2)次に、上記ソルダーレジスト組成物の層に、上記光信号伝送用開口に連通した開口(以下、光路用開口ともいう)を形成する。
具体的には、例えば、露光現像処理やレーザ処理等により形成することができる。
また、上記光路用開口を形成する際には、同時に、半田バンプ形成用開口を形成することが望ましい。なお、上記光路用開口を形成と、上記半田バンプ形成用開口の形成とは、別々に行ってもよい。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィルムを作製し、該樹脂フィルムを張り付けることにより、光路用開口と半田バンプ形成用開口とを有するソルダーレジスト層を形成してもよい。
【0187】
また、上記光路用開口の断面の径は、上記光信号伝送用開口の断面の径よりも小さくてもよい。この場合、上記光路開口の断面の径は上記光信号伝送用開口の断面の径よりも20〜100μm小さくすればよい。
【0188】
このような(1)および(2)の工程を経ることにより、光信号伝送用開口の形成された多層配線板上に、該光信号伝送用開口と連通した開口を有するソルダーレジスト層を形成することができる。
【0189】
また、上記(c)の開口形成工程で、光信号伝送用開口に未硬化の樹脂組成物を充填した場合、上記ソルダーレジスト層に形成した光路用開口には、上記光信号伝送用開口と同様の方法で未硬化の樹脂組成物を充填してもよい。このようにソルダーレジスト層の光路用開口に未硬化の樹脂組成物を充填した後、該未硬化の樹脂組成物の硬化処理を施すことにより、樹脂組成物から構成される光信号伝送用光路を形成することができる。
なお、上記光路用開口に連通した開口を有するソルダーレジスト層は、多層配線板の片面、即ち、多層配線板の光信号伝送用開口形成側に形成することとなるが、多層配線板の他方の面に、開口を有さないソルダーレジスト層を形成してもよい。
【0190】
また、上記光信号伝送用開口と上記光路用開口とを形成した後、必要に応じて、光信号伝送用光路の端部や、光信号伝送用光路中にマイクロレンズを形成するマイクロレンズ形成工程を行うことが望ましい。光信号の伝送損失をより抑えることができるからである。
上記光信号伝送用光路の端部や光信号伝送用光路中にマイクロレンズを形成するには、第一の本発明のICチップ実装用基板の製造方法で説明した方法と同様の方法を用いることができる。
【0191】
第二の本発明のICチップ実装用基板の製造方法では、このような(a)〜(d)の工程を行った後、例えば、下記の方法を用いて、半田パッドや半田バンプの形成、光学素子の実装を行うことによりICチップ実装用基板を製造することができる。
半田パッドや半田バンプの形成、光学素子の実装は、第一の本発明のICチップ実装用基板の製造方法と同様の方法により行うことができる。
【0192】
なお、第一および第二の本発明のICチップ実装用基板の製造方法では、基板と層間樹脂絶縁層との間に光導波路を形成している。しかしながら、本発明のICチップ実装用基板における光導波路の形成位置は、基板と層間樹脂絶縁層との間に限定されるものではなく、層間樹脂絶縁層同士の間であってもよい。
このような構成のICチップ実装用基板は、例えば、第二の本発明のICチップ実装用基板の製造方法において、(a)の工程、即ち、光導波路形成工程で光導波路を形成せず、(b)の工程、即ち、多層配線板製造工程で層間樹脂絶縁層と導体回路とを積層形成した後、光導波路を形成することにより製造することができる。
【0193】
【実施例】
以下、本発明をさらに詳細に説明する。
(実施例1)
A.樹脂フィルムの作製
ビスフェノールA型エポキシ樹脂(エポキシ当量469、油化シェルエポキシ社製エピコート1001)30重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215、大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120、大日本インキ化学工業社製 フェノライトKA−7052)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT)15重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微粉砕シリカ2重量部、シリコン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、樹脂フィルムを作製した。
【0194】
B.貫通孔充填用樹脂組成物の調製
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のSiO球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45〜49Pa・sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
【0195】
C.基板
基板としては、厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板を用いた。
【0196】
D.光導波路の製造
次に、以下の方法を用いて光路変換ミラーを有する光導波路を製造した。
即ち、PMMAからなるフィルム状の光導波路(マイクロパーツ社製:幅1mm、厚さ20μm)の一端に、先端がV形90°のダイヤモンドソーを用いて45°光路変換ミラーを形成し、光導波路を製造した。
【0197】
E.積層体の製造
(1)上記Aに記載した樹脂フィルムを170℃で30分間熱硬化させて形成した基材層31の両面に18μmの銅箔28がラミネートされている銅張樹脂フィルムを出発材料とした(図3(a)参照)。まず、この銅張樹脂フィルムをレーザ削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基材層31の両面に導体回路24とスルーホール29とを形成した。
【0198】
(2)スルーホール29と導体回路24とを形成した基材層を水洗いし、乾燥した後、NaOH(10g/l)、NaClO(40g/l)、NaPO(6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH(6g/l)を含む水溶液を還元浴とする還元処理を行い、スルーホール29を含む導体回路24の表面に粗化面(図示せず)を形成した(図3(b)参照)。
【0199】
(3)上記Bに記載した樹脂充填材を調製した後、下記の方法により調製後24時間以内に、スルーホール29内および基材層31の片面の導体回路非形成部と導体回路24の外縁部とに樹脂充填材30′の層を形成した。
即ち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基材層上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、100℃、20分の条件で乾燥させることにより樹脂充填材30′の層を形成した(図3(c)参照)。
【0200】
(4)上記(3)の処理を終えた基材層の片面を、♯600のベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、導体回路24の表面やスルーホール29のランド表面に樹脂充填材30′が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基材層の他方の面についても同様に行った。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層30を形成した。
【0201】
このようにして、スルーホール29や導体回路非形成部に形成された樹脂充填材30の表層部および導体回路24の表面を平坦化し、樹脂充填材30と導体回路24の側面とが粗化面(図示せず)を介して強固に密着し、また、スルーホール29の内壁面と樹脂充填材30とが粗化面(図示せず)を介して強固に密着した基材層を得た(図3(d)参照)。この工程により、樹脂充填材層30の表面と導体回路24の表面とが同一平面となる。
【0202】
(5)上記基材層を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹き付けて、導体回路24の表面とスルーホール29のランド表面とをエッチングすることにより、導体回路24の全表面に粗化面(図示せず)を形成した。エッチング液として、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部を含むエッチング液(メック社製、メックエッチボンド)を使用した。
【0203】
(6)次に、上記Aで作製した基材層より少し大きめの樹脂フィルムを基材層上に載置し、圧力0.4MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネータ装置を用いて貼り付けることにより層間樹脂絶縁層22を形成した(図3(e)参照)。
即ち、樹脂フィルムを基材層上に、真空度65Pa、圧力0.4MPa、温度80、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
【0204】
(7)次に、層間樹脂絶縁層22上に、厚さ1.2mmの貫通孔が形成されたマスクを介して、波長10.4μmのCOガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅8.0μ秒、マスクの貫通孔の径1.0mm、1ショットの条件で層間樹脂絶縁層22に、直径80μmのバイアホール用開口26を形成した(図4(a)参照)。
【0205】
(8)バイアホール用開口26を形成した基材層を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層22の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口26の内壁面を含むその表面に粗化面(図示せず)を形成した。
【0206】
(9)次に、上記処理を終えた基材層を、中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、粗面化処理(粗化深さ3μm)した基材層の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層22の表面(バイアホール用開口26の内壁面を含む)に触媒核を付着させた(図示せず)。即ち、上記基材層を塩化パラジウム(PdCl)と塩化第一スズ(SnCl)とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
【0207】
(10)次に、以下の組成の無電解銅めっき水溶液中に、基材層を浸漬し、層間樹脂絶縁層22の表面(バイアホール用開口26の内壁面を含む)に厚さ0.6〜3.0μmの薄膜導体層(無電解銅めっき膜)32を形成した(図4(b)参照)。
〔無電解めっき水溶液〕
NiSO 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
30℃の液温度で40分
【0208】
(11)次に、薄膜導体層(無電解銅めっき膜)32が形成された基材層に市販の感光性ドライフィルムを張り付け、マスクを載置して、100mJ/cmで露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、厚さ20μmのめっきレジスト23を設けた(図4(c)参照)。
【0209】
(12)ついで、基材層を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト23非形成部に、厚さ20μmの電解銅めっき膜33を形成した(図4(d)参照)。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドHL)
〔電解めっき条件〕
電流密度 1 A/dm
時間 65 分
温度 22±2 ℃
【0210】
(13)さらに、めっきレジスト23を5%NaOHで剥離除去した後、そのめっきレジスト23下の薄膜導体層を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、薄膜導体層(無電解銅めっき膜)32と電解銅めっき膜33とからなる厚さ18μmの導体回路25(バイアホール27を含む)を形成した(図5(a)参照)。
【0211】
(14)さらに、上記(5)の工程で用いたエッチング液と同様のエッチング液を用いて、導体回路25の表面に粗化面(図示せず)を形成し、次いで、上記(6)〜(8)の工程と同様にしてバイアホール用開口26を有し、その表面に粗化面(図示せず)が形成された層間樹脂絶縁層22を積層形成し、導体回路積層体とした(図5(b)参照)。
その後、層間樹脂絶縁層22上に、厚さ1.2mmの貫通孔が形成されたマスクを介して、炭酸ガスレーザを用いて基材層31および層間樹脂絶縁層22を貫通する直径250μmの開口46を形成し、さらに、開口46の壁面にデスミア処理を施した(図5(c)参照)。
【0212】
(15)次に、上記(9)の工程で用いた方法と同様の方法で、開口46の壁面および層間樹脂絶縁層22の表面に触媒を付与し、さらに、上記(10)の工程で用いた無電解めっき液と同様の無電解銅めっき水溶液中に、導体回路積層体を浸漬し、層間樹脂絶縁層22の表面(バイアホール用開口26の内壁面を含む)、および、開口46の壁面に薄膜導体層(無電解銅めっき膜)32を形成した(図6(a)参照)。
【0213】
(16)次に、上記(11)の工程で用いた方法と同様の方法で、薄膜導体層上の一部にめっきレジスト23を設け、さらに、上記(12)の工程で用いた方法と同様の方法で、めっきレジスト23非形成部に、厚さ20μmの電解銅めっき膜33を形成した(図6(b)参照)。
【0214】
(17)次に、上記(13)の工程で用いた方法と同様の方法で、薄膜導体層上の一部にめっきレジスト23の剥離と、めっきレジスト23下の薄膜導体層の除去とを行い、導体回路25(バイアホール27を含む)および導体層45を形成した。
さらに、上記(2)の工程で用いた方法と同様の方法で、酸化還元処理を行い、導体回路25の表面および導体層45の表面を粗化面(図示せず)とした(図6(c)参照)。
【0215】
(18)次に、スキージを用いて、導体層45が形成された開口46内にエポキシ樹脂を含む樹脂組成物を充填し、乾燥させた後、バフ研磨によりその表層を平坦化した。さらに、硬化処理を施し、樹脂組成物層42aを形成した(図7(a)参照)。
【0216】
(19)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量:4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15.0重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである2官能アクリルモノマー(日本化薬社製、商品名:R604)4.5重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部、を加えることにより、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60min-1(rpm)の場合はローターNo.4、6min-1(rpm)の場合はローターNo.3によった。
【0217】
(20)次に、樹脂組成物層42aを形成した導体回路積層体の片面に、上記ソルダーレジスト組成物を30μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行い、ソルダーレジスト組成物の層34′を形成した(図7(b)参照)。
【0218】
(21)次いで、半田バンプ形成用開口および光路用開口のパターンが描画された厚さ5mmのフォトマスクをICチップ実装側のソルダーレジスト組成物の層34′に密着させて1000mJ/cmの紫外線で露光し、DMTG溶液で現像処理し、直径200μmの開口を形成した。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層を硬化させ、半田バンプ形成用開口47、および、光路用開口42bを有し、その厚さが20μmのソルダーレジスト層34を形成した。なお、上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。
【0219】
(22)次に、ソルダーレジスト層34を形成した導体回路積層体を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、半田バンプ形成用開口47に厚さ5μmのニッケルめっき層を形成した。さらに、その基板をシアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層上に、厚さ0.03μmの金めっき層を形成し、半田パッド36とし、積層体を得た(図8(a)参照)。
【0220】
F.積層工程
(1)まず、上記Eの工程で製造した積層体のソルダーレジスト層非形成面(図中、下面)の所定の位置に、以下の方法を用いて光路変換ミラーを有する光導波路50を貼り付けた(図8(b)参照)。
即ち、上記Dの工程で製造した光導波路を導体回路非形成部に光変換ミラー非形成側のその他端の側面と層間樹脂絶縁層の側面とが揃うように貼り付けた。なお、光導波路の貼り付けは、該光導波路の層間樹脂絶縁層との接着面に熱硬化性樹脂からなる接着剤を厚さ10μmに塗布しておき、圧着後、60℃で1時間硬化させることにより行った。
(2)次に、上記Bに記載した樹脂充填材を調製した後、下記の方法により調製後24時間以内に、バイアホール27内、ソルダーレジスト層が形成されていない片面の導体回路非形成部、光導波路非形成部、および、導体回路25(バイアホール27含む)の外縁部に樹脂充填材の層を形成した。
即ち、まず、スキージを用いてバイアホール内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路および光導波路非形成部に相当する部分が開口したマスクを積層体上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、100℃、20分の条件で乾燥させることにより樹脂充填材の層を形成した。
【0221】
(3)上記(2)の処理を終えた積層体の片面を、♯600のベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、導体回路25の表面や光導波路50の表面に樹脂充填材が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層51を形成した。
【0222】
このようにして、バイアホール27、導体回路および光導波路非形成部に形成された樹脂充填材51の表層部、導体回路25および光導波路50の表面を平坦化し、樹脂充填材51と導体回路25の側面とが粗化面(図示せず)を介して強固に密着し、また、バイアホール27の内壁面と樹脂充填材51とが粗化面(図示せず)を介して強固に密着した積層体を得た(図9(a)参照)。この工程により、樹脂充填材層51の表面と導体回路24および光導波路50の表面とが同一平面となる。
【0223】
(4)次に、上記(1)〜(3)の工程を経て、光導波路50および樹脂充填材層51が形成された積層体を上記Cの基板21上に載置し、真空ラミネータ装置を用いて、真空または減圧下、圧力0.5MPa、温度100℃、時間120秒の条件で圧着し、その後、150℃で40分間熱硬化させ、基板21上に光導波路50および樹脂充填材層51が形成された積層体を積層させた。
【0224】
(5)次に、ソルダーレジスト層34に形成した半田バンプ形成用開口47に半田ペーストを印刷し、さらに、受光素子38および発光素子39の受光部38aおよび発光部39aの位置合わせを行いながら取り付け、200℃でリフローすることにより、受光素子38および発光素子39を実装するとともに、半田バンプ形成用開口47に半田バンプ37を形成し、ICチップ実装用基板と得た(図9(b)参照)。
なお、受光素子38としては、InGaAsからなるものを用い、発光素子39としては、InGaAsPからなるものを用いた。
なお、本実施例で製造したICチップ実装用基板では、光信号伝送用光路が樹脂組成物および空隙とこれらの周囲の導体層とにより構成されることとなる。
【0225】
(実施例2)
実施例1の(18)の工程において、エポキシ樹脂を含む樹脂組成物に代えて、ポリオレフィンを含む樹脂組成物を用いた以外は実施例1と同様にしてICチップ実装用基板を得た。
なお、本実施例で製造したICチップ実装用基板では、光信号伝送用光路が樹脂組成物および空隙とこれらの周囲の導体層とにより構成されることとなる。
【0226】
(実施例3)
実施例1の(18)の工程、即ち、樹脂組成物層42aを形成する工程を行わなかった以外は実施例1と同様にしてICチップ実装用基板を得た。
なお、本実施例で製造したICチップ実装用基板では、光信号伝送用光路が空隙とその周囲の導体層とにより構成されることとなる。
【0227】
(実施例4)
実施例1の(15)および(16)の工程において、開口の壁面には導体層を形成しなかった以外は、実施例1と同様にしてICチップ実装用基板を得た。
なお、本実施例で製造したICチップ実装用基板では、光信号伝送用光路が樹脂組成物および空隙により構成されることとなる。
【0228】
(実施例5)
実施例1の(15)および(16)の工程において、開口の壁面には導体層を形成せず、(18)の工程において、エポキシ樹脂を含む樹脂組成物に代えて、ポリオレフィンを含む樹脂組成物を用いた以外は、実施例1と同様にしてICチップ実装用基板を得た。
なお、本実施例で製造したICチップ実装用基板では、光信号伝送用光路が樹脂組成物および空隙により構成されることとなる。
【0229】
(実施例6)
実施例1の(15)および(16)の工程において、開口の壁面には導体層を形成せず、(18)の工程、即ち、樹脂組成物層42aを形成する工程を行わなかった以外は実施例1と同様にしてICチップ実装用基板を得た。
なお、本実施例で製造したICチップ実装用基板では、光信号伝送用光路が空隙により構成されることとなる。
【0230】
(実施例7)
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板121の両面に18μmの銅箔128がラミネートされている銅張積層板を出発材料とした(図10(a)参照)。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板121の両面に導体回路124とスルーホール129とを形成した。
【0231】
(2)スルーホール129と導体回路124とを形成した基板を水洗いし、乾燥した後、NaOH(10g/l)、NaClO(40g/l)、NaPO(6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH(6g/l)を含む水溶液を還元浴とする還元処理を行い、スルーホール129を含む導体回路124の表面に粗化面(図示せず)を形成した。
【0232】
(3)次に、基板表面の所定の位置に、以下の方法を用いて光路変換ミラーを有する光導波路150を形成した(図10(b)参照)。
即ち、予め、その一端に先端がV形90°のダイヤモンドソーを用いて45°光路変換ミラーを形成しておいたPMMAからなるフィルム状の光導波路(マイクロパーツ社製:幅1mm、厚さ20μm)を、光変換ミラー非形成側のその他端の側面と基板の側面とが揃うように貼り付けた。
なお、光導波路150の貼り付けは、該光導波路の基板との接着面に熱硬化性樹脂からなる接着剤を厚さ10μmに塗布しておき、圧着後、60℃で1時間硬化させることにより行った。
なお、本実施例では、60℃/1時間の条件で硬化を行ったが、場合によってはステップ硬化を行ってもよい。貼り付け時に光導波路により応力が発生しにくいからである。
【0233】
(4)実施例1のBに記載した樹脂充填材を調製した後、下記の方法により調製後24時間以内に、スルーホール129内ならびに基板121の片面の導体回路非形成部、光導波路非形成部、および、導体回路124の外縁部に樹脂充填材130′の層を形成した。即ち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、100℃、20分の条件で乾燥させることにより樹脂充填材130′の層を形成した(図10(c)参照)。
【0234】
(5)上記(4)の処理を終えた基板の片面を、♯600のベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、導体回路124の表面やスルーホール129のランド表面に樹脂充填材130′が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層130を形成した。
【0235】
このようにして、スルーホール129や導体回路非形成部に形成された樹脂充填材130の表層部および導体回路124の表面を平坦化し、樹脂充填材130と導体回路124の側面とが粗化面(図示せず)を介して強固に密着し、また、スルーホール129の内壁面と樹脂充填材130とが粗化面(図示せず)を介して強固に密着した絶縁性基板を得た(図10(d)参照)。この工程により、樹脂充填材層130の表面と導体回路124の表面と光導波路150の表面とが同一平面となる。
【0236】
(6)上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹き付けて、導体回路124の表面とスルーホール129のランド表面と内壁とをエッチングすることにより、導体回路124の全表面に粗化面(図示せず)を形成した。エッチング液として、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部を含むエッチング液(メック社製、メックエッチボンド)を使用した。
【0237】
(7)次に、上記(1)で作製した基板より少し大きめの樹脂フィルムを基板上に載置し、圧力0.4MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネータ装置を用いて貼り付けることにより層間樹脂絶縁層122を形成した(図10(e)参照)。
即ち、樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80℃、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。なお、上記樹脂フィルムは実施例1のAと同様にして作製した。
【0238】
(8)次に、層間樹脂絶縁層122上に、厚さ1.2mmの貫通孔が形成されたマスクを介して、波長10.4μmのCOガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅8.0μ秒、マスクの貫通孔の径1.0mm、1ショットの条件で層間樹脂絶縁層122に、直径80μmのバイアホール用開口126を形成した(図11(a)参照)。
【0239】
(9)バイアホール用開口126を形成した基板を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層122の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口126の内壁面を含むその表面に粗化面(図示せず)を形成した。
【0240】
(10)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層122の表面(バイアホール用開口126の内壁面を含む)に触媒核を付着させた(図示せず)。即ち、上記基板を塩化パラジウム(PdCl)と塩化第一スズ(SnCl)とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
【0241】
(11)次に、以下の組成の無電解銅めっき水溶液中に、基板を浸漬し、層間樹脂絶縁層122の表面(バイアホール用開口126の内壁面を含む)に厚さ0.6〜3.0μmの薄膜導体層(無電解銅めっき膜)132を形成した(図11(b)参照)。
〔無電解めっき水溶液〕
NiSO 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
30℃の液温度で40分
【0242】
(12)次に、薄膜導体層(無電解銅めっき膜)132が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、100mJ/cmで露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、厚さ20μmのめっきレジスト123を設けた(図11(c)参照)。
【0243】
(13)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト123非形成部に、厚さ20μmの電解銅めっき膜133を形成した(図11(d)参照)。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドHL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
【0244】
(14)さらに、めっきレジスト123を5%NaOHで剥離除去した後、そのめっきレジスト123下の薄膜導体層を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、薄膜導体層(無電解銅めっき膜)132と電解銅めっき膜133とからなる厚さ18μmの導体回路125(バイアホール127を含む)を形成した(図12(a)参照)。
【0245】
(15)さらに、上記(6)の工程で用いたエッチング液と同様のエッチング液を用いて、導体回路125の表面に粗化面(図示せず)を形成し、次いで、上記(6)〜(8)の工程と同様にしてバイアホール用開口126を有し、その表面に粗化面(図示せず)が形成された層間樹脂絶縁層122を積層形成した(図12(b)参照)。
その後、厚さ1.2mmの貫通孔が形成されたマスクを介して、炭酸ガスレーザを用いて層間樹脂絶縁層122の光導波路150に対向する位置に、直径250μmの開口146を形成し、さらに、開口146の壁面にデスミア処理を施した(図12(c)参照)。
【0246】
(16)次に、上記(10)の工程で用いた方法と同様の方法で、層間樹脂絶縁層122の表面に触媒を付与し、さらに、上記(11)の工程で用いた無電解めっき液と同様の無電解銅めっき水溶液中に、基板を浸漬し、層間樹脂絶縁層122の表面(バイアホール用開口126の内壁面を含む)に薄膜導体層(無電解銅めっき膜)132を形成した(図13(a)参照)。なお、上記工程で形成した開口の壁面にはマスクを形成しておき、触媒を付与しなかった。
【0247】
(17)次に、上記(12)の工程で用いた方法と同様の方法で、めっきレジスト123を設け、さらに、上記(13)の工程で用いた方法と同様の方法で、めっきレジスト123非形成部に、厚さ20μmの電解銅めっき膜133を形成した(図13(b)参照)。
【0248】
(18)次に、上記(14)の工程で用いた方法と同様の方法で、めっきレジスト123の剥離と、めっきレジスト123下の薄膜導体層の除去とを行い、導体回路125(バイアホール127を含む)を形成した。
さらに、上記(2)の工程で用いた方法と同様の方法で、酸化還元処理を行い、導体回路125の表面を粗化面(図示せず)とした(図13(c)参照)。
【0249】
(19)次に、スキージを用いて、開口146内にエポキシ樹脂を含む樹脂組成物を充填し、乾燥させた後、バフ研磨によりその表層を平坦化した。さらに、硬化処理を施し、樹脂組成物層142aを形成した(図14(a)参照)。
【0250】
(20)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量:4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15.0重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである2官能アクリルモノマー(日本化薬社製、商品名:R604)4.5重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部、を加えることにより、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60min-1(rpm)の場合はローターNo.4、6min-1(rpm)の場合はローターNo.3によった。
【0251】
(21)次に、樹脂組成物層142aを形成した基板の両面に、上記ソルダーレジスト組成物を30μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行い、ソルダーレジス組成物の層134′を形成した。(図14(b)参照)。
【0252】
(22)次いで、半田バンプ形成用開口および光路用開口のパターンが描画された厚さ5mmのフォトマスクをICチップ実装側のソルダーレジスト組成物の層134′に密着させて1000mJ/cm2 の紫外線で露光し、DMTG溶液で現像処理し、直径200μmの開口を形成した。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層を硬化させ、半田バンプ形成用開口147、および、光路用開口142bを有し、その厚さが20μmのソルダーレジスト層134を形成した(図15(a)参照)。
【0253】
(23)次に、ソルダーレジスト層134を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、半田バンプ形成用開口147に厚さ5μmのニッケルめっき層を形成した。さらに、その基板をシアン化金カリウム(7.6×10−3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層上に、厚さ0.03μmの金めっき層を形成し、半田パッド136とした。
【0254】
(24)次に、ソルダーレジスト層134に形成した半田バンプ形成用開口147に半田ペーストを印刷し、さらに、受光素子138および発光素子139の受光部138aおよび発光部139aの位置合わせを行いながら取り付け、200℃でリフローすることにより、受光素子138および発光素子139を実装するとともに、半田バンプ形成用開口147に半田バンプ137を形成し、ICチップ実装用基板と得た(図15(b)参照)。
なお、受光素子138としては、InGaAsからなるものを用い、発光素子139としては、InGaAsPからなるものを用いた。
なお、本実施例で製造したICチップ実装用基板では、光信号伝送用光路が樹脂組成物および空隙とこれらの周囲の導体層とにより構成されることとなる。
【0255】
(実施例8)
実施例7の(3)の工程において、フィルム状の光導波路を貼り付けることにより、光導波路を形成する方法に代えて、以下の方法を用いて光導波路を基板上に直接形成した以外は実施例7と同様にしてICチップ実装用基板を得た。
即ち、基板上の所定の位置にPMMA樹脂を含む樹脂組成物を塗布し、乾燥させた後、バフ研磨によりその表層を平坦化し、さらに、硬化処理後、その一端に先端がV形90°のダイヤモンドソーを用いて45°光路変換ミラーを形成し、光導波路を形成した。
【0256】
(参考例)
(1)まず、実施例7の(1)〜(19)と同様の工程を行い、光導波路および光信号伝送用開口が形成された多層配線板を作製した。
次に、樹脂組成物を充填した光信号伝送用開口の端部に受光素子および発光素子を位置合わせを行いながら取り付けた。なお、受光素子としては、InGaAsからなるものを用い、発光素子としては、InGaAsPからなるものを用いた。また、受光素子および発光素子の接続端子と多層配線板の導体回路との接続は導電性接着剤により行った。
【0257】
(2)次に、受光素子および発光素子を取り付けた多層配線板上に、実施例7の(7)〜(14)の工程で用いた方法と同様の方法で、層間樹脂絶縁層および導体回路を形成した。
ここで、樹脂フィルムとしては、予め、受光素子および発光素子に相当する部分に開口が設けられたものを用いた。
さらに、実施例7の(16)〜(24)の工程で用いた方法と同様の方法を行うことにより、導体回路およびソルダーレジスト層の形成を行った。ここで、上記(19)の工程は行わず、また、導体回路は光学素子と接続されるように形成した。
このような方法を用いて、その内部に光学素子(受光素子および発光素子)が実装されたICチップ実装用基板を製造した。
【0258】
実施例1〜8および参考例に示した方法で、ICチップ実装用基板をそれぞれ100個ずつ製造し、これらのICチップ実装用基板を光導波路および光信号伝送用光路を通るように刃物で切断し、その断面を観察した。
その結果、いずれのICチップ実装用基板においても、光導波路、および、光導波路と光学素子とを接続する光信号伝送用光路が確保されていた。
【0259】
また、実施例1、7および参考例に示した方法でICチップ実装用基板をそれぞれ100個ずつ製造し、これらのICチップ実装用基板について、ICチップを実装した後、光信号を出力する側の光導波路の端部に検出器を取りつけ、その後、光信号が入力する側の光導波路を介して光信号を送り、ICチップで演算させた後、検出器で光信号を検出するとともに、受光素子および発光素子と光信号伝送用光路との接続損失を測定した。
【0260】
その結果、実施例1に示した方法で製造されたICチップ実装用基板では、100個中5個、実施例7に示した方法で製造されたICチップ実装用基板では、100個中7個のICチップ実装用基板で、所望の光信号を検出することができず、接続損失が大きいものが発見された。
また、参考例に示した方法で製造されたICチップ実装用基板では、100個中40個のICチップ実装用基板で、所望の光信号を検出することができず、接続損失が大きいものが発見された。
参考例に示した方法で製造されたICチップ実装用基板で接続不良の製品の数がが多いのは、参考例に示した方法では、光学素子を実装した後、導体回路や層間樹脂絶縁層等を形成する工程で、熱処理等を施す必要があり、この熱処理時に光学素子の位置ずれが発生し、接続不良が起こったものと推定された。
【0261】
なお、実施例1、7で示した方法により製造されたICチップ実装用基板においても、光学素子の位置ずれによる接続不良が発生している製品があったが、光学素子が表面実装されているため、光学素子のみを取り替えることにより、このような接続不良を解消することができた。
【0262】
また、実施例1、7に示した方法で製造したICチップ実装用基板において、光信号伝送用光路の端部に接着層を介してマイクロレンズを形成し、また、同じく実施例1、7に示した方法で製造したICチップ実装用基板において、光信号伝送用光路の内部であって、樹脂組成物上にディスペンサーを用いてアクリル樹脂を滴下することによりマイクロレンズを形成した(図2および図16参照)。
そして、これらマイクロレンズを形成したICチップ実装用基板の光信号の接続損失を上記方法と同様にして測定したが、いずれも実施例1、7に示した方法で製造したICチップ実装用基板に比べて、所望の光信号を検出することができず、接続損失が大きいICチップ実装用基板の数は少なくなっていた。
【0263】
【発明の効果】
本発明のICチップ実装用基板は、上述したように、該ICチップ実装用基板の内部に光導波路が形成されるとともに、光学素子と上記光導波路とを接続する光信号伝送用光路が配設されているため、上記光導波路および上記光信号伝送用光路を介して、上記光学素子の入出力信号を伝送することができる。また、該基板にICチップを実装した場合、ICチップと光学素子との距離が短く、電気信号伝送の信頼性に優れる。
また、ICチップを実装した本発明のICチップ実装用基板では、光通信に必要な電子部品や光学素子を一体化することができるため、光通信用端末機器の小型化に寄与することができる。
【0264】
また、本発明のICチップ実装用基板において、光学素子が表面実装されている場合は、製造時の熱処理に起因する位置ずれが発生することがなく、加えて、一の光学素子に不都合が発生した場合、その光学素子のみを取り替えればよく、経済的に有利である。
【0265】
第一および第二の本発明のICチップ実装用基板の製造方法では、ICチップ実装用基板の内部に光導波路を形成するとともに、導体回路積層体とソルダーレジスト層とに連通した開口を形成する。この連通した開口は、光信号伝送用光路としての役割を果たすことができ、そのため、第一および第二の本発明のICチップ実装用基板の製造方法で製造したICチップ実装用基板は、光学素子を実装した際に、該光学素子と光導波路との間で光信号伝送用光路を介して光信号の伝送を好適に行うことができる。
【図面の簡単な説明】
【図1】本発明のICチップ実装用基板の一実施形態を模式的に示す断面図である。
【図2】本発明のICチップ実装用基板の別の一実施形態を模式的に示す断面図である。
【図3】第一の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図4】第一の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図5】第一の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図6】第一の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図7】第一の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図8】第一の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図9】第一の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図10】第二の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図11】第二の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図12】第二の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図13】第二の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図14】第二の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図15】第二の本発明のICチップ実装用基板の製造方法の一部を模式的に示す断面図である。
【図16】本発明のICチップ実装用基板の別の一実施形態を模式的に示す断面図である。
【符号の説明】
20、120、220、320 ICチップ実装用基板
21、121、221、321 基板
22、122、222、322 層間樹脂絶縁層
24、124、224、324 導体回路
27、127、227、327 バイアホール
29、129、229、329 スルーホール
31 基材層
34、134、234、334 ソルダーレジスト層
38、138、238、338 受光素子
39、139、239、339 発光素子
240、340 ICチップ
242、342 光信号伝送用光路
45、245、345 導体層
50、150、250、350 光導波路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an IC chip mounting substrate.
[0002]
[Prior art]
In recent years, attention has been focused on optical fibers mainly in the communication field. Particularly in the IT (information technology) field, communication technology using optical fibers is required for the development of a high-speed Internet network.
The optical fiber has features such as (1) low loss, (2) high bandwidth, (3) small diameter and light weight, (4) no induction, and (5) resource saving. Compared with communication systems using conventional metallic cables, the number of repeaters can be greatly reduced, making construction and maintenance easier, and making communication systems more economical and more reliable. Can be planned.
[0003]
In addition, since optical fibers can simultaneously multiplex and transmit not only light of one wavelength but also light of many different wavelengths using a single optical fiber, a large-capacity transmission line that can be used for a variety of applications. It can be realized and can also support video services and the like.
[0004]
Therefore, in such network communication such as the Internet, optical communication using an optical fiber is not only performed for communication of the backbone network, but also for communication between the backbone network and terminal devices (PC, mobile, game, etc.) It has also been proposed to be used for communication between each other.
[0005]
As described above, when optical communication is used for communication between the backbone network and the terminal device, an IC that performs information (signal) processing in the terminal device operates with an electrical signal. Therefore, the terminal device includes an optical-to-electric converter, It is necessary to attach a device (hereinafter also referred to as an optical / electrical converter) that converts an optical signal and an electrical signal, such as an electrical-to-optical converter.
Therefore, in a conventional terminal device, for example, a package substrate on which an IC chip is mounted, an optical element such as a light-receiving element or a light-emitting element that processes an optical signal is separately mounted, and an electrical wiring or an optical waveguide is connected to these, Signal transmission and signal processing were performed.
In addition, an optical element such as a light receiving element is built in a package substrate on which an IC chip is mounted, and optical communication of a terminal device is performed using the package substrate (hereinafter also referred to as an optical element built-in package substrate) containing the optical element. It has also been proposed to do.
[0006]
[Problems to be solved by the invention]
In such a conventional terminal device, when a package substrate on which an IC chip is mounted and an optical element such as a light receiving element or a light emitting element for processing an optical signal are separately mounted, the device itself becomes large, It was difficult to reduce the size.
In addition, when an IC chip mounting substrate with an optical element built-in and an IC chip mounted thereon is used, the problem that the device itself becomes large is solved, but there are the following disadvantages.
[0007]
That is, in the package substrate with a built-in optical element, since the optical element is completely built in the substrate, fine adjustment of alignment can be performed when connecting to an external optical element (such as an optical fiber or an optical waveguide). It is difficult, and since the optical element is built in when the package substrate is manufactured, the optical element is liable to be displaced. This is because heat treatment or the like needs to be performed in the manufacturing process of the package substrate, and when the optical element is built in the resin layer, it is considered that the optical element is displaced during the heat treatment.
Thus, when a positional shift occurs in the built-in optical element, the connection loss when connecting to an external optical element is large, leading to a decrease in connection reliability in optical communication.
In addition, in the package substrate with a built-in optical element, if any of the built-in optical elements is inconvenient, only the optical element cannot be replaced, and the package substrate with a built-in optical element itself becomes a defective product. It was disadvantageous.
[0008]
The present invention has been made in view of the above-described problems, and can achieve miniaturization of a terminal device, can easily replace an optical element, and achieve optical communication excellent in connection reliability. An object of the present invention is to provide an IC chip mounting substrate that can be used.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the IC chip mounting substrate of the present invention has a conductive circuit and an interlayer resin insulation layer formed on both sides of the substrate, a solder resist layer is formed on the outermost layer, and an optical element is mounted. An IC chip mounting substrate, wherein an optical waveguide is formed inside the IC chip mounting substrate, and an optical signal transmission optical path for connecting the optical element and the optical waveguide is formed. Features.
[0010]
In the IC chip mounting substrate of the present invention, the optical waveguide is preferably an organic optical waveguide.
[0011]
In the IC chip mounting substrate of the present invention, the optical signal transmission optical path may be constituted by a gap, a resin composition and a gap, or a resin composition. desirable.
[0012]
In the IC chip mounting substrate of the present invention, the optical signal transmission optical path is constituted by a gap and a surrounding conductor layer, or is constituted by a resin composition and a gap and a surrounding conductor layer. It is also desirable that it is constituted by a resin composition and a surrounding conductor layer.
[0013]
In the IC chip mounting substrate, the mounting position of the optical element is preferably the surface of the IC chip mounting substrate, and the optical element is preferably a light receiving element and / or a light emitting element.
Moreover, it is desirable that electronic components are mounted on the surface of the IC chip mounting substrate.
[0014]
In the IC chip mounting substrate, it is desirable that a microlens is formed in an end portion of the optical signal transmission optical path or in the optical signal transmission optical path. The diameter is desirably 100 to 500 μm.
[0015]
In the IC chip mounting substrate, the conductor circuits sandwiching the substrate are connected via through holes, and the conductor circuits sandwiching the interlayer resin insulation layer are connected via via holes. desirable.
[0016]
The method for manufacturing an IC chip mounting substrate of the first aspect of the present invention is characterized in that a substrate, an optical waveguide, and a laminate manufactured through at least the following steps (a) to (c) are laminated in this order. And
(A) a conductor circuit laminate forming step in which a conductor circuit and an interlayer resin insulating layer are sequentially laminated on a base material layer to form a conductor circuit laminate;
(B) an opening forming step for forming an opening to be an optical path for optical signal transmission in the conductor circuit laminate, and
(C) A solder resist layer forming step of forming a solder resist layer having an opening communicating with the opening formed in the step (b) on one side of the conductor circuit laminate.
[0017]
The manufacturing method of the IC chip mounting substrate of the second aspect of the present invention,
(A) an optical waveguide forming step of forming an optical waveguide on a substrate on which a conductor circuit is formed;
(B) A multilayer wiring board manufacturing process in which an interlayer resin insulating layer and a conductor circuit are sequentially laminated on the substrate on which the optical waveguide is formed, to form a multilayer wiring board;
(C) an opening forming step of forming an opening serving as an optical path for optical signal transmission in the multilayer wiring board;
(D) a solder resist layer forming step of forming a solder resist layer having an opening communicating with the opening formed in the step (c) on one side of the multilayer wiring board;
It is characterized by including.
[0018]
It is desirable that the method for manufacturing an IC chip mounting substrate of the first or second aspect of the invention includes a roughened surface forming step in which the wall surface of the opening serving as the optical path for transmitting an optical signal is roughened. Moreover, it is preferable that the manufacturing method of the IC chip mounting substrate according to the first or second aspect of the present invention includes a conductor layer forming step of forming a conductor layer on the wall surface of the opening serving as the optical path for optical signal transmission.
[0019]
Moreover, the manufacturing method of the substrate for mounting an IC chip according to the first or second aspect of the invention may include a resin composition filling step of filling an uncured resin composition into the opening that becomes the optical path for transmitting an optical signal. desirable.
In addition, the first or second method for manufacturing an IC chip mounting substrate according to the present invention preferably includes a microlens forming step of forming a microlens at an end portion of the opening serving as the optical path for transmitting an optical signal.
In addition, it is desirable that the method for manufacturing an IC chip mounting substrate according to the first or second aspect of the present invention includes a microlens forming step of forming a microlens in the opening that becomes the optical path for transmitting an optical signal.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the IC chip mounting substrate of the present invention will be described.
The IC chip mounting substrate of the present invention is an IC chip mounting substrate in which a conductor circuit and an interlayer resin insulating layer are laminated on both surfaces of the substrate, a solder resist layer is formed on the outermost layer, and an optical element is mounted. Because
An optical waveguide is formed inside the IC chip mounting substrate,
An optical path for transmitting an optical signal that connects the optical element and the optical waveguide is formed.
[0021]
The IC chip mounting substrate of the present invention has an optical waveguide formed therein and an optical signal transmission optical path for connecting the optical element and the optical waveguide. The input / output signal of the optical element can be transmitted through the transmission optical path. Further, when the IC chip is mounted on the substrate, the distance between the IC chip and the optical element is short, and the reliability of electric signal transmission is excellent.
In addition, in the IC chip mounting substrate of the present invention on which the IC chip is mounted, electronic components and optical elements necessary for optical communication can be integrated, and can be connected to external elements on the side surface of the substrate. The IC chip mounting substrate can be made thinner and smaller.
[0022]
If the optical element is surface-mounted, after forming the conductor circuit and interlayer resin insulation layer of the IC chip mounting substrate, the conductor circuit and interlayer resin insulation layer are formed to mount the optical element. At the time of the heat treatment, the optical element is not mounted, and a positional shift that may occur at the time of the heat treatment does not occur.
In the case where the optical element is surface-mounted, if a problem occurs in one optical element, only the optical element needs to be replaced, which is economically advantageous.
[0023]
Furthermore, in the IC chip mounting substrate of the present invention, since the optical waveguide is formed inside the IC chip mounting substrate, the adhesion of foreign matters to the wall surface of the optical waveguide is prevented, and the irregular reflection of light is reduced. Therefore, the transmission property of the optical signal can be improved.
[0024]
In the present invention, the optical waveguide is formed inside the IC chip mounting substrate.
Examples of the optical waveguide include an organic optical waveguide made of a polymer material and the like, an inorganic optical waveguide made of quartz glass, a compound semiconductor, and the like. Among these, an organic optical waveguide is desirable. This is because it has excellent adhesion to the substrate and the interlayer resin insulation layer and can be easily formed and processed.
[0025]
The polymer material is not particularly limited as long as it has low absorption in the communication wavelength band. For example, a part of a thermosetting resin, a thermoplastic resin, a photosensitive resin, or a thermosetting resin is sensitized. Resin, a resin composite of a thermosetting resin and a thermoplastic resin, a composite of a photosensitive resin and a thermoplastic resin, and the like.
Specifically, for example, acrylic resin such as PMMA (polymethyl methacrylate), deuterated PMMA, deuterated fluorinated PMMA, polyimide resin such as fluorinated polyimide, epoxy resin, UV curable epoxy resin, polyolefin resin, Examples thereof include silicone resins such as deuterated silicone resins, polymers produced from benzocyclobutene, and the like.
[0026]
In addition to the resin component, the optical waveguide may contain particles such as resin particles, inorganic particles, and metal particles. By including these particles, the thermal expansion coefficient can be matched between the optical waveguide and the substrate, the interlayer resin insulating layer, the solder resist layer, or the like.
[0027]
Examples of the resin particles include a thermosetting resin, a thermoplastic resin, a photosensitive resin, a resin in which a part of the thermosetting resin is made photosensitive, a resin composite of a thermosetting resin and a thermoplastic resin, Examples thereof include those composed of a composite of a photosensitive resin and a thermoplastic resin.
[0028]
Specifically, for example, thermosetting resins such as epoxy resins, phenol resins, polyimide resins, bismaleimide resins, polyphenylene resins, polyolefin resins, fluororesins; thermosetting groups of these thermosetting resins (for example, epoxy resins) (Epoxy group) in which methacrylic acid or acrylic acid is reacted to give an acrylic group; phenoxy resin, polyether sulfone (PES), polysulfone (PSF), polyphenylene sulfone (PPS), polyphenylene sulfide (PPES), Examples thereof include thermoplastic resins such as polyphenyl ether (PPE) and polyetherimide (PI); and photosensitive resins such as acrylic resins.
Moreover, what consists of the resin composite of the said thermosetting resin and the said thermoplastic resin, the resin to which the said acrylic group was provided, the said photosensitive resin, and the said thermoplastic resin can also be used.
Moreover, as the resin particles, resin particles made of rubber can be used.
[0029]
Examples of the inorganic particles include aluminum compounds such as alumina and aluminum hydroxide, calcium compounds such as calcium carbonate and calcium hydroxide, potassium compounds such as potassium carbonate, magnesium compounds such as magnesia, dolomite, and basic magnesium carbonate. And silicon compounds such as silica and zeolite, and titanium compounds such as titania.
Moreover, what consists of phosphorus or a phosphorus compound can also be used as said inorganic particle.
[0030]
Examples of the metal particles include those made of gold, silver, copper, palladium, nickel, platinum, iron, zinc, lead, aluminum, magnesium, calcium and the like.
These resin particles, inorganic particles and metal particles may be used alone or in combination of two or more.
[0031]
The shape of the particles such as the resin particles is not particularly limited, and examples thereof include a spherical shape, an elliptical spherical shape, a crushed shape, and a polyhedral shape. The particle size of the particles is preferably shorter than the communication wavelength. This is because if the particle size is longer than the communication wavelength, transmission of the optical signal may be hindered.
[0032]
The average particle size of the particles is preferably 0.1 to 20 μm, and particularly preferably 0.5 to 10 μm. If it is the range of this particle size, you may contain the particle | grains of 2 or more types of different particle sizes. That is, the case of containing particles having an average particle diameter of 0.5 to 4 μm and particles having an average particle diameter of 1 to 10 μm. In the present specification, the particle diameter refers to the length of the longest part of the particle.
[0033]
The blending amount of the particles contained in the optical waveguide is preferably 10 to 80% by weight, and more preferably 20 to 70% by weight. If the blending amount of the particles is less than 10% by weight, the effect of blending the particles may not be obtained. If the blending amount of the particles exceeds 80% by weight, the transmission of the optical signal may be hindered. It is.
[0034]
The shape of the optical waveguide is not particularly limited, but a sheet shape is desirable because it is easy to form.
[0035]
The thickness of the optical waveguide is desirably 5 to 100 μm, and more desirably the same thickness as the conductor circuit. This is because when the optical waveguide is formed, the surface of the optical waveguide and the surface of the conductor circuit are flush with each other.
The width of the optical waveguide is preferably 5 to 100 μm. If the width is less than 5 μm, the formation may not be easy. On the other hand, if the width exceeds 100 μm, it may hinder the degree of freedom in designing a conductor circuit or the like constituting the IC chip mounting substrate. Because there is.
Further, in the above IC chip mounting substrate, when the light receiving element and the light emitting element are mounted as the optical elements, the optical waveguide formed at the position facing the light receiving element and the position facing the light emitting element are formed. The optical waveguide is preferably made of the same material. This is because the thermal expansion coefficients are easily matched and can be easily formed and processed.
[0036]
Further, it is desirable that an optical path conversion mirror is formed in the optical waveguide. This is because the optical path can be changed to a desired angle by forming the optical path conversion mirror.
The optical path conversion mirror can be formed by, for example, machining one end of the optical waveguide as will be described later.
[0037]
The formation position of the optical waveguide is not particularly limited, may be formed between a plurality of interlayer resin insulation layers, may be formed between the interlayer resin insulation layer and the solder resist layer, It may be formed between the substrate and the interlayer resin insulation layer.
[0038]
In the IC chip mounting substrate of the present invention, an optical signal transmission optical path for connecting the optical element and the optical waveguide is provided.
In an IC chip mounting substrate provided with such an optical signal transmission optical path, information is exchanged between optical elements mounted on both surfaces of the IC chip mounting substrate via the optical signal transmission optical path. This can be done by signal.
[0039]
Therefore, the optical path for transmitting an optical signal needs to be configured so that an optical signal can be transmitted between the optical waveguide formed in the IC chip mounting substrate and the optical element.
For example, when the optical element is disposed on the surface of the IC chip mounting substrate and the optical waveguide is formed between the substrate and the interlayer resin insulation layer, or between a plurality of interlayer resin insulation layers, An optical path for transmitting an optical signal needs to be formed in a part of the interlayer resin insulating layer and the solder resist layer so that an optical signal can be exchanged between the light receiving unit or the light emitting unit of the element.
[0040]
The optical path for transmitting an optical signal may be constituted by a gap, may be constituted by a resin composition capable of passing an optical signal, and may be constituted by a gap, and by a resin composition capable of passing an optical signal. It may be configured. When the optical path for transmitting an optical signal is constituted by a gap, the formation thereof is easy. When the optical path for optical signal transmission is constituted by a resin composition and a gap, or when constituted by a resin composition, an IC chip is mounted. It is possible to prevent the strength of the substrate for use from decreasing.
[0041]
When the optical signal transmission optical path is formed of the resin composition and the gap, the optical signal transmission optical path formed in the interlayer resin insulating layer is formed of the resin composition and formed in the solder resist layer. It is desirable that the optical path for optical signal transmission is constituted by a gap. This is because the interlayer resin insulation layer usually has high adhesion to the resin, and the solder resist layer has low adhesion to the resin.
[0042]
When a part or all of the optical path for optical signal transmission is composed of a resin composition, the resin component is not particularly limited as long as it has little absorption in the communication wavelength band, for example, thermosetting Examples thereof include a resin, a thermoplastic resin, a photosensitive resin, a resin in which a part of a thermosetting resin is made photosensitive.
Specifically, for example, epoxy resins, UV curable epoxy resins, polyolefin resins, PMMA (polymethyl methacrylate), deuterated PMMA, acrylic resins such as deuterated fluorinated PMMA, polyimide resins such as fluorinated polyimide, Examples thereof include silicone resins such as deuterated silicone resins, polymers produced from benzocyclobutene, and the like.
[0043]
In addition to the resin component, the resin composition may contain particles such as resin particles, inorganic particles, and metal particles. By including these particles, the thermal expansion coefficient can be matched between the optical path for optical signal transmission and the substrate, the interlayer resin insulation layer, the solder resist layer, etc. Sex can also be imparted.
[0044]
Examples of the resin particles include a thermosetting resin, a thermoplastic resin, a photosensitive resin, a resin in which a part of the thermosetting resin is made photosensitive, a resin composite of a thermosetting resin and a thermoplastic resin, Examples thereof include those composed of a composite of a photosensitive resin and a thermoplastic resin.
Specifically, the same thing as the resin particle used for the said optical waveguide etc. are mentioned, for example. Moreover, as the resin particles, resin particles made of rubber can be used.
[0045]
Examples of the inorganic particles and the metal particles include those similar to the inorganic particles and metal particles used in the optical waveguide.
These resin particles, inorganic particles and metal particles may be used alone or in combination of two or more.
[0046]
The shape of the particles such as the resin particles is not particularly limited, and examples thereof include a spherical shape, an elliptical spherical shape, a crushed shape, and a polyhedral shape.
The particle size of the particles is preferably shorter than the communication wavelength. This is because if the particle size is longer than the communication wavelength, transmission of the optical signal may be hindered.
[0047]
In addition, the average particle size of the above particles is preferably 0.1 to 20 μm, and particularly preferably 0.5 to 10 μm. If it is the range of this particle size, you may contain the particle | grains of 2 or more types of different particle sizes. That is, the case of containing particles having an average particle diameter of 0.5 to 4 μm and particles having an average particle diameter of 1 to 10 μm.
[0048]
The blending amount of the particles contained in the optical path for transmitting an optical signal is preferably 10 to 80% by weight, and more preferably 20 to 70% by weight. If the blending amount of the particles is less than 10% by weight, the effect of blending the particles may not be obtained. If the blending amount of the particles exceeds 80% by weight, the transmission of the optical signal may be hindered. It is.
[0049]
Further, the shape of the optical path for transmitting an optical signal is not particularly limited, and examples thereof include a cylindrical shape, an elliptical column shape, a quadrangular column shape, and a polygonal column shape. Of these, a cylindrical shape is desirable. It is because it can form easily.
[0050]
The cross-sectional diameter of the optical signal transmission optical path is preferably 100 to 500 μm. If the diameter is less than 100 μm, the optical path may be blocked, and when the optical path for transmitting an optical signal is made of a resin composition, it is difficult to fill the uncured resin composition. . On the other hand, even if the diameter is larger than 500 μm, the optical signal transmission performance is not improved so much. In this case, the design freedom of the conductor circuit or the like constituting the IC chip mounting substrate may be hindered. Because.
A more desirable diameter is 250 to 350 μm. This is because both the optical signal transmission property and the degree of freedom in design are excellent, and no inconvenience occurs when the uncured resin composition is filled.
The diameter of the cross section of the optical signal transmission optical path is the diameter of the cross section when the optical path for optical signal transmission is cylindrical, the long diameter of the cross section when the optical path is elliptical, or the shape of a quadrangular prism or polygonal cylinder. In some cases, it refers to the length of the longest part of the cross section.
[0051]
Further, the optical path for transmitting an optical signal may be composed of a void and / or a resin composition and a conductor layer around it.
By forming the conductor layer, irregular reflection of light on the wall surface of the optical path for optical signal transmission can be reduced, and the transmission performance of the optical signal can be improved. The conductor layer may be composed of one layer or may be composed of two or more layers.
Examples of the material for the conductor layer include copper, nickel, chromium, titanium, and noble metals.
Moreover, the said conductor layer can fulfill | perform the role as a via hole depending on the case, ie, the role which electrically connects between the conductor circuits which pinched | interposed the interlayer resin insulation layer. The surface of the conductor layer itself may be roughened by etching or the like.
[0052]
Moreover, you may provide the coating layer and roughening layer which consist of tin, titanium, zinc, etc. further on the said conductor layer. By providing the coating layer and the roughening layer, the irregular reflection of light is further reduced, the optical signal transmission property is improved, and the adhesion between the optical signal transmission optical path and the substrate or the interlayer resin insulation layer is improved. be able to.
[0053]
Moreover, the optical path for optical signal transmission comprised with the said resin composition and the said conductor layer may be in contact with the board | substrate and the interlayer resin insulation layer through the roughening surface. If the optical path for optical signal transmission is in contact with the roughened surface, it has excellent adhesion to the substrate and the interlayer resin insulation layer, and peeling of the optical path for optical signal transmission is less likely to occur. is there.
[0054]
Further, an optical element such as a light receiving element or a light emitting element is mounted on the IC chip mounting substrate of the present invention.
Examples of the light receiving element include PD (photodiode), APD (avalanche photodiode), and the like.
These may be properly used in consideration of the configuration of the IC chip mounting substrate, required characteristics, and the like.
Examples of the material for the light receiving element include Si, Ge, and InGaAs.
Of these, InGaAs is desirable because of its excellent light receiving sensitivity.
[0055]
Examples of the light emitting element include LD (semiconductor laser), DFB-LD (distributed feedback type-semiconductor laser), LED (light emitting diode), and the like.
These may be properly used in consideration of the configuration and required characteristics of the IC chip mounting substrate.
[0056]
Examples of the material of the light emitting element include a compound of gallium, arsenic and phosphorus (GaAsP), a compound of gallium, aluminum and arsenic (GaAlAs), a compound of gallium and arsenic (GaAs), a compound of indium, gallium and arsenic (InGaAs), Indium, gallium, arsenic and phosphorus compounds (InGaAsP) can be used.
These may be properly used in consideration of the communication wavelength. For example, when the communication wavelength is 0.85 μm band, GaAlAs can be used, and when the communication wavelength is 1.3 μm band or 1.55 μm band. InGaAs or InGaAsP can be used.
[0057]
The mounting position of the optical element is preferably the surface of the IC chip mounting substrate. As described above, when the optical element is mounted on the surface of the IC chip mounting substrate, when a problem occurs in one optical element, only the optical element needs to be replaced.
It is desirable that electronic parts such as capacitors are also mounted on the surface of the IC chip mounting substrate. This is because, as in the case of the optical element described above, it is possible to replace only the parts that have inconveniences.
[0058]
It is desirable that a microlens is formed at an end of the optical signal transmission optical path or in the optical signal transmission optical path. This is because the transmission loss of the optical signal can be further suppressed.
[0059]
Here, the microlens is formed at the end of the optical signal transmission optical path means that the microlens connects the end of the optical signal transmission optical path through an adhesive layer formed on the solder resist layer. A structure in which the microlens is formed on the resin composition when the optical signal transmission optical path is formed by the resin composition when the optical signal transmission optical path is configured to be covered.
On the other hand, a microlens is formed in the optical path for optical signal transmission means that when the optical path for optical signal transmission is composed of a resin composition and an air gap, It means a structure in which the microlens is formed on the resin composition. Moreover, depending on the case, the said resin composition may consist of two layers, and the said micro lens may be formed between the upper layer resin composition and the lower layer resin composition.
[0060]
The microlens is not particularly limited, and examples thereof include those used in optical lenses. Specific examples of the material include optical glass and optical lens resins. Examples of the resin for the optical lens include materials similar to the polymer materials described in the optical waveguide, such as acrylic resin and epoxy resin.
[0061]
In the IC chip mounting substrate of the present invention, the conductor circuits sandwiching the substrate are connected via through holes, and the conductor circuits sandwiching the interlayer resin insulation layer are connected via via holes. It is desirable. This is because the high-density wiring of the IC chip mounting substrate can be realized and the size can be reduced.
[0062]
Next, an embodiment of the IC chip mounting substrate of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view schematically showing an embodiment of an IC chip mounting substrate of the present invention. FIG. 1 shows an IC chip mounting substrate on which an IC chip is mounted.
[0063]
As shown in FIG. 1, in the IC chip mounting substrate 220, the conductor circuit 224 and the interlayer resin insulation layer 222 are laminated on both surfaces of the substrate 221, and between the conductor circuits sandwiching the substrate 221 and between the interlayer resin insulation layers. The conductor circuits sandwiching 222 are electrically connected through a through hole 229 and a via hole 227, respectively, and a solder resist layer 234 is formed in the outermost layer.
[0064]
An optical waveguide 250 is formed on the surface of the substrate 221 together with the lowermost conductor circuit 224, and a portion of the optical waveguide 250 where the optical path conversion mirror is formed is formed on the surface of the IC chip mounting substrate 220. An optical signal transmission optical path 242 that connects the optical elements (the light receiving element 238 and the light emitting element 239) and the optical waveguide 250 is formed in a direction perpendicular to the substrate 221. The optical signal transmission optical path 242 includes a resin composition 242a and a gap 242b and a conductor layer 245 formed therearound.
Note that the optical path for transmitting an optical signal may be formed by a gap, or a conductor layer may not be formed around the optical path.
[0065]
As described above, the light receiving element 238 and the light emitting element 239 are solder-connected to one surface of the IC chip mounting substrate 220 so that the light receiving part 238a and the light emitting part 239a face the optical path 242 for optical signal transmission. The IC chip 240 is surface-mounted via the solder connection portion 243 while being surface-mounted via the portion 244. Solder bumps 237 are formed on the solder resist layer 234 on the other surface of the IC chip mounting substrate 220.
[0066]
In the IC chip mounting substrate 220 having such a configuration, an optical signal sent from the outside via an optical fiber or the like (not shown) is received through the optical waveguide 250 and the optical signal transmission optical path 242. 238 (light receiving portion 238a), then converted into an electrical signal by the light receiving element 238, and further sent to the IC chip 240 via the solder connection portions 243 and 244, the conductor circuit 224, the via hole 227, the through hole 229, and the like. Will be.
[0067]
In addition, the electrical signal sent from the IC chip 240 is sent to the light emitting element 239 through the solder connection portions 243 and 244, the conductor circuit 224, the via hole 227, the through hole 229, and the like, and then the optical signal is output from the light emitting element 239. The optical signal transmitted from the light emitting element 239 (the light emitting unit 239a) is transmitted to the light receiving element on another IC chip mounting substrate via the optical signal transmission optical path 242 and the optical waveguide 250, and is converted into an electrical signal. Or, it is sent out to an external optical element (optical fiber or the like).
[0068]
In the IC chip mounting substrate of the present invention, since the light / electric signal conversion is performed in the light receiving element and the light emitting element mounted near the IC chip, the electric signal transmission distance is short, and the signal transmission reliability is excellent. It is possible to cope with higher speed communication.
[0069]
Further, in the IC chip mounting substrate 220, since the solder bump 237 is formed on the solder resist layer 234 via the metal plating layer, the electrical signal sent from the IC chip is converted into an optical signal as described above. After that, it is not only sent to the outside via the optical path for optical signal transmission 242 but also sent to the external substrate via the solder bump.
[0070]
When the solder bumps are formed as described above, the IC chip mounting substrate can be connected to the external substrate via the solder bumps. In this case, the IC chip is mounted by the self-alignment action of the solder. The mounting substrate can be disposed at a predetermined position.
[0071]
The self-alignment action refers to an action in which the solder tends to exist in a more stable shape near the center of the solder bump forming opening due to the fluidity of the solder during reflow processing, and this action means that the solder is a solder resist layer. It is thought that this occurs due to the strong surface tension that tends to become spherical when the metal is repelled and the solder adheres to the metal.
When this self-alignment action is used, when the IC chip mounting substrate is connected to the external substrate via the solder bumps, even if a positional deviation occurs between both before reflow, The IC chip mounting substrate moves, and the IC chip mounting substrate can be attached to an accurate position on the external substrate.
Therefore, when the optical signal is transmitted between the light receiving element and the light emitting element mounted on the IC chip mounting substrate and the external optical element through the optical waveguide and the optical signal transmission optical path, the IC chip mounting is performed. If the mounting position of the light receiving element and the light emitting element mounted on the circuit board is accurate, an accurate optical signal can be transmitted between the IC chip mounting board and the external board.
[0072]
FIG. 2 is a cross-sectional view schematically showing another embodiment of the IC chip mounting substrate of the present invention. FIG. 2 shows the IC chip mounting substrate on which the IC chip is mounted.
In the IC chip mounting substrate 320 shown in FIG. 2, microlenses 346 a and 346 b are formed on the adhesive layer 347 a at the ends of the optical signal transmission optical path 342 composed of the resin composition 342 a and the gap 342 b and the conductor layer 345. 347b is provided.
Thus, by arranging the microlens, it is possible to suppress the transmission loss of the optical signal.
The embodiment of the IC chip mounting substrate 320 is the same as the embodiment of the IC chip mounting substrate 220 except that the microlenses 346a and 346b are provided.
2, 321 is a substrate, 322 is an interlayer resin insulation layer, 324 is a conductor circuit, 327 is a via hole, 338 is a light receiving element, 339 is a light emitting element, 340 Are IC chips, 343 and 344 are solder connections, and 350 is an optical waveguide.
[0073]
FIG. 16 is a cross-sectional view schematically showing still another embodiment of the IC chip mounting substrate of the present invention. FIG. 16 shows the IC chip mounting substrate on which the IC chip is mounted.
In the IC chip mounting substrate 420 shown in FIG. 16, microlenses 446a and 446b are formed on the resin composition 442a of the optical signal transmission optical path 442 composed of the resin composition 442a, the gap 442b, and the conductor layer 445. ing.
Thus, by forming the microlens, transmission loss of the optical signal can be suppressed.
The embodiment of the IC chip mounting substrate 420 is the same as the embodiment of the IC chip mounting substrate 220 except that the microlenses 446 a and 446 b are formed in the optical signal transmission optical path 442.
In FIG. 16, 421 is a substrate, 422 is an interlayer resin insulating layer, 424 is a conductor circuit, 427 is a via hole, 438 is a light receiving element, 439 is a light emitting element, 440 Is an IC chip, 443 and 444 are solder connections, and 450 is an optical waveguide.
Further, such an IC chip mounting substrate 420 has a structure in which the optical signal transmission optical path 442 is made of a resin composition, and the microlenses 446 a and 446 b are formed at the end of the optical signal transmission optical path 442. May be.
[0074]
The IC chip mounting substrate of the present invention having such a configuration can be manufactured using, for example, the first or second method for manufacturing an IC chip mounting substrate of the present invention.
[0075]
Next, the manufacturing method of the IC chip mounting substrate according to the first aspect of the present invention will be described.
The manufacturing method of the IC chip mounting substrate of the first aspect of the present invention,
A substrate, an optical waveguide, and a laminate manufactured through at least the following steps (a) to (c) are laminated in this order.
(A) a conductor circuit laminate forming step in which a conductor circuit and an interlayer resin insulating layer are sequentially laminated on a base material layer to form a conductor circuit laminate;
(B) an opening forming step for forming an opening to be an optical path for optical signal transmission in the conductor circuit laminate, and
(C) A solder resist layer forming step of forming a solder resist layer having an opening communicating with the opening formed in the step (b) on one side of the conductor circuit laminate.
[0076]
In the IC chip mounting substrate manufacturing method of the first aspect of the present invention, an optical waveguide is formed inside the IC chip mounting substrate, and an opening communicating with the conductor circuit laminate and the solder resist layer is formed. This communicating opening can play a role as an optical path for optical signal transmission. Therefore, the IC chip mounting substrate manufactured by the manufacturing method of the first aspect of the present invention can be used when the optical element is mounted. An optical signal can be suitably transmitted between the element and the optical waveguide via an optical signal transmission optical path.
Further, in the method for manufacturing an IC chip mounting substrate according to the first aspect of the present invention, since there are few steps involving heat treatment after the step of forming the optical waveguide, the light caused by the deformation of the substrate and the interlayer resin insulation layer during the heat treatment. It is possible to suitably manufacture an IC chip mounting substrate that is less likely to be displaced in the waveguide and has excellent connection reliability.
[0077]
In the manufacturing method of the substrate for mounting an IC chip according to the first aspect of the present invention, (A) a substrate manufacturing process, (B) an optical waveguide manufacturing process, and (C) a laminate manufacturing process are performed, and then the manufacturing process is performed. The substrate for mounting an IC chip can be manufactured through the (D) stacking step of stacking the substrate, the optical waveguide, and the stacked body in this order.
Hereinafter, these will be described in order.
[0078]
(A) Board manufacturing process
Using an insulating substrate as a starting material, a conductor circuit is formed on the insulating substrate as necessary.
Examples of the insulating substrate include a glass epoxy substrate, a polyester substrate, a polyimide substrate, a bismaleimide-triazine (BT) resin substrate, a thermosetting polyphenylene ether substrate, a copper clad laminate, and an RCC substrate.
Further, a ceramic substrate such as an aluminum nitride substrate, a silicon base, or the like may be used.
The conductor circuit can be formed, for example, by forming a solid conductor layer on the surface of the insulating substrate by electroless plating or the like and then performing an etching process. Moreover, you may form by performing an etching process to a copper clad laminated board or a RCC board | substrate.
[0079]
In addition, when a conductor circuit is formed on the insulating substrate and the connection between the conductor circuits sandwiching the insulating substrate is made through holes, for example, through the insulating substrate using a drill or a laser. After forming the through hole for the hole, the through hole is formed by performing an electroless plating process or the like. In addition, the diameter of the through hole for the through hole is usually 100 to 300 μm.
Further, when a through hole is formed, it is desirable to fill the through hole with a resin filler.
[0080]
(B) Optical waveguide manufacturing process
Here, an optical waveguide formed in a film shape is formed.
When the optical waveguide is an organic optical waveguide made of a polymer material or the like, the organic optical waveguide uses, for example, a selective polymerization method, a method using reactive ion etching and photolithography, a direct exposure method, or an injection molding. It can be formed by forming a polymer material into a film shape on a release film or the like using a method, a photo bleaching method, a method combining these methods, or the like.
When the optical waveguide is an inorganic optical waveguide made of quartz glass, a compound semiconductor, etc., the inorganic optical waveguide is, for example, LiNbO.3LiTaO3It is possible to form an inorganic material such as an inorganic material on a release film or the like by using a liquid phase epitaxial method, a chemical deposition method (CVD), a molecular beam epitaxial method, or the like.
[0081]
An optical path conversion mirror is formed in the optical waveguide.
The method for forming the optical path conversion mirror is not particularly limited, and a conventionally known formation method can be used. Specifically, machining using a diamond saw or blade with a V-shaped 90 ° tip, machining by reactive ion etching, laser ablation, or the like can be used.
[0082]
(C) Laminate manufacturing process
The laminated body is manufactured through at least the following steps (a) to (c).
(A) a conductor circuit laminate forming step in which a conductor circuit and an interlayer resin insulating layer are sequentially laminated on a base material layer to form a conductor circuit laminate;
(B) an opening forming step for forming an opening to be an optical path for optical signal transmission in the conductor circuit laminate, and
(C) A solder resist layer forming step of forming a solder resist layer having an opening communicating with the opening formed in the step (b) on one side of the conductor circuit laminate.
[0083]
First, the step (a), that is, the conductor circuit laminate forming step for forming the conductor circuit laminate will be described in the order of steps. Specifically, it can be performed, for example, through the following steps (1) to (9).
(1) A base material layer formed into a film is used as a starting material, and a conductor circuit is formed on the base material layer.
Examples of the base material layer include a thermosetting resin, a photosensitive resin, a resin in which a part of the thermosetting resin is acrylated, and an uncured resin made of a resin composite containing these and a thermoplastic resin. May be formed into a film and cured, or may be formed from a thermoplastic resin or the like.
[0084]
Examples of the thermosetting resin include epoxy resins, phenol resins, polyimide resins, polyester resins, bismaleimide resins, polyolefin resins, polyphenylene ether resins, polyphenylene resins, and fluorine resins.
Specific examples of the epoxy resin include, for example, novolak type epoxy resins such as phenol novolak type and cresol novolak type, dicyclopentadiene-modified alicyclic epoxy resins, and the like.
[0085]
As said photosensitive resin, an acrylic resin etc. are mentioned, for example.
Moreover, as resin which acrylated a part of said thermosetting resin, what made the acrylate reaction of the thermosetting group of the above-mentioned thermosetting resin, methacrylic acid, and acrylic acid etc. are mentioned, for example.
[0086]
Examples of the thermoplastic resin include phenoxy resin, polyether sulfone (PES), polysulfone (PSF), polyphenylene sulfone (PPS) polyphenylene sulfide (PPES), polyphenylene ether (PPE) polyetherimide (PI), and the like. It is done.
[0087]
The resin composite is not particularly limited as long as it includes a thermosetting resin or a photosensitive resin (including a resin obtained by acrylating a part of the thermosetting resin) and a thermoplastic resin. Specific examples of the combination of the curable resin and the thermoplastic resin include phenol resin / polyether sulfone, polyimide resin / polysulfone, epoxy resin / polyether sulfone, and epoxy resin / phenoxy resin. Specific examples of the combination of the photosensitive resin and the thermoplastic resin include an acrylic resin / phenoxy resin, and an epoxy resin / polyether sulfone in which a part of the epoxy group is acrylated.
[0088]
In addition, the blending ratio of the thermosetting resin or the photosensitive resin and the thermoplastic resin in the resin composite is preferably thermosetting resin or photosensitive resin / thermoplastic resin = 95/5 to 50/50. This is because a high toughness value can be ensured without impairing heat resistance.
Moreover, the said base material layer may be comprised from two or more different resin layers.
[0089]
Moreover, the said base material layer may shape | mold the roughening surface formation resin composition in the film form, and gave the hardening process. The roughened surface-forming resin composition will be described in detail later when a method for forming an interlayer resin insulating layer is described.
[0090]
The conductor circuit formed on the base material layer can be formed, for example, by forming a solid conductor layer on the surface of the base material layer by electroless plating or the like and then performing an etching process or the like. .
In addition, instead of the method of forming a conductor circuit by performing an etching process, a partial plating resist on the solid conductor layer is formed, and then an electrolytic plating layer is formed on the plating resist non-forming portion, The conductor circuit may be formed by using a method of removing the plating resist and the conductor layer existing under the plating resist.
[0091]
In addition, in the case where connection between conductor circuits sandwiching the base material layer is made through holes, for example, through holes for through holes are formed in the base material layer using a laser or the like, and then electroless plating treatment or the like is performed. Through holes are formed by applying. In addition, the diameter of the through hole for the through hole is usually 100 to 300 μm.
Further, when a through hole is formed, it is desirable to fill the through hole with a resin filler.
[0092]
(2) Next, the surface of the conductor circuit is roughened as necessary.
Examples of the roughening treatment include blackening (oxidation) -reduction treatment, etching treatment using an etchant containing a cupric complex and an organic acid salt, and treatment by Cu—Ni—P needle-like alloy plating. Etc.
Here, when the roughened surface is formed, the average roughness of the roughened surface is usually preferably 0.1 to 5 μm, the adhesion between the conductor circuit and the interlayer resin insulating layer, the electric signal transmission capability of the conductor circuit. 2-4 μm is more desirable in view of the influence on the above.
The roughening process may be performed before the resin filler is filled in the through hole, and a roughened surface may be formed on the wall surface of the through hole. This is because the adhesion between the through hole and the resin filler is improved.
[0093]
(3) Next, on the base material layer on which the conductor circuit is formed, a thermosetting resin, a photosensitive resin, a resin in which a part of the thermosetting resin is acrylated, or a resin composite including these and a thermoplastic resin An uncured resin layer made of a body is formed, or a resin layer made of a thermoplastic resin is formed. In addition, the resin similar to the resin used when forming a base material layer etc. can be used for formation of these resin layers, for example.
[0094]
Moreover, the uncured resin layer and the resin layer made of thermoplastic resin formed here may be composed of two or more different resin layers.
Specifically, for example, the lower layer is formed from a thermosetting resin or a resin composite of photosensitive resin / thermoplastic resin = 50/50, and the upper layer is a thermosetting resin or photosensitive resin / thermoplastic resin = 90/50. It is composed of 10 resin composites.
With such a configuration, it is possible to ensure excellent adhesion with the substrate and ease of formation when forming a via hole opening or the like in a later step.
[0095]
The uncured resin layer can be formed by applying uncured resin with a roll coater, curtain coater, or the like, or thermocompression bonding an uncured (semi-cured) resin film.
Moreover, the resin layer which consists of the said thermoplastic resin can be formed by thermocompression-bonding the resin molded object shape | molded on the film.
[0096]
The thermocompression bonding of the resin composite or the resin molded body can be performed using, for example, a vacuum laminator or the like.
In addition, the pressure bonding conditions are not particularly limited, and may be appropriately selected in consideration of the composition of the resin film. Usually, the pressure is 0.25 to 1.0 MPa, the temperature is 40 to 70 ° C., the degree of vacuum is 13 to 1300 Pa, It is desirable to carry out under conditions of a time of about 10 to 120 seconds.
[0097]
The uncured resin layer may be formed using a roughened surface-forming resin composition.
The roughened surface-forming resin composition is, for example, an acid, an alkali, in an uncured heat-resistant resin matrix that is hardly soluble in a roughened liquid consisting of at least one selected from acids, alkalis and oxidizing agents. And a substance soluble in a roughening solution comprising at least one selected from oxidizing agents.
As used herein, the terms “slightly soluble” and “soluble” refer to those having a relatively high dissolution rate as “soluble” for convenience when immersed in the same roughening solution for the same time. The slow one is called “slightly soluble” for convenience.
[0098]
The heat-resistant resin matrix is preferably one that can maintain the shape of the roughened surface when the roughened surface is formed on the interlayer resin insulation layer using the roughening liquid, for example, a thermosetting resin. , Thermoplastic resins, and composites thereof.
[0099]
Examples of the thermosetting resin include an epoxy resin, a phenol resin, a polyimide resin, a polyolefin resin, and a fluororesin. Moreover, when sensitizing the said thermosetting resin, methacrylic acid, acrylic acid, etc. are used, and a thermosetting group is (meth) acrylated.
[0100]
Examples of the epoxy resin include cresol novolac type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolac type epoxy resin, alkylphenol novolac type epoxy resin, biphenol F type epoxy resin, naphthalene type epoxy resin, Examples thereof include cyclopentadiene type epoxy resins, epoxidized products of condensates of phenols and aromatic aldehydes having a phenolic hydroxyl group, triglycidyl isocyanurate, and alicyclic epoxy resins. These may be used alone or in combination of two or more. Thereby, it will be excellent in heat resistance.
[0101]
Examples of the thermoplastic resin include phenoxy resin, polyether sulfone, polysulfone, polyphenylene sulfone, polyphenylene sulfide, polyphenyl ether, polyether imide, and the like. These may be used alone or in combination of two or more.
[0102]
Examples of the substance that is soluble in the roughening liquid consisting of at least one selected from acids, alkalis, and oxidizing agents include inorganic particles, resin particles, metal particles, rubber particles, liquid phase resins, and liquid phase rubbers. Particles and the like. Among these, inorganic particles, resin particles, and metal particles are desirable.
[0103]
Examples of the inorganic particles include aluminum compounds such as alumina and aluminum hydroxide, calcium compounds such as calcium carbonate and calcium hydroxide, potassium compounds such as potassium carbonate, magnesium compounds such as magnesia, dolomite, basic magnesium carbonate, and talc. And those composed of silicon compounds such as silica and zeolite. These may be used alone or in combination of two or more.
The alumina particles can be dissolved and removed with hydrofluoric acid, and calcium carbonate can be dissolved and removed with hydrochloric acid. Sodium-containing silica and dolomite can be dissolved and removed with an alkaline aqueous solution.
[0104]
Examples of the resin particles include those made of a thermosetting resin, a thermoplastic resin, and the like. When the resin particles are immersed in a roughening solution made of at least one selected from an acid, an alkali, and an oxidizing agent, the heat resistance It is not particularly limited as long as it has a faster dissolution rate than the resin matrix. Specifically, for example, amino resins (melamine resins, urea resins, guanamine resins, etc.), epoxy resins, phenol resins, phenoxy resins, polyimide resins, Examples include those made of polyphenylene resin, polyolefin resin, fluororesin, bismaleimide-triazine resin and the like. These may be used alone or in combination of two or more.
The resin particles must be previously cured. This is because if the resin is not cured, the resin particles will be dissolved in a solvent for dissolving the resin matrix.
[0105]
As said metal particle, what consists of gold, silver, copper, tin, zinc, stainless steel, aluminum, nickel, iron, lead etc. is mentioned, for example. These may be used alone or in combination of two or more.
In addition, the metal particles may be coated with a resin or the like in order to ensure insulation.
[0106]
When two or more kinds of the above-mentioned soluble substances are used in combination, the combination of the two kinds of soluble substances to be mixed is preferably a combination of resin particles and inorganic particles. Both of them have low conductivity, so that the insulation of the interlayer resin insulation layer can be secured, and the thermal expansion can be easily adjusted between the poorly soluble resin and the interlayer resin comprising the roughened surface forming resin composition This is because no crack occurs in the insulating layer, and no peeling occurs between the interlayer resin insulating layer and the conductor circuit.
[0107]
Examples of the acid used as the roughening solution include phosphoric acid, hydrochloric acid, sulfuric acid, nitric acid, and organic acids such as formic acid and acetic acid. Among these, it is desirable to use an organic acid. This is because when the roughening treatment is performed, the metal conductor layer exposed from the via hole is hardly corroded.
As the oxidizing agent, for example, an aqueous solution of chromic acid, chromium sulfuric acid, alkaline permanganate (such as potassium permanganate), or the like is preferably used.
Moreover, as said alkali, aqueous solution, such as sodium hydroxide and potassium hydroxide, is desirable.
[0108]
The average particle size of the soluble substance is desirably 10 μm or less.
Further, coarse particles having a relatively large average particle diameter and fine particles having a relatively small average particle diameter may be used in combination. That is, a soluble substance having an average particle diameter of 0.1 to 0.8 μm and a soluble substance having an average particle diameter of 0.8 to 2.0 μm are combined.
[0109]
Thus, by combining the average particles, relatively large coarse particles, and fine particles having a relatively small average particle diameter, the dissolution residue of the thin film conductor layer is eliminated, and the amount of palladium catalyst under the plating resist is reduced. A shallow and complicated roughened surface can be formed.
Furthermore, by forming a complicated roughened surface, a practical peel strength can be maintained even if the roughened surface has small irregularities.
[0110]
(4) Next, when forming an interlayer resin insulation layer using a thermosetting resin or a resin composite as the material, the uncured resin insulation layer is cured and a via hole opening is formed. And an interlayer resin insulation layer. In this step, through-holes for through holes may be formed as necessary.
The via hole opening is preferably formed by laser processing. Further, when a photosensitive resin is used as the material for the interlayer resin insulation layer, it may be formed by exposure and development processing.
[0111]
When an interlayer resin insulating layer using a thermoplastic resin as the material is formed, a via hole opening is formed in the resin layer made of the thermoplastic resin to form an interlayer resin insulating layer. In this case, the via hole opening can be formed by performing laser treatment.
In addition, when the through hole for the through hole is formed in this step, the through hole for the through hole may be formed by laser processing or the like.
[0112]
Examples of the laser used for the laser treatment include a carbon dioxide laser, an ultraviolet laser, and an excimer laser. Among these, an excimer laser and a short pulse carbon dioxide laser are desirable.
[0113]
Among excimer lasers, it is desirable to use a hologram type excimer laser. The hologram method is a method of irradiating a target object with laser light through a hologram, a condensing lens, a laser mask, a transfer lens, and the like. By using this method, a number of via holes are formed in the resin layer by one irradiation. The opening for use can be formed efficiently.
[0114]
When a carbon dioxide laser is used, the pulse interval is 10-4-10-8It is desirable to be seconds. Moreover, it is desirable that the time for irradiating the laser for forming the opening is 10 to 500 μsec.
In addition, by irradiating laser light through an optical system lens and a mask, a large number of openings for via holes can be formed at one time. This is because laser light having the same intensity and the same irradiation intensity can be irradiated to a plurality of portions through the optical system lens and the mask.
After forming the via hole opening in this manner, desmear treatment may be performed as necessary.
[0115]
In addition, it is desirable that the material of the interlayer resin insulation layer formed in this step is the same as the material of the base material layer.
This is because the physical properties such as the coefficient of thermal expansion are the same between the two.
[0116]
(5) Next, a thin film conductor layer is formed on the surface of the interlayer resin insulating layer including the inner wall of the via hole opening.
The thin film conductor layer can be formed, for example, by a method such as electroless plating or sputtering.
[0117]
Examples of the material for the thin film conductor layer include copper, nickel, tin, zinc, cobalt, thallium, lead, and the like.
Among these, those made of copper, copper and nickel are desirable from the viewpoint of excellent electrical characteristics, economical efficiency, and the like.
The thickness of the thin film conductor layer is preferably 0.3 to 2.0 [mu] m, more preferably 0.6 to 1.2 [mu] m when the thin film conductor layer is formed by electroless plating. Moreover, when forming by sputtering, 0.1-1.0 micrometer is desirable.
[0118]
In addition, a roughened surface may be formed on the surface of the interlayer resin insulation layer before forming the thin film conductor layer. By forming the roughened surface, the adhesion between the interlayer resin insulation layer and the thin film conductor layer can be improved. In particular, when an interlayer resin insulation layer is formed using a roughened surface forming resin composition, it is desirable to form a roughened surface using an acid, an oxidizing agent, or the like.
[0119]
Further, when the through hole for the through hole is formed in the step (4), when the thin film conductor layer is formed on the interlayer resin insulating layer, the thin film conductor layer is also formed on the wall surface of the through hole. It may be a through hole.
[0120]
(6) Next, a plating resist is formed on a part of the interlayer resin insulation layer having the thin film conductor layer formed on the surface thereof.
The plating resist can be formed, for example, by sticking a photosensitive dry film, placing a photomask made of a glass substrate or the like on which a plating resist pattern is drawn, and performing exposure and development processing.
[0121]
(7) Thereafter, an electrolytic plating solution is applied using the thin film conductor layer as a plating lead, and an electrolytic plating layer is formed on the plating resist non-forming portion. As the electrolytic plating solution, copper plating is desirable.
The thickness of the electrolytic plating layer is preferably 5 to 20 μm.
[0122]
Then, a conductor circuit (including a via hole) can be formed by removing the plating resist and the thin film conductor layer under the plating resist.
The plating resist may be removed using, for example, an alkaline aqueous solution, and the thin film conductor layer may be removed using a mixed solution of sulfuric acid and hydrogen peroxide, sodium persulfate, ammonium persulfate, ferric chloride, chloride. What is necessary is just to perform using etching liquid, such as cupric.
Moreover, after forming the said conductor circuit, you may remove the catalyst on an interlayer resin insulation layer using an acid or an oxidizing agent as needed. This is because deterioration of electrical characteristics can be prevented.
Moreover, after forming this plating resist, it replaces with the method (process (6) and (7)) of forming an electroplating layer, forms an electroplating layer on the whole surface on a thin film conductor layer, and performs an etching process. Thus, a method of forming a conductor circuit may be used.
[0123]
Further, when a through hole is formed in the steps (4) and (5), a resin filler may be filled in the through hole.
Moreover, when the resin filler is filled in the through hole, a lid plating layer that covers the surface portion of the resin filler layer may be formed by performing electroless plating, if necessary.
[0124]
(8) Next, when a lid plating layer is formed, if necessary, the surface of the lid plating layer is roughened, and the steps (3) and (4) are repeated. An interlayer resin insulation layer is formed. In this step, a through hole may be formed or may not be formed.
(9) Furthermore, the conductor circuit and the interlayer resin insulating layer may be laminated by repeating the steps (5) to (8) as necessary.
[0125]
Through the steps (1) to (9), a conductor circuit laminate in which a conductor circuit and an interlayer resin insulating layer are laminated on both surfaces of the base material layer can be manufactured.
In addition, although the manufacturing method of the conductor circuit laminated body detailed here is a semi-additive method, the manufacturing method of the conductor circuit laminated body manufactured at the process of said (a) is not limited to a semi-additive method, A full additive method, A subtractive method, a batch lamination method, a conformal method, or the like can also be used.
Among these, the semi-additive method or the full additive method is desirable. This is because the etching accuracy is high, so that it is suitable for forming a finer conductor circuit and the degree of freedom in designing the conductor circuit is improved.
[0126]
After the conductor circuit laminate is manufactured through the step (a), the step (b), that is, the opening forming step of forming an opening serving as an optical path for transmitting an optical signal in the conductor circuit laminate is performed. The opening formed in this step serves as an optical path for optical signal transmission in the IC chip mounting substrate. Therefore, the opening formed in this step is hereinafter referred to as an optical signal transmission opening.
[0127]
The optical signal transmission opening is formed by, for example, laser processing.
Examples of the laser used in the laser treatment include those similar to the laser used in forming the via hole opening.
The formation position of the optical signal transmission opening is not particularly limited, and may be appropriately selected in consideration of the design of the conductor circuit, the mounting position of the IC chip, and the like.
The optical signal transmission opening is preferably formed for each optical element such as a light receiving element or a light emitting element. Moreover, you may form for every signal wavelength.
[0128]
In addition, after forming the optical signal transmission opening, desmearing may be performed on the wall surface of the optical signal transmission opening as necessary. The desmear treatment can be performed using, for example, a treatment with a permanganic acid solution, a plasma treatment, a corona treatment, or the like. By performing the desmear process, resin residue, burrs, etc. in the optical signal transmission opening can be removed, and transmission loss due to irregular reflection on the wall surface of the optical path for optical signal transmission can be reduced. .
[0129]
In addition, after forming the optical signal transmission opening, before forming the conductor layer in the following steps or filling the uncured resin composition, the wall surface of the optical signal transmission opening may be roughened as necessary. It is desirable to perform the roughened surface forming step. This is because the adhesion to the conductor layer and the resin composition can be improved.
The roughened surface is formed by, for example, forming an optical signal transmission opening such as an interlayer resin insulation layer with an acid such as sulfuric acid, hydrochloric acid or nitric acid; an oxidizing agent such as chromic acid, chromium sulfuric acid or permanganate. This can be done by dissolving the exposed part. It can also be performed by plasma treatment, corona treatment, or the like.
The average roughness (Ra) of the roughened surface is desirably 0.5 to 5 μm, and more desirably 1 to 3 μm. This is because within this range, the adhesiveness with the conductor layer and the resin composition is excellent, and the transmission of the optical signal is not adversely affected.
[0130]
After forming the optical signal transmission opening, it is desirable to perform a conductor layer forming step of forming a conductor layer on the wall surface of the optical signal transmission opening, if necessary.
The conductor layer can be formed, for example, by a method such as electroless plating or sputtering.
Specifically, for example, after forming the optical signal transmission opening, a catalyst nucleus is applied to the wall surface of the optical signal transmission opening, and then the substrate on which the optical signal transmission opening is formed is used as an electroless plating bath. A dipping method or the like can be used.
Also, a conductor layer composed of two or more layers may be formed by combining electroless plating or sputtering, or a conductor layer composed of two or more layers may be formed by performing electroplating after electroless plating or sputtering. Good.
[0131]
In such a conductor layer forming step, a conductor layer is formed on the wall surface of the optical signal transmission opening, and the outermost layer conductor circuit is formed on the outermost interlayer resin insulation layer formed in the step (a). It is desirable to form.
Specifically, first, when the conductor layer is formed on the wall surface of the optical signal transmission opening by electroless plating or the like, the conductor layer is also formed on the entire surface of the interlayer resin insulating layer.
[0132]
Next, a plating resist is formed on the conductor layer formed on the surface of the interlayer resin insulation layer. The plating resist may be formed, for example, by attaching a photosensitive dry film, then closely contacting a photomask made of a glass substrate or the like on which the plating resist pattern is drawn, and performing an exposure development process.
[0133]
Furthermore, electrolytic plating is performed using the conductor layer formed on the interlayer resin insulation layer as a plating lead, and an electrolytic plating layer is formed on the plating resist non-forming portion, and then the plating resist and the conductor layer under the plating resist are formed. By removing, an independent conductor circuit is formed on the outermost interlayer resin insulation layer.
[0134]
Further, after forming the conductor layer, a roughened surface may be formed on the wall surface of the conductor layer. The roughened surface is formed by, for example, blackening (oxidation) -reduction treatment, etching treatment using an etchant containing a cupric complex and an organic acid salt, or treatment by Cu-Ni-P needle-shaped alloy plating. Etc. can be used.
[0135]
Moreover, after forming the said optical signal transmission opening, it is desirable to perform the resin composition filling process which fills this opening with an uncured resin composition as needed.
After filling with an uncured resin composition, an optical signal transmission optical path composed of the resin composition and the gap or an optical signal transmission optical path composed of the resin composition is formed by performing a curing treatment. be able to.
A specific filling method of the uncured resin composition is not particularly limited, and for example, a method such as printing or potting can be used.
When filling the uncured resin composition by printing, the uncured resin composition may be printed once, or may be printed twice or more. Moreover, you may print from both surfaces of a conductor circuit laminated body.
[0136]
Further, when filling the uncured resin composition, the uncured resin composition is filled in an amount slightly larger than the inner product of the optical signal transmission opening. You may remove the excess resin composition which overflowed.
The excess resin composition can be removed by, for example, polishing. Further, when removing the excess resin composition, the state of the resin composition may be a semi-cured state or a completely cured state, which is appropriately determined in consideration of the material of the resin composition and the like. Just choose.
In addition, when not performing the said resin composition filling process, the optical path for optical signal transmission comprised from a space | gap can be formed.
[0137]
Conductor circuit laminate manufactured through the step (a) by passing through such an opening forming step and a roughened surface forming step, a conductor layer forming step, and a resin composition filling step, which are performed as necessary. A part of the optical path for optical signal transmission can be formed.
Moreover, when performing the said conductor layer formation process, an independent conductor circuit can be formed by forming a conductor layer also on the surface of an interlayer resin insulation layer and performing the process mentioned above. Of course, even when the step of forming the conductor layer is not performed, the conductor circuit can be formed on the surface of the interlayer resin insulating layer by the method described above.
[0138]
Next, the step (c), that is, a solder resist layer forming step for forming a solder resist layer having an opening communicating with the opening formed in the step (b) is performed. Specifically, for example, the solder resist layer can be formed by performing the following steps (1) and (2).
In addition, what is necessary is just to form a soldering resist layer in the single side | surface of a conductor circuit laminated body.
[0139]
(1) First, a layer of a solder resist composition is formed on one side of a conductor circuit laminate in which an optical signal transmission opening is formed.
The layer of the solder resist composition can be formed using, for example, a solder resist composition made of polyphenylene ether resin, polyolefin resin, fluororesin, thermoplastic elastomer, epoxy resin, polyimide resin or the like.
[0140]
Examples of solder resist compositions other than those described above include, for example, (meth) acrylates of novolak epoxy resins, imidazole curing agents, bifunctional (meth) acrylic acid ester monomers, and (meth) acrylic acid having a molecular weight of about 500 to 5,000. Examples include paste polymers containing ester polymers, thermosetting resins composed of bisphenol-type epoxy resins, photosensitive monomers such as polyvalent acrylic monomers, glycol ether solvents, and the viscosity at 25 ° C. It is desirable that the pressure is adjusted to 1 to 10 Pa · s.
Moreover, you may press-bond the film which consists of the said soldering resist composition, and may form the layer of a soldering resist composition. In particular, when the optical signal transmission opening is constituted by a gap, it is desirable to form a solder resist composition layer by pressure-bonding the film.
[0141]
(2) Next, an opening communicating with the optical signal transmission opening (hereinafter also referred to as an optical path opening) is formed in the solder resist composition layer.
Specifically, for example, it can be formed by exposure development processing, laser processing, or the like.
Further, when forming the optical path opening, it is desirable to form the solder bump forming opening at the same time. The formation of the optical path opening and the formation of the solder bump forming opening may be performed separately.
Also, when forming the solder resist layer, a solder resist layer having an opening for an optical path and an opening for forming a solder bump is prepared by preparing a resin film having an opening at a desired position in advance and pasting the resin film. May be formed.
[0142]
The cross-sectional diameter of the optical path opening may be smaller than the cross-sectional diameter of the optical signal transmission opening. In this case, the diameter of the cross section of the optical path opening may be 20 to 100 μm smaller than the diameter of the cross section of the optical signal transmission opening.
[0143]
Through the steps (1) and (2), a solder resist layer having an opening communicating with the optical signal transmission opening is formed on one surface of the conductor circuit laminate in which the optical signal transmission opening is formed. Can be formed.
In the method for manufacturing an IC chip mounting substrate according to the first aspect of the present invention, a solder resist layer may be formed after the (D) laminating step described later.
[0144]
When the optical signal transmission opening is filled with an uncured resin composition in the opening formation step (b), the optical path opening formed in the solder resist layer is the same as the optical signal transmission opening. The uncured resin composition may be filled by this method. After filling the uncured resin composition into the optical path opening of the solder resist layer in this way, the uncured resin composition is subjected to a curing treatment to thereby form an optical signal transmission optical path composed of the resin composition. Can be formed.
[0145]
After performing the steps (a) to (c), for example, a laminate can be manufactured by performing solder pad formation using the following method.
That is, the conductor circuit portion exposed by forming the solder bump forming opening is coated with a corrosion-resistant metal such as nickel, palladium, gold, silver, platinum, or the like, as necessary, to form a solder pad. In these, it is desirable to form a coating layer with metals, such as nickel-gold, nickel-silver, nickel-palladium, nickel-palladium-gold.
The coating layer can be formed by, for example, plating, vapor deposition, electrodeposition, or the like. Among these, it is desirable to form by plating from the viewpoint that the uniformity of the coating layer is excellent.
[0146]
(D) Lamination process
The optical waveguide manufactured in the step (B) and the laminate manufactured in the step (C) are stacked on the substrate manufactured in the step (A).
This lamination is desirably performed by thermocompression bonding, and can be performed using, for example, a vacuum laminator or the like.
The pressure bonding conditions are not particularly limited, and may be appropriately selected in consideration of the composition of the resin used for the optical waveguide and the laminated body. Usually, the pressure is 0.2 to 1. under vacuum or reduced pressure. It is desirable to carry out under the conditions of 0 MPa, temperature 50 to 200 ° C., and time 30 to 600 seconds.
[0147]
In addition, the optical waveguide is previously laminated on the substrate, and the laminated body may be laminated thereon, or the optical waveguide is previously formed on the outermost interlayer resin insulating layer of the laminated body, This may be laminated on the substrate.
[0148]
Further, after the lamination process, a microlens formation process for forming a microlens at the end of the optical path for transmitting an optical signal may be performed as necessary. This is because the transmission loss of the optical signal can be further suppressed.
In order to form a microlens at the end of the optical signal transmission optical path, it may be disposed at the end of the optical signal transmission optical path via an adhesive layer formed on the solder resist layer (see FIG. 2). In addition, when the optical path for transmitting an optical signal is composed of a resin composition, it may be formed directly on the resin composition.
[0149]
As a method of directly forming the microlens on the resin composition, for example, an appropriate amount of uncured optical lens resin is dropped on the resin composition, and the dripped uncured optical lens resin is cured. A method can be mentioned.
In the above method, when an appropriate amount of uncured optical lens resin is dropped onto the resin composition, an apparatus such as a dispenser, an inkjet, a micropipette, or a microsyringe can be used. Further, the uncured resin for an optical lens dropped on the resin composition using such an apparatus tends to be spherical due to the surface tension, and thus becomes hemispherical on the resin composition, and then hemispherical. A hemispherical microlens can be formed on the resin composition by curing the uncured optical lens resin.
Examples of the optical lens resin include materials similar to the polymer materials described in the optical waveguide of the IC chip mounting substrate of the present invention, such as acrylic resin and epoxy resin.
In addition, the diameter of the microlens formed in this way, the shape of the curved surface, etc., the viscosity of the uncured optical lens resin, etc., as appropriate, considering the wettability between the resin composition and the uncured optical lens resin It can be controlled by adjusting.
[0150]
In the method for manufacturing an IC chip mounting substrate according to the first aspect of the present invention, a microlens forming step of forming a microlens in the optical path for transmitting an optical signal may be performed. This is because even in this case, transmission loss of the optical signal can be further suppressed.
In order to form a microlens in the optical path for optical signal transmission, when the optical path for optical signal transmission is composed of a resin composition and a gap, the resin composition is inside the optical path for optical signal transmission. It may be formed directly on the top (see FIG. 16). In some cases, the resin composition has a two-layer structure, and the microlenses are formed between the upper resin composition and the lower resin composition. May be.
[0151]
As a method of forming a microlens in the optical signal transmission optical path, when the optical signal transmission optical path is composed of a resin composition and a gap, an optical lens resin is formed at the end of the optical signal transmission optical path. A method similar to the method of forming a microlens made of
Further, when the resin composition has a two-layer structure, in the conductor circuit laminate before forming the solder resist layer, after filling and curing the uncured resin composition in the optical signal transmission opening, On the cured resin composition, a microlens made of a resin for optical lenses is formed by the method described above, and then a solder resist layer is formed on the conductor circuit laminate, and the optical path opening of the solder resist layer is formed. By filling an uncured resin composition and curing, a microlens can be formed between the upper resin composition and the lower resin composition.
[0152]
Furthermore, the IC chip mounting substrate of the present invention can be manufactured by forming solder bumps and mounting optical elements (light receiving elements and light emitting elements) on the solder resist layer.
The solder bumps are formed by reflowing after filling the solder pads with a solder paste through a mask having openings formed in portions corresponding to the solder pads.
Moreover, the mounting of the optical element can be performed through the solder bump, for example. For example, when forming the solder bump, the optical element may be mounted at the time when the solder paste is filled, and the optical element may be mounted simultaneously with the reflow.
Further, the optical element may be mounted using a conductive adhesive or the like instead of the solder.
Through such steps, the IC chip mounting substrate of the present invention can be suitably manufactured.
[0153]
Next, the manufacturing method of the IC chip mounting substrate of the second aspect of the present invention will be described.
The manufacturing method of the IC chip mounting substrate of the second aspect of the present invention,
(A) an optical waveguide forming step of forming an optical waveguide on a substrate on which a conductor circuit is formed;
(B) A multilayer wiring board manufacturing process in which an interlayer resin insulating layer and a conductor circuit are sequentially laminated on the substrate on which the optical waveguide is formed, to form a multilayer wiring board;
(C) an opening forming step of forming an opening serving as an optical path for optical signal transmission in the multilayer wiring board;
(D) a solder resist layer forming step of forming a solder resist layer having an opening communicating with the opening formed in the step (c) on one side of the multilayer wiring board;
It is characterized by including.
[0154]
In the IC chip mounting substrate manufacturing method of the second aspect of the present invention, an optical waveguide is formed inside the IC chip mounting substrate, and an opening communicating with the conductor circuit laminate and the solder resist layer is formed. This communicating opening can play a role as an optical path for optical signal transmission. Therefore, the IC chip mounting substrate manufactured by the manufacturing method of the second aspect of the present invention can be used when the optical element is mounted. An optical signal can be suitably transmitted between the element and the optical waveguide via an optical signal transmission optical path.
[0155]
First, the step (a), that is, the optical waveguide forming step of forming the optical waveguide on the substrate on which the conductor circuit is formed will be described in the order of steps. Specifically, for example, the optical waveguide can be formed through the following steps (1) to (3).
[0156]
(1) Using an insulating substrate as a starting material, first, a conductor circuit is formed on the insulating substrate.
Examples of the insulating substrate include a glass epoxy substrate, a polyester substrate, a polyimide substrate, a bismaleimide-triazine (BT) resin substrate, a thermosetting polyphenylene ether substrate, a copper clad laminate, and an RCC substrate.
Further, a ceramic substrate such as an aluminum nitride substrate or a silicon substrate may be used.
[0157]
The conductor circuit can be formed, for example, by forming a solid conductor layer on the surface of the insulating substrate by electroless plating or the like and then performing an etching process. Moreover, you may form by performing an etching process to a copper clad laminated board or a RCC board | substrate.
Further, instead of the method of forming a conductor circuit by performing an etching process, after forming a plating resist on the solid conductor layer, an electroplating layer is formed on the plating resist non-forming portion, and then the plating resist and the The conductor circuit may be formed using a method of forming a conductor circuit by removing the conductor layer under the plating resist.
In addition, you may form the said conductor circuit after the process of (3) mentioned later.
[0158]
In addition, in the case where connection between conductor circuits sandwiching the insulating substrate is performed through holes, for example, after forming through holes for through holes on the insulating substrate using a drill or a laser, electroless plating is performed. Through-holes are formed by processing or the like. In addition, the diameter of the through hole for the through hole is usually 100 to 300 μm.
Further, when a through hole is formed, it is desirable to fill the through hole with a resin filler.
[0159]
(2) Next, the surface of the conductor circuit is roughened as necessary.
Examples of the roughening treatment include blackening (oxidation) -reduction treatment, etching treatment using an etchant containing a cupric complex and an organic acid salt, and treatment by Cu—Ni—P needle-like alloy plating. Etc.
Here, when the roughened surface is formed, the average roughness of the roughened surface is usually preferably 0.1 to 5 μm, the adhesion between the conductor circuit and the interlayer resin insulating layer, the electric signal transmission capability of the conductor circuit. 2-4 μm is more desirable in view of the influence on the above.
The roughening process may be performed before the resin filler is filled in the through hole, and a roughened surface may be formed on the wall surface of the through hole. This is because the adhesion between the through hole and the resin filler is improved.
[0160]
(3) Next, an optical waveguide is formed in the conductor circuit non-formation part on the substrate.
When an organic optical waveguide made of a polymer material or the like is formed as an optical waveguide, the optical waveguide previously formed into a film shape on a release film or the like is pasted on the substrate or directly formed on the substrate. By doing so, an optical waveguide can be formed. Specifically, it can be formed using a selective polymerization method, a method using reactive ion etching and photolithography, a direct exposure method, a method using injection molding, a photo bleaching method, a method combining these, and the like. .
These methods can be used both when the optical waveguide is formed on a release film or the like or when it is directly formed on the substrate.
When an inorganic optical waveguide made of quartz glass, a compound semiconductor, or the like is formed as the optical waveguide, for example, LiNbO3LiTaO3Inorganic optical waveguides such as quartz glass that have been formed into films by liquid phase epitaxy, chemical deposition (CVD), molecular beam epitaxy, etc. It can be performed by attaching via an adhesive.
[0161]
An optical path conversion mirror is formed in the optical waveguide.
The optical path conversion mirror may be formed before the optical waveguide is mounted on the interlayer resin insulation layer, or may be formed after the optical waveguide is mounted on the substrate, but the optical waveguide is formed directly on the substrate. Except in some cases, it is desirable to form an optical path conversion mirror in advance. This is because the work can be easily performed, and there is no risk of damaging or damaging other members constituting the IC chip mounting board, for example, the conductor circuit or the board during the work. .
As a method for forming the optical path conversion mirror, the same method as that used in the (B) optical waveguide manufacturing process in the manufacturing method of the IC chip mounting substrate of the first aspect of the present invention can be used.
[0162]
Also, as described above, after forming the optical waveguide in the step (3), a conductor circuit may be formed on the insulating substrate. In this case, a plating resist is formed on the solid conductor layer. After that, it is desirable to form a conductive circuit by a method of forming an electrolytic plating layer in the plating resist non-forming portion and further removing the plating resist and the solid conductor layer under the plating resist. This is because there is little possibility of damaging the formed optical waveguide.
[0163]
Next, a multilayer wiring board manufacturing process in which the interlayer resin insulating layer and the conductor circuit are sequentially laminated on the substrate on which the optical waveguide is formed in the process (b), that is, the process (a). The steps will be described in the order of steps. Specifically, for example, a multilayer wiring board can be manufactured through the following steps (1) to (7).
[0164]
(1) On the substrate on which the optical waveguide is formed in the step (a), a thermosetting resin, a photosensitive resin, a resin in which a part of the thermosetting resin is acrylated, and these and a thermoplastic resin An uncured resin layer made of the resin composite is formed, or a resin layer made of a thermoplastic resin is formed.
Specifically, in the manufacturing method of the IC chip mounting substrate of the first aspect of the present invention, (a) a resin similar to the resin used when forming the interlayer resin insulating layer in the conductor circuit laminate forming step is used. it can.
The uncured resin layer can be formed by applying uncured resin with a roll coater, curtain coater, or the like, or thermocompression bonding an uncured (semi-cured) resin film.
Moreover, the resin layer which consists of the said thermoplastic resin can be formed by thermocompression-bonding the resin molded object shape | molded on the film.
[0165]
The thermocompression bonding of the resin composite or the resin molded body can be performed using, for example, a vacuum laminator or the like.
In addition, the pressure bonding conditions are not particularly limited, and may be appropriately selected in consideration of the composition of the resin film. Usually, the pressure is 0.25 to 1.0 MPa, the temperature is 40 to 70 ° C., the degree of vacuum is 13 to 1300 Pa, It is desirable to carry out under conditions of a time of about 10 to 120 seconds.
[0166]
(2) Next, when forming an interlayer resin insulation layer using a thermosetting resin or resin composite as the material, the uncured resin insulation layer is cured and a via hole opening is formed. And an interlayer resin insulation layer. In this step, through-holes for through holes may be formed as necessary.
The via hole opening is preferably formed by laser processing. Further, when a photosensitive resin is used as the material for the interlayer resin insulation layer, it may be formed by exposure and development processing.
[0167]
When an interlayer resin insulating layer using a thermoplastic resin as the material is formed, a via hole opening is formed in the resin layer made of the thermoplastic resin to form an interlayer resin insulating layer. In this case, the via hole opening can be formed by performing laser treatment.
Further, when the through hole for the through hole is formed in this step, the through hole for the through hole may be formed by drilling, laser processing, or the like.
[0168]
As the laser used for the laser processing, for example, in the (a) conductor circuit laminate forming step in the method for manufacturing an IC chip mounting substrate of the first aspect of the present invention, a laser used when forming a via hole opening And the like.
[0169]
(3) Next, a conductor circuit is formed on the surface of the interlayer resin insulation layer including the inner wall of the via hole opening.
Specifically, for example, a method similar to the method used in (5) to (7) of the (a) conductor circuit laminate forming step in the method for manufacturing an IC chip mounting substrate of the first invention is used. Can do.
Also in this step, a through hole may be formed in the same manner as in the above (a) conductor circuit laminate forming step. When a through hole is formed, a resin filler is filled in the through hole. Also good.
Further, when the resin filler is filled in the through hole, a lid plating layer that covers the resin filler layer may be formed by electroless plating or the like.
[0170]
(4) Next, when a lid plating layer is formed, if necessary, the surface of the lid plating layer is roughened, and the steps (1) and (2) are repeated. An interlayer resin insulation layer is formed. In this step, a through hole may be formed or may not be formed.
(5) Further, if necessary, the conductor circuit and the interlayer resin insulating layer may be laminated by repeating the steps (3) and (4).
[0171]
By performing such steps (1) to (5), it is possible to manufacture a multilayer wiring board in which a conductor circuit and an interlayer resin insulating layer are laminated on both surfaces of a substrate.
The manufacturing method of the multilayer wiring board detailed here is the semi-additive method, but the manufacturing method of the multilayer wiring board manufactured in the step (a) is not limited to the semi-additive method, and the full-additive method and the subtractive method. It is also possible to use a method, a batch lamination method, a conformal method or the like. Among these, the semi-additive method or the full-additive method is desirable because it is excellent as a method for forming a fine conductor circuit.
[0172]
In the manufacturing method of the IC chip mounting substrate of the second aspect of the present invention, after the multilayer wiring board is manufactured through the steps (a) and (b), the step (c), that is, the multilayer wiring is performed. An opening forming step for forming an opening to be an optical signal transmission optical path on the plate is performed. The opening formed in this step serves as an optical signal transmission optical path for connecting the optical element and the optical waveguide in the IC chip mounting substrate. Therefore, the opening formed in this step is hereinafter referred to as an optical signal transmission opening.
[0173]
The optical signal transmission opening is formed by, for example, laser processing.
Examples of the laser used in the laser treatment include those similar to the laser used in forming the via hole opening.
In this case, it is desirable to use a laser having a wavelength at which the optical waveguide does not absorb as the laser. This is because the surface of the optical waveguide is less likely to be damaged when the optical signal transmission opening is formed.
The formation position of the optical signal transmission opening is not particularly limited, and may be appropriately selected in consideration of the design of the conductor circuit, the mounting position of the IC chip, and the like.
The optical signal transmission opening is preferably formed for each optical element such as a light receiving element or a light emitting element. Moreover, you may form for every signal wavelength.
[0174]
In addition, after forming the optical signal transmission opening, desmearing may be performed on the wall surface of the optical signal transmission opening as necessary. The desmear treatment can be performed using, for example, a treatment with a permanganic acid solution, a plasma treatment, a corona treatment, or the like. By performing the desmear process, resin residue, burrs, etc. in the optical signal transmission opening can be removed, and transmission loss due to irregular reflection on the wall surface of the optical path for optical signal transmission can be reduced. .
[0175]
In addition, after forming the optical signal transmission opening, before forming the conductor layer in the following steps or filling the uncured resin composition, the wall surface of the optical signal transmission opening may be roughened as necessary. It is desirable to perform the roughened surface forming step. This is because the adhesion to the conductor layer and the resin composition can be improved.
The roughened surface is formed by, for example, forming an optical signal transmission opening such as an interlayer resin insulation layer with an acid such as sulfuric acid, hydrochloric acid or nitric acid; an oxidizing agent such as chromic acid, chromium sulfuric acid or permanganate. This can be done by dissolving the exposed part. It can also be performed by plasma treatment, corona treatment, or the like.
The average roughness (Ra) of the roughened surface is desirably 0.5 to 5 μm, and more desirably 1 to 3 μm. This is because within this range, the adhesiveness with the conductor layer and the resin composition is excellent, and the transmission of the optical signal is not adversely affected.
[0176]
After forming the optical signal transmission opening, it is desirable to perform a conductor layer forming step of forming a conductor layer on the wall surface of the optical signal transmission opening, if necessary.
The conductor layer can be formed, for example, by a method such as electroless plating or sputtering.
Specifically, for example, after forming the optical signal transmission opening, a catalyst nucleus is applied to the wall surface of the optical signal transmission opening, and then the substrate on which the optical signal transmission opening is formed is used as an electroless plating bath. A dipping method or the like can be used.
Also, a conductor layer composed of two or more layers may be formed by combining electroless plating or sputtering, or a conductor layer composed of two or more layers may be formed by performing electroplating after electroless plating or sputtering. Good.
[0177]
In such a conductor layer forming step, a conductor layer is formed on the wall surface of the optical signal transmission opening, and an outermost conductor circuit is formed on the interlayer resin insulation layer formed through the step (b). It is desirable to do.
Specifically, first, when the conductor layer is formed on the wall surface of the optical signal transmission opening by electroless plating or the like, the conductor layer is also formed on the entire surface of the interlayer resin insulating layer.
[0178]
Next, a plating resist is formed on the conductor layer formed on the surface of the interlayer resin insulation layer. The plating resist may be formed, for example, by attaching a photosensitive dry film, then closely contacting a photomask made of a glass substrate or the like on which the plating resist pattern is drawn, and performing an exposure development process.
[0179]
Furthermore, electrolytic plating is performed using the conductor layer formed on the interlayer resin insulation layer as a plating lead, and an electrolytic plating layer is formed on the plating resist non-forming portion, and then the plating resist and the conductor layer under the plating resist are formed. By removing, an independent conductor circuit is formed on the interlayer resin insulation layer.
[0180]
Further, after forming the conductor layer, a roughened surface may be formed on the wall surface of the conductor layer. The roughened surface is formed by, for example, blackening (oxidation) -reduction treatment, etching treatment using an etchant containing a cupric complex and an organic acid salt, or treatment by Cu-Ni-P needle-shaped alloy plating. Etc. can be used.
[0181]
Moreover, after forming the said optical signal transmission opening, it is desirable to perform the resin filling process which fills this opening with an unhardened resin composition as needed.
After filling with an uncured resin composition, an optical signal transmission optical path composed of the resin composition and the gap or an optical signal transmission optical path composed of the resin composition is formed by performing a curing treatment. be able to.
A specific filling method of the uncured resin composition is not particularly limited, and for example, a method such as printing or potting can be used.
When filling the uncured resin composition by printing, the uncured resin composition may be printed once, or may be printed twice or more.
[0182]
Further, when filling the uncured resin composition, the uncured resin composition is filled in an amount slightly larger than the inner product of the optical signal transmission opening. You may remove the excess resin composition which overflowed.
The excess resin composition can be removed by, for example, polishing. Further, when removing the excess resin composition, the state of the resin composition may be a semi-cured state or a completely cured state, which is appropriately determined in consideration of the material of the resin composition and the like. Just choose.
In addition, when not performing the said resin composition filling process, the optical path for optical signal transmission comprised from a space | gap can be formed.
[0183]
Through the steps (a) and (b) above through the opening forming step and the roughened surface forming step, the conductor layer forming step, and the resin composition filling step performed as necessary. A part of the optical path for optical signal transmission can be formed on the manufactured multilayer wiring board. Moreover, when performing the said conductor layer formation process, an independent conductor circuit can be formed by forming a conductor layer also on the surface of an interlayer resin insulation layer and performing the process mentioned above. Of course, even when the step of forming the conductor layer is not performed, the conductor circuit can be formed on the surface of the interlayer resin insulating layer by the method described above.
[0184]
Next, the step (d), that is, a solder resist layer forming step for forming a solder resist layer having an opening communicating with the opening formed in the step (c) on one side of the multilayer wiring board is performed.
Specifically, for example, the solder resist layer can be formed by performing the following steps (1) and (2).
[0185]
(1) First, a solder resist composition layer is formed on the outermost layer of the multilayer wiring board in which the optical signal transmission opening is formed.
The layer of the solder resist composition can be formed by, for example, a method similar to the method used in the (c) solder resist layer forming step of the production method of the first invention.
[0186]
(2) Next, an opening communicating with the optical signal transmission opening (hereinafter also referred to as an optical path opening) is formed in the solder resist composition layer.
Specifically, for example, it can be formed by exposure development processing, laser processing, or the like.
Further, when forming the optical path opening, it is desirable to form the solder bump forming opening at the same time. The formation of the optical path opening and the formation of the solder bump forming opening may be performed separately.
Also, when forming the solder resist layer, a solder resist layer having an opening for an optical path and an opening for forming a solder bump is prepared by preparing a resin film having an opening at a desired position in advance and pasting the resin film. May be formed.
[0187]
The cross-sectional diameter of the optical path opening may be smaller than the cross-sectional diameter of the optical signal transmission opening. In this case, the diameter of the cross section of the optical path opening may be 20 to 100 μm smaller than the diameter of the cross section of the optical signal transmission opening.
[0188]
Through the steps (1) and (2), a solder resist layer having an opening communicating with the optical signal transmission opening is formed on the multilayer wiring board in which the optical signal transmission opening is formed. be able to.
[0189]
When the optical signal transmission opening is filled with an uncured resin composition in the opening formation step (c), the optical path opening formed in the solder resist layer is the same as the optical signal transmission opening. The uncured resin composition may be filled by this method. After filling the uncured resin composition into the optical path opening of the solder resist layer in this way, the uncured resin composition is subjected to a curing treatment to thereby form an optical signal transmission optical path composed of the resin composition. Can be formed.
The solder resist layer having an opening communicating with the optical path opening is formed on one side of the multilayer wiring board, that is, on the optical signal transmission opening forming side of the multilayer wiring board. A solder resist layer having no opening may be formed on the surface.
[0190]
In addition, after forming the optical signal transmission opening and the optical path opening, a microlens forming step of forming a microlens in an end portion of the optical signal transmission optical path or in the optical signal transmission optical path as necessary. It is desirable to do. This is because the transmission loss of the optical signal can be further suppressed.
In order to form the microlens in the end of the optical signal transmission optical path or in the optical signal transmission optical path, the same method as described in the method for manufacturing the IC chip mounting substrate of the first aspect of the present invention is used. Can do.
[0191]
In the manufacturing method of the IC chip mounting substrate of the second aspect of the present invention, after performing the steps (a) to (d), for example, using the following method, formation of solder pads and solder bumps, An IC chip mounting substrate can be manufactured by mounting the optical element.
The formation of the solder pads and solder bumps and the mounting of the optical element can be performed by the same method as the manufacturing method of the IC chip mounting substrate of the first invention.
[0192]
In the first and second methods for manufacturing an IC chip mounting substrate according to the present invention, an optical waveguide is formed between the substrate and the interlayer resin insulating layer. However, the formation position of the optical waveguide in the IC chip mounting substrate of the present invention is not limited between the substrate and the interlayer resin insulation layer, and may be between the interlayer resin insulation layers.
The IC chip mounting substrate having such a configuration is, for example, in the manufacturing method of the IC chip mounting substrate of the second aspect of the present invention, without forming an optical waveguide in the step (a), that is, the optical waveguide forming step. In the step (b), that is, in the multilayer wiring board manufacturing step, the interlayer resin insulating layer and the conductor circuit are laminated and formed, and then the optical waveguide is formed.
[0193]
【Example】
Hereinafter, the present invention will be described in more detail.
Example 1
A. Production of resin film
30 parts by weight of bisphenol A type epoxy resin (epoxy equivalent 469, Epicoat 1001 manufactured by Yuka Shell Epoxy Co., Ltd.), 40 parts by weight of cresol novolac type epoxy resin (epoxy equivalent 215, Epiklon N-673 manufactured by Dainippon Ink & Chemicals, Inc.), triazine 30 parts by weight of a structure-containing phenol novolak resin (phenolic hydroxyl group equivalent 120, Phenolite KA-7052 manufactured by Dainippon Ink & Chemicals, Inc.) was dissolved in 20 parts by weight of ethyl diglycol acetate and 20 parts by weight of solvent naphtha with stirring. Thereto, terminal epoxidized polybutadiene rubber (Nagase Kasei Kogyo Denarex R-45EPT) 15 parts by weight, 2-phenyl-4,5-bis (hydroxymethyl) imidazole pulverized product 1.5 parts by weight, finely pulverized silica 2 parts by weight , Silicon Added to prepare an epoxy resin composition agent 0.5 parts by weight.
After applying the obtained epoxy resin composition onto a PET film having a thickness of 38 μm using a roll coater so that the thickness after drying becomes 50 μm, the resin film is dried at 80 to 120 ° C. for 10 minutes. Was made.
[0194]
B. Preparation of resin composition for filling through-hole
100 parts by weight of bisphenol F type epoxy monomer (manufactured by Yuka Shell Co., Ltd., molecular weight: 310, YL983U), SiO having an average particle diameter of 1.6 μm and a maximum particle diameter of 15 μm or less coated with a silane coupling agent on the surface2170 parts by weight of spherical particles (manufactured by Adtech, CRS 1101-CE) and 1.5 parts by weight of a leveling agent (Perenol S4, manufactured by San Nopco) are placed in a container and mixed by stirring. A 49 Pa · s resin filler was prepared. As the curing agent, 6.5 parts by weight of an imidazole curing agent (manufactured by Shikoku Kasei Co., Ltd., 2E4MZ-CN) was used.
[0195]
C. substrate
As the substrate, an insulating substrate made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 0.8 mm was used.
[0196]
D. Optical waveguide manufacturing
Next, an optical waveguide having an optical path conversion mirror was manufactured using the following method.
That is, a 45 ° optical path conversion mirror is formed on one end of a film-like optical waveguide made of PMMA (manufactured by Microparts: width 1 mm, thickness 20 μm) using a diamond saw with a V-shaped 90 ° tip. Manufactured.
[0197]
E. Manufacture of laminates
(1) A copper-clad resin film in which 18 μm of copper foil 28 is laminated on both surfaces of a base material layer 31 formed by thermosetting the resin film described in A above at 170 ° C. for 30 minutes was used as a starting material (see FIG. 3 (a)). First, the copper-clad resin film was laser drilled, subjected to electroless plating, and etched into a pattern, thereby forming the conductor circuit 24 and the through hole 29 on both surfaces of the base material layer 31.
[0198]
(2) The base material layer on which the through hole 29 and the conductor circuit 24 are formed is washed with water and dried, followed by NaOH (10 g / l), NaClO2(40 g / l), Na3PO4Blackening treatment using an aqueous solution containing (6 g / l) as a blackening bath (oxidation bath), and NaOH (10 g / l), NaBH4A reduction treatment using an aqueous solution containing (6 g / l) as a reducing bath was performed to form a roughened surface (not shown) on the surface of the conductor circuit 24 including the through holes 29 (see FIG. 3B).
[0199]
(3) After preparing the resin filler described in B above, within 24 hours after preparation by the following method, the conductor circuit non-formed portion on the one side of the through hole 29 and the base material layer 31 and the outer edge of the conductor circuit 24 A layer of a resin filler 30 'was formed on the part.
That is, first, a resin filler was pushed into a through hole using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductor circuit non-forming portion is placed on the base material layer, and the conductor circuit non-forming portion which is a concave portion is filled with a resin filler using a squeegee. A layer of the resin filler 30 ′ was formed by drying at 20 ° C. for 20 minutes (see FIG. 3C).
[0200]
(4) The surface of the conductor circuit 24 and the land of the through hole 29 are formed on one side of the base material layer after the processing in (3) above by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing was performed so that the resin filler 30 'did not remain on the surface, and then buffing was performed to remove scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the base material layer.
Subsequently, the heat processing of 100 degreeC for 1 hour, 120 degreeC for 3 hours, 150 degreeC for 1 hour, and 180 degreeC for 7 hours was performed, and the resin filler layer 30 was formed.
[0201]
In this way, the surface layer portion of the resin filler 30 and the surface of the conductor circuit 24 formed in the through hole 29 and the conductor circuit non-forming portion are flattened, and the resin filler 30 and the side surface of the conductor circuit 24 are roughened. A base material layer in which the inner wall surface of the through hole 29 and the resin filler 30 are firmly adhered to each other via a roughened surface (not shown) was obtained (not shown). (Refer FIG.3 (d)). By this step, the surface of the resin filler layer 30 and the surface of the conductor circuit 24 are flush with each other.
[0202]
(5) The base material layer is washed with water, acid degreased, soft-etched, and then sprayed on both surfaces of the substrate by spraying to etch the surface of the conductor circuit 24 and the land surface of the through hole 29. Thus, a roughened surface (not shown) was formed on the entire surface of the conductor circuit 24. As an etching solution, an etching solution containing 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride (MEC Etch Bond, manufactured by MEC) was used.
[0203]
(6) Next, a resin film slightly larger than the base material layer prepared in A is placed on the base material layer, and temporarily press-bonded under conditions of a pressure of 0.4 MPa, a temperature of 80 ° C., and a pressure bonding time of 10 seconds. After cutting, an interlayer resin insulation layer 22 was further formed by sticking using a vacuum laminator apparatus by the following method (see FIG. 3E).
That is, the resin film was subjected to main pressure bonding on the base material layer under conditions of a degree of vacuum of 65 Pa, a pressure of 0.4 MPa, a temperature of 80, and a time of 60 seconds, and then thermally cured at 170 ° C. for 30 minutes.
[0204]
(7) Next, CO 2 having a wavelength of 10.4 μm is passed through a mask in which a through hole having a thickness of 1.2 mm is formed on the interlayer resin insulating layer 22.2Via hole with a gas laser diameter of 4.0 mm, top hat mode, pulse width 8.0 μsec, mask through-hole diameter 1.0 mm, and interlayer resin insulation layer 22 with a diameter of 80 μm under conditions of one shot. 26 was formed (see FIG. 4A).
[0205]
(8) The base material layer in which the via hole opening 26 is formed is immersed in an 80 ° C. solution containing 60 g / l of permanganic acid for 10 minutes to dissolve the epoxy resin particles present on the surface of the interlayer resin insulating layer 22. By removing, a roughened surface (not shown) was formed on the surface including the inner wall surface of the opening 26 for the via hole.
[0206]
(9) Next, the base material layer after the above treatment was immersed in a neutralization solution (manufactured by Shipley Co., Ltd.) and then washed with water.
Furthermore, a catalyst is applied to the surface of the interlayer resin insulating layer 22 (including the inner wall surface of the opening 26 for the via hole) by applying a palladium catalyst to the surface of the roughened substrate layer (roughening depth: 3 μm). Nuclei were attached (not shown). That is, the base material layer is made of palladium chloride (PdCl2) And stannous chloride (SnCl)2The catalyst was imparted by immersing it in a catalyst solution containing) and depositing palladium metal.
[0207]
(10) Next, the base material layer is immersed in an electroless copper plating aqueous solution having the following composition, and the thickness of the surface of the interlayer resin insulation layer 22 (including the inner wall surface of the via hole opening 26) is 0.6. A thin conductive layer (electroless copper plating film) 32 having a thickness of ˜3.0 μm was formed (see FIG. 4B).
[Electroless plating aqueous solution]
NiSO4                         0.003 mol / l
Tartaric acid 0.200 mol / l
Copper sulfate 0.030 mol / l
HCHO 0.050 mol / l
NaOH 0.100 mol / l
α, α'-bipyridyl 100 mg / l
Polyethylene glycol (PEG) 0.10 g / l
[Electroless plating conditions]
40 minutes at a liquid temperature of 30 ° C
[0208]
(11) Next, a commercially available photosensitive dry film is pasted on the base material layer on which the thin film conductor layer (electroless copper plating film) 32 is formed, and a mask is placed thereon, and 100 mJ / cm.2Then, a plating resist 23 having a thickness of 20 μm was provided by developing with a 0.8% aqueous sodium carbonate solution (see FIG. 4C).
[0209]
(12) Next, the base material layer is washed and degreased with water at 50 ° C., washed with water at 25 ° C. and further washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions, thereby forming no plating resist 23 An electrolytic copper plating film 33 having a thickness of 20 μm was formed on the part (see FIG. 4D).
[Electrolytic plating solution]
Sulfuric acid 2.24 mol / l
Copper sulfate 0.26 mol / l
Additive 19.5 ml / l
(Manufactured by Atotech Japan, Kaparaside HL)
[Electrolytic plating conditions]
Current density 1 A / dm2
65 minutes
Temperature 22 ± 2 ° C
[0210]
(13) Further, after removing the plating resist 23 with 5% NaOH, the thin film conductor layer under the plating resist 23 is etched and removed with a mixed solution of sulfuric acid and hydrogen peroxide to remove the thin film conductor layer ( A conductor circuit 25 (including via hole 27) having a thickness of 18 μm made of electroless copper plating film 32 and electrolytic copper plating film 33 was formed (see FIG. 5A).
[0211]
(14) Further, a roughened surface (not shown) is formed on the surface of the conductor circuit 25 using the same etching solution as the etching solution used in the step (5). In the same manner as in the step (8), an interlayer resin insulating layer 22 having a via hole opening 26 and having a roughened surface (not shown) formed on the surface thereof is laminated to form a conductor circuit laminate ( (Refer FIG.5 (b)).
Thereafter, an opening 46 having a diameter of 250 μm that penetrates the base material layer 31 and the interlayer resin insulating layer 22 using a carbon dioxide gas laser through a mask in which a through hole having a thickness of 1.2 mm is formed on the interlayer resin insulating layer 22. Further, desmear treatment was performed on the wall surface of the opening 46 (see FIG. 5C).
[0212]
(15) Next, a catalyst is applied to the wall surface of the opening 46 and the surface of the interlayer resin insulation layer 22 by the same method as used in the step (9), and further used in the step (10). The conductor circuit laminate is immersed in an electroless copper plating aqueous solution similar to the electroless plating solution, and the surface of the interlayer resin insulating layer 22 (including the inner wall surface of the via hole opening 26) and the wall surface of the opening 46 A thin film conductor layer (electroless copper plating film) 32 was formed (see FIG. 6A).
[0213]
(16) Next, a plating resist 23 is provided on a part of the thin film conductor layer by the same method as that used in the step (11), and the same method as that used in the step (12). By this method, an electrolytic copper plating film 33 having a thickness of 20 μm was formed on the portion where the plating resist 23 was not formed (see FIG. 6B).
[0214]
(17) Next, the plating resist 23 is peeled off on a part of the thin film conductor layer and the thin film conductor layer under the plating resist 23 is removed by the same method as used in the step (13). The conductor circuit 25 (including the via hole 27) and the conductor layer 45 were formed.
Further, oxidation / reduction treatment was performed by the same method as used in the step (2) above, and the surface of the conductor circuit 25 and the surface of the conductor layer 45 were roughened (not shown) (FIG. 6 ( c)).
[0215]
(18) Next, using a squeegee, the opening 46 in which the conductor layer 45 was formed was filled with a resin composition containing an epoxy resin, dried, and then the surface layer was flattened by buffing. Furthermore, the hardening process was performed and the resin composition layer 42a was formed (refer Fig.7 (a)).
[0216]
(19) Next, a photosensitizing agent obtained by acrylated 50% of an epoxy group of a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight. 46.67 parts by weight of oligomer (molecular weight: 4000), 80% by weight of bisphenol A type epoxy resin (trade name: Epicoat 1001 manufactured by Yuka Shell Co., Ltd.) dissolved in methyl ethyl ketone, 15.0 parts by weight, imidazole curing agent (Shikoku Kasei Co., Ltd., trade name: 2E4MZ-CN) 1.6 parts by weight, photofunctional monomer bifunctional acrylic monomer (Nippon Kayaku Co., Ltd., trade name: R604) 4.5 parts by weight, also polyvalent acrylic monomer ( Kyoei Chemical Co., Ltd., trade name: DPE6A) 1.5 parts by weight, dispersion antifoaming agent (San Nopco, S-65) Take 1 part by weight in a container, stir and mix to prepare a mixed composition. 2.0 parts by weight of benzophenone (manufactured by Kanto Chemical Co., Inc.) as a photopolymerization initiator for this mixed composition, as a photosensitizer By adding 0.2 part by weight of Michler's ketone (manufactured by Kanto Chemical Co., Inc.), a solder resist composition having a viscosity adjusted to 2.0 Pa · s at 25 ° C. was obtained.
The viscosity is measured with a B-type viscometer (DVL-B type, manufactured by Tokyo Keiki Co., Ltd.) for 60 minutes.-1(Rpm), rotor No. 4, 6 min-1(Rpm), rotor No. 3 according.
[0217]
(20) Next, the solder resist composition is applied to a thickness of 30 μm on one side of the conductor circuit laminate on which the resin composition layer 42a is formed, and the conditions are 70 ° C. for 20 minutes and 70 ° C. for 30 minutes. A drying process was performed to form a solder resist composition layer 34 ′ (see FIG. 7B).
[0218]
(21) Next, a photomask having a thickness of 5 mm on which patterns of openings for forming solder bumps and openings for optical paths are drawn is brought into close contact with the layer 34 ′ of the solder resist composition on the IC chip mounting side to be 1000 mJ / cm2Were exposed to UV light and developed with DMTG solution to form openings with a diameter of 200 μm.
Further, the solder resist composition layer is cured by heating at 80 ° C. for 1 hour, at 100 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours. The solder resist layer 34 having an optical path opening 42b and a thickness of 20 μm was formed. In addition, as said solder resist composition, a commercially available solder resist composition can also be used.
[0219]
(22) Next, the conductor circuit laminate in which the solder resist layer 34 is formed is nickel chloride (2.3 × 10-1mol / l), sodium hypophosphite (2.8 × 10-1mol / l), sodium citrate (1.6 × 10-1A nickel plating layer having a thickness of 5 μm was formed in the solder bump forming opening 47 by immersing in an electroless nickel plating solution having a pH of 4.5 and containing mol / l) for 20 minutes. Further, the substrate was made of potassium gold cyanide (7.6 × 10 6-3mol / l), ammonium chloride (1.9 × 10-1mol / l), sodium citrate (1.2 × 10-1mol / l), sodium hypophosphite (1.7 × 10-1mol / l) is immersed in an electroless gold plating solution at 80 ° C. for 7.5 minutes to form a 0.03 μm-thick gold plating layer on the nickel plating layer to form a solder pad 36. A body was obtained (see FIG. 8 (a)).
[0220]
F. Lamination process
(1) First, an optical waveguide 50 having an optical path conversion mirror is attached to a predetermined position on the solder resist layer non-formation surface (the lower surface in the figure) of the laminate manufactured in the process E using the following method. (See FIG. 8B).
That is, the optical waveguide manufactured in the above step D was attached to the conductor circuit non-forming portion so that the side surface of the other end on the light conversion mirror non-forming side and the side surface of the interlayer resin insulating layer were aligned. In addition, the optical waveguide is attached by applying an adhesive made of a thermosetting resin to a thickness of 10 μm on the adhesive surface of the optical waveguide with the interlayer resin insulating layer, and curing at 60 ° C. for 1 hour after the pressure bonding. Was done.
(2) Next, after preparing the resin filler described in B above, within one and a half hours after the preparation by the following method, the one-sided conductor circuit non-formed portion in which the solder resist layer is not formed in the via hole 27 A resin filler layer was formed on the outer edge of the optical waveguide non-forming portion and the conductor circuit 25 (including the via hole 27).
That is, first, a resin filler was pushed into a via hole using a squeegee and then dried under conditions of 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductor circuit and the optical waveguide non-forming portion is placed on the laminate, and the conductive circuit non-forming portion which is a recess is filled with a resin filler using a squeegee. The resin filler layer was formed by drying at 100 ° C. for 20 minutes.
[0221]
(3) One side of the laminate after the treatment of (2) is applied to the surface of the conductor circuit 25 and the surface of the optical waveguide 50 by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing was performed so that the resin filler did not remain, and then buffing was performed to remove scratches due to the belt sander polishing.
Next, heat treatment was performed at 100 ° C. for 1 hour, 120 ° C. for 3 hours, 150 ° C. for 1 hour, and 180 ° C. for 7 hours to form the resin filler layer 51.
[0222]
Thus, the via hole 27, the surface layer portion of the resin filler 51 formed in the conductor circuit and the optical waveguide non-forming portion, the surfaces of the conductor circuit 25 and the optical waveguide 50 are flattened, and the resin filler 51 and the conductor circuit 25 are flattened. Of the via hole 27 and the resin filler 51 are firmly adhered to each other through a roughened surface (not shown). A laminate was obtained (see FIG. 9A). By this step, the surface of the resin filler layer 51 and the surfaces of the conductor circuit 24 and the optical waveguide 50 become the same plane.
[0223]
(4) Next, through the steps (1) to (3), the laminate on which the optical waveguide 50 and the resin filler layer 51 are formed is placed on the C substrate 21, and the vacuum laminator device is And pressure-bonding under vacuum or reduced pressure under the conditions of pressure 0.5 MPa, temperature 100 ° C., time 120 seconds, and then thermally cured at 150 ° C. for 40 minutes to form the optical waveguide 50 and the resin filler layer 51 on the substrate 21. The laminated body in which was formed was laminated.
[0224]
(5) Next, a solder paste is printed in the solder bump forming opening 47 formed in the solder resist layer 34, and further, the light receiving portion 38a and the light emitting portion 39a of the light receiving element 38 and the light emitting element 39 are attached while being aligned. By reflowing at 200 ° C., the light receiving element 38 and the light emitting element 39 were mounted, and the solder bump 37 was formed in the solder bump forming opening 47 to obtain an IC chip mounting substrate (see FIG. 9B). ).
The light receiving element 38 was made of InGaAs, and the light emitting element 39 was made of InGaAsP.
In the IC chip mounting substrate manufactured in this example, the optical path for optical signal transmission is composed of the resin composition, the gap, and the conductor layers around them.
[0225]
(Example 2)
In the step (18) of Example 1, an IC chip mounting substrate was obtained in the same manner as in Example 1 except that a resin composition containing polyolefin was used instead of the resin composition containing epoxy resin.
In the IC chip mounting substrate manufactured in this example, the optical path for optical signal transmission is composed of the resin composition, the gap, and the conductor layers around them.
[0226]
(Example 3)
An IC chip mounting substrate was obtained in the same manner as in Example 1 except that the step (18) of Example 1, that is, the step of forming the resin composition layer 42a was not performed.
In the IC chip mounting substrate manufactured in this example, the optical path for transmitting an optical signal is composed of a gap and a surrounding conductor layer.
[0227]
Example 4
In the steps (15) and (16) of Example 1, an IC chip mounting substrate was obtained in the same manner as in Example 1 except that no conductor layer was formed on the wall surface of the opening.
In the IC chip mounting substrate manufactured in this example, the optical path for optical signal transmission is composed of the resin composition and the gap.
[0228]
(Example 5)
In the steps (15) and (16) of Example 1, no conductor layer is formed on the wall surface of the opening. In the step (18), a resin composition containing polyolefin is used instead of the resin composition containing epoxy resin. An IC chip mounting substrate was obtained in the same manner as in Example 1 except that the product was used.
In the IC chip mounting substrate manufactured in this example, the optical path for optical signal transmission is composed of the resin composition and the gap.
[0229]
(Example 6)
In the steps (15) and (16) of Example 1, the conductor layer was not formed on the wall surface of the opening, and the step (18), that is, the step of forming the resin composition layer 42a was not performed. In the same manner as in Example 1, an IC chip mounting substrate was obtained.
In the IC chip mounting substrate manufactured in this example, the optical path for transmitting an optical signal is constituted by a gap.
[0230]
(Example 7)
(1) A copper clad laminate in which 18 μm copper foil 128 is laminated on both surfaces of an insulating substrate 121 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 0.8 mm was used as a starting material (see FIG. 10 (a)). First, the copper-clad laminate was drilled, subjected to electroless plating, and etched into a pattern to form conductor circuits 124 and through holes 129 on both surfaces of the substrate 121.
[0231]
(2) The substrate on which the through hole 129 and the conductor circuit 124 are formed is washed with water and dried, followed by NaOH (10 g / l), NaClO.2(40 g / l), Na3PO4Blackening treatment using an aqueous solution containing (6 g / l) as a blackening bath (oxidation bath), and NaOH (10 g / l), NaBH4A reduction treatment using an aqueous solution containing (6 g / l) as a reduction bath was performed to form a roughened surface (not shown) on the surface of the conductor circuit 124 including the through hole 129.
[0232]
(3) Next, an optical waveguide 150 having an optical path conversion mirror was formed at a predetermined position on the substrate surface using the following method (see FIG. 10B).
That is, a film-shaped optical waveguide made of PMMA in which a 45 ° optical path conversion mirror is formed in advance using a diamond saw having a V-shaped 90 ° at one end (manufactured by Microparts: width 1 mm, thickness 20 μm) ) Was attached so that the side surface of the other end on the light conversion mirror non-formation side and the side surface of the substrate were aligned.
The optical waveguide 150 is attached by applying an adhesive made of a thermosetting resin to the adhesive surface of the optical waveguide with the substrate in a thickness of 10 μm, and curing it at 60 ° C. for 1 hour after pressure bonding. went.
In this example, curing was performed under conditions of 60 ° C./1 hour, but step curing may be performed depending on circumstances. This is because stress is hardly generated by the optical waveguide at the time of pasting.
[0233]
(4) After preparing the resin filler described in B of Example 1, within 24 hours after preparation by the following method, the conductor circuit non-formation part in one side of the through-hole 129 and the substrate 121 and the optical waveguide non-formation And a layer of a resin filler 130 ′ was formed on the outer edge of the conductor circuit 124. That is, first, a resin filler was pushed into a through hole using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductor circuit non-formed part is placed on the substrate, and the conductor circuit non-formed part which is a recess is filled with a resin filler using a squeegee, A layer of the resin filler 130 'was formed by drying for 20 minutes (see FIG. 10C).
[0234]
(5) One side of the substrate after the processing of (4) above is applied to the surface of the conductor circuit 124 and the land surface of the through hole 129 by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing was performed so as not to leave the resin filler 130 ', and then buffing was performed to remove scratches due to the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate.
Next, heat treatment was performed at 100 ° C. for 1 hour, 120 ° C. for 3 hours, 150 ° C. for 1 hour, and 180 ° C. for 7 hours to form the resin filler layer 130.
[0235]
In this way, the surface layer portion of the resin filler 130 and the surface of the conductor circuit 124 formed in the through hole 129 and the conductor circuit non-forming portion are flattened, and the resin filler 130 and the side surface of the conductor circuit 124 are roughened. An insulating substrate was obtained in which the inner wall surface of the through hole 129 and the resin filler 130 were firmly adhered via a roughened surface (not shown) (not shown). (Refer FIG.10 (d)). By this step, the surface of the resin filler layer 130, the surface of the conductor circuit 124, and the surface of the optical waveguide 150 become the same plane.
[0236]
(6) After washing the substrate with water and acid degreasing, soft etching is performed, and then an etching solution is sprayed on both surfaces of the substrate to spray the surface of the conductor circuit 124, the land surface of the through hole 129, and the inner wall. Thus, a roughened surface (not shown) was formed on the entire surface of the conductor circuit 124. As an etching solution, an etching solution containing 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride (MEC Etch Bond, manufactured by MEC) was used.
[0237]
(7) Next, a resin film slightly larger than the substrate prepared in the above (1) was placed on the substrate and cut by temporary pressure bonding under conditions of a pressure of 0.4 MPa, a temperature of 80 ° C., and a pressure bonding time of 10 seconds. Thereafter, the interlayer resin insulating layer 122 was further formed by pasting using a vacuum laminator apparatus by the following method (see FIG. 10E).
That is, the resin film was subjected to final pressure bonding on the substrate under the conditions of a degree of vacuum of 65 Pa, a pressure of 0.4 MPa, a temperature of 80 ° C., and a time of 60 seconds, and then thermally cured at 170 ° C. for 30 minutes. The resin film was produced in the same manner as A in Example 1.
[0238]
(8) Next, CO 2 having a wavelength of 10.4 μm is passed through a mask in which a through hole having a thickness of 1.2 mm is formed on the interlayer resin insulation layer 122.2With a gas laser, a via hole opening with a diameter of 80 μm is formed in the interlayer resin insulating layer 122 under the conditions of a beam diameter of 4.0 mm, a top hat mode, a pulse width of 8.0 μsec, a mask through hole diameter of 1.0 mm, and one shot. 126 was formed (see FIG. 11A).
[0239]
(9) The substrate on which the via hole opening 126 is formed is dipped in an 80 ° C. solution containing 60 g / l permanganic acid for 10 minutes to dissolve and remove the epoxy resin particles present on the surface of the interlayer resin insulating layer 122. As a result, a roughened surface (not shown) was formed on the surface including the inner wall surface of the opening 126 for the via hole.
[0240]
(10) Next, the substrate after the above treatment was immersed in a neutralization solution (manufactured by Shipley Co., Ltd.) and washed with water.
Further, by applying a palladium catalyst to the surface of the roughened substrate (roughening depth 3 μm), catalyst nuclei are formed on the surface of the interlayer resin insulating layer 122 (including the inner wall surface of the via hole opening 126). Was attached (not shown). That is, the substrate is made of palladium chloride (PdCl2) And stannous chloride (SnCl)2The catalyst was imparted by immersing it in a catalyst solution containing) and depositing palladium metal.
[0241]
(11) Next, the substrate is immersed in an electroless copper plating aqueous solution having the following composition, and a thickness of 0.6 to 3 is formed on the surface of the interlayer resin insulation layer 122 (including the inner wall surface of the via hole opening 126). A thin film conductor layer (electroless copper plating film) 132 having a thickness of 0.0 μm was formed (see FIG. 11B).
[Electroless plating aqueous solution]
NiSO4                         0.003 mol / l
Tartaric acid 0.200 mol / l
Copper sulfate 0.030 mol / l
HCHO 0.050 mol / l
NaOH 0.100 mol / l
α, α'-bipyridyl 100 mg / l
Polyethylene glycol (PEG) 0.10 g / l
[Electroless plating conditions]
40 minutes at a liquid temperature of 30 ° C
[0242]
(12) Next, a commercially available photosensitive dry film is attached to the substrate on which the thin film conductor layer (electroless copper plating film) 132 is formed, and a mask is placed thereon, and 100 mJ / cm.2Then, a plating resist 123 having a thickness of 20 μm was provided by developing with a 0.8% aqueous sodium carbonate solution (see FIG. 11C).
[0243]
(13) Next, the substrate is washed with 50 ° C. water and degreased, washed with 25 ° C. water and further washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions to form a plating resist 123 non-formed portion. Then, an electrolytic copper plating film 133 having a thickness of 20 μm was formed (see FIG. 11D).
[Electrolytic plating solution]
Sulfuric acid 2.24 mol / l
Copper sulfate 0.26 mol / l
Additive 19.5 ml / l
(Manufactured by Atotech Japan, Kaparaside HL)
[Electrolytic plating conditions]
Current density 1 A / dm2
65 minutes
Temperature 22 ± 2 ° C
[0244]
(14) Further, after removing the plating resist 123 with 5% NaOH, the thin film conductor layer under the plating resist 123 is etched and removed with a mixed solution of sulfuric acid and hydrogen peroxide to remove the thin film conductor layer ( A conductor circuit 125 (including via holes 127) having a thickness of 18 μm formed of an electroless copper plating film 132 and an electrolytic copper plating film 133 was formed (see FIG. 12A).
[0245]
(15) Further, a roughened surface (not shown) is formed on the surface of the conductor circuit 125 using the same etching solution as the etching solution used in the step (6). In the same manner as in the step (8), an interlayer resin insulating layer 122 having a via hole opening 126 and having a roughened surface (not shown) formed on the surface thereof was laminated (see FIG. 12B). .
Thereafter, an opening 146 having a diameter of 250 μm is formed at a position facing the optical waveguide 150 of the interlayer resin insulating layer 122 using a carbon dioxide gas laser through a mask in which a through hole having a thickness of 1.2 mm is formed. A desmear process was performed on the wall surface of the opening 146 (see FIG. 12C).
[0246]
(16) Next, a catalyst is applied to the surface of the interlayer resin insulation layer 122 by the same method as used in the step (10), and the electroless plating solution used in the step (11). The substrate was immersed in the same electroless copper plating aqueous solution as in Example 1, and a thin film conductor layer (electroless copper plating film) 132 was formed on the surface of the interlayer resin insulation layer 122 (including the inner wall surface of the via hole opening 126). (See FIG. 13 (a)). In addition, the mask was formed in the wall surface of the opening formed at the said process, and the catalyst was not provided.
[0247]
(17) Next, a plating resist 123 is provided by a method similar to the method used in the step (12), and further, the plating resist 123 is not coated by a method similar to the method used in the step (13). An electrolytic copper plating film 133 having a thickness of 20 μm was formed on the formation part (see FIG. 13B).
[0248]
(18) Next, the plating resist 123 is peeled off and the thin film conductor layer under the plating resist 123 is removed by a method similar to the method used in the step (14), and the conductor circuit 125 (via hole 127) is removed. Formed).
Further, oxidation / reduction treatment was performed in the same manner as the method used in the step (2), so that the surface of the conductor circuit 125 was a roughened surface (not shown) (see FIG. 13C).
[0249]
(19) Next, using a squeegee, the opening 146 was filled with a resin composition containing an epoxy resin, dried, and then planarized by buffing. Furthermore, the hardening process was performed and the resin composition layer 142a was formed (refer Fig.14 (a)).
[0250]
(20) Next, the photosensitizing property obtained by acrylated 50% of an epoxy group of a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight. 46.67 parts by weight of oligomer (molecular weight: 4000), 80% by weight of bisphenol A type epoxy resin (trade name: Epicoat 1001 manufactured by Yuka Shell Co., Ltd.) dissolved in methyl ethyl ketone, 15.0 parts by weight, imidazole curing agent (Shikoku Kasei Co., Ltd., trade name: 2E4MZ-CN) 1.6 parts by weight, photofunctional monomer bifunctional acrylic monomer (Nippon Kayaku Co., Ltd., trade name: R604) 4.5 parts by weight, also polyvalent acrylic monomer ( Kyoei Chemical Co., Ltd., trade name: DPE6A) 1.5 parts by weight, dispersion antifoaming agent (San Nopco, S-65) Take 1 part by weight in a container, stir and mix to prepare a mixed composition. 2.0 parts by weight of benzophenone (manufactured by Kanto Chemical Co., Inc.) as a photopolymerization initiator for this mixed composition, as a photosensitizer By adding 0.2 part by weight of Michler's ketone (manufactured by Kanto Chemical Co., Inc.), a solder resist composition having a viscosity adjusted to 2.0 Pa · s at 25 ° C. was obtained.
The viscosity is measured with a B-type viscometer (DVL-B type, manufactured by Tokyo Keiki Co., Ltd.) for 60 minutes.-1(Rpm), rotor No. 4, 6 min-1(Rpm), rotor No. 3 according.
[0251]
(21) Next, the solder resist composition is applied to both sides of the substrate on which the resin composition layer 142a is formed in a thickness of 30 μm, and dried under conditions of 70 ° C. for 20 minutes and 70 ° C. for 30 minutes. To form a layer 134 'of the solder resist composition. (See FIG. 14 (b)).
[0252]
(22) Next, a photomask having a thickness of 5 mm on which patterns of openings for forming solder bumps and openings for optical paths are drawn is brought into close contact with the layer 134 ′ of the solder resist composition on the IC chip mounting side to be 1000 mJ / cm2Were exposed to UV light and developed with DMTG solution to form openings with a diameter of 200 μm.
Further, the solder resist composition layer is cured by heat treatment at 80 ° C. for 1 hour, at 100 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours, and the solder bump forming openings 147 are formed. A solder resist layer 134 having an optical path opening 142b and a thickness of 20 μm was formed (see FIG. 15A).
[0253]
(23) Next, the substrate on which the solder resist layer 134 is formed is nickel chloride (2.3 × 10-1mol / l), sodium hypophosphite (2.8 × 10-1mol / l), sodium citrate (1.6 × 10-1A nickel plating layer having a thickness of 5 μm was formed in the solder bump forming opening 147 by immersing in an electroless nickel plating solution having a pH of 4.5 and containing mol / l) for 20 minutes. Further, the substrate was made of potassium gold cyanide (7.6 × 10 6-3mol / l), ammonium chloride (1.9 × 10-1mol / l), sodium citrate (1.2 × 10-1mol / l), sodium hypophosphite (1.7 × 10-1Molle-l) containing an electroless gold plating solution was immersed for 7.5 minutes at 80 ° C. to form a 0.03 μm-thick gold plating layer on the nickel plating layer, thereby forming a solder pad 136.
[0254]
(24) Next, solder paste is printed in the solder bump forming opening 147 formed in the solder resist layer 134, and further, the light receiving portion 138a and the light receiving portion 139a of the light emitting device 139 are aligned while being aligned. By reflowing at 200 ° C., the light receiving element 138 and the light emitting element 139 were mounted, and the solder bump 137 was formed in the solder bump forming opening 147 to obtain an IC chip mounting substrate (see FIG. 15B). ).
The light receiving element 138 was made of InGaAs, and the light emitting element 139 was made of InGaAsP.
In the IC chip mounting substrate manufactured in this example, the optical path for optical signal transmission is composed of the resin composition, the gap, and the conductor layers around them.
[0255]
(Example 8)
In the process of Example 7 (3), instead of the method of forming the optical waveguide by attaching a film-shaped optical waveguide, the following method was used, except that the optical waveguide was directly formed on the substrate. In the same manner as in Example 7, an IC chip mounting substrate was obtained.
That is, a resin composition containing a PMMA resin is applied to a predetermined position on a substrate, dried, and then the surface layer is flattened by buffing. Further, after curing, the tip has a V-shaped 90 ° at one end. A 45 ° optical path conversion mirror was formed using a diamond saw to form an optical waveguide.
[0256]
(Reference example)
(1) First, the same steps as (1) to (19) of Example 7 were performed to produce a multilayer wiring board in which an optical waveguide and an optical signal transmission opening were formed.
Next, the light receiving element and the light emitting element were attached to the end of the optical signal transmission opening filled with the resin composition while being aligned. The light receiving element was made of InGaAs, and the light emitting element was made of InGaAsP. The connection between the light receiving element and the connection terminal of the light emitting element and the conductor circuit of the multilayer wiring board was made with a conductive adhesive.
[0257]
(2) Next, on the multilayer wiring board to which the light receiving element and the light emitting element are attached, the interlayer resin insulating layer and the conductor circuit are formed by the same method as that used in the steps (7) to (14) of Example 7. Formed.
Here, as the resin film, a film in which openings are provided in advance corresponding to the light receiving element and the light emitting element was used.
Furthermore, the conductor circuit and the solder resist layer were formed by performing the same method as the method used in the steps (16) to (24) of Example 7. Here, the step (19) was not performed, and the conductor circuit was formed to be connected to the optical element.
Using such a method, an IC chip mounting substrate having an optical element (light receiving element and light emitting element) mounted therein was manufactured.
[0258]
100 IC chip mounting substrates are manufactured by the methods shown in Examples 1 to 8 and the reference example, and these IC chip mounting substrates are cut with a blade so as to pass through the optical waveguide and the optical path for optical signal transmission. The cross section was observed.
As a result, in any of the IC chip mounting substrates, an optical waveguide and an optical path for transmitting an optical signal that connects the optical waveguide and the optical element are secured.
[0259]
Further, 100 IC chip mounting substrates are manufactured by the methods shown in Examples 1 and 7 and the reference example, respectively, and the optical chip is output after these IC chip mounting substrates are mounted on the IC chips. A detector is attached to the end of the optical waveguide, and then the optical signal is sent through the optical waveguide on the side where the optical signal is input. After being calculated by the IC chip, the optical signal is detected by the detector and received. The connection loss between the device and the light emitting device and the optical path for optical signal transmission was measured.
[0260]
As a result, 5 out of 100 IC chip mounting substrates manufactured by the method shown in Example 1 and 7 out of 100 IC chip mounting substrates manufactured by the method shown in Example 7. In the IC chip mounting substrate, it was found that a desired optical signal could not be detected and the connection loss was large.
Further, in the IC chip mounting substrate manufactured by the method shown in the reference example, a desired optical signal cannot be detected and 40% of the 100 IC chip mounting substrates have a large connection loss. It's been found.
The number of poorly connected products on the IC chip mounting board manufactured by the method shown in the reference example is that, in the method shown in the reference example, after the optical element is mounted, the conductor circuit and the interlayer resin insulation layer In this process, it is necessary to perform a heat treatment or the like, and it was estimated that the optical element was displaced during the heat treatment and a connection failure occurred.
[0261]
In addition, even in the IC chip mounting substrate manufactured by the method shown in Examples 1 and 7, there was a product in which connection failure occurred due to the displacement of the optical element, but the optical element was surface-mounted. Therefore, such a connection failure could be solved by replacing only the optical element.
[0262]
In addition, in the IC chip mounting substrate manufactured by the method shown in Examples 1 and 7, a microlens is formed at the end of the optical path for optical signal transmission via an adhesive layer. In the IC chip mounting substrate manufactured by the method shown, a microlens was formed by dropping acrylic resin on the resin composition inside the optical path for optical signal transmission using a dispenser (FIGS. 2 and 2). 16).
Then, the connection loss of the optical signal of the IC chip mounting substrate on which these microlenses were formed was measured in the same manner as the above method, and both were measured on the IC chip mounting substrate manufactured by the method shown in Examples 1 and 7. In comparison, a desired optical signal could not be detected and the number of IC chip mounting substrates with large connection loss was small.
[0263]
【The invention's effect】
In the IC chip mounting substrate of the present invention, as described above, an optical waveguide is formed inside the IC chip mounting substrate, and an optical signal transmission optical path for connecting the optical element and the optical waveguide is disposed. Therefore, the input / output signal of the optical element can be transmitted through the optical waveguide and the optical path for optical signal transmission. Further, when the IC chip is mounted on the substrate, the distance between the IC chip and the optical element is short, and the reliability of electric signal transmission is excellent.
Moreover, the IC chip mounting substrate of the present invention on which the IC chip is mounted can contribute to the miniaturization of the optical communication terminal device because the electronic components and optical elements necessary for optical communication can be integrated. .
[0264]
In addition, in the IC chip mounting substrate of the present invention, when the optical element is surface-mounted, there is no displacement due to heat treatment during manufacturing, and in addition, there is a problem with one optical element. In this case, only the optical element needs to be replaced, which is economically advantageous.
[0265]
In the IC chip mounting substrate manufacturing method of the first and second aspects of the present invention, an optical waveguide is formed inside the IC chip mounting substrate, and an opening communicating with the conductor circuit laminate and the solder resist layer is formed. . This communicating opening can play a role as an optical path for optical signal transmission. Therefore, the IC chip mounting substrate manufactured by the manufacturing method of the IC chip mounting substrate of the first and second inventions is optical When the element is mounted, the optical signal can be suitably transmitted between the optical element and the optical waveguide through the optical signal transmission optical path.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing an embodiment of an IC chip mounting substrate of the present invention.
FIG. 2 is a cross-sectional view schematically showing another embodiment of an IC chip mounting substrate of the present invention.
FIG. 3 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate of the first invention.
FIG. 4 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate according to the first aspect of the present invention;
FIG. 5 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate of the first invention.
FIG. 6 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate according to the first aspect of the present invention.
FIG. 7 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate according to the first aspect of the present invention;
FIG. 8 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate according to the first aspect of the present invention;
FIG. 9 is a cross-sectional view schematically showing part of the method of manufacturing the IC chip mounting substrate according to the first aspect of the present invention.
FIG. 10 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate of the second invention.
FIG. 11 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate of the second invention.
FIG. 12 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate of the second invention.
FIG. 13 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate of the second invention.
FIG. 14 is a cross-sectional view schematically showing a part of the manufacturing method of the IC chip mounting substrate of the second invention.
FIG. 15 is a cross-sectional view schematically showing part of the method of manufacturing the IC chip mounting substrate according to the second aspect of the present invention.
FIG. 16 is a cross-sectional view schematically showing another embodiment of an IC chip mounting substrate of the present invention.
[Explanation of symbols]
20, 120, 220, 320 IC chip mounting substrate
21, 121, 221, 321 substrate
22, 122, 222, 322 Interlayer resin insulation layer
24, 124, 224, 324 Conductor circuit
27, 127, 227, 327 Via hole
29, 129, 229, 329 Through hole
31 Base material layer
34, 134, 234, 334 Solder resist layer
38, 138, 238, 338 Light receiving element
39, 139, 239, 339 Light emitting element
240, 340 IC chip
242 and 342 Optical path for optical signal transmission
45, 245, 345 Conductor layer
50, 150, 250, 350 Optical waveguide

Claims (4)

基板の両面に導体回路と層間樹脂絶縁層とが積層形成され、最外層にソルダーレジスト層が形成されるとともに、受光素子及び発光素子が実装されたICチップ実装用基板であって、
最外層の導体回路には複数の半田接続部が形成されるとともに該半田接続部を介して受光素子、発光素子及びICチップが実装され、
前記基板の受光素子及び発光素子が実装された側の表面に、先端に光路変換ミラーを備えた有機系光導波路が形成され、
前記受光素子及び発光素子と前記光導波路とが前記光路変換ミラーを介して光信号の伝送が可能なように、導体回路及び層間樹脂絶縁層を横切って光信号伝送用光路が形成され、
該光信号伝送用光路は、樹脂組成物からなる領域を有し、前記光信号伝送用光路の周囲には導体層が形成され、前記光信号伝送用光路の受光素子又は発光素子側の端部には、マイクロレンズが配設されていることを特徴とするICチップ実装用基板。
An IC chip mounting substrate in which a conductor circuit and an interlayer resin insulation layer are formed on both sides of a substrate, a solder resist layer is formed on the outermost layer, and a light receiving element and a light emitting element are mounted.
A plurality of solder connection portions are formed in the outermost conductor circuit, and a light receiving element, a light emitting element, and an IC chip are mounted through the solder connection portions.
On the surface of the substrate on which the light receiving element and the light emitting element are mounted, an organic optical waveguide having an optical path conversion mirror at the tip is formed,
An optical path for transmitting an optical signal is formed across the conductor circuit and the interlayer resin insulating layer so that the light receiving element, the light emitting element, and the optical waveguide can transmit an optical signal through the optical path conversion mirror.
The optical signal transmission optical path has a region made of a resin composition, a conductor layer is formed around the optical signal transmission optical path, and an end of the optical signal transmission optical path on the light receiving element or light emitting element side Has a microlens disposed thereon , an IC chip mounting substrate.
前記光信号伝送用光路の断面の径は、100〜500μmである請求項1に記載のICチップ実装用基板。2. The IC chip mounting substrate according to claim 1, wherein a diameter of a cross section of the optical path for transmitting an optical signal is 100 to 500 μm. 前記基板を挟んだ導体回路間がスルーホールを介して接続され、前記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続されている請求項1又は2に記載のICチップ実装用基板。 3. The IC chip mounting device according to claim 1 , wherein conductor circuits sandwiching the substrate are connected via through holes, and conductor circuits sandwiching the interlayer resin insulation layer are connected via via holes. substrate. 前記光信号伝送用光路に形成された樹脂組成物又は有機系光導波路には、光の通信波長より短い粒径の粒子が含まれている請求項1〜3のいずれかに記載のICチップ実装用基板 The IC chip mounting according to any one of claims 1 to 3, wherein the resin composition or the organic optical waveguide formed in the optical path for transmitting an optical signal includes particles having a particle diameter shorter than a communication wavelength of light. Substrate .
JP2001298092A 2000-12-22 2001-09-27 IC chip mounting substrate and manufacturing method of IC chip mounting substrate Expired - Fee Related JP4540275B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001298092A JP4540275B2 (en) 2000-12-22 2001-09-27 IC chip mounting substrate and manufacturing method of IC chip mounting substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000391550 2000-12-22
JP2000-391550 2000-12-22
JP2001298092A JP4540275B2 (en) 2000-12-22 2001-09-27 IC chip mounting substrate and manufacturing method of IC chip mounting substrate

Publications (2)

Publication Number Publication Date
JP2002250830A JP2002250830A (en) 2002-09-06
JP4540275B2 true JP4540275B2 (en) 2010-09-08

Family

ID=26606449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298092A Expired - Fee Related JP4540275B2 (en) 2000-12-22 2001-09-27 IC chip mounting substrate and manufacturing method of IC chip mounting substrate

Country Status (1)

Country Link
JP (1) JP4540275B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076782B2 (en) 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
JP4539031B2 (en) * 2002-05-28 2010-09-08 パナソニック電工株式会社 Manufacturing method of opto-electric hybrid board
JP4042555B2 (en) * 2002-12-09 2008-02-06 ソニー株式会社 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP2006120956A (en) * 2004-10-22 2006-05-11 Ibiden Co Ltd Multilayer printed-wiring board
JP4587772B2 (en) * 2004-10-22 2010-11-24 イビデン株式会社 Multilayer printed wiring board
JPWO2007074567A1 (en) * 2005-12-27 2009-06-04 イビデン株式会社 Optical / electric composite wiring board and manufacturing method thereof
JP4967803B2 (en) * 2006-05-18 2012-07-04 凸版印刷株式会社 Method for manufacturing photoelectric composite substrate
JP5461897B2 (en) 2009-06-19 2014-04-02 新光電気工業株式会社 Optical waveguide laminated wiring board, manufacturing method thereof and mounting structure
JP2012103380A (en) * 2010-11-09 2012-05-31 Panasonic Corp Manufacturing method for photoelectric composite wiring board, and photoelectric composite wiring board manufactured by the same
JP2012103425A (en) * 2010-11-09 2012-05-31 Panasonic Corp Manufacturing method for photoelectric composite wiring board, and photoelectric composite wiring board manufactured by the same
JP2012103381A (en) * 2010-11-09 2012-05-31 Panasonic Corp Manufacturing method for photoelectric composite wiring board, and photoelectric composite wiring board manufactured by the same
US20130265734A1 (en) * 2012-04-04 2013-10-10 Texas Instruments Incorporated Interchip communication using embedded dielectric and metal waveguides

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167059A (en) * 1991-12-11 1993-07-02 Hitachi Ltd Photoelectronic integrated circuit
JPH07147432A (en) * 1993-11-25 1995-06-06 Kyocera Corp Image device
JP2000208898A (en) * 1999-01-19 2000-07-28 Ibiden Co Ltd Printed wiring board and its manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167059A (en) * 1991-12-11 1993-07-02 Hitachi Ltd Photoelectronic integrated circuit
JPH07147432A (en) * 1993-11-25 1995-06-06 Kyocera Corp Image device
JP2000208898A (en) * 1999-01-19 2000-07-28 Ibiden Co Ltd Printed wiring board and its manufacture

Also Published As

Publication number Publication date
JP2002250830A (en) 2002-09-06

Similar Documents

Publication Publication Date Title
JP4036644B2 (en) IC chip mounting substrate, IC chip mounting substrate manufacturing method, and optical communication device
EP1491927B1 (en) Ic chip mounting substrate, and ic chip mounting substrate manufacturing method
US7693382B2 (en) Substrate for mounting IC chip, multilayered printed circuit board, and device for optical communication
US7919849B2 (en) Package substrate and device for optical communication
JP4540275B2 (en) IC chip mounting substrate and manufacturing method of IC chip mounting substrate
JP3801921B2 (en) Optical communication device and method for manufacturing optical communication device
JP2003110245A (en) Substrate for packaging optic element and manufacturing method thereof, and optic element
JP4097425B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP4056315B2 (en) Optical communication device and method for manufacturing optical communication device
JP4831901B2 (en) Multilayer printed wiring board
JP4703067B2 (en) IC chip mounting substrate manufacturing method
JP5092191B2 (en) IC chip mounting substrate
JP4789381B2 (en) Multilayer printed circuit board
JP2002289911A (en) Device for optical communication
JP3992553B2 (en) Optical communication device and method for manufacturing optical communication device
JP2002236228A (en) Multilayer printed circuit board
JP4014464B2 (en) Optical communication device and method for manufacturing optical communication device
JP4393463B2 (en) Optical communication device
JP3771169B2 (en) Optical communication device
JP2002270860A (en) Board for mounting ic chip
JP4827809B2 (en) IC chip mounting board
JP4522079B2 (en) IC chip mounting substrate
JP4605955B2 (en) IC chip mounting substrate
JP4627942B2 (en) IC chip mounting substrate manufacturing method
JP2005157115A (en) Ic chip mounting substrate, substrate for motherboard, optical communication device, method for manufacturing ic chip mounting substrate, and method for manufacturing substrate for motherboard

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4540275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees