JP3771169B2 - Optical communication device - Google Patents
Optical communication device Download PDFInfo
- Publication number
- JP3771169B2 JP3771169B2 JP2001373369A JP2001373369A JP3771169B2 JP 3771169 B2 JP3771169 B2 JP 3771169B2 JP 2001373369 A JP2001373369 A JP 2001373369A JP 2001373369 A JP2001373369 A JP 2001373369A JP 3771169 B2 JP3771169 B2 JP 3771169B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- layer
- optical
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、光通信用デバイスに関する。
【0002】
近年、通信分野を中心として光ファイバに注目が集まっている。特にIT(情報技術)分野においては、高速インターネット網の整備に、光ファイバを用いた通信技術が必要となる。
光ファイバは、▲1▼低損失、▲2▼高帯域、▲3▼細径・軽量、▲4▼無誘導、▲5▼省資源等の特徴を有しており、この特徴を有する光ファイバを用いた通信システムでは、従来のメタリックケーブルを用いた通信システムに比べ、中継器数を大幅に削減することができ、建設、保守が容易になり、通信システムの経済化、高信頼性化を図ることができる。
【0003】
また、光ファイバは、一つの波長の光だけでなく、多くの異なる波長の光を1本の光ファイバで同時に多重伝送することができるため、多様な用途に対応可能な大容量の伝送路を実現することができ、映像サービス等にも対応することができる。
【0004】
そこで、このようなインターネット等のネットワーク通信においては、光ファイバを用いた光通信を、基幹網の通信のみならず、基幹網と端末機器(パソコン、モバイル、ゲーム等)との通信や、端末機器同士の通信にも用いることが提案されている。
このように基幹網と端末機器との通信等に光通信を用いる場合、端末機器に光通信用デバイスを取り付ける必要があり、光通信用デバイスとしては、基板に光信号を伝送する光導波路、光信号を処理する受光素子や発光素子等の光学部品を備えたものが提案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の光通信用デバイスは、接続信頼性の点で充分に満足のいくものではなかった。
これは、接続信頼性に優れる光通信を達成するための要因、即ち、光学部品間の接続(例えば、光ファイバと光導波路との接続や、光導波路と受光素子や発光素子との接続)における低接続損失の確保を充分に行うことができなかったためであると考えられる。
【0006】
【課題を解決するための手段】
そこで、本発明者らは、光学部品間の接続における低接続損失の確保を行うために鋭意検討した結果、基板上および/または基板内に光学部品を実装する際に、各光学部品を所定の位置に実装する、即ち、各光学部品の位置ズレをなくすことにより低接続損失を確保することができることに想到し、下記の構成からなる本発明の光通信用デバイスを完成させた。
【0007】
即ち、本発明の光通信用デバイスは、ICチップ実装用基板と多層プリント配線板とを対向配置する光通信用デバイスであって、
上記ICチップ実装用基板の上記多層プリント配線板に対向する側に設けられた、半田バンプ形成用開口及び光学素子用開口を有するソルダレジスト層と、
上記光学素子用開口に半田ペーストを介して夫々実装された受光素子及び発光素子と、
上記半田バンプ形成用開口に形成されたICチップ実装用基板の半田バンプと、
上記多層プリント配線板の上記ICチップ実装用基板に対向する側に形成された多層プリント配線板の半田バンプと、
上記多層プリント配線板の上記ICチップ実装用基板に対向する側に形成され、上記ICチップ実装用基板の半田バンプと上記多層プリント配線板の半田バンプとのセルフアライメント接続により、上記受光素子または上記発光素子との間で光信号を夫々伝達する位置に配置された複数の光導波路と、
を備えることを特徴とする。
【0008】
また、本発明の光通信用デバイスにおいて、上記ICチップ実装用基板は、基板上に導体回路と層間樹脂絶縁層とが積層形成され、上記基板を挟んだ導体回路同士がスルーホールにより接続され、上記層間樹脂絶縁層を挟んだ導体回路同士がバイアホールにより接続されていることが望ましく、上記多層プリント配線板は、基板上に導体回路と層間樹脂絶縁層とが積層形成され、上記基板を挟んだ導体回路同士がスルーホールにより接続され、上記層間樹脂絶縁層を挟んだ導体回路同士がバイアホールにより接続されていることが望ましい。
【0009】
【発明の実施の形態】
以下、本発明の光通信用デバイスについて説明する。
ICチップ実装用基板と多層プリント配線板とを対向配置する光通信用デバイスであって、
上記ICチップ実装用基板の上記多層プリント配線板に対向する側に設けられた、半田バンプ形成用開口及び光学素子用開口を有するソルダレジスト層と、
上記光学素子用開口に半田ペーストを介して夫々実装された受光素子及び発光素子と、
上記半田バンプ形成用開口に形成されたICチップ実装用基板の半田バンプと、
上記多層プリント配線板の上記ICチップ実装用基板に対向する側に形成された多層プリント配線板の半田バンプと、
上記多層プリント配線板の上記ICチップ実装用基板に対向する側に形成され、上記ICチップ実装用基板の半田バンプと上記多層プリント配線板の半田バンプとのセルフアライメント接続により、上記受光素子または上記発光素子との間で光信号を夫々伝達する位置に配置された複数の光導波路と、
を備えることを特徴とする。
【0010】
本発明の光通信用デバイスは、所定の位置に受光素子および発光素子が実装されたICチップ実装用基板と、所定の位置に光導波路が形成された多層プリント配線板とから構成されているため、実装した光学部品間の接続損失が低く、光通信用デバイスとして接続信頼性に優れる。
【0011】
また、本発明の光通信用デバイスにおいて、上記ICチップ実装用基板と上記多層プリント配線板とが半田バンプを介して接続されてなる場合には、半田が有するセルフアライメント作用により両者をより確実に所定の位置に配置することができる。
なお、セルフアライメント作用とは、ソルダーレジスト層が半田をはじくため、リフロー処理時に半田が自己の有する流動性により半田バンプ形成用開口の中央付近により安定な形状で存在しようとする作用をいう。このセルフアライメント作用を利用した場合、上記半田バンプを介して、上記多層プリント配線板上に、上記ICチップ実装用基板を接続する際に、リフロー前には両者に位置ズレが発生していたとしても、リフロー時に上記ICチップ実装用基板が移動し、該ICチップ実装用基板を上記多層プリント配線板上の正確な位置に取り付けることができる。
従って、上記ICチップ実装用基板と上記多層プリント配線板とのそれぞれに、受光素子や発光素子、光導波路等の光学部品を正確な位置に取り付けておけば、半田バンプを介して上記多層プリント配線板上に、上記ICチップ実装用基板を接続することにより接続信頼性に優れる光通信用デバイスを製造することができる。
【0012】
上記光通信用デバイスを構成するICチップ実装用基板は、上記多層プリント配線板と対向する側に、受光部および発光部がそれぞれ露出するように、受光素子および発光素子が実装されている。
上記受光素子としては、例えば、PD(フォトダイオード)、APD(アバランシェフォトダイオード)等が挙げられる。
これらは、上記光通信用デバイスの構成や、要求特性等を考慮して適宜使い分ければよい。
上記受光素子の材料としては、Si、Ge、InGaAs等が挙げられる。
これらのなかでは、受光感度に優れる点からInGaAsが望ましい。
【0013】
上記発光素子としては、例えば、LD(半導体レーザ)、DFB−LD(分布帰還型−半導体レーザ)、LED(発光ダイオード)等が挙げられる。
これらは、上記光通信用デバイスの構成や要求特性等を考慮して適宜使い分ければよい。
【0014】
上記発光素子の材料としては、ガリウム、砒素およびリンの化合物(GaAsP)、ガリウム、アルミニウムおよび砒素の化合物(GaAlAs)、ガリウムおよび砒素の化合物(GaAs)、インジウム、ガリウムおよび砒素の化合物(InGaAs)、インジウム、ガリウム、砒素およびリンの化合物(InGaAsP)等が挙げられる。
これらは、通信波長を考慮して使い分ければよく、例えば、通信波長が0.85μm帯の場合にはGaAlAsを使用することができ、通信波長が1.3μm帯や1.55μm帯の場合には、InGaAsやInGaAsPを使用することができる。
また、上記ICチップ実装用基板は、電気信号を伝達するための半田バンプが形成されていることが望ましい。これにより、外部電子部品との間で電気信号の伝送を行うことができるからである。
【0015】
また、上記光通信用デバイスを構成する多層プリント配線板は、上記ICチップ実装用基板と対向する側に光導波路が形成されている。
従って、光導波路を介して光信号の伝送を行うことができる。
【0016】
上記光導波路の材料としては、例えば、石英ガラス、化合物半導体、ポリマー材料等が挙げられる。
これらのなかでは、加工性に優れるとともに、多層プリント配線板の層間樹脂絶縁層との密着性に優れ、低コストである点からポリマーが望ましい。
【0017】
上記ポリマー材料としては、従来公知のものを用いることができ、具体的には、例えば、PMMA(ポリメチルメタクリレート)、重水素化PMMA、重水素フッ素化PMMA等のアクリル樹脂;フッ素化ポリイミド等のポリイミド樹脂;エポキシ樹脂;UV硬化性エポキシ樹脂;重水素化シリコーン樹脂等のシリコーン樹脂;ベンゾシクロブテンから製造されるポリマー等が挙げられる。
【0018】
また、上記光導波路の厚さは5〜50μmが望ましく、その幅は1〜50μmが望ましい。
上記多層プリント配線板において、ICチップ実装用基板の受光素子に対向する位置に形成された光導波路と、ICチップ実装用基板の発光素子に対向する位置に形成された光導波路とは同一の材料からなるものであることが望ましい。
また、上記光導波路には、光路変換ミラーが形成されていることが望ましい。光路変換ミラーを形成することにより、光路を所望の角度に変更することが可能だからである。
上記光路変換ミラーの形成は、後述するように、例えば、光導波路の一端を研削することにより行うことができる。
また、上記多層プリント配線板は、電気信号を伝達するための半田バンプが形成されていることが望ましい。これにより、外部電子部品との間で電気信号の伝送を行うことができるからである。
【0019】
また、本発明の光通信用デバイスにおいて、上記ICチップ実装用基板と多層プリント配線板とは、上記受光素子および上記発光素子と上記光導波路とが対向するように配置され、上記受光素子または上記発光素子と上記光導波路とを介して光信号を伝達することができるように構成されている。
【0020】
具体的には、例えば、両者を半田バンプを介して接続することにより、上記受光素子および上記発光素子と上記光導波路とが対向する所定の位置に配置することができる。半田のセルフアライメント作用を利用することができるからである。
【0021】
以下、上記した構成からなる光通信用デバイスの実施形態の一例について、図面を参照しながら説明する。
図1は、本発明の光通信用デバイスの一実施形態を模式的に示す断面図である。なお、図1には、ICチップが実装された状態の光通信用デバイスを示す。
【0022】
図1に示すように、光通信用デバイス150は、ICチップ140を実装したICチップ実装用基板120と多層プリント配線板100とから構成され、ICチップ実装用基板120と多層プリント配線板100とは、半田接続部141を介して電気的に接続されている。
【0023】
ICチップ用実装基板120は、基板121の両面に導体回路124(124a、124b)と層間樹脂絶縁層122とが積層形成され、基板121を挟んだ導体回路同士、および、層間樹脂絶縁層122を挟んだ導体回路同士は、それぞれ、スルーホール129(129a、129b)およびバイアホール127(127a、127b、127c、127d)により電気的に接続されている。
また、ICチップ用実装基板120の最外層には、半田バンプを備えたソルダーレジスト層134が形成されており、加えて、多層プリント配線板100と対向する側の最外層は、受光部138aおよび発光部139aがそれぞれ露出するように、受光素子138および発光素子139を備えている。
【0024】
多層プリント配線板100は、基板101の両面に導体回路104と層間樹脂絶縁層102とが積層形成され、基板101を挟んだ導体回路同士、および、層間樹脂絶縁層102を挟んだ導体回路同士は、それぞれ、スルーホール109およびバイアホール107により電気的に接続されている。
また、多層プリント配線板100のICチップ用実装基板120と対向する側の最外層には、光路用開口111と半田バンプとを備えたソルダーレジスト層114が形成されるとともに、光路用開口111(111a、111b)直下に光変換ミラー119(119a、119b)を備えた光導波路118(118a、118b)が形成されている。
【0025】
このような構成からなる光通信用デバイス150では、光ファイバ(図示せず)を介して外部から送られてきた光信号が、光導波路118aに導入され、光路変換ミラー119aおよび光路用開口111aを介して受光素子138(受光部138a)に送られた後、受光素子138で電気信号に変換され、さらに、導電層142a−導体回路124a−バイアホール127a−スルーホール129a−バイアホール127b−半田接続部143aを介してICチップ140に送られることとなる。
【0026】
また、ICチップ140から送り出された電気信号は、半田接続部143b−バイアホール127c−スルーホール129b−バイアホール127d−導体回路124b−導電層142bを介して発光素子139に送られた後、発光素子139で光信号に変換され、この光信号が発光素子139(発光部139a)から光路用開口111bおよび光変換ミラー119b介して光導波路118bに導入され、さらに、光ファイバ(図示せず)を介して光信号として外部に送りだされることとなる。
【0027】
本発明の光通信用デバイスでは、ICチップ実装用基板内、即ち、ICチップに近い位置で、光/電気信号変換を行うため、電気信号の伝送距離が短く、より高速通信に対応することができる。
また、ICチップから送り出された電気信号は、上述したように光信号に変換された後、光ファイバを介して外部に送りだされるだけでなく、半田バンプを介して多層プリント配線板に送られ、該多層プリント配線板の導体回路(バイアホール、スルーホールを含む)を介して、多層プリント配線板に実装された他のICチップ等の電子部品に送られることとなる。
【0028】
次に、本発明の光通信用デバイスを製造する方法について説明する。
上記光通信用デバイスは、例えば、、ICチップ実装用基板と多層プリント配線板とを別々に製造した後、ICチップ実装用基板の受光素子および発光素子と、多層プリント配線板の導体回路とが対向するように両者を配置し、さらに、リフロー処理により、両者の位置を調整しながら半田バンプ同士を接続し、半田接続部を形成することにより製造する。
従って、ここでは、まず、ICチップ実装用基板の製造方法と、多層プリント配線板の製造方法とを別々に説明し、その後、両者を接続する方法について説明することとする。
【0029】
まず、ICチップ実装用基板の製造方法について説明する。
(1)絶縁性基板を出発材料とし、まず、該絶縁性基板上に導体回路を形成する。
上記絶縁性基板としては、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン(BT)樹脂基板、熱硬化性ポリフェニレンエーテル基板、銅張積層板、RCC基板等が挙げられる。
また、窒化アルミニウム基板等のセラミック基板や、シリコン基板を用いてもよい。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解めっき処理等によりベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張積層板やRCC基板にエッチング処理を施すことにより形成してもよい。
【0030】
また、上記絶縁性基板を挟んだ導体回路間の接続をスルーホールにより行う場合には、例えば、上記絶縁性基板にドリルやレーザ等を用いて貫通孔を形成した後、無電解めっき処理等を施すことによりスルーホールを形成しておく。なお、上記貫通孔の直径は、通常、100〜300μmである。
また、スルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填することが望ましい。
【0031】
(2)次に、必要に応じて、導体回路の表面に粗化形成処理を施す。
上記粗化形成処理としては、例えば、黒化(酸化)−還元処理、第二銅錯体と有機酸塩とを含むエッチング液等を用いたエッチング処理、Cu−Ni−P針状合金めっきによる処理等を挙げることができる。
ここで、粗化面を形成した場合、該粗化面の平均粗度は、通常、0.1〜5μmが望ましく、導体回路と層間樹脂絶縁層との密着性、導体回路の電気信号伝送能に対する影響等を考慮すると2〜4μmがより望ましい。
なお、この粗化形成処理は、スルーホール内に樹脂充填材を充填する前に行い、スルーホールの壁面にも粗化面を形成してもよい。スルーホールと樹脂充填材との密着性が向上するからである。
【0032】
(3)次に、導体回路を形成した基板上に、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部がアクリル化された樹脂や、これらと熱可塑性樹脂と含む樹脂複合体からなる未硬化の樹脂層を形成するか、または、熱可塑性樹脂からなる樹脂層を形成する。
上記未硬化の樹脂層は、未硬化の樹脂をロールコーター、カーテンコーター等により塗布したり、未硬化(半硬化)の樹脂フィルムを熱圧着したりすることにより形成することができる。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム上に成形した樹脂成形体を熱圧着することにより形成することができる。
【0033】
これらのなかでは、未硬化(半硬化)の樹脂フィルムを熱圧着する方法が望ましく、樹脂フィルムの圧着は、例えば、真空ラミネータ等を用いて行うことができる。
また、圧着条件は特に限定されず、樹脂フィルムの組成等を考慮して適宜選択すればよいが、通常は、圧力0.25〜1.0MPa、温度40〜70℃、真空度13〜1300Pa、時間10〜120秒程度の条件で行うことが望ましい。
【0034】
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂、ポリフェニレン樹脂、フッ素樹脂等が挙げられる。
上記エポキシ樹脂の具体例としては、例えば、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂や、ジシクロペンタジエン変成した脂環式エポキシ樹脂等が挙げられる。
【0035】
上記感光性樹脂としては、例えば、アクリル樹脂等が挙げられる。
また、上記熱硬化性樹脂の一部をアクリル化した樹脂としては、例えば、上記した熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
【0036】
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン(PES)、ポリスルフォン(PSF)、ポリフェニレンスルフォン(PPS)ポリフェニレンサルファイド(PPES)、ポリフェニレンエーテル(PPE)ポリエーテルイミド(PI)等が挙げられる。
【0037】
また、上記樹脂複合体としては、熱硬化性樹脂や感光性樹脂(熱硬化性樹脂の一部をアクリル化した樹脂も含む)と熱可塑性樹脂とを含むものであれば特に限定されず、熱硬化性樹脂と熱可塑性樹脂との具体的な組み合わせとしては、例えばフェノール樹脂/ポリエーテルスルフォン、ポリイミド樹脂/ポリスルフォン、エポキシ樹脂/ポリエーテルスルフォン、エポキシ樹脂/フェノキシ樹脂等が挙げられる。また、感光性樹脂と熱可塑性樹脂との具体的な組み合わせとしては、例えば、アクリル樹脂/フェノキシ樹脂、エポキシ基の一部をアクリル化したエポキシ樹脂とポリエーテルスルフォン等が挙げられる。
【0038】
また、上記樹脂複合体における熱硬化性樹脂や感光性樹脂と熱可塑性樹脂との配合比率は、熱硬化性樹脂または感光性樹脂/熱可塑性樹脂=95/5〜50/50が望ましい。耐熱性を損なうことなく、高い靱性値を確保することができるからである。
【0039】
また、上記樹脂層は、2層以上の異なる樹脂層から構成されていてもよい。
具体的には、例えば、下層が熱硬化性樹脂または感光性樹脂/熱可塑性樹脂=50/50の樹脂複合体から形成され、上層が熱硬化性樹脂または感光性樹脂/熱可塑性樹脂=90/10の樹脂複合体から形成されている等である。
このような構成にすることにより、絶縁性基板との優れた密着性を確保するとともに、後工程でバイアホール用開口等を形成する際の形成容易性を確保することができる。
【0040】
また、上記樹脂層は、粗化面形成用樹脂組成物を用いて形成してもよい。
上記粗化面形成用樹脂組成物とは、例えば、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して可溶性の物質が分散されたものである。
なお、上記「難溶性」および「可溶性」という語は、同一の粗化液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」といい、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【0041】
上記耐熱性樹脂マトリックスとしては、層間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際に、粗化面の形状を保持することができるものが好ましく、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成してもよい。
【0042】
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。また、上記熱硬化性樹脂を感光化する場合は、メタクリル酸やアクリル酸等を用い、熱硬化基を(メタ)アクリル化反応させる。
【0043】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、2種以上併用してもよい。それにより、耐熱性等に優れるものとなる。
【0044】
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン、ポリフェニレンスルフォン、ポリフェニレンサルファイド、ポリフェニルエーテル、ポリエーテルイミド等が挙げられる。これらは単独で用いてもよいし、2種以上併用してもよい。
【0045】
上記酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して可溶性の物質は、無機粒子、樹脂粒子および金属粒子から選ばれる少なくとも1種であることが望ましい。
【0046】
上記無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、ケイ素化合物等が挙げられる。これらは単独で用いてもよいし、2種以上併用してもよい。
【0047】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、例えば、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、例えば、マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等が挙げられ、上記ケイ素化合物としては、例えば、シリカ、ゼオライト等が挙げられる。これらは単独で用いてもよいし、2種以上併用してもよい。
【0048】
上記アルミナ粒子は、ふっ酸で溶解除去することができ、炭酸カルシウムは塩酸で溶解除去することができる。また、ナトリウム含有シリカやドロマイトはアルカリ水溶液で溶解除去することができる。
【0049】
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に浸漬した場合に、上記耐熱性樹脂マトリックスよりも溶解速度の早いものであれば特に限定されず、具体的には、例えば、アミノ樹脂(メラミン樹脂、尿素樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイミド−トリアジン樹脂等挙げられる。これらは、単独で用いてもよく、2種以上併用してもよい。
なお、上記樹脂粒子は予め硬化処理されていることが必要である。硬化させておかないと上記樹脂粒子が樹脂マトリックスを溶解させる溶剤に溶解してしまうこととなるからである。
【0050】
また、上記樹脂粒子としては、ゴム粒子や液相樹脂、液相ゴム等を用いてもよい。
上記ゴム粒子としては、例えば、アクリロニトリル−ブタジエンゴム、ポリクロロプレンゴム、ポリイソプレンゴム、アクリルゴム、多硫系剛性ゴム、フッ素ゴム、ウレタンゴム、シリコーンゴム、ABS樹脂等が挙げられる。
また、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等を使用してもよい。
【0051】
上記液相樹脂としては、上記熱硬化性樹脂の未硬化溶液を使用することができ、このような液相樹脂の具体例としては、例えば、未硬化のエポキシオリゴマーとアミン系硬化剤の混合液等が挙げられる。
上記液相ゴムとしては、例えば、上記したポリブタジエンゴム、エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等の未硬化溶液等を使用することができる。
【0052】
上記液相樹脂や液相ゴムを用いて上記感光性樹脂組成物を調製する場合には、耐熱性樹脂マトリックスと可溶性の物質とが均一に相溶しない(つまり相分離するように)ように、これらの物質を選択する必要がある。
上記基準により選択された耐熱性樹脂マトリックスと可溶性の物質とを混合することにより、上記耐熱性樹脂マトリックスの「海」の中に液相樹脂または液相ゴムの「島」が分散している状態、または、液相樹脂または液相ゴムの「海」の中に、耐熱性樹脂マトリックスの「島」が分散している状態の感光性樹脂組成物を調製することができる。
そして、このような状態の感光性樹脂組成物を硬化させた後、「海」または「島」の液相樹脂または液相ゴムを除去することにより粗化面を形成することができる。
【0053】
上記金属粒子としては、例えば、金、銀、銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケル、鉄、鉛等が挙げられる。これらは、単独で用いてもよく、2種以上併用してもよい。
また、上記金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【0054】
上記可溶性の物質を、2種以上混合して用いる場合、混合する2種の可溶性の物質の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため、層間樹脂絶縁層の絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、粗化面形成用樹脂組成物からなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【0055】
上記粗化液として用いる酸としては、例えば、リン酸、塩酸、硫酸、硝酸や、蟻酸、酢酸等の有機酸等が挙げられるが、これらのなかでは有機酸を用いることが望ましい。粗化処理した場合に、バイアホールから露出する金属導体層を腐食させにくいからである。
上記酸化剤としては、例えば、クロム酸、クロム硫酸、アルカリ性過マンガン酸塩(過マンガン酸カリウム等)の水溶液等を用いることが望ましい。
また、上記アルカリとしては、水酸化ナトリウム、水酸化カリウム等の水溶液が望ましい。
【0056】
上記可溶性の物質の平均粒径は、10μm以下が望ましい。
また、平均粒径が2μm以下の平均粒径の相対的に大きな粗粒子と平均粒径が相対的に小さな微粒子とを組み合わせて使用してもよい。即ち、平均粒径が0.1〜0.5μmの可溶性の物質と平均粒径が1〜2μmの可溶性の物質とを組み合わせる等である。
【0057】
このように、平均粒子と相対的に大きな粗粒子と平均粒径が相対的に小さな微粒子とを組み合わせることにより、無電解めっき膜の溶解残渣をなくし、めっきレジスト下のパラジウム触媒量を少なくし、さらに、浅くて複雑な粗化面を形成することができる。
さらに、複雑な粗化面を形成することにより、粗化面の凹凸が小さくても実用的なピール強度を維持することができる。
上記粗粒子は平均粒径が0.8μmを超え2.0μm未満であり、微粒子は平均粒径が0.1〜0.8μmであることが望ましい。
【0058】
(4)次に、その材料として熱硬化性樹脂や樹脂複合体を用いた層間樹脂絶縁層を形成する場合には、未硬化の樹脂絶縁層に硬化処理を施すとともに、バイアホール用開口を形成し、層間樹脂絶縁層とする。また、この工程では、必要に応じて、貫通孔を形成してもよい。
上記バイアホール用開口は、レーザ処理により形成することが望ましい。また、層間樹脂絶縁層の材料として感光性樹脂を用いた場合には、露光現像処理により形成してもよい。
【0059】
また、その材料として熱可塑性樹脂を用いた層間樹脂絶縁層を形成する場合には、熱可塑性樹脂からなる樹脂層にバイアホール用開口を形成し、層間樹脂絶縁層とする。この場合、バイアホール用開口は、レーザ処理を施すことにより形成することができる。
また、この工程で貫通孔を形成する場合、該貫通孔は、ドリル加工やレーザ処理等により形成すればよい。
【0060】
上記レーザ処理に使用するレーザとしては、例えば、炭酸ガスレーザ、紫外線レーザ、エキシマレーザ等が挙げられる。これらのなかでは、エキシマレーザや短パルスの炭酸ガスレーザが望ましい。
【0061】
また、エキシマレーザのなかでも、ホログラム方式のエキシマレーザを用いることが望ましい。ホログラム方式とは、レーザ光をホログラム、集光レンズ、レーザマスク、転写レンズ等を介して目的物に照射する方式であり、この方式を用いることにより、一度の照射で樹脂フィルム層に多数の開口を効率的に形成することができる。
【0062】
また、炭酸ガスレーザを用いる場合、そのパルス間隔は、10-4〜10-8秒であることが望ましい。また、開口を形成するためのレーザを照射する時間は、10〜500μ秒であることが望ましい。
また、光学系レンズと、マスクとを介してレーザ光を照射することにより、一度に多数のバイアホール用開口を形成することができる。光学系レンズとマスクとを介することにより、同一強度で、かつ、照射強度が同一のレーザ光を複数の部分に照射することができるからである。
このようにしてバイアホール用開口を形成した後、必要に応じて、デスミア処理を施してもよい。
【0063】
(5)次に、バイアホール用開口の内壁を含む層間樹脂絶縁層の表面に、導体回路を形成する。
導体回路を形成するあたっては、まず、層間樹脂絶縁層の表面に薄膜導体層を形成する。
上記薄膜導体層は、無電解めっき、スパッタリング等の方法により形成することができる。
【0064】
上記薄膜導体層の材質としては、例えば、銅、ニッケル、スズ、亜鉛、コバルト、タリウム、鉛等が挙げられる。
これらのなかでは、電気特性、経済性等に優れる点から銅や銅およびニッケルからなるものが望ましい。
また、上記薄膜導体層の厚さとしては、無電解めっきにより薄膜導体層を形成する場合には、0.3〜2.0μmが望ましく、0.6〜1.2μmがより望ましい。また、スパッタリングにより形成する場合には、0.1〜1.0μmが望ましい。
【0065】
また、上記薄膜導体層を形成する前に、層間樹脂絶縁層の表面に粗化面を形成しておいてもよい。粗化面を形成することにより、層間樹脂絶縁層と薄膜導体層との密着性を向上させることができる。特に、粗化面形成用樹脂組成物を用いて層間樹脂絶縁層を形成した場合には、酸や酸化剤等を用いて粗化面を形成することが望ましい。
【0066】
また、上記(4)の工程で貫通孔を形成した場合には、層間樹脂絶縁層上に薄膜導体層を形成する際に、貫通孔の壁面にも薄膜導体層を形成することによりスルーホールとしてもよい。
【0067】
(6)次いで、その表面に薄膜導体層が形成された基板の上にめっきレジストを形成する。
上記めっきレジストは、例えば、感光性ドライフィルムを張り付けた後、めっきレジストパターンが描画されたガラス基板等からなるフォトマスクを密着配置し、露光現像処理を施すことにより形成することができる。
【0068】
(7)その後、薄膜導体層をめっきリードとして電気めっきを行い、上記めっきレジスト非形成部に電気めっき層を形成する。上記電気めっきとしては、銅めっきが望ましい。
また、上記電気めっき層の厚さ、5〜20μmが望ましい。
【0069】
その後、上記めっきレジストと該めっきレジスト下の無電解めっき膜および薄膜導体層とを除去することにより導体回路(バイアホールを含む)を形成することができる。
上記めっきレジストの除去は、例えば、アルカリ水溶液等を用いて行えばよく、上記薄膜導体層の除去は、硫酸と過酸化水素との混合液、過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液を用いて行えばよい。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
また、このめっきレジストを形成した後、電気めっき層を形成する方法(工程(6)および(7))に代えて、薄膜導体層上の全面に電気めっき層を形成した後、エッチング処理を施す方法を用いて導体回路を形成してもよい。
【0070】
また、上記(4)および(5)の工程においてスルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填してもよい。
また、スルーホール内に樹脂充填材を充填した場合、必要に応じて、無電解めっきを行うことにより樹脂充填材層の表層部を覆う蓋めっき層を形成してもよい。
【0071】
(8)次に、蓋めっき層を形成した場合には、必要に応じて、該蓋めっき層の表面に粗化処理を行い、さらに、必要に応じて、(3)〜(7)の工程を繰り返すことにより、その両面に層間樹脂絶縁層と導体回路とを積層形成する。なお、この工程では、スルーホールを形成してもよいし、形成しなくてもよい。
【0072】
(9)次に、導体回路と層間樹脂絶縁層とを形成した基板の最外層にソルダーレジスト層を形成する。
上記ソルダーレジスト層は、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等からなるソルダーレジスト組成物を用いて形成することができる。
【0073】
また、上記以外のソルダーレジスト組成物としては、例えば、ノボラック型エポキシ樹脂の(メタ)アクリレート、イミダゾール硬化剤、2官能性(メタ)アクリル酸エステルモノマー、分子量500〜5000程度の(メタ)アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体が挙げられ、その粘度は25℃で1〜10Pa・sに調整されていることが望ましい。
【0074】
(10)次に、上記ソルダーレジスト層に、半田バンプ形成用開口と光学素子実装用開口とを形成する。
上記半田バンプ形成用開口の形成は、バイアホール用開口を形成する方法と同様の方法、即ち、露光現像処理やレーザ処理を用いて行うことができる。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィルムを作製し、該樹脂フィルムを張り付けることにより、半田バンプ形成用開口と光学素子実装用開口とを有するソルダーレジスト層を形成してもよい。
【0075】
(11)次に、上記半田バンプ形成用開口を形成することにより露出した導体回路部分を、必要に応じて、ニッケル、パラジウム、金、銀、白金等の耐食性金属により被覆し、半田パッドとする。これらのなかでは、ニッケル−金、ニッケル−銀、ニッケル−パラジウム、ニッケル−パラジウム−金等の金属により被覆層を形成することが望ましい。
上記被覆層は、例えば、めっき、蒸着、電着等により形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきにより形成することが望ましい。
また、この工程では、光学素子実装用開口を形成することにより露出した導体回路部分にも被覆層を形成することが望ましい。
【0076】
(12)次に、上記半田パッドに相当する部分に開口部が形成されたマスクを介して、上記半田パッドに半田ペーストを充填した後、リフローすることにより半田バンプを形成する。
【0077】
(13)さらに、ソルダーレジスト層に光学素子(受光素子および発光素子)を実装する。光学素子の実装は、例えば、上記(12)の工程で光学素子実装用開口にも半田ペーストを充填しておき、さらに、リフローを行う際に、上記光学素子を取り付けることにより半田(導電層)を介して実装すればよい。
また、半田ペーストに代えて、導電性接着剤等を用いて光学素子を実装してもよい。
これらの方法を用いた場合には、受光素子および発光素子はソルダーレジスト層の表面に実装されることとなる。
【0078】
また、上記した表面実装する方法に代えて、上記(10)の工程で光学素子実装用開口を形成する際に光学素子を収納することができる大きさで開口を形成し、その後、導電性接着剤を介して開口内に光学素子を収納することにより実装してもよい。この場合、受光素子および発光素子はソルダーレジスト層に内蔵されることとなる。
このような工程を経ることにより、本発明の光通信用デバイスを構成するICチップ実装用基板を製造することができる。
【0079】
次に、多層プリント配線板の製造方法について説明する。
(1)まず、上記ICチップ実装用基板の製造方法の(1)〜(8)と同様の工程を行いその両面に導体回路と層間樹脂絶縁層とが繰り返し積層形成された基板を作製する。なお、この工程でも、スルーホールを適宜形成しておく。
【0080】
(2)次に、ICチップ実装用基板と対向する側の層間樹脂絶縁層上の導体回路非形成部に光導波路を形成する。
上記光導波路の形成は、その材料に石英ガラス等の無機材料を用いて行う場合、予め、所定の形状に成形しておいた光導波路を接着剤を介して取り付けることにより行うことができる。
また、上記無機材料からなる光導波路は、例えば、LiNbO3 、LiTaO3 等の無機材料を液相エピタキシヤル法、化学堆積法(CVD)、分子線エピタキシヤル法等により成膜させることにより形成することができる。
【0081】
また、上記光導波路をポリマー材料を用いて形成する場合は、予め、基板や離型フィルム上でフィルム状に成形しておいた光導波路形成用フィルムを層間樹脂絶縁層上に張り付けたり、層間樹脂絶縁層上に直接形成することより、光導波路を形成することができる。
具体的には、選択重合法、反応性イオンエッチングとフォトリソグラフィーとを用いる方法、直接露光法、射出成形を用いる方法、フォトブリーチング法、これらを組み合わせた方法等を用いて形成することができる。
なお、これらの方法は、光導波路を基板や離型フィルム上に形成する場合にも、層間樹脂絶縁層上に形成する直接形成する場合にも用いることができる。
【0082】
また、上記光導波路には、光路変換ミラーを形成する。
上記光路変換ミラーを層間樹脂絶縁層上に取り付ける前に形成しておいてもよいし、層間樹脂絶縁層上に取り付けた後に形成してもよいが、該光導波路を層間樹脂絶縁層上に直接形成する場合を除いて、予め光路変換ミラーを形成しておくことが望ましい。作業を容易に行うことができ、また、作業時に多層プリント配線板を構成する他の部材、例えば、導体回路や層間樹脂絶縁層等に傷を付けたり、これらを破損させたりするおそれがないからである。
【0083】
上記光路変換ミラーを形成する方法としては特に限定されず、従来公知の形成方法を用いることができる。具体的には、先端がV形90°のダイヤモンドソーや刃物による機械加工、反応性イオンエッチングによる加工、レーザアブレーション等を用いることができる。
【0084】
(3)次に、光導波路を形成した基板の最外層にソルダーレジスト層を形成する。
上記ソルダーレジスト層は、例えば、上記ICチップ実装用基板のソルダーレジスト層を形成する際に用いた樹脂組成物と同様の樹脂組成物を用いて形成することができる。
【0085】
(4)次に、ICチップ実装用基板と対向する側のソルダーレジスト層に半田バンプ形成用開口と光路用開口とを形成する。
上記半田バンプ形成用開口と光路用開口との形成は、ICチップ実装用基板に半田バンプ形成用開口を形成する方法と同様の方法、即ち、露光現像処理やレーザ処理等を用いて行うことができる。
なお、上記半田バンプ形成用開口の形成と、光路用開口の形成とは同時に行ってもよいし、別々に行ってもよい。
【0086】
これらのなかでは、ソルダーレジスト層を形成する際に、その材料として感光性樹脂を含む樹脂組成物を塗布し、露光現像処理を施すことにより半田バンプ形成用開口と光路用開口とを形成する方法を選択することが望ましい。
露光現像処理により光路用開口を形成する場合には、開口形成時に、該光路用開口の下に存在する光導波路に傷を付けるおそれがないからである。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィルムを作製し、該樹脂フィルムを張り付けることにより、半田バンプ形成用開口と光路用開口とを有するソルダーレジスト層を形成してもよい。
【0087】
また、必要に応じて、ICチップ実装用基板と対向する面と反対側のソルダーレジスト層にも半田バンプ形成用開口を形成してもよい。
後工程を経ることにより、ICチップ実装用基板と対向する面と反対側のソルダーレジスト層にも外部接続端子を形成することができるからである。
【0088】
(5)次に、上記半田バンプ形成用開口を形成することにより露出した導体回路部分を、必要に応じて、ニッケル、パラジウム、金、銀、白金等の耐食性金属により被覆し、半田パッドとする。具体的には、ICチップ実装用基板に半田パッドを形成する方法と同様の方法を用いて行えばよい。
【0089】
(6)次に、上記半田パッドに相当する部分に開口部が形成されたマスクを介して、上記半田パッドに半田ペーストを充填した後、リフローすることにより半田バンプを形成する。また、ICチップ実装用基板と対向する面と反対側のソルダーレジスト層では、外部基板接続面に、ピンを配設したり、半田ボールを形成したりすることにより、PGA(Pin Grid Array)やBGA(Ball Grid Array)としてもよい。
このような工程を経ることにより、本発明の光通信用デバイスを構成する多層プリント配線板を製造することができる。
【0090】
次に、上記した方法で製造したICチップ実装用基板と多層プリント配線板とを用い、光通信用デバイスを製造する方法について説明する。
まず、上記ICチップ実装用基板の半田バンプと、上記多層プリント配線板の半田バンプとにより半田接続部を形成し、両者を電気的に接続する。
即ち、ICチップ実装用基板と多層プリント配線板とをそれぞれ所定の位置に、所定の向きで対向配置し、リフローすることにより両者を接続する。
【0091】
また、この工程では、ICチップ実装用基板と多層プリント配線板とを両者の半田バンプを用いて接続するため、両者を対向配置した際に、両者の間で若干の位置ズレが存在していても、リフロー時に半田によるセルフアライメント効果で両者を所定の位置に配置することができる。
【0092】
次に、上記ICチップ実装用基板にICチップを実装し、その後、必要に応じて、樹脂封止を行うことにより光通信用デバイスとする。
上記ICチップの実装は従来公知の方法で行うことができる。
また、ICチップの実装を、ICチップ実装用基板と多層プリント配線板とを接続する前に行い、ICチップを実装したICチップ実装用基板と多層プリント配線板とを接続することにより光通信用デバイスとしてもよい。
【0093】
【実施例】
以下、本発明をさらに詳細に説明する。
(実施例1)
A.ICチップ実装用基板の作製
A−1.層間樹脂絶縁層用樹脂フィルムの作製
ビスフェノールA型エポキシ樹脂(エポキシ当量469、油化シェルエポキシ社製エピコート1001)30重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215、大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120、大日本インキ化学工業社製 フェノライトKA−7052)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT)15重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微粉砕シリカ2重量部、シリコン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
【0094】
A−2.貫通孔充填用樹脂組成物の調製
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のSiO2 球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45〜49Pa・sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
【0095】
A−3.ICチップ実装用基板の製造
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板21の両面に18μmの銅箔28がラミネートされている銅張積層板を出発材料とした(図2(a)参照)。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板21の両面に導体回路24とスルーホール29とを形成した。
【0096】
(2)スルーホール29と導体回路24とを形成した基板を水洗いし、乾燥した後、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4 (6g/l)を含む水溶液を還元浴とする還元処理を行い、スルーホール29を含む導体回路24の表面に粗化面24a、29aを形成した(図2(b)参照)。
【0097】
(3)上記A−2に記載した樹脂充填材を調製した後、下記の方法により調製後24時間以内に、スルーホール29内および基板21の片面の導体回路非形成部と導体回路24の外縁部とに樹脂充填材30′の層を形成した。
すなわち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、100℃、20分の条件で乾燥させることにより樹脂充填材30′の層を形成した(図2(c)参照)。
【0098】
(4)上記(3)の処理を終えた基板の片面を、♯600のベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、導体回路24の表面やスルーホール29のランド表面に樹脂充填材30′が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層30を形成した。
【0099】
このようにして、スルーホール29や導体回路非形成部に形成された樹脂充填材30の表層部および導体回路24の表面を平坦化し、樹脂充填材30と導体回路24の側面24aとが粗化面を介して強固に密着し、また、スルーホール29の内壁面29aと樹脂充填材30とが粗化面を介して強固に密着した絶縁性基板を得た(図2(d)参照)。この工程により、樹脂充填材層30の表面と導体回路24の表面とが同一平面となる。
【0100】
(5)上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹き付けて、導体回路24の表面とスルーホール29のランド表面と内壁とをエッチングすることにより、導体回路24の全表面に粗化面24a、29aを形成した(図3(a)参照)。エッチング液として、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部を含むエッチング液(メック社製、メックエッチボンド)を使用した。
【0101】
(6)次に、上記A−1で作製した基板より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板上に載置し、圧力0.4MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネータ装置を用いて貼り付けることにより層間樹脂絶縁層22を形成した(図3(b)参照)。
すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
【0102】
(7)次に、層間樹脂絶縁層22上に、厚さ1.2mmの貫通孔が形成されたマスクを介して、波長10.4μmのCO2 ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅8.0μ秒、マスクの貫通孔の径1.0mm、1ショットの条件で層間樹脂絶縁層22に、直径80μmのバイアホール用開口26を形成した(図3(c)参照)。
【0103】
(8)バイアホール用開口26を形成した基板を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層22の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口26の内壁面を含むその表面に粗化面を形成した(図3(d)参照)。
【0104】
(9)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層22の表面(バイアホール用開口26の内壁面を含む)に触媒核を付着させた(図示せず)。即ち、上記基板を塩化パラジウム(PdCl2 )と塩化第一スズ(SnCl2 )とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
【0105】
(10)次に、以下の組成の無電解銅めっき水溶液中に、基板を浸漬し、層間樹脂絶縁層22の表面(バイアホール用開口26の内壁面を含む)、および、貫通孔29の壁面に厚さ0.6〜3.0μmの無電解銅めっき膜32を形成した(図4(a)参照)。
【0106】
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
30℃の液温度で40分
【0107】
(11)次に、無電解銅めっき膜32が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、100mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、厚さ20μmのめっきレジスト23を設けた(図4(b)参照)。
【0108】
(12)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト23非形成部に、厚さ20μmの電解銅めっき膜33を形成した(図4(c)参照)。
【0109】
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
【0110】
(13)さらに、めっきレジスト23を5%NaOHで剥離除去した後、そのめっきレジスト23下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、無電解銅めっき膜32と電解銅めっき膜33とからなる厚さ18μmの導体回路25(バイアホール27を含む)を形成した(図4(d)参照)。
さらに、上記(5)の工程で用いたエッチング液と同様のエッチング液(メックエッチボンド)を用い、導体回路25(バイアホール27を含む)表面に粗化面を形成した。
【0111】
(14)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量:4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15.0重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである2官能アクリルモノマー(日本化薬社製、商品名:R604)4.5重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部、を加えることにより、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60min-1(rpm)の場合はローターNo.4、6min-1(rpm)の場合はローターNo.3によった。
【0112】
(15)次に、層間樹脂絶縁層22と導体回路25(バイアホール27を含む)とを形成した基板の両面に、上記ソルダーレジスト組成物を30μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行い、ソルダーレジス組成物の層34′を形成した(図5(a)参照)。
【0113】
(16)次いで、半田バンプ形成用開口と光学素子(受光素子および発光素子)用開口のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層に密着させて1000mJ/cm2 の紫外線で露光し、DMTG溶液で現像処理し、200μmの直径の開口を形成した。
そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、半田バンプ形成用開口35と光学素子用開口31とを有し、その厚さが20μmのソルダーレジスト層34を形成した(図5(b)参照)。なお、上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。
【0114】
(17)次に、ソルダーレジスト層34を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、半田バンプ形成用開口35と光学素子用開口31に厚さ5μmのニッケルめっき層を形成した。さらに、その基板をシアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層上に、厚さ0.03μmの金めっき層を形成し、半田パッド36とした。
【0115】
(18)次に、ソルダーレジスト層34に形成した半田バンプ形成用開口35と光学素子用開口31に半田ペーストを印刷し、さらに、光学素子用開口31に印刷した半田ペーストに、受光素子38および発光素子39の受光部38aおよび発光部39aの位置合わせを行いながら取り付け、200℃でリフローすることにより、受光素子38および発光素子39を実装するとともに、半田バンプ形成用開口35に半田バンプ37を形成し、ICチップ実装用基板とした。
なお、受光素子38としては、InGaAsからなるものを用い、発光素子39としては、InGaAsPからなるものを用いた(図5(c)参照)。
【0116】
B.多層プリント配線板の作製
B−1.層間樹脂絶縁層用樹脂フィルムの作製
A−1で用いた方法と同様の方法を用いて層間樹脂絶縁層用樹脂フィルムを作製した。
B−2.貫通孔充填用樹脂組成物の調製
A−2で用いた方法と同様の方法を用いて貫通孔充填用樹脂組成物を作製した。
【0117】
B−3.多層プリント配線板の製造
(1)厚さ0.6mmのガラスエポキシ樹脂またはBT樹脂からなる絶縁性基板1の両面に18μmの銅箔8がラミネートされている銅張積層板を出発材料とした(図6(a)参照)。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板1の両面に導体回路4とスルーホール9とを形成した。
【0118】
(2)スルーホール29と導体回路24とを形成した基板を水洗いし、乾燥した後、エッチング液(メック社製、メックエッチボンド)をスプレイで吹き付け、スルーホール9を含む導体回路4の表面に粗化面4a、9aを形成した(図6(b)参照)。
【0119】
(3)上記B−2に記載した樹脂充填材を調製した後、下記の方法により調製後24時間以内に、スルーホール9内および基板1の片面の導体回路非形成部と導体回路4の外縁部とに樹脂充填材10′の層を形成した。
すなわち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、100℃、20分の条件で乾燥させることにより樹脂充填材10′の層を形成した(図6(c)参照)。
【0120】
(4)上記(3)の処理を終えた基板の片面を、♯600のベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、導体回路4の表面やスルーホール9のランド表面に樹脂充填材10′が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層10を形成した。
【0121】
このようにして、スルーホール9や導体回路非形成部に形成された樹脂充填材10の表層部および導体回路4の表面を平坦化し、樹脂充填材10と導体回路4の側面4aとが粗化面を介して強固に密着し、また、スルーホール9の内壁面9aと樹脂充填材10とが粗化面を介して強固に密着した絶縁性基板を得た(図6(d)参照)。この工程により、樹脂充填材層10の表面と導体回路4の表面とが同一平面となる。
【0122】
(5)上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹き付けて、導体回路4の表面とスルーホール9のランド表面と内壁とをエッチングすることにより、導体回路4の全表面に粗化面4a、9aを形成した(図7(a)参照)。なお、エッチング液としては、メック社製、メックエッチボンドを使用した。
【0123】
(6)次に、上記B−1で作製した基板より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板上に載置し、圧力0.4MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネータ装置を用いて貼り付けることにより層間樹脂絶縁層2を形成した(図7(b)参照)。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
【0124】
(7)次に、層間樹脂絶縁層2上に、厚さ1.2mmの貫通孔が形成されたマスクを介して、波長10.4μmのCO2 ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅8.0μ秒、マスクの貫通孔の径1.0mm、1ショットの条件で層間樹脂絶縁層2に、直径80μmのバイアホール用開口6を形成した(図7(c)参照)。
【0125】
(8)次に、日本真空技術社製、SV−4540を用いてプラズマ処理を行い、層間樹脂絶縁層2の表面を粗化した(図7(d)参照)。ここでは、不活性ガスとしてアルゴンガスを使用し、電力200W、ガス圧0.6Pa、温度70℃の条件で2分間プラズマ処理を行った。
次に、同じ装置を用い、内部のアルゴンガスを交換した後、SV−4540を用い、Niをターゲットにしたスパッタリングを、気圧0.6Pa、温度80℃、電力200W、時間5分間の条件で行い、Niからなる金属層を層間樹脂絶縁層2の表面に形成した。なおNi層の厚さは0.1μmである。
【0126】
(9)次に、以下の組成の無電解銅めっき水溶液中に、Ni層を形成した基板を浸漬し、Ni層上に厚さ0.6〜3.0μmの無電解銅めっき膜を形成した(図8(a)参照)。なお、図8においては、Ni層と無電解銅めっき膜とからなる層を薄膜導体層12と示している。
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
30℃の液温度で40分
【0127】
(10)次に、薄膜導体層12が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、100mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、厚さ20μmのめっきレジスト3を設けた(図8(b)参照)。
【0128】
(11)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト3非形成部に、厚さ20μmの電解銅めっき膜3を形成した(図8(c)参照)。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
【0129】
(12)さらに、めっきレジスト23を5%NaOHで剥離除去した後、そのめっきレジスト3下の薄膜導体層を硝酸、硫酸および過酸化水素との混合液でエッチング処理して溶解除去し、薄膜導体層12と電解銅めっき膜13とからなる厚さ18μmの導体回路5(バイアホール7を含む)を形成した(図8(d)参照)。
【0130】
(13)次に、上記(5)〜(12)の工程の工程を繰り返すことにより、上層の層間樹脂絶縁層と導体回路とを積層形成した(図9(a)〜図10(a)参照)。さらに、上記(5)の工程で用いた方法と同様の方法を用いて最外層の導体回路に粗化面を形成した。
【0131】
(14)次に、最外層の層間樹脂絶縁層2の表面の所定の位置に、以下の方法を用いて光路変換ミラー19を有する光導波路18を形成した(図10(b)参照)。
すなわち、予め、その一端に先端がV形90°のダイヤモンドソーを用いて45°光路変換ミラー19を形成しておいたPMMAからなるフィルム状の光導波路(マイクロパーツ社製:幅1mm、厚さ20μm)を、光変換ミラー非形成側のその他端の側面と層間樹脂絶縁層の側面とが揃うように貼り付けた。
なお光導波路の貼り付けは、該光導波路の層間樹脂絶縁層との接着面に熱硬化性樹脂からなる接着剤を厚さ10μmに塗布しておき、圧着後、60℃で1時間硬化させることにより行った。
なお、本実施例では、60℃/1時間の条件で硬化を行ったが、場合によってはステップ硬化をおこなってもよい。貼り付け時に光導波路により応力が発生しにくいからである。
【0132】
(15)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量:4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15.0重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである2官能アクリルモノマー(日本化薬社製、商品名:R604)3.0重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部、を加えることにより、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物を調製し、さらに、光導波路18を形成した基板の両面に、上記ソルダーレジスト組成物を35μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行い、ソルダーレジス組成物の層14′を形成した(図10(c)参照)。
【0133】
(16)次いで、基板の片面に、半田バンプ形成用開口と光路用開口とのパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層に密着させて1000mJ/cm2 の紫外線で露光し、DMTG溶液で現像処理し、200μmの直径の開口を形成した。
そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、半田バンプ形成用開口15と光学素子用開口11とを有し、その厚さが20μmのソルダーレジスト層14を形成した(図11(a)参照)。
【0134】
(17)次に、ソルダーレジスト層14を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、半田バンプ形成用開口15に厚さ5μmのニッケルめっき層を形成した。さらに、その基板をシアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層上に、厚さ0.03μmの金めっき層を形成し、半田パッド16とした。
【0135】
(18)次に、ソルダーレジスト層14に形成した半田バンプ形成用開口15に半田ペーストを印刷し、200℃でリフローすることにより半田バンプ形成用開口15に半田バンプ17を形成し、多層プリント配線板とした(図11(b)参照)。
【0136】
C.IC実装光通信用デバイスの製造
まず、上記Aの工程を経て製造したICチップ実装用基板に、ICチップを実装し、その後、樹脂封止を行い、IC実装基板を得た。。
次に、このICチップ実装基板と上記Bの工程を経て製造した多層プリント配線板とを所定の位置に対向配置させ、200℃でリフローすることにより両基板の半田バンプ同士を接続して半田接続部を形成し、IC実装光通信用デバイスを製造した(図1参照)。
【0137】
このようにして得られたIC実装光通信用デバイスについて、受光素子に対向する光導波路の多層プリント配線板からの露出面に光ファイバを取り付け、受光素子に対向する光導波路の多層プリント配線板からの露出面に検出器を取り付けた後、光ファイバを介して光信号を送り、ICチップで演算させた後、検出器で光信号を検出したところ、所望の光信号を検出することができ、本実施例で製造したIC実装光通信用デバイスが、光通信用デバイスとして充分満足できる性能を有していることが明らかとなった。
【0138】
【発明の効果】
本発明の光通信用デバイスは、上記したように、所定の位置に受光素子および発光素子が実装されたICチップ実装用基板と、所定の位置に光導波路が形成された多層プリント配線板とから構成されているため、実装した光学部品間の接続損失が低く、光通信用デバイスとして接続信頼性に優れる。
【図面の簡単な説明】
【図1】本発明の光通信用デバイスの一実施形態を模式的に示す断面図である。
【図2】本発明の光通信用デバイスを構成するICチップ実装用基板を製造する工程の一部を模式的に示す断面図である。
【図3】本発明の光通信用デバイスを構成するICチップ実装用基板を製造する工程の一部を模式的に示す断面図である。
【図4】本発明の光通信用デバイスを構成するICチップ実装用基板を製造する工程の一部を模式的に示す断面図である。
【図5】本発明の光通信用デバイスを構成するICチップ実装用基板を製造する工程の一部を模式的に示す断面図である。
【図6】本発明の光通信用デバイスを構成する多層プリント配線板を製造する工程の一部を模式的に示す断面図である。
【図7】本発明の光通信用デバイスを構成する多層プリント配線板を製造する工程の一部を模式的に示す断面図である。
【図8】本発明の光通信用デバイスを構成する多層プリント配線板を製造する工程の一部を模式的に示す断面図である。
【図9】本発明の光通信用デバイスを構成する多層プリント配線板を製造する工程の一部を模式的に示す断面図である。
【図10】本発明の光通信用デバイスを構成する多層プリント配線板を製造する工程の一部を模式的に示す断面図である。
【図11】本発明の光通信用デバイスを構成する多層プリント配線板を製造する工程の一部を模式的に示す断面図である。
【符号の説明】
100 多層プリント配線板
101 基板
102 層間樹脂絶縁層
104 導体回路
107 バイアホール
109 スルーホール
111 光路用開口
114 ソルダーレジスト層
118 光導波路
119 光変換用ミラー
120 ICチップ実装用基板
121 基板
122 層間樹脂絶縁層
124 導体回路
127 バイアホール
129 スルーホール
131 光学素子用開口
134 ソルダーレジスト層
138 受光素子
139 発光素子
140 ICチップ
141、143 半田接続部
142 導電層
150 光通信用デバイス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an optical communication device.
[0002]
In recent years, attention has been focused on optical fibers mainly in the communication field. In particular, in the IT (information technology) field, communication technology using optical fibers is required to develop a high-speed Internet network.
The optical fiber has features such as (1) low loss, (2) high bandwidth, (3) small diameter and light weight, (4) no induction, and (5) resource saving. Compared with communication systems using conventional metallic cables, the number of repeaters can be greatly reduced, making construction and maintenance easier, and making communication systems more economical and more reliable. Can be planned.
[0003]
In addition, since optical fibers can simultaneously multiplex and transmit not only light of one wavelength but also light of many different wavelengths using a single optical fiber, a large-capacity transmission line that can be used for a variety of applications. It can be realized and can also support video services and the like.
[0004]
Therefore, in such network communication such as the Internet, optical communication using an optical fiber is not only performed for communication of the backbone network, but also for communication between the backbone network and terminal devices (PC, mobile, game, etc.) It has also been proposed to be used for communication between each other.
When optical communication is used for communication between the backbone network and terminal equipment in this way, it is necessary to attach an optical communication device to the terminal equipment. Examples of the optical communication device include an optical waveguide that transmits an optical signal to a substrate, optical A device having optical components such as a light receiving element and a light emitting element for processing a signal has been proposed.
[0005]
[Problems to be solved by the invention]
However, conventional optical communication devices are not fully satisfactory in terms of connection reliability.
This is a factor for achieving optical communication with excellent connection reliability, that is, connection between optical components (for example, connection between an optical fiber and an optical waveguide, connection between an optical waveguide and a light receiving element, or a light emitting element). This is probably because the low connection loss could not be sufficiently ensured.
[0006]
[Means for Solving the Problems]
Accordingly, as a result of intensive studies to ensure low connection loss in the connection between the optical components, the present inventors have determined that each optical component has a predetermined value when mounted on the substrate and / or in the substrate. It was conceived that low connection loss can be secured by mounting at the position, that is, eliminating the positional deviation of each optical component, and the optical communication device of the present invention having the following configuration was completed.
[0007]
That is, the optical communication device of the present invention includes an IC chip mounting substrate and a multilayer printed wiring board.And facing each otherAn optical communication device,
IC chip mounting boardofMulti-layer printed wiring boardA solder resist layer having a solder bump forming opening and an optical element opening;
A light receiving element and a light emitting element respectively mounted on the optical element opening via a solder paste;
A solder bump of the IC chip mounting substrate formed in the solder bump forming opening;
Solder bumps of the multilayer printed wiring board formed on the side of the multilayer printed wiring board facing the IC chip mounting substrate;
Multi-layer printed wiring boardofOn the side facing the IC chip mounting substrateFormed by the self-alignment connection between the solder bumps of the IC chip mounting board and the solder bumps of the multilayer printed wiring board,The light receiving element or the light emitting elementBetweenOptical signalA plurality of optical waveguides arranged at respective transmission positions;
WithIt is characterized by that.
[0008]
Further, in the optical communication device of the present invention, the IC chip mounting substrate is formed by laminating a conductor circuit and an interlayer resin insulating layer on the substrate, and the conductor circuits sandwiching the substrate are connected by through holes, It is desirable that the conductor circuits sandwiching the interlayer resin insulation layer are connected to each other by via holes. In the multilayer printed wiring board, the conductor circuit and the interlayer resin insulation layer are laminated on the substrate, and the substrate is sandwiched between them. It is desirable that the conductor circuits are connected to each other by a through hole, and the conductor circuits sandwiching the interlayer resin insulating layer are connected to each other by a via hole.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the optical communication device of the present invention will be described.
IC chip mounting board and multilayer printed wiring boardAnd facing each otherAn optical communication device,
IC chip mounting boardofMulti-layer printed wiring boardA solder resist layer having a solder bump forming opening and an optical element opening;
A light receiving element and a light emitting element respectively mounted on the optical element opening via a solder paste;
A solder bump of the IC chip mounting substrate formed in the solder bump forming opening;
Solder bumps of the multilayer printed wiring board formed on the side of the multilayer printed wiring board facing the IC chip mounting substrate;
Multi-layer printed wiring boardofOn the side facing the IC chip mounting substrateFormed by the self-alignment connection between the solder bumps of the IC chip mounting board and the solder bumps of the multilayer printed wiring board,The light receiving element or the light emitting elementBetweenOptical signalA plurality of optical waveguides arranged at respective transmission positions;
WithIt is characterized by that.
[0010]
The optical communication device of the present invention is composed of an IC chip mounting substrate on which a light receiving element and a light emitting element are mounted at a predetermined position, and a multilayer printed wiring board on which an optical waveguide is formed at a predetermined position. The connection loss between the mounted optical components is low, and the connection reliability is excellent as an optical communication device.
[0011]
Further, in the optical communication device of the present invention, when the IC chip mounting substrate and the multilayer printed wiring board are connected via solder bumps, the both are more reliably secured by the self-alignment action of the solder. It can be arranged at a predetermined position.
The self-alignment action refers to an action in which the solder resist layer repels solder, so that the solder tends to exist in a more stable shape near the center of the solder bump forming opening due to its own fluidity during reflow processing. When this self-alignment action is used, when connecting the IC chip mounting substrate on the multilayer printed wiring board via the solder bumps, it is assumed that a positional deviation has occurred between the two before reflowing. In addition, the IC chip mounting substrate moves during reflow, and the IC chip mounting substrate can be attached to an accurate position on the multilayer printed wiring board.
Therefore, if the optical components such as the light receiving element, the light emitting element, and the optical waveguide are attached to the IC chip mounting substrate and the multilayer printed wiring board at accurate positions, the multilayer printed wiring is provided via the solder bumps. By connecting the IC chip mounting substrate on the plate, an optical communication device having excellent connection reliability can be manufactured.
[0012]
The IC chip mounting substrate constituting the optical communication device has the light receiving element and the light emitting element mounted on the side facing the multilayer printed wiring board so that the light receiving part and the light emitting part are exposed.
Examples of the light receiving element include PD (photodiode), APD (avalanche photodiode), and the like.
These may be properly used in consideration of the configuration of the optical communication device, required characteristics, and the like.
Examples of the material for the light receiving element include Si, Ge, and InGaAs.
Of these, InGaAs is desirable because of its excellent light receiving sensitivity.
[0013]
Examples of the light emitting element include LD (semiconductor laser), DFB-LD (distributed feedback type-semiconductor laser), LED (light emitting diode), and the like.
These may be properly used in consideration of the configuration and required characteristics of the optical communication device.
[0014]
Examples of the material of the light emitting element include a compound of gallium, arsenic and phosphorus (GaAsP), a compound of gallium, aluminum and arsenic (GaAlAs), a compound of gallium and arsenic (GaAs), a compound of indium, gallium and arsenic (InGaAs), Indium, gallium, arsenic and phosphorus compounds (InGaAsP) can be used.
These may be properly used in consideration of the communication wavelength. For example, when the communication wavelength is 0.85 μm band, GaAlAs can be used, and when the communication wavelength is 1.3 μm band or 1.55 μm band. InGaAs or InGaAsP can be used.
The IC chip mounting substrate preferably has solder bumps for transmitting electrical signals. This is because electrical signals can be transmitted to / from external electronic components.
[0015]
The multilayer printed wiring board constituting the optical communication device has an optical waveguide formed on the side facing the IC chip mounting substrate.
Therefore, an optical signal can be transmitted through the optical waveguide.
[0016]
Examples of the material for the optical waveguide include quartz glass, compound semiconductors, and polymer materials.
Among these, polymers are desirable from the viewpoints of excellent workability, excellent adhesion to the interlayer resin insulating layer of the multilayer printed wiring board, and low cost.
[0017]
As the polymer material, conventionally known materials can be used. Specifically, for example, acrylic resins such as PMMA (polymethyl methacrylate), deuterated PMMA, and deuterated fluorinated PMMA; Examples thereof include polyimide resins; epoxy resins; UV curable epoxy resins; silicone resins such as deuterated silicone resins; polymers produced from benzocyclobutene.
[0018]
The thickness of the optical waveguide is desirably 5 to 50 μm, and the width is desirably 1 to 50 μm.
In the multilayer printed wiring board, the optical waveguide formed at a position facing the light receiving element of the IC chip mounting substrate and the optical waveguide formed at a position facing the light emitting element of the IC chip mounting substrate are the same material. It is desirable to consist of.
Further, it is desirable that an optical path conversion mirror is formed in the optical waveguide. This is because the optical path can be changed to a desired angle by forming the optical path conversion mirror.
The optical path conversion mirror can be formed, for example, by grinding one end of the optical waveguide, as will be described later.
The multilayer printed wiring board preferably has solder bumps for transmitting electrical signals. This is because electrical signals can be transmitted to / from external electronic components.
[0019]
In the optical communication device of the present invention, the IC chip mounting substrate and the multilayer printed wiring board are disposed so that the light receiving element, the light emitting element, and the optical waveguide face each other, and the light receiving element or the above An optical signal can be transmitted through the light emitting element and the optical waveguide.
[0020]
Specifically, for example, the light receiving element, the light emitting element, and the optical waveguide can be disposed at predetermined positions by connecting the two via solder bumps. This is because the self-alignment action of solder can be used.
[0021]
Hereinafter, an example of an embodiment of an optical communication device configured as described above will be described with reference to the drawings.
FIG. 1 is a cross-sectional view schematically showing an embodiment of an optical communication device of the present invention. FIG. 1 shows an optical communication device in a state where an IC chip is mounted.
[0022]
As shown in FIG. 1, the
[0023]
In the IC
Further, a solder resist
[0024]
In the multilayer printed
In addition, a solder resist
[0025]
In the
[0026]
Further, the electrical signal sent from the
[0027]
In the device for optical communication of the present invention, the optical / electrical signal conversion is performed in the IC chip mounting substrate, that is, at a position close to the IC chip. it can.
In addition, the electrical signal sent from the IC chip is converted into an optical signal as described above, and then sent to the multilayer printed wiring board via the solder bumps as well as sent to the outside via the optical fiber. Then, it is sent to electronic components such as other IC chips mounted on the multilayer printed wiring board via the conductor circuit (including via holes and through holes) of the multilayer printed wiring board.
[0028]
Next, a method for manufacturing the optical communication device of the present invention will be described.
In the optical communication device, for example, after an IC chip mounting substrate and a multilayer printed wiring board are separately manufactured, a light receiving element and a light emitting element of the IC chip mounting substrate, and a conductor circuit of the multilayer printed wiring board are provided. Both are arranged so as to face each other, and further, by reflow processing, solder bumps are connected to each other while adjusting the position of both, and a solder connection portion is formed.
Therefore, here, first, a method for manufacturing an IC chip mounting substrate and a method for manufacturing a multilayer printed wiring board will be described separately, and then a method for connecting them will be described.
[0029]
First, a method for manufacturing an IC chip mounting substrate will be described.
(1) Using an insulating substrate as a starting material, first, a conductor circuit is formed on the insulating substrate.
Examples of the insulating substrate include a glass epoxy substrate, a polyester substrate, a polyimide substrate, a bismaleimide-triazine (BT) resin substrate, a thermosetting polyphenylene ether substrate, a copper clad laminate, and an RCC substrate.
Further, a ceramic substrate such as an aluminum nitride substrate or a silicon substrate may be used.
The conductor circuit can be formed, for example, by forming a solid conductor layer on the surface of the insulating substrate by electroless plating or the like and then performing an etching process. Moreover, you may form by performing an etching process to a copper clad laminated board or a RCC board | substrate.
[0030]
In addition, in the case where connection between conductor circuits sandwiching the insulating substrate is performed through holes, for example, after forming a through hole in the insulating substrate using a drill or a laser, an electroless plating process or the like is performed. Through holes are formed by applying. In addition, the diameter of the said through-hole is 100-300 micrometers normally.
Further, when a through hole is formed, it is desirable to fill the through hole with a resin filler.
[0031]
(2) Next, the surface of the conductor circuit is roughened as necessary.
Examples of the roughening formation treatment include blackening (oxidation) -reduction treatment, etching treatment using an etchant containing a cupric complex and an organic acid salt, and treatment by Cu-Ni-P needle alloy plating. Etc.
Here, when the roughened surface is formed, the average roughness of the roughened surface is usually preferably 0.1 to 5 μm, the adhesion between the conductor circuit and the interlayer resin insulating layer, the electric signal transmission capability of the conductor circuit. 2-4 μm is more desirable in view of the influence on the above.
The roughening process may be performed before the resin filler is filled in the through hole, and a roughened surface may be formed on the wall surface of the through hole. This is because the adhesion between the through hole and the resin filler is improved.
[0032]
(3) Next, from a substrate on which a conductor circuit is formed, a thermosetting resin, a photosensitive resin, a resin in which a part of the thermosetting resin is acrylated, or a resin composite including these and a thermoplastic resin. An uncured resin layer is formed, or a resin layer made of a thermoplastic resin is formed.
The uncured resin layer can be formed by applying uncured resin with a roll coater, curtain coater, or the like, or thermocompression bonding an uncured (semi-cured) resin film.
Moreover, the resin layer which consists of the said thermoplastic resin can be formed by thermocompression-bonding the resin molded object shape | molded on the film.
[0033]
Among these, a method of thermocompression bonding an uncured (semi-cured) resin film is desirable, and the resin film can be crimped using, for example, a vacuum laminator or the like.
In addition, the pressure bonding conditions are not particularly limited, and may be appropriately selected in consideration of the composition of the resin film. Usually, the pressure is 0.25 to 1.0 MPa, the temperature is 40 to 70 ° C., the degree of vacuum is 13 to 1300 Pa, It is desirable to carry out under conditions of a time of about 10 to 120 seconds.
[0034]
Examples of the thermosetting resin include epoxy resins, phenol resins, polyimide resins, polyester resins, bismaleimide resins, polyolefin resins, polyphenylene ether resins, polyphenylene resins, and fluorine resins.
Specific examples of the epoxy resin include, for example, novolak type epoxy resins such as phenol novolak type and cresol novolak type, dicyclopentadiene-modified alicyclic epoxy resins, and the like.
[0035]
As said photosensitive resin, an acrylic resin etc. are mentioned, for example.
Moreover, as resin which acrylated a part of said thermosetting resin, what made the acrylate reaction of the thermosetting group of the above-mentioned thermosetting resin, methacrylic acid, and acrylic acid etc. are mentioned, for example.
[0036]
Examples of the thermoplastic resin include phenoxy resin, polyether sulfone (PES), polysulfone (PSF), polyphenylene sulfone (PPS) polyphenylene sulfide (PPES), polyphenylene ether (PPE) polyetherimide (PI), and the like. It is done.
[0037]
The resin composite is not particularly limited as long as it includes a thermosetting resin or a photosensitive resin (including a resin obtained by acrylating a part of the thermosetting resin) and a thermoplastic resin. Specific examples of the combination of the curable resin and the thermoplastic resin include phenol resin / polyether sulfone, polyimide resin / polysulfone, epoxy resin / polyether sulfone, and epoxy resin / phenoxy resin. Specific examples of the combination of the photosensitive resin and the thermoplastic resin include an acrylic resin / phenoxy resin, an epoxy resin in which a part of the epoxy group is acrylated, and polyether sulfone.
[0038]
In addition, the blending ratio of the thermosetting resin or the photosensitive resin and the thermoplastic resin in the resin composite is preferably thermosetting resin or photosensitive resin / thermoplastic resin = 95/5 to 50/50. This is because a high toughness value can be ensured without impairing heat resistance.
[0039]
The resin layer may be composed of two or more different resin layers.
Specifically, for example, the lower layer is formed from a thermosetting resin or a resin composite of photosensitive resin / thermoplastic resin = 50/50, and the upper layer is a thermosetting resin or photosensitive resin / thermoplastic resin = 90/50. It is formed from 10 resin composites.
By adopting such a configuration, it is possible to ensure excellent adhesion with the insulating substrate, and it is possible to ensure ease of formation when forming a via hole opening or the like in a subsequent process.
[0040]
Moreover, you may form the said resin layer using the resin composition for roughening surface formation.
The roughened surface-forming resin composition is, for example, an acid, an alkali, in an uncured heat-resistant resin matrix that is hardly soluble in a roughened liquid consisting of at least one selected from acids, alkalis and oxidizing agents. And a substance soluble in a roughening liquid comprising at least one selected from oxidizing agents.
As used herein, the terms “slightly soluble” and “soluble” refer to those having a relatively high dissolution rate as “soluble” for convenience when immersed in the same roughening solution for the same time. The slow one is called “slightly soluble” for convenience.
[0041]
The heat-resistant resin matrix is preferably one that can maintain the shape of the roughened surface when the roughened surface is formed on the interlayer resin insulation layer using the roughening liquid, for example, a thermosetting resin. , Thermoplastic resins, and composites thereof. Further, by using a photosensitive resin, the via hole opening may be formed in the interlayer resin insulating layer by exposure and development processing.
[0042]
Examples of the thermosetting resin include an epoxy resin, a phenol resin, a polyimide resin, a polyolefin resin, and a fluororesin. Moreover, when sensitizing the said thermosetting resin, methacrylic acid, acrylic acid, etc. are used, and a thermosetting group is (meth) acrylated.
[0043]
Examples of the epoxy resin include cresol novolac type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolac type epoxy resin, alkylphenol novolac type epoxy resin, biphenol F type epoxy resin, naphthalene type epoxy resin, Examples thereof include cyclopentadiene type epoxy resins, epoxidized products of condensates of phenols and aromatic aldehydes having a phenolic hydroxyl group, triglycidyl isocyanurate, and alicyclic epoxy resins. These may be used alone or in combination of two or more. Thereby, it will be excellent in heat resistance.
[0044]
Examples of the thermoplastic resin include phenoxy resin, polyether sulfone, polysulfone, polyphenylene sulfone, polyphenylene sulfide, polyphenyl ether, polyether imide, and the like. These may be used alone or in combination of two or more.
[0045]
The substance soluble in the roughening liquid comprising at least one selected from the acid, alkali and oxidizing agent is preferably at least one selected from inorganic particles, resin particles and metal particles.
[0046]
Examples of the inorganic particles include aluminum compounds, calcium compounds, potassium compounds, magnesium compounds, and silicon compounds. These may be used alone or in combination of two or more.
[0047]
Examples of the aluminum compound include alumina and aluminum hydroxide. Examples of the calcium compound include calcium carbonate and calcium hydroxide. Examples of the potassium compound include potassium carbonate. Examples of the magnesium compound include magnesia, dolomite, basic magnesium carbonate, and talc. Examples of the silicon compound include silica and zeolite. These may be used alone or in combination of two or more.
[0048]
The alumina particles can be dissolved and removed with hydrofluoric acid, and calcium carbonate can be dissolved and removed with hydrochloric acid. Sodium-containing silica and dolomite can be dissolved and removed with an alkaline aqueous solution.
[0049]
Examples of the resin particles include those made of a thermosetting resin, a thermoplastic resin, and the like. When the resin particles are immersed in a roughening solution made of at least one selected from an acid, an alkali, and an oxidizing agent, the heat resistance It is not particularly limited as long as it has a faster dissolution rate than the resin matrix. Specifically, for example, amino resins (melamine resins, urea resins, guanamine resins, etc.), epoxy resins, phenol resins, phenoxy resins, polyimide resins, Examples include polyphenylene resin, polyolefin resin, fluororesin, and bismaleimide-triazine resin. These may be used alone or in combination of two or more.
The resin particles must be previously cured. This is because if the resin is not cured, the resin particles will be dissolved in a solvent for dissolving the resin matrix.
[0050]
Further, as the resin particles, rubber particles, liquid phase resin, liquid phase rubber, or the like may be used.
Examples of the rubber particles include acrylonitrile-butadiene rubber, polychloroprene rubber, polyisoprene rubber, acrylic rubber, polysulfuric rigid rubber, fluorine rubber, urethane rubber, silicone rubber, and ABS resin.
Further, for example, polybutadiene rubber, epoxy-modified, urethane-modified, (meth) acrylonitrile-modified various modified polybutadiene rubber, carboxyl group-containing (meth) acrylonitrile-butadiene rubber, and the like may be used.
[0051]
As the liquid phase resin, an uncured solution of the thermosetting resin can be used. As a specific example of such a liquid phase resin, for example, a mixed liquid of an uncured epoxy oligomer and an amine curing agent. Etc.
Examples of the liquid phase rubber include, for example, the above-mentioned polybutadiene rubber, epoxy-modified, urethane-modified, various modified polybutadiene rubbers such as (meth) acrylonitrile modification, uncured solutions such as carboxyl group-containing (meth) acrylonitrile / butadiene rubber, etc. Can be used.
[0052]
When preparing the photosensitive resin composition using the liquid phase resin or liquid phase rubber, so that the heat resistant resin matrix and the soluble substance are not compatible with each other uniformly (that is, so as to phase-separate), It is necessary to select these substances.
By mixing the heat-resistant resin matrix selected according to the above criteria and a soluble substance, the liquid-phase resin or liquid-phase rubber “islands” are dispersed in the “sea” of the heat-resistant resin matrix. Alternatively, it is possible to prepare a photosensitive resin composition in which “islands” of a heat-resistant resin matrix are dispersed in a “sea” of a liquid phase resin or a liquid phase rubber.
And after hardening the photosensitive resin composition of such a state, a roughened surface can be formed by removing the liquid phase resin or liquid phase rubber of "the sea" or "the island".
[0053]
Examples of the metal particles include gold, silver, copper, tin, zinc, stainless steel, aluminum, nickel, iron, lead, and the like. These may be used alone or in combination of two or more.
In addition, the metal particles may be coated with a resin or the like in order to ensure insulation.
[0054]
When two or more kinds of the above-mentioned soluble substances are used in combination, the combination of the two kinds of soluble substances to be mixed is preferably a combination of resin particles and inorganic particles. Both of them have low conductivity, so that the insulation of the interlayer resin insulation layer can be secured, and the thermal expansion can be easily adjusted between the poorly soluble resin and the interlayer resin comprising the roughened surface forming resin composition This is because no crack occurs in the insulating layer, and no peeling occurs between the interlayer resin insulating layer and the conductor circuit.
[0055]
Examples of the acid used as the roughening solution include phosphoric acid, hydrochloric acid, sulfuric acid, nitric acid, and organic acids such as formic acid and acetic acid. Among these, it is desirable to use an organic acid. This is because when the roughening treatment is performed, the metal conductor layer exposed from the via hole is hardly corroded.
As the oxidizing agent, for example, an aqueous solution of chromic acid, chromium sulfuric acid, alkaline permanganate (such as potassium permanganate), or the like is preferably used.
Moreover, as said alkali, aqueous solution, such as sodium hydroxide and potassium hydroxide, is desirable.
[0056]
The average particle size of the soluble substance is desirably 10 μm or less.
Further, a relatively large coarse particle having an average particle diameter of 2 μm or less and a fine particle having a relatively small average particle diameter may be used in combination. That is, a soluble substance having an average particle diameter of 0.1 to 0.5 μm and a soluble substance having an average particle diameter of 1 to 2 μm are combined.
[0057]
Thus, by combining average particles, relatively large coarse particles, and fine particles having a relatively small average particle diameter, the dissolution residue of the electroless plating film is eliminated, and the amount of palladium catalyst under the plating resist is reduced. Furthermore, a shallow and complicated roughened surface can be formed.
Furthermore, by forming a complicated roughened surface, a practical peel strength can be maintained even if the roughened surface has small irregularities.
The coarse particles preferably have an average particle size of more than 0.8 μm and less than 2.0 μm, and the fine particles preferably have an average particle size of 0.1 to 0.8 μm.
[0058]
(4) Next, when forming an interlayer resin insulation layer using a thermosetting resin or a resin composite as the material, the uncured resin insulation layer is cured and a via hole opening is formed. And an interlayer resin insulation layer. In this step, a through hole may be formed as necessary.
The via hole opening is preferably formed by laser processing. Further, when a photosensitive resin is used as the material for the interlayer resin insulation layer, it may be formed by exposure and development processing.
[0059]
When an interlayer resin insulating layer using a thermoplastic resin as the material is formed, a via hole opening is formed in the resin layer made of the thermoplastic resin to form an interlayer resin insulating layer. In this case, the via hole opening can be formed by performing laser treatment.
Further, when forming a through hole in this step, the through hole may be formed by drilling or laser processing.
[0060]
Examples of the laser used for the laser treatment include a carbon dioxide laser, an ultraviolet laser, and an excimer laser. Among these, an excimer laser and a short pulse carbon dioxide laser are desirable.
[0061]
Among excimer lasers, it is desirable to use a hologram type excimer laser. The hologram method is a method of irradiating a target object with laser light through a hologram, a condensing lens, a laser mask, a transfer lens, and the like. By using this method, a large number of openings are formed in the resin film layer by one irradiation. Can be formed efficiently.
[0062]
When a carbon dioxide laser is used, the pulse interval is 10-Four-10-8It is desirable to be seconds. Moreover, it is desirable that the time for irradiating the laser for forming the opening is 10 to 500 μsec.
In addition, by irradiating laser light through an optical system lens and a mask, a large number of openings for via holes can be formed at one time. This is because laser light having the same intensity and the same irradiation intensity can be irradiated to a plurality of portions through the optical system lens and the mask.
After forming the via hole opening in this manner, desmear treatment may be performed as necessary.
[0063]
(5) Next, a conductor circuit is formed on the surface of the interlayer resin insulation layer including the inner wall of the via hole opening.
In forming the conductor circuit, first, a thin film conductor layer is formed on the surface of the interlayer resin insulation layer.
The thin film conductor layer can be formed by a method such as electroless plating or sputtering.
[0064]
Examples of the material for the thin film conductor layer include copper, nickel, tin, zinc, cobalt, thallium, lead, and the like.
Among these, those made of copper, copper and nickel are desirable from the viewpoint of excellent electrical characteristics, economical efficiency, and the like.
The thickness of the thin film conductor layer is preferably 0.3 to 2.0 [mu] m, more preferably 0.6 to 1.2 [mu] m when the thin film conductor layer is formed by electroless plating. Moreover, when forming by sputtering, 0.1-1.0 micrometer is desirable.
[0065]
In addition, a roughened surface may be formed on the surface of the interlayer resin insulation layer before forming the thin film conductor layer. By forming the roughened surface, the adhesion between the interlayer resin insulation layer and the thin film conductor layer can be improved. In particular, when an interlayer resin insulation layer is formed using a roughened surface forming resin composition, it is desirable to form a roughened surface using an acid, an oxidizing agent, or the like.
[0066]
Further, when the through hole is formed in the step (4), when the thin film conductor layer is formed on the interlayer resin insulation layer, the through hole is formed by forming the thin film conductor layer on the wall surface of the through hole. Also good.
[0067]
(6) Next, a plating resist is formed on the substrate on which the thin film conductor layer is formed.
The plating resist can be formed, for example, by sticking a photosensitive dry film, placing a photomask made of a glass substrate or the like on which a plating resist pattern is drawn, and performing exposure and development processing.
[0068]
(7) Thereafter, electroplating is performed using the thin-film conductor layer as a plating lead, and an electroplating layer is formed in the plating resist non-forming portion. As the electroplating, copper plating is desirable.
The thickness of the electroplating layer is preferably 5 to 20 μm.
[0069]
Then, a conductor circuit (including a via hole) can be formed by removing the plating resist, the electroless plating film and the thin film conductor layer under the plating resist.
The plating resist may be removed using, for example, an alkaline aqueous solution, and the thin film conductor layer may be removed using a mixed solution of sulfuric acid and hydrogen peroxide, sodium persulfate, ammonium persulfate, ferric chloride, chloride. What is necessary is just to perform using etching liquid, such as cupric.
Moreover, after forming the said conductor circuit, you may remove the catalyst on an interlayer resin insulation layer using an acid or an oxidizing agent as needed. This is because deterioration of electrical characteristics can be prevented.
Moreover, after forming this plating resist, it replaces with the method (process (6) and (7)) which forms an electroplating layer, forms an electroplating layer on the whole surface on a thin film conductor layer, and performs an etching process. A conductor circuit may be formed using a method.
[0070]
Further, when a through hole is formed in the steps (4) and (5), a resin filler may be filled in the through hole.
Moreover, when the resin filler is filled in the through hole, a lid plating layer that covers the surface portion of the resin filler layer may be formed by performing electroless plating, if necessary.
[0071]
(8) Next, when a lid plating layer is formed, if necessary, the surface of the lid plating layer is subjected to a roughening treatment, and further, if necessary, steps (3) to (7) Is repeated to form an interlayer resin insulation layer and a conductor circuit on both surfaces. In this step, a through hole may be formed or may not be formed.
[0072]
(9) Next, a solder resist layer is formed on the outermost layer of the substrate on which the conductor circuit and the interlayer resin insulating layer are formed.
The solder resist layer can be formed using, for example, a solder resist composition made of a polyphenylene ether resin, a polyolefin resin, a fluororesin, a thermoplastic elastomer, an epoxy resin, a polyimide resin, or the like.
[0073]
Examples of solder resist compositions other than those described above include, for example, (meth) acrylates of novolak epoxy resins, imidazole curing agents, bifunctional (meth) acrylic acid ester monomers, and (meth) acrylic acid having a molecular weight of about 500 to 5,000. Examples include paste polymers containing ester polymers, thermosetting resins composed of bisphenol-type epoxy resins, photosensitive monomers such as polyvalent acrylic monomers, glycol ether solvents, and the viscosity at 25 ° C. It is desirable that the pressure is adjusted to 1 to 10 Pa · s.
[0074]
(10) Next, a solder bump forming opening and an optical element mounting opening are formed in the solder resist layer.
The formation of the solder bump forming opening can be performed by a method similar to the method of forming the via hole opening, that is, exposure development processing or laser processing.
Moreover, when forming a solder resist layer, a solder film having openings for forming solder bumps and openings for mounting optical elements is prepared by preparing a resin film having openings at desired positions in advance and pasting the resin film. A resist layer may be formed.
[0075]
(11) Next, the conductor circuit portion exposed by forming the opening for forming the solder bump is covered with a corrosion-resistant metal such as nickel, palladium, gold, silver, or platinum as necessary to form a solder pad. . In these, it is desirable to form a coating layer with metals, such as nickel-gold, nickel-silver, nickel-palladium, nickel-palladium-gold.
The coating layer can be formed by, for example, plating, vapor deposition, electrodeposition, or the like. Among these, it is desirable to form by plating from the viewpoint that the uniformity of the coating layer is excellent.
In this step, it is desirable to form a coating layer also on the conductor circuit portion exposed by forming the optical element mounting opening.
[0076]
(12) Next, a solder bump is formed by reflowing after filling the solder pad with a solder paste through a mask in which an opening is formed in a portion corresponding to the solder pad.
[0077]
(13) Further, an optical element (light receiving element and light emitting element) is mounted on the solder resist layer. The optical element is mounted by, for example, filling the optical element mounting opening with a solder paste in the step (12), and soldering (conductive layer) by attaching the optical element when performing reflow. Should be implemented via.
Further, the optical element may be mounted using a conductive adhesive or the like instead of the solder paste.
When these methods are used, the light receiving element and the light emitting element are mounted on the surface of the solder resist layer.
[0078]
Further, instead of the surface mounting method described above, when the optical element mounting opening is formed in the step (10), the opening is formed in such a size that the optical element can be accommodated. You may mount by accommodating an optical element in an opening through an agent. In this case, the light receiving element and the light emitting element are built in the solder resist layer.
Through such steps, an IC chip mounting substrate constituting the optical communication device of the present invention can be manufactured.
[0079]
Next, the manufacturing method of a multilayer printed wiring board is demonstrated.
(1) First, the same steps as (1) to (8) of the method for manufacturing an IC chip mounting substrate are performed to produce a substrate in which a conductor circuit and an interlayer resin insulating layer are repeatedly laminated on both sides. In this process as well, through holes are appropriately formed.
[0080]
(2) Next, an optical waveguide is formed in the conductor circuit non-forming portion on the interlayer resin insulating layer on the side facing the IC chip mounting substrate.
When the optical waveguide is formed by using an inorganic material such as quartz glass as the material, the optical waveguide can be formed by attaching an optical waveguide that has been previously formed into a predetermined shape via an adhesive.
The optical waveguide made of the inorganic material is, for example, LiNbO.Three LiTaOThree It can be formed by depositing an inorganic material such as a liquid phase epitaxial method, a chemical deposition method (CVD), a molecular beam epitaxial method, or the like.
[0081]
In addition, when the optical waveguide is formed using a polymer material, an optical waveguide forming film that has been previously formed into a film shape on a substrate or a release film is pasted on the interlayer resin insulating layer, or an interlayer resin is formed. An optical waveguide can be formed by forming directly on the insulating layer.
Specifically, it can be formed using a selective polymerization method, a method using reactive ion etching and photolithography, a direct exposure method, a method using injection molding, a photo bleaching method, a method combining these, and the like. .
These methods can be used both when the optical waveguide is formed on the substrate and the release film, and when it is directly formed on the interlayer resin insulating layer.
[0082]
An optical path conversion mirror is formed in the optical waveguide.
The optical path conversion mirror may be formed before being mounted on the interlayer resin insulation layer, or may be formed after being mounted on the interlayer resin insulation layer, but the optical waveguide is directly formed on the interlayer resin insulation layer. Except for the case of forming, it is desirable to form an optical path conversion mirror in advance. The work can be easily performed, and there is no risk of scratching or damaging other members constituting the multilayer printed wiring board during the work, such as conductor circuits and interlayer resin insulation layers. It is.
[0083]
The method for forming the optical path conversion mirror is not particularly limited, and a conventionally known formation method can be used. Specifically, machining using a diamond saw or blade with a V-shaped 90 ° tip, machining by reactive ion etching, laser ablation, or the like can be used.
[0084]
(3) Next, a solder resist layer is formed on the outermost layer of the substrate on which the optical waveguide is formed.
The solder resist layer can be formed using, for example, a resin composition similar to the resin composition used when forming the solder resist layer of the IC chip mounting substrate.
[0085]
(4) Next, openings for forming solder bumps and openings for optical paths are formed in the solder resist layer on the side facing the IC chip mounting substrate.
The formation of the solder bump forming opening and the optical path opening may be performed using a method similar to the method of forming the solder bump forming opening on the IC chip mounting substrate, that is, using an exposure development process or a laser process. it can.
The formation of the solder bump formation opening and the formation of the optical path opening may be performed simultaneously or separately.
[0086]
Among these, when forming a solder resist layer, a method of forming a solder bump forming opening and an optical path opening by applying a resin composition containing a photosensitive resin as a material and performing an exposure development process. It is desirable to select.
This is because when the optical path opening is formed by exposure and development processing, there is no possibility of scratching the optical waveguide existing under the optical path opening when the opening is formed.
Moreover, when forming a solder resist layer, a solder resist layer having a solder bump forming opening and an optical path opening is prepared in advance by preparing a resin film having an opening at a desired position and pasting the resin film. May be formed.
[0087]
If necessary, solder bump forming openings may also be formed in the solder resist layer on the side opposite to the surface facing the IC chip mounting substrate.
This is because the external connection terminals can also be formed on the solder resist layer on the opposite side of the surface facing the IC chip mounting substrate through the post-process.
[0088]
(5) Next, the conductor circuit portion exposed by forming the opening for forming the solder bump is coated with a corrosion-resistant metal such as nickel, palladium, gold, silver, platinum, or the like as necessary to form a solder pad. . Specifically, a method similar to the method of forming solder pads on the IC chip mounting substrate may be used.
[0089]
(6) Next, a solder bump is formed by reflowing after filling the solder pad with a solder paste through a mask in which an opening is formed in a portion corresponding to the solder pad. In addition, in the solder resist layer opposite to the surface facing the IC chip mounting substrate, pins are arranged on the external substrate connection surface, or solder balls are formed, so that PGA (Pin Grid Array) or A BGA (Ball Grid Array) may be used.
Through such steps, a multilayer printed wiring board constituting the optical communication device of the present invention can be manufactured.
[0090]
Next, a method for manufacturing an optical communication device using the IC chip mounting substrate and the multilayer printed wiring board manufactured by the above method will be described.
First, a solder connection portion is formed by the solder bump of the IC chip mounting substrate and the solder bump of the multilayer printed wiring board, and the two are electrically connected.
That is, the IC chip mounting substrate and the multilayer printed wiring board are respectively arranged in a predetermined position facing each other in a predetermined direction, and are connected by reflowing.
[0091]
In this process, since the IC chip mounting substrate and the multilayer printed wiring board are connected using their solder bumps, there is a slight misalignment between the two when they are placed opposite to each other. In addition, both can be arranged at a predetermined position by a self-alignment effect by solder during reflow.
[0092]
Next, an IC chip is mounted on the IC chip mounting substrate, and then, if necessary, resin sealing is performed to obtain an optical communication device.
The IC chip can be mounted by a conventionally known method.
Also, the IC chip is mounted before connecting the IC chip mounting substrate and the multilayer printed wiring board, and the optical chip is used for optical communication by connecting the IC chip mounting substrate on which the IC chip is mounted and the multilayer printed wiring board. It may be a device.
[0093]
【Example】
Hereinafter, the present invention will be described in more detail.
(Example 1)
A. Fabrication of IC chip mounting substrate
A-1. Preparation of resin film for interlayer resin insulation layer
30 parts by weight of bisphenol A type epoxy resin (epoxy equivalent 469, Epicoat 1001 manufactured by Yuka Shell Epoxy Co., Ltd.), 40 parts by weight of cresol novolac type epoxy resin (epoxy equivalent 215, Epiklon N-673 manufactured by Dainippon Ink & Chemicals, Inc.),
The obtained epoxy resin composition was applied on a PET film having a thickness of 38 μm using a roll coater so that the thickness after drying was 50 μm, and then dried at 80 to 120 ° C. for 10 minutes, whereby an interlayer resin was obtained. A resin film for an insulating layer was produced.
[0094]
A-2. Preparation of resin composition for filling through-hole
100 parts by weight of bisphenol F type epoxy monomer (manufactured by Yuka Shell Co., Ltd., molecular weight: 310, YL983U), SiO having an average particle diameter of 1.6 μm and a maximum particle diameter of 15 μm or less coated with a silane coupling agent on the surface2 170 parts by weight of spherical particles (manufactured by Adtech, CRS 1101-CE) and 1.5 parts by weight of a leveling agent (Perenol S4, manufactured by San Nopco) are placed in a container and mixed by stirring. A 49 Pa · s resin filler was prepared. As the curing agent, 6.5 parts by weight of an imidazole curing agent (manufactured by Shikoku Kasei Co., Ltd., 2E4MZ-CN) was used.
[0095]
A-3. Manufacture of IC chip mounting substrates
(1) A copper-clad laminate in which 18
[0096]
(2) The substrate on which the through
[0097]
(3) After preparing the resin filler described in A-2 above, within 24 hours after preparation by the following method, the conductor circuit non-formed portion on the one side of the through
That is, first, a resin filler was pushed into a through hole using a squeegee, and then dried under conditions of 100 ° C. and 20 minutes. Next, a mask having an opening corresponding to the conductor circuit non-formed part is placed on the substrate, and the conductor circuit non-formed part which is a recess is filled with a resin filler using a squeegee, A layer of the resin filler 30 'was formed by drying for 20 minutes (see FIG. 2C).
[0098]
(4) The surface of the
Subsequently, the heat processing of 100 degreeC for 1 hour, 120 degreeC for 3 hours, 150 degreeC for 1 hour, and 180 degreeC for 7 hours was performed, and the
[0099]
In this way, the surface layer portion of the
[0100]
(5) After washing the substrate with water and acid degreasing, soft etching is performed, and then an etching solution is sprayed on both surfaces of the substrate to spray the surface of the
[0101]
(6) Next, a resin film for an interlayer resin insulation layer that is slightly larger than the substrate prepared in A-1 is placed on the substrate, and temporarily mounted under conditions of a pressure of 0.4 MPa, a temperature of 80 ° C., and a pressure bonding time of 10 seconds. After crimping and cutting, an interlayer
That is, a resin film for an interlayer resin insulation layer was subjected to main pressure bonding on a substrate under conditions of a degree of vacuum of 65 Pa, a pressure of 0.4 MPa, a temperature of 80, and a time of 60 seconds, and then thermally cured at 170 ° C. for 30 minutes.
[0102]
(7) Next,
[0103]
(8) The substrate on which the via
[0104]
(9) Next, the substrate after the above treatment was immersed in a neutralization solution (manufactured by Shipley Co., Ltd.) and washed with water.
Further, by applying a palladium catalyst to the surface of the roughened substrate (
[0105]
(10) Next, the substrate is immersed in an electroless copper plating aqueous solution having the following composition, and the surface of the interlayer resin insulation layer 22 (including the inner wall surface of the via hole opening 26) and the wall surface of the through
[0106]
[Electroless plating aqueous solution]
NiSOFour 0.003 mol / l
Tartaric acid 0.200 mol / l
Copper sulfate 0.030 mol / l
HCHO 0.050 mol / l
NaOH 0.100 mol / l
α, α'-
Polyethylene glycol (PEG) 0.10 g / l
[Electroless plating conditions]
40 minutes at a liquid temperature of 30 ° C
[0107]
(11) Next, a commercially available photosensitive dry film is pasted on the substrate on which the electroless
[0108]
(12) Next, the substrate is washed with 50 ° C. water and degreased, washed with 25 ° C. water and further washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions to form a plating resist 23 non-formed portion. Then, an electrolytic
[0109]
[Electrolytic plating solution]
Sulfuric acid 2.24 mol / l
Copper sulfate 0.26 mol / l
Additive 19.5 ml / l
(Manufactured by Atotech Japan, Kaparaside GL)
[Electrolytic plating conditions]
Current density 1 A / dm2
65 minutes
[0110]
(13) Further, after removing the plating resist 23 with 5% NaOH, the electroless plating film under the plating resist 23 is removed by dissolution by etching with a mixed solution of sulfuric acid and hydrogen peroxide. A conductor circuit 25 (including a via hole 27) having a thickness of 18 μm composed of the
Further, a roughened surface was formed on the surface of the conductor circuit 25 (including the via hole 27) using the same etchant (MEC etch bond) as the etchant used in the step (5).
[0111]
(14) Next, a photosensitizing agent obtained by acrylated 50% of an epoxy group of a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight. 46.67 parts by weight of oligomer (molecular weight: 4000), 15.0 parts by weight of 80% by weight of bisphenol A type epoxy resin (trade name: Epicoat 1001 manufactured by Yuka Shell Co., Ltd.) dissolved in methyl ethyl ketone, imidazole curing agent (Shikoku Kasei Co., Ltd., trade name: 2E4MZ-CN) 1.6 parts by weight, photofunctional monomer bifunctional acrylic monomer (Nippon Kayaku Co., Ltd., trade name: R604) 4.5 parts by weight, also polyvalent acrylic monomer ( Kyoei Chemical Co., Ltd., trade name: DPE6A) 1.5 parts by weight, dispersion antifoaming agent (San Nopco, S-65) Take 1 part by weight in a container, stir and mix to prepare a mixed composition. 2.0 parts by weight of benzophenone (manufactured by Kanto Chemical Co., Inc.) as a photopolymerization initiator for this mixed composition, as a photosensitizer By adding 0.2 parts by weight of Michler's ketone (manufactured by Kanto Chemical Co., Inc.), a solder resist composition having a viscosity adjusted to 2.0 Pa · s at 25 ° C. was obtained.
The viscosity is measured with a B-type viscometer (DVL-B type, manufactured by Tokyo Keiki Co., Ltd.) for 60 minutes.-1(Rpm), rotor No. 4, 6 min-1(Rpm), rotor No. 3 according.
[0112]
(15) Next, the solder resist composition is applied in a thickness of 30 μm on both surfaces of the substrate on which the interlayer
[0113]
(16) Next, a photomask having a thickness of 5 mm on which patterns of openings for forming solder bumps and openings for optical elements (light receiving elements and light emitting elements) are drawn is brought into close contact with the solder resist layer to be 1000 mJ / cm.2 Were exposed to UV light and developed with DMTG solution to form an opening having a diameter of 200 μm.
Further, the solder resist layer is cured by heating at 80 ° C. for 1 hour, at 100 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours. A solder resist
[0114]
(17) Next, the substrate on which the solder resist
[0115]
(18) Next, a solder paste is printed on the solder
The
[0116]
B. Fabrication of multilayer printed wiring board
B-1. Preparation of resin film for interlayer resin insulation layer
The resin film for interlayer resin insulation layers was produced using the method similar to the method used by A-1.
B-2. Preparation of resin composition for filling through-hole
A resin composition for filling a through hole was produced using the same method as used in A-2.
[0117]
B-3. Manufacture of multilayer printed wiring boards
(1) A copper-clad laminate in which 18 μm copper foil 8 is laminated on both surfaces of an insulating
[0118]
(2) The substrate on which the through
[0119]
(3) After preparing the resin filler described in B-2 above, within 24 hours after preparation by the following method, the conductor circuit non-formed part on the one side of the through
That is, first, a resin filler was pushed into a through hole using a squeegee, and then dried under conditions of 100 ° C. and 20 minutes. Next, a mask having an opening corresponding to the conductor circuit non-formed part is placed on the substrate, and the conductor circuit non-formed part which is a recess is filled with a resin filler using a squeegee, The layer of resin filler 10 'was formed by drying on the conditions for 20 minutes (refer FIG.6 (c)).
[0120]
(4) One side of the substrate after the processing of (3) above is applied to the surface of the
Subsequently, the heat processing of 100 degreeC for 1 hour, 120 degreeC for 3 hours, 150 degreeC for 1 hour, and 180 degreeC for 7 hours was performed, and the
[0121]
In this way, the surface layer portion of the
[0122]
(5) After washing the substrate with water and acid degreasing, soft etching is performed, and then an etching solution is sprayed on both surfaces of the substrate to spray the surface of the
[0123]
(6) Next, a resin film for an interlayer resin insulation layer that is slightly larger than the substrate prepared in B-1 above is placed on the substrate, and temporarily mounted under the conditions of pressure 0.4 MPa, temperature 80 ° C., and
[0124]
(7) Next,
[0125]
(8) Next, plasma treatment was performed using SV-4540, manufactured by Nippon Vacuum Technology Co., Ltd., to roughen the surface of the interlayer resin insulation layer 2 (see FIG. 7D). Here, argon gas was used as an inert gas, and plasma treatment was performed for 2 minutes under the conditions of power 200 W, gas pressure 0.6 Pa, and temperature 70 ° C.
Next, using the same apparatus, after replacing the argon gas inside, using SV-4540, sputtering using Ni as a target was performed under conditions of atmospheric pressure 0.6 Pa, temperature 80 ° C., power 200 W, and
[0126]
(9) Next, the substrate on which the Ni layer was formed was immersed in an electroless copper plating aqueous solution having the following composition to form an electroless copper plating film having a thickness of 0.6 to 3.0 μm on the Ni layer. (See FIG. 8 (a)). In FIG. 8, a layer composed of a Ni layer and an electroless copper plating film is shown as a thin
[Electroless plating aqueous solution]
NiSOFour 0.003 mol / l
Tartaric acid 0.200 mol / l
Copper sulfate 0.030 mol / l
HCHO 0.050 mol / l
NaOH 0.100 mol / l
α, α'-
Polyethylene glycol (PEG) 0.10 g / l
[Electroless plating conditions]
40 minutes at a liquid temperature of 30 ° C
[0127]
(10) Next, a commercially available photosensitive dry film is pasted on the substrate on which the thin
[0128]
(11) Next, the substrate is washed with 50 ° C. water and degreased, washed with 25 ° C. water and further washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions to form a plating resist 3 non-formed portion. Then, an electrolytic
[Electrolytic plating solution]
Sulfuric acid 2.24 mol / l
Copper sulfate 0.26 mol / l
Additive 19.5 ml / l
(Manufactured by Atotech Japan, Kaparaside GL)
[Electrolytic plating conditions]
Current density 1 A / dm2
65 minutes
[0129]
(12) Further, after removing the plating resist 23 with 5% NaOH, the thin film conductor layer under the plating resist 3 is dissolved and removed by etching with a mixed solution of nitric acid, sulfuric acid and hydrogen peroxide. A conductor circuit 5 (including the via hole 7) having a thickness of 18 μm composed of the
[0130]
(13) Next, by repeating the steps (5) to (12) above, an upper interlayer resin insulation layer and a conductor circuit were laminated (see FIGS. 9A to 10A). ). Further, a roughened surface was formed on the outermost conductor circuit using the same method as used in the step (5).
[0131]
(14) Next, an
That is, a film-shaped optical waveguide made of PMMA in which a 45 ° optical
The optical waveguide is attached by applying an adhesive made of a thermosetting resin to a thickness of 10 μm on the adhesive surface of the optical waveguide with the interlayer resin insulation layer, and curing at 60 ° C. for 1 hour after pressure bonding. It went by.
In this embodiment, curing is performed under conditions of 60 ° C./1 hour, but step curing may be performed depending on circumstances. This is because stress is hardly generated by the optical waveguide at the time of pasting.
[0132]
(15) Next, a photosensitizing agent obtained by acrylated 50% of an epoxy group of a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight. 46.67 parts by weight of oligomer (molecular weight: 4000), 15.0 parts by weight of 80% by weight of bisphenol A type epoxy resin (trade name: Epicoat 1001 manufactured by Yuka Shell Co., Ltd.) dissolved in methyl ethyl ketone, imidazole curing agent (Shikoku Kasei Co., Ltd., trade name: 2E4MZ-CN) 1.6 parts by weight, photosensitive monomer bifunctional acrylic monomer (Nippon Kayaku Co., Ltd., trade name: R604) 3.0 parts by weight, also polyvalent acrylic monomer ( Kyoei Chemical Co., Ltd., trade name: DPE6A) 1.5 parts by weight, dispersion antifoaming agent (San Nopco, S-65). Take 1 part by weight in a container, stir and mix to prepare a mixed composition. 2.0 parts by weight of benzophenone (manufactured by Kanto Chemical Co., Inc.) as a photopolymerization initiator for this mixed composition, as a photosensitizer By adding 0.2 parts by weight of Michler's ketone (manufactured by Kanto Chemical Co., Inc.), a solder resist composition having a viscosity adjusted to 2.0 Pa · s at 25 ° C. is prepared, and both surfaces of the substrate on which the
[0133]
(16) Next, a photomask having a thickness of 5 mm on which a pattern of openings for forming solder bumps and openings for optical paths is drawn on one surface of the substrate is brought into close contact with the solder resist layer to be 1000 mJ / cm.2 Were exposed to UV light and developed with DMTG solution to form an opening having a diameter of 200 μm.
Further, the solder resist layer is cured by heat treatment at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours. A solder resist
[0134]
(17) Next, the substrate on which the solder resist
[0135]
(18) Next, a solder paste is printed in the solder
[0136]
C. Manufacture of IC-mounted optical communication devices
First, an IC chip was mounted on an IC chip mounting substrate manufactured through the above step A, and then resin sealing was performed to obtain an IC mounting substrate. .
Next, this IC chip mounting substrate and the multilayer printed wiring board manufactured through the above step B are placed opposite to each other at a predetermined position and reflowed at 200 ° C. to connect the solder bumps of both substrates to each other. The IC mounting optical communication device was manufactured (see FIG. 1).
[0137]
For the IC-mounted optical communication device thus obtained, an optical fiber is attached to the exposed surface of the optical waveguide facing the light receiving element from the multilayer printed wiring board, and the optical waveguide facing the light receiving element is separated from the multilayer printed wiring board. After attaching the detector to the exposed surface of the optical signal, sending the optical signal through the optical fiber, calculating with the IC chip and then detecting the optical signal with the detector, the desired optical signal can be detected, It has been clarified that the IC-mounted optical communication device manufactured in this example has sufficiently satisfactory performance as an optical communication device.
[0138]
【The invention's effect】
As described above, an optical communication device according to the present invention includes an IC chip mounting substrate on which a light receiving element and a light emitting element are mounted at predetermined positions, and a multilayer printed wiring board on which an optical waveguide is formed at predetermined positions. Since it is configured, the connection loss between the mounted optical components is low, and the connection reliability is excellent as an optical communication device.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing an embodiment of an optical communication device of the present invention.
FIG. 2 is a cross-sectional view schematically showing a part of a process of manufacturing an IC chip mounting substrate constituting the optical communication device of the present invention.
FIG. 3 is a cross-sectional view schematically showing a part of a process of manufacturing an IC chip mounting substrate constituting the optical communication device of the present invention.
FIG. 4 is a cross-sectional view schematically showing a part of a process for manufacturing an IC chip mounting substrate constituting the optical communication device of the present invention.
FIG. 5 is a cross-sectional view schematically showing a part of a process of manufacturing an IC chip mounting substrate constituting the optical communication device of the present invention.
FIG. 6 is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board constituting the optical communication device of the present invention.
FIG. 7 is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board constituting the optical communication device of the present invention.
FIG. 8 is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board constituting the optical communication device of the present invention.
FIG. 9 is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board constituting the device for optical communication of the present invention.
FIG. 10 is a cross-sectional view schematically showing part of a process for manufacturing the multilayer printed wiring board constituting the device for optical communication of the present invention.
FIG. 11 is a cross-sectional view schematically showing part of a process for manufacturing the multilayer printed wiring board constituting the device for optical communication of the present invention.
[Explanation of symbols]
100 multilayer printed wiring board
101 substrate
102 Interlayer resin insulation layer
104 Conductor circuit
107 Bahia Hall
109 through hole
111 Optical path aperture
114 Solder resist layer
118 Optical waveguide
119 Mirror for light conversion
120 IC chip mounting substrate
121 substrate
122 Interlayer resin insulation layer
124 conductor circuit
127 via hole
129 Through hole
131 Aperture for optical element
134 Solder resist layer
138 Light receiving element
139 Light Emitting Element
140 IC chip
141, 143 Solder connection
142 Conductive layer
150 Optical communication devices
Claims (3)
前記ICチップ実装用基板の前記多層プリント配線板に対向する側に設けられた、半田バンプ形成用開口及び光学素子用開口を有するソルダレジスト層と、
前記光学素子用開口に半田ペーストを介して夫々実装された受光素子及び発光素子と、
前記半田バンプ形成用開口に形成されたICチップ実装用基板の半田バンプと、
前記多層プリント配線板の前記ICチップ実装用基板に対向する側に形成された多層プリント配線板の半田バンプと、
前記多層プリント配線板の前記ICチップ実装用基板に対向する側に形成され、前記ICチップ実装用基板の半田バンプと前記多層プリント配線板の半田バンプとのセルフアライメント接続により、前記受光素子または前記発光素子との間で光信号を夫々伝達する位置に配置された複数の光導波路と、
を備えることを特徴とする光通信用デバイス。 An optical communication device in which an IC chip mounting substrate and a multilayer printed wiring board are arranged to face each other.
A solder resist layer having the provided on the opposite side of the multilayer printed wiring board, openings for forming solder bumps and the opening for the optical element of the IC chip mounting board,
A light receiving element and a light emitting element respectively mounted on the optical element opening via a solder paste;
A solder bump of the IC chip mounting substrate formed in the opening for forming the solder bump;
Solder bumps of the multilayer printed wiring board formed on the side of the multilayer printed wiring board facing the IC chip mounting substrate;
Wherein formed on the side facing the IC chip mounting board of the multilayer printed wiring board by self-alignment connection between the solder bumps of the solder bumps of the IC chip mounting board multi-layer printed wiring board, the light receiving element or the A plurality of optical waveguides arranged at positions for transmitting optical signals to and from the light emitting elements ,
Optical communication devices, characterized in that it comprises a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001373369A JP3771169B2 (en) | 2000-12-06 | 2001-12-06 | Optical communication device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000371882 | 2000-12-06 | ||
JP2000-371882 | 2000-12-06 | ||
JP2001373369A JP3771169B2 (en) | 2000-12-06 | 2001-12-06 | Optical communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002296435A JP2002296435A (en) | 2002-10-09 |
JP3771169B2 true JP3771169B2 (en) | 2006-04-26 |
Family
ID=26605361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001373369A Expired - Fee Related JP3771169B2 (en) | 2000-12-06 | 2001-12-06 | Optical communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3771169B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1491927B1 (en) | 2002-04-01 | 2013-02-27 | Ibiden Co., Ltd. | Ic chip mounting substrate, and ic chip mounting substrate manufacturing method |
JP4023285B2 (en) | 2002-10-24 | 2007-12-19 | ソニー株式会社 | Optical / electrical wiring mixed hybrid circuit board and manufacturing method thereof, and optical / electrical wiring mixed hybrid circuit module and manufacturing method thereof |
US7070207B2 (en) | 2003-04-22 | 2006-07-04 | Ibiden Co., Ltd. | Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication |
WO2004095093A1 (en) * | 2003-04-23 | 2004-11-04 | Taiyo Ink Mfg. Co., Ltd. | Optical waveguide, optoelectric hybrid substrate, and optoelectric hybrid substrate producing method |
JP4304163B2 (en) | 2005-03-09 | 2009-07-29 | パナソニック株式会社 | Imaging module and manufacturing method thereof |
-
2001
- 2001-12-06 JP JP2001373369A patent/JP3771169B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002296435A (en) | 2002-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7693382B2 (en) | Substrate for mounting IC chip, multilayered printed circuit board, and device for optical communication | |
EP1491927B1 (en) | Ic chip mounting substrate, and ic chip mounting substrate manufacturing method | |
JP4036644B2 (en) | IC chip mounting substrate, IC chip mounting substrate manufacturing method, and optical communication device | |
JP2003110245A (en) | Substrate for packaging optic element and manufacturing method thereof, and optic element | |
JP4540275B2 (en) | IC chip mounting substrate and manufacturing method of IC chip mounting substrate | |
JP3801921B2 (en) | Optical communication device and method for manufacturing optical communication device | |
JP4097425B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP4056315B2 (en) | Optical communication device and method for manufacturing optical communication device | |
JP5092191B2 (en) | IC chip mounting substrate | |
JP4831901B2 (en) | Multilayer printed wiring board | |
JP4703067B2 (en) | IC chip mounting substrate manufacturing method | |
JP2002289911A (en) | Device for optical communication | |
JP4789381B2 (en) | Multilayer printed circuit board | |
JP3771169B2 (en) | Optical communication device | |
JP2002236228A (en) | Multilayer printed circuit board | |
JP3992553B2 (en) | Optical communication device and method for manufacturing optical communication device | |
JP4014464B2 (en) | Optical communication device and method for manufacturing optical communication device | |
JP4393463B2 (en) | Optical communication device | |
JP2002270860A (en) | Board for mounting ic chip | |
JP4827809B2 (en) | IC chip mounting board | |
JP4522079B2 (en) | IC chip mounting substrate | |
JP4605955B2 (en) | IC chip mounting substrate | |
JP4627942B2 (en) | IC chip mounting substrate manufacturing method | |
JP4149481B2 (en) | Multilayer printed wiring board and method for producing multilayer printed wiring board | |
JP2003110121A (en) | Method for manufacturing substrate for mounting optical element and substrate for mounting optical element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |