JP2002296435A - Device for optical communication - Google Patents

Device for optical communication

Info

Publication number
JP2002296435A
JP2002296435A JP2001373369A JP2001373369A JP2002296435A JP 2002296435 A JP2002296435 A JP 2002296435A JP 2001373369 A JP2001373369 A JP 2001373369A JP 2001373369 A JP2001373369 A JP 2001373369A JP 2002296435 A JP2002296435 A JP 2002296435A
Authority
JP
Japan
Prior art keywords
resin
substrate
optical
layer
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001373369A
Other languages
Japanese (ja)
Other versions
JP3771169B2 (en
Inventor
Motoo Asai
元雄 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001373369A priority Critical patent/JP3771169B2/en
Publication of JP2002296435A publication Critical patent/JP2002296435A/en
Application granted granted Critical
Publication of JP3771169B2 publication Critical patent/JP3771169B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a device for optical communication which has low connection loss between mounted optical components and has excellent connection reliability. SOLUTION: In the device for optical communication consisting of a substrate for mounting an integrated circuit chip and a multilayer printed circuit board, a light receiving element and a light emitting element are mounted at the side of the board for mounting the integrated circuit chip opposed to the multilayer printed circuit board so that the light receiving part and the light emitting part are exposed, respectively. An optical waveguide is formed at the side of the multilayer printed circuit board opposed to the substrate for mounting the integrated circuit chip. An optical signal is transmitted through the optical waveguide and the light receiving element or the light emitting element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光通信用デバイス
に関する。
[0001] The present invention relates to a device for optical communication.

【0002】近年、通信分野を中心として光ファイバに
注目が集まっている。特にIT(情報技術)分野におい
ては、高速インターネット網の整備に、光ファイバを用
いた通信技術が必要となる。光ファイバは、低損失、
高帯域、細径・軽量、無誘導、省資源等の特徴
を有しており、この特徴を有する光ファイバを用いた通
信システムでは、従来のメタリックケーブルを用いた通
信システムに比べ、中継器数を大幅に削減することがで
き、建設、保守が容易になり、通信システムの経済化、
高信頼性化を図ることができる。
In recent years, attention has been focused on optical fibers mainly in the field of communications. In particular, in the field of IT (information technology), communication technology using optical fibers is required for maintenance of a high-speed Internet network. Optical fiber has low loss,
It has features such as high bandwidth, small diameter and light weight, no induction, and resource saving.A communication system using optical fibers with this feature has a higher number of repeaters than a communication system using a conventional metallic cable. Can be greatly reduced, construction and maintenance become easier, economical communication system,
High reliability can be achieved.

【0003】また、光ファイバは、一つの波長の光だけ
でなく、多くの異なる波長の光を1本の光ファイバで同
時に多重伝送することができるため、多様な用途に対応
可能な大容量の伝送路を実現することができ、映像サー
ビス等にも対応することができる。
In addition, since an optical fiber can simultaneously multiplex not only light of one wavelength but also light of many different wavelengths through one optical fiber, a large-capacity optical fiber can be used for various applications. A transmission path can be realized, and it is possible to support video services and the like.

【0004】そこで、このようなインターネット等のネ
ットワーク通信においては、光ファイバを用いた光通信
を、基幹網の通信のみならず、基幹網と端末機器(パソ
コン、モバイル、ゲーム等)との通信や、端末機器同士
の通信にも用いることが提案されている。このように基
幹網と端末機器との通信等に光通信を用いる場合、端末
機器に光通信用デバイスを取り付ける必要があり、光通
信用デバイスとしては、基板に光信号を伝送する光導波
路、光信号を処理する受光素子や発光素子等の光学部品
を備えたものが提案されている。
[0004] In such network communication such as the Internet, optical communication using an optical fiber is used not only for communication on the backbone network but also for communication between the backbone network and terminal equipment (PC, mobile, game, etc.). It has also been proposed to use it for communication between terminal devices. In the case where optical communication is used for communication between the backbone network and the terminal equipment, it is necessary to attach an optical communication device to the terminal equipment. The optical communication device includes an optical waveguide for transmitting an optical signal to a substrate, an optical waveguide, and the like. There has been proposed one provided with optical components such as a light receiving element and a light emitting element for processing a signal.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
光通信用デバイスは、接続信頼性の点で充分に満足のい
くものではなかった。これは、接続信頼性に優れる光通
信を達成するための要因、即ち、光学部品間の接続(例
えば、光ファイバと光導波路との接続や、光導波路と受
光素子や発光素子との接続)における低接続損失の確保
を充分に行うことができなかったためであると考えられ
る。
However, the conventional optical communication device has not been sufficiently satisfactory in connection reliability. This is a factor for achieving optical communication with excellent connection reliability, that is, in connection between optical components (for example, connection between an optical fiber and an optical waveguide or connection between an optical waveguide and a light receiving element or a light emitting element). This is considered to be because the low connection loss could not be sufficiently ensured.

【0006】[0006]

【課題を解決するための手段】そこで、本発明者らは、
光学部品間の接続における低接続損失の確保を行うため
に鋭意検討した結果、基板上および/または基板内に光
学部品を実装する際に、各光学部品を所定の位置に実装
する、即ち、各光学部品の位置ズレをなくすことにより
低接続損失を確保することができることに想到し、下記
の構成からなる本発明の光通信用デバイスを完成させ
た。
Means for Solving the Problems Accordingly, the present inventors have:
As a result of intensive studies to ensure a low connection loss in the connection between the optical components, when mounting the optical components on the substrate and / or in the substrate, each optical component is mounted at a predetermined position, By conceiving that a low connection loss can be ensured by eliminating the displacement of the optical components, the optical communication device of the present invention having the following configuration has been completed.

【0007】即ち、本発明の光通信用デバイスは、IC
チップ実装用基板と多層プリント配線板とからなる光通
信用デバイスであって、上記ICチップ実装用基板に
は、上記多層プリント配線板と対向する側に、受光部お
よび発光部がそれぞれ露出するように、受光素子および
発光素子が実装され、上記多層プリント配線板には、上
記ICチップ実装用基板と対向する側に光導波路が形成
され、上記光導波路と、上記受光素子または上記発光素
子とを介して光信号を伝達することができるように構成
されていることを特徴とする。
That is, the optical communication device of the present invention comprises an IC
An optical communication device comprising a chip mounting board and a multilayer printed wiring board, wherein the IC chip mounting board has a light receiving portion and a light emitting portion exposed on a side facing the multilayer printed wiring board. A light receiving element and a light emitting element are mounted on the multilayer printed wiring board, and an optical waveguide is formed on the side facing the IC chip mounting substrate, and the optical waveguide and the light receiving element or the light emitting element are It is characterized in that it is configured to be able to transmit an optical signal through the optical disc.

【0008】また、本発明の光通信用デバイスにおい
て、上記ICチップ実装用基板は、基板上に導体回路と
層間樹脂絶縁層とが積層形成され、上記基板を挟んだ導
体回路同士がスルーホールにより接続され、上記層間樹
脂絶縁層を挟んだ導体回路同士がバイアホールにより接
続されていることが望ましく、上記多層プリント配線板
は、基板上に導体回路と層間樹脂絶縁層とが積層形成さ
れ、上記基板を挟んだ導体回路同士がスルーホールによ
り接続され、上記層間樹脂絶縁層を挟んだ導体回路同士
がバイアホールにより接続されていることが望ましい。
また、本発明の光通信用デバイスにおいて、上記ICチ
ップ実装用基板と上記多層プリント配線板とは、電気信
号を伝達するために半田バンプが形成されていることが
望ましい。
In the optical communication device according to the present invention, the substrate for mounting an IC chip is formed by laminating a conductor circuit and an interlayer resin insulating layer on the substrate, and the conductor circuits sandwiching the substrate are formed by through holes. Preferably, the conductor circuits connected to each other with the interlayer resin insulation layer interposed therebetween are connected by via holes, and the multilayer printed wiring board is formed by laminating a conductor circuit and an interlayer resin insulation layer on a substrate, It is desirable that the conductor circuits sandwiching the substrate be connected by through holes, and the conductor circuits sandwiching the interlayer resin insulation layer be connected by via holes.
In the optical communication device according to the present invention, it is preferable that the IC chip mounting substrate and the multilayer printed wiring board have solder bumps formed thereon for transmitting electric signals.

【0009】[0009]

【発明の実施の形態】以下、本発明の光通信用デバイス
について説明する。本発明の光通信用デバイスは、IC
チップ実装用基板と多層プリント配線板とからなる光通
信用デバイスであって、上記ICチップ実装用基板に
は、上記多層プリント配線板と対向する側に、受光部お
よび発光部がそれぞれ露出するように、受光素子および
発光素子が実装され、上記多層プリント配線板には、上
記ICチップ実装用基板と対向する側に光導波路が形成
され、上記光導波路と、上記受光素子または上記発光素
子とを介して光信号を伝達することができるように構成
されていることを特徴とする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an optical communication device according to the present invention will be described. The optical communication device according to the present invention comprises an IC
An optical communication device comprising a chip mounting board and a multilayer printed wiring board, wherein the IC chip mounting board has a light receiving portion and a light emitting portion exposed on a side facing the multilayer printed wiring board. A light receiving element and a light emitting element are mounted on the multilayer printed wiring board, and an optical waveguide is formed on the side facing the IC chip mounting substrate, and the optical waveguide and the light receiving element or the light emitting element are It is characterized in that it is configured to be able to transmit an optical signal through the optical disc.

【0010】本発明の光通信用デバイスは、所定の位置
に受光素子および発光素子が実装されたICチップ実装
用基板と、所定の位置に光導波路が形成された多層プリ
ント配線板とから構成されているため、実装した光学部
品間の接続損失が低く、光通信用デバイスとして接続信
頼性に優れる。
An optical communication device according to the present invention comprises an IC chip mounting substrate having a light receiving element and a light emitting element mounted at predetermined positions, and a multilayer printed wiring board having an optical waveguide formed at a predetermined position. Therefore, the connection loss between the mounted optical components is low, and the connection reliability is excellent as an optical communication device.

【0011】また、本発明の光通信用デバイスにおい
て、上記ICチップ実装用基板と上記多層プリント配線
板とが半田バンプを介して接続されてなる場合には、半
田が有するセルフアライメント作用により両者をより確
実に所定の位置に配置することができる。なお、セルフ
アライメント作用とは、ソルダーレジスト層が半田をは
じくため、リフロー処理時に半田が自己の有する流動性
により半田バンプ形成用開口の中央付近により安定な形
状で存在しようとする作用をいう。このセルフアライメ
ント作用を利用した場合、上記半田バンプを介して、上
記多層プリント配線板上に、上記ICチップ実装用基板
を接続する際に、リフロー前には両者に位置ズレが発生
していたとしても、リフロー時に上記ICチップ実装用
基板が移動し、該ICチップ実装用基板を上記多層プリ
ント配線板上の正確な位置に取り付けることができる。
従って、上記ICチップ実装用基板と上記多層プリント
配線板とのそれぞれに、受光素子や発光素子、光導波路
等の光学部品を正確な位置に取り付けておけば、半田バ
ンプを介して上記多層プリント配線板上に、上記ICチ
ップ実装用基板を接続することにより接続信頼性に優れ
る光通信用デバイスを製造することができる。
In the optical communication device of the present invention, when the substrate for mounting an IC chip and the multilayer printed wiring board are connected via solder bumps, the two are connected by a self-alignment action of the solder. It can be more reliably arranged at a predetermined position. Note that the self-alignment action refers to an action in which the solder resist layer repels the solder so that the solder tends to exist in a more stable shape near the center of the solder bump forming opening due to its own fluidity during the reflow process. When this self-alignment action is used, when connecting the IC chip mounting substrate to the multilayer printed wiring board via the solder bumps, it is assumed that a positional shift has occurred between the two before the reflow. Also, at the time of reflow, the IC chip mounting substrate moves, and the IC chip mounting substrate can be mounted at an accurate position on the multilayer printed wiring board.
Therefore, if optical components such as a light receiving element, a light emitting element, and an optical waveguide are mounted at precise positions on the IC chip mounting substrate and the multilayer printed wiring board, respectively, the multilayer printed wiring is formed via solder bumps. By connecting the substrate for mounting an IC chip on a board, an optical communication device having excellent connection reliability can be manufactured.

【0012】上記光通信用デバイスを構成するICチッ
プ実装用基板は、上記多層プリント配線板と対向する側
に、受光部および発光部がそれぞれ露出するように、受
光素子および発光素子が実装されている。上記受光素子
としては、例えば、PD(フォトダイオード)、APD
(アバランシェフォトダイオード)等が挙げられる。こ
れらは、上記光通信用デバイスの構成や、要求特性等を
考慮して適宜使い分ければよい。上記受光素子の材料と
しては、Si、Ge、InGaAs等が挙げられる。こ
れらのなかでは、受光感度に優れる点からInGaAs
が望ましい。
A light receiving element and a light emitting element are mounted on an IC chip mounting substrate constituting the optical communication device on a side facing the multilayer printed wiring board so that the light receiving section and the light emitting section are exposed. I have. As the light receiving element, for example, PD (photodiode), APD
(Avalanche photodiode). These may be appropriately used in consideration of the configuration of the optical communication device, required characteristics, and the like. Examples of the material for the light receiving element include Si, Ge, and InGaAs. Among them, InGaAs is preferred because of its excellent light receiving sensitivity.
Is desirable.

【0013】上記発光素子としては、例えば、LD(半
導体レーザ)、DFB−LD(分布帰還型−半導体レー
ザ)、LED(発光ダイオード)等が挙げられる。これ
らは、上記光通信用デバイスの構成や要求特性等を考慮
して適宜使い分ければよい。
Examples of the light emitting element include an LD (semiconductor laser), a DFB-LD (distributed feedback semiconductor laser), and an LED (light emitting diode). These may be appropriately used in consideration of the configuration, required characteristics, and the like of the optical communication device.

【0014】上記発光素子の材料としては、ガリウム、
砒素およびリンの化合物(GaAsP)、ガリウム、ア
ルミニウムおよび砒素の化合物(GaAlAs)、ガリ
ウムおよび砒素の化合物(GaAs)、インジウム、ガ
リウムおよび砒素の化合物(InGaAs)、インジウ
ム、ガリウム、砒素およびリンの化合物(InGaAs
P)等が挙げられる。これらは、通信波長を考慮して使
い分ければよく、例えば、通信波長が0.85μm帯の
場合にはGaAlAsを使用することができ、通信波長
が1.3μm帯や1.55μm帯の場合には、InGa
AsやInGaAsPを使用することができる。また、
上記ICチップ実装用基板は、電気信号を伝達するため
の半田バンプが形成されていることが望ましい。これに
より、外部電子部品との間で電気信号の伝送を行うこと
ができるからである。
As a material of the light emitting device, gallium,
Arsenic and phosphorus compounds (GaAsP), gallium, aluminum and arsenic compounds (GaAlAs), gallium and arsenic compounds (GaAs), indium, gallium and arsenic compounds (InGaAs), indium, gallium, arsenic and phosphorus compounds ( InGaAs
P) and the like. These may be used properly in consideration of the communication wavelength. For example, when the communication wavelength is in the 0.85 μm band, GaAlAs can be used, and when the communication wavelength is in the 1.3 μm band or 1.55 μm band. Is InGa
As or InGaAsP can be used. Also,
It is preferable that the IC chip mounting substrate is formed with solder bumps for transmitting electric signals. Thereby, electric signals can be transmitted to and from the external electronic component.

【0015】また、上記光通信用デバイスを構成する多
層プリント配線板は、上記ICチップ実装用基板と対向
する側に光導波路が形成されている。従って、光導波路
を介して光信号の伝送を行うことができる。
In the multilayer printed wiring board constituting the optical communication device, an optical waveguide is formed on the side facing the IC chip mounting substrate. Therefore, transmission of an optical signal can be performed via the optical waveguide.

【0016】上記光導波路の材料としては、例えば、石
英ガラス、化合物半導体、ポリマー材料等が挙げられ
る。これらのなかでは、加工性に優れるとともに、多層
プリント配線板の層間樹脂絶縁層との密着性に優れ、低
コストである点からポリマーが望ましい。
Examples of the material of the optical waveguide include quartz glass, a compound semiconductor, and a polymer material. Among these, polymers are desirable because they are excellent in workability, have excellent adhesion to the interlayer resin insulating layer of the multilayer printed wiring board, and are low in cost.

【0017】上記ポリマー材料としては、従来公知のも
のを用いることができ、具体的には、例えば、PMMA
(ポリメチルメタクリレート)、重水素化PMMA、重
水素フッ素化PMMA等のアクリル樹脂;フッ素化ポリ
イミド等のポリイミド樹脂;エポキシ樹脂;UV硬化性
エポキシ樹脂;重水素化シリコーン樹脂等のシリコーン
樹脂;ベンゾシクロブテンから製造されるポリマー等が
挙げられる。
As the polymer material, conventionally known materials can be used. Specifically, for example, PMMA
(Polymethyl methacrylate), acrylic resin such as deuterated PMMA, deuterated fluorinated PMMA, etc .; polyimide resin such as fluorinated polyimide; epoxy resin; UV-curable epoxy resin; silicone resin such as deuterated silicone resin; And polymers produced from butene.

【0018】また、上記光導波路の厚さは5〜50μm
が望ましく、その幅は1〜50μmが望ましい。上記多
層プリント配線板において、ICチップ実装用基板の受
光素子に対向する位置に形成された光導波路と、ICチ
ップ実装用基板の発光素子に対向する位置に形成された
光導波路とは同一の材料からなるものであることが望ま
しい。また、上記光導波路には、光路変換ミラーが形成
されていることが望ましい。光路変換ミラーを形成する
ことにより、光路を所望の角度に変更することが可能だ
からである。上記光路変換ミラーの形成は、後述するよ
うに、例えば、光導波路の一端を研削することにより行
うことができる。また、上記多層プリント配線板は、電
気信号を伝達するための半田バンプが形成されているこ
とが望ましい。これにより、外部電子部品との間で電気
信号の伝送を行うことができるからである。
The optical waveguide has a thickness of 5 to 50 μm.
And its width is preferably 1 to 50 μm. In the multilayer printed wiring board, the optical waveguide formed at a position facing the light receiving element of the IC chip mounting substrate and the optical waveguide formed at a position facing the light emitting element of the IC chip mounting substrate are made of the same material. Desirably, it consists of Preferably, an optical path conversion mirror is formed in the optical waveguide. This is because the optical path can be changed to a desired angle by forming the optical path conversion mirror. The formation of the optical path conversion mirror can be performed, for example, by grinding one end of the optical waveguide, as described later. It is preferable that the multilayer printed wiring board has solder bumps for transmitting electric signals. Thereby, electric signals can be transmitted to and from the external electronic component.

【0019】また、本発明の光通信用デバイスにおい
て、上記ICチップ実装用基板と多層プリント配線板と
は、上記受光素子および上記発光素子と上記光導波路と
が対向するように配置され、上記受光素子または上記発
光素子と上記光導波路とを介して光信号を伝達すること
ができるように構成されている。
In the optical communication device of the present invention, the substrate for mounting an IC chip and the multilayer printed wiring board are arranged so that the light receiving element, the light emitting element, and the optical waveguide face each other, and The optical signal is transmitted through the element or the light emitting element and the optical waveguide.

【0020】具体的には、例えば、両者を半田バンプを
介して接続することにより、上記受光素子および上記発
光素子と上記光導波路とが対向する所定の位置に配置す
ることができる。半田のセルフアライメント作用を利用
することができるからである。
Specifically, for example, by connecting the two via solder bumps, the light receiving element and the light emitting element can be arranged at a predetermined position facing the optical waveguide. This is because the self-alignment action of the solder can be used.

【0021】以下、上記した構成からなる光通信用デバ
イスの実施形態の一例について、図面を参照しながら説
明する。図1は、本発明の光通信用デバイスの一実施形
態を模式的に示す断面図である。なお、図1には、IC
チップが実装された状態の光通信用デバイスを示す。
Hereinafter, an example of an embodiment of the optical communication device having the above configuration will be described with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing one embodiment of the optical communication device of the present invention. FIG. 1 shows an IC
2 shows an optical communication device with a chip mounted.

【0022】図1に示すように、光通信用デバイス15
0は、ICチップ140を実装したICチップ実装用基
板120と多層プリント配線板100とから構成され、
ICチップ実装用基板120と多層プリント配線板10
0とは、半田接続部141を介して電気的に接続されて
いる。
As shown in FIG. 1, the optical communication device 15
0 is composed of an IC chip mounting substrate 120 on which an IC chip 140 is mounted and a multilayer printed wiring board 100;
IC chip mounting substrate 120 and multilayer printed wiring board 10
0 is electrically connected via the solder connection portion 141.

【0023】ICチップ用実装基板120は、基板12
1の両面に導体回路124(124a、124b)と層
間樹脂絶縁層122とが積層形成され、基板121を挟
んだ導体回路同士、および、層間樹脂絶縁層122を挟
んだ導体回路同士は、それぞれ、スルーホール129
(129a、129b)およびバイアホール127(1
27a、127b、127c、127d)により電気的
に接続されている。また、ICチップ用実装基板120
の最外層には、半田バンプを備えたソルダーレジスト層
134が形成されており、加えて、多層プリント配線板
100と対向する側の最外層は、受光部138aおよび
発光部139aがそれぞれ露出するように、受光素子1
38および発光素子139を備えている。
The IC chip mounting substrate 120 is a substrate 12
The conductor circuits 124 (124 a, 124 b) and the interlayer resin insulation layer 122 are formed on both surfaces of the substrate 1, and the conductor circuits sandwiching the substrate 121 and the conductor circuits sandwiching the interlayer resin insulation layer 122 are respectively Through hole 129
(129a, 129b) and via hole 127 (1
27a, 127b, 127c, and 127d). Also, the mounting substrate 120 for the IC chip
A solder resist layer 134 having solder bumps is formed on the outermost layer, and the outermost layer on the side facing the multilayer printed wiring board 100 is such that the light receiving section 138a and the light emitting section 139a are exposed. And light receiving element 1
38 and a light emitting element 139.

【0024】多層プリント配線板100は、基板101
の両面に導体回路104と層間樹脂絶縁層102とが積
層形成され、基板101を挟んだ導体回路同士、およ
び、層間樹脂絶縁層102を挟んだ導体回路同士は、そ
れぞれ、スルーホール109およびバイアホール107
により電気的に接続されている。また、多層プリント配
線板100のICチップ用実装基板120と対向する側
の最外層には、光路用開口111と半田バンプとを備え
たソルダーレジスト層114が形成されるとともに、光
路用開口111(111a、111b)直下に光変換ミ
ラー119(119a、119b)を備えた光導波路1
18(118a、118b)が形成されている。
The multilayer printed wiring board 100 includes a substrate 101
A conductor circuit 104 and an interlayer resin insulation layer 102 are laminated on both surfaces of the substrate, and the conductor circuits sandwiching the substrate 101 and the conductor circuits sandwiching the interlayer resin insulation layer 102 have through holes 109 and via holes, respectively. 107
Are electrically connected to each other. In addition, a solder resist layer 114 having an optical path opening 111 and a solder bump is formed in the outermost layer on the side of the multilayer printed wiring board 100 facing the IC chip mounting substrate 120, and the optical path opening 111 ( 111a, 111b) Optical waveguide 1 provided with optical conversion mirror 119 (119a, 119b) immediately below
18 (118a, 118b) are formed.

【0025】このような構成からなる光通信用デバイス
150では、光ファイバ(図示せず)を介して外部から
送られてきた光信号が、光導波路118aに導入され、
光路変換ミラー119aおよび光路用開口111aを介
して受光素子138(受光部138a)に送られた後、
受光素子138で電気信号に変換され、さらに、導電層
142a−導体回路124a−バイアホール127a−
スルーホール129a−バイアホール127b−半田接
続部143aを介してICチップ140に送られること
となる。
In the optical communication device 150 having such a configuration, an optical signal sent from the outside via an optical fiber (not shown) is introduced into the optical waveguide 118a.
After being sent to the light receiving element 138 (light receiving section 138a) via the optical path conversion mirror 119a and the optical path opening 111a,
The light receiving element 138 converts the electric signal into an electric signal.
It is sent to the IC chip 140 via the through hole 129a, the via hole 127b, and the solder connection part 143a.

【0026】また、ICチップ140から送り出された
電気信号は、半田接続部143b−バイアホール127
c−スルーホール129b−バイアホール127d−導
体回路124b−導電層142bを介して発光素子13
9に送られた後、発光素子139で光信号に変換され、
この光信号が発光素子139(発光部139a)から光
路用開口111bおよび光変換ミラー119b介して光
導波路118bに導入され、さらに、光ファイバ(図示
せず)を介して光信号として外部に送りだされることと
なる。
The electric signal sent from the IC chip 140 is supplied to the solder connection portion 143 b and the via hole 127.
c-through hole 129b-via hole 127d-conductor circuit 124b-light emitting element 13 via conductive layer 142b
9, is converted to an optical signal by the light emitting element 139,
This optical signal is introduced from the light emitting element 139 (light emitting portion 139a) into the optical waveguide 118b via the optical path opening 111b and the optical conversion mirror 119b, and further sent out as an optical signal via an optical fiber (not shown). Will be done.

【0027】本発明の光通信用デバイスでは、ICチッ
プ実装用基板内、即ち、ICチップに近い位置で、光/
電気信号変換を行うため、電気信号の伝送距離が短く、
より高速通信に対応することができる。また、ICチッ
プから送り出された電気信号は、上述したように光信号
に変換された後、光ファイバを介して外部に送りだされ
るだけでなく、半田バンプを介して多層プリント配線板
に送られ、該多層プリント配線板の導体回路(バイアホ
ール、スルーホールを含む)を介して、多層プリント配
線板に実装された他のICチップ等の電子部品に送られ
ることとなる。
In the optical communication device according to the present invention, the optical / optical communication is performed within the IC chip mounting substrate, that is, at a position close to the IC chip.
The transmission distance of the electric signal is short because it performs electric signal conversion,
Higher speed communication can be supported. Further, the electric signal sent from the IC chip is converted into an optical signal as described above, and then sent not only to the outside via an optical fiber but also to a multilayer printed wiring board via a solder bump. Then, it is sent to another electronic component such as an IC chip mounted on the multilayer printed wiring board via a conductor circuit (including a via hole and a through hole) of the multilayer printed wiring board.

【0028】次に、本発明の光通信用デバイスを製造す
る方法について説明する。上記光通信用デバイスは、例
えば、、ICチップ実装用基板と多層プリント配線板と
を別々に製造した後、ICチップ実装用基板の受光素子
および発光素子と、多層プリント配線板の導体回路とが
対向するように両者を配置し、さらに、リフロー処理に
より、両者の位置を調整しながら半田バンプ同士を接続
し、半田接続部を形成することにより製造する。従っ
て、ここでは、まず、ICチップ実装用基板の製造方法
と、多層プリント配線板の製造方法とを別々に説明し、
その後、両者を接続する方法について説明することとす
る。
Next, a method for manufacturing the optical communication device of the present invention will be described. In the optical communication device, for example, after separately manufacturing an IC chip mounting board and a multilayer printed wiring board, the light receiving element and the light emitting element of the IC chip mounting board and the conductor circuit of the multilayer printed wiring board are separated. Both are arranged so as to face each other, and further, the solder bumps are connected to each other while adjusting the positions of both by reflow processing to form a solder connection portion. Therefore, here, first, a method for manufacturing an IC chip mounting substrate and a method for manufacturing a multilayer printed wiring board will be separately described.
After that, a method of connecting both will be described.

【0029】まず、ICチップ実装用基板の製造方法に
ついて説明する。 (1)絶縁性基板を出発材料とし、まず、該絶縁性基板
上に導体回路を形成する。上記絶縁性基板としては、例
えば、ガラスエポキシ基板、ポリエステル基板、ポリイ
ミド基板、ビスマレイミド−トリアジン(BT)樹脂基
板、熱硬化性ポリフェニレンエーテル基板、銅張積層
板、RCC基板等が挙げられる。また、窒化アルミニウ
ム基板等のセラミック基板や、シリコン基板を用いても
よい。上記導体回路は、例えば、上記絶縁性基板の表面
に無電解めっき処理等によりベタの導体層を形成した
後、エッチング処理を施すことにより形成することがで
きる。また、銅張積層板やRCC基板にエッチング処理
を施すことにより形成してもよい。
First, a method of manufacturing an IC chip mounting substrate will be described. (1) Using an insulating substrate as a starting material, first, a conductor circuit is formed on the insulating substrate. Examples of the insulating substrate include a glass epoxy substrate, a polyester substrate, a polyimide substrate, a bismaleimide-triazine (BT) resin substrate, a thermosetting polyphenylene ether substrate, a copper-clad laminate, and an RCC substrate. Further, a ceramic substrate such as an aluminum nitride substrate or a silicon substrate may be used. The conductor circuit can be formed, for example, by forming a solid conductor layer on the surface of the insulating substrate by electroless plating or the like and then performing an etching process. Further, it may be formed by performing an etching process on a copper-clad laminate or an RCC substrate.

【0030】また、上記絶縁性基板を挟んだ導体回路間
の接続をスルーホールにより行う場合には、例えば、上
記絶縁性基板にドリルやレーザ等を用いて貫通孔を形成
した後、無電解めっき処理等を施すことによりスルーホ
ールを形成しておく。なお、上記貫通孔の直径は、通
常、100〜300μmである。また、スルーホールを
形成した場合には、該スルーホール内に樹脂充填材を充
填することが望ましい。
In the case where the connection between the conductor circuits sandwiching the insulating substrate is made by through holes, for example, a through hole is formed in the insulating substrate by using a drill or a laser, and then the electroless plating is performed. Through-holes are formed by performing processing or the like. In addition, the diameter of the said through-hole is 100-300 micrometers normally. When a through hole is formed, it is desirable to fill the through hole with a resin filler.

【0031】(2)次に、必要に応じて、導体回路の表
面に粗化形成処理を施す。上記粗化形成処理としては、
例えば、黒化(酸化)−還元処理、第二銅錯体と有機酸
塩とを含むエッチング液等を用いたエッチング処理、C
u−Ni−P針状合金めっきによる処理等を挙げること
ができる。ここで、粗化面を形成した場合、該粗化面の
平均粗度は、通常、0.1〜5μmが望ましく、導体回
路と層間樹脂絶縁層との密着性、導体回路の電気信号伝
送能に対する影響等を考慮すると2〜4μmがより望ま
しい。なお、この粗化形成処理は、スルーホール内に樹
脂充填材を充填する前に行い、スルーホールの壁面にも
粗化面を形成してもよい。スルーホールと樹脂充填材と
の密着性が向上するからである。
(2) Next, if necessary, the surface of the conductor circuit is subjected to a roughening process. As the roughening forming process,
For example, a blackening (oxidation) -reduction treatment, an etching treatment using an etching solution containing a cupric complex and an organic acid salt, and the like;
A treatment by u-Ni-P needle-like alloy plating can be exemplified. Here, when the roughened surface is formed, the average roughness of the roughened surface is usually desirably 0.1 to 5 μm, and the adhesion between the conductive circuit and the interlayer resin insulating layer, the electric signal transmission performance of the conductive circuit The thickness is more preferably 2 to 4 μm in consideration of the effect on The roughening process may be performed before filling the through-hole with the resin filler, and a roughened surface may be formed on the wall surface of the through-hole. This is because the adhesion between the through hole and the resin filler is improved.

【0032】(3)次に、導体回路を形成した基板上
に、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部が
アクリル化された樹脂や、これらと熱可塑性樹脂と含む
樹脂複合体からなる未硬化の樹脂層を形成するか、また
は、熱可塑性樹脂からなる樹脂層を形成する。上記未硬
化の樹脂層は、未硬化の樹脂をロールコーター、カーテ
ンコーター等により塗布したり、未硬化(半硬化)の樹
脂フィルムを熱圧着したりすることにより形成すること
ができる。また、上記熱可塑性樹脂からなる樹脂層は、
フィルム上に成形した樹脂成形体を熱圧着することによ
り形成することができる。
(3) Next, a thermosetting resin, a photosensitive resin, a resin in which a part of the thermosetting resin is acrylated, or a resin containing these and a thermoplastic resin is formed on the substrate on which the conductive circuit is formed. An uncured resin layer made of a composite is formed, or a resin layer made of a thermoplastic resin is formed. The uncured resin layer can be formed by applying the uncured resin with a roll coater, a curtain coater, or the like, or by thermocompression bonding an uncured (semi-cured) resin film. Further, the resin layer made of the thermoplastic resin,
It can be formed by thermocompression bonding a resin molded body molded on a film.

【0033】これらのなかでは、未硬化(半硬化)の樹
脂フィルムを熱圧着する方法が望ましく、樹脂フィルム
の圧着は、例えば、真空ラミネータ等を用いて行うこと
ができる。また、圧着条件は特に限定されず、樹脂フィ
ルムの組成等を考慮して適宜選択すればよいが、通常
は、圧力0.25〜1.0MPa、温度40〜70℃、
真空度13〜1300Pa、時間10〜120秒程度の
条件で行うことが望ましい。
Of these, the method of thermocompression bonding of an uncured (semi-cured) resin film is desirable, and the compression of the resin film can be performed using, for example, a vacuum laminator. The pressure-bonding conditions are not particularly limited, and may be appropriately selected in consideration of the composition of the resin film and the like. Usually, the pressure is 0.25 to 1.0 MPa, the temperature is 40 to 70 ° C,
It is desirable to perform the process under the conditions of a degree of vacuum of 13 to 1300 Pa and a time of about 10 to 120 seconds.

【0034】上記熱硬化性樹脂としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエス
テル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹
脂、ポリフェニレンエーテル樹脂、ポリフェニレン樹
脂、フッ素樹脂等が挙げられる。上記エポキシ樹脂の具
体例としては、例えば、フェノールノボラック型、クレ
ゾールノボラック型等のノボラック型エポキシ樹脂や、
ジシクロペンタジエン変成した脂環式エポキシ樹脂等が
挙げられる。
Examples of the thermosetting resin include an epoxy resin, a phenol resin, a polyimide resin, a polyester resin, a bismaleimide resin, a polyolefin resin, a polyphenylene ether resin, a polyphenylene resin, and a fluororesin. Specific examples of the epoxy resin, for example, phenol novolak type, novolak type epoxy resin such as cresol novolak type,
An alicyclic epoxy resin modified with dicyclopentadiene is exemplified.

【0035】上記感光性樹脂としては、例えば、アクリ
ル樹脂等が挙げられる。また、上記熱硬化性樹脂の一部
をアクリル化した樹脂としては、例えば、上記した熱硬
化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをア
クリル化反応させたもの等が挙げられる。
The photosensitive resin includes, for example, an acrylic resin. Examples of the resin obtained by partially acrylifying the thermosetting resin include those obtained by subjecting the thermosetting group of the thermosetting resin to methacrylic acid or acrylic acid to undergo an acrylation reaction.

【0036】上記熱可塑性樹脂としては、例えば、フェ
ノキシ樹脂、ポリエーテルスルフォン(PES)、ポリ
スルフォン(PSF)、ポリフェニレンスルフォン(P
PS)ポリフェニレンサルファイド(PPES)、ポリ
フェニレンエーテル(PPE)ポリエーテルイミド(P
I)等が挙げられる。
Examples of the thermoplastic resin include phenoxy resin, polyether sulfone (PES), polysulfone (PSF), and polyphenylene sulfone (P
PS) polyphenylene sulfide (PPES), polyphenylene ether (PPE) polyetherimide (P
I) and the like.

【0037】また、上記樹脂複合体としては、熱硬化性
樹脂や感光性樹脂(熱硬化性樹脂の一部をアクリル化し
た樹脂も含む)と熱可塑性樹脂とを含むものであれば特
に限定されず、熱硬化性樹脂と熱可塑性樹脂との具体的
な組み合わせとしては、例えばフェノール樹脂/ポリエ
ーテルスルフォン、ポリイミド樹脂/ポリスルフォン、
エポキシ樹脂/ポリエーテルスルフォン、エポキシ樹脂
/フェノキシ樹脂等が挙げられる。また、感光性樹脂と
熱可塑性樹脂との具体的な組み合わせとしては、例え
ば、アクリル樹脂/フェノキシ樹脂、エポキシ基の一部
をアクリル化したエポキシ樹脂とポリエーテルスルフォ
ン等が挙げられる。
The resin composite is not particularly limited as long as it contains a thermosetting resin or a photosensitive resin (including a resin obtained by partially acrylizing the thermosetting resin) and a thermoplastic resin. Examples of specific combinations of a thermosetting resin and a thermoplastic resin include, for example, phenol resin / polyethersulfone, polyimide resin / polysulfone,
Epoxy resin / polyether sulfone, epoxy resin / phenoxy resin, and the like. Specific combinations of the photosensitive resin and the thermoplastic resin include, for example, an acrylic resin / phenoxy resin, an epoxy resin in which a part of an epoxy group is acrylated, and polyether sulfone.

【0038】また、上記樹脂複合体における熱硬化性樹
脂や感光性樹脂と熱可塑性樹脂との配合比率は、熱硬化
性樹脂または感光性樹脂/熱可塑性樹脂=95/5〜5
0/50が望ましい。耐熱性を損なうことなく、高い靱
性値を確保することができるからである。
The mixing ratio of the thermosetting resin or the photosensitive resin to the thermoplastic resin in the resin composite is as follows: thermosetting resin or photosensitive resin / thermoplastic resin = 95/5 to 5
0/50 is desirable. This is because a high toughness value can be secured without impairing the heat resistance.

【0039】また、上記樹脂層は、2層以上の異なる樹
脂層から構成されていてもよい。具体的には、例えば、
下層が熱硬化性樹脂または感光性樹脂/熱可塑性樹脂=
50/50の樹脂複合体から形成され、上層が熱硬化性
樹脂または感光性樹脂/熱可塑性樹脂=90/10の樹
脂複合体から形成されている等である。このような構成
にすることにより、絶縁性基板との優れた密着性を確保
するとともに、後工程でバイアホール用開口等を形成す
る際の形成容易性を確保することができる。
Further, the resin layer may be composed of two or more different resin layers. Specifically, for example,
Lower layer is thermosetting resin or photosensitive resin / thermoplastic resin =
For example, the upper layer is formed of a thermosetting resin or a photosensitive resin / thermoplastic resin = 90/10 resin composite, and the like. With such a configuration, excellent adhesion to the insulating substrate can be ensured, and ease of formation in forming a via hole opening or the like in a later step can be ensured.

【0040】また、上記樹脂層は、粗化面形成用樹脂組
成物を用いて形成してもよい。上記粗化面形成用樹脂組
成物とは、例えば、酸、アルカリおよび酸化剤から選ば
れる少なくとも1種からなる粗化液に対して難溶性の未
硬化の耐熱性樹脂マトリックス中に、酸、アルカリおよ
び酸化剤から選ばれる少なくとも1種からなる粗化液に
対して可溶性の物質が分散されたものである。なお、上
記「難溶性」および「可溶性」という語は、同一の粗化
液に同一時間浸漬した場合に、相対的に溶解速度の早い
ものを便宜上「可溶性」といい、相対的に溶解速度の遅
いものを便宜上「難溶性」と呼ぶ。
The resin layer may be formed by using a resin composition for forming a roughened surface. The resin composition for forming a roughened surface includes, for example, an acid, an alkali, and the like in an uncured heat-resistant resin matrix that is hardly soluble in a roughening liquid composed of at least one selected from acids, alkalis, and oxidizing agents. And a substance that is soluble in a roughened liquid comprising at least one selected from oxidants. Note that the terms "sparingly soluble" and "soluble" are referred to as "soluble" for convenience when a substance having a relatively high dissolution rate is immersed in the same roughening solution for the same time, and the relative dissolution rate is relatively low. The slower one is called "poorly soluble" for convenience.

【0041】上記耐熱性樹脂マトリックスとしては、層
間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際
に、粗化面の形状を保持することができるものが好まし
く、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複
合体等が挙げられる。また、感光性樹脂を用いることに
より、層間樹脂絶縁層に露光、現像処理を用いてバイア
ホール用開口を形成してもよい。
The heat resistant resin matrix is preferably a matrix capable of maintaining the shape of the roughened surface when the roughened surface is formed on the interlayer resin insulating layer using the roughening solution. Curable resins, thermoplastic resins, and composites thereof are exemplified. Further, by using a photosensitive resin, an opening for a via hole may be formed in the interlayer resin insulating layer by using exposure and development processes.

【0042】上記熱硬化性樹脂としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレ
フィン樹脂、フッ素樹脂等が挙げられる。また、上記熱
硬化性樹脂を感光化する場合は、メタクリル酸やアクリ
ル酸等を用い、熱硬化基を(メタ)アクリル化反応させ
る。
The thermosetting resin includes, for example, epoxy resin, phenol resin, polyimide resin, polyolefin resin, fluororesin and the like. When the thermosetting resin is photosensitized, the thermosetting group is subjected to a (meth) acrylation reaction using methacrylic acid, acrylic acid, or the like.

【0043】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上併用してもよい。それにより、耐熱性等に優れるも
のとなる。
Examples of the epoxy resin include cresol novolak type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolak type epoxy resin, alkylphenol novolak type epoxy resin, biphenol F type epoxy resin, and naphthalene type epoxy resin. Resin, dicyclopentadiene type epoxy resin, epoxidized product of condensate of phenols and aromatic aldehyde having phenolic hydroxyl group,
Triglycidyl isocyanurate, alicyclic epoxy resin and the like. These may be used alone or in combination of two or more. Thereby, it becomes excellent in heat resistance and the like.

【0044】上記熱可塑性樹脂としては、例えば、フェ
ノキシ樹脂、ポリエーテルスルフォン、ポリスルフォ
ン、ポリフェニレンスルフォン、ポリフェニレンサルフ
ァイド、ポリフェニルエーテル、ポリエーテルイミド等
が挙げられる。これらは単独で用いてもよいし、2種以
上併用してもよい。
Examples of the thermoplastic resin include phenoxy resin, polyether sulfone, polysulfone, polyphenylene sulfone, polyphenylene sulfide, polyphenyl ether, polyether imide and the like. These may be used alone or in combination of two or more.

【0045】上記酸、アルカリおよび酸化剤から選ばれ
る少なくとも1種からなる粗化液に対して可溶性の物質
は、無機粒子、樹脂粒子および金属粒子から選ばれる少
なくとも1種であることが望ましい。
The substance soluble in the roughening solution comprising at least one selected from the above-mentioned acids, alkalis and oxidizing agents is preferably at least one selected from inorganic particles, resin particles and metal particles.

【0046】上記無機粒子としては、例えば、アルミニ
ウム化合物、カルシウム化合物、カリウム化合物、マグ
ネシウム化合物、ケイ素化合物等が挙げられる。これら
は単独で用いてもよいし、2種以上併用してもよい。
Examples of the inorganic particles include aluminum compounds, calcium compounds, potassium compounds, magnesium compounds, and silicon compounds. These may be used alone or in combination of two or more.

【0047】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、例えば、炭酸カリウム等が挙げられ、上記マグ
ネシウム化合物としては、例えば、マグネシア、ドロマ
イト、塩基性炭酸マグネシウム、タルク等が挙げられ、
上記ケイ素化合物としては、例えば、シリカ、ゼオライ
ト等が挙げられる。これらは単独で用いてもよいし、2
種以上併用してもよい。
Examples of the aluminum compound include alumina and aluminum hydroxide. Examples of the calcium compound include calcium carbonate and
Calcium hydroxide and the like, as the potassium compound, for example, potassium carbonate and the like, as the magnesium compound, for example, magnesia, dolomite, basic magnesium carbonate, talc and the like,
Examples of the silicon compound include silica and zeolite. These may be used alone or 2
More than one species may be used in combination.

【0048】上記アルミナ粒子は、ふっ酸で溶解除去す
ることができ、炭酸カルシウムは塩酸で溶解除去するこ
とができる。また、ナトリウム含有シリカやドロマイト
はアルカリ水溶液で溶解除去することができる。
The alumina particles can be dissolved and removed with hydrofluoric acid, and calcium carbonate can be dissolved and removed with hydrochloric acid. Further, sodium-containing silica and dolomite can be dissolved and removed with an alkaline aqueous solution.

【0049】上記樹脂粒子としては、例えば、熱硬化性
樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、ア
ルカリおよび酸化剤から選ばれる少なくとも1種からな
る粗化液に浸漬した場合に、上記耐熱性樹脂マトリック
スよりも溶解速度の早いものであれば特に限定されず、
具体的には、例えば、アミノ樹脂(メラミン樹脂、尿素
樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール
樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレ
ン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイ
ミド−トリアジン樹脂等挙げられる。これらは、単独で
用いてもよく、2種以上併用してもよい。なお、上記樹
脂粒子は予め硬化処理されていることが必要である。硬
化させておかないと上記樹脂粒子が樹脂マトリックスを
溶解させる溶剤に溶解してしまうこととなるからであ
る。
Examples of the resin particles include those made of a thermosetting resin, a thermoplastic resin and the like. When immersed in a roughening liquid comprising at least one selected from acids, alkalis and oxidizing agents, There is no particular limitation as long as the dissolution rate is faster than the heat-resistant resin matrix,
Specifically, for example, amino resin (melamine resin, urea resin, guanamine resin, etc.), epoxy resin, phenol resin, phenoxy resin, polyimide resin, polyphenylene resin, polyolefin resin, fluororesin, bismaleimide-triazine resin and the like can be mentioned. . These may be used alone or in combination of two or more. It is necessary that the resin particles have been previously cured. If not cured, the resin particles will be dissolved in a solvent that dissolves the resin matrix.

【0050】また、上記樹脂粒子としては、ゴム粒子や
液相樹脂、液相ゴム等を用いてもよい。上記ゴム粒子と
しては、例えば、アクリロニトリル−ブタジエンゴム、
ポリクロロプレンゴム、ポリイソプレンゴム、アクリル
ゴム、多硫系剛性ゴム、フッ素ゴム、ウレタンゴム、シ
リコーンゴム、ABS樹脂等が挙げられる。また、例え
ば、ポリブタジエンゴム、エポキシ変性、ウレタン変
性、(メタ)アクリロニトリル変性等の各種変性ポリブ
タジエンゴム、カルボキシル基を含有した(メタ)アク
リロニトリル・ブタジエンゴム等を使用してもよい。
Further, as the resin particles, rubber particles, liquid phase resin, liquid phase rubber and the like may be used. As the rubber particles, for example, acrylonitrile-butadiene rubber,
Examples include polychloroprene rubber, polyisoprene rubber, acrylic rubber, polysulfur-based rigid rubber, fluorine rubber, urethane rubber, silicone rubber, and ABS resin. Further, for example, various modified polybutadiene rubbers such as polybutadiene rubber, epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, and (meth) acrylonitrile-butadiene rubber containing a carboxyl group may be used.

【0051】上記液相樹脂としては、上記熱硬化性樹脂
の未硬化溶液を使用することができ、このような液相樹
脂の具体例としては、例えば、未硬化のエポキシオリゴ
マーとアミン系硬化剤の混合液等が挙げられる。上記液
相ゴムとしては、例えば、上記したポリブタジエンゴ
ム、エポキシ変性、ウレタン変性、(メタ)アクリロニ
トリル変性等の各種変性ポリブタジエンゴム、カルボキ
シル基を含有した(メタ)アクリロニトリル・ブタジエ
ンゴム等の未硬化溶液等を使用することができる。
As the liquid phase resin, an uncured solution of the thermosetting resin can be used. Specific examples of such a liquid phase resin include, for example, an uncured epoxy oligomer and an amine curing agent. And the like. Examples of the liquid phase rubber include the above-mentioned polybutadiene rubber, various modified polybutadiene rubbers such as epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, and uncured solutions such as (meth) acrylonitrile-butadiene rubber containing a carboxyl group. Can be used.

【0052】上記液相樹脂や液相ゴムを用いて上記感光
性樹脂組成物を調製する場合には、耐熱性樹脂マトリッ
クスと可溶性の物質とが均一に相溶しない(つまり相分
離するように)ように、これらの物質を選択する必要が
ある。上記基準により選択された耐熱性樹脂マトリック
スと可溶性の物質とを混合することにより、上記耐熱性
樹脂マトリックスの「海」の中に液相樹脂または液相ゴ
ムの「島」が分散している状態、または、液相樹脂また
は液相ゴムの「海」の中に、耐熱性樹脂マトリックスの
「島」が分散している状態の感光性樹脂組成物を調製す
ることができる。そして、このような状態の感光性樹脂
組成物を硬化させた後、「海」または「島」の液相樹脂
または液相ゴムを除去することにより粗化面を形成する
ことができる。
When the photosensitive resin composition is prepared using the liquid resin or the liquid rubber, the heat-resistant resin matrix and the soluble substance are not uniformly compatible (that is, the phases are separated). As such, these materials need to be selected. By mixing a heat-resistant resin matrix and a soluble substance selected according to the above criteria, a state in which "islands" of liquid-phase resin or liquid-phase rubber are dispersed in the "sea" of the heat-resistant resin matrix Alternatively, a photosensitive resin composition in which "islands" of a heat-resistant resin matrix are dispersed in a "sea" of a liquid phase resin or a liquid phase rubber can be prepared. Then, after the photosensitive resin composition in such a state is cured, the roughened surface can be formed by removing the liquid phase resin or liquid phase rubber of "sea" or "island".

【0053】上記金属粒子としては、例えば、金、銀、
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛等が挙げられる。これらは、単独で用いても
よく、2種以上併用してもよい。また、上記金属粒子
は、絶縁性を確保するために、表層が樹脂等により被覆
されていてもよい。
Examples of the metal particles include gold, silver,
Examples include copper, tin, zinc, stainless steel, aluminum, nickel, iron, lead, and the like. These may be used alone or in combination of two or more. The metal particles may have a surface layer coated with a resin or the like in order to ensure insulation.

【0054】上記可溶性の物質を、2種以上混合して用
いる場合、混合する2種の可溶性の物質の組み合わせと
しては、樹脂粒子と無機粒子との組み合わせが望まし
い。両者とも導電性が低くいため、層間樹脂絶縁層の絶
縁性を確保することができるとともに、難溶性樹脂との
間で熱膨張の調整が図りやすく、粗化面形成用樹脂組成
物からなる層間樹脂絶縁層にクラックが発生せず、層間
樹脂絶縁層と導体回路との間で剥離が発生しないからで
ある。
When two or more of the above-mentioned soluble substances are used in combination, the combination of the two soluble substances to be mixed is preferably a combination of resin particles and inorganic particles. Both have low conductivity, so that the insulation of the interlayer resin insulation layer can be ensured, the thermal expansion can be easily adjusted with the poorly soluble resin, and the interlayer resin made of the resin composition for forming a roughened surface can be easily obtained. This is because no crack occurs in the insulating layer, and no peeling occurs between the interlayer resin insulating layer and the conductor circuit.

【0055】上記粗化液として用いる酸としては、例え
ば、リン酸、塩酸、硫酸、硝酸や、蟻酸、酢酸等の有機
酸等が挙げられるが、これらのなかでは有機酸を用いる
ことが望ましい。粗化処理した場合に、バイアホールか
ら露出する金属導体層を腐食させにくいからである。上
記酸化剤としては、例えば、クロム酸、クロム硫酸、ア
ルカリ性過マンガン酸塩(過マンガン酸カリウム等)の
水溶液等を用いることが望ましい。また、上記アルカリ
としては、水酸化ナトリウム、水酸化カリウム等の水溶
液が望ましい。
Examples of the acid used as the roughening solution include phosphoric acid, hydrochloric acid, sulfuric acid, nitric acid, and organic acids such as formic acid and acetic acid. Among these, it is preferable to use an organic acid. This is because when the roughening treatment is performed, the metal conductor layer exposed from the via hole is hardly corroded. As the oxidizing agent, it is desirable to use, for example, an aqueous solution of chromic acid, chromic sulfuric acid, or an alkaline permanganate (such as potassium permanganate). As the alkali, an aqueous solution of sodium hydroxide, potassium hydroxide or the like is desirable.

【0056】上記可溶性の物質の平均粒径は、10μm
以下が望ましい。また、平均粒径が2μm以下の平均粒
径の相対的に大きな粗粒子と平均粒径が相対的に小さな
微粒子とを組み合わせて使用してもよい。即ち、平均粒
径が0.1〜0.5μmの可溶性の物質と平均粒径が1
〜2μmの可溶性の物質とを組み合わせる等である。
The average particle size of the soluble substance is 10 μm
The following is desirable. Further, coarse particles having a relatively large average particle diameter of 2 μm or less and fine particles having a relatively small average particle diameter may be used in combination. That is, a soluble substance having an average particle size of 0.1 to 0.5 μm and an average particle size of 1
Combination with a soluble substance of 22 μm, and the like.

【0057】このように、平均粒子と相対的に大きな粗
粒子と平均粒径が相対的に小さな微粒子とを組み合わせ
ることにより、無電解めっき膜の溶解残渣をなくし、め
っきレジスト下のパラジウム触媒量を少なくし、さら
に、浅くて複雑な粗化面を形成することができる。さら
に、複雑な粗化面を形成することにより、粗化面の凹凸
が小さくても実用的なピール強度を維持することができ
る。上記粗粒子は平均粒径が0.8μmを超え2.0μ
m未満であり、微粒子は平均粒径が0.1〜0.8μm
であることが望ましい。
As described above, the combination of the coarse particles having a relatively large average particle size and the fine particles having a relatively small average particle size eliminates the dissolution residue of the electroless plating film and reduces the amount of the palladium catalyst under the plating resist. In addition, a shallow and complicated roughened surface can be formed. Further, by forming a complicated roughened surface, a practical peel strength can be maintained even if the unevenness of the roughened surface is small. The coarse particles have an average particle size of more than 0.8 μm and 2.0 μm.
m, the fine particles have an average particle size of 0.1 to 0.8 μm
It is desirable that

【0058】(4)次に、その材料として熱硬化性樹脂
や樹脂複合体を用いた層間樹脂絶縁層を形成する場合に
は、未硬化の樹脂絶縁層に硬化処理を施すとともに、バ
イアホール用開口を形成し、層間樹脂絶縁層とする。ま
た、この工程では、必要に応じて、貫通孔を形成しても
よい。上記バイアホール用開口は、レーザ処理により形
成することが望ましい。また、層間樹脂絶縁層の材料と
して感光性樹脂を用いた場合には、露光現像処理により
形成してもよい。
(4) Next, when forming an interlayer resin insulating layer using a thermosetting resin or a resin composite as the material, an uncured resin insulating layer is subjected to a curing treatment and a via hole is formed. An opening is formed to form an interlayer resin insulation layer. In this step, a through-hole may be formed as necessary. The via hole opening is desirably formed by laser processing. When a photosensitive resin is used as the material of the interlayer resin insulating layer, the photosensitive resin may be formed by exposure and development.

【0059】また、その材料として熱可塑性樹脂を用い
た層間樹脂絶縁層を形成する場合には、熱可塑性樹脂か
らなる樹脂層にバイアホール用開口を形成し、層間樹脂
絶縁層とする。この場合、バイアホール用開口は、レー
ザ処理を施すことにより形成することができる。また、
この工程で貫通孔を形成する場合、該貫通孔は、ドリル
加工やレーザ処理等により形成すればよい。
When forming an interlayer resin insulating layer using a thermoplastic resin as the material, an opening for a via hole is formed in a resin layer made of the thermoplastic resin to form an interlayer resin insulating layer. In this case, the via hole opening can be formed by performing laser processing. Also,
When a through hole is formed in this step, the through hole may be formed by drilling, laser processing, or the like.

【0060】上記レーザ処理に使用するレーザとして
は、例えば、炭酸ガスレーザ、紫外線レーザ、エキシマ
レーザ等が挙げられる。これらのなかでは、エキシマレ
ーザや短パルスの炭酸ガスレーザが望ましい。
Examples of the laser used for the laser processing include a carbon dioxide gas laser, an ultraviolet laser, and an excimer laser. Of these, excimer lasers and short-pulse carbon dioxide lasers are desirable.

【0061】また、エキシマレーザのなかでも、ホログ
ラム方式のエキシマレーザを用いることが望ましい。ホ
ログラム方式とは、レーザ光をホログラム、集光レン
ズ、レーザマスク、転写レンズ等を介して目的物に照射
する方式であり、この方式を用いることにより、一度の
照射で樹脂フィルム層に多数の開口を効率的に形成する
ことができる。
It is desirable to use a hologram type excimer laser among the excimer lasers. The hologram method is a method of irradiating a laser beam to a target object through a hologram, a condensing lens, a laser mask, a transfer lens, and the like. Can be formed efficiently.

【0062】また、炭酸ガスレーザを用いる場合、その
パルス間隔は、10-4〜10-8秒であることが望まし
い。また、開口を形成するためのレーザを照射する時間
は、10〜500μ秒であることが望ましい。また、光
学系レンズと、マスクとを介してレーザ光を照射するこ
とにより、一度に多数のバイアホール用開口を形成する
ことができる。光学系レンズとマスクとを介することに
より、同一強度で、かつ、照射強度が同一のレーザ光を
複数の部分に照射することができるからである。このよ
うにしてバイアホール用開口を形成した後、必要に応じ
て、デスミア処理を施してもよい。
When a carbon dioxide laser is used, the pulse interval is desirably 10 −4 to 10 −8 seconds. The time for irradiating the laser for forming the opening is preferably 10 to 500 μsec. Further, by irradiating a laser beam through an optical lens and a mask, a large number of via hole openings can be formed at once. This is because a plurality of portions can be irradiated with laser light having the same intensity and the same irradiation intensity through the optical lens and the mask. After forming the via hole openings in this manner, desmearing may be performed as necessary.

【0063】(5)次に、バイアホール用開口の内壁を
含む層間樹脂絶縁層の表面に、導体回路を形成する。導
体回路を形成するあたっては、まず、層間樹脂絶縁層の
表面に薄膜導体層を形成する。上記薄膜導体層は、無電
解めっき、スパッタリング等の方法により形成すること
ができる。
(5) Next, a conductor circuit is formed on the surface of the interlayer resin insulating layer including the inner wall of the via hole opening. In forming a conductive circuit, first, a thin-film conductive layer is formed on the surface of the interlayer resin insulating layer. The thin film conductor layer can be formed by a method such as electroless plating and sputtering.

【0064】上記薄膜導体層の材質としては、例えば、
銅、ニッケル、スズ、亜鉛、コバルト、タリウム、鉛等
が挙げられる。これらのなかでは、電気特性、経済性等
に優れる点から銅や銅およびニッケルからなるものが望
ましい。また、上記薄膜導体層の厚さとしては、無電解
めっきにより薄膜導体層を形成する場合には、0.3〜
2.0μmが望ましく、0.6〜1.2μmがより望ま
しい。また、スパッタリングにより形成する場合には、
0.1〜1.0μmが望ましい。
As the material of the thin film conductor layer, for example,
Examples include copper, nickel, tin, zinc, cobalt, thallium, lead and the like. Among these, those made of copper, copper and nickel are desirable from the viewpoint of excellent electrical characteristics, economic efficiency and the like. When the thin film conductor layer is formed by electroless plating, the thickness of the thin film conductor layer is 0.3 to
2.0 μm is desirable, and 0.6 to 1.2 μm is more desirable. Also, when formed by sputtering,
0.1 to 1.0 μm is desirable.

【0065】また、上記薄膜導体層を形成する前に、層
間樹脂絶縁層の表面に粗化面を形成しておいてもよい。
粗化面を形成することにより、層間樹脂絶縁層と薄膜導
体層との密着性を向上させることができる。特に、粗化
面形成用樹脂組成物を用いて層間樹脂絶縁層を形成した
場合には、酸や酸化剤等を用いて粗化面を形成すること
が望ましい。
Before forming the thin film conductor layer, a roughened surface may be formed on the surface of the interlayer resin insulating layer.
By forming the roughened surface, the adhesion between the interlayer resin insulating layer and the thin film conductor layer can be improved. In particular, when the interlayer resin insulating layer is formed using the roughened surface forming resin composition, it is desirable to form the roughened surface using an acid, an oxidizing agent, or the like.

【0066】また、上記(4)の工程で貫通孔を形成し
た場合には、層間樹脂絶縁層上に薄膜導体層を形成する
際に、貫通孔の壁面にも薄膜導体層を形成することによ
りスルーホールとしてもよい。
In the case where the through hole is formed in the step (4), when the thin film conductor layer is formed on the interlayer resin insulating layer, the thin film conductor layer is also formed on the wall surface of the through hole. It may be a through hole.

【0067】(6)次いで、その表面に薄膜導体層が形
成された基板の上にめっきレジストを形成する。上記め
っきレジストは、例えば、感光性ドライフィルムを張り
付けた後、めっきレジストパターンが描画されたガラス
基板等からなるフォトマスクを密着配置し、露光現像処
理を施すことにより形成することができる。
(6) Next, a plating resist is formed on the substrate having the thin film conductor layer formed on the surface thereof. The plating resist can be formed, for example, by adhering a photosensitive dry film, placing a photomask composed of a glass substrate or the like on which a plating resist pattern is drawn, in close contact, and performing exposure and development processing.

【0068】(7)その後、薄膜導体層をめっきリード
として電気めっきを行い、上記めっきレジスト非形成部
に電気めっき層を形成する。上記電気めっきとしては、
銅めっきが望ましい。また、上記電気めっき層の厚さ、
5〜20μmが望ましい。
(7) Thereafter, electroplating is performed using the thin film conductor layer as a plating lead, and an electroplating layer is formed on the portion where the plating resist is not formed. As the electroplating,
Copper plating is preferred. Further, the thickness of the electroplating layer,
5 to 20 μm is desirable.

【0069】その後、上記めっきレジストと該めっきレ
ジスト下の無電解めっき膜および薄膜導体層とを除去す
ることにより導体回路(バイアホールを含む)を形成す
ることができる。上記めっきレジストの除去は、例え
ば、アルカリ水溶液等を用いて行えばよく、上記薄膜導
体層の除去は、硫酸と過酸化水素との混合液、過硫酸ナ
トリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二
銅等のエッチング液を用いて行えばよい。また、上記導
体回路を形成した後、必要に応じて、層間樹脂絶縁層上
の触媒を酸や酸化剤を用いて除去してもよい。電気特性
の低下を防止することができるからである。また、この
めっきレジストを形成した後、電気めっき層を形成する
方法(工程(6)および(7))に代えて、薄膜導体層
上の全面に電気めっき層を形成した後、エッチング処理
を施す方法を用いて導体回路を形成してもよい。
Thereafter, by removing the plating resist and the electroless plating film and the thin film conductor layer under the plating resist, a conductor circuit (including a via hole) can be formed. The removal of the plating resist may be performed using, for example, an alkaline aqueous solution, and the removal of the thin film conductor layer may be performed using a mixed solution of sulfuric acid and hydrogen peroxide, sodium persulfate, ammonium persulfate, ferric chloride, and chloride. It may be performed using an etching solution such as cupric copper. After the formation of the conductor circuit, the catalyst on the interlayer resin insulating layer may be removed using an acid or an oxidizing agent, if necessary. This is because a decrease in electrical characteristics can be prevented. After forming the plating resist, instead of the method of forming an electroplating layer (steps (6) and (7)), an etching process is performed after the electroplating layer is formed on the entire surface of the thin film conductor layer. The conductor circuit may be formed using a method.

【0070】また、上記(4)および(5)の工程にお
いてスルーホールを形成した場合には、該スルーホール
内に樹脂充填材を充填してもよい。また、スルーホール
内に樹脂充填材を充填した場合、必要に応じて、無電解
めっきを行うことにより樹脂充填材層の表層部を覆う蓋
めっき層を形成してもよい。
When a through hole is formed in the steps (4) and (5), a resin filler may be filled in the through hole. When a resin filler is filled in the through hole, a cover plating layer covering the surface layer of the resin filler layer may be formed by performing electroless plating, if necessary.

【0071】(8)次に、蓋めっき層を形成した場合に
は、必要に応じて、該蓋めっき層の表面に粗化処理を行
い、さらに、必要に応じて、(3)〜(7)の工程を繰
り返すことにより、その両面に層間樹脂絶縁層と導体回
路とを積層形成する。なお、この工程では、スルーホー
ルを形成してもよいし、形成しなくてもよい。
(8) Next, when a cover plating layer is formed, the surface of the cover plating layer is subjected to a roughening treatment, if necessary, and further, if necessary, (3) to (7). By repeating the step of (1), an interlayer resin insulating layer and a conductive circuit are laminated on both surfaces thereof. In this step, a through hole may or may not be formed.

【0072】(9)次に、導体回路と層間樹脂絶縁層と
を形成した基板の最外層にソルダーレジスト層を形成す
る。上記ソルダーレジスト層は、例えば、ポリフェニレ
ンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱
可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等
からなるソルダーレジスト組成物を用いて形成すること
ができる。
(9) Next, a solder resist layer is formed on the outermost layer of the substrate on which the conductor circuit and the interlayer resin insulating layer have been formed. The solder resist layer can be formed using, for example, a solder resist composition comprising a polyphenylene ether resin, a polyolefin resin, a fluororesin, a thermoplastic elastomer, an epoxy resin, a polyimide resin, or the like.

【0073】また、上記以外のソルダーレジスト組成物
としては、例えば、ノボラック型エポキシ樹脂の(メ
タ)アクリレート、イミダゾール硬化剤、2官能性(メ
タ)アクリル酸エステルモノマー、分子量500〜50
00程度の(メタ)アクリル酸エステルの重合体、ビス
フェノール型エポキシ樹脂等からなる熱硬化性樹脂、多
価アクリル系モノマー等の感光性モノマー、グリコール
エーテル系溶剤などを含むペースト状の流動体が挙げら
れ、その粘度は25℃で1〜10Pa・sに調整されて
いることが望ましい。
Examples of the solder resist composition other than those described above include, for example, (meth) acrylate of novolak type epoxy resin, imidazole curing agent, bifunctional (meth) acrylate monomer, and molecular weight of 500 to 50.
A paste-like fluid containing a polymer of about 00 (meth) acrylate, a thermosetting resin such as a bisphenol-type epoxy resin, a photosensitive monomer such as a polyvalent acrylic monomer, a glycol ether-based solvent, and the like. It is desirable that the viscosity is adjusted to 1 to 10 Pa · s at 25 ° C.

【0074】(10)次に、上記ソルダーレジスト層
に、半田バンプ形成用開口と光学素子実装用開口とを形
成する。上記半田バンプ形成用開口の形成は、バイアホ
ール用開口を形成する方法と同様の方法、即ち、露光現
像処理やレーザ処理を用いて行うことができる。また、
ソルダーレジスト層を形成する際に、予め、所望の位置
に開口を有する樹脂フィルムを作製し、該樹脂フィルム
を張り付けることにより、半田バンプ形成用開口と光学
素子実装用開口とを有するソルダーレジスト層を形成し
てもよい。
(10) Next, an opening for forming a solder bump and an opening for mounting an optical element are formed in the solder resist layer. The opening for forming the solder bump can be formed by the same method as the method for forming the opening for the via hole, that is, by using exposure and development processing or laser processing. Also,
When forming the solder resist layer, a resin film having an opening at a desired position is prepared in advance, and the resin film is attached to form a solder resist layer having an opening for forming a solder bump and an opening for mounting an optical element. May be formed.

【0075】(11)次に、上記半田バンプ形成用開口
を形成することにより露出した導体回路部分を、必要に
応じて、ニッケル、パラジウム、金、銀、白金等の耐食
性金属により被覆し、半田パッドとする。これらのなか
では、ニッケル−金、ニッケル−銀、ニッケル−パラジ
ウム、ニッケル−パラジウム−金等の金属により被覆層
を形成することが望ましい。上記被覆層は、例えば、め
っき、蒸着、電着等により形成することができるが、こ
れらのなかでは、被覆層の均一性に優れるという点から
めっきにより形成することが望ましい。また、この工程
では、光学素子実装用開口を形成することにより露出し
た導体回路部分にも被覆層を形成することが望ましい。
(11) Next, the conductor circuit portion exposed by forming the above-mentioned opening for forming a solder bump is covered with a corrosion-resistant metal such as nickel, palladium, gold, silver, platinum or the like, if necessary. Pad. Among these, it is desirable to form the coating layer with a metal such as nickel-gold, nickel-silver, nickel-palladium, and nickel-palladium-gold. The coating layer can be formed, for example, by plating, vapor deposition, electrodeposition, or the like. Among these, it is preferable to form the coating layer by plating because of excellent uniformity of the coating layer. In this step, it is desirable to form a covering layer also on the conductor circuit portion exposed by forming the optical element mounting opening.

【0076】(12)次に、上記半田パッドに相当する
部分に開口部が形成されたマスクを介して、上記半田パ
ッドに半田ペーストを充填した後、リフローすることに
より半田バンプを形成する。
(12) Next, the solder pad is filled with a solder paste through a mask having an opening at a portion corresponding to the solder pad, and then reflowed to form a solder bump.

【0077】(13)さらに、ソルダーレジスト層に光
学素子(受光素子および発光素子)を実装する。光学素
子の実装は、例えば、上記(12)の工程で光学素子実
装用開口にも半田ペーストを充填しておき、さらに、リ
フローを行う際に、上記光学素子を取り付けることによ
り半田(導電層)を介して実装すればよい。また、半田
ペーストに代えて、導電性接着剤等を用いて光学素子を
実装してもよい。これらの方法を用いた場合には、受光
素子および発光素子はソルダーレジスト層の表面に実装
されることとなる。
(13) Further, optical elements (light receiving elements and light emitting elements) are mounted on the solder resist layer. The optical element is mounted by, for example, filling the optical element mounting opening with a solder paste in the above step (12) and further attaching the optical element when performing reflow to form a solder (conductive layer). What is necessary is just to implement via. Further, the optical element may be mounted using a conductive adhesive or the like instead of the solder paste. When these methods are used, the light receiving element and the light emitting element are mounted on the surface of the solder resist layer.

【0078】また、上記した表面実装する方法に代え
て、上記(10)の工程で光学素子実装用開口を形成す
る際に光学素子を収納することができる大きさで開口を
形成し、その後、導電性接着剤を介して開口内に光学素
子を収納することにより実装してもよい。この場合、受
光素子および発光素子はソルダーレジスト層に内蔵され
ることとなる。このような工程を経ることにより、本発
明の光通信用デバイスを構成するICチップ実装用基板
を製造することができる。
Instead of the surface mounting method described above, when forming the optical element mounting opening in the step (10), the opening is formed in a size capable of accommodating the optical element. The mounting may be performed by housing the optical element in the opening via a conductive adhesive. In this case, the light receiving element and the light emitting element are built in the solder resist layer. Through these steps, an IC chip mounting substrate constituting the optical communication device of the present invention can be manufactured.

【0079】次に、多層プリント配線板の製造方法につ
いて説明する。 (1)まず、上記ICチップ実装用基板の製造方法の
(1)〜(8)と同様の工程を行いその両面に導体回路
と層間樹脂絶縁層とが繰り返し積層形成された基板を作
製する。なお、この工程でも、スルーホールを適宜形成
しておく。
Next, a method for manufacturing a multilayer printed wiring board will be described. (1) First, the same steps as (1) to (8) of the method of manufacturing a substrate for mounting an IC chip are performed to manufacture a substrate in which a conductor circuit and an interlayer resin insulating layer are repeatedly formed on both surfaces. Note that, also in this step, through holes are appropriately formed.

【0080】(2)次に、ICチップ実装用基板と対向
する側の層間樹脂絶縁層上の導体回路非形成部に光導波
路を形成する。上記光導波路の形成は、その材料に石英
ガラス等の無機材料を用いて行う場合、予め、所定の形
状に成形しておいた光導波路を接着剤を介して取り付け
ることにより行うことができる。また、上記無機材料か
らなる光導波路は、例えば、LiNbO3 、LiTaO
3等の無機材料を液相エピタキシヤル法、化学堆積法
(CVD)、分子線エピタキシヤル法等により成膜させ
ることにより形成することができる。
(2) Next, an optical waveguide is formed on the portion of the interlayer resin insulating layer on the side facing the IC chip mounting substrate where no conductive circuit is formed. When the optical waveguide is formed using an inorganic material such as quartz glass as the material, the optical waveguide can be formed by attaching an optical waveguide formed in a predetermined shape in advance via an adhesive. The optical waveguide made of the inorganic material is, for example, LiNbO 3 , LiTaO
It can be formed by forming a film of an inorganic material such as 3 by a liquid phase epitaxy method, a chemical deposition method (CVD), a molecular beam epitaxy method, or the like.

【0081】また、上記光導波路をポリマー材料を用い
て形成する場合は、予め、基板や離型フィルム上でフィ
ルム状に成形しておいた光導波路形成用フィルムを層間
樹脂絶縁層上に張り付けたり、層間樹脂絶縁層上に直接
形成することより、光導波路を形成することができる。
具体的には、選択重合法、反応性イオンエッチングとフ
ォトリソグラフィーとを用いる方法、直接露光法、射出
成形を用いる方法、フォトブリーチング法、これらを組
み合わせた方法等を用いて形成することができる。な
お、これらの方法は、光導波路を基板や離型フィルム上
に形成する場合にも、層間樹脂絶縁層上に形成する直接
形成する場合にも用いることができる。
When the optical waveguide is formed using a polymer material, an optical waveguide forming film previously formed into a film on a substrate or a release film may be attached to the interlayer resin insulating layer. The optical waveguide can be formed by forming the optical waveguide directly on the interlayer resin insulating layer.
Specifically, it can be formed by using a selective polymerization method, a method using reactive ion etching and photolithography, a direct exposure method, a method using injection molding, a photobleaching method, a method combining these, and the like. . In addition, these methods can be used when the optical waveguide is formed on a substrate or a release film, or when it is formed directly on an interlayer resin insulating layer.

【0082】また、上記光導波路には、光路変換ミラー
を形成する。上記光路変換ミラーを層間樹脂絶縁層上に
取り付ける前に形成しておいてもよいし、層間樹脂絶縁
層上に取り付けた後に形成してもよいが、該光導波路を
層間樹脂絶縁層上に直接形成する場合を除いて、予め光
路変換ミラーを形成しておくことが望ましい。作業を容
易に行うことができ、また、作業時に多層プリント配線
板を構成する他の部材、例えば、導体回路や層間樹脂絶
縁層等に傷を付けたり、これらを破損させたりするおそ
れがないからである。
An optical path conversion mirror is formed in the optical waveguide. The optical path conversion mirror may be formed before mounting on the interlayer resin insulating layer, or may be formed after mounting on the interlayer resin insulating layer, but the optical waveguide is directly formed on the interlayer resin insulating layer. Except for the case where it is formed, it is desirable to form an optical path conversion mirror in advance. The work can be performed easily, and there is no risk of damaging or damaging other members constituting the multilayer printed wiring board during the work, for example, a conductor circuit or an interlayer resin insulation layer. It is.

【0083】上記光路変換ミラーを形成する方法として
は特に限定されず、従来公知の形成方法を用いることが
できる。具体的には、先端がV形90°のダイヤモンド
ソーや刃物による機械加工、反応性イオンエッチングに
よる加工、レーザアブレーション等を用いることができ
る。
The method for forming the optical path conversion mirror is not particularly limited, and a conventionally known forming method can be used. Specifically, machining with a diamond saw having a V-shaped tip of 90 ° or a blade, machining with reactive ion etching, laser ablation, or the like can be used.

【0084】(3)次に、光導波路を形成した基板の最
外層にソルダーレジスト層を形成する。上記ソルダーレ
ジスト層は、例えば、上記ICチップ実装用基板のソル
ダーレジスト層を形成する際に用いた樹脂組成物と同様
の樹脂組成物を用いて形成することができる。
(3) Next, a solder resist layer is formed on the outermost layer of the substrate on which the optical waveguide has been formed. The solder resist layer can be formed, for example, using the same resin composition as that used when forming the solder resist layer of the IC chip mounting substrate.

【0085】(4)次に、ICチップ実装用基板と対向
する側のソルダーレジスト層に半田バンプ形成用開口と
光路用開口とを形成する。上記半田バンプ形成用開口と
光路用開口との形成は、ICチップ実装用基板に半田バ
ンプ形成用開口を形成する方法と同様の方法、即ち、露
光現像処理やレーザ処理等を用いて行うことができる。
なお、上記半田バンプ形成用開口の形成と、光路用開口
の形成とは同時に行ってもよいし、別々に行ってもよ
い。
(4) Next, an opening for forming a solder bump and an opening for an optical path are formed in the solder resist layer on the side facing the IC chip mounting substrate. The formation of the opening for forming the solder bump and the opening for the optical path can be performed by the same method as the method for forming the opening for forming the solder bump on the IC chip mounting substrate, that is, by using exposure and development processing, laser processing, or the like. it can.
The formation of the openings for forming the solder bumps and the formation of the openings for the optical path may be performed simultaneously or separately.

【0086】これらのなかでは、ソルダーレジスト層を
形成する際に、その材料として感光性樹脂を含む樹脂組
成物を塗布し、露光現像処理を施すことにより半田バン
プ形成用開口と光路用開口とを形成する方法を選択する
ことが望ましい。露光現像処理により光路用開口を形成
する場合には、開口形成時に、該光路用開口の下に存在
する光導波路に傷を付けるおそれがないからである。ま
た、ソルダーレジスト層を形成する際に、予め、所望の
位置に開口を有する樹脂フィルムを作製し、該樹脂フィ
ルムを張り付けることにより、半田バンプ形成用開口と
光路用開口とを有するソルダーレジスト層を形成しても
よい。
Of these, when forming a solder resist layer, a resin composition containing a photosensitive resin is applied as a material for the solder resist layer, and an exposure and development process is performed to form a solder bump forming opening and an optical path opening. It is desirable to select the method of formation. This is because, when the opening for the optical path is formed by the exposure and development processing, there is no possibility that the optical waveguide existing under the opening for the optical path is damaged when the opening is formed. Further, when forming the solder resist layer, a resin film having an opening at a desired position is prepared in advance, and the resin film is adhered to form a solder resist layer having an opening for forming a solder bump and an opening for an optical path. May be formed.

【0087】また、必要に応じて、ICチップ実装用基
板と対向する面と反対側のソルダーレジスト層にも半田
バンプ形成用開口を形成してもよい。後工程を経ること
により、ICチップ実装用基板と対向する面と反対側の
ソルダーレジスト層にも外部接続端子を形成することが
できるからである。
If necessary, an opening for forming a solder bump may be formed in the solder resist layer on the side opposite to the surface facing the IC chip mounting substrate. This is because external connection terminals can be formed on the solder resist layer on the side opposite to the surface facing the IC chip mounting substrate by performing the post-process.

【0088】(5)次に、上記半田バンプ形成用開口を
形成することにより露出した導体回路部分を、必要に応
じて、ニッケル、パラジウム、金、銀、白金等の耐食性
金属により被覆し、半田パッドとする。具体的には、I
Cチップ実装用基板に半田パッドを形成する方法と同様
の方法を用いて行えばよい。
(5) Next, the conductor circuit portion exposed by forming the above-mentioned opening for forming a solder bump is covered with a corrosion-resistant metal such as nickel, palladium, gold, silver or platinum as required. Pad. Specifically, I
What is necessary is just to carry out using the same method as the method of forming a solder pad on a C-chip mounting substrate.

【0089】(6)次に、上記半田パッドに相当する部
分に開口部が形成されたマスクを介して、上記半田パッ
ドに半田ペーストを充填した後、リフローすることによ
り半田バンプを形成する。また、ICチップ実装用基板
と対向する面と反対側のソルダーレジスト層では、外部
基板接続面に、ピンを配設したり、半田ボールを形成し
たりすることにより、PGA(Pin Grid Array)やBG
A(Ball Grid Array)としてもよい。このような工程を
経ることにより、本発明の光通信用デバイスを構成する
多層プリント配線板を製造することができる。
(6) Next, the solder pads are filled with a solder paste through a mask having openings formed in portions corresponding to the solder pads, and then reflowed to form solder bumps. In the solder resist layer on the side opposite to the surface facing the IC chip mounting substrate, pins are arranged on the external substrate connection surface, or solder balls are formed, thereby forming a PGA (Pin Grid Array) or the like. BG
A (Ball Grid Array) may be used. Through these steps, a multilayer printed wiring board constituting the optical communication device of the present invention can be manufactured.

【0090】次に、上記した方法で製造したICチップ
実装用基板と多層プリント配線板とを用い、光通信用デ
バイスを製造する方法について説明する。まず、上記I
Cチップ実装用基板の半田バンプと、上記多層プリント
配線板の半田バンプとにより半田接続部を形成し、両者
を電気的に接続する。即ち、ICチップ実装用基板と多
層プリント配線板とをそれぞれ所定の位置に、所定の向
きで対向配置し、リフローすることにより両者を接続す
る。
Next, a method of manufacturing an optical communication device using the IC chip mounting substrate and the multilayer printed wiring board manufactured by the above-described method will be described. First, I
A solder connection portion is formed by the solder bump of the C chip mounting substrate and the solder bump of the multilayer printed wiring board, and the two are electrically connected. That is, the IC chip mounting board and the multilayer printed wiring board are respectively disposed at predetermined positions in a predetermined direction so as to face each other, and are connected by reflow.

【0091】また、この工程では、ICチップ実装用基
板と多層プリント配線板とを両者の半田バンプを用いて
接続するため、両者を対向配置した際に、両者の間で若
干の位置ズレが存在していても、リフロー時に半田によ
るセルフアライメント効果で両者を所定の位置に配置す
ることができる。
In this step, since the IC chip mounting board and the multilayer printed wiring board are connected to each other by using the solder bumps, there is a slight misalignment between the two when they are opposed to each other. However, both can be arranged at predetermined positions by the self-alignment effect of the solder during reflow.

【0092】次に、上記ICチップ実装用基板にICチ
ップを実装し、その後、必要に応じて、樹脂封止を行う
ことにより光通信用デバイスとする。上記ICチップの
実装は従来公知の方法で行うことができる。また、IC
チップの実装を、ICチップ実装用基板と多層プリント
配線板とを接続する前に行い、ICチップを実装したI
Cチップ実装用基板と多層プリント配線板とを接続する
ことにより光通信用デバイスとしてもよい。
Next, an IC chip is mounted on the IC chip mounting substrate, and thereafter, if necessary, is sealed with a resin to obtain an optical communication device. The mounting of the IC chip can be performed by a conventionally known method. Also, IC
The chip is mounted before connecting the IC chip mounting board and the multilayer printed wiring board, and the IC chip mounted with the IC chip is mounted.
An optical communication device may be obtained by connecting a C-chip mounting substrate and a multilayer printed wiring board.

【0093】[0093]

【実施例】以下、本発明をさらに詳細に説明する。 (実施例1) A.ICチップ実装用基板の作製 A−1.層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、クレゾールノボラック型エポキシ樹脂(エポキ
シ当量215、大日本インキ化学工業社製 エピクロン
N−673)40重量部、トリアジン構造含有フェノー
ルノボラック樹脂(フェノール性水酸基当量120、大
日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加しエ
ポキシ樹脂組成物を調製した。得られたエポキシ樹脂組
成物を厚さ38μmのPETフィルム上に乾燥後の厚さ
が50μmとなるようにロールコーターを用いて塗布し
た後、80〜120℃で10分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製した。
The present invention will be described in more detail below. Example 1 A. Production of IC chip mounting substrate A-1. Preparation of Resin Film for Interlayer Resin Insulation Layer Bisphenol A type epoxy resin (Epoxy equivalent 46
9. Yuka Shell Epoxy Epicoat 1001) 30
Parts by weight, 40 parts by weight of a cresol novolak type epoxy resin (epoxy equivalent: 215, Epicron N-673 manufactured by Dainippon Ink and Chemicals, Inc.) Light KA-705
2) 30 parts by weight were dissolved by heating in 20 parts by weight of ethyl diglycol acetate and 20 parts by weight of solvent naphtha while stirring, and epoxidized polybutadiene rubber (Denalex R-45EPT manufactured by Nagase Kasei Kogyo Co., Ltd.) was added thereto.
15 parts by weight, 1.5 parts by weight of a crushed product of 2-phenyl-4,5-bis (hydroxymethyl) imidazole, 2 parts by weight of finely divided silica, and 0.5 part by weight of a silicon-based antifoaming agent are added, and an epoxy resin composition is added. Was prepared. The resulting epoxy resin composition is applied on a 38 μm-thick PET film using a roll coater so that the thickness after drying becomes 50 μm, and then dried at 80 to 120 ° C. for 10 minutes to form an interlayer resin. A resin film for an insulating layer was produced.

【0094】A−2.貫通孔充填用樹脂組成物の調製 ビスフェノールF型エポキシモノマー(油化シェル社
製、分子量:310、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで、最大粒子の直径が15μm以下のS
iO2 球状粒子(アドテック社製、CRS 1101−
CE)170重量部およびレベリング剤(サンノプコ社
製 ペレノールS4)1.5重量部を容器にとり、攪拌
混合することにより、その粘度が23±1℃で45〜4
9Pa・sの樹脂充填材を調製した。なお、硬化剤とし
て、イミダゾール硬化剤(四国化成社製、2E4MZ−
CN)6.5重量部を用いた。
A-2. Preparation of Resin Composition for Filling Through Holes 100 parts by weight of a bisphenol F type epoxy monomer (manufactured by Yuka Shell Co., Ltd., molecular weight: 310, YL983U), the average particle size of which surface is coated with a silane coupling agent is 1.6 μm, S whose maximum particle diameter is 15 μm or less
iO 2 spherical particles (CRS 1101- manufactured by Adtech Co., Ltd.)
CE) 170 parts by weight and 1.5 parts by weight of a leveling agent (Perenol S4 manufactured by San Nopco Co.) are placed in a container, and the mixture is stirred and mixed to have a viscosity of 45-4 at 23 ± 1 ° C.
A 9 Pa · s resin filler was prepared. In addition, as a curing agent, an imidazole curing agent (2E4MZ- manufactured by Shikoku Chemicals Co., Ltd.)
6.5 parts by weight (CN).

【0095】A−3.ICチップ実装用基板の製造 (1)厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなる絶縁性基板
21の両面に18μmの銅箔28がラミネートされてい
る銅張積層板を出発材料とした(図2(a)参照)。ま
ず、この銅張積層板をドリル削孔し、無電解めっき処理
を施し、パターン状にエッチングすることにより、基板
21の両面に導体回路24とスルーホール29とを形成
した。
A-3. Manufacture of IC chip mounting substrate (1) 0.8 mm thick glass epoxy resin or BT
A copper clad laminate in which an 18 μm copper foil 28 was laminated on both surfaces of an insulating substrate 21 made of (bismaleimide triazine) resin was used as a starting material (see FIG. 2A). First, the copper clad laminate was drilled, subjected to an electroless plating treatment, and etched in a pattern to form conductor circuits 24 and through holes 29 on both surfaces of the substrate 21.

【0096】(2)スルーホール29と導体回路24と
を形成した基板を水洗いし、乾燥した後、NaOH(1
0g/l)、NaClO2 (40g/l)、Na3 PO
4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする
黒化処理、および、NaOH(10g/l)、NaBH
4 (6g/l)を含む水溶液を還元浴とする還元処理を
行い、スルーホール29を含む導体回路24の表面に粗
化面24a、29aを形成した(図2(b)参照)。
(2) The substrate on which the through holes 29 and the conductor circuits 24 are formed is washed with water and dried, and then the NaOH (1
0 g / l), NaClO 2 (40 g / l), Na 3 PO
4 A blackening treatment using an aqueous solution containing (6 g / l) as a blackening bath (oxidizing bath), NaOH (10 g / l), NaBH
4 A reduction treatment was performed using an aqueous solution containing (6 g / l) as a reducing bath to form roughened surfaces 24a and 29a on the surface of the conductor circuit 24 including the through holes 29 (see FIG. 2B).

【0097】(3)上記A−2に記載した樹脂充填材を
調製した後、下記の方法により調製後24時間以内に、
スルーホール29内および基板21の片面の導体回路非
形成部と導体回路24の外縁部とに樹脂充填材30′の
層を形成した。すなわち、まず、スキージを用いてスル
ーホール内に樹脂充填材を押し込んだ後、100℃、2
0分の条件で乾燥させた。次に、導体回路非形成部に相
当する部分が開口したマスクを基板上に載置し、スキー
ジを用いて凹部となっている導体回路非形成部にも樹脂
充填材を充填し、100℃、20分の条件で乾燥させる
ことにより樹脂充填材30′の層を形成した(図2
(c)参照)。
(3) After preparing the resin filler described in the above A-2, within 24 hours after preparation by the following method,
A layer of a resin filler 30 ′ was formed in the through-hole 29, on a portion of the substrate 21 where no conductor circuit was formed, and on the outer edge of the conductor circuit 24. That is, first, the resin filler is pushed into the through hole using a squeegee,
It was dried under the condition of 0 minutes. Next, a mask having an opening corresponding to the conductive circuit non-forming portion is placed on the substrate, and the resin filling material is also filled in the conductive circuit non-forming portion which is a concave portion using a squeegee. By drying under the condition of 20 minutes, a layer of the resin filler 30 'was formed (FIG. 2).
(C)).

【0098】(4)上記(3)の処理を終えた基板の片
面を、♯600のベルト研磨紙(三共理化学社製)を用
いたベルトサンダー研磨により、導体回路24の表面や
スルーホール29のランド表面に樹脂充填材30′が残
らないように研磨し、次いで、上記ベルトサンダー研磨
による傷を取り除くためのバフ研磨を行った。このよう
な一連の研磨を基板の他方の面についても同様に行っ
た。次いで、100℃で1時間、120℃で3時間、1
50℃で1時間、180℃で7時間の加熱処理を行って
樹脂充填材層30を形成した。
(4) One surface of the substrate after the treatment of the above (3) is subjected to belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.) to form the surface of the conductor circuit 24 and the through holes 29. Polishing was performed so that the resin filler 30 'did not remain on the land surface, and then buffing was performed to remove the scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Then, at 100 ° C for 1 hour, at 120 ° C for 3 hours,
Heat treatment was performed at 50 ° C. for 1 hour and at 180 ° C. for 7 hours to form the resin filler layer 30.

【0099】このようにして、スルーホール29や導体
回路非形成部に形成された樹脂充填材30の表層部およ
び導体回路24の表面を平坦化し、樹脂充填材30と導
体回路24の側面24aとが粗化面を介して強固に密着
し、また、スルーホール29の内壁面29aと樹脂充填
材30とが粗化面を介して強固に密着した絶縁性基板を
得た(図2(d)参照)。この工程により、樹脂充填材
層30の表面と導体回路24の表面とが同一平面とな
る。
In this way, the surface layer of the resin filler 30 and the surface of the conductor circuit 24 formed in the through hole 29 and the portion where the conductor circuit is not formed are flattened, and the resin filler 30 and the side surface 24a of the conductor circuit 24 are formed. Was firmly adhered through the roughened surface, and an insulating substrate in which the inner wall surface 29a of the through hole 29 and the resin filler 30 were firmly adhered through the roughened surface was obtained (FIG. 2D). reference). By this step, the surface of the resin filler layer 30 and the surface of the conductor circuit 24 become flush with each other.

【0100】(5)上記基板を水洗、酸性脱脂した後、
ソフトエッチングし、次いで、エッチング液を基板の両
面にスプレイで吹き付けて、導体回路24の表面とスル
ーホール29のランド表面と内壁とをエッチングするこ
とにより、導体回路24の全表面に粗化面24a、29
aを形成した(図3(a)参照)。エッチング液とし
て、イミダゾール銅(II)錯体10重量部、グリコー
ル酸7重量部、塩化カリウム5重量部を含むエッチング
液(メック社製、メックエッチボンド)を使用した。
(5) After the above substrate was washed with water and acid degreased,
The surface of the conductor circuit 24, the land surface of the through hole 29, and the inner wall are etched by spraying an etching solution onto both surfaces of the substrate by spraying, so that the entire surface of the conductor circuit 24 is roughened. , 29
a was formed (see FIG. 3A). As an etching solution, an etching solution (Mec etch bond, manufactured by Mec Co.) containing 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride was used.

【0101】(6)次に、上記A−1で作製した基板よ
り少し大きめの層間樹脂絶縁層用樹脂フィルムを基板上
に載置し、圧力0.4MPa、温度80℃、圧着時間1
0秒の条件で仮圧着して裁断した後、さらに、以下の方
法により真空ラミネータ装置を用いて貼り付けることに
より層間樹脂絶縁層22を形成した(図3(b)参
照)。すなわち、層間樹脂絶縁層用樹脂フィルムを基板
上に、真空度65Pa、圧力0.4MPa、温度80、
時間60秒の条件で本圧着し、その後、170℃で30
分間熱硬化させた。
(6) Next, a resin film for an interlayer resin insulating layer slightly larger than the substrate prepared in the above A-1 was placed on the substrate, and the pressure was 0.4 MPa, the temperature was 80 ° C., and the pressing time was 1
After pre-pressing and cutting under the condition of 0 second, the film was further bonded by using a vacuum laminator by the following method to form an interlayer resin insulating layer 22 (see FIG. 3B). That is, a resin film for an interlayer resin insulation layer is placed on a substrate, with a degree of vacuum of 65 Pa, a pressure of 0.4 MPa, a temperature of 80,
The final pressure bonding is performed for 60 seconds,
Heat cured for minutes.

【0102】(7)次に、層間樹脂絶縁層22上に、厚
さ1.2mmの貫通孔が形成されたマスクを介して、波
長10.4μmのCO2 ガスレーザにて、ビーム径4.
0mm、トップハットモード、パルス幅8.0μ秒、マ
スクの貫通孔の径1.0mm、1ショットの条件で層間
樹脂絶縁層22に、直径80μmのバイアホール用開口
26を形成した(図3(c)参照)。
(7) Next, through a mask in which a through hole having a thickness of 1.2 mm is formed on the interlayer resin insulating layer 22, a CO 2 gas laser having a wavelength of 10.4 μm is used.
Under the conditions of 0 mm, top hat mode, pulse width of 8.0 μsec, through-hole diameter of the mask of 1.0 mm, and one shot, a via hole opening 26 having a diameter of 80 μm was formed in the interlayer resin insulating layer 22 (FIG. c)).

【0103】(8)バイアホール用開口26を形成した
基板を、60g/lの過マンガン酸を含む80℃の溶液
に10分間浸漬し、層間樹脂絶縁層22の表面に存在す
るエポキシ樹脂粒子を溶解除去することにより、バイア
ホール用開口26の内壁面を含むその表面に粗化面を形
成した(図3(d)参照)。
(8) The substrate on which the via hole opening 26 is formed is immersed in a solution containing 60 g / l of permanganic acid at 80 ° C. for 10 minutes to remove the epoxy resin particles present on the surface of the interlayer resin insulating layer 22. By dissolving and removing, a roughened surface was formed on the surface including the inner wall surface of the via hole opening 26 (see FIG. 3D).

【0104】(9)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、粗面化処理(粗化深さ3μm)した該基板の表面
に、パラジウム触媒を付与することにより、層間樹脂絶
縁層22の表面(バイアホール用開口26の内壁面を含
む)に触媒核を付着させた(図示せず)。即ち、上記基
板を塩化パラジウム(PdCl2 )と塩化第一スズ(S
nCl2 )とを含む触媒液中に浸漬し、パラジウム金属
を析出させることにより触媒を付与した。
(9) Next, the substrate after the above treatment was immersed in a neutralizing solution (manufactured by Shipley) and washed with water. Further, by applying a palladium catalyst to the surface of the substrate subjected to the surface roughening treatment (roughening depth: 3 μm), catalyst nuclei are added to the surface of the interlayer resin insulating layer 22 (including the inner wall surface of the via hole opening 26). (Not shown). That is, palladium chloride (PdCl 2 ) and stannous chloride (S
nCl 2 ) to deposit a palladium metal to provide a catalyst.

【0105】(10)次に、以下の組成の無電解銅めっ
き水溶液中に、基板を浸漬し、層間樹脂絶縁層22の表
面(バイアホール用開口26の内壁面を含む)、およ
び、貫通孔29の壁面に厚さ0.6〜3.0μmの無電
解銅めっき膜32を形成した(図4(a)参照)。
(10) Next, the substrate is immersed in an electroless copper plating aqueous solution having the following composition, and the surface of the interlayer resin insulating layer 22 (including the inner wall surface of the via hole opening 26) and the through hole An electroless copper plating film 32 having a thickness of 0.6 to 3.0 μm was formed on the wall surface of the substrate 29 (see FIG. 4A).

【0106】〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 100 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 30℃の液温度で40分[Electroless plating aqueous solution] NiSO 4 0.003 mol / l tartaric acid 0.200 mol / l copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α ' -Bipyridyl 100 mg / l Polyethylene glycol (PEG) 0.10 g / l [Electroless plating conditions] 40 minutes at a liquid temperature of 30 ° C

【0107】(11)次に、無電解銅めっき膜32が形
成された基板に市販の感光性ドライフィルムを張り付
け、マスクを載置して、100mJ/cm2 で露光し、
0.8%炭酸ナトリウム水溶液で現像処理することによ
り、厚さ20μmのめっきレジスト23を設けた(図4
(b)参照)。
(11) Next, a commercially available photosensitive dry film is attached to the substrate on which the electroless copper plating film 32 has been formed, a mask is placed, and exposure is performed at 100 mJ / cm 2 .
By performing development processing with a 0.8% aqueous sodium carbonate solution, a plating resist 23 having a thickness of 20 μm was provided (FIG. 4).
(B)).

【0108】(12)ついで、基板を50℃の水で洗浄
して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄し
てから、以下の条件で電解めっきを施し、めっきレジス
ト23非形成部に、厚さ20μmの電解銅めっき膜33
を形成した(図4(c)参照)。
(12) Next, the substrate was washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions. In the forming part, a 20 μm thick electrolytic copper plating film 33
Was formed (see FIG. 4C).

【0109】〔電解めっき液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドGL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 ℃[Electrolytic plating solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive 19.5 ml / l (Atotech Japan, Capparaside GL) [Electroplating conditions] Current density 1 A / dm 2 hours 65 minutes Temperature 22 ± 2 ℃

【0110】(13)さらに、めっきレジスト23を5
%NaOHで剥離除去した後、そのめっきレジスト23
下の無電解めっき膜を硫酸と過酸化水素との混合液でエ
ッチング処理して溶解除去し、無電解銅めっき膜32と
電解銅めっき膜33とからなる厚さ18μmの導体回路
25(バイアホール27を含む)を形成した(図4
(d)参照)。さらに、上記(5)の工程で用いたエッ
チング液と同様のエッチング液(メックエッチボンド)
を用い、導体回路25(バイアホール27を含む)表面
に粗化面を形成した。
(13) Further, the plating resist 23 is
% NaOH, the plating resist 23
The lower electroless plating film is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide, and a 18 μm thick conductor circuit 25 (via hole) composed of an electroless copper plating film 32 and an electrolytic copper plating film 33 is formed. 27 (see FIG. 4).
(D)). Further, the same etchant (mech etch bond) as the etchant used in the above step (5).
, A roughened surface was formed on the surface of the conductor circuit 25 (including the via hole 27).

【0111】(14)次に、ジエチレングリコールジメ
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量:4000)46.6
7重量部、メチルエチルケトンに溶解させた80重量%
のビスフェノールA型エポキシ樹脂(油化シェル社製、
商品名:エピコート1001)15.0重量部、イミダ
ゾール硬化剤(四国化成社製、商品名:2E4MZ−C
N)1.6重量部、感光性モノマーである2官能アクリ
ルモノマー(日本化薬社製、商品名:R604)4.5
重量部、同じく多価アクリルモノマー(共栄化学社製、
商品名:DPE6A)1.5重量部、分散系消泡剤(サ
ンノプコ社製、S−65)0.71重量部を容器にと
り、攪拌、混合して混合組成物を調製し、この混合組成
物に対して光重合開始剤としてベンゾフェノン(関東化
学社製)2.0重量部、光増感剤としてのミヒラーケト
ン(関東化学社製)0.2重量部、を加えることによ
り、粘度を25℃で2.0Pa・sに調整したソルダー
レジスト組成物を得た。なお、粘度測定は、B型粘度計
(東京計器社製、DVL−B型)で60min-1(rp
m)の場合はローターNo.4、6min-1(rpm)
の場合はローターNo.3によった。
(14) Next, a cresol novolak-type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) so as to have a concentration of 60% by weight was used. Oligomer for imparting properties (molecular weight: 4000) 46.6
7 parts by weight, 80% by weight dissolved in methyl ethyl ketone
Of bisphenol A type epoxy resin (manufactured by Yuka Shell Co., Ltd.
Trade name: Epicoat 1001) 15.0 parts by weight, imidazole hardener (manufactured by Shikoku Chemicals, trade name: 2E4MZ-C)
N) 1.6 parts by weight, a bifunctional acrylic monomer which is a photosensitive monomer (trade name: R604, manufactured by Nippon Kayaku Co., Ltd.) 4.5
Parts by weight, also polyvalent acrylic monomer (manufactured by Kyoei Chemical Co.,
A trade name: 1.5 parts by weight of DPE6A) and 0.71 parts by weight of a dispersion defoaming agent (manufactured by San Nopco, S-65) are placed in a container, stirred and mixed to prepare a mixed composition, and the mixed composition is prepared. Of benzophenone (manufactured by Kanto Chemical Co., Ltd.) as a photopolymerization initiator and 0.2 part by weight of Michler's ketone (manufactured by Kanto Chemical Co., Ltd.) as a photosensitizer at 25 ° C. A solder resist composition adjusted to 2.0 Pa · s was obtained. The viscosity was measured using a B-type viscometer (DVL-B type, manufactured by Tokyo Keiki Co., Ltd.) for 60 min -1 (rpm).
m), the rotor No. 4.6 min -1 (rpm)
In the case of the rotor No. According to 3.

【0112】(15)次に、層間樹脂絶縁層22と導体
回路25(バイアホール27を含む)とを形成した基板
の両面に、上記ソルダーレジスト組成物を30μmの厚
さで塗布し、70℃で20分間、70℃で30分間の条
件で乾燥処理を行い、ソルダーレジス組成物の層34′
を形成した(図5(a)参照)。
(15) Next, the solder resist composition is applied in a thickness of 30 μm on both surfaces of the substrate on which the interlayer resin insulating layer 22 and the conductor circuit 25 (including the via hole 27) are formed, and For 20 minutes and at 70 ° C. for 30 minutes to form a layer 34 ′ of the solder resist composition.
Was formed (see FIG. 5A).

【0113】(16)次いで、半田バンプ形成用開口と
光学素子(受光素子および発光素子)用開口のパターン
が描画された厚さ5mmのフォトマスクをソルダーレジ
スト層に密着させて1000mJ/cm2 の紫外線で露
光し、DMTG溶液で現像処理し、200μmの直径の
開口を形成した。そして、さらに、80℃で1時間、1
00℃で1時間、120℃で1時間、150℃で3時間
の条件でそれぞれ加熱処理を行ってソルダーレジスト層
を硬化させ、半田バンプ形成用開口35と光学素子用開
口31とを有し、その厚さが20μmのソルダーレジス
ト層34を形成した(図5(b)参照)。なお、上記ソ
ルダーレジスト組成物としては、市販のソルダーレジス
ト組成物を使用することもできる。
(16) Next, a 5 mm-thick photomask on which a pattern of the openings for forming the solder bumps and the openings for the optical elements (light receiving elements and light emitting elements) is drawn is brought into close contact with the solder resist layer so as to have a thickness of 1000 mJ / cm 2 . It was exposed to ultraviolet light and developed with a DMTG solution to form an opening having a diameter of 200 μm. Then, at 80 ° C. for 1 hour,
Heat treatment is performed at 00 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours to cure the solder resist layer, and has a solder bump forming opening 35 and an optical element opening 31; A solder resist layer 34 having a thickness of 20 μm was formed (see FIG. 5B). In addition, a commercially available solder resist composition can also be used as the solder resist composition.

【0114】(17)次に、ソルダーレジスト層34を
形成した基板を、塩化ニッケル(2.3×10-1mol
/l)、次亜リン酸ナトリウム(2.8×10-1mol
/l)、クエン酸ナトリウム(1.6×10-1mol/
l)を含むpH=4.5の無電解ニッケルめっき液に2
0分間浸漬して、半田バンプ形成用開口35と光学素子
用開口31に厚さ5μmのニッケルめっき層を形成し
た。さらに、その基板をシアン化金カリウム(7.6×
10-3mol/l)、塩化アンモニウム(1.9×10
-1mol/l)、クエン酸ナトリウム(1.2×10-1
mol/l)、次亜リン酸ナトリウム(1.7×10-1
mol/l)を含む無電解金めっき液に80℃の条件で
7.5分間浸漬して、ニッケルめっき層上に、厚さ0.
03μmの金めっき層を形成し、半田パッド36とし
た。
(17) Next, the substrate on which the solder resist layer 34 is formed is coated with nickel chloride (2.3 × 10 -1 mol).
/ L), sodium hypophosphite (2.8 × 10 -1 mol)
/ L), sodium citrate (1.6 × 10 -1 mol /
2) in the electroless nickel plating solution having pH = 4.5 containing l)
By immersing for 0 minutes, a nickel plating layer having a thickness of 5 μm was formed in the openings 35 for forming solder bumps and the openings 31 for optical elements. Further, the substrate was placed on potassium potassium cyanide (7.6 ×
10 −3 mol / l), ammonium chloride (1.9 × 10
-1 mol / l), sodium citrate (1.2 × 10 -1
mol / l), sodium hypophosphite (1.7 × 10 −1)
(mol / l) and immersed in an electroless gold plating solution containing 80 mol / l for 7.5 minutes at a temperature of 80 ° C. to form a film having a thickness of 0.1 mm on the nickel plating layer.
A gold plating layer having a thickness of 03 μm was formed to form a solder pad 36.

【0115】(18)次に、ソルダーレジスト層34に
形成した半田バンプ形成用開口35と光学素子用開口3
1に半田ペーストを印刷し、さらに、光学素子用開口3
1に印刷した半田ペーストに、受光素子38および発光
素子39の受光部38aおよび発光部39aの位置合わ
せを行いながら取り付け、200℃でリフローすること
により、受光素子38および発光素子39を実装すると
ともに、半田バンプ形成用開口35に半田バンプ37を
形成し、ICチップ実装用基板とした。なお、受光素子
38としては、InGaAsからなるものを用い、発光
素子39としては、InGaAsPからなるものを用い
た(図5(c)参照)。
(18) Next, the opening 35 for forming the solder bump and the opening 3 for the optical element formed in the solder resist layer 34
1 is printed with a solder paste.
Attach the light receiving element 38 and the light emitting element 39 to the solder paste printed thereon while aligning the light receiving section 38a and the light emitting section 39a of the light receiving element 38, and reflow at 200 ° C. to mount the light receiving element 38 and the light emitting element 39. Then, the solder bumps 37 were formed in the solder bump formation openings 35 to obtain an IC chip mounting substrate. The light-receiving element 38 was made of InGaAs, and the light-emitting element 39 was made of InGaAsP (see FIG. 5C).

【0116】B.多層プリント配線板の作製 B−1.層間樹脂絶縁層用樹脂フィルムの作製 A−1で用いた方法と同様の方法を用いて層間樹脂絶縁
層用樹脂フィルムを作製した。 B−2.貫通孔充填用樹脂組成物の調製 A−2で用いた方法と同様の方法を用いて貫通孔充填用
樹脂組成物を作製した。
B. Production of multilayer printed wiring board B-1. Production of Resin Film for Interlayer Resin Insulation Layer A resin film for interlayer resin insulation layer was produced using the same method as that used in A-1. B-2. Preparation of Resin Composition for Filling Through Holes A resin composition for filling through holes was prepared using the same method as that used in A-2.

【0117】B−3.多層プリント配線板の製造 (1)厚さ0.6mmのガラスエポキシ樹脂またはBT
樹脂からなる絶縁性基板1の両面に18μmの銅箔8が
ラミネートされている銅張積層板を出発材料とした(図
6(a)参照)。まず、この銅張積層板をドリル削孔
し、無電解めっき処理を施し、パターン状にエッチング
することにより、基板1の両面に導体回路4とスルーホ
ール9とを形成した。
B-3. Manufacture of multilayer printed wiring boards (1) 0.6 mm thick glass epoxy resin or BT
A starting material was a copper-clad laminate in which 18 μm copper foils 8 were laminated on both sides of an insulating substrate 1 made of resin (see FIG. 6A). First, the copper-clad laminate was drilled, subjected to an electroless plating treatment, and etched in a pattern to form conductor circuits 4 and through holes 9 on both surfaces of the substrate 1.

【0118】(2)スルーホール29と導体回路24と
を形成した基板を水洗いし、乾燥した後、エッチング液
(メック社製、メックエッチボンド)をスプレイで吹き
付け、スルーホール9を含む導体回路4の表面に粗化面
4a、9aを形成した(図6(b)参照)。
(2) The substrate on which the through-holes 29 and the conductor circuits 24 are formed is washed with water, dried, and then sprayed with an etching solution (Mec etch bond, manufactured by Mec Co.) to spray the conductor circuits 4 including the through-holes 9. The roughened surfaces 4a and 9a were formed on the surface of (see FIG. 6B).

【0119】(3)上記B−2に記載した樹脂充填材を
調製した後、下記の方法により調製後24時間以内に、
スルーホール9内および基板1の片面の導体回路非形成
部と導体回路4の外縁部とに樹脂充填材10′の層を形
成した。すなわち、まず、スキージを用いてスルーホー
ル内に樹脂充填材を押し込んだ後、100℃、20分の
条件で乾燥させた。次に、導体回路非形成部に相当する
部分が開口したマスクを基板上に載置し、スキージを用
いて凹部となっている導体回路非形成部にも樹脂充填材
を充填し、100℃、20分の条件で乾燥させることに
より樹脂充填材10′の層を形成した(図6(c)参
照)。
(3) After preparing the resin filler described in the above B-2, within 24 hours after preparation by the following method,
A layer of a resin filler 10 ′ was formed in the through-hole 9, on a portion of the substrate 1 where no conductive circuit was formed, and on the outer edge of the conductive circuit 4. That is, first, the resin filler was pushed into the through holes using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductive circuit non-forming portion is placed on the substrate, and the resin filling material is also filled in the conductive circuit non-forming portion which is a concave portion using a squeegee. By drying under the condition of 20 minutes, a layer of the resin filler 10 'was formed (see FIG. 6C).

【0120】(4)上記(3)の処理を終えた基板の片
面を、♯600のベルト研磨紙(三共理化学社製)を用
いたベルトサンダー研磨により、導体回路4の表面やス
ルーホール9のランド表面に樹脂充填材10′が残らな
いように研磨し、次いで、上記ベルトサンダー研磨によ
る傷を取り除くためのバフ研磨を行った。このような一
連の研磨を基板の他方の面についても同様に行った。次
いで、100℃で1時間、120℃で3時間、150℃
で1時間、180℃で7時間の加熱処理を行って樹脂充
填材層10を形成した。
(4) One surface of the substrate after the treatment of the above (3) is subjected to belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.) to form the surface of the conductor circuit 4 and the through holes 9. Polishing was performed so that the resin filler 10 'did not remain on the land surface, and then buffing was performed to remove scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Then, at 100 ° C for 1 hour, at 120 ° C for 3 hours, at 150 ° C
For 1 hour and at 180 ° C. for 7 hours to form a resin filler layer 10.

【0121】このようにして、スルーホール9や導体回
路非形成部に形成された樹脂充填材10の表層部および
導体回路4の表面を平坦化し、樹脂充填材10と導体回
路4の側面4aとが粗化面を介して強固に密着し、ま
た、スルーホール9の内壁面9aと樹脂充填材10とが
粗化面を介して強固に密着した絶縁性基板を得た(図6
(d)参照)。この工程により、樹脂充填材層10の表
面と導体回路4の表面とが同一平面となる。
In this manner, the surface layer of the resin filler 10 formed in the through-hole 9 and the portion where the conductor circuit is not formed and the surface of the conductor circuit 4 are flattened, and the resin filler 10 and the side surface 4a of the conductor circuit 4 are removed. Was firmly adhered through the roughened surface, and an insulating substrate in which the inner wall surface 9a of the through hole 9 and the resin filler 10 were firmly adhered through the roughened surface was obtained (FIG. 6).
(D)). By this step, the surface of the resin filler layer 10 and the surface of the conductor circuit 4 become flush with each other.

【0122】(5)上記基板を水洗、酸性脱脂した後、
ソフトエッチングし、次いで、エッチング液を基板の両
面にスプレイで吹き付けて、導体回路4の表面とスルー
ホール9のランド表面と内壁とをエッチングすることに
より、導体回路4の全表面に粗化面4a、9aを形成し
た(図7(a)参照)。なお、エッチング液としては、
メック社製、メックエッチボンドを使用した。
(5) After the above substrate is washed with water and acid degreased,
The surface of the conductive circuit 4 and the land surface and the inner wall of the through hole 9 are etched by spraying an etching solution onto both surfaces of the substrate by spraying, so that the entire surface of the conductive circuit 4 is roughened 4a. , 9a (see FIG. 7A). In addition, as an etching solution,
A Mech etch bond manufactured by Mec Co. was used.

【0123】(6)次に、上記B−1で作製した基板よ
り少し大きめの層間樹脂絶縁層用樹脂フィルムを基板上
に載置し、圧力0.4MPa、温度80℃、圧着時間1
0秒の条件で仮圧着して裁断した後、さらに、以下の方
法により真空ラミネータ装置を用いて貼り付けることに
より層間樹脂絶縁層2を形成した(図7(b)参照)。
すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、
真空度65Pa、圧力0.4MPa、温度80、時間6
0秒の条件で本圧着し、その後、170℃で30分間熱
硬化させた。
(6) Next, a resin film for an interlayer resin insulating layer slightly larger than the substrate prepared in B-1 was placed on the substrate, and the pressure was 0.4 MPa, the temperature was 80 ° C., and the pressing time was 1 hour.
After pre-pressing and cutting under the condition of 0 seconds, the interlayer resin insulating layer 2 was formed by bonding using a vacuum laminator by the following method (see FIG. 7B).
That is, a resin film for an interlayer resin insulation layer is placed on a substrate,
Degree of vacuum 65 Pa, pressure 0.4 MPa, temperature 80, time 6
This was completely press-bonded under the condition of 0 second, and then thermally cured at 170 ° C. for 30 minutes.

【0124】(7)次に、層間樹脂絶縁層2上に、厚さ
1.2mmの貫通孔が形成されたマスクを介して、波長
10.4μmのCO2 ガスレーザにて、ビーム径4.0
mm、トップハットモード、パルス幅8.0μ秒、マス
クの貫通孔の径1.0mm、1ショットの条件で層間樹
脂絶縁層2に、直径80μmのバイアホール用開口6を
形成した(図7(c)参照)。
(7) Next, a CO 2 gas laser having a wavelength of 10.4 μm is used to form a beam having a beam diameter of 4.0 through a mask having a through hole having a thickness of 1.2 mm formed on the interlayer resin insulating layer 2.
7 mm, a top hat mode, a pulse width of 8.0 μs, a diameter of a through hole of the mask of 1.0 mm, and a one-shot condition, a via hole opening 6 having a diameter of 80 μm was formed in the interlayer resin insulating layer 2 (FIG. c)).

【0125】(8)次に、日本真空技術社製、SV−4
540を用いてプラズマ処理を行い、層間樹脂絶縁層2
の表面を粗化した(図7(d)参照)。ここでは、不活
性ガスとしてアルゴンガスを使用し、電力200W、ガ
ス圧0.6Pa、温度70℃の条件で2分間プラズマ処
理を行った。次に、同じ装置を用い、内部のアルゴンガ
スを交換した後、SV−4540を用い、Niをターゲ
ットにしたスパッタリングを、気圧0.6Pa、温度8
0℃、電力200W、時間5分間の条件で行い、Niか
らなる金属層を層間樹脂絶縁層2の表面に形成した。な
おNi層の厚さは0.1μmである。
(8) Next, SV-4 manufactured by Japan Vacuum Engineering Co., Ltd.
Plasma processing is performed using 540, and the interlayer resin insulation layer 2 is formed.
Was roughened (see FIG. 7D). Here, argon gas was used as an inert gas, and plasma treatment was performed for 2 minutes at a power of 200 W, a gas pressure of 0.6 Pa, and a temperature of 70 ° C. Next, after replacing the argon gas inside using the same apparatus, sputtering with Ni as a target was performed using SV-4540 at a pressure of 0.6 Pa and a temperature of 8 Pa.
The process was performed under the conditions of 0 ° C., power of 200 W, and time of 5 minutes, and a metal layer made of Ni was formed on the surface of the interlayer resin insulating layer 2. The thickness of the Ni layer is 0.1 μm.

【0126】(9)次に、以下の組成の無電解銅めっき
水溶液中に、Ni層を形成した基板を浸漬し、Ni層上
に厚さ0.6〜3.0μmの無電解銅めっき膜を形成し
た(図8(a)参照)。なお、図8においては、Ni層
と無電解銅めっき膜とからなる層を薄膜導体層12と示
している。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/
l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 100 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 30℃の液温度で40分
(9) Next, the substrate on which the Ni layer was formed was immersed in an electroless copper plating aqueous solution having the following composition, and an electroless copper plating film having a thickness of 0.6 to 3.0 μm was formed on the Ni layer. Was formed (see FIG. 8A). In FIG. 8, a layer composed of a Ni layer and an electroless copper plating film is shown as a thin-film conductor layer 12. [Electroless plating aqueous solution] NiSO 4 0.003 mol /
l tartaric acid 0.200 mol / l copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α'-bipyridyl 100 mg / l polyethylene glycol (PEG) 0.10 g / l [Electroless plating conditions] 40 minutes at a liquid temperature of 30 ° C

【0127】(10)次に、薄膜導体層12が形成され
た基板に市販の感光性ドライフィルムを張り付け、マス
クを載置して、100mJ/cm2 で露光し、0.8%
炭酸ナトリウム水溶液で現像処理することにより、厚さ
20μmのめっきレジスト3を設けた(図8(b)参
照)。
(10) Next, a commercially available photosensitive dry film is adhered to the substrate on which the thin film conductor layer 12 is formed, a mask is placed, and exposure is performed at 100 mJ / cm 2 ,
By performing development processing with an aqueous solution of sodium carbonate, a plating resist 3 having a thickness of 20 μm was provided (see FIG. 8B).

【0128】(11)ついで、基板を50℃の水で洗浄
して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄し
てから、以下の条件で電解めっきを施し、めっきレジス
ト3非形成部に、厚さ20μmの電解銅めっき膜3を形
成した(図8(c)参照)。 〔電解めっき液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドGL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 ℃
(11) Then, the substrate was washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions to remove plating resist 3 An electrolytic copper plating film 3 having a thickness of 20 μm was formed on the formation portion (see FIG. 8C). [Electroplating solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive 19.5 ml / l (Atotech Japan, Capparaside GL) [Electroplating conditions] Current density 1 A / dm 2 hours 65 minutes Temperature 22 ± 2 ℃

【0129】(12)さらに、めっきレジスト23を5
%NaOHで剥離除去した後、そのめっきレジスト3下
の薄膜導体層を硝酸、硫酸および過酸化水素との混合液
でエッチング処理して溶解除去し、薄膜導体層12と電
解銅めっき膜13とからなる厚さ18μmの導体回路5
(バイアホール7を含む)を形成した(図8(d)参
照)。
(12) Further, the plating resist 23 is
% NaOH, the thin film conductor layer under the plating resist 3 is etched and dissolved and removed with a mixed solution of nitric acid, sulfuric acid and hydrogen peroxide to remove the thin film conductor layer from the thin film conductor layer 12 and the electrolytic copper plating film 13. 18 μm thick conductor circuit 5
(Including via holes 7) were formed (see FIG. 8D).

【0130】(13)次に、上記(5)〜(12)の工
程の工程を繰り返すことにより、上層の層間樹脂絶縁層
と導体回路とを積層形成した(図9(a)〜図10
(a)参照)。さらに、上記(5)の工程で用いた方法
と同様の方法を用いて最外層の導体回路に粗化面を形成
した。
(13) Next, by repeating the above steps (5) to (12), an upper interlayer resin insulating layer and a conductor circuit are formed in a laminated manner (FIGS. 9A to 10).
(A)). Further, a roughened surface was formed on the outermost conductive circuit by using the same method as the method used in the step (5).

【0131】(14)次に、最外層の層間樹脂絶縁層2
の表面の所定の位置に、以下の方法を用いて光路変換ミ
ラー19を有する光導波路18を形成した(図10
(b)参照)。すなわち、予め、その一端に先端がV形
90°のダイヤモンドソーを用いて45°光路変換ミラ
ー19を形成しておいたPMMAからなるフィルム状の
光導波路(マイクロパーツ社製:幅1mm、厚さ20μ
m)を、光変換ミラー非形成側のその他端の側面と層間
樹脂絶縁層の側面とが揃うように貼り付けた。なお光導
波路の貼り付けは、該光導波路の層間樹脂絶縁層との接
着面に熱硬化性樹脂からなる接着剤を厚さ10μmに塗
布しておき、圧着後、60℃で1時間硬化させることに
より行った。なお、本実施例では、60℃/1時間の条
件で硬化を行ったが、場合によってはステップ硬化をお
こなってもよい。貼り付け時に光導波路により応力が発
生しにくいからである。
(14) Next, the outermost interlayer resin insulation layer 2
An optical waveguide 18 having an optical path conversion mirror 19 was formed at a predetermined position on the surface of the optical waveguide by the following method (FIG. 10).
(B)). That is, a film-shaped optical waveguide made of PMMA (manufactured by Microparts Co., Ltd .: width 1 mm, thickness 20μ
m) was attached such that the side surface of the other end on the side where the light conversion mirror was not formed and the side surface of the interlayer resin insulating layer were aligned. The optical waveguide is attached by applying an adhesive made of a thermosetting resin to a thickness of 10 μm on the surface of the optical waveguide to be bonded to the interlayer resin insulating layer, and after pressing, curing at 60 ° C. for 1 hour. Was performed. In the present embodiment, the curing is performed under the condition of 60 ° C./1 hour, but step curing may be performed in some cases. This is because stress is not easily generated by the optical waveguide at the time of sticking.

【0132】(15)次に、ジエチレングリコールジメ
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量:4000)46.6
7重量部、メチルエチルケトンに溶解させた80重量%
のビスフェノールA型エポキシ樹脂(油化シェル社製、
商品名:エピコート1001)15.0重量部、イミダ
ゾール硬化剤(四国化成社製、商品名:2E4MZ−C
N)1.6重量部、感光性モノマーである2官能アクリ
ルモノマー(日本化薬社製、商品名:R604)3.0
重量部、同じく多価アクリルモノマー(共栄化学社製、
商品名:DPE6A)1.5重量部、分散系消泡剤(サ
ンノプコ社製、S−65)0.71重量部を容器にと
り、攪拌、混合して混合組成物を調製し、この混合組成
物に対して光重合開始剤としてベンゾフェノン(関東化
学社製)2.0重量部、光増感剤としてのミヒラーケト
ン(関東化学社製)0.2重量部、を加えることによ
り、粘度を25℃で2.0Pa・sに調整したソルダー
レジスト組成物を調製し、さらに、光導波路18を形成
した基板の両面に、上記ソルダーレジスト組成物を35
μmの厚さで塗布し、70℃で20分間、70℃で30
分間の条件で乾燥処理を行い、ソルダーレジス組成物の
層14′を形成した(図10(c)参照)。
(15) Next, a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight was used. Oligomer for imparting properties (molecular weight: 4000) 46.6
7 parts by weight, 80% by weight dissolved in methyl ethyl ketone
Of bisphenol A type epoxy resin (manufactured by Yuka Shell Co., Ltd.
Trade name: Epicoat 1001) 15.0 parts by weight, imidazole hardener (manufactured by Shikoku Chemicals, trade name: 2E4MZ-C)
N) 1.6 parts by weight, bifunctional acrylic monomer as photosensitive monomer (trade name: R604, manufactured by Nippon Kayaku Co., Ltd.) 3.0
Parts by weight, also polyvalent acrylic monomer (manufactured by Kyoei Chemical Co.,
A trade name: 1.5 parts by weight of DPE6A) and 0.71 parts by weight of a dispersion defoaming agent (manufactured by San Nopco, S-65) are placed in a container, stirred and mixed to prepare a mixed composition, and the mixed composition is prepared. Of benzophenone (Kanto Chemical Co., Ltd.) as a photopolymerization initiator and 0.2 part by weight of Michler's ketone (Kanto Chemical Co., Ltd.) as a photosensitizer at 25 ° C. A solder resist composition adjusted to 2.0 Pa · s was prepared, and the above solder resist composition was applied to both sides of the substrate on which the optical waveguide 18 was formed.
μm thickness, 70 ° C for 20 minutes, 70 ° C for 30 minutes
A drying treatment was performed under the conditions of minutes to form a layer 14 'of the solder resist composition (see FIG. 10C).

【0133】(16)次いで、基板の片面に、半田バン
プ形成用開口と光路用開口とのパターンが描画された厚
さ5mmのフォトマスクをソルダーレジスト層に密着さ
せて1000mJ/cm2 の紫外線で露光し、DMTG
溶液で現像処理し、200μmの直径の開口を形成し
た。そして、さらに、80℃で1時間、100℃で1時
間、120℃で1時間、150℃で3時間の条件でそれ
ぞれ加熱処理を行ってソルダーレジスト層を硬化させ、
半田バンプ形成用開口15と光学素子用開口11とを有
し、その厚さが20μmのソルダーレジスト層14を形
成した(図11(a)参照)。
(16) Next, a 5 mm-thick photomask on which a pattern of an opening for forming a solder bump and an opening for an optical path is drawn on one side of the substrate is brought into close contact with the solder resist layer and exposed to ultraviolet light of 1000 mJ / cm 2 . Exposure, DMTG
The solution was developed to form an opening having a diameter of 200 μm. Then, the solder resist layer is further heated at 80 ° C. for 1 hour, at 100 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours to cure the solder resist layer.
A solder resist layer 14 having an opening 15 for forming a solder bump and an opening 11 for an optical element and having a thickness of 20 μm was formed (see FIG. 11A).

【0134】(17)次に、ソルダーレジスト層14を
形成した基板を、塩化ニッケル(2.3×10-1mol
/l)、次亜リン酸ナトリウム(2.8×10-1mol
/l)、クエン酸ナトリウム(1.6×10-1mol/
l)を含むpH=4.5の無電解ニッケルめっき液に2
0分間浸漬して、半田バンプ形成用開口15に厚さ5μ
mのニッケルめっき層を形成した。さらに、その基板を
シアン化金カリウム(7.6×10-3mol/l)、塩
化アンモニウム(1.9×10-1mol/l)、クエン
酸ナトリウム(1.2×10-1mol/l)、次亜リン
酸ナトリウム(1.7×10-1mol/l)を含む無電
解金めっき液に80℃の条件で7.5分間浸漬して、ニ
ッケルめっき層上に、厚さ0.03μmの金めっき層を
形成し、半田パッド16とした。
(17) Next, the substrate on which the solder resist layer 14 has been formed is coated with nickel chloride (2.3 × 10 -1 mol).
/ L), sodium hypophosphite (2.8 × 10 -1 mol)
/ L), sodium citrate (1.6 × 10 -1 mol /
2) in the electroless nickel plating solution having pH = 4.5 containing l)
After immersion for 0 minutes, a thickness of 5 μm
m of nickel plating layer was formed. Furthermore, the substrate gold potassium cyanide (7.6 × 10 -3 mol / l ), ammonium chloride (1.9 × 10 -1 mol / l ), sodium citrate (1.2 × 10 -1 mol / l), immersed in an electroless gold plating solution containing sodium hypophosphite (1.7 × 10 -1 mol / l) at 80 ° C. for 7.5 minutes to form a layer having a thickness of 0 on the nickel plating layer. A gold plating layer of 0.03 μm was formed to form a solder pad 16.

【0135】(18)次に、ソルダーレジスト層14に
形成した半田バンプ形成用開口15に半田ペーストを印
刷し、200℃でリフローすることにより半田バンプ形
成用開口15に半田バンプ17を形成し、多層プリント
配線板とした(図11(b)参照)。
(18) Next, a solder paste is printed in the solder bump forming opening 15 formed in the solder resist layer 14 and reflowed at 200 ° C. to form the solder bump 17 in the solder bump forming opening 15. This was a multilayer printed wiring board (see FIG. 11B).

【0136】C.IC実装光通信用デバイスの製造 まず、上記Aの工程を経て製造したICチップ実装用基
板に、ICチップを実装し、その後、樹脂封止を行い、
IC実装基板を得た。。次に、このICチップ実装基板
と上記Bの工程を経て製造した多層プリント配線板とを
所定の位置に対向配置させ、200℃でリフローするこ
とにより両基板の半田バンプ同士を接続して半田接続部
を形成し、IC実装光通信用デバイスを製造した(図1
参照)。
C. Manufacture of IC mounting optical communication device First, an IC chip is mounted on the IC chip mounting substrate manufactured through the above step A, and then resin sealing is performed.
An IC mounting substrate was obtained. . Next, this IC chip mounting board and the multilayer printed wiring board manufactured through the above-mentioned step B are arranged at predetermined positions so as to face each other, and are reflowed at 200 ° C. to connect the solder bumps of both boards to each other to perform solder connection. Part was formed, and an IC-mounted optical communication device was manufactured (FIG. 1).
reference).

【0137】このようにして得られたIC実装光通信用
デバイスについて、受光素子に対向する光導波路の多層
プリント配線板からの露出面に光ファイバを取り付け、
受光素子に対向する光導波路の多層プリント配線板から
の露出面に検出器を取り付けた後、光ファイバを介して
光信号を送り、ICチップで演算させた後、検出器で光
信号を検出したところ、所望の光信号を検出することが
でき、本実施例で製造したIC実装光通信用デバイス
が、光通信用デバイスとして充分満足できる性能を有し
ていることが明らかとなった。
With respect to the IC mounted optical communication device thus obtained, an optical fiber is attached to the exposed surface of the optical waveguide facing the light receiving element from the multilayer printed wiring board.
After attaching a detector to the exposed surface of the optical waveguide facing the light receiving element from the multilayer printed wiring board, an optical signal was sent through an optical fiber and operated by an IC chip, and then the optical signal was detected by the detector. However, it was found that a desired optical signal could be detected, and that the IC-mounted optical communication device manufactured in this example had sufficiently satisfactory performance as an optical communication device.

【0138】[0138]

【発明の効果】本発明の光通信用デバイスは、上記した
ように、所定の位置に受光素子および発光素子が実装さ
れたICチップ実装用基板と、所定の位置に光導波路が
形成された多層プリント配線板とから構成されているた
め、実装した光学部品間の接続損失が低く、光通信用デ
バイスとして接続信頼性に優れる。
As described above, the optical communication device of the present invention comprises an IC chip mounting substrate on which a light receiving element and a light emitting element are mounted on a predetermined position, and a multilayer having an optical waveguide formed on a predetermined position. Since it is composed of a printed wiring board, the connection loss between the mounted optical components is low, and the connection reliability is excellent as an optical communication device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光通信用デバイスの一実施形態を模式
的に示す断面図である。
FIG. 1 is a cross-sectional view schematically showing one embodiment of an optical communication device according to the present invention.

【図2】本発明の光通信用デバイスを構成するICチッ
プ実装用基板を製造する工程の一部を模式的に示す断面
図である。
FIG. 2 is a cross-sectional view schematically showing a part of a process of manufacturing an IC chip mounting substrate constituting the optical communication device of the present invention.

【図3】本発明の光通信用デバイスを構成するICチッ
プ実装用基板を製造する工程の一部を模式的に示す断面
図である。
FIG. 3 is a cross-sectional view schematically showing a part of a process of manufacturing an IC chip mounting substrate constituting the optical communication device of the present invention.

【図4】本発明の光通信用デバイスを構成するICチッ
プ実装用基板を製造する工程の一部を模式的に示す断面
図である。
FIG. 4 is a cross-sectional view schematically showing a part of a process of manufacturing an IC chip mounting substrate constituting the optical communication device of the present invention.

【図5】本発明の光通信用デバイスを構成するICチッ
プ実装用基板を製造する工程の一部を模式的に示す断面
図である。
FIG. 5 is a cross-sectional view schematically showing a part of a step of manufacturing an IC chip mounting substrate constituting the optical communication device of the present invention.

【図6】本発明の光通信用デバイスを構成する多層プリ
ント配線板を製造する工程の一部を模式的に示す断面図
である。
FIG. 6 is a cross-sectional view schematically showing a part of a process of manufacturing a multilayer printed wiring board constituting the optical communication device of the present invention.

【図7】本発明の光通信用デバイスを構成する多層プリ
ント配線板を製造する工程の一部を模式的に示す断面図
である。
FIG. 7 is a cross-sectional view schematically showing a part of a process of manufacturing a multilayer printed wiring board constituting the optical communication device of the present invention.

【図8】本発明の光通信用デバイスを構成する多層プリ
ント配線板を製造する工程の一部を模式的に示す断面図
である。
FIG. 8 is a cross-sectional view schematically showing a part of a process of manufacturing a multilayer printed wiring board constituting the optical communication device of the present invention.

【図9】本発明の光通信用デバイスを構成する多層プリ
ント配線板を製造する工程の一部を模式的に示す断面図
である。
FIG. 9 is a cross-sectional view schematically showing a part of a process of manufacturing a multilayer printed wiring board constituting the optical communication device of the present invention.

【図10】本発明の光通信用デバイスを構成する多層プ
リント配線板を製造する工程の一部を模式的に示す断面
図である。
FIG. 10 is a cross-sectional view schematically showing a part of a process of manufacturing a multilayer printed wiring board constituting the optical communication device of the present invention.

【図11】本発明の光通信用デバイスを構成する多層プ
リント配線板を製造する工程の一部を模式的に示す断面
図である。
FIG. 11 is a cross-sectional view schematically showing a part of a process of manufacturing a multilayer printed wiring board constituting the optical communication device of the present invention.

【符号の説明】[Explanation of symbols]

100 多層プリント配線板 101 基板 102 層間樹脂絶縁層 104 導体回路 107 バイアホール 109 スルーホール 111 光路用開口 114 ソルダーレジスト層 118 光導波路 119 光変換用ミラー 120 ICチップ実装用基板 121 基板 122 層間樹脂絶縁層 124 導体回路 127 バイアホール 129 スルーホール 131 光学素子用開口 134 ソルダーレジスト層 138 受光素子 139 発光素子 140 ICチップ 141、143 半田接続部 142 導電層 150 光通信用デバイス REFERENCE SIGNS LIST 100 multilayer printed wiring board 101 substrate 102 interlayer resin insulation layer 104 conductor circuit 107 via hole 109 through hole 111 optical path opening 114 solder resist layer 118 optical waveguide 119 light conversion mirror 120 IC chip mounting substrate 121 substrate 122 interlayer resin insulation layer 124 Conductor circuit 127 Via hole 129 Through hole 131 Opening for optical element 134 Solder resist layer 138 Light receiving element 139 Light emitting element 140 IC chip 141, 143 Solder joint 142 Conductive layer 150 Optical communication device

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 G02B 6/12 B Fターム(参考) 2H047 KA03 KB09 LA09 MA05 MA07 5E336 AA04 AA16 BB03 CC31 CC57 EE01 GG25 5E338 AA03 BB75 CC10 CD32 5E344 AA01 AA22 BB02 BB06 DD02 EE06 EE23 5E346 AA12 AA15 AA22 AA32 AA43 AA51 BB20 FF45 HH01 HH11──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H05K 3/46 G02B 6/12 BF Term (Reference) 2H047 KA03 KB09 LA09 MA05 MA07 5E336 AA04 AA16 BB03 CC31 CC57 EE01 GG25 5E338 AA03 BB75 CC10 CD32 5E344 AA01 AA22 BB02 BB06 DD02 EE06 EE23 5E346 AA12 AA15 AA22 AA32 AA43 AA51 BB20 FF45 HH01 HH11

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ICチップ実装用基板と多層プリント配
線板とからなる光通信用デバイスであって、前記ICチ
ップ実装用基板には、前記多層プリント配線板と対向す
る側に、受光部および発光部がそれぞれ露出するよう
に、受光素子および発光素子が実装され、前記多層プリ
ント配線板には、前記ICチップ実装用基板と対向する
側に光導波路が形成され、前記光導波路と、前記受光素
子または前記発光素子とを介して光信号を伝達すること
ができるように構成されていることを特徴とする光通信
用デバイス。
1. An optical communication device comprising an IC chip mounting substrate and a multilayer printed wiring board, wherein the IC chip mounting substrate has a light receiving portion and a light emitting portion on a side facing the multilayer printed wiring board. A light receiving element and a light emitting element are mounted so that the portions are exposed, and an optical waveguide is formed on the multilayer printed wiring board on a side facing the IC chip mounting substrate, and the optical waveguide and the light receiving element are formed. Alternatively, an optical communication device is configured to transmit an optical signal via the light emitting element.
【請求項2】 前記ICチップ実装用基板は、基板上に
導体回路と層間樹脂絶縁層とが積層形成され、前記基板
を挟んだ導体回路同士がスルーホールにより接続され、
前記層間樹脂絶縁層を挟んだ導体回路同士がバイアホー
ルにより接続されている請求項1に記載の光通信用デバ
イス。
2. The substrate for mounting an IC chip, wherein a conductor circuit and an interlayer resin insulating layer are laminated on the substrate, and the conductor circuits sandwiching the substrate are connected by through holes.
The optical communication device according to claim 1, wherein the conductor circuits sandwiching the interlayer resin insulation layer are connected to each other by via holes.
【請求項3】 前記多層プリント配線板は、基板上に導
体回路と層間樹脂絶縁層とが積層形成され、前記基板を
挟んだ導体回路同士がスルーホールにより接続され、前
記層間樹脂絶縁層を挟んだ導体回路同士がバイアホール
により接続されている請求項1または2に記載の光通信
用デバイス。
3. The multilayer printed wiring board, wherein a conductor circuit and an interlayer resin insulation layer are formed on a substrate by lamination, the conductor circuits sandwiching the substrate are connected to each other by through holes, and the interlayer resin insulation layer is sandwiched between the conductor circuits. 3. The optical communication device according to claim 1, wherein the conductor circuits are connected to each other by via holes.
【請求項4】 前記ICチップ実装用基板と前記多層プ
リント配線板とは、電気信号を伝達するために半田バン
プが形成されている請求項1〜3のいずれか1に記載の
光通信用デバイス。
4. The optical communication device according to claim 1, wherein the IC chip mounting substrate and the multilayer printed wiring board are formed with solder bumps for transmitting an electric signal. .
JP2001373369A 2000-12-06 2001-12-06 Optical communication device Expired - Fee Related JP3771169B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001373369A JP3771169B2 (en) 2000-12-06 2001-12-06 Optical communication device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-371882 2000-12-06
JP2000371882 2000-12-06
JP2001373369A JP3771169B2 (en) 2000-12-06 2001-12-06 Optical communication device

Publications (2)

Publication Number Publication Date
JP2002296435A true JP2002296435A (en) 2002-10-09
JP3771169B2 JP3771169B2 (en) 2006-04-26

Family

ID=26605361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001373369A Expired - Fee Related JP3771169B2 (en) 2000-12-06 2001-12-06 Optical communication device

Country Status (1)

Country Link
JP (1) JP3771169B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JPWO2004095093A1 (en) * 2003-04-23 2006-07-13 太陽インキ製造株式会社 Optical waveguide, opto-electric hybrid board, and method for manufacturing the opto-electric hybrid board
US7266262B2 (en) 2002-10-24 2007-09-04 Sony Corporation Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof
US7443028B2 (en) 2005-03-09 2008-10-28 Matsushita Electric Industrial Co., Ltd. Imaging module and method for forming the same
US8076782B2 (en) 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076782B2 (en) 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
US8120040B2 (en) 2002-04-01 2012-02-21 Ibiden Co., Ltd. Substrate for mounting IC chip, manufacturing method of substrate for mounting IC chip, device for optical communication, and manufacturing method of device for optical communication
US7266262B2 (en) 2002-10-24 2007-09-04 Sony Corporation Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US7693382B2 (en) 2003-04-22 2010-04-06 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayered printed circuit board, and device for optical communication
JPWO2004095093A1 (en) * 2003-04-23 2006-07-13 太陽インキ製造株式会社 Optical waveguide, opto-electric hybrid board, and method for manufacturing the opto-electric hybrid board
US7443028B2 (en) 2005-03-09 2008-10-28 Matsushita Electric Industrial Co., Ltd. Imaging module and method for forming the same

Also Published As

Publication number Publication date
JP3771169B2 (en) 2006-04-26

Similar Documents

Publication Publication Date Title
US7693382B2 (en) Substrate for mounting IC chip, multilayered printed circuit board, and device for optical communication
US8076782B2 (en) Substrate for mounting IC chip
JP4036644B2 (en) IC chip mounting substrate, IC chip mounting substrate manufacturing method, and optical communication device
JP2003110245A (en) Substrate for packaging optic element and manufacturing method thereof, and optic element
JP4540275B2 (en) IC chip mounting substrate and manufacturing method of IC chip mounting substrate
JP4097425B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP4056315B2 (en) Optical communication device and method for manufacturing optical communication device
JP2003215372A (en) Device for optical communication and manufacturing method therefor
JP4703067B2 (en) IC chip mounting substrate manufacturing method
JP2002289911A (en) Device for optical communication
JP4831901B2 (en) Multilayer printed wiring board
JP5092191B2 (en) IC chip mounting substrate
JP4789381B2 (en) Multilayer printed circuit board
JP2002236228A (en) Multilayer printed circuit board
JP3992553B2 (en) Optical communication device and method for manufacturing optical communication device
JP3771169B2 (en) Optical communication device
JP4014464B2 (en) Optical communication device and method for manufacturing optical communication device
JP4393463B2 (en) Optical communication device
JP2002270860A (en) Board for mounting ic chip
JP4522079B2 (en) IC chip mounting substrate
JP4827809B2 (en) IC chip mounting board
JP4605955B2 (en) IC chip mounting substrate
JP4627942B2 (en) IC chip mounting substrate manufacturing method
JP4149481B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2003110121A (en) Method for manufacturing substrate for mounting optical element and substrate for mounting optical element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees