JP4535588B2 - Circuit boards and electronic devices - Google Patents

Circuit boards and electronic devices Download PDF

Info

Publication number
JP4535588B2
JP4535588B2 JP2000278595A JP2000278595A JP4535588B2 JP 4535588 B2 JP4535588 B2 JP 4535588B2 JP 2000278595 A JP2000278595 A JP 2000278595A JP 2000278595 A JP2000278595 A JP 2000278595A JP 4535588 B2 JP4535588 B2 JP 4535588B2
Authority
JP
Japan
Prior art keywords
circuit board
alignment mark
wiring pattern
flexible circuit
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000278595A
Other languages
Japanese (ja)
Other versions
JP2002094199A (en
Inventor
賢一 小紫
茂樹 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000278595A priority Critical patent/JP4535588B2/en
Publication of JP2002094199A publication Critical patent/JP2002094199A/en
Application granted granted Critical
Publication of JP4535588B2 publication Critical patent/JP4535588B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はフレキシブル回路基板に関するものであり、とくにICやメモリ、コントローラなどの素子チップを実装するためのアライメントマークを改善したフレキシブル回路基板に関するものである。
【0002】
また、本発明はかかるフレキシブル回路基板を用いた携帯電話や電子手帳、携帯情報端末などの機器としての電子デバイス、あるいは液晶表示装置やその他の表示装置などの電子部品としての電子デバイスに関するものである。
【0003】
【従来の技術】
フレキシブル回路基板にICを搭載する従来の構造を説明する。
フレキシブル回路基板は、つぎのような工程を経る。
4〜12μm厚みの銅箔上にポリイミドワニスを塗り、その銅箔上に20〜30μm厚みのポリイミドフィルムを形成し、ついで銅箔を所望の配線パターンにエッチングし、その後、レジストで被覆する。この時、フレキシブル回路基板において、他の基板と接続する外部接続用端子が露出されるように、レジストを除去する。また、ICと電気的導通をとるIC接続用端子の付近もレジストを除去しておく。
【0004】
図2は上記工程を経て得られる従来のフレキシブル回路基板の模式図である。
フィルム1の表面に所定の配線パターンを形成し、この配線パターン上にレジスト2を被膜し、そのレジスト2内にIC搭載用のレジスト除去部3を設けている。このレジスト除去部3内にIC接続用端子4を形成し、レジスト2の外側領域に外部接続用端子5を形成し、これらIC接続用端子4と外部接続用端子5とを結線するリード6をフィルム1とレジスト2との間に介在させている。
【0005】
この構成のフレキシブル回路基板においては、ICを搭載するには、高い精度でもっておこなう必要がある。
【0006】
そのために、配線パターンの形成とともに、フレキシブル回路基板にアライメントマーク7を設け、そして、斜光照明をアライメントマーク7に当て、その像を画像認識し、これでもってICとフレキシブル回路基板との位置合わせをおこなっていた。
【0007】
その場合、このようなアライメントマーク7の部位に対してもレジストを除去していた。
【0008】
しかしながら、上記構成のフレキシブル回路基板によれば、レジストが除去されたIC接続用端子4や外部接続用端子5、アライメントマーク7については、銅箔が空気中に露出されるので、その部分でもって腐食が発生し、その結果、配線パターンが断線する等の課題があった。
【0009】
この課題を解消するために、IC接続用端子4や外部接続用端子5、アライメントマーク7に対し、Auの電解メッキを施し、これによって腐食を防止する技術が提案されている。
【0010】
この点をさらに図2にて説明すると、レジスト2の外側領域に形成した外部接続用端子5には、さらに電解メッキ用パターン8を設け、すべてのリード6と接続させ、そして、レジスト2が被覆されていない部分に対し、Auの電解メッキをおこない、その後にカット線9にて切断し、電解メッキ用パターン8を除外し、フレキシブル回路基板が供される。
【0011】
アライメントマーク7についても、同様に電解メッキさせるが、そのためには近接のリード6と結線することで、Auの電解メッキを施していた。
【0012】
しかしながら、この電解メッキされた後も、そのままリード6と結線されていると、レジストで覆われていないアライメントマークから結線された配線パターンへ外部ノイズが入ったり、あるいはアライメントマークを介して配線パターンからの電流のリーク等の問題があり、品質を低下させる原因となっていた。
【0013】
そこで、アライメントマーク7とリード6とを接続する結線を、Auの電解メッキ後、カット穴10を設けることで切断していた。
【0014】
【発明が解決しようとする課題】
しかしながら、上記構成の従来のフレキシブル回路基板においては、カット穴10を設けることで、そのためのスペースを要し、そのスペースを確保するためにフレキシブル回路基板の外形サイズが大きくなり、近年の小型化、高密度配線化および低コスト化という市場のニーズに応えられなかった。
【0015】
その上、ICの近傍にカット穴10を形成すると、IC実装のフレキシブル回路基板の強度が低下し、これによって実装精度が低下していた。
【0016】
したがって、本発明は叙上に鑑みて完成されたものであり、その目的は小型化、高密度配線化および低コスト化を達成したフレキシブル回路基板を提供することにある。
【0017】
また、本発明の他の目的は回路基板自体の強度を高めて、実装精度を上げ、これによって高品質かつ高信頼性のフレキシブル回路基板を提供することにある。
【0018】
さらにまた、本発明の目的は、かかる本発明のフレキシブル回路基板を使用した電子デバイスを提供することにある。
【0019】
【課題を解決するための手段】
本発明の回路基板は、素子を搭載するための矩形状の素子搭載領域を有する基体と、前記基体上に設けられ、記素子搭載領域に位置する第1素子接続用端子から前記素子搭載領域の長辺を介して引き出されるとともに、前記素子からの出力電圧を印加するための複数の第1配線パターンを有する第1配線パターン群と、前記基体上に設けられ、記素子搭載領域に位置する第2素子接続用端子から前記素子搭載領域の短辺を介して引き出されるとともに、前記素子からの出力電圧を印加するための複数の第2配線パターンを有する第2配線パターン群と、前記基体上に設けられ、且つ前記素子と前記素子搭載領域との位置合わせを行うためのアライメントマークと、前記基体上に設けられ、且つ前記アライメントマークと接続されるアライメントマーク用引き出し配線と、を備え、前記アライメントマークおよび前記アライメントマーク用引き出し配線は、前記第1配線パターン群および前記第2配線パターン群と電気的に絶縁されているとともに、前記素子搭載領域外であって且つ平面視において前記第1配線パターン群と前記第2配線パターン群との間に位置している。
【0020】
また、本発明の電子デバイスは、本発明の回路基板と、回路基板が有する基体の素子搭載領域に搭載された素子と、を備える。
【0021】
また、カット穴を迂回してパターンを引き回す必要もなく、設計効率が向上する。
【0022】
さらに、高密度配線によりマザーフィルムからの取り数が増大し、これによって製造コストが低減され、低コストなフレキシブル回路基板が提供できる。
【0023】
しかも、カット穴が存在することに起因するフレキシブル回路基板の強度低下が防止され、これによって素子チップの実装精度が高くなり、製品の信頼性が向上する。
【0024】
また、本発明の電子デバイスは、素子チップを搭載した本発明のフレキシブル回路基板を、他の基板に配設するとともに、この他の基板上に形成した配線パターンと、フレキシブル回路基板の外部接続用端子とを接続して、前記素子チップの出力信号を他の基板へ伝達せしめて成り、このようにカット穴が存在しないフレキシブル回路基板を用いたことで、その基板自体の強度が高くなり、フレキシブル回路基板の他の基板に対する実装精度が高くなり、信頼性の高い電子デバイスが提供される。
【0025】
【発明の実施の形態】
以下、本発明の実施例を図1および図3により詳細に説明する。
図1は本発明のフレキシブル回路基板の模式図である。図3は、フレキシブル回路基板が接続された液晶表示装置の模式図である。
(本発明のフレキシブル回路基板)
フレキシブル回路基板を作製するに当り、4〜12μm厚みの銅箔上にポリイミドのワニスを塗り、その銅箔上に20〜30μm厚みのポリイミドフィルムを形成し、ついで銅箔を所望の配線パターンにエッチングし、その後、レジストで被覆するが、その際に、フレキシブル回路基板において、他の基板と接続する外部接続用端子が露出されるように、レジストを除去し、前記素子チップであるICと電気的導通をとるIC接続用端子の付近もレジストを除去する。
【0026】
なお、前記銅箔はパターンピッチがファインになると、その厚みが薄い方が有利である。また、ポリイミドフィルムについても薄くした方が折り曲げ性に優れる。
【0027】
本例では、銅箔を用いたが、これに代えて、ポリイミドフィルム上に銅を蒸着してフィルム基板となしてもよい。
【0028】
図1はこのような工程を経て得られる本発明のフレキシブル回路基板の模式図である。
【0029】
フィルム1の表面に所定の配線パターンを形成し、この配線パターン上に前記保護膜であるレジスト2を被膜し、そのレジスト2内にIC搭載用のレジスト除去部3を設け、レジスト除去部3内にIC接続用端子4を形成し、レジスト2の外側領域に外部接続用端子5を形成し、さらにIC接続用端子4と外部接続用端子5とを結線するリード6をフィルム1とレジスト2との間に介在させている。
【0030】
また、レジスト2にはIC搭載用アライメントマーク11を形成し、リード6に並べてIC搭載アライメントマーク用引き出し配線12を設け、このIC搭載アライメントマーク用引き出し配線12の一方端をIC搭載用アライメントマーク11に接続し、他方端を外部接続用端子5の付近に延在している。
【0031】
また、レジスト2の外側領域に形成した外部接続用端子5には、さらに電解メッキ用パターン8と接続させ、これにより、すべてのリード6とも接続させている。
【0032】
IC搭載アライメントマーク用引き出し配線12の他方端も電解メッキ用パターン8と接続させている。
【0033】
そして、レジスト2が被覆されていない部分、すなわちIC接続用端子4や外部接続用端子5、IC搭載アライメントマーク用引き出し配線12の他方端に対し、Auの電解メッキをおこなう。
【0034】
この電解メッキにおいては、IC搭載用アライメントマーク11に存在する配線部に対してもおこなわれる。
【0035】
しかる後に、金型で打ち抜くことで、カット線9にて切断し、電解メッキ用パターン8を除外し、本発明のフレキシブル回路基板が得られる。
【0036】
かくして本発明のフレキシブル回路基板によれば、レジスト2にIC搭載用アライメントマーク11を形成し、さらにリード6に並べてIC搭載アライメント用引き出し配線12を設け、このIC搭載アライメント用引き出し配線12の一方端をIC搭載用アライメントマーク11に延在し、他方端を外部接続用端子5付近に延在し、そして、配線パターンのレジスト2が被膜されない部分に電解メッキをおこなうが、このような構成においては、従来のフレキシブル回路基板において用いたカット穴が不要となり、これにより、小型化とともに高密度配線ができるようになった。
【0037】
また、カット穴を迂回してパターンを引き回す必要もなく、設計効率が向上し、さらに高密度配線によりマザーフィルムからの取り数が増大し、これによって製造コストが低減された。
【0038】
さらにまた、カット穴が存在することに起因するフレキシブル回路基板の強度低下が防止され、回路基板自体の強度を高めて、実装精度を上げることができた。
【0039】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等はなんら差し支えない。たとえば、本例においては、レジスト2を形成し、その後にレジスト2に被覆されないIC接続用端子4や外部接続用端子5やIC搭載用アライメントマーク11などに対しAuの電解メッキをおこなったが、これに代えて、レジスト2を被覆する前に、あらかじめ配線パターンにAuの電解メッキをおこなって、その後にレジスト2を被覆し、そのレジスト2にIC搭載用のレジスト除去部3、外部接続用端子5の露出部、IC搭載用アライメントマーク11などを設けてもよい。
【0040】
また、レジストの代わりに、ポリイミドフィルムを貼り付けるなどの他の保護膜を形成してもよい。
【0041】
また、本例では素子チップとしてICを用いたが、これに代えてメモリやコントローラなどの各種素子チップを用いてもよい。
【0042】
(本発明の電子デバイス)
電子デバイスとしては、フレキシブル回路基板を用いた携帯電話や電子手帳、携帯情報端末などの電子機器としての電子デバイスがある。その他に液晶表示装置やその他の表示装置などの電子デバイスがある。
【0043】
本発明においては、すでに小型化した電子デバイスをさらに小型化する際に、もっとも有効であって、従来のフレキシブル回路基板において用いたカット穴が不要になったことで、その効果は顕著である。
【0044】
以下、本発明の電子デバイスの一例を示す。
図3と図4は本発明のフレキシブル回路基板を使用した液晶表示装置であって、図3はその平面図であり、図4はその断面図である。
【0045】
この液晶表示装置においては、配線パターンを形成した2枚のガラス基板間に液晶材料を封入した液晶セル14に本発明のフレキシブル回路基板1を接続した構造となっている。
【0046】
フレキシブル回路基板のフィルム1上には、液晶セル14を駆動するためのドライバIC13が実装されており、ドライバIC13の出力電圧が外部接続用端子5を介して液晶セル14に印加され、表示を行う構造となっている。
【0047】
【発明の効果】
以上のとおり、本発明の路基板によれば、素子を搭載するための矩形状の素子搭載領域を有する基体と、基体上に設けられ、素子搭載領域に位置する第1素子接続用端子から素子搭載領域の長辺を介して引き出されるとともに、素子からの出力電圧を印加するための複数の第1配線パターンを有する第1配線パターン群と、基体上に設けられ、素子搭載領域に位置する第2素子接続用端子から素子搭載領域の短辺を介して引き出されるとともに、素子からの出力電圧を印加するための複数の第2配線パターンを有する第2配線パターン群と、基体上に設けられ、且つ素子と素子搭載領域との位置合わせを行うためのアライメントマークと、基体上に設けられ、且つアライメントマークと接続されるアライメントマーク用引き出し配線と、を備え、アライメントマークおよびアライメントマーク用引き出し配線は、第1配線パターン群および第2配線パターン群と電気的に絶縁されているとともに、素子搭載領域外であって且つ平面視において第1配線パターン群と第2配線パターン群との間に位置しているので、従来の路基板において用いたカット穴が不要となり、これにより、高密度配線ができ、また、カット穴を迂回してパターンを引き回す必要もなく、設計効率が向上し、さらに高密度配線によりマザー基板からの取り数が増大し、これによって製造コストが低減され、その結果、小型化、高密度配線化および低コスト化を達成した路基板が提供できた。
【0048】
また、本発明においては、カット穴が存在することに起因する路基板の強度低下が防止され、路基板自体の強度を高めて、実装精度を上げ、これによって高品質かつ高信頼性の路基板が提供できた。
【0049】
本発明の電子デバイスにおいては、本発明の回路基板と、回路基板が有する基体の素子搭載領域に搭載された素子と、を備えるので、すなわち、このようにカット穴が存在しない路基板を用いたことで、信頼性の高い電子デバイスが提供された。
【図面の簡単な説明】
【図1】本発明のフレキシブル回路基板の模式図である。
【図2】従来のフレキシブル回路基板の模式図である。
【図3】本発明の電子デバイス(液晶表示装置)の平面図である。
【図4】本発明の電子デバイス(液晶表示装置)の断面図である。
【符号の説明】
1…フィルム
2…レジスト
3…レジスト除去部
4…IC接続用端子
5…外部接続用端子
6…リード
7…アライメントマーク
8…電解メッキ用パターン
9…カット線
11…IC搭載用アライメントマーク
12…IC搭載アライメントマーク用引き出し配線
13…ドライバIC
14…液晶セル
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a flexible circuit board, and more particularly to a flexible circuit board with improved alignment marks for mounting an element chip such as an IC, a memory, or a controller.
[0002]
The present invention also relates to an electronic device as a device such as a mobile phone, an electronic notebook, or a portable information terminal using such a flexible circuit board, or an electronic device as an electronic component such as a liquid crystal display device or other display device. .
[0003]
[Prior art]
A conventional structure for mounting an IC on a flexible circuit board will be described.
The flexible circuit board goes through the following steps.
A polyimide varnish is applied on a copper foil having a thickness of 4 to 12 μm, a polyimide film having a thickness of 20 to 30 μm is formed on the copper foil, the copper foil is then etched into a desired wiring pattern, and then coated with a resist. At this time, in the flexible circuit board, the resist is removed so that the external connection terminals connected to other boards are exposed. Further, the resist is also removed in the vicinity of the IC connection terminal that is electrically connected to the IC.
[0004]
FIG. 2 is a schematic view of a conventional flexible circuit board obtained through the above steps.
A predetermined wiring pattern is formed on the surface of the film 1, a resist 2 is coated on the wiring pattern, and a resist removal portion 3 for mounting an IC is provided in the resist 2. An IC connection terminal 4 is formed in the resist removal portion 3, an external connection terminal 5 is formed in an outer region of the resist 2, and leads 6 for connecting the IC connection terminal 4 and the external connection terminal 5 are connected. It is interposed between the film 1 and the resist 2.
[0005]
In the flexible circuit board having this configuration, it is necessary to carry out with high accuracy in order to mount the IC.
[0006]
For this purpose, along with the formation of the wiring pattern, an alignment mark 7 is provided on the flexible circuit board, and oblique illumination is applied to the alignment mark 7 to recognize the image, thereby aligning the IC and the flexible circuit board. I was doing it.
[0007]
In that case, the resist is also removed from the portion of such an alignment mark 7.
[0008]
However, according to the flexible circuit board having the above configuration, the copper foil is exposed to the air for the IC connection terminal 4, the external connection terminal 5, and the alignment mark 7 from which the resist is removed. Corrosion occurred, resulting in problems such as disconnection of the wiring pattern.
[0009]
In order to solve this problem, a technique for preventing corrosion by applying electrolytic plating of Au to the IC connection terminal 4, the external connection terminal 5, and the alignment mark 7 has been proposed.
[0010]
This point will be further explained with reference to FIG. 2. The external connection terminal 5 formed in the outer region of the resist 2 is further provided with an electroplating pattern 8 to be connected to all the leads 6 and covered with the resist 2. Electrolytic plating of Au is performed on the portion that has not been formed, and then cut with a cut line 9 to exclude the pattern 8 for electrolytic plating, and a flexible circuit board is provided.
[0011]
The alignment mark 7 is also electroplated in the same manner. For this purpose, the electroplating of Au is performed by connecting to the adjacent lead 6.
[0012]
However, even after this electrolytic plating, if it is connected to the lead 6 as it is, external noise enters the wiring pattern connected from the alignment mark not covered with the resist, or from the wiring pattern via the alignment mark. There is a problem such as current leakage, which causes the quality to deteriorate.
[0013]
Therefore, the connection connecting the alignment mark 7 and the lead 6 is cut by providing a cut hole 10 after electrolytic plating of Au.
[0014]
[Problems to be solved by the invention]
However, in the conventional flexible circuit board having the above-described configuration, by providing the cut hole 10, a space for that is required, and the outer size of the flexible circuit board is increased in order to secure the space. We could not meet the market needs for high-density wiring and low cost.
[0015]
In addition, when the cut hole 10 is formed in the vicinity of the IC, the strength of the flexible circuit board mounted with the IC is lowered, thereby reducing the mounting accuracy.
[0016]
Accordingly, the present invention has been completed in view of the above description, and an object thereof is to provide a flexible circuit board that achieves miniaturization, high-density wiring, and low cost.
[0017]
Another object of the present invention is to provide a flexible circuit board with high quality and high reliability by increasing the strength of the circuit board itself and increasing the mounting accuracy.
[0018]
Still another object of the present invention is to provide an electronic device using the flexible circuit board of the present invention.
[0019]
[Means for Solving the Problems]
Circuit board of the present invention, the substrate and, provided on the substrate, the element mounting area from the first element connection terminal, located in front Symbol element mounting area having a rectangular element mounting area for mounting the device with it is drawn through the long side of a first wiring pattern group having a plurality of first wiring pattern for applying the output voltage from the device, provided on the substrate, placed in front Symbol device mounting region A second wiring pattern group having a plurality of second wiring patterns that are pulled out from the second element connection terminal to be applied through the short side of the element mounting region and apply an output voltage from the element; An alignment mark provided on the substrate and for aligning the element and the element mounting region, and an alignment mark provided on the substrate and connected to the alignment mark. The alignment mark and the alignment mark lead-out wiring are electrically insulated from the first wiring pattern group and the second wiring pattern group and outside the element mounting region. In addition, it is located between the first wiring pattern group and the second wiring pattern group in plan view.
[0020]
An electronic device of the present invention includes the circuit board of the present invention and an element mounted on an element mounting region of a base included in the circuit board.
[0021]
Further, it is not necessary to route the pattern around the cut hole, and the design efficiency is improved.
[0022]
Furthermore, the number of steps from the mother film increases due to the high-density wiring, thereby reducing the manufacturing cost and providing a low-cost flexible circuit board.
[0023]
In addition, a reduction in strength of the flexible circuit board due to the presence of the cut hole is prevented, thereby increasing the mounting accuracy of the element chip and improving the reliability of the product.
[0024]
In addition, the electronic device of the present invention is provided with the flexible circuit board of the present invention on which an element chip is mounted on another board, and the wiring pattern formed on the other board and the external connection of the flexible circuit board By connecting a terminal and transmitting the output signal of the element chip to another substrate, the use of a flexible circuit board that does not have a cut hole in this way increases the strength of the substrate itself and allows flexible The mounting accuracy of the circuit board with respect to another board is increased, and a highly reliable electronic device is provided.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS.
FIG. 1 is a schematic view of a flexible circuit board according to the present invention. FIG. 3 is a schematic diagram of a liquid crystal display device to which a flexible circuit board is connected.
(Flexible circuit board of the present invention)
In producing a flexible circuit board, a varnish of polyimide is applied on a copper foil having a thickness of 4 to 12 μm, a polyimide film having a thickness of 20 to 30 μm is formed on the copper foil, and then the copper foil is etched into a desired wiring pattern. Thereafter, the resist is coated, and at that time, the resist is removed so that the external connection terminals connected to the other substrate are exposed in the flexible circuit board, and the IC as the element chip is electrically connected. The resist is also removed in the vicinity of the IC connection terminal that is conductive.
[0026]
In addition, when the pattern pitch becomes fine, it is advantageous that the copper foil is thinner. Also, the polyimide film is excellent in bendability when it is thinned.
[0027]
In this example, copper foil is used, but instead of this, copper may be deposited on a polyimide film to form a film substrate.
[0028]
FIG. 1 is a schematic view of the flexible circuit board of the present invention obtained through such steps.
[0029]
A predetermined wiring pattern is formed on the surface of the film 1, a resist 2 as the protective film is coated on the wiring pattern, and a resist removing portion 3 for mounting IC is provided in the resist 2. The IC connection terminal 4 is formed on the resist 2, the external connection terminal 5 is formed in the outer region of the resist 2, and the leads 6 for connecting the IC connection terminal 4 and the external connection terminal 5 are connected to the film 1 and the resist 2. Between.
[0030]
An IC mounting alignment mark 11 is formed on the resist 2, and an IC mounting alignment mark lead wire 12 is provided on the lead 6, and one end of the IC mounting alignment mark lead wire 12 is connected to the IC mounting alignment mark 11. The other end extends in the vicinity of the external connection terminal 5.
[0031]
Further, the external connection terminal 5 formed in the outer region of the resist 2 is further connected to the electrolytic plating pattern 8, thereby connecting all the leads 6.
[0032]
The other end of the IC mounting alignment mark lead wiring 12 is also connected to the electrolytic plating pattern 8.
[0033]
Then, the electrolytic plating of Au is performed on the portion not covered with the resist 2, that is, the other end of the IC connection terminal 4, the external connection terminal 5, and the IC mounting alignment mark lead-out wiring 12.
[0034]
This electrolytic plating is also performed on the wiring portion existing on the IC mounting alignment mark 11.
[0035]
Thereafter, the flexible circuit board of the present invention is obtained by punching with a metal mold and cutting with the cut wire 9 to exclude the electrolytic plating pattern 8.
[0036]
Thus, according to the flexible circuit board of the present invention, the IC mounting alignment mark 11 is formed on the resist 2, and the IC mounting alignment lead wire 12 is provided along the lead 6, and one end of the IC mounting alignment lead wire 12 is provided. Is extended to the IC mounting alignment mark 11, the other end is extended to the vicinity of the external connection terminal 5, and electrolytic plating is performed on the portion of the wiring pattern where the resist 2 is not coated. Thus, the cut holes used in the conventional flexible circuit board are no longer necessary, and this enables high-density wiring along with miniaturization.
[0037]
Further, there is no need to route the pattern around the cut hole, the design efficiency is improved, and the number of steps taken from the mother film is increased by the high-density wiring, thereby reducing the manufacturing cost.
[0038]
Furthermore, the strength reduction of the flexible circuit board due to the presence of the cut hole is prevented, and the strength of the circuit board itself can be increased to improve the mounting accuracy.
[0039]
It should be noted that the present invention is not limited to the above embodiment, and various modifications and improvements can be made without departing from the scope of the present invention. For example, in this example, the resist 2 is formed, and then the electrolytic plating of Au is performed on the IC connection terminal 4, the external connection terminal 5, the IC mounting alignment mark 11, etc. that are not covered with the resist 2. Instead, before the resist 2 is coated, the wiring pattern is previously subjected to electrolytic plating of Au, and then the resist 2 is coated, and the resist 2 is covered with the resist removing portion 3 for mounting the IC and the external connection terminal. 5 exposed portions, IC mounting alignment marks 11 and the like may be provided.
[0040]
Further, instead of the resist, another protective film such as a polyimide film may be formed.
[0041]
In this example, an IC is used as the element chip. However, various element chips such as a memory and a controller may be used instead.
[0042]
(Electronic device of the present invention)
Examples of the electronic device include an electronic device as an electronic device such as a mobile phone, an electronic notebook, and a portable information terminal using a flexible circuit board. In addition, there are electronic devices such as liquid crystal display devices and other display devices.
[0043]
In the present invention, it is most effective in further downsizing an already miniaturized electronic device, and the effect is remarkable because the cut hole used in the conventional flexible circuit board is no longer necessary.
[0044]
Hereinafter, an example of the electronic device of the present invention will be described.
3 and 4 show a liquid crystal display device using the flexible circuit board of the present invention. FIG. 3 is a plan view thereof, and FIG. 4 is a sectional view thereof.
[0045]
This liquid crystal display device has a structure in which the flexible circuit board 1 of the present invention is connected to a liquid crystal cell 14 in which a liquid crystal material is sealed between two glass substrates on which wiring patterns are formed.
[0046]
A driver IC 13 for driving the liquid crystal cell 14 is mounted on the film 1 of the flexible circuit board, and the output voltage of the driver IC 13 is applied to the liquid crystal cell 14 via the external connection terminal 5 to perform display. It has a structure.
[0047]
【The invention's effect】
As described above, according to the circuitry substrate of the present invention, a substrate having a rectangular element mounting area for mounting the device, provided on a substrate, the first element connection terminal located in the device mounting region A first wiring pattern group having a plurality of first wiring patterns for applying an output voltage from the element is drawn through the long side of the element mounting area, and is provided on the substrate and positioned in the element mounting area. A second wiring pattern group having a plurality of second wiring patterns which are pulled out from the second element connection terminal via the short side of the element mounting region and apply an output voltage from the element; And an alignment mark for aligning the element and the element mounting region, and an alignment mark lead wiring provided on the substrate and connected to the alignment mark. The alignment mark and the alignment mark lead-out wiring are electrically insulated from the first wiring pattern group and the second wiring pattern group, and are outside the element mounting region and in plan view with the first wiring pattern group. since it situated between the second wiring pattern group, cut holes used in conventional circuits the substrate becomes unnecessary, which enables high-density wiring, also, necessary to route a pattern while bypassing the cut hole no, improved design efficiency further number taken from the mother substrate is increased by high-density wiring, thereby manufacturing cost is reduced, as a result, miniaturization, times that achieved high-density wiring and cost A road board could be provided.
[0048]
In the present invention, prevents strength reduction of the circuit board due to the presence of cut holes, to increase the strength of the circuit board itself, increasing the mounting accuracy, whereby the high-quality and highly reliable circuits board is able to provide.
[0049]
In the electronic device of the present invention, use a circuit board of the present invention, since including a device mounted on the element mounting area of the substrate having the circuit board, and that is, thus the circuits board having no cut holes in be had, highly reliable electronic device is provided.
[Brief description of the drawings]
FIG. 1 is a schematic view of a flexible circuit board according to the present invention.
FIG. 2 is a schematic view of a conventional flexible circuit board.
FIG. 3 is a plan view of the electronic device (liquid crystal display device) of the present invention.
FIG. 4 is a cross-sectional view of an electronic device (liquid crystal display device) of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Film 2 ... Resist 3 ... Resist removal part 4 ... IC connection terminal 5 ... External connection terminal 6 ... Lead 7 ... Alignment mark 8 ... Electrolytic plating pattern 9 ... Cut wire 11 ... IC mounting alignment mark 12 ... IC On-board alignment mark lead-out wiring 13... Driver IC
14 ... Liquid crystal cell

Claims (2)

素子を搭載するための矩形状の素子搭載領域を有する基体と、
前記基体上に設けられ、記素子搭載領域に位置する第1素子接続用端子から前記素子搭載領域の長辺を介して引き出されるとともに、前記素子からの出力電圧を印加するための複数の第1配線パターンを有する第1配線パターン群と、
前記基体上に設けられ、記素子搭載領域に位置する第2素子接続用端子から前記素子搭載領域の短辺を介して引き出されるとともに、前記素子からの出力電圧を印加するための複数の第2配線パターンを有する第2配線パターン群と、
前記基体上に設けられ、且つ前記素子と前記素子搭載領域との位置合わせを行うためのアライメントマークと、
前記基体上に設けられ、且つ前記アライメントマークと接続されるアライメントマーク用引き出し配線と、を備え、
前記アライメントマークおよび前記アライメントマーク用引き出し配線は、前記第1配線パターン群および前記第2配線パターン群と電気的に絶縁されているとともに、前記素子搭載領域外であって且つ平面視において前記第1配線パターン群と前記第2配線パターン群との間に位置している、回路基板。
A substrate having a rectangular element mounting region for mounting elements;
Wherein provided on a substrate as would the first element connection terminal, located in front Symbol device mounting region drawn through the long side of the element mounting area, a plurality for applying the output voltage from the device first A first wiring pattern group having one wiring pattern;
Wherein provided on a substrate, with the second element connection terminal, located in front Symbol device mounting region drawn through the short side of the element mounting area, a plurality for applying the output voltage from the device first A second wiring pattern group having two wiring patterns;
An alignment mark provided on the base and for aligning the element and the element mounting region;
An alignment mark lead-out line provided on the base body and connected to the alignment mark,
The alignment mark and the alignment mark lead wiring are electrically insulated from the first wiring pattern group and the second wiring pattern group, and are outside the element mounting region and in the plan view. A circuit board positioned between a wiring pattern group and the second wiring pattern group.
請求項1に記載の回路基板と、
前記回路基板が有する基体の素子搭載領域に搭載された素子と、を備えた電子デバイス。
A circuit board according to claim 1;
And an element mounted on an element mounting region of a base of the circuit board.
JP2000278595A 2000-09-13 2000-09-13 Circuit boards and electronic devices Expired - Fee Related JP4535588B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000278595A JP4535588B2 (en) 2000-09-13 2000-09-13 Circuit boards and electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000278595A JP4535588B2 (en) 2000-09-13 2000-09-13 Circuit boards and electronic devices

Publications (2)

Publication Number Publication Date
JP2002094199A JP2002094199A (en) 2002-03-29
JP4535588B2 true JP4535588B2 (en) 2010-09-01

Family

ID=18763733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000278595A Expired - Fee Related JP4535588B2 (en) 2000-09-13 2000-09-13 Circuit boards and electronic devices

Country Status (1)

Country Link
JP (1) JP4535588B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540500B2 (en) * 2004-08-26 2010-09-08 京セラ株式会社 Wiring board
JP2006332220A (en) * 2005-05-25 2006-12-07 Nagoya Institute Of Technology Metal thin film forming method
CN106155405B (en) * 2015-04-28 2024-04-26 安徽精卓光显技术有限责任公司 Flexible circuit board and electronic equipment using same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000321594A (en) * 1999-05-10 2000-11-24 Nanox Corp Cog type liquid crystal display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2872421B2 (en) * 1991-02-04 1999-03-17 日立電線株式会社 TAB tape carrier
JP3186925B2 (en) * 1994-08-04 2001-07-11 シャープ株式会社 Panel mounting structure, integrated circuit mounting tape and method of manufacturing the same
JPH0964495A (en) * 1995-08-22 1997-03-07 Hitachi Ltd Wiring board with position recognition mark and position recognition method of wiring board
JPH09189916A (en) * 1996-01-10 1997-07-22 Canon Inc Circuit aggregation and its manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000321594A (en) * 1999-05-10 2000-11-24 Nanox Corp Cog type liquid crystal display device

Also Published As

Publication number Publication date
JP2002094199A (en) 2002-03-29

Similar Documents

Publication Publication Date Title
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
US5109601A (en) Method of marking a thin film package
KR920007120B1 (en) Manufacturing method of wiring substrate for surface mounting
JPH05198732A (en) Method and device for changing function of integrated circuit module
JP4535588B2 (en) Circuit boards and electronic devices
US6101098A (en) Structure and method for mounting an electric part
US4965700A (en) Thin film package for mixed bonding of chips
US7135204B2 (en) Method of manufacturing a wiring board
JP2798108B2 (en) Hybrid integrated circuit device
KR100560825B1 (en) Wiring board and method of fabricating the same, semiconductor device, and electronic instrument
JP2001156416A (en) Connection structure of flexible wiring board
US6395994B1 (en) Etched tri-metal with integrated wire traces for wire bonding
JP4078723B2 (en) A flexible double-sided printed circuit board having a capacitor and a method for forming the capacitor.
JP3296626B2 (en) Hybrid integrated circuit device
JPS6225491A (en) Printed wiring board and making thereof
JP2541494B2 (en) Semiconductor device
JP2005129838A (en) Circuit board, electronic module, method of manufacturing circuit board, and method of manufacturing electronic module
JPS61125690A (en) Ic card
JP5100187B2 (en) Flexible printed circuit board
JP2550219Y2 (en) Circuit board device
JP2003197676A (en) Flexible wiring substrate
JP2674394B2 (en) Tape carrier package mounting device
JP2002343923A (en) Semiconductor module and manufacturing method therefor
JP3932188B2 (en) Flexible substrate
JP2004207303A (en) Wiring board, semiconductor device, their manufacturing methods, circuit board, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4535588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees