JP2002094199A - Flexible circuit board and electronic device - Google Patents
Flexible circuit board and electronic deviceInfo
- Publication number
- JP2002094199A JP2002094199A JP2000278595A JP2000278595A JP2002094199A JP 2002094199 A JP2002094199 A JP 2002094199A JP 2000278595 A JP2000278595 A JP 2000278595A JP 2000278595 A JP2000278595 A JP 2000278595A JP 2002094199 A JP2002094199 A JP 2002094199A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- flexible circuit
- mounting
- resist
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はフレキシブル回路基
板に関するものであり、とくにＩＣやメモリ、コントロ
ーラなどの素子チップを実装するためのアライメントマ
ークを改善したフレキシブル回路基板に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible circuit board, and more particularly to a flexible circuit board having improved alignment marks for mounting element chips such as ICs, memories, and controllers.
【０００２】また、本発明はかかるフレキシブル回路基
板を用いた携帯電話や電子手帳、携帯情報端末などの機
器としての電子デバイス、あるいは液晶表示装置やその
他の表示装置などの電子部品としての電子デバイスに関
するものである。[0002] The present invention also relates to an electronic device as a device such as a mobile phone, an electronic organizer, a portable information terminal or the like, or an electronic device as an electronic component such as a liquid crystal display device or another display device using the flexible circuit board. Things.
【０００３】[0003]
【従来の技術】フレキシブル回路基板にＩＣを搭載する
従来の構造を説明する。フレキシブル回路基板は、つぎ
のような工程を経る。４〜１２μｍ厚みの銅箔上にポリ
イミドワニスを塗り、その銅箔上に２０〜３０μｍ厚み
のポリイミドフィルムを形成し、ついで銅箔を所望の配
線パターンにエッチングし、その後、レジストで被覆す
る。この時、フレキシブル回路基板において、他の基板
と接続する外部接続用端子が露出されるように、レジス
トを除去する。また、ＩＣと電気的導通をとるＩＣ接続
用端子の付近もレジストを除去しておく。2. Description of the Related Art A conventional structure in which an IC is mounted on a flexible circuit board will be described. The flexible circuit board goes through the following steps. A polyimide varnish is applied to a copper foil having a thickness of 4 to 12 μm, a polyimide film having a thickness of 20 to 30 μm is formed on the copper foil, and then the copper foil is etched into a desired wiring pattern, and then coated with a resist. At this time, in the flexible circuit board, the resist is removed so that the external connection terminal connected to another board is exposed. In addition, the resist is also removed in the vicinity of the IC connection terminal that establishes electrical conduction with the IC.
【０００４】図２は上記工程を経て得られる従来のフレ
キシブル回路基板の模式図である。フィルム１の表面に
所定の配線パターンを形成し、この配線パターン上にレ
ジスト２を被膜し、そのレジスト２内にＩＣ搭載用のレ
ジスト除去部３を設けている。このレジスト除去部３内
にＩＣ接続用端子４を形成し、レジスト２の外側領域に
外部接続用端子５を形成し、これらＩＣ接続用端子４と
外部接続用端子５とを結線するリード６をフィルム１と
レジスト２との間に介在させている。FIG. 2 is a schematic view of a conventional flexible circuit board obtained through the above steps. A predetermined wiring pattern is formed on the surface of the film 1, a resist 2 is coated on the wiring pattern, and a resist removing portion 3 for mounting an IC is provided in the resist 2. An IC connection terminal 4 is formed in the resist removing section 3, an external connection terminal 5 is formed in a region outside the resist 2, and a lead 6 for connecting the IC connection terminal 4 and the external connection terminal 5 is formed. It is interposed between the film 1 and the resist 2.
【０００５】この構成のフレキシブル回路基板において
は、ＩＣを搭載するには、高い精度でもっておこなう必
要がある。In the flexible circuit board having this configuration, it is necessary to mount the IC with high precision.
【０００６】そのために、配線パターンの形成ととも
に、フレキシブル回路基板にアライメントマーク７を設
け、そして、斜光照明をアライメントマーク７に当て、
その像を画像認識し、これでもってＩＣとフレキシブル
回路基板との位置合わせをおこなっていた。To this end, an alignment mark 7 is provided on the flexible circuit board together with the formation of the wiring pattern, and oblique illumination is applied to the alignment mark 7.
The image was image-recognized, and the IC and the flexible circuit board were aligned with this.
【０００７】その場合、このようなアライメントマーク
７の部位に対してもレジストを除去していた。In such a case, the resist is also removed from such a portion of the alignment mark 7.
【０００８】しかしながら、上記構成のフレキシブル回
路基板によれば、レジストが除去されたＩＣ接続用端子
４や外部接続用端子５、アライメントマーク７について
は、銅箔が空気中に露出されるので、その部分でもって
腐食が発生し、その結果、配線パターンが断線する等の
課題があった。However, according to the flexible circuit board having the above structure, the copper foil is exposed to the air for the IC connection terminal 4, the external connection terminal 5, and the alignment mark 7 from which the resist has been removed. Corrosion occurs in portions, and as a result, there is a problem that the wiring pattern is disconnected.
【０００９】この課題を解消するために、ＩＣ接続用端
子４や外部接続用端子５、アライメントマーク７に対
し、Ａｕの電解メッキを施し、これによって腐食を防止
する技術が提案されている。In order to solve this problem, a technique has been proposed in which Au is electrolytically plated on the IC connection terminal 4, the external connection terminal 5, and the alignment mark 7, thereby preventing corrosion.
【００１０】この点をさらに図２にて説明すると、レジ
スト２の外側領域に形成した外部接続用端子５には、さ
らに電解メッキ用パターン８を設け、すべてのリード６
と接続させ、そして、レジスト２が被覆されていない部
分に対し、Ａｕの電解メッキをおこない、その後にカッ
ト線９にて切断し、電解メッキ用パターン８を除外し、
フレキシブル回路基板が供される。This point will be further described with reference to FIG. 2. The external connection terminal 5 formed in the outer region of the resist 2 is further provided with an electrolytic plating pattern 8, and all the leads 6
And electroplating Au on the portion not covered with the resist 2, and then cutting at a cut line 9, excluding the electroplating pattern 8,
A flexible circuit board is provided.
【００１１】アライメントマーク７についても、同様に
電解メッキさせるが、そのためには近接のリード６と結
線することで、Ａｕの電解メッキを施していた。The alignment marks 7 are also electrolytically plated. For this purpose, Au is electrolytically plated by connecting to adjacent leads 6.
【００１２】しかしながら、この電解メッキされた後
も、そのままリード６と結線されていると、レジストで
覆われていないアライメントマークから結線された配線
パターンへ外部ノイズが入ったり、あるいはアライメン
トマークを介して配線パターンからの電流のリーク等の
問題があり、品質を低下させる原因となっていた。However, even after the electrolytic plating, if the wiring is connected to the lead 6 as it is, external noise enters the wiring pattern connected from the alignment mark not covered with the resist or via the alignment mark. There is a problem such as leakage of current from the wiring pattern, which is a cause of lowering the quality.
【００１３】そこで、アライメントマーク７とリード６
とを接続する結線を、Ａｕの電解メッキ後、カット穴１
０を設けることで切断していた。Therefore, the alignment mark 7 and the lead 6
After the electrolytic plating of Au, the connection
Cutting was performed by providing 0.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、上記構
成の従来のフレキシブル回路基板においては、カット穴
１０を設けることで、そのためのスペースを要し、その
スペースを確保するためにフレキシブル回路基板の外形
サイズが大きくなり、近年の小型化、高密度配線化およ
び低コスト化という市場のニーズに応えられなかった。However, in the conventional flexible circuit board having the above-described structure, the provision of the cut hole 10 requires a space for the cut hole 10, and the external size of the flexible circuit board is required to secure the space. However, it has not been possible to meet the recent market needs for miniaturization, high-density wiring, and cost reduction.
【００１５】その上、ＩＣの近傍にカット穴１０を形成
すると、ＩＣ実装のフレキシブル回路基板の強度が低下
し、これによって実装精度が低下していた。In addition, when the cut hole 10 is formed near the IC, the strength of the flexible circuit board on which the IC is mounted is reduced, thereby reducing the mounting accuracy.
【００１６】したがって、本発明は叙上に鑑みて完成さ
れたものであり、その目的は小型化、高密度配線化およ
び低コスト化を達成したフレキシブル回路基板を提供す
ることにある。Accordingly, the present invention has been completed in view of the above, and an object of the present invention is to provide a flexible circuit board which has achieved miniaturization, high-density wiring, and low cost.
【００１７】また、本発明の他の目的は回路基板自体の
強度を高めて、実装精度を上げ、これによって高品質か
つ高信頼性のフレキシブル回路基板を提供することにあ
る。It is another object of the present invention to provide a flexible circuit board of high quality and high reliability by increasing the strength of the circuit board itself and increasing the mounting accuracy.
【００１８】さらにまた、本発明の目的は、かかる本発
明のフレキシブル回路基板を使用した電子デバイスを提
供することにある。Still another object of the present invention is to provide an electronic device using the flexible circuit board of the present invention.
【００１９】[0019]
【課題を解決するための手段】本発明のフレキシブル回
路基板は、フィルムの表面に所定の配線パターンを形成
し、この配線パターン上に保護膜を被膜し、その保護膜
内に素子チップ搭載用の保護膜除去部を設け、この保護
膜除去部に素子チップ接続用端子を、保護膜の外側領域
に外部接続用端子を形成し、少なくともこれら素子チッ
プ接続用端子および外部接続用端子ならびに双方の接続
端子を結線するリードでもって前記配線パターンと成
し、そして、前記保護膜の一部除去部分に素子チップ搭
載用アライメントマークを形成し、前記リードに並べて
素子チップ搭載アライメントマーク用引き出し配線を設
け、この素子チップ搭載アライメントマーク用引き出し
配線の一方端が素子チップ搭載用アライメントマークに
接続され、他方端を外部接続用端子付近に延在して成る
ことを特徴とする。According to the flexible circuit board of the present invention, a predetermined wiring pattern is formed on a surface of a film, a protective film is coated on the wiring pattern, and an element chip for mounting an element chip is provided in the protective film. A protective film removing portion is provided, and an element chip connecting terminal is formed in the protective film removing portion, and an external connecting terminal is formed in an outer region of the protective film. At least the device chip connecting terminal, the external connecting terminal, and the connection between both are formed. Forming the wiring pattern with a lead for connecting a terminal, and forming an alignment mark for mounting an element chip on a part of the protective film partially removed, providing a lead-out wiring for an alignment mark for mounting an element chip on the lead, One end of the lead wire for the element chip mounting alignment mark is connected to the element chip mounting alignment mark, and the other end is connected to the element chip mounting alignment mark. Characterized in that it comprises extends around part connecting terminal.
【００２０】また、本発明の電子デバイスは、素子チッ
プを搭載した本発明のフレキシブル回路基板を、他の基
板に配設するとともに、この他の基板上に形成した配線
パターンと、フレキシブル回路基板の外部接続用端子と
を接続して、前記素子チップの出力信号を他の基板へ伝
達せしめて成ることを特徴とする。Further, the electronic device of the present invention has a flexible circuit board of the present invention on which an element chip is mounted, disposed on another board, and a wiring pattern formed on the other board, and a flexible circuit board of the flexible circuit board. An output terminal of the element chip is transmitted to another substrate by connecting the terminal to an external connection terminal.
【作用】本発明のフレキシブル回路基板は、上記構成の
ように保護膜の一部除去部分に素子チップ搭載用アライ
メントマークを形成し、さらにリードに並べて素子チッ
プ搭載アライメントマーク用引き出し配線を設け、この
素子チップ搭載アライメント用引き出し配線の一方端を
素子チップ搭載用アライメントマークに接続し、他方端
を外部接続用端子付近に延在し、そして、電解メッキを
施すが、このような構成によれば、従来のフレキシブル
回路基板において用いたカット穴が不要となり、これに
より、高密度配線ができるようになる。According to the flexible circuit board of the present invention, an alignment mark for mounting an element chip is formed on a portion where a protective film is removed as described above, and a lead wire for an alignment mark for mounting an element chip is provided in a line with a lead. One end of the element chip mounting alignment lead wire is connected to the element chip mounting alignment mark, the other end extends near the external connection terminal, and electrolytic plating is performed. According to such a configuration, The cut holes used in the conventional flexible circuit board are not required, thereby enabling high-density wiring.
【００２１】また、カット穴を迂回してパターンを引き
回す必要もなく、設計効率が向上する。Further, it is not necessary to route the pattern around the cut hole, and the design efficiency is improved.
【００２２】さらに、高密度配線によりマザーフィルム
からの取り数が増大し、これによって製造コストが低減
され、低コストなフレキシブル回路基板が提供できる。Furthermore, the number of chips taken from the mother film increases due to the high-density wiring, thereby reducing the manufacturing cost and providing a low-cost flexible circuit board.
【００２３】しかも、カット穴が存在することに起因す
るフレキシブル回路基板の強度低下が防止され、これに
よって素子チップの実装精度が高くなり、製品の信頼性
が向上する。In addition, the strength of the flexible circuit board is prevented from being reduced due to the presence of the cut holes, whereby the mounting accuracy of the element chips is increased and the reliability of the product is improved.
【００２４】また、本発明の電子デバイスは、素子チッ
プを搭載した本発明のフレキシブル回路基板を、他の基
板に配設するとともに、この他の基板上に形成した配線
パターンと、フレキシブル回路基板の外部接続用端子と
を接続して、前記素子チップの出力信号を他の基板へ伝
達せしめて成り、このようにカット穴が存在しないフレ
キシブル回路基板を用いたことで、その基板自体の強度
が高くなり、フレキシブル回路基板の他の基板に対する
実装精度が高くなり、信頼性の高い電子デバイスが提供
される。Further, the electronic device of the present invention has a flexible circuit board of the present invention on which an element chip is mounted, disposed on another board, and a wiring pattern formed on the other board and a flexible circuit board of the flexible circuit board. By connecting to an external connection terminal and transmitting the output signal of the element chip to another board, the use of a flexible circuit board having no cut holes as described above increases the strength of the board itself. As a result, the mounting accuracy of the flexible circuit board on another substrate is increased, and a highly reliable electronic device is provided.
【００２５】[0025]
【発明の実施の形態】以下、本発明の実施例を図１およ
び図３により詳細に説明する。図１は本発明のフレキシ
ブル回路基板の模式図である。図３は、フレキシブル回
路基板が接続された液晶表示装置の模式図である。 （本発明のフレキシブル回路基板）フレキシブル回路基
板を作製するに当り、４〜１２μｍ厚みの銅箔上にポリ
イミドのワニスを塗り、その銅箔上に２０〜３０μｍ厚
みのポリイミドフィルムを形成し、ついで銅箔を所望の
配線パターンにエッチングし、その後、レジストで被覆
するが、その際に、フレキシブル回路基板において、他
の基板と接続する外部接続用端子が露出されるように、
レジストを除去し、前記素子チップであるＩＣと電気的
導通をとるＩＣ接続用端子の付近もレジストを除去す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to FIGS. FIG. 1 is a schematic view of a flexible circuit board according to the present invention. FIG. 3 is a schematic diagram of a liquid crystal display device to which a flexible circuit board is connected. (Flexible circuit board of the present invention) In preparing a flexible circuit board, a polyimide varnish is applied on a copper foil having a thickness of 4 to 12 μm, and a polyimide film having a thickness of 20 to 30 μm is formed on the copper foil. The foil is etched into a desired wiring pattern, and then coated with a resist.At this time, on a flexible circuit board, an external connection terminal connected to another board is exposed.
The resist is removed, and the resist is also removed in the vicinity of an IC connection terminal which is electrically connected to the IC as the element chip.
【００２６】なお、前記銅箔はパターンピッチがファイ
ンになると、その厚みが薄い方が有利である。また、ポ
リイミドフィルムについても薄くした方が折り曲げ性に
優れる。When the pattern pitch of the copper foil is fine, it is advantageous that the copper foil has a small thickness. Also, the thinner the polyimide film, the better the bendability.
【００２７】本例では、銅箔を用いたが、これに代え
て、ポリイミドフィルム上に銅を蒸着してフィルム基板
となしてもよい。In this embodiment, a copper foil is used. Alternatively, copper may be deposited on a polyimide film to form a film substrate.
【００２８】図１はこのような工程を経て得られる本発
明のフレキシブル回路基板の模式図である。FIG. 1 is a schematic view of the flexible circuit board of the present invention obtained through such a process.
【００２９】フィルム１の表面に所定の配線パターンを
形成し、この配線パターン上に前記保護膜であるレジス
ト２を被膜し、そのレジスト２内にＩＣ搭載用のレジス
ト除去部３を設け、レジスト除去部３内にＩＣ接続用端
子４を形成し、レジスト２の外側領域に外部接続用端子
５を形成し、さらにＩＣ接続用端子４と外部接続用端子
５とを結線するリード６をフィルム１とレジスト２との
間に介在させている。A predetermined wiring pattern is formed on the surface of the film 1, a resist 2 serving as the protective film is coated on the wiring pattern, and a resist removing section 3 for mounting an IC is provided in the resist 2 to remove the resist. An IC connection terminal 4 is formed in the portion 3, an external connection terminal 5 is formed in a region outside the resist 2, and a lead 6 for connecting the IC connection terminal 4 and the external connection terminal 5 is connected to the film 1. It is interposed between the resist 2.
【００３０】また、レジスト２にはＩＣ搭載用アライメ
ントマーク１１を形成し、リード６に並べてＩＣ搭載ア
ライメントマーク用引き出し配線１２を設け、このＩＣ
搭載アライメントマーク用引き出し配線１２の一方端を
ＩＣ搭載用アライメントマーク１１に接続し、他方端を
外部接続用端子５の付近に延在している。Further, an alignment mark 11 for mounting the IC is formed on the resist 2, and a lead-out wiring 12 for the alignment mark is mounted on the lead 6.
One end of the lead wire 12 for mounting alignment mark is connected to the alignment mark 11 for mounting IC, and the other end extends near the external connection terminal 5.
【００３１】また、レジスト２の外側領域に形成した外
部接続用端子５には、さらに電解メッキ用パターン８と
接続させ、これにより、すべてのリード６とも接続させ
ている。The external connection terminals 5 formed in the outer region of the resist 2 are further connected to an electrolytic plating pattern 8, thereby being connected to all the leads 6.
【００３２】ＩＣ搭載アライメントマーク用引き出し配
線１２の他方端も電解メッキ用パターン８と接続させて
いる。The other end of the lead wire 12 for the alignment mark for IC mounting is also connected to the pattern 8 for electrolytic plating.
【００３３】そして、レジスト２が被覆されていない部
分、すなわちＩＣ接続用端子４や外部接続用端子５、Ｉ
Ｃ搭載アライメントマーク用引き出し配線１２の他方端
に対し、Ａｕの電解メッキをおこなう。Then, the portions not covered with the resist 2, that is, the IC connection terminals 4 and the external connection terminals 5, I
Electrolytic plating of Au is performed on the other end of the lead wire 12 for the C mounting alignment mark.
【００３４】この電解メッキにおいては、ＩＣ搭載用ア
ライメントマーク１１に存在する配線部に対してもおこ
なわれる。This electrolytic plating is also performed on the wiring portion existing in the IC mounting alignment mark 11.
【００３５】しかる後に、金型で打ち抜くことで、カッ
ト線９にて切断し、電解メッキ用パターン８を除外し、
本発明のフレキシブル回路基板が得られる。Thereafter, by punching out with a mold, cutting is performed at the cut line 9 and the pattern 8 for electrolytic plating is removed.
The flexible circuit board of the present invention is obtained.
【００３６】かくして本発明のフレキシブル回路基板に
よれば、レジスト２にＩＣ搭載用アライメントマーク１
１を形成し、さらにリード６に並べてＩＣ搭載アライメ
ント用引き出し配線１２を設け、このＩＣ搭載アライメ
ント用引き出し配線１２の一方端をＩＣ搭載用アライメ
ントマーク１１に延在し、他方端を外部接続用端子５付
近に延在し、そして、配線パターンのレジスト２が被膜
されない部分に電解メッキをおこなうが、このような構
成においては、従来のフレキシブル回路基板において用
いたカット穴が不要となり、これにより、小型化ととも
に高密度配線ができるようになった。Thus, according to the flexible circuit board of the present invention, the alignment mark 1 for mounting the IC
1 and further arranged on the lead 6 to provide an IC mounting alignment lead wire 12, one end of the IC mounting alignment lead wire 12 extending to the IC mounting alignment mark 11, and the other end being connected to an external connection terminal. 5 and the portion of the wiring pattern where the resist 2 is not coated is subjected to electrolytic plating. In such a configuration, the cut holes used in the conventional flexible circuit board are not required, and thus, the size is reduced. With the development of high-density wiring, it has become possible.
【００３７】また、カット穴を迂回してパターンを引き
回す必要もなく、設計効率が向上し、さらに高密度配線
によりマザーフィルムからの取り数が増大し、これによ
って製造コストが低減された。Also, there is no need to route the pattern around the cut hole, so that the design efficiency is improved, and the number of chips taken from the mother film is increased by high-density wiring, thereby reducing the manufacturing cost.
【００３８】さらにまた、カット穴が存在することに起
因するフレキシブル回路基板の強度低下が防止され、回
路基板自体の強度を高めて、実装精度を上げることがで
きた。Further, the strength of the flexible circuit board was prevented from being reduced due to the presence of the cut holes, and the strength of the circuit board itself was increased, so that the mounting accuracy could be improved.
【００３９】なお、本発明は上記実施形態例に限定され
るものではなく、本発明の要旨を逸脱しない範囲内で種
々の変更や改良等はなんら差し支えない。たとえば、本
例においては、レジスト２を形成し、その後にレジスト
２に被覆されないＩＣ接続用端子４や外部接続用端子５
やＩＣ搭載用アライメントマーク１１などに対しＡｕの
電解メッキをおこなったが、これに代えて、レジスト２
を被覆する前に、あらかじめ配線パターンにＡｕの電解
メッキをおこなって、その後にレジスト２を被覆し、そ
のレジスト２にＩＣ搭載用のレジスト除去部３、外部接
続用端子５の露出部、ＩＣ搭載用アライメントマーク１
１などを設けてもよい。It should be noted that the present invention is not limited to the above embodiment, and various changes and improvements can be made without departing from the scope of the present invention. For example, in this example, the resist 2 is formed, and thereafter the IC connection terminals 4 and the external connection terminals 5 not covered with the resist 2 are formed.
And the IC mounting alignment marks 11 were electroplated with Au.
Before coating, the wiring pattern is preliminarily electroplated with Au, and then coated with a resist 2. The resist 2 is provided with a resist removing portion 3 for mounting an IC, an exposed portion of an external connection terminal 5, and an IC mounting. Alignment mark 1
One or the like may be provided.
【００４０】また、レジストの代わりに、ポリイミドフ
ィルムを貼り付けるなどの他の保護膜を形成してもよ
い。In place of the resist, another protective film such as a polyimide film may be formed.
【００４１】また、本例では素子チップとしてＩＣを用
いたが、これに代えてメモリやコントローラなどの各種
素子チップを用いてもよい。Although an IC is used as an element chip in this embodiment, various element chips such as a memory and a controller may be used instead.
【００４２】（本発明の電子デバイス）電子デバイスと
しては、フレキシブル回路基板を用いた携帯電話や電子
手帳、携帯情報端末などの電子機器としての電子デバイ
スがある。その他に液晶表示装置やその他の表示装置な
どの電子デバイスがある。(Electronic Device of the Present Invention) As an electronic device, there is an electronic device as an electronic device such as a mobile phone, an electronic organizer, and a portable information terminal using a flexible circuit board. In addition, there are electronic devices such as liquid crystal display devices and other display devices.
【００４３】本発明においては、すでに小型化した電子
デバイスをさらに小型化する際に、もっとも有効であっ
て、従来のフレキシブル回路基板において用いたカット
穴が不要になったことで、その効果は顕著である。The present invention is most effective in further miniaturizing an already miniaturized electronic device, and the effect is remarkable because the cut holes used in the conventional flexible circuit board are no longer required. It is.
【００４４】以下、本発明の電子デバイスの一例を示
す。図３と図４は本発明のフレキシブル回路基板を使用
した液晶表示装置であって、図３はその平面図であり、
図４はその断面図である。Hereinafter, an example of the electronic device of the present invention will be described. 3 and 4 show a liquid crystal display device using the flexible circuit board of the present invention, and FIG. 3 is a plan view thereof.
FIG. 4 is a sectional view thereof.
【００４５】この液晶表示装置においては、配線パター
ンを形成した２枚のガラス基板間に液晶材料を封入した
液晶セル１４に本発明のフレキシブル回路基板１を接続
した構造となっている。This liquid crystal display device has a structure in which the flexible circuit board 1 of the present invention is connected to a liquid crystal cell 14 in which a liquid crystal material is sealed between two glass substrates on which a wiring pattern is formed.
【００４６】フレキシブル回路基板のフィルム１上に
は、液晶セル１４を駆動するためのドライバＩＣ１３が
実装されており、ドライバＩＣ１３の出力電圧が外部接
続用端子５を介して液晶セル１４に印加され、表示を行
う構造となっている。A driver IC 13 for driving the liquid crystal cell 14 is mounted on the film 1 of the flexible circuit board, and an output voltage of the driver IC 13 is applied to the liquid crystal cell 14 via the external connection terminal 5. The display is structured.
【００４７】[0047]
【発明の効果】以上のとおり、本発明のフレキシブル回
路基板によれば、フィルムの表面に所定の配線パターン
を形成し、この配線パターン上に保護膜を被膜し、その
保護膜内に素子チップ搭載用の保護膜除去部を設け、こ
の保護膜除去部に素子チップ接続用端子を、保護膜の外
側領域に外部接続用端子を形成し、少なくともこれら素
子チップ接続用端子および外部接続用端子ならびに双方
の接続端子を結線するリードでもって前記配線パターン
と成し、そして、前記保護膜の一部除去部分に素子チッ
プ搭載用アライメントマークを形成し、前記リードに並
べて素子チップ搭載アライメントマーク用引き出し配線
を設け、この素子チップ搭載アライメントマーク用引き
出し配線の一方端が素子チップ搭載用アライメントマー
クに接続され、他方端を外部接続用端子付近に延在して
成ることで、従来のフレキシブル回路基板において用い
たカット穴が不要となり、これにより、高密度配線がで
き、また、カット穴を迂回してパターンを引き回す必要
もなく、設計効率が向上し、さらに高密度配線によりマ
ザーフィルムからの取り数が増大し、これによって製造
コストが低減され、その結果、小型化、高密度配線化お
よび低コスト化を達成したフレキシブル回路基板が提供
できた。As described above, according to the flexible circuit board of the present invention, a predetermined wiring pattern is formed on the surface of a film, a protective film is coated on the wiring pattern, and an element chip is mounted in the protective film. A protective film removing portion is provided, an element chip connecting terminal is formed in the protective film removing portion, and an external connecting terminal is formed in an outer region of the protective film. At least these device chip connecting terminal, external connecting terminal, and both are formed. The wiring pattern is formed with leads for connecting the connection terminals of the above, and an alignment mark for mounting an element chip is formed on a part of the protective film, and a lead-out wiring for an alignment mark for mounting an element chip is arranged along the lead. One end of the lead wire for the alignment mark for mounting the element chip is connected to the alignment mark for mounting the element chip. By extending the end near the terminal for external connection, the cut hole used in the conventional flexible circuit board becomes unnecessary, thereby enabling high-density wiring, and routing the pattern around the cut hole. No need, design efficiency improved, and high-density wiring increased the number of pieces taken from the mother film, thereby reducing manufacturing costs, resulting in smaller size, higher-density wiring, and lower cost. A flexible circuit board was provided.
【００４８】また、本発明においては、カット穴が存在
することに起因するフレキシブル回路基板の強度低下が
防止され、回路基板自体の強度を高めて、実装精度を上
げ、これによって高品質かつ高信頼性のフレキシブル回
路基板が提供できた。Further, in the present invention, the strength of the flexible circuit board is prevented from lowering due to the presence of the cut holes, the strength of the circuit board itself is increased, and the mounting accuracy is increased, thereby achieving high quality and high reliability. The flexible circuit board of the present invention can be provided.
【００４９】本発明の電子デバイスにおいては、素子チ
ップを搭載した本発明のフレキシブル回路基板を、他の
基板に配設するとともに、この他の基板上に形成した配
線パターンと、フレキシブル回路基板の外部接続用端子
とを接続して、前記素子チップの出力信号を他の基板へ
伝達せしめて成ることで、すなわち、このようにカット
穴が存在しないフレキシブル回路基板を用いたことで、
フレキシブル回路基板の他の基板に対する実装精度が高
くなり、信頼性の高い電子デバイスが提供された。In the electronic device of the present invention, the flexible circuit board of the present invention having the element chip mounted thereon is disposed on another board, and the wiring pattern formed on the other board and the external circuit of the flexible circuit board are provided. By connecting to the connection terminal, by transmitting the output signal of the element chip to another substrate, that is, by using a flexible circuit board without such a cut hole,
The mounting accuracy of the flexible circuit board with respect to another board is increased, and a highly reliable electronic device is provided.
【図１】本発明のフレキシブル回路基板の模式図であ
る。FIG. 1 is a schematic view of a flexible circuit board according to the present invention.
【図２】従来のフレキシブル回路基板の模式図である。FIG. 2 is a schematic view of a conventional flexible circuit board.
【図３】本発明の電子デバイス（液晶表示装置）の平面
図である。FIG. 3 is a plan view of the electronic device (liquid crystal display device) of the present invention.
【図４】本発明の電子デバイス（液晶表示装置）の断面
図である。FIG. 4 is a cross-sectional view of the electronic device (liquid crystal display device) of the present invention.
１…フィルム ２…レジスト ３…レジスト除去部 ４…ＩＣ接続用端子 ５…外部接続用端子 ６…リード ７…アライメントマーク ８…電解メッキ用パターン ９…カット線 １１…ＩＣ搭載用アライメントマーク １２…ＩＣ搭載アライメントマーク用引き出し配線 １３…ドライバＩＣ １４…液晶セル DESCRIPTION OF SYMBOLS 1 ... Film 2 ... Resist 3 ... Resist removal part 4 ... IC connection terminal 5 ... External connection terminal 6 ... Lead 7 ... Alignment mark 8 ... Electroplating pattern 9 ... Cut line 11 ... IC mounting alignment mark 12 ... IC Wiring for mounting alignment mark 13 ... Driver IC 14 ... Liquid crystal cell
Claims (2)
成し、この配線パターン上に保護膜を被膜し、その保護
膜内に素子チップ搭載用の保護膜除去部を設け、この保
護膜除去部に素子チップ接続用端子を、保護膜の外側領
域に外部接続用端子を形成し、少なくともこれら素子チ
ップ接続用端子および外部接続用端子ならびに双方の接
続端子を結線するリードでもって前記配線パターンと成
したフレキシブル回路基板であって、前記保護膜の一部
除去部分に素子チップ搭載用アライメントマークを形成
し、前記リードに並べて素子チップ搭載アライメントマ
ーク用引き出し配線を設け、この素子チップ搭載アライ
メントマーク用引き出し配線の一方端が素子チップ搭載
用アライメントマークに接続され、他方端を外部接続用
端子付近に延在して成るフレキシブル回路基板。1. A predetermined wiring pattern is formed on the surface of a film, a protective film is coated on the wiring pattern, and a protective film removing portion for mounting an element chip is provided in the protective film. An element chip connection terminal is formed on the outer side of the protective film, and an external connection terminal is formed. At least the element chip connection terminal, the external connection terminal, and a lead for connecting both connection terminals are formed with the wiring pattern. A flexible circuit board, wherein an alignment mark for mounting an element chip is formed in a part of the protective film, and a lead wire for an alignment mark for mounting an element chip is provided alongside the lead; One end of the wiring is connected to the alignment mark for mounting the element chip, and the other end extends near the external connection terminal. A flexible circuit board made.
ブル回路基板を、他の基板に配設するとともに、この他
の基板上に形成した配線パターンと、フレキシブル回路
基板の外部接続用端子とを接続して、前記素子チップの
出力信号を他の基板へ伝達せしめて成る電子デバイス。2. The flexible circuit board according to claim 1, wherein the flexible chip is mounted on another board, and a wiring pattern formed on the other board and an external connection terminal of the flexible board are provided. An electronic device which is connected to transmit an output signal of the element chip to another substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278595A JP4535588B2 (en) | 2000-09-13 | 2000-09-13 | Circuit boards and electronic devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278595A JP4535588B2 (en) | 2000-09-13 | 2000-09-13 | Circuit boards and electronic devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094199A true JP2002094199A (en) | 2002-03-29 |
| JP4535588B2 JP4535588B2 (en) | 2010-09-01 |
Family
ID=18763733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000278595A Expired - Fee Related JP4535588B2 (en) | 2000-09-13 | 2000-09-13 | Circuit boards and electronic devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4535588B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093646A (en) * | 2004-08-26 | 2006-04-06 | Kyocera Corp | Wiring substrate |
| JP2006332220A (en) * | 2005-05-25 | 2006-12-07 | Nagoya Institute Of Technology | Metal thin film forming method |
| CN106155405A (en) * | 2015-04-28 | 2016-11-23 | 深圳欧菲光科技股份有限公司 | Flexible PCB and apply the electronic equipment of this flexible PCB |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249333A (en) * | 1991-02-04 | 1992-09-04 | Hitachi Cable Ltd | Tape carrier for tab use |
| JPH0845986A (en) * | 1994-08-04 | 1996-02-16 | Sharp Corp | Panel mounting structure, integrated circuit mounting tape and its production |
| JPH0964495A (en) * | 1995-08-22 | 1997-03-07 | Hitachi Ltd | Wiring board with position recognition mark and position recognition method of wiring board |
| JPH09189916A (en) * | 1996-01-10 | 1997-07-22 | Canon Inc | Circuit aggregation and its manufacture |
| JP2000321594A (en) * | 1999-05-10 | 2000-11-24 | Nanox Corp | Cog type liquid crystal display device |
-
2000
- 2000-09-13 JP JP2000278595A patent/JP4535588B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249333A (en) * | 1991-02-04 | 1992-09-04 | Hitachi Cable Ltd | Tape carrier for tab use |
| JPH0845986A (en) * | 1994-08-04 | 1996-02-16 | Sharp Corp | Panel mounting structure, integrated circuit mounting tape and its production |
| JPH0964495A (en) * | 1995-08-22 | 1997-03-07 | Hitachi Ltd | Wiring board with position recognition mark and position recognition method of wiring board |
| JPH09189916A (en) * | 1996-01-10 | 1997-07-22 | Canon Inc | Circuit aggregation and its manufacture |
| JP2000321594A (en) * | 1999-05-10 | 2000-11-24 | Nanox Corp | Cog type liquid crystal display device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093646A (en) * | 2004-08-26 | 2006-04-06 | Kyocera Corp | Wiring substrate |
| JP4540500B2 (en) * | 2004-08-26 | 2010-09-08 | 京セラ株式会社 | Wiring board |
| JP2006332220A (en) * | 2005-05-25 | 2006-12-07 | Nagoya Institute Of Technology | Metal thin film forming method |
| CN106155405A (en) * | 2015-04-28 | 2016-11-23 | 深圳欧菲光科技股份有限公司 | Flexible PCB and apply the electronic equipment of this flexible PCB |
| CN106155405B (en) * | 2015-04-28 | 2024-04-26 | 安徽精卓光显技术有限责任公司 | Flexible circuit board and electronic equipment using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4535588B2 (en) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000188B1 (en) | Process for manufacturing printed circuits | |
| EP0567814A1 (en) | Printed circuit board for mounting semiconductors and other electronic components | |
| US6593224B1 (en) | Method of manufacturing a multilayer interconnect substrate | |
| US5109601A (en) | Method of marking a thin film package | |
| KR920007120B1 (en) | Manufacturing method of wiring substrate for surface mounting | |
| US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
| JP2002094199A (en) | Flexible circuit board and electronic device | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JPS63114299A (en) | Printed wiring board | |
| US6395994B1 (en) | Etched tri-metal with integrated wire traces for wire bonding | |
| JP2925609B2 (en) | Method for manufacturing semiconductor device | |
| JPH06112395A (en) | Hybrid integrated circuit device | |
| JP2001156416A (en) | Connection structure of flexible wiring board | |
| US20070235848A1 (en) | Substrate having conductive traces isolated by laser to allow electrical inspection | |
| JPH10233563A (en) | Printed-wiring board and its manufacture | |
| JPH1074859A (en) | Qfn semiconductor package | |
| JP2006128249A (en) | Package for housing semiconductor element and its manufacturing method | |
| KR101174912B1 (en) | Method of manufacturing substrate having bump | |
| JP2000156557A (en) | Manufacture of wiring member | |
| EP0408768A1 (en) | Chip carrier | |
| KR20010076477A (en) | Connecting apparatus for main substrate of pakage | |
| JPH0669634A (en) | Manufacture of printed wiring board | |
| JPS60218900A (en) | Printed circuit board | |
| KR100473337B1 (en) | electrical conductive via forming method of substrate for semiconductor package | |
| JPS59198791A (en) | Circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4535588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |