JP4532011B2 - ダイプレクサ - Google Patents
ダイプレクサ Download PDFInfo
- Publication number
- JP4532011B2 JP4532011B2 JP2001096973A JP2001096973A JP4532011B2 JP 4532011 B2 JP4532011 B2 JP 4532011B2 JP 2001096973 A JP2001096973 A JP 2001096973A JP 2001096973 A JP2001096973 A JP 2001096973A JP 4532011 B2 JP4532011 B2 JP 4532011B2
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- mhz
- diplexer
- output
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Filters And Equalizers (AREA)
Description
【発明の属する技術分野】
本発明は、プリント基板上に複数の誘導性素子を設けてなるダイプレクサに関する。
【0002】
【従来の技術】
ダイプレクサは、利用周波数帯域の異なる複数の伝送信号を結合し、共通の信号伝送路に出力する用途等に使用される信号結合器である。図1に示すように、例えば衛星受信システムで用いられる2600MHz対応VU・BS・CSブースタに内蔵されたダイプレクサ10は、2つの伝送信号入力部10a,10bと低域通過フィルタ11と高域通過フィルタ12と結合出力部10cとを備えて回路構成される。通常、低域通過フィルタ11及び高域通過フィルタ12の構成素子は、プリント基板上に配置される。
【0003】
従来のダイプレクサにおいては、図8(a)、(b)に示すように、低域通過フィルタ11の構成素子であるコイルL1,L2,L3は、両端の結線部をプリント基板30の3対のスルーホール20に別々に挿入して、はんだ付けにより実装されていた。そして、共通結線部が挿入される3つのスルーホール20は、プリント基板裏面に印刷形成した配線パターン32を介して接続されていた。
【0004】
【発明が解決しようとする課題】
しかし、コイルL1,L2,L3の共通結線部を配線パターン32によって接続すると、配線パターン32が0.3pF程度の浮遊容量C0を持ってしまうため、ダイプレクサ10の結合出力部10cに接続されたコイルL2(インダクタンスL2=15nH)と直列共振を起こしていた。この結果、図9に示すように、共振周波数f0=1/(2π×√(L2×C0))=2372MHz付近にトラップが発生し、図10に示すように、ブースタの1032MHz〜2600MHzの使用周波数帯域内で周波数特性が劣化する問題点があった。
【0005】
こうした問題に鑑み、本発明の課題は、共通結線部付近の浮遊容量を小さくして、周波数特性を改善できるダイプレクサを提供することにある。
【0006】
【課題を解決するための手段】
上記課題を解決するために、請求項1の発明によるダイプレクサは、使用周波数帯域を1032MHz〜2600MHzとするVU・BS・CSブースタに内蔵され、プリント基板上に、入出力リード線を備えたスルーホール挿入タイプの複数の誘導性素子を実装してなる遮断周波数770MHzの低域通過フィルタと、遮断周波数1032MHzの高域通過フィルタと、前記低域通過フィルタからの出力信号と前記高域通過フィルタからの出力信号を結合して出力する結合出力部とを設けたダイプレクサにおいて、
前記プリント基板に、スルーホールおよび配線パターンを取り除いた貫通孔を、前記複数の誘導性素子の共通結線部となる入出力リード線を束ねて接合状態に拘束可能な大きさで形成して、複数の入出力リード線を束ねて前記貫通孔に挿入し、束ねた入出力リード線の露出端を前記プリント基板の裏側で電気的に接続して構成される。
【0008】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。図1及び図2は、本発明に係るダイプレクサの一実施形態を示し、図1は使用周波数帯域を1032MHz〜2600MHzとする2600MHz対応VU・BS・CSブースタに内蔵されたダイプレクサの回路構成を示す回路図である。図2は、図1の回路構成素子の内、低域通過フィルタ11のコイルL1,L2,L3(図1中破線内)をプリント基板に実装した形態を示す素子配置図であり、(a)は正面図、(b)は裏面図である。なお各図において同一の構成要素には同一の符号を付す。
【0009】
ダイプレクサ10は、2つの入力部10a,10bと、入力部10aに入力された伝送信号を濾波する遮断周波数770MHzの低域通過フィルタ11と、入力部10bに入力された伝送信号を濾波する遮断周波数1032MHzの高域通過フィルタ12と、低域通過フィルタ11からの出力信号及び高域通過フィルタ12からの出力信号を結合して出力する結合出力部10cとから構成される。図1において、11aは低域通過フィルタ11の構成素子であるコイルL1,L2,L3の共通結線部を示す。
【0010】
低域通過フィルタ11のコイルL1,L2,L3は、入出力リード線を備えたスルーホール挿入タイプの誘導性素子である。プリント基板1には、コイルL1の入力リード線端、コイルL2の出力リード線端及びコイルL3の接地側リード線端を別々に挿入する3つのスルーホール2と、コイルL1の出力リード線端、コイルL2の入力リード線端及びコイルL3の非接地側リード線端、つまり3つの共通結線部11aを束ねて挿入する1つの貫通孔3とが形成されている。貫通孔3は、3本のリード線の共通結線部11aを接合状態に拘束可能な大きさの円形に形成されている。そして、コイルL1,L2,L3の共通結線部11aの露出端はプリント基板1の裏側ではんだ付けにより電気的に接続され、またコイルL1,L2,L3のもう一方のリード線露出端はスルーホール2にはんだ付けされている。
【0011】
この構成によれば、コイルL1,L2,L3の共通結線部11aを接続するためのスルーホールや配線パターンをプリント基板10から取り除いて、共通結線部11a付近に生じる浮遊容量を小さくすることができる。したがって、この浮遊容量成分と出力部10cに接続されたコイルL2との共振周波数を高めることができ、図4に示すように、2400MHz付近の使用周波数帯域内に生じていたトラップを除去し、図5に示すように、本ダイプレクサ10を内蔵したVU・BS・CSブースタの周波数特性を改善できる。また貫通孔3がコイルL1,L2,L3の共通結線部11aを接合状態に拘束しているので、例えば、フローはんだ槽にこのプリント基板1をコンベア等の搬送器で搬送して自動はんだ付けする場合であっても、搬送時の振動や停止の際の衝撃によってコイルL1,L2,L3がプリント基板1から抜け落ちたりすることがなく、確実な自動はんだ付けが可能となる。
【0012】
尚、本発明は上記実施形態に限定されるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で各部の形状並びに構成を適宜に変更して実施することも可能である。
(1)図6に示すように、低域通過フィルタ11のコイルL1,L2とスルーホール挿入タイプのコンデンサCとの3つの共通結線部11aを束ねてプリント基板の貫通孔に挿入し、その露出端を電気的に接続すること。この変更例は、図1のダイプレクサのコイルL3とコンデンサCとからなる直列回路に関して、それらの接続順序を変更してなる。この構成によっても、図1のダイプレクサと同等の周波数特性が得られる。
(2)図7に示すように、入力部10aを抵抗素子Rを介して接地したダイプレクサにおいて、コイルL1,L2,L3の3つの共通結線部11aを束ねてプリント基板の貫通孔に挿入し、その露出端を電気的に接続すること。この構成によれば、図1のダイプレクサと同等の高域周波数特性をより簡単な回路構成で得られる。
(3)束ねた共通結線部11aの露出端を、圧着端子等でかしめたり、捩り処理等により電気的に接続すること。
(4)図3(a)又は(b)に示すように、貫通孔3の形状を変更すること。
(5)本ダイプレクサを衛星受信システムで使用されるコンバータ等の他の電子機器に組み込むこと。
【0013】
【発明の効果】
以上詳述したように、請求項1の発明によれば、入出力リード線を備えたスルーホール挿入タイプの複数の誘導性素子の共通結線部を束ねて貫通孔に挿入して電気的に接続し、この部分のプリント基板からスルーホールや配線パターンを取り除いて構成したので、共通結線部付近の浮遊容量を小さくできる。特に、使用周波数帯域を1032MHz〜2600MHzとするVU・BS・CSブースタに内蔵されるダイプレクサにおいて、遮断周波数770MHzの低域通過フィルタを誘導性素子を実装して設けたものについては、2400MHz付近の使用周波数帯域内に生じていたトラップを除去し、周波数特性を改善することができる。
また、貫通孔が複数の入出力リード線を接合状態に拘束するので、自動はんだ付けが容易になる。
【図面の簡単な説明】
【図1】本発明に係るダイプレクサの一実施形態を示す回路図である。
【図2】図1のダイプレクサの基板実装形態を示す素子配置図である。
【図3】貫通孔の変更例を示す形状図である。
【図4】本ダイプレクサにおける低域及び高域通過フィルタの減衰量の周波数特性を示すグラフである。
【図5】本ダイプレクサを内蔵したブースタの利得の周波数特性を示すグラフである。
【図6】図1のダイプレクサの変更例を示す回路図である。
【図7】図1のダイプレクサの別の変更例を示す回路図である。
【図8】従来のダイプレクサの基板実装形態を示す素子配置図である。
【図9】従来のダイプレクサにおける低域及び高域通過フィルタの減衰量の周波数特性を示すグラフである。
【図10】従来のダイプレクサを内蔵したブースタの利得の周波数特性を示すグラフである。
【符号の説明】
1・・プリント基板、3・・貫通孔、10・・ダイプレクサ、10a,10b・・入力部、10c・・結合出力部、11・・低域通過フィルタ、11a・・共通結線部、12・・高域通過フィルタ、L1,L2,L3・・コイル。
Claims (1)
- 使用周波数帯域を1032MHz〜2600MHzとするVU・BS・CSブースタに内蔵され、プリント基板上に、入出力リード線を備えたスルーホール挿入タイプの複数の誘導性素子を実装してなる遮断周波数770MHzの低域通過フィルタと、遮断周波数1032MHzの高域通過フィルタと、前記低域通過フィルタからの出力信号と前記高域通過フィルタからの出力信号を結合して出力する結合出力部とを設けたダイプレクサにおいて、
前記プリント基板に、スルーホールおよび配線パターンを取り除いた貫通孔を、前記複数の誘導性素子の共通結線部となる入出力リード線を束ねて接合状態に拘束可能な大きさで形成して、複数の入出力リード線を束ねて前記貫通孔に挿入し、束ねた入出力リード線の露出端を前記プリント基板の裏側で電気的に接続してなるダイプレクサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001096973A JP4532011B2 (ja) | 2001-03-29 | 2001-03-29 | ダイプレクサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001096973A JP4532011B2 (ja) | 2001-03-29 | 2001-03-29 | ダイプレクサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002299988A JP2002299988A (ja) | 2002-10-11 |
JP4532011B2 true JP4532011B2 (ja) | 2010-08-25 |
Family
ID=18950821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001096973A Expired - Fee Related JP4532011B2 (ja) | 2001-03-29 | 2001-03-29 | ダイプレクサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4532011B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7606184B2 (en) | 2005-01-04 | 2009-10-20 | Tdk Corporation | Multiplexers employing bandpass-filter architectures |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51119544U (ja) * | 1975-03-25 | 1976-09-28 | ||
JPS5820574U (ja) * | 1981-07-30 | 1983-02-08 | 三菱電機株式会社 | スピ−カシステムのネットワ−ク |
JPS6423123U (ja) * | 1987-07-30 | 1989-02-07 | ||
JPH0384904A (ja) * | 1989-08-29 | 1991-04-10 | Toa Corp | コイルをプリント基板に取り付ける方法及び装置 |
JPH0536874U (ja) * | 1991-06-26 | 1993-05-18 | 松下電工株式会社 | 電気回路装置 |
JPH0787301B2 (ja) * | 1990-01-24 | 1995-09-20 | デイエツクスアンテナ株式会社 | ミキサー回路製作方法 |
JPH08149382A (ja) * | 1994-11-24 | 1996-06-07 | Maspro Denkoh Corp | ブースター |
JPH10190505A (ja) * | 1996-12-27 | 1998-07-21 | Maspro Denkoh Corp | 衛星放送受信装置 |
JPH10308941A (ja) * | 1997-03-03 | 1998-11-17 | Toshiba Corp | 衛星放送システムと衛星放送受信装置 |
JP2001016128A (ja) * | 1999-06-30 | 2001-01-19 | Maspro Denkoh Corp | 2衛星受信アンテナ用コンバータ |
-
2001
- 2001-03-29 JP JP2001096973A patent/JP4532011B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51119544U (ja) * | 1975-03-25 | 1976-09-28 | ||
JPS5820574U (ja) * | 1981-07-30 | 1983-02-08 | 三菱電機株式会社 | スピ−カシステムのネットワ−ク |
JPS6423123U (ja) * | 1987-07-30 | 1989-02-07 | ||
JPH0384904A (ja) * | 1989-08-29 | 1991-04-10 | Toa Corp | コイルをプリント基板に取り付ける方法及び装置 |
JPH0787301B2 (ja) * | 1990-01-24 | 1995-09-20 | デイエツクスアンテナ株式会社 | ミキサー回路製作方法 |
JPH0536874U (ja) * | 1991-06-26 | 1993-05-18 | 松下電工株式会社 | 電気回路装置 |
JPH08149382A (ja) * | 1994-11-24 | 1996-06-07 | Maspro Denkoh Corp | ブースター |
JPH10190505A (ja) * | 1996-12-27 | 1998-07-21 | Maspro Denkoh Corp | 衛星放送受信装置 |
JPH10308941A (ja) * | 1997-03-03 | 1998-11-17 | Toshiba Corp | 衛星放送システムと衛星放送受信装置 |
JP2001016128A (ja) * | 1999-06-30 | 2001-01-19 | Maspro Denkoh Corp | 2衛星受信アンテナ用コンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP2002299988A (ja) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10911080B2 (en) | Radio frequency module | |
CN104471857B (zh) | 滤波器装置 | |
JP6250934B2 (ja) | モジュール基板及びモジュール | |
CN108432131B (zh) | 多工器 | |
US8018297B2 (en) | Balanced-unbalanced conversion circuit | |
CN105474540B (zh) | 高频模块 | |
US6906600B2 (en) | Surface acoustic wave device and branching filter with specified signal terminal locations | |
JP4532011B2 (ja) | ダイプレクサ | |
US6370033B1 (en) | Electronic device having printed circuit board joined to cavity resonance filter | |
US10868518B2 (en) | Elastic wave device | |
JP2003018224A (ja) | 差動信号伝送方式および差動信号伝送における送信および受信に使用するic | |
JP4656514B2 (ja) | 平衡−不平衡変換回路及びこれを用いた高周波部品 | |
JP4357184B2 (ja) | フロントエンドモジュール | |
EP1595330B1 (en) | Dual band power amplifier with improved isolation | |
JP6545398B2 (ja) | マルチバンドフィルタ | |
CN217957069U (zh) | 收发模块 | |
CN106785257B (zh) | 多工器焊盘、电路板及电子设备 | |
JP2008041274A (ja) | 分岐コネクタ | |
JPH09190923A (ja) | プリントインダクタ | |
JPH09270655A (ja) | ベッセルフィルタ | |
JP2001345663A (ja) | 信号分離装置 | |
JP2004342942A (ja) | プリント配線板装置及びプリント配線板装置を備えたブースタ装置 | |
CN114830541A (zh) | 高频模块以及通信装置 | |
JPH01276911A (ja) | フィルタ装置 | |
JP2004311881A (ja) | モジュール部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |