JP4529514B2 - 画像表示装置、画像処理装置、画像表示システム、画像表示装置制御プログラム及び画像処理装置制御プログラム - Google Patents

画像表示装置、画像処理装置、画像表示システム、画像表示装置制御プログラム及び画像処理装置制御プログラム Download PDF

Info

Publication number
JP4529514B2
JP4529514B2 JP2004099225A JP2004099225A JP4529514B2 JP 4529514 B2 JP4529514 B2 JP 4529514B2 JP 2004099225 A JP2004099225 A JP 2004099225A JP 2004099225 A JP2004099225 A JP 2004099225A JP 4529514 B2 JP4529514 B2 JP 4529514B2
Authority
JP
Japan
Prior art keywords
scanning
number
scanning lines
selection order
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004099225A
Other languages
English (en)
Other versions
JP2005284060A (ja
Inventor
聡志 麻生
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2004099225A priority Critical patent/JP4529514B2/ja
Publication of JP2005284060A publication Critical patent/JP2005284060A/ja
Application granted granted Critical
Publication of JP4529514B2 publication Critical patent/JP4529514B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、発光素子を含む画素を有した画像表示装置に係り、特に、階調表示による画像の表示ムラを抑えるのに好適な画像表示装置、画像処理装置、画像表示システム、画像表示装置制御プログラム及び画像処理装置制御プログラムに関する。

従来、電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管(CRT)に代わるディスプレイデバイスとして、各種情報処理機器や液晶テレビなどの表示部に広く用いられている。ここで、従来の電気光学装置は、例えば、マトリクス状に配列した画素電極や、この画素電極に接続されたスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、ある1本の走査線を選択すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介し画素電極に対して、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化する。このため、画素毎に濃度が変化するので、階調表示することが可能となる。

このとき、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第1に、各走査線を順次選択するとともに、第2に、選択された走査線と交差する画素に、当該画素の階調に応じた電圧を有する画像信号を、対応するデータ線に印加する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。

ところが、データ線に印加される画像信号は、画素の階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、D/A変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。更に、これらのD/A変換回路・オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難となり、特に高精細な表示を行う場合に顕著となるという問題がある。また、D/A変換回路やオペアンプ等による消費電力の増加等の問題もある。

そこで、電気光学素子の発光時間を制御して、階調を得る方式が開発されている。この方式においては、データ線に、電気光学素子を発光させるか否かの2値の信号(ディジタル信号)を供給すれば良く、画質に悪影響を与える上記したアナログ回路が不要になるといった利点があるが、この制御を行う上で走査線の選択時間がかかり過ぎるといった問題が浮上している。

そこで、上記した問題を解決するためのディジタル信号を利用した液晶ディスプレイの駆動方式として、非順次走査方式が開発されている。これは、光学素子の発光階調を示すビット長Nの階調データを構成するビット列のビット数個の2n値(n=0,1,2,・・・(N−1))の比率に応じた数値群を利用して走査線を非順次に選択することで、この光学素子の発光時間を制御することにより階調を得る方式である(例えば、特許文献1参照。)。
特開2001−166730号公報。

しかしながら、上記非順次走査方式は、理論上ではその原理が述べられているが、実際にこれを具現化するための具体的な方法が明確にされていない。
また、走査線の選択順番は、予め制御対象となる走査線の本数及び階調数に合わせて、電気光学装置の各駆動回路を制御する制御部のメモリ等に予め決定された順番のデータを記憶させて制御するが、非順次走査方式における、この選択順番を決定するための適切な方法も明確にされていない。

そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、非順次走査方式による走査線の選択処理を用いて画像を表示するのに好適な画像表示装置、画像処理装置、画像表示システム、画像表示装置制御プログラム及び画像処理装置制御プログラムを提供することを目的としている。

〔発明1〕 上記目的を達成するために、発明1の画像表示装置は、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
画像データを取得する画像データ取得手段と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
前記画像データ取得手段によって取得した前記画像データに応じた前記光学素子の発光階調を示す階調データのビット長Nと、前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群とを取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段と、
乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させた前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段と、を備え、
前記制御部は、前記走査線選択順番決定手段によって決定された走査線の選択順番で前記走査線駆動回路に走査線を選択させることで画像の表示処理を行うようになっていることを特徴としている。

このような構成であれば、前記走査線選択順番決定手段は、前記初期値が示す通し番号の走査線の選択順番を決定するときに、乱数を生成し、当該生成した乱数に基づく選択順番を前記初期値の走査線の選択順番として決定することができるので、走査線の選択順番を、各ビット毎に昇順又は降順などのような規則的な順番ではなく、各ビット毎に不規則にすることが可能である。

従って、不規則な順番で走査線を選択して画像を表示することが可能となるので、高精細な画像表示などにおける表示ムラを抑えることができるという効果が得られる。
ここで、上記したように数値群を生成するときに、走査線の総数+1を正確な比率で分割(比率に応じた整数で分割)できないようなときは、正確に分割できない部分における小数点部を丸めたり、四捨五入したり、近傍の値を選択したりすることで、前記各比率に応じた数値の近傍値に分割することで対応する。例えば、走査線の総数が240本で、階調データのビット長が6ビットであったときは、1:2:4:8:16:32の比率で分割することになるが、この場合は正確に分割できない部分があるため、4、7、15、30、62、123といったように、正確な比率の数値に分割できない部分はその近傍値とする。以下、発明2の画像表示装置、発明5の画像処理装置、発明8の画像表示システム、発明9及び10の画像表示装置制御プログラム、並びに発明11の画像処理装置制御プログラムにおいて同じである。

また、上記した画像表示装置は、例えば、液晶、エレクトロルミネッセンス素子、プラズマディスプレイ、発光ダイオード等を含んで構成される。以下、発明2の画像表示装置、発明5の画像処理装置、発明8の画像表示システム、発明9及び10の画像表示装置制御プログラム、及び発明11の画像処理装置制御プログラムにおいて同じである。

〔発明2〕 上記目的を達成するために、発明2の画像表示装置は、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
画像データを取得する画像データ取得手段と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
前記画像データ取得手段によって取得した前記画像データに応じた前記光学素子の発光階調を示す階調データのビット長Nと、前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群とを取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段と、
乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段と、
前記走査線選択順番決定手段によって決定された選択順番に基づき画像データの各画素を並び替えて非順次走査用の画像データを生成する画像データ生成手段と、を備え、
前記制御部は、前記画像データ生成手段によって生成された非順次走査用の画像データに基づく走査線の選択順番で前記走査線駆動回路に走査線を選択させることで画像の表示処理を行うようになっていることを特徴としている。

このような構成であれば、前記走査線選択順番決定手段は、前記初期値が示す通し番号の走査線の選択順番を決定するときに、乱数を生成し、当該生成した乱数に基づく選択順番を前記初期値の走査線の選択順番として決定することができるので、走査線の選択順番を、各ビット毎に昇順又は降順などのような規則的な順番ではなく、各ビット毎に不規則にすることが可能である。
従って、不規則な順番で走査線を選択して画像を表示することが可能となるので、高精細な画像表示などにおける表示ムラを抑えることができるという効果が得られる。

〔発明3〕 更に、発明3の画像表示装置は、発明1又は2の画像表示装置において、前記走査線選択順番決定手段は、前記第3の処理において、前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線の選択順番を決定するときに、乱数を生成し、当該生成した乱数に基づき前記走査線の選択順番を決定するようになっていることを特徴としている。
このような構成であれば、各ビット毎の次に選択する走査線の選択順番を決定するときにも、初期値の走査線の選択順番の決定時に用いた乱数を使用せずに、新たな乱数を生成してその選択順番を決定することが可能であり、これにより、走査線の選択順番をより不規則な順番で決定することができるので、高精細な画像表示などにおける表示ムラをより抑えることができるという効果が得られる。

〔発明4〕 更に、発明4の画像表示装置は、発明1乃至3のいずれか1の画像表示装置において、前記走査線選択順番決定手段は、画像表示における所定フレーム毎に前記乱数を生成し、当該生成した乱数に基づき前記走査線の選択順番を決定するようになっていることを特徴としている。
このような構成であれば、所定フレーム毎に乱数を生成し、当該生成した乱数に基づき走査線の選択順番を決定することが可能であるので、例えば、1フレーム毎に新たな乱数を生成して走査線の選択順番を決定することが可能であり、これにより、フレーム毎に走査線の選択順番をより不規則な順番で決定することができるので、高精細な画像表示などにおける表示ムラをより抑えることができるという効果が得られる。
ここで、フレームとは、例えば、上記決定された走査線の選択順番を用いた走査線選択の一巡による表示期間のことである。以下、発明6の画像表示装置において同じである。

〔発明5〕 一方、上記目的を達成するために、発明5の画像処理装置は、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部とを備え、
前記走査線の総数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Nの階調データとに基づき生成される、前記走査線の総数に1を加算した加算数を前記階調データを構成するビット列のビット数個の2値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように、前記走査線の選択順番を決定し且つこの選択順番による非順次走査によって所望の画像を階調表示可能な画像表示装置に入力する前記非順次走査用の画像データを生成する画像処理装置であって、
画像データを取得する画像データ取得手段と、
少なくとも前記光学素子の発光階調を示す階調データのビット長N及び前記走査線の総数の情報を取得する表示装置情報取得手段と、
前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群を生成する数値群生成手段と、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段と、
乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段と、
前記走査線選択順番決定手段によって決定された選択順番に基づき前記画像データの各画素を並び替えて非順次走査用の画像データを生成する画像データ生成手段と、を備えることを特徴としている。

このような構成であれば、前記走査線選択順番決定手段は、前記初期値が示す通し番号の走査線の選択順番を決定するときに、乱数を生成し、当該生成した乱数に基づき前記初期値の走査線の選択順番を決定し、当該決定された選択順番に基づき前記画像データの各画素を並び替えて非順次走査用の画像データを生成することが可能である。従って、これにより、各ビット毎に昇順又は降順などのような規則的な順番ではなく、各ビット毎に不規則な走査線の選択順番となる非順次走査用の画像データを生成できるので、この画像データを用いて画像を表示することで画像の表示ムラを抑えることができるという効果が得られる。

〔発明6〕 更に、発明6の画像処理装置は、発明5の画像処理装置のおいて、前記走査線選択順番決定手段は、前記第3の処理において、前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線の選択順番を決定するときに、乱数を生成し、当該生成した乱数に基づき前記走査線の選択順番を決定するようになっていることを特徴としている。

このような構成であれば、各ビット毎の次に選択する走査線の選択順番を決定するときにも、初期値の走査線の選択順番の決定時に用いた乱数を使用せずに、新たな乱数を生成してその選択順番を決定し、当該決定された選択順番に基づき前記画像データの各画素を並び替えて非順次走査用の画像データを生成することが可能であり、これにより、より不規則な走査線の選択順番に対応した非順次走査用の画像データを生成できるので、この画像データを用いて画像を表示することで画像の表示ムラをより抑えることができるという効果が得られる。

〔発明7〕 更に、発明7の画像処理装置は、発明5又は6の画像処理装置のおいて、前記走査線選択順番決定手段は、画像表示における所定フレーム毎に前記乱数を生成し、前記走査線の選択順番を決定するようになっていることを特徴としている。
このような構成であれば、所定フレーム毎に乱数を生成し、当該生成した乱数に基づき走査線の選択順番を決定することが可能であるので、例えば、1フレーム毎に新たな乱数を生成して走査線の選択順番を決定することが可能であり、当該決定された選択順番に基づき前記画像データの各画素を並び替えて非順次走査用の画像データを生成することが可能なので、これにより、より不規則な走査線の選択順番に対応した非順次走査用の画像データを生成でき、この画像データを用いて画像を表示することで画像の表示ムラをより抑えることができるという効果が得られる。

〔発明8〕 一方、上記目的を達成するために、発明8の画像表示システムは、発明5乃至発明7のいずれか1の画像処理装置と、画像表示装置とを備え、
前記画像処理装置は、
前記画像表示装置に非順次走査用の画像データ及び当該画像データに対応する走査線の選択順番情報を送信する画像情報送信手段を備え、
前記画像表示装置は、
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
前記画像処理装置から非順次走査用の画像データ及び当該画像データに対応する走査線の選択順番情報を取得する画像情報取得手段と、
前記画像処理装置からの取得要求に応じて、少なくとも前記光学素子の発光階調を示す階調データのビット長N及び前記走査線の総数の情報を前記画像処理装置に送信する表示装置情報送信手段と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部とを備え、
前記走査線の総数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Nの階調データとに基づき生成される、前記走査線の総数に1を加算した加算数を前記階調データを構成するビット列のビット数個の2値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された走査線の選択順番による非順次走査によって所望の画像を階調表示可能となっており、
前記画像情報取得手段によって前記画像処理装置から取得した非順次走査用の画像データ及び当該画像データに対応する走査線の選択順番に基づき非順次走査を行い、当該非順次走査用の画像データの画像を表示するようになっていることを特徴としている。

このような構成であれば、画像表示装置は、前記画像データ取得手段によって前記画像処理装置から取得した非順次走査用の画像データに基づく走査線の選択順番により前記非順次走査を行い、当該非順次走査用の画像データの画像を表示することが可能である。
従って、高精細な画像表示などにおける表示ムラをより抑えることができるという効果が得られる。

〔発明9〕 一方、上記目的を達成するために、発明9の画像表示装置制御プログラムは、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
画像データを取得する画像データ取得手段と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、を備える画像表示装置を制御するためのプログラムであって、
前記画像データ取得手段によって取得した前記画像データに応じた前記光学素子の発光階調を示す階調データのビット長Nと、前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群とを取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段並びに、
乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴としている。
ここで、本発明は、発明1の画像表示装置に適用可能なプログラムであり、これにより発明1の画像表示装置と同等の効果が得られる。

〔発明10〕 一方、上記目的を達成するために、発明10の画像表示装置制御プログラムは、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
画像データを取得する画像データ取得手段と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、を備える画像表示装置を制御するためのプログラムであって、
前記画像データ取得手段によって取得した前記画像データに応じた前記光学素子の発光階調を示す階調データのビット長Nと、前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群とを取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段、
乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段並びに、
前記走査線選択順番決定手段によって決定された選択順番に基づき画像データの各画素を並び替えて非順次走査用の画像データを生成する画像データ生成手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴としている。
ここで、本発明は、発明2の画像表示装置に適用可能なプログラムであり、これにより発明2の画像表示装置と同等の効果が得られる。

〔発明11〕 一方、上記目的を達成するために、発明11の画像処理装置制御プログラムは、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部とを備え、
前記走査線の総数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Nの階調データとに基づき生成される、前記走査線の総数に1を加算した加算数を前記階調データを構成するビット列のビット数個の2値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように、前記走査線の選択順番を決定し且つこの選択順番による非順次走査によって所望の画像を階調表示可能な画像表示装置に入力する前記非順次走査用の画像データを生成する画像処理装置を制御するためのプログラムであって、
画像データを取得する画像データ取得手段、
少なくとも前記光学素子の発光階調を示す階調データのビット長N及び前記走査線の総数の情報を取得する表示装置情報取得手段、
前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群を生成する数値群生成手段、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段、
乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段並びに、
前記走査線選択順番決定手段によって決定された選択順番に基づき前記画像データの各画素を並び替えて非順次走査用の画像データを生成する画像データ生成手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴としている。
ここで、本発明は、発明5の画像表示装置に適用可能なプログラムであり、これにより発明5の画像表示装置と同等の効果が得られる。

〔発明12〕 一方、上記目的を達成するために、発明12の画像表示装置制御プログラムは、発明8の画像表示システムにおける前記画像表示装置を制御するためのプログラムであって、
前記画像処理装置から非順次走査用の画像データ及び当該画像データに対応する走査線の選択順番を取得する画像情報取得手段及び、
前記画像処理装置からの取得要求に応じて発光階調数情報及び前記走査線情報を送信する表示装置情報送信手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴とする画像表示装置制御プログラム。

請求項7記載の画像表示システムにおける前記画像表示装置を制御するためのプログラムであって、
前記画像処理装置から非順次走査用の画像データを取得する画像データ取得手段及び、
前記画像処理装置からの取得要求に応じて発光階調数情報及び前記走査線情報を送信する表示装置情報送信手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴発明7の画像表示システムにおける前記画像表示装置を制御するためのプログラムであって、
前記画像処理装置から非順次走査用の画像データを取得する画像データ取得手段及び、
前記画像処理装置からの取得要求に応じて発光階調数情報及び前記走査線情報を送信する表示装置情報送信手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴としている。

ここで、本発明は、発明8の画像表示システムに適用可能なプログラムであり、これにより発明8の画像表示システムと同等の効果が得られる。

以下、本発明の実施の形態を図面に基づいて説明する。図1乃至図7は、本発明に係る画像表示装置、画像処理装置、画像表示装置制御プログラム及び画像処理装置制御プログラムの実施の形態を示す図である。
まず、本発明に係る画像表示装置の構成を図1及び図2に基づいて説明する。図1は、本発明に係る画像表示装置10の構成を示すブロック図であり、図2は、画像表示装置10のパネル10aを構成する画素回路の構成を示す図である。

画像表示装置10は、パネル10aと、制御部10bと、駆動部10cと、フレームメモリ10dと、画像解析部10eと、画像変換部10fと、を含んだ構成となっている。
パネル10aは、発光素子を含む画素回路をマトリクス状に配設して構成したもので、駆動部10cからの電圧供給(あるいは電流供給)により選択された発光素子を所定時間発光させる。図2に示すように、画素回路3は、走査線30と、データ線31と、電流供給線32と、スイッチングトランジスタ33と、ドライビングトランジスタ34と、光学素子35と、保持容量コンデンサ36と、を含んだ構成となっている。ここで、本実施の形態における画素回路3は、制御部10bから駆動部10cを介して供給されるbright信号がhigh、又は、lowと書き込まれることに応じてその動作が制御され、走査線30が駆動されているいないに関わらず、データ線31を介してbright信号がhighと書き込まれたときは光学素子35を発光させ、lowと書き込まれたときは発光させないようになっている。また、本実施の形態において、光学素子35は、エレクトロルミネッセンス素子とする。また、本実施の形態に係る画像表示装置10は、データ線31に印加する信号(bright信号)を2値的なビットデータとするとともに、このビットデータを用いて、1フレームの期間において光学素子35の発光時間を制御する構成となっている。これにより、光学素子35の発光時間を階調データを構成するビット列の各ビットに対応した時間に従って制御することで、階調表示を行う。

制御部10bは、基本となる、垂直走査信号、水平走査信号、ドットクロック信号及び階調データにしたがって、駆動部10cを制御するものである。つまり、駆動部10cに、非順次走査用の画像データに基づく非順次走査によりパネル10aにおける画像表示領域の走査線を特定の順番で選択させ、且つ、選択された走査線の画素に電圧を印加(あるいは電流を供給)させるものである。

駆動部10cは、制御部10bにより制御されるもので、非順次走査によりパネル10aにおける画像表示領域の走査線を特定の順番で選択し、且つ、表示する画像データに基づき選択された走査線の画素に電圧を印加(あるいは電流を供給)するものである。
フレームメモリ10dは、画像表示領域に表示する画像を取り扱うためのメモリであり、このメモリ上の非順次走査に対応した画像データを取り出してパネル10aの対応する走査線の画素を駆動する。

画像解析部10eは、外部装置から取得した画像データを解析し、その解析結果を画像変換部10fに伝送するものである。ここでの解析内容は、画像データの色数や解像度などを含む。
画像変換部10fは、画像解析部10eからの解析結果と表示パネルにおける走査線数とに基づき、取得した画像データを非順次走査用の画像データに変換するものである。変換された画像データはフレームメモリ10dに記憶される。本実施の形態においては、乱数を用いて走査線の選択順番を決定し、当該決定された選択順番に基づいて画像データを構成する各画素を並び替える変換処理を行うことで非順次走査用の画像データを生成する。

ここで、本実施の形態において、画像表示装置10は、図示しないが、上記各部を制御するためのプログラムの記憶された記憶媒体と、これらのプログラムを実行するためのCPUと、プログラムの実行に必要なデータを記憶するRAMと、を備えている。そして、上記CPUにより前記プログラムを実行することによって上記各部の処理を実現するものである。

また、記憶媒体とは、RAM、ROM等の半導体記憶媒体、FD、HD等の磁気記憶型記憶媒体、CD、CDV、LD、DVD等の光学的読取方式記憶媒体、MO等の磁気記憶型/光学的読取方式記憶媒体であって、電子的、磁気的、光学的等の読み取り方法のいかんにかかわらず、コンピュータで読み取り可能な記憶媒体であれば、あらゆる記憶媒体を含むものである。

更に、図1及び図3に基づき、画像表示装置10のより具体的な動作を説明する。ここで、図3は、縦方向を走査線の通し番号(0〜13)、横方向を時間としたときの、乱数により決定された走査線の選択順番で階調データの各ビットに対応した走査線が選択される様子を示した図である。
まず、PC(Personal Computer)等の外部装置から画像解析部10eに動画等の画像データが伝送される。これにより、画像解析部10eでは、画像データの解析処理が行われる。解析処理は、上記したように、入力画像の色数や解像度などを調べるものである。これにより、画像の解像度等の情報が解ると、画像変換部10fでは、この情報と、パネル10aの走査線の総数、制御可能な発光階調数等の情報とに基づき、入力された画像データを非順次走査用の画像データに変換する処理を行う。以下、画像データの変換処理を具体的に説明する。

ここで、説明の便宜上、走査線の総数を14本、階調データのビット長を4ビットとした場合を例として説明する。
まず、走査線の総数14に1を加算した15を、ビット長Nの階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じて分割された数値群を生成する。つまり、階調データのビット長Nは4ビットであるので、20:21:22:23=1:2:4:8の比率で走査線の総数に1を加算した値15を分割する。この場合は、丁度、1:2:4:8に分割できる。従って、それぞれの比に応じて、1、2、4、8の4つの数値に分割されることになる。

次に、総数14の走査線のそれぞれに0〜13の通し番号を対応付ける。そして、階調データのLSB(0ビット目)に、最初に選択する走査線(以降、初期走査線と称す)の通し番号0を初期値として設定する。次に、階調データの3ビット目(MSB)に対して、1つ前に選択された走査線の通し番号0に前記分割した数値のうち最も大きい8を加算し、この通し番号8を初期走査線の通し番号として設定する。更に、階調データの2ビット目に対して、1つ前に選択された走査線の通し番号8に前記分割した数値のうち2番目に大きい4を加算し、この12を初期走査線の通し番号として設定する。なお更に、階調データの1ビット目に対して、1つ前に選択された通し番号12に前記分割した数値のうち3番目に大きい2を加算するが、この場合は、加算後の数値が通し番号13を超えるので、加算結果の14を走査線の総数14で割った時の余り(0)を初期走査線の通し番号として設定する。なお、12に3を足した15の場合は、15/14=1(余り1)となるので、この場合の初期走査線の通し番号は1となる。

従って、階調データのビット長4ビットにおける、LSBに対しては通し番号0が初期値として設定され、MSBに対しては通し番号8が初期値として設定され、2ビット目に対しては通し番号12が初期値として設定され、1ビット目に対しては通し番号0が初期値として設定されることになる。
このように、階調データのビット長に応じて、上記したように1つ前に選択された走査線の通し番号に前記分割した数値を大きいものから小さいものに向けて順番に加算した数値によって、階調データの各ビットに対応した初期走査線の通し番号を決定する。

更に、乱数を生成して、この乱数によって上記決定された初期走査線の選択順番を決定する。例えば、階調データの各ビットに、0〜3の数値を対応付ける。ここでは、ビット0(LSB)に「0」を対応させ、ビット1に「1」を対応させ、ビット2に「2」を対応させ、ビット3(MSB)に「3」を対応させる。そして、公知の乱数計算方法を用いて0〜3までの乱数を計算し、その計算結果として「3→0→2→1」の順で0〜3の数値が算出されたとする。本実施の形態においては、この算出順番をそのまま用いて初期走査線の選択順番を決定する。つまり、選択順番は、MSBに対応する通し番号8の初期走査線→LSBに対応する通し番号0の初期走査線→ビット2に対応する通し番号12の初期走査線→ビット1に対応する通し番号0の初期走査線の順に決定する。

そして、以降は、各ビットに対応した初期走査線の通し番号にそれぞれ1を加算し、この加算結果の通し番号の走査線に対して、上記同様に、乱数の算出結果を用いて選択順番を決定する。このとき、各ビットに対応した初期値に1を加算していった結果が走査線の総数から1を減算した値(ここでは13)を超えたときは、その加算結果を0にする。つまり、13番目の走査線が選択され、その通し番号13に1を加算したときはその加算結果を走査線の通し番号13を超える数値(14)とせずに、走査線の通し番号の最小値である0とする。また、上記乱数の算出結果から、階調データの各ビットに対応する走査線の選択順番は、MSB→LSB→2ビット目→1ビット目の順番により決定される。従って、階調データの各ビットに対応して、8番目の走査線、0番目の走査線、12番目の走査線、0番目の走査線の順で選択順番が決定されると、以降は、9番目の走査線、1番目の走査線、13番目の走査線、1番目の走査線を選択する順番といったように、各ビットに対応した1つ前に選択した走査線の通し番号にそれぞれ1を加算した通し番号の走査線を順次選択するように選択順番を決定する。

上記したように、走査線の選択順番が決定されると、当該決定された選択順番に基づき当該選択順番に応じた並び順に上記取得した画像データを構成する画素を並び替えることで画像データを変換し非順次走査用の画像データを生成する。
なお、走査線の総数によっては、走査線総数に1を加算した加算数をNビットの階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じて正確に分割することができない場合がある。例えば、走査線の総数が240本で、階調データのビット長が6ビットであったときを考える。この場合は、走査線数に1を加算した加算数241を、1:2:4:8:16:32の比率で分割することになるが、241は、この比率に正確に分割できない。従って、4、7、15、30、62、123といったように、正確な比率の数値に分割できない場合はその近傍値とすることで数値群を生成する。

上記生成された非順次走査用の画像データは、フレームメモリ10dに記憶される。そして、フレームメモリ10dに記憶された非順次走査用の画像データの画像は、制御部10b及び駆動部10cによって、図3に示すように、当該画像データに対応する選択順番で走査線を選択することによって、パネル10aにおける表示領域に表示される。
更に、図4に基づき、画像表示装置10の動作処理の流れを説明する。図4は、画像表示装置10の動作処理を示すフローチャートである。

図4に示すように、まずステップS100に移行し、画像解析部10eにおいて、画像データを取得したか否かを判定し、取得したと判定された場合(Yes)はステップS102に移行し、そうでない場合(No)は取得するまで待機する。
ステップS102に移行した場合は、画像解析部10eにおいて、取得した画像データの解析処理を行いステップS104に移行する。ここでは、上記したように、画像の色数や解像度を解析して調べる。

ステップS104では、画像解析部10eにおいて、解析結果を画像変換部10fに伝送してステップS106に移行する。
ステップS106では、画像変換部10fにおいて、乱数を用いて走査線の選択順番を決定すると共に、当該決定した選択順番に基づき当該選択順番に応じた並び順にステップS100で取得した画像データの画素データを並び替えて非順次走査用の画像データを生成してステップS108に移行する。

ステップS108では、画像変換部10fにおいて、変換された画像データをフレームメモリ10dに記憶してステップS110に移行する。
ステップS110では、制御部10b及び駆動部10cによって、フレームメモリ10dに記憶された画像データを、当該画像データに対応する選択順番で非順次走査することによって表示する処理を行いステップS100に移行する。ここで、フレームメモリは所定容量の2つの領域が用意されており、これら2つの領域を切り替えて画像の表示を行う。つまり、一方の領域に変換後の画像が記憶される間に、他方の領域に記憶された画像を表示する。

更に、図5に基づき、画像変換部10fにおける走査線の選択順番を決定する処理の流れを説明する。図5は、画像変換部10fにおける走査線の選択順番を決定する処理を示すフローチャートである。
図5に示すように、まずステップS200に移行し、表示領域の走査線総数及び表示画像の発光階調数が設定されステップS202に移行する。

ステップS202では、設定階調数に応じたビット長Nの階調データを生成してステップS204に移行する。ここで、階調数が初めから決められている場合は、予め階調データを生成しておけばこの処理を行う必要はない。また、階調データとは、入力された階調数に応じたビット長の変数であり、例えば16階調なら4ビットのビット長を有する変数であり、64階調であれば6ビットのビット長を有する変数となる。本実施の形態においては、8ビットの256階調である。

ステップS204では、走査線の総数に1を加算した加算数をビット長Nの階調データのビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率群の各比率に応じた数値に分割した数値群を生成してステップS206に移行する。
ステップS206では、生成された数値群に基づき、階調データの各ビットに対応した初期走査線の番号を算出して設定しステップS208に移行する。

ステップS208では、乱数計算によって初期走査線を選択する順番を決定してステップS210に移行する。
ステップS210では、初期走査線を選択してステップS212に移行する。
ステップS212では、ステップS210で選択された初期走査線の番号にそれぞれ1を加算してステップS214に移行する。

ステップS214では、各ビットに対応した番号の加算結果に、走査線の総数を超えたものがあるか否かを判定し、超えたものがあると判定された場合(Yes)はステップS216に移行し、そうでない場合(No)はステップS222に移行する。
ステップS216に移行した場合は、加算結果の番号を、「0」に更新してステップS218に移行する。つまり、走査線に対応付けた通し番号の最小値(本実施の形態では「0」)に更新する。

ステップS218では、各ビットに対応した加算結果の番号の走査線を選択し、当該選択した走査線の選択順番を、ステップS208と同様の計算結果を用いて決定しステップS220に移行する。
ステップS220では、1つ前に選択された走査線の番号(ステップS218で選択された番号)にそれぞれ1を加算してステップS214に移行する。

一方、加算結果に走査線の総数を超えるものがなくステップS222に移行した場合は、加算結果をそのまま設定してステップS218に移行する。
なお、画像表示装置10の画像変換部10fにおいては、乱数計算を用いた走査線の選択順番の決定を、一度算出された乱数の算出順番を用いて全てに対して行っているが、これに限らず、通し番号に1を加算して次に選択する走査線の通し番号を決定する毎に、乱数計算を行い、その算出順番を用いて走査線の選択順番を決定するようにしても良い。

また、本実施の形態においては、画像表示装置10の画像変換部10fにおいて、乱数計算のタイミングを特に規定していないが、乱数計算は、画像を表示する際の所定フレーム(例えば、1フレーム)毎に行うことが可能である。これにより、例えば、1つの高精細画像を連続して表示する際に走査線の選択順番を複数種類設定でき、表示時間全体から見て、より不規則な走査線の選択順番とすることが可能となる。

以上、画像変換部10fにおいて、上記したように、非順次走査における走査線の選択順番を乱数を用いて決定し、当該決定された選択順番に基づき、当該選択順番に応じた並び順に画像データの画素データを並べ替えることで非順次走査用の画像データを生成することが可能である。
更に、図6に基づき、本発明に係る画像表示システムの構成を説明する。図6は、本発明に係る画像表示システム2の構成を示すブロック図である。

図6に示すように、画像表示システム2は、画像表示装置20と、画像処理装置21と、を含んだ構成となっている。
画像表示装置20は、パネル10aと、制御部20aと、駆動部10cと、フレームメモリ20bと、を含んだ構成となっている。
ここで、パネル10a及び駆動部10cは、上記図1に示すものと同様であるので説明を省略する。

制御部20aは、フレームメモリ20bの所定領域に記憶された走査線の選択順番情報及び非順次走査用の画像データに基づき駆動部10cを制御し非順次走査用の画像データ画像を表示する処理を行う。
フレームメモリ20bは、画像処理装置21から、非順次走査用の画像データ及び当該画像データに対応する走査線の選択順番情報を、それぞれメモリ上の所定領域に記憶する。
画像処理装置21は、画像解析部21aと、装置情報取得部21bと、画像変換部21cと、を含んだ構成となっている。

画像解析部21aは、外部装置から取得した画像データを解析し、その解析結果を画像変換部21cに伝送するものである。ここでの解析内容は、画像データの色数や解像度などを含む。
装置情報取得部21bは、パネル10aにおける表示領域の走査線数及びデータ線数の他、発光素子の発光階調数の情報など画像表示装置20の情報を取得するもので、取得した情報は、画像変換部21cに伝送される。

画像変換部21cは、画像解析部21aからの解析結果及び装置情報取得部21bの取得結果に基づき、取得した画像データを非順次走査用の画像データに変換するものである。そして、上記決定した走査線の選択順番及び非順次走査用の画像データを、画像表示装置20に伝送する。
ここで、本実施の形態において、画像処理装置21は、図示しないが、上記各部を制御するためのプログラムの記憶された記憶媒体と、これらのプログラムを実行するためのCPUと、プログラムの実行に必要なデータを記憶するRAMと、を備えている。そして、上記CPUにより前記プログラムを実行することによって上記各部の処理を実現するものである。

また、記憶媒体とは、RAM、ROM等の半導体記憶媒体、FD、HD等の磁気記憶型記憶媒体、CD、CDV、LD、DVD等の光学的読取方式記憶媒体、MO等の磁気記憶型/光学的読取方式記憶媒体であって、電子的、磁気的、光学的等の読み取り方法のいかんにかかわらず、コンピュータで読み取り可能な記憶媒体であれば、あらゆる記憶媒体を含むものである。

更に、画像表示システム2のより具体的な動作を説明する。
まず、PC等の外部装置から、画像処理装置21の画像解析部21aに画像データが伝送される。これにより、画像解析部21aでは、画像データの解析処理が行われる。解析処理は、上記したように、入力画像の色数や解像度などを調べるものである。ここで、本実施の形態においては、入力画像の階調データのビット数を7ビットとし、画像表示装置20の走査線総数を127本とする。

一方、装置情報取得部21bでは、パネル10aにおける表示領域の走査線数及びデータ線数の他、発光素子の発光階調数の情報など画像表示装置20の情報を取得して、その取得結果を画像変換部21cに伝送する。
画像解析部21aの解析結果及び装置情報取得部21bの取得結果を取得すると、画像変換部21cは、入力された画像データを非順次走査用の画像データに変換する処理を行う。ここで、画像変換部21cにおける非順次走査用の画像データの生成処理は、上記画像表示装置10における画像変換部10fの処理と同様となるので記載を省略する。

画像変換部21cは、非順次走査用の画像データを生成すると、当該生成した画像データ及びこれと対応する走査線の選択順番情報を画像表示装置20に伝送する。画像表示装置20は、画像処理装置21から取得した非順次走査用の画像データ及びこれと対応する走査線の選択順番をフレームメモリ20bの所定領域に記憶する。
画像表示装置20は、制御部20aにより、フレームメモリ20bに記憶された非順次走査用の画像データ及び走査線の選択情報に基づき、駆動部10cに、この走査線の選択順番で走査線を非順次に選択させ、当該選択された走査線に対応する画素に電圧(あるいは電流)を印可することで、画像データの画像の表示処理を行う。 つまり、画像表示システム2は、上記画像表示装置10における、画像解析部10e、画像変換部10f及び選択順番記憶部10gを画像処理装置21として外部に設けた形態となる。但し、上記画像表示装置10と異なり、走査線総数や発光階調数などの情報を画像表示装置20から取得する必要があるため、これらの情報を取得する装置情報取得部21bを追加する必要がある。
なお、上記画像表示システム2においては、走査線総数が127本であるので、この数に1を加算した128を、7ビットの階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・(7−1))から成る比率に応じて分割することになる。つまり、128を、1:2:4:8:16:32:64の比率に応じた数値群に分割することになり、各ビットに対応した数値は、1、2、4、8、16、32及び64の7つとなる。

更に、図7に基づき、画像処理装置21の動作処理の流れを説明する。図7は、画像処理装置21の動作処理を示すフローチャートである。
図7に示すように、まずステップS300に移行し、画像解析部21aにおいて、画像データを取得したか否かを判定し、取得したと判定された場合(Yes)はステップS302に移行し、そうでない場合(No)は取得するまで待機する。

ステップS302に移行した場合は、画像解析部21aにおいて、取得した画像データの解析処理を行いステップS304に移行する。ここでは、上記したように、画像の色数や画像サイズを解析して調べる。
ステップS304では、画像解析部21aにおいて、解析結果を画像変換部21cに伝送してステップS306に移行する。

ステップS306では、装置情報取得部21bにおいて、パネル10aにおける表示領域の走査線数(ここでは、データ線数も)を検出してステップS308に移行する。
ステップS308では、装置情報取得部21bにおいて、検出結果を画像変換部21cに伝送してステップS310に移行する。
ステップS310では、画像変換部21cにおいて、乱数を用いて走査線の選択順番を決定すると共に、当該決定した選択順番に基づき当該選択順番に応じた並び順にステップS300で取得した画像データの画素データを並び替えて非順次走査用の画像データを生成してステップS312に移行する。

ステップS312では、画像変換部21cにおいて、ステップS310で生成した画像データ及びこれと対応する走査線の選択順番情報をフレームメモリ20bに伝送してステップS300に移行する。
なお、画像処理装置21の画像変換部21cにおいては、乱数計算を用いた走査線の選択順番の決定を、一度算出された乱数の算出順番を用いて全てに対して行っているが、これに限らず、通し番号に1を加算して次に選択する走査線の通し番号を決定する毎に、乱数計算を行い、その算出順番を用いて走査線の選択順番を決定するようにしても良い。

また、本実施の形態においては、画像表示装置10の画像変換部10fにおいて、乱数計算のタイミングを特に規定していないが、乱数計算は、画像を表示する際の所定フレーム(例えば、1フレーム)毎に行うことが可能である。これにより、例えば、1つの高精細画像を連続して表示する際に走査線の選択順番を複数種類設定でき、表示時間全体から見て、より不規則な走査線の選択順番とすることが可能となる。

以上、画像変換部21cにおいて、上記したように、非順次走査における走査線の選択順番を乱数を用いて決定し、当該決定された選択順番に基づき、当該選択順番に応じた並び順に画像データの画素データを並べ替えることで非順次走査用の画像データを生成することが可能である。
上記実施の形態において、制御部10bは、発明1、2、5、9、10及び11のいずれか1の制御部に対応する。

また、上記実施の形態において、駆動部10cは、発明1、2、5、9、10及び11のいずれか1の走査線駆動回路及びデータ線駆動回路に対応する。
また、上記実施の形態において、画像解析部10e及び画像変換部10fによる乱数を用いた走査線選択順番の決定処理は、発明1、2、3、4、5、6、7、9、10及び11のいずれか1の走査線選択順番決定手段に対応する。
また、上記実施の形態において、画像変換部10fによる走査線の初期値設定処理は、発明1、2、9及び10のいずれか1の初期値設定手段に対応する。

また、上記実施の形態において、装置情報取得部21bによる画像表示装置20から各種情報の取得処理は、発明5又は11の表示装置情報取得手段に対応する。
また、上記実施の形態において、画像解析部21a及び画像変換部21cによる乱数を用いた走査線選択順番の決定処理は、発明5、6、7及び11のいずれか1の走査線選択順番決定手段に対応する。

また、上記実施の形態において、画像解析部21a及び画像変換部21cによる非順次走査用の画像データの生成処理は、発明5又は11の画像データ生成手段に対応する。
また、上記実施の形態において、画像変換部21cによる、数値群の生成処理は、発明5又は11の数値群生成手段に対応する。
また、上記実施の形態において、画像変換部21cによる走査線の初期値設定処理は、発明5又は11の初期値設定手段に対応する。

なお、上記実施の形態においては、階調データに予め通し番号を対応付け、この通し番号の数値範囲に対する乱数計算を行い、当該計算結果の出力順番をそのまま対応する走査線の選択順番として決定するようにしているが、これに限らず、乱数計算を用いた別の方法により走査線の選択順番を決定するようにしても良い。

本発明に係る画像表示装置10の構成を示すブロック図である。 画像表示装置10のパネル10aを構成する画素回路の構成を示す図である。 縦方向を走査線の通し番号(0〜13)、横方向を時間としたときの、乱数により決定された走査線の選択順番で階調データの各ビットに対応した走査線が選択される様子を示した図である。 画像表示装置10の動作処理を示すフローチャートである。 画像変換部10fにおける走査線の選択順番を決定する処理を示すフローチャートである。 本発明に係る画像表示システム2の構成を示すブロック図である。 画像処理装置21の動作処理を示すフローチャートである。

符号の説明

2…画像表示システム、3…画素回路、10,20…画像表示装置、10a…パネル、10b,20a…制御部、10c…駆動部、10d,20b…フレームメモリ、10e,21a…画像解析部、10f,21c…画像変換部、21…画像処理装置、21b…装置情報取得部、30…走査線、31…データ線、32…電流供給線、33…スイッチングトランジスタ、34…ドライビングトランジスタ、35…光学素子、36…保持容量コンデンサ

Claims (12)

  1. 光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
    前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
    前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
    前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
    前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
    画像データを取得する画像データ取得手段と、
    前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
    前記画像データ取得手段によって取得した前記画像データに応じた前記光学素子の発光階調を示す階調データのビット長Nと、前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群とを取得する一方、
    前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段と、
    乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
    前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
    前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させた前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
    前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段と、を備え、
    前記制御部は、前記走査線選択順番決定手段によって決定された走査線の選択順番で前記走査線駆動回路に走査線を選択させることで画像の表示処理を行うようになっていることを特徴とする画像表示装置。
  2. 光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
    前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
    前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
    前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
    前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
    画像データを取得する画像データ取得手段と、
    前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
    前記画像データ取得手段によって取得した前記画像データに応じた前記光学素子の発光階調を示す階調データのビット長Nと、前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群とを取得する一方、
    前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段と、
    乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
    前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
    前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
    前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段と、
    前記走査線選択順番決定手段によって決定された選択順番に基づき画像データの各画素を並び替えて非順次走査用の画像データを生成する画像データ生成手段と、を備え、
    前記制御部は、前記画像データ生成手段によって生成された非順次走査用の画像データに基づく走査線の選択順番で前記走査線駆動回路に走査線を選択させることで画像の表示処理を行うようになっていることを特徴とする画像表示装置。
  3. 前記走査線選択順番決定手段は、前記第3の処理において、前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線の選択順番を決定するときに、乱数を生成し、当該生成した乱数に基づき前記走査線の選択順番を決定するようになっていることを特徴とする請求項1又は請求項2記載の画像表示装置。
  4. 前記走査線選択順番決定手段は、画像表示における所定フレーム毎に前記乱数を生成し、当該生成した乱数に基づき前記走査線の選択順番を決定するようになっていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の画像表示装置。
  5. 光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
    前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
    前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
    前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
    前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
    前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部とを備え、
    前記走査線の総数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Nの階調データとに基づき生成される、前記走査線の総数に1を加算した加算数を前記階調データを構成するビット列のビット数個の2値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された走査線の選択順番による非順次走査によって所望の画像を階調表示可能な画像表示装置に入力する前記非順次走査用の画像データを生成する画像処理装置であって、
    画像データを取得する画像データ取得手段と、
    少なくとも前記光学素子の発光階調を示す階調データのビット長N及び前記走査線の総数の情報を取得する表示装置情報取得手段と、
    前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群を生成する数値群生成手段と、
    前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段と、
    乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
    前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
    前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
    前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段と、
    前記走査線選択順番決定手段によって決定された選択順番に基づき前記画像データの各画素を並び替えて非順次走査用の画像データを生成する画像データ生成手段と、を備えることを特徴とする画像処理装置。
  6. 前記走査線選択順番決定手段は、前記第3の処理において、前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線の選択順番を決定するときに、乱数を生成し、当該生成した乱数に基づき前記走査線の選択順番を決定するようになっていることを特徴とする請求項5記載の画像処理装置。
  7. 前記走査線選択順番決定手段は、画像表示における所定フレーム毎に前記乱数を生成し、当該生成した乱数に基づき前記走査線の選択順番を決定するようになっていることを特徴とする請求項5又は請求項6記載の画像処理装置。
  8. 請求項5乃至請求項7のいずれか1項に記載の画像処理装置と、画像表示装置とを備え、
    前記画像処理装置は、
    前記画像表示装置に非順次走査用の画像データ及び当該画像データに対応する走査線の選択順番情報を送信する画像情報送信手段を備え、
    前記画像表示装置は、
    光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
    前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
    前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
    前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
    前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
    前記画像処理装置から非順次走査用の画像データ及び当該画像データに対応する走査線の選択順番情報を取得する画像情報取得手段と、
    前記画像処理装置からの取得要求に応じて、少なくとも前記光学素子の発光階調を示す階調データのビット長N及び前記走査線の総数の情報を前記画像処理装置に送信する表示装置情報送信手段と、
    前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部とを備え、
    前記走査線の総数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Nの階調データとに基づき生成される、前記走査線の総数に1を加算した加算数を前記階調データを構成するビット列のビット数個の2値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された走査線の選択順番による非順次走査によって所望の画像を階調表示可能となっており、
    前記画像情報取得手段によって前記画像処理装置から取得した非順次走査用の画像データ及び当該画像データに対応する走査線の選択順番に基づき非順次走査を行い、当該非順次走査用の画像データの画像を表示するようになっていることを特徴とする画像表示システム。
  9. 光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
    前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
    前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
    前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
    前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
    画像データを取得する画像データ取得手段と、
    前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、を備える画像表示装置を制御するためのプログラムであって、
    前記画像データ取得手段によって取得した前記画像データに応じた前記光学素子の発光階調を示す階調データのビット長Nと、前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群とを取得する一方、
    前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段並びに、
    乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
    前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
    前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
    前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴とする画像表示装置制御プログラム。
  10. 光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
    前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
    前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
    前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
    前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
    画像データを取得する画像データ取得手段と、
    前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、を備える画像表示装置を制御するためのプログラムであって、
    前記画像データ取得手段によって取得した前記画像データに応じた前記光学素子の発光階調を示す階調データのビット長Nと、前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群とを取得する一方、
    前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段、
    乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
    前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
    前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
    前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段並びに、
    前記走査線選択順番決定手段によって決定された選択順番に基づき画像データの各画素を並び替えて非順次走査用の画像データを生成する画像データ生成手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴とする画像表示装置制御プログラム。
  11. 光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
    前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
    前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
    前記複数の走査線を、順次1つずつ選択する走査線駆動回路と、
    前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも1つのデータ線に出力するデータ線駆動回路と、
    前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部とを備え、
    前記走査線の総数と前記光学素子の発光階調を示す前記発光階調数に応じたビット長Nの階調データとに基づき生成される、前記走査線の総数に1を加算した加算数を前記階調データを構成するビット列のビット数個の2値から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように、前記走査線の選択順番を決定し且つこの選択順番による非順次走査によって所望の画像を階調表示可能な画像表示装置に入力する前記非順次走査用の画像データを生成する画像処理装置を制御するためのプログラムであって、
    画像データを取得する画像データ取得手段、
    少なくとも前記光学素子の発光階調を示す階調データのビット長N及び前記走査線の総数の情報を取得する表示装置情報取得手段、
    前記走査線の総数に1を加算した加算数を、前記階調データを構成するビット列のビット数個の2値(n=0,1,2,・・・,(N−1))から成る比率に応じた数値に分割した数値群を生成する数値群生成手段、
    前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット(0桁目)に対応する初期値とし、前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット((N−1)桁目)に対応する前記走査線の初期値とし、前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の1桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に1を加算した値番目の数値とを加算した値を当該他のビットの初期値として設定する初期値設定手段、
    乱数を生成し、当該生成した乱数に基づき前記初期値が示す通し番号の走査線の選択順番を決定する第1の処理と、
    前記初期値の示す通し番号にそれぞれ1を加算すると共に、当該加算後の通し番号の値が前記走査線の総数から1を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第2の処理と、
    前記第2の処理後の通し番号に対応した前記各ビットに対応する走査線を、1つ前に決定された選択順番に継続させて前記第1の処理と同様の順番で選択する選択順番を前記第2の処理後の通し番号に対応した走査線の選択順番として決定する第3の処理と、を行う処理部を含み、
    前記第1の処理後に、前記階調データを構成するビット列の各ビット毎に前記走査線の総数が全て選択されるまで、前記第2の処理及び前記第3の処理を繰り返し行うことにより前記非順次走査における走査線の選択順番を決定する走査線選択順番決定手段並びに、
    前記走査線選択順番決定手段によって決定された選択順番に基づき前記画像データの各画素を並び替えて非順次走査用の画像データを生成する画像データ生成手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴とする画像処理装置制御プログラム。
  12. 請求項8記載の画像表示システムにおける前記画像表示装置を制御するためのプログラムであって、
    前記画像処理装置から非順次走査用の画像データ及び当該画像データに対応する走査線の選択順番を取得する画像情報取得手段及び、
    前記画像処理装置からの取得要求に応じて発光階調数情報及び前記走査線情報を送信する表示装置情報送信手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴とする画像表示装置制御プログラム。
    請求項7記載の画像表示システムにおける前記画像表示装置を制御するためのプログラムであって、
    前記画像処理装置から非順次走査用の画像データを取得する画像データ取得手段及び、
    前記画像処理装置からの取得要求に応じて発光階調数情報及び前記走査線情報を送信する表示装置情報送信手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴とする画像表示装置制御プログラム。
JP2004099225A 2004-03-30 2004-03-30 画像表示装置、画像処理装置、画像表示システム、画像表示装置制御プログラム及び画像処理装置制御プログラム Expired - Fee Related JP4529514B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004099225A JP4529514B2 (ja) 2004-03-30 2004-03-30 画像表示装置、画像処理装置、画像表示システム、画像表示装置制御プログラム及び画像処理装置制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004099225A JP4529514B2 (ja) 2004-03-30 2004-03-30 画像表示装置、画像処理装置、画像表示システム、画像表示装置制御プログラム及び画像処理装置制御プログラム

Publications (2)

Publication Number Publication Date
JP2005284060A JP2005284060A (ja) 2005-10-13
JP4529514B2 true JP4529514B2 (ja) 2010-08-25

Family

ID=35182484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099225A Expired - Fee Related JP4529514B2 (ja) 2004-03-30 2004-03-30 画像表示装置、画像処理装置、画像表示システム、画像表示装置制御プログラム及び画像処理装置制御プログラム

Country Status (1)

Country Link
JP (1) JP4529514B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626171B2 (ja) * 2004-03-31 2011-02-02 セイコーエプソン株式会社 画像表示装置、画像処理装置及び画像表示システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175039A (ja) * 2000-01-14 2002-06-21 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8728433D0 (en) * 1987-12-04 1988-01-13 Emi Plc Thorn Display device
JPH07129126A (ja) * 1993-11-04 1995-05-19 Seiko Epson Corp 画像表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175039A (ja) * 2000-01-14 2002-06-21 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法

Also Published As

Publication number Publication date
JP2005284060A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
JP2018165822A (ja) 表示装置の駆動方法及び表示装置の駆動装置
US7928952B2 (en) Image display device
KR100475526B1 (ko) 액티브 매트릭스형 발광소자의 구동회로
KR100913452B1 (ko) 자기 발광형 표시 장치
KR100965571B1 (ko) 액정표시장치와 그 구동방법
KR100648310B1 (ko) 영상의 휘도 정보를 이용한 색변환장치 및 이를 구비하는디스플레이 장치
KR100506463B1 (ko) 칼러액정표시의 구동회로 및 구동방법, 및 칼러액정표시장치
EP1562173B1 (en) Automated analysis of images for liquid crystal displays
JP3770380B2 (ja) 液晶表示装置
JP4150998B2 (ja) 表示装置
KR100859514B1 (ko) 액정 표시 장치 및 그 구동 장치
TWI410913B (zh) A matrix driving method and a circuit, and a display device using the same
JP4166976B2 (ja) ガンマ電圧調整装置を有する液晶表示装置
US8237638B2 (en) Multi-line addressing methods and apparatus
KR100929673B1 (ko) 표시 장치의 구동 장치 및 그 구동 방법
US7116297B2 (en) Liquid crystal display device and driving method for liquid crystal display device
US7113195B2 (en) Generating pulse width modulated waveforms to digitally drive pixels
KR100471522B1 (ko) 매트릭스형 표시장치와 그 구동 방법
KR101479993B1 (ko) 4색 표시 장치 및 그 신호 변환 방법
US6842160B2 (en) Display apparatus and display method for minimizing decreases in luminance
JP5133687B2 (ja) マルチラインアドレッシング方法および装置
US7365767B2 (en) Apparatus for driving plasma display panel and method for displaying pictures on plasma display panel
JP3631727B2 (ja) 画像表示方法および画像表示装置
JP4895547B2 (ja) 表示装置での出力レベル制御及び/又はコントラスト制御のための方法及び装置
KR100640120B1 (ko) 화상표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070122

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees