JP4523941B2 - 通信機器の試験信号発生装置及び通信機器の試験信号発生方法 - Google Patents

Description

本発明は通信機器の試験信号発生装置及び通信機器の試験信号発生方法に係り、特に、少なくとも１種類以上の単位データを含む変調信号を通信機器の試験信号として発生する通信機器の試験信号発生装置及び通信機器の試験信号発生方法に関する。

移動通信端末等の通信機器、例えば、携帯電話を新規に開発する場合、稼働中の携帯電話に何らかの異常が生じた場合、稼働中の携帯電話が所定の使用期間を経過した場合等においては、これらの携帯電話が有する各種の機能が正常に動作することを確認するための通信試験が必要となる。

具体的には、このような通信試験の試験対象となる携帯電話が基地局との間で正常に各種の信号の送受信を実施できることを確認するための通信試験が必要となる。

この場合、実際には、稼働中の基地局を用いて通信試験を実施できないので、基地局の機能を有した擬似基地局装置（モバイルネットワークシュミレータ装置）を用いて試験することになる（下記特許文献１参照）。
特開２００４−３３６５９４号公報 この擬似基地局装置を用いる通信試験では、擬似基地局装置内に組込まれている試験信号発生装置から、基地局に代わって、試験対象となる携帯電話へ各種の信号（変調信号）を送信すると共に、携帯電話からの応答信号を擬似基地局装置内に別途設けられている受信器で受信することにより、応答信号の信号レベル、応答信号の内容等を調べ、当該試験対象となる携帯電話が正常に動作しているか否かの検証がなされる。

例えば、試験対象となる携帯電話の基地局に対する応答信号のパワー制御機能を試験するために、擬似基地局装置内に組込まれている試験信号発生装置から試験対象となる携帯電話へ送信する試験信号の信号レベルを順次に低下させていって、当該試験対象となる携帯電話からの応答信号の信号レベルが順次に上昇することを確認するための通信試験が実施されている。

また、図４に示すように、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）信号の受信範囲（セル）内にＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ：ディジタル携帯電話システム方式）信号が存在した場合を想定すると、このＧＳＭ信号の周波数が、ＷＣＤＭＡ信号の周波数の周囲で離散的に移動することにより、ＧＳＭ信号によるＷＣＤＭＡ方式の携帯電話への妨害波となる現象が見られる。

このため、擬似基地局装置内に組込まれている試験信号発生装置により、上述のようなＧＳＭ信号を模倣した試験信号の周波数（キャリア周波数）を変化させる周波数ホッピングを実現させて、ＧＳＭ信号による妨害波に対する試験対象となるＷＣＤＭＡ方式の携帯電話の耐性度を把握するための通信試験が実施されている。

上述したような幾つかの通信試験以外にも、試験信号発生装置から試験対象となる携帯電話へ種々の試験信号を送出して、当該試験対象となる携帯電話の応答信号から携帯電話の各種機能の特性を把握するための各種の通信試験が実施されている。

したがって、このように擬似基地局装置を用いる通信試験では、擬似基地局装置内に組込まれている試験信号発生装置は、各種の通信試験毎に、異なるデータ、異なる信号レベル、異なる周波数の試験信号を作成する必要がある。

下記特許文献２には、精度の高い試験信号を大量にかつ短時間で作成する手法の１つとして、各試験信号の信号波形を予め記憶部に記憶保持しておき、必要な時に、記憶保持されている信号波形を読出して試験信号として出力する技術の一部が開示されている。
特許文献２：特開平７−２７３５５５号公報 しかしながら、上述した特許文献２のように、予め記憶部に記憶保持している信号波形を読出して試験信号として出力する技術においても、まだ解消すべき次のような課題がある。

まず、周波数ホッピング信号を、広帯域ベースバンドを備えた試験信号発生器のシーケンス機能を用いて発生する際には、周波数オフセットを施し、この周波数オフセットに応じて周波数特性を補正した波形データを各ホッピング周波数における高レベル確度を確保した上で、各周波数オフセット毎に準備しなければならないという問題がある。

この場合、周波数特性は試験対象となる各周波数オフセット毎に異なるため、各周波数オフセットに応じて周波数特性を補正した波形データを含む試験信号の種類は莫大な数になり、それらの試験信号の各信号波形を記憶するハードディスクドライバ等の記憶装置に必要となる記憶容量が大幅に上昇するという問題がある。

また、この場合、各周波数オフセット毎に対応して周波数特性を補正するためのレベル補正値を波形メモリ内に予め記憶しておいて各周波数オフセットに対応する周波数特性を補正することになるので、波形メモリの記憶容量が大幅に上昇するという問題がある。

また、試験対象となる携帯電話に対する各種の通信試験毎に、異なる波形データ、異なる信号レベル、異なる周波数を有する試験信号の信号波形を生成する作業は、多大な労力を必要とするという問題がある。

また、周波数特性は試験対象となる携帯電話毎に異なるので、試験対象となる携帯電話毎に異なる周波数特性を有する試験信号の信号波形を生成することは、多大な労力と時間を必要とするという問題がある。

また、移動通信端末等の通信機器に対する各種の通信試験では、試験信号のフレームの連続性が要求されるため、試験信号の波形の切替え時の波形データの連続性が要求されると共に、試験信号によっては、同一データを複数回に亘って繰返し使用される場合も多々あるので、そのために切替え時の波形データの連続性を確保するために同一データを複数回に亘って繰返し出力する機能を必要とするという問題がある。

本発明の目的は、上述したような従来技術の問題を解決するために、各ホッピング周波数における高レベル確度を確保しながら、記憶装置の必要記憶容量を最小限に抑制でき、かつ試験信号の信号波形を生成する作業を大幅に軽減できると共に、同一データを複数回に亘って繰返し使用される場合にも対処し得る通信機器の試験信号発生装置及び通信機器の試験信号発生方法を提供することである。

上記目的を達成するために、本発明の第１の態様によれば、
最終的に出力すべき試験信号の元となる少なくとも１種類以上の単位データにおける１組のデジタルベースバンド直交信号Ｉ，Ｑを構成するＩ成分波形デジタルデータ（以下、Ｉ波形データ）及びＱ成分波形デジタルデータ（以下、Ｑ波形データ）がそれぞれ所定のアドレスに、予め、記憶されている一対の波形メモリ（２、３）と、
前記一対の波形メモリから前記Ｉ波形データ及びＱ波形データを順次に出力させるための読出制御部（７）と、
前記読出制御部によって、前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ所望の信号レベルに設定するための一対の乗算器（９、１０）と、
前記一対の乗算器から順次に出力される前記Ｉ波形データ及びＱ波形データをそれぞれＩ波形アナログ信号及びＱ波形アナログ信号に変換する一対のデジタル／アナログ（Ｄ／Ａ）変換器（１９、２０）と、
前記一対の波形メモリから前記一対のＤ／Ａ変換器までの間のデジタル段階において、前記Ｉ波形データ及びＱ波形データに対し、前記試験信号に付与される所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、オフセット周波数を設定する周波数オフセット部（３４）と、
前記一対の波形メモリに記憶されている前記Ｉ波形データ及びＱ波形データとを含む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに設定すべき前記所望の信号レベルを含む第１のシーケンス情報と、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を含む第２のシーケンス情報とが、予め、記憶されているシーケンスメモリ（４ａ）と、
前記シーケンスメモリから前記第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる前記読出し順序及び読出しアドレスを前記読出制御部に指示することにより、前記一対の波形メモリから前記Ｉ波形データ及びＱ波形データを順次に出力させると共に、前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記一対の乗算器に該第１のシーケンス情報に含まれる前記所望の信号レベルを指示することにより、前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ前記所望の信号レベルに設定させ、さらに、前記シーケンスメモリから前記第２のシーケンス情報を読出し、該第２のシーケンス情報に含まれる前記オフセット周波数を前記周波数オフセット部に指示することにより、前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための前記オフセット周波数を設定させるシーケンス制御部（６ａ）と、
前記一対のＤ／Ａ変換器から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を直交変調してからキャリア周波数信号を用いて高周波信号に変換することにより、最終的に変調信号の形態で且つ前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力する試験信号出力部（１００）と、
を具備する通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第２の態様によれば、
前記周波数オフセット部は、
前記一対の波形メモリと前記一対の乗算器との間に設けられることを特徴とする第１の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第３の態様によれば、
前記周波数オフセット部は、
前記一対の乗算器と前記一対のＤ／Ａ変換器との間に設けられることを特徴とする第１の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第４の態様によれば、
前記試験信号出力部は、
前記一対のＤ／Ａ変換器から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を局部発振器（２１ａ）からの局部発信信号を用いて直交変調した変調信号として出力する直交変調器（２１）と、
前記直交変調器から出力される変調信号を発振器（２３）からのキャリア周波数信号を用いて高周波信号に変換することにより、前記変調信号の形態で且つ所定のキャリア周波数を伴った試験信号として出力する周波数変換器（２２）と、
前記周波数変換器から出力される試験信号に含まれる不要周波数成分を除去することにより、最終的に前記変調信号の形態で且つ所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力させるバンドパスフィルタ（２４）と、
を具備することを特徴とする第１の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第５の態様によれば、
前記試験信号出力部に、周波数特性が平坦でない構成要素として、少なくとも前記バンドパスフィルタが設けられている場合に、
前記シーケンスメモリには、予め、前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからのレベルオフセット値を大きく設定するためのレベルオフセット値を含む第３のシーケンス情報が記憶されており、
前記シーケンス制御部は、前記シーケンスメモリから前記第３のシーケンス情報を読出し、該第３のシーケンス情報に含まれる前記レベルオフセット値を前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記一対の乗算器に指示することにより、前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからのレベルオフセット値を大きく設定させることを特徴とする第４の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第６の態様によれば、
前記シーケンスメモリには、予め、前記最終的に出力される試験信号に含まれる前記単位データ毎の繰り返し回数を設定するための前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数を含む第４のシーケンス情報が記憶されており、
前記シーケンス制御部は、前記シーケンスメモリから前記第４のシーケンス情報を読出し、該第４のシーケンス情報に含まれる前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数を前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記読出制御部に指示することにより、前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数に応じた回数分連続して前記単位データを前記一対の波形メモリから順次に出力させることを特徴とする第１の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第７の態様によれば、
前記シーケンスメモリに記憶すべき前記オフセット周波数を含む第２のシーケンス情報を、前記試験信号としてＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）信号を模倣した試験信号のキャリア周波数を時間経過に応じて変化させる周波数ホッピングを実現可能なオフセット周波数として設定することにより、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の被試験機器の受信範囲内で前記ＧＳＭ信号が離散的に移動することによる前記ＧＳＭ信号による前記ＷＣＤＭＡ方式の被試験機器の妨害波耐性試験が実現可能となされていることを特徴とする第１の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第８の態様によれば、
前記一対の乗算器は、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データに、前記シーケンス制御部から指示された前記信号レベルから求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データの信号レベルを前記シーケンスメモリに記憶されている前記第１のシーケンス情報に含まれる前記信号レベルに設定することを特徴とする第１の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第９の態様によれば、
前記一対の乗算器は、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データに、前記シーケンス制御部から指示された前記第３のシーケンス情報に含まれる前記レベルオフセット値から求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データの信号レベルを前記シーケンスメモリに記憶されている前記第３のシーケンス情報に含まれる前記レベルオフセット値に設定することを特徴とする第５の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第１０の態様によれば、
前記試験信号に含まれる前記単位データのＩ波形データ及びＱ波形データを記憶する波形データベース（２８）と、各種のシーケンス情報を記憶するシーケンスデータベース（２９）とが設けられているハードディスクドライバ内に形成された試験データベース（２７）と、前記試験データベースに接続されているデータ書込部（３２）とをさらに備え、
前記波形データベースに記憶される前記Ｉ波形データ及びＱ波形データと、前記シーケンスデータベースに記憶される前記各種のシーケンス情報とは外部で作成されて、前記試験データベースにダウンロードされ、
前記データ書込部を介して、新たに出力すべき試験信号に対応するＩ波形データ及びＱ波形データを前記波形データベースから読出して、前記一対の波形メモリに書込むと、同時に、前記新たに出力すべき試験信号に対応するシーケンス情報を前記シーケンスデータベースから読出して、前記シーケンスメモリに書込み可能に構成されていることを特徴とする第１の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第１１の態様によれば、
前記シーケンス制御部によって、前記シーケンスメモリから読出される前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数（ω’）が指定される数値制御発信器（３３）、
をさらに備え、
前記数値制御発信器は、前記シーケンス制御部によって指定された前記オフセット周波数（ω’）に対応する正弦波ｓｉｎω’（ｔ）及び余弦波ｃｏｓω’（ｔ）を生成して前記周波数オフセット部へ送出し、
前記周波数オフセット部は、前記Ｉ波形データ及びＱ波形データの周波数ω（＝２πｆ）を前記シーケンスメモリに記憶されたオフセット周波数ω’（＝２πｆ’）だけオフセットする際に、前記Ｉ波形データ及びＱ波形データが、それぞれ、
ｃｏｓω（ｔ）、ｓｉｎω（ｔ） …（１）
で示される場合に、これらを、それぞれ、
ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝、ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝ …（２）
と変換することにより、周波数オフセット処理を行うことを特徴とする第１の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第１２の態様によれば、
前記周波数オフセット部は、前記（２）式が、前記（１）式とオフセット周波数（ω’）とを用いて
ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝
＝−ｓｉｎω’（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ），
ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝
＝ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）…（３）
と表現される場合に、この（３）式で示される周波数オフセットを実現することを特徴とする第１１の態様に従う通信機器の試験信号発生装置が提供される。

また、上記目的を達成するために、本発明の第１３の態様によれば、
前記周波数オフセット部は、前記（３）式で示される周波数オフセットを実現するために、
前記Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第１の周波数オフセット成分ｃｏｓω’（ｔ）と乗算する第１及び第２の乗算器（３５ａ，３５ｄ）と、
前記Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第２の周波数オフセット成分ｓｉｎω’（ｔ）と乗算する第３及び第４の乗算器（３５ｃ，３５ｂ）と、
前記第１の乗算器からの出力と前記第４の乗算器からの出力とを加算することにより、第１の周波数オフセットｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝＝−ｓｉｎω（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ）を出力する第１の加算器（３６ａ）と、
前記第２の乗算器からの出力と前記第３の乗算器からの出力とを加算することにより、第２の周波数オフセットｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝＝ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）を出力する第２の加算器（３６ｂ）と、
を具備することを特徴とする第１２の態様に従う通信機器の試験信号発生装置が提供される。

上記目的を達成するために、本発明の第１４の態様によれば、
最終的に出力すべき試験信号の元となる少なくとも１種類以上の単位データにおける１組のデジタルベースバンド直交信号Ｉ，Ｑを構成するＩ成分波形デジタルデータ（以下、Ｉ波形データ）及びＱ成分波形デジタルデータ（以下、Ｑ波形データ）をれぞれ一対の波形メモリ（２、３）の所定のアドレスに、予め、記憶させるステップと、
前記一対の波形メモリに記憶されている前記Ｉ波形データ及びＱ波形データとを含む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに設定すべき前記所望の信号レベルを含む第１のシーケンス情報と、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を含む第２のシーケンス情報とをシーケンスメモリ（４ａ）に、予め、記憶させるステップと、
シーケンス制御部（６ａ）を用いて、前記シーケンスメモリから前記第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる前記読出し順序及び読出しアドレスを読出制御部に指示することにより、前記一対の波形メモリから前記Ｉ波形データ及びＱ波形データを順次に出力させるステップと、
前記シーケンス制御部を用いて、前記シーケンスメモリから前記第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる前記所望の信号レベルを前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して一対の乗算器（９、１０）に指示することにより、前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ前記所望の信号レベルに設定させるステップと、
一対のデジタル／アナログ（Ｄ／Ａ）変換器（１９、２０）を用いて、前記一対の乗算器から順次に出力される前記Ｉ波形データ及びＱ波形データをそれぞれＩ波形アナログ信号及びＱ波形アナログ信号に変換するステップと、
前記一対の波形メモリから前記一対のＤ／Ａ変換器までの間のデジタル段階において、前記シーケンス制御部を用いて、前記シーケンスメモリから前記第２のシーケンス情報を読出し、該第２のシーケンス情報に含まれる前記オフセット周波数を周波数オフセット部（３４）に指示することにより、前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための前記オフセット周波数を設定させるステップと、
試験信号出力部（１００）を用いて、前記一対のＤ／Ａ変換器から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を直交変調してからキャリア周波数信号を用いて高周波信号に変換することにより、最終的に変調信号の形態で且つ所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力させるステップと、
を具備する通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第１５の態様によれば、
前記オフセット周波数を設定するステップは、
前記一対の波形メモリと前記一対の乗算器との間に設けられる周波数オフセット部において行わせることを特徴とする第１４の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第１６の態様によれば、
前記オフセット周波数を設定するステップは、
前記一対の乗算器と前記一対のＤ／Ａ変換器との間に設けられる周波数オフセット部において行わせることを特徴とする第１４の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第１７の態様によれば、
前記変調信号の形態で且つ所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力させるステップは、
直交変調器（２１）により、前記一対のＤ／Ａ変換器から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を局部発振器（２１ａ）からの局部発信信号を用いて直交変調した変調信号として出力するステップと、
周波数変換器（２２）により、前記直交変調器から出力される変調信号を発振器（２３）からのキャリア周波数信号を用いて高周波信号に変換することにより、前記変調信号の形態で且つ所定のキャリア周波数を伴った試験信号として出力するステップと、
バンドパスフィルタ（２４）により、前記周波数変換器から出力される試験信号に含まれる不要周波数成分を除去することにより、最終的に前記変調信号の形態で且つ所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力させるステップと、
を具備することを特徴とする第１４の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第１８の態様によれば、
前記試験信号出力部に、周波数特性が平坦でない構成要素として、少なくとも前記バンドパスフィルタが設けられている場合に、
前記シーケンスメモリに、予め、前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからのレベルオフセット値を大きく設定するためのレベルオフセット値を含む第３のシーケンス情報を記憶させるステップと、
前記シーケンス制御部を用いて、前記シーケンスメモリから前記第３のシーケンス情報を読出し、該第３のシーケンス情報に含まれる前記レベルオフセット値を前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記一対の乗算器に指示することにより、前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからのレベルオフセット値を大きく設定させるステップと、
をさらに具備することを特徴とする第１７の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第１９の態様によれば、
前記シーケンスメモリに、予め、前記最終的に出力される試験信号に含まれる前記単位データ毎の繰り返し回数を設定するための前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数を含む第４のシーケンス情報を記憶させるステップと、
前記シーケンス制御部を用いて、前記シーケンスメモリから前記第４のシーケンス情報を読出し、該第４のシーケンス情報に含まれる前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数を前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記読出制御部に指示することにより、前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数に応じた回数分連続して前記単位データを前記一対の波形メモリから順次に出力させるステップと、
をさらに具備することを特徴とする第１４の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第２０の態様によれば、
前記オフセット周波数を含む前記第２のシーケンス情報を前記シーケンスメモリに、予め、記憶させるステップは、
前記シーケンスメモリに記憶すべき前記オフセット周波数を含む第２のシーケンス情報を、前記試験信号としてＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）信号を模倣した試験信号のキャリア周波数を時間経過に応じて変化させる周波数ホッピングを実現可能なオフセット周波数として設定することにより、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の被試験機器の受信周波数範囲内で前記ＧＳＭ信号が離散的に移動することによる前記ＧＳＭ信号による前記ＷＣＤＭＡ方式の被試験機器の妨害波耐性試験が実現可能となされていることを特徴とする第１４の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第２１の態様によれば、
前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ所望の信号レベルに設定するステップは、
前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データに、前記一対の乗算器を用いて、前記シーケンス制御部から指示された前記信号レベルから求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データの信号レベルを前記シーケンスメモリに記憶されている前記第１のシーケンス情報に含まれる前記信号レベルに設定することを特徴とする第１４の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第２２の態様によれば、
前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ所望の信号レベルに設定するステップは、
前記一対の波形メモリから出力される前記Ｉ波形データ及びＱ波形データに、前記一対の乗算器を用いて、前記シーケンス制御部から指示された前記第３のシーケンス情報に含まれる前記レベルオフセット値から求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データの信号レベルを前記シーケンスメモリに記憶されている前記第３のシーケンス情報に含まれる前記レベルオフセット値に設定させることを特徴とする第１８の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第２３の態様によれば、
前記試験信号に含まれる前記単位データのＩ波形データ及びＱ波形データを記憶する波形データベース（２８）と、各種のシーケンス情報を記憶するシーケンスデータベース（２９）とが設けられているハードディスクドライバ内に形成された試験データベース（２７）と、前記試験データベースに接続されているデータ書込部（３２）とを準備するステップと、
外部で作成された前記波形データベースに記憶される前記Ｉ波形データ及びＱ波形データと、前記シーケンスデータベースに記憶される各種のシーケンス情報とを前記試験データベースにダウンロードするステップと、
前記データ書込部を用いて、新たに出力すべき試験信号に対応するＩ波形データ及びＱ波形データを前記波形データベースから読出して、前記一対の波形メモリに書込むと共に、前記新たに出力すべき試験信号に対応するシーケンス情報を前記シーケンスデータベースから読出して、前記シーケンスメモリに書込むステップと、
をさらに具備することを特徴とする第１４の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第２４の態様によれば、
前記オフセット周波数を設定させるステップは、
前記シーケンスメモリから読出される前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数（ω’）を数値制御発信器（３３）に指定させるステップと、
前記数値制御発信器を用いて、指定された前記オフセット周波数（ω’）に対応する正弦波ｓｉｎω’（ｔ）及び余弦波ｃｏｓω’（ｔ）を生成して前記周波数オフセット部へ送出するステップと、
前記周波数オフセット部を用いて、前記Ｉ波形データ及びＱ波形データの周波数ω（＝２πｆ）を前記シーケンスメモリに記憶されたオフセット周波数ω’ （＝２πｆ’）だけオフセットする際に、前記Ｉ波形データ及びＱ波形データが、それぞれ、
ｃｏｓω（ｔ）、ｓｉｎω（ｔ） …（１）
で示される場合に、これらを、それぞれ、
ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝、ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝ …（２）
と変換することにより、周波数オフセット処理を行うステップと、
を具備することを特徴とする第１４の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第２５の態様によれば、
前記周波数オフセット部を用いて、前記周波数オフセット処理を行うステップは、
前記（２）式が、前記（１）式とオフセット周波数（ω’）とを用いて
ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝
＝−ｓｉｎω（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ），
ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝
＝ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）…（３）
と表現される場合に、この（３）式で示される周波数オフセットを実現することを特徴とする第２４の態様に従う通信機器の試験信号発生方法が提供される。

また、上記目的を達成するために、本発明の第２６の態様によれば、
前記周波数オフセット部を用いて、前記周波数オフセット処理を行うステップは、
前記（３）式で示される周波数オフセットを実現するために、
第１及び第２の乗算器（３５ａ，３５ｄ）を用いて、前記Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第１の周波数オフセット成分ｃｏｓω’（ｔ）と乗算するステップと、
第３及び第４の乗算器（３５ｃ，３５ｂ）を用いて、前記Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第２の周波数オフセット成分ｓｉｎω’（ｔ）と乗算するステップと、
第１の加算器（３６ａ）を用いて、前記第１の乗算器からの出力と前記第４の乗算器からの出力とを加算することにより、第１の周波数オフセットｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝＝−ｓｉｎω（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ）を出力するステップと、
第２の加算器（３６ｂ）を用いて、前記第２の乗算器からの出力と前記第３の乗算器からの出力とを加算することにより、第２の周波数オフセットｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝＝ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）を出力するステップと、
を具備することを特徴とする第２５の態様に従う通信機器の試験信号発生方法が提供される。

上述したように構成される第１の態様の通信機器の試験信号発生装置から、最終的に試験対象に出力すべき試験信号は、一般に、１種類以上の単位データからなる。

したがって、一対の波形メモリには、それぞれ、最終的に変調信号の形態で且つ所定のキャリア周波数を伴って出力すべき試験信号の元となる少なくとも１種類以上の単位データにおける１組のデジタルベースバンド直交信号Ｉ、Ｑを構成するＩ波形データ及びＱ波形データのみが記憶されている。

また、シーケンスメモリには、最終的に試験信号として出力すべき変調信号に含まれる各波形の出力順番を示す番号と、該各番号毎の各波形の種別を示す波形種別と、該各番号毎のＩ波形データ及びＱ波形データを読出すための各波形メモリの読出しアドレスとを含む第１のシーケンス情報と、各波形メモリから読出されたＩ波形データ及びＱ波形データとを含む単位データに対して、最終的に出力すべき試験信号に付与される所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定するオフセット周波数を含む第２のシーケンス情報とが記憶されている。

これにより、まず、シーケンス制御部によって読出されるシーケンスメモリ内の第１のシーケンス情報の内容に従って、読出制御部によって各波形メモリから単位データのＩ波形データ及びＱ波形データが順次に読出されていく。

そして、各波形メモリから順次に読出されたＩ波形データ及びＱ波形データは、一対のＤ／Ａ変換器でそれぞれアナログ信号に変換されてから試験信号出力部で直交変調されると共に、キャリア周波数信号を用いて高周波信号に周波数変換されることにより、試験信号出力部から変調信号の形態で且つ所定のキャリア周波数を伴った試験信号として出力される。

このような構成によれば、各単位データが等しい場合、記憶装置としての一対の波形メモリの必要記憶容量を最小限に抑制することができる。

また、単位データが等しく、単位データの出力順序、信号レベル、繰り返し回数等が異なる新規の試験信号が必要になる場合には、波形データ自体を新規に生成する必要はなく、単に、そのような条件を満たす新たなシーケンス情報を作成してシーケンスメモリ内に記憶するのみでよい。

また、シーケンス制御部によって読出されるシーケンスメモリからの第２のシーケンス情報に含まれるオフセット周波数により、各波形メモリから順次に読出されたＩ波形データ及びＱ波形データは、各波形メモリから各Ｄ／Ａ変換器までの間のデジタル段階において、周波数オフセット部により試験信号に付与される所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、オフセット周波数が設定される。

これにより、最終的に試験信号発生装置から出力される試験信号は、当該試験信号に時間軸上に配列されて含まれる同一又は異なる複数の単位データの周波数が、Ｉ波形データ及びＱ波形データのデジタル段階で所定の周波数オフセットが伴われることになる。

すなわち、最終的に試験信号発生装置から出力される試験信号は、変調信号の形態で且つ所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットが伴われる試験信号として出力される。

すなわち、この所定の周波数オフセットが伴われたＩ波形データ及びＱ波形データは、後段でアナログ信号に変換されてから直交変調されてキャリア周波数信号で周波数変換された試験信号として出力される際に、その中心周波数が周波数オフセットに対応して時間変化に伴って変化する試験信号として出力される。

このように、その中心周波数が周波数オフセットに対応して時間変化に伴って変化する試験信号は、ＧＳＭ信号を模倣した試験信号としてのキャリア周波数を時間経過に応じて変化させる周波数ホッピングを実現可能なオフセット周波数としてシーケンスメモリ内の第２のシーケンス情報に含ませて設定することにより、ＷＣＤＭＡ方式の被試験機器の受信周波数範囲内で前記ＧＳＭ信号が離散的に移動することによる前記ＧＳＭ信号による前記ＷＣＤＭＡ方式の被試験機器の妨害波耐性試験が実現可能となる。

そして、シーケンスメモリ内の第２のシーケンス情報にＩ波形データ及びＱ波形データとを含む単位データに対して、試験信号の所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定するオフセット周波数を含ませておくことにより、周波数ホッピングを実現するに必要な波形データのサイズを可及的に軽減することができる。

例えば、周波数ホッピングを実現する際の試験信号の周波数帯域を２００ｋＨｚとし且つ出力時間を１ｓｅｃとした条件において、ＧＳＭ信号を模倣した試験信号を出力する場合に、上述したような周波数オフセット機能の有無によって、必要な波形データのサイズに多大な相違がある。

すなわち、周波数オフセット機能の有りの場合には、オフセット０ＭＨｚ：８００ｋｂｙｔｅの信号のみを用意すればよいのに対し、周波数オフセット機能の無しの場合には、オフセット１０ＭＨｚ：１０１Ｍｂｙｔｅの信号を用意する必要がある。

したがって、周波数オフセット機能を備えることにより、このような周波数ホッピングを実現するに必要な記憶装置としての一対の波形メモリの記憶容量を最小限に抑制することができる。

また、その中心周波数が周波数オフセットに対応して時間変化に伴って変化する試験信号を出力する際、試験信号発生装置の後段の試験信号出力部にバンドパスフィルタ（ＢＰＦ）、直交変調器、増幅器等の周波数特性が平坦でない構成要素が組込まれている場合、それらの全て又はその一部の周波数特性に起因するレベル変動を補償する必要がある。

そこで、この周波数特性に起因するレベル変動を補償するために、第５の態様の通信機器の試験信号発生装置では、第２のシーケンス情報に含まれるオフセット周波数として試験信号に付与される所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからのレベルオフセット値を大きく設定するためのレベルオフセット値を含む第３のシーケンス情報が前記シーケンスメモリに記憶されている。

そして、シーケンス制御部によって読出されるシーケンスメモリからの第３のシーケンス情報に含まれるレベルオフセット値に基づいて、試験信号の各単位データの信号レベルを、Ｉ波形データ及びＱ波形データをデジタル段階で、一対の乗算器により前述した周波数特性に対応したレベルオフセット値だけ変更させるようにしている。

したがって、たとえ、試験信号の各単位データの周波数を変化させたとしても、試験信号発生装置の全体としての周波数特性を一定に維持することができる。

また、第６の態様のように構成された試験信号発生装置においては、試験信号発生装置から出力される試験信号の時間軸上に配列された同一又は複数の単位データを設定された回数だけ繰り返し出力することが可能である。

すなわち、予め、シーケンス情報に単位データの繰り返し出力回数を設定することにより、試験信号の周波数シフトを単位データ毎に実行することが、簡単に実現できる。

以上のように、本発明の試験信号発生装置においては、出力すべき試験信号のデータを少なくとも１種類以上の単位データであるとし、一対の波形メモリに単位データにおけるＩ波形データ及びＱ波形データのみを記憶し、出力される試験信号のシーケンス情報に基づいて、一対の波形メモリからＩ波形データ及びＱ波形データを読出している。

よって、試験信号発生装置から出力される試験信号の信号レベルを高い確度に維持しながら、記憶装置として用いられる一対の波形メモリの必要記憶容量を最小限に抑制することができるので、試験信号発生装置全体としての製造費を低減することができると共に、オペレータの作業負担を大幅に軽減することができる。

図１Ａは、本発明に係る通信機器の試験信号発生装置の第１実施形態の概略構成を説明するために示すブロック図である。 図１Ｂは、本発明に係る通信機器の試験信号発生装置の第２実施形態の概略構成を説明するために示すブロック図である。 図１Ｃは、本発明に係る通信機器の試験信号発生装置の第３実施形態の概略構成を説明するために示すブロック図である。 図１Ｄは、本発明に係る通信機器の試験信号発生装置の第４実施形態の概略構成を説明するために示すブロック図である。 図２は、図１Ａ及び図１Ｃの試験信号発生装置内に設けられるシーケンスメモリ４ａの記憶内容を説明するために示す図である。 図３Ａは、図１Ａの試験信号発生装置における周波数特性と変調信号レベルとの関係を説明するために示す図である。 図３Ｂは、図１Ａの試験信号発生装置における周波数特性と変調信号レベルとの関係を説明するために示す図である。 図４は、従来技術及び本発明において行われる妨害波耐性試験に用いられるＧＳＭ信号の周波数ホッピングを説明するために示す図である。 図５は、図１Ａの試験信号発生装置内に形成された一対の波形メモリ２，３の記憶内容を説明するために示す図である。 図６は、図１Ａの試験信号発生装置における試験信号の周波数オフセットを説明するために示す図である。 図７は、図１Ａの試験信号発生装置内に組込まれた周波数オフセット部３４の詳細構成を説明するために示すブロック図である。 図８は、図１Ａの試験信号発生装置内に組込まれた周波数変換部２２から出力された試験信号の構成を説明するために示す図である。 図９は、図１Ｂ及び図１Ｄの試験信号発生装置内に設けられるシーケンスメモリ４ｂの記憶内容を説明するために示す図である。 図１０は、図１Ｂの試験信号発生装置から出力される試験信号の構成を説明するために示す図である。

以下、図面に基づいて本発明の幾つかの実施の形態を説明する。

（第１実施形態）
まず、本発明に係る通信機器の試験信号発生装置の第１実施形態について図１Ａ及び図２至図８を参照しながら具体的に説明する。

図１Ａは、本発明の通信機器の試験信号発生装置に係る第１実施形態の概略構成を示すブロック図である。

図２は、図１Ａの試験信号発生装置内に設けられるシーケンスメモリ４ａの記憶内容を説明するために示す図である。

図３Ａ、Ｂは、図１Ａの試験信号発生装置における周波数特性と変調信号レベルとの関係を説明するために示す図である。

図４は、本発明において行われる妨害波耐性試験に用いられるＧＳＭ信号の周波数ホッピングを説明するために示す図である。

図５は、図１Ａの試験信号発生装置内に形成された一対の波形メモリ２，３の記憶内容を説明するために示す図である。

図６は、図１Ａの試験信号発生装置における試験信号の周波数オフセットを説明するために示す図である。

図７は、図１Ａの試験信号発生装置内に組込まれた周波数オフセット部３４の詳細構成を説明するために示すブロック図である。

図８は、図１Ａの試験信号発生装置内に組込まれた周波数変換部２２から出力された試験信号の構成を説明するために示す図である。

この第１実施形態による通信機器の試験信号発生装置は、基本的には、図１Ａ及び図２至図８に示すように、最終的に出力すべき試験信号の元となる少なくとも１種類以上の単位データ１ａにおける１組のデジタルベースバンド直交信号Ｉ，Ｑを構成するＩ成分波形デジタルデータ（以下、Ｉ波形データ）及びＱ成分波形デジタルデータ（以下、Ｑ波形データ）がそれぞれ所定のアドレスに、予め、記憶されている一対の波形メモリ２、３と、前記一対の波形メモリ２、３から前記Ｉ波形データ及びＱ波形データを順次に出力させるための読出制御部７と、前記読出制御部７によって、前記一対の波形メモリ２、３から順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ所望の信号レベルに設定するための一対の乗算器９、１０と、前記一対の乗算器９、１０から順次に出力される前記Ｉ波形データ及びＱ波形データをそれぞれＩ波形アナログ信号及びＱ波形アナログ信号に変換する一対のデジタル／アナログ（Ｄ／Ａ）変換器１９、２０と、前記一対の波形メモリ２、３から前記一対のＤ／Ａ変換器１９、２０までの間において、前記Ｉ波形データ及びＱ波形データに対し、前記試験信号に付与される所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数を設定する周波数オフセット部３４と、前記一対の波形メモリ２、３に記憶されている前記Ｉ波形データ及びＱ波形データとを含む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリ２、３から読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに設定すべき前記所望の信号レベルを含む第１のシーケンス情報と、前記一対の波形メモリ２、３から読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を含む第２のシーケンス情報とが、予め、記憶されているシーケンスメモリ４ａと、前記シーケンスメモリ４ａから前記第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる前記読出し順序及び読出しアドレスを前記読出制御部７に指示することにより、前記一対の波形メモリ２、３から前記Ｉ波形データ及びＱ波
形データを順次に出力させると共に、前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリ２，３から出力されるタイミングに対応して前記一対の乗算器９、１０に該第１のシーケンス情報に含まれる前記所望の信号レベルを指示することにより、前記一対の波形メモリ２、３から順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ前記所望の信号レベルに設定させ、さらに、前記シーケンスメモリ４ａから前記第２のシーケンス情報を読出し、該第２のシーケンス情報に含まれる前記オフセット周波数情報を前記周波数オフセット部３４に指示することにより、前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための前記オフセット周波数を設定させるシーケンス制御部６ａと、前記一対のＤ／Ａ変換器１９，２０から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を直交変調してからキャリア周波数信号を用いて高周波信号に変換することにより、最終的に変調信号の形態で且つ所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力する試験信号出力部１００とを有して構成されている。

また、この第１実施形態による通信機器の試験信号発生方法は、基本的には、図１Ａ及び図２至図８に示すように、最終的に出力すべき試験信号の元となる少なくとも１種類以上の単位データ１ａにおける１組のデジタルベースバンド直交信号Ｉ，Ｑを構成するＩ成分波形デジタルデータ（以下、Ｉ波形データ）及びＱ成分波形デジタルデータ（以下、Ｑ波形データ）をれぞれ一対の波形メモリ２、３の所定のアドレスに、予め、記憶させるステップと、前記一対の波形メモリ２、３に記憶されている前記Ｉ波形データ及びＱ波形データとを含む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリ２、３から読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに設定すべき前記所望の信号レベルを含む第１のシーケンス情報と、前記一対の波形メモリ２、３から読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を含む第２のシーケンス情報とをシーケンスメモリ４ａに、予め、記憶させるステップと、シーケンス制御部６ａを用いて、前記シーケンスメモリ４ａから前記第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる前記読出し順序及び読出しアドレスを読出制御部に指示することにより、前記一対の波形メモリ２、３から前記Ｉ波形データ及びＱ波形データを順次に出力させるステップと、前記シーケンス制御部６ａを用いて、前記シーケンスメモリ４ａから前記第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる前記所望の信号レベルを前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリ２、３から出力されるタイミングに対応して一対の乗算器９、１０に指示することにより、前記一対の波形メモリ２、３から順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ前記所望の信号レベルに設定させるステップと、一対のデジタル／アナログ（Ｄ／Ａ）変換器１９、２０を用いて、前記一対の乗算器９、１０から順次に出力される前記Ｉ波形データ及びＱ波形データをそれぞれＩ波形アナログ信号及びＱ波形アナログ信号に変換するステップと、前記一対の波形メモリ２、３から前記一対のＤ／Ａ変換器１９、２０までの間のデジタル段階において、前記シーケンス制御部６ａを用いて、前記シーケンスメモリ４ａから前記第２のシーケンス情報を読出し、該第２のシーケンス情報に含まれる前記オフセット周波数を周波数オフセット部３４に指示することにより、前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための前記オフセット周波数を設定させるステップと、試験信号出力部１００を用いて、前記一対のＤ／Ａ変換器１９、２０から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を直交変調してからキャリア周波数信号を用いて高周波信号に変換することにより、最終的に変調信号の形態で且つ所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力させるステップとを有して構成されている。

図１Ａに示す試験信号発生装置は、具体的には、携帯通信端末等の通信機器、例えば、前述した携帯電話に対する通信試験を実施するための擬似基地局装置内に組込まれ、試験対象としての携帯電話に対して試験信号としての変調信号を出力する。

この第１実施形態の通信機器の試験信号発生装置において、最終的に、出力端子２６から試験信号として出力される変調信号ａ_３は、図３Ｂの実線で示すように、時間経過に伴って順次に出力される５個の単位データ１ａの周波数ｆが、基準周波数ｆ_０に対して、上下に所定周波数間隔（±１ＭＨｚ，±２ＭＨｚ）でオフセットされている。

このような試験信号として出力される変調信号ａ_３は、図４を用いて説明したように、ＧＳＭ信号を模倣した試験信号の周波数（キャリア周波数すなわち基準周波数ｆ_０）を時間経過に応じて変化させる周波数ホッピングを実現させることにより、ＷＣＤＭＡ携帯電話の妨害波耐性試験のために用いられる。

すなわち、この第１実施形態に用いられる後述のシーケンスメモリ４ａに記憶すべきオフセット周波数を含む第２のシーケンス情報を、試験信号としてＧＳＭ信号を模倣した試験信号のキャリア周波数ｆ_０を時間経過に応じて変化させる周波数ホッピングを実現可能なオフセット周波数として設定することにより、ＷＣＤＭＡ方式の被試験機器の受信範囲内で前記ＧＳＭ信号が離散的に移動することによるＧＳＭ信号によるＷＣＤＭＡ方式の被試験機器の妨害波耐性試験が実現可能となる。

図１Ａにおいて、一対の波形メモリを構成するＩ波形メモリ２及びＱ波形メモリ３には、最終的に変調信号の形態で且つ所定のキャリア周波数ｆ_０を伴って出力すべき試験信号の元となる少なくとも１種類以上の単位データ１ａにおける１組のデジタルベースバンド直交信号Ｉ，Ｑを構成するＩ成分波形デジタルデータ（以下、Ｉ波形データ）及びＱ成分波形デジタルデータ（以下、Ｑ波形データ）が、それぞれ、所定の格納アドレスに、予め、記憶されている。

すなわち、Ｉ波形メモリ２には、後述する図２に示すように所定の格納アドレスに対応する読出し開始アドレスＡＤ_１Ｓ〜読出し終了アドレスＡＤ_１Ｅに、最終的に、この試験信号発生装置の出力端子２６から出力される試験信号としての変調信号ａ_３の単位データ１ａにおけるデジタルのＩ波形データが、予め、記憶されている。

また、Ｑ波形メモリ３には、後述する図２に示すように所定の格納アドレスに対応する読出し開始アドレスＡＤ_１Ｓ〜読出し終了アドレスＡＤ_１Ｅに、最終的に、この試験信号発生装置の出力端子２６から出力される試験信号としての変調信号ａ_３の単位データ１ａにおけるデジタルのＱ波形データが、予め、記憶されている。

そして、図１Ａにおいて、シーケンスメモリ４ａ内には、図２に示すように、最終的に試験信号として出力すべき変調信号ａ_３に含まれる各波形の出力順番を示す１番から５番までの番号と、該１番から５番までの各波形の種別（ここでは、すべてＡ）を示す波形種別１ａと、該各波形種別１ａ毎の各波形メモリ２、３からＩ波形データ及びＱ波形データを読出すための各波形メモリ２、３の読出し開始アドレスＡＤ_１Ｓ及び読出し終了アドレスＡＤ_１Ｅとを含む第１のシーケンス情報と、各波形メモリ２、３から読出されたＩ波形データ及びＱ波形データとを含む単位データに対して、最終的に出力すべき試験信号に付与される所定のキャリア周波数（ｆ_０）を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定するオフセット周波数ω’（＝２πｆ’，±１ＭＨｚ，±２ＭＨｚ）を含む第２のシーケンス情報とが記憶されている。

なお、この試験信号発生装置において、後述の試験信号出力部１００に、周波数特性が平坦でない構成要素として、少なくともバンドパスフィルタ２４が設けられている場合に、シーケンスメモリ４ａ内には、図２に示すように、予め、第２のシーケンス情報に含まれるオフセット周波数として試験信号に付与される所定のキャリア周波数ｆ_０を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数（±１ＭＨｚ，±２ＭＨｚ）の絶対値が大きくなるにつれて、送信基準としての所定のキャリア周波数ｆ_０での信号レベル（０ｄＢ）からのレベルオフセット値を大きく（＋２ｄＢ，＋５ｄＢ）設定するためのレベルオフセット値を含む第３のシーケンス情報が記憶されている。

そして、後述するシーケンス制御部６ａは、シーケンスメモリ４ａから第３のシーケンス情報を読出し、該第３のシーケンス情報に含まれる前記レベルオフセット値をＩ波形データ及びＱ波形データが各波形メモリ２、３から出力されるタイミングに対応して一対の乗算器９、１０に指示することにより、第２のシーケンス情報に含まれるオフセット周波数として試験信号に付与される所定のキャリア周波数ｆ_０を基準として所定の間隔ごとに複数のステップの周波数オフセット（±１ＭＨｚ，±２ＭＨｚ）を与えるためのオフセット周波数の絶対値が大きくなるにつれて、基準としての所定のキャリア周波数ｆ_０での信号レベル（送信基準レベル＝０ｄＢ）からのレベルオフセット値を大きく（＋２ｄＢ，＋５ｄＢ）設定させるようになされている。

ここで、オフセット周波数の絶対値が大きくなるにつれて、送信基準レベル（０ｄＢ）からのレベルオフセット値を大きく設定する理由を図３Ａを用いて説明する。

前述したように、試験信号発生装置の試験信号出力部１００に、バンドパスフィルタ（ＢＰＦ）２４、直交変調器２１、周波数変換器２２、増幅器２５のように、周波数特性が平坦でない複数の構成要素が設けられている場合には、試験信号出力部１００から出力される試験信号としての周波数帯域幅が広がった５個の単位データ１ａからなる変調信号ａ_３の全体の周波数特性における前記複数の構成要素の総合の周波数特性を補償する必要がある。

すなわち、図３Ａに示す周波数特性のように、試験信号の中心周波数となる基準としての所定のキャリア周波数ｆ_０から遠く離れるにつれて単位データ１ａの信号レベルが低下（−２ｄＢ，−５ｄＢ）するので、このような周波数特性を補償するために、各単位データ１ａの信号レベルを当該単位データ１ａのオフセット周波数ω’（±１ＭＨｚ，±２ＭＨｚ）に応じて予め高く（＋２ｄＢ，＋５ｄＢ）なるようにレベルオフセット値を大きく設定している。

具体的には、オフセット周波数ω’（±１ＭＨｚ，±２ＭＨｚ）の絶対値が大きくなるにつれて、送信基準レベル０ｄＢからのレベルオフセット値を大きく（＋２ｄＢ，＋５ｄＢ）設定している。

次に、図１Ａの全体の動作について説明する。

まず、シーケンス制御部６ａは、シーケンスメモリ４ａから第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる最終的に試験信号として出力すべき変調信号ａ_３に含まれる波形Ａと、該波形Ａの単位データ１ａ毎のＩ波形データ及びＱ波形データを記憶するための各波形メモリ２、３に記憶されているＩ波形データ及びＱ波形データとを含む前記単位データの読出し順序としての１番から５番までの番号と、読出し（開始、終了）アドレスとを読出制御部７に指示する。

これにより、読出制御部７は、クロック発生部５からのクロックｂに同期して、１番から５番までの各単位データ１ａを、順番に、各波形メモリ２、３から読出すために、各波形メモリ２、３のＩ波形データ及びＱ波形データの読出し開始アドレスＡＤ_１Ｓ及び読出し終了アドレスＡＤ_１Ｅを指定する。

同時に、シーケンス制御部６ａは、シーケンスメモリ４ａから第２のシーケンス情報を読出し、該第２のシーケンス情報に含まれるオフセット周波数に基づいて、各単位データ１ａ毎のオフセット周波数を読出して数値制御発信器（ＮＣＯ）３３へ指定する。

さらに、シーケンス制御部６ａは、シーケンスメモリ４ａから第３のシーケンス情報を読出し、該第３のシーケンス情報に含まれる該当番号の単位データ１ａのレベルオフセット値を各乗算器９、１０へ設定する。

なお、前述したようなレベルオフセットによる周波数特性の補償を必要としない場合には、シーケンスメモリ４ａに予め記憶されている前記所定の信号レベルとして、シーケンスメモリ４ａに予め記憶されている各単位データ１ａのレベルオフセット値はすべて送信基準レベル０ｄＢになされているものとする。

ＮＣＯ３３は、指定されたオフセット周波数ωに対応する正弦波ｓｉｎω（ｔ）、余弦波ｃｏｓω（ｔ）を生成して周波数オフセット部３４へ送出する。

この周波数オフセット部３４は、一対の波形メモリ２、３から一対のＤ／Ａ変換器１９、２０までの間のデジタル段階において、図１Ａの場合には、一対の波形メモリ２、３と前記一対の乗算器９、１０との間に設けられていることにより、後述するように、Ｉ波形データ及びＱ波形データに対し、試験信号の前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、オフセット周波数を設定する。

読出制御部７は、前述のようにして指定された読出し開始アドレス及び読出し終了アドレスに基づいて、各波形メモリ２、３から当該読出し開始アドレス及び読出し終了アドレスの間のＩ波形データ及びＱ波形データを読出す。

これにより各波形メモリ２、３から指定された読出し開始アドレスから読出し終了アドレスまでの間のＩ波形データ及びＱ波形データが順次に出力される。

そして、各波形メモリ２、３から順次に出力されたＩ波形データ及びＱ波形データは、周波数オフセット部３４へ入力される。

周波数オフセット部３４は、各波形メモリ２、３から順次に出力されたＩ波形データ及びＱ波形データの周波数ω（＝２πｆ）をシーケンスメモリ４ａに記憶されたオフセット周波数ω’（＝２πｆ’）だけオフセットする。

具体的には、Ｉ波形データ、Ｑ波形データが、それぞれ、
ｃｏｓω（ｔ）、ｓｉｎω（ｔ） …（１）
と示される場合に、これらを、それぞれ、
ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝、ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝ …（２）
と変換する。

（２）式は、（１）式とオフセット周波数ωとを用いて（３）式で表現できる。

−ｓｉｎω（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ）
＝ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝（第１の周波数オフセット），
ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）
＝ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝（第２の周波数オフセット）
…（３）
この（３）式で示される周波数オフセットを実現するために、周波数オフセット部３４は、例えば、図７に示すように、第１乃至第４の乗算器３５ａ、３５ｂ、３５ｃ、３５ｄと、第１及び第２の加算器３６ａ、３６ｂとで構成されている。

すなわち、周波数オフセット部３４は、Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第１の周波数オフセット成分ｃｏｓω’（ｔ）と乗算する第１及び第２の乗算器３５ａ，３５ｄと、Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第２の周波数オフセット成分ｓｉｎω’（ｔ）と乗算する第３及び第４の乗算器３５ｃ，３５ｂと、第１の乗算器３５ａからの出力と前記第４の乗算器３５ｂからの出力とを加算することにより、第１の周波数オフセットｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝＝−ｓｉｎω（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ）を出力する第１の加算器３６ａと、第２の乗算器３５ｄからの出力と第３の乗算器３５ｃからの出力とを加算することにより、第２の周波数オフセットｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝＝ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）を出力する第２の加算器３６ｂとを有している。

このようにして周波数オフセット部３４で周波数オフセットされたＩ波形データ及びＱ波形データは、それぞれ、各乗算器９、１０へ入力される。

各乗算器９、１０は、周波数オフセット部３４から出力される周波数オフセットが伴われているＩ波形データ及びＱ波形データの信号レベルを前述したようにオフセット周波数の絶対値が大きくなるにつれて送信基準レベル（０ｄＢ）からのレベルオフセット値を大きく設定するために、図３Ｂに破線で示すように、シーケンス制御部６ａから設定されるレベルオフセット値（＋２ｄＢまたは＋５ｄＢ）分だけ増加させる。

各乗算器９、１０でレベル設定されたＩ波形データ及びＱ波形データは、それぞれ、一対のデジタル／アナログ（Ｄ／Ａ）変換器１９、２０へ入力される。

各Ｄ／Ａ変換器１９、２０は、入力された周波数オフセットが伴われているデジタルのＩ波形データ及びＱ波形データをアナログのＩ波形信号及びＱ波形信号に変換して、試験信号出力部１００を構成する直交変換器２１へ送出する。

直交変換器２１は、局部発振器２１ａからの局部発信信号を用いて、Ｄ／Ａ変換されたアナログのＩ波形信号及びＱ波形信号を直交変調して、周波数オフセットが伴われている変調信号ａ_４として、周波数変換器２２へ送出する。

周波数変換器２２は、直交変調器２１から出力される周波数オフセットが伴われている変調信号ａ_４に発振器２３からのキャリア周波数信号を乗算することにより、この変調信号ａ_４を高周波信号に変換して、新たな変調信号ａ_５としてバンドパスフィルタ（ＢＰＦ）２４へ送出する。

なお、周波数変換器２２によってキャリア周波数信号を乗算して高周波信号に変換されＢＰＦ２４に出力される変調信号ａ_５における各単位データ１ａ相互間の周波数差（オフセット周波数ω’）は、図６に示すように、そのまま残る。

図８は、このＢＰＦ２４へ入力される前の変調信号ａ_５に含まれる５個の単位データ１ａの出力時間（出力順序）、オフセット周波数ω’、信号レベルの関係を示している。

図８に示すように、オフセット周波数ω’の絶対値が大きい信号ほど、それらの信号レベルも大きくなる。

図３Ａに示すような周波数特性を有するＢＰＦ２４は、変調信号ａ_５から不要周波数成分を除去して新たな変調信号ａ_６として増幅器２５へ送出する。

したがって、この変調信号ａ_６は、増幅器２５で増幅されて出力端子２６から最終の変調信号ａ_３（試験信号）として出力される。

このように構成された第１実施形態の試験信号発生装置においては、この試験信号発生装置から最終的に試験信号として出力される変調信号ａ_３の時間軸上に配列された複数の単位データ１ａが、Ｉ波形データ及びＱ波形データのデジタル段階で周波数オフセット部３４で周波数オフセットされている。

したがって、この周波数オフセットにより、直交変調されてキャリア周波数信号で高周波数信号に変換された変調信号ａ_３の中心周波数が時間変化に伴って変化する。

この周波数オフセットを与えるためのオフセット周波数ω’は、シーケンス情報の１つの項目として、シーケンスメモリ４ａに他の条件と同様に任意に設定可能である。

したがって、前述したように試験信号の周波数（キャリア周波数）を時間経過に応じて、ランダムに変化させる周波数ホッピングを簡単に実現することができる。

さらに、レベルオフセットにより、各単位データ１ａの信号レベルを、Ｉ波形データ及びＱ波形データのデジタル段階で、ＢＰＦ２４の周波数特性に対応したレベルオフセット値だけ変更している。

したがって、たとえ、変調信号ａ_３の各単位データ１ａの周波数を変化させたとしても、ＢＰＦ２４を介して出力される変調信号ａ_３の全体の周波数特性を平坦に維持することができるので、最終的に試験信号として出力される変調信号ａ_３の信号品質を向上させることができる。

なお、この試験信号発生装置内のＨＤＤ（ハードディスクドライブ）内に形成された試験データベース（ＤＢ）２７内には、この試験信号発生装置から出力される試験信号の単位データのＩ波形データ及びＱ波形データを記憶する波形ＤＢ２８と、各種のシーケンス情報を記憶するシーケンスＤＢ２９が設けられている。

この波形ＤＢ２８とシーケンスＤＢ２９に記憶される単位データのＩ波形データ及びＱ波形データと各種のシーケンス情報は、試験信号発生装置の外部に設置されたＰＣ（パーソナルコンピュータ）等の外部コンピュータ３０で作成されて、試験ＤＢ２７内の波形ＤＢ２８とシーケンスＤＢ２９にダウンロードされる。

そして、試験実施者は、試験信号発生装置から新たな試験信号を出力させる場合、操作部３１を操作して、データ書込部３２に、この新たな試験信号に対応するＩ波形データ及びＱ波形データを波形ＤＢ２８から読出して各波形メモリ２、３に書込ませる。

同時に、試験実施者は、この新たな試験信号に対応するシーケンス情報をシーケンスＤＢ２９から読出して、シーケンスメモリ４ａに書込ませる。

なお、新たな試験信号として、周波数が異なる複数の試験信号を出力させる場合には、各試験信号の周波数毎のシーケンス情報をシーケンスメモリ４に書込ませるのみでよく、周波数が異なる複数の試験信号に対応するＩ波形データ及びＱ波形データを各波形メモリ２、３に書込ませる必要はない。

すなわち、Ｉ波形データ及びＱ波形データの書換に比較して、シーケンス情報の書込時間は非常に短いので、試験作業能率を大幅に向上させることができる。

（第２実施形態）
次に、本発明に係る通信機器の試験信号発生装置の第２実施形態について図１Ｂ、図９及び図１０を参照しながら具体的に説明する。

図１Ｂは、本発明の第２実施形態の通信機器の試験信号発生装置に係る概略構成を示すブロック図である。

図９は、図１Ｂの試験信号発生装置内に設けられるシーケンスメモリ４ｂの記憶内容を説明するために示す図である。

図１０は、図１Ｂの試験信号発生装置から出力される試験信号の構成を説明するために示す図である。

図１Ｂにおいて、図１Ａに示した第１実施形態の通信機器の試験信号発生装置と同一部分には同一符号を付して重複する部分の詳細説明を省略する。

そして、この図１Ｂに示した第２実施形態の通信機器の試験信号発生装置が、前述の図１Ａに示した第１実施形態の通信機器の試験信号発生装置と異なる点は、図１Ａのシーケンスメモリ４ａ及びシーケンス制御部６ａとはそれぞれ異なるシーケンスメモリ４ｂ及びシーケンス制御部６ｂが設けられていることである。

図９は、本発明の第２実施形態に係る試験信号発生装置内に設けられたシーケンスメモリ４ｂの内容を説明するために示す図である。

このシーケンスメモリ４ｂ内には、シーケンス情報として第１実施形態のシーケンスメモリ４ａと同様に、最終的に試験信号として出力すべき変調信号ａ_７に含まれる１番から５番までの各波形の出力順番を示す番号と、該各番号毎の各波形の種別を示す波形種別と、該各番号毎のＩ波形データ及びＱ波形データを読出すための各波形メモリ２、３内の格納アドレス（読出し開始アドレス、読出し終了アドレス）と、各波形メモリ２、３から読出されたＩ波形データ及びＱ波形データとを含む単位データに対して、信号基準レベルからのレベルオフセット値及び最終的に出力すべき試験信号に付与される所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定するオフセット周波数とを含む第１（乃至第３）のシーケンス情報が記憶されているのに加えて、試験信号に含まれる単位データの繰り返し回数を設定するための単位データ１ａ毎のＩ波形データ及びＱ波形データの各波形メモリ２、３からの読出しの繰り返し回数を含む第２（第４）のシーケンス情報が記憶されている。

そして、この第２実施形態の通信機器の試験信号発生装置においては、シーケンス制御部６ｂによってシーケンスメモリ４ｂから上述したようなシーケンス情報を読出すことにより、特には、単位データ１ａ毎のＩ波形データ及びＱ波形データの各波形メモリ２、３からの読出しの繰り返し回数を含む第２（第４）のシーケンス情報によって、図１０に示すように、設定された読出しの繰り返し回数に応じて、同一オフセット周波数を有する複数の単位データ１ａが時間的に連続する試験信号としての変調信号ａ_７が、最終的に、試験信号発生装置から出力されることになる。

すなわち、この第２実施形態の試験信号発生装置においては、周波数オフセットを複数の単位データ毎に実行することを、予めシーケンス情報としてシーケンスメモリ４ｂ内に読出しの繰り返し回数として設定することにより、簡単に実現することができる。

この第２実施形態の通信機器の試験信号発生装置は、これ以外には、前述した第１実施形態の試験信号発生装置と同様である。

（第３実施形態）
次に、本発明に係る通信機器の試験信号発生装置の第３実施形態について図１Ｃを参照しながら具体的に説明する。

図１Ｃは、本発明の通信機器の試験信号発生装置に係る第３実施形態の概略構成を示すブロック図である。

図１Ｃにおいて、図１Ａに示した第１実施形態の通信機器の試験信号発生装置と同一部分には同一符号を付して重複する部分の詳細説明を省略する。

そして、この図１Ｃに示した第３実施形態の通信機器の試験信号発生装置が、前述の図１Ａに示した第１実施形態の通信機器の試験信号発生装置と異なる点は、一対の波形メモリ２、３から一対のＤ／Ａ変換器１９、２０までの間のデジタル段階において、特には、一対の乗算器９、１０と一対のＤ／Ａ変換器１９、２０との間に周波数オフセット部３４が設けられていることである。

この周波数オフセット部３４は、前述した第１実施形態の試験信号発生装置と同様に、Ｉ波形データ及びＱ波形データに対し、試験信号の前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、オフセット周波数を設定する。

また、図１Ｃにおいては、図１Ａと同様のシーケンスメモリ４ａ及びシーケンス制御部６ａが設けられていると共に、周波数オフセット部３４とシーケンス制御部６ａとの間に、数値制御発信器（ＮＣＯ）３３が設けられている。

したがって、このような第３実施形態の通信機器の試験信号発生装置においては、前述した第１実施形態の試験信号発生装置と同様に、最終的に、出力端子２６から出力される変調信号ａ_３は、図３Ｂに実線で示すように、時間経過に伴って順次に出力される５個の単位データ１ａの周波数ｆが、基準周波数ｆ_０に対して、上下に所定のステップでオフセットされている。

この場合、各波形メモリ２、３から順次に出力されたＩ波形データ及びＱ波形データは、第１実施形態の試験信号発生装置のように、周波数オフセット部３４へ直接的に入力されるのでなく、それぞれ、各乗算器９、１０を介してレベルオフセットのための信号レベルが設定されてから周波数オフセット部３４へ入力される。

この第３実施形態の通信機器の試験信号発生装置は、これ以外には、前述した第２実施形態の試験信号発生装置と同様である。

（第４実施形態）
次に、本発明に係る通信機器の試験信号発生装置の第４実施形態について図１Ｄを参照しながら具体的に説明する。

図１Ｄは、本発明の第４実施形態の通信機器の試験信号発生装置に係る概略構成を示すブロック図である。

図１Ｄにおいて、図１Ｃに示した第３実施形態の通信機器の試験信号発生装置と同一部分には同一符号を付して重複する部分の詳細説明を省略する。

そして、この図１Ｄに示した第４実施形態の通信機器の試験信号発生装置が、前述の図１Ｃに示した第３実施形態の通信機器の試験信号発生装置と異なる点は、図１Ｃのシーケンスメモリ４ａ及びシーケンス制御部６ａとはそれぞれ異なるシーケンスメモリ４、ｂ及びシーケンス制御部６ｂが設けられていることである。

したがって、この第４実施形態の通信機器の試験信号発生装置では、前述した第２実施形態の通信機器の試験信号発生装置と同様に、最終的に、同一オフセット周波数を有する複数の単位データ１ａが時間的に連続する試験信号としての変調信号ａ_７が出力されることになる。

そして、この図１Ｄに示した第４実施形態の通信機器の試験信号発生装置は、前述の図１Ｃに示した第３実施形態の通信機器の試験信号発生装置と同様に、一対の波形メモリ２、３から一対のＤ／Ａ変換器１９、２０までの間のデジタル段階において、特には、一対の乗算器９、１０と一対のＤ／Ａ変換器１９、２０との間に挿入されている周波数オフセット部３４が設けられている。

この周波数オフセット部３４は、前述した第３実施形態の試験信号発生装置と同様に、Ｉ波形データ及びＱ波形データに対し、試験信号の前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、オフセット周波数を設定する。

また、図１Ｄにおいては、図１Ｃと同様に、周波数オフセット部３４とシーケンス制御部６ａとの間に、数値制御発信器（ＮＣＯ）３３が設けられている。

この場合、各波形メモリ２、３から順次に出力されたＩ波形データ及びＱ波形データは、第１実施形態の試験信号発生装置のように、周波数オフセット部３４へ直接的に入力されるのでなく、それぞれ、各乗算器９、１０を介してレベルオフセットのための信号レベルが設定されてから周波数オフセット部３４へ入力される。

この第４実施形態の通信機器の試験信号発生装置は、これ以外には、前述した第２実施形態の試験信号発生装置と同様である。

したがって、以上詳述したように、本発明によれば、従来技術の問題を解決するために、各ホッピング周波数における高レベル確度を確保しながら、記憶装置の必要記憶容量を最小限に抑制でき、かつ試験信号の信号波形を生成する作業を大幅に軽減できると共に、同一データを複数回に亘って繰返し使用される場合にも対処し得る通信機器の試験信号発生装置及び通信機器の試験信号発生方法を提供することができる。

Claims (26)

1. 最終的に出力すべき試験信号の元となる少なくとも１種類以上の単位データにおける１組のデジタルベースバンド直交信号Ｉ，Ｑを構成するＩ成分波形デジタルデータ（以下、Ｉ波形データ）及びＱ成分波形デジタルデータ（以下、Ｑ波形データ）がそれぞれ所定のアドレスに、予め、記憶されている一対の波形メモリと、
   前記一対の波形メモリから前記Ｉ波形データ及びＱ波形データを順次に出力させるための読出制御部と、
   前記読出制御部によって、前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ所望の信号レベルに設定するための一対の乗算器と、
   前記一対の乗算器から順次に出力される前記Ｉ波形データ及びＱ波形データをそれぞれＩ波形アナログ信号及びＱ波形アナログ信号に変換する一対のデジタル／アナログ（Ｄ／Ａ）変換器と、
   前記一対の波形メモリから前記一対のＤ／Ａ変換器までの間において、前記Ｉ波形データ及びＱ波形データに対し、前記試験信号に付与される所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、オフセット周波数を設定する周波数オフセット部と、
   前記一対の波形メモリに記憶されている前記Ｉ波形データ及びＱ波形データとを含む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに設定すべき前記所望の信号レベルを含む第１のシーケンス情報と、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を含む第２のシーケンス情報とが、予め、記憶されているシーケンスメモリと、
   前記シーケンスメモリから前記第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる前記読出し順序及び読出しアドレスを前記読出制御部に指示することにより、前記一対の波形メモリから前記Ｉ波形データ及びＱ波形データを順次に出力させると共に、前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記一対の乗算器に該第１のシーケンス情報に含まれる前記所望の信号レベルを指示することにより、前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ前記所望の信号レベルに設定させ、さらに、前記シーケンスメモリから前記第２のシーケンス情報を読出し、該第２のシーケンス情報に含まれる前記オフセット周波数を前記周波数オフセット部に指示することにより、前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための前記オフセット周波数を設定させるシーケンス制御部と、
   前記一対のＤ／Ａ変換器から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を直交変調してからキャリア周波数信号を用いて高周波信号に変換することにより、最終的に変調信号の形態で且つ前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力する試験信号出力部と、
   を具備する通信機器の試験信号発生装置。
2. 前記周波数オフセット部は、
   前記一対の波形メモリと前記一対の乗算器との間に設けられることを特徴とする請求項１記載の通信機器の試験信号発生装置。
3. 前記周波数オフセット部は、
   前記一対の乗算器と前記一対のＤ／Ａ変換器との間に設けられることを特徴とする請求項１記載の通信機器の試験信号発生装置。
4. 前記試験信号出力部は、
   前記一対のＤ／Ａ変換器から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を局部発振器からの局部発信信号を用いて直交変調して変調信号として出力する直交変調器と、
   前記直交変調器から出力される変調信号を発振器からのキャリア周波数信号を用いて高周波信号に変換することにより、前記変調信号の形態で且つ所定のキャリア周波数を伴った試験信号として出力する周波数変換器と、
   前記周波数変換器から出力される試験信号に含まれる不要周波数成分を除去することにより、最終的に前記変調信号の形態で且つ前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップのオフセット周波数を伴った試験信号として出力させるバンドパスフィルタと、
   を具備することを特徴とする請求項１記載の通信機器の試験信号発生装置。
5. 前記試験信号出力部に、周波数特性が平坦でない構成要素として、少なくとも前記バンドパスフィルタが設けられている場合に、
   前記シーケンスメモリには、予め、前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからのレベルオフセット値を大きく設定するためのレベルオフセット値を含む第３のシーケンス情報が記憶されており、
   前記シーケンス制御部は、前記シーケンスメモリから前記第３のシーケンス情報を読出し、該第３のシーケンス情報に含まれる前記レベルオフセット値を前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記一対の乗算器に指示することにより、前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号の前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからのレベルオフセット値を大きく設定させることを特徴とする請求項４記載の通信機器の試験信号発生装置。
6. 前記シーケンスメモリには、予め、前記最終的に出力される試験信号に含まれる前記単位データ毎の繰り返し回数を設定するための前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数を含む第４のシーケンス情報が記憶されており、
   前記シーケンス制御部は、前記シーケンスメモリから前記第４のシーケンス情報を読出し、該第４のシーケンス情報に含まれる前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数を前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記読出制御部に指示することにより、前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数に応じた回数分連続して前記単位データを前記一対の波形メモリから順次に出力させることを特徴とする請求項１記載の通信機器の試験信号発生装置。
7. 前記シーケンスメモリに記憶すべき前記オフセット周波数を含む第２のシーケンス情報を、前記試験信号としてＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）信号を模倣した試験信号のキャリア周波数を時間経過に応じて変化させる周波数ホッピングを実現可能なオフセット周波数として設定することにより、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の被試験機器の受信周波数範囲内で前記ＧＳＭ信号が離散的に移動することによる前記ＧＳＭ信号による前記ＷＣＤＭＡ方式の被試験機器の妨害波耐性試験が実現可能となされていることを特徴とする請求項１記載の通信機器の試験信号発生装置。
8. 前記一対の乗算器は、前記一対の波形メモリから出力される前記Ｉ波形データ及びＱ波形データに、前記シーケンス制御部から指示された前記信号レベルから求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから出力される前記Ｉ波形データ及びＱ波形データの信号レベルを前記シーケンスメモリに記憶されている前記第１のシーケンス情報に含まれる前記信号レベルに設定することを特徴とする請求項１記載の通信機器の試験信号発生装置。
9. 前記一対の乗算器は、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データに、前記シーケンス制御部から指示された前記第３のシーケンス情報に含まれる前記レベルオフセット値から求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データの信号レベルを前記シーケンスメモリに記憶されている前記第３のシーケンス情報に含まれる前記レベルオフセット値に設定することを特徴とする請求項５記載の通信機器の試験信号発生装置。
10. 前記試験信号に含まれる前記単位データのＩ波形データ及びＱ波形データを記憶する波形データベースと、各種のシーケンス情報を記憶するシーケンスデータベースとが設けられているハードディスクドライバ内に形成された試験データベースと、前記試験データベースに接続されているデータ書込部とをさらに備え、
    前記波形データベースに記憶される前記Ｉ波形データ及びＱ波形データと、前記シーケンスデータベースに記憶される前記各種のシーケンス情報とは外部で作成されて、前記試験データベースにダウンロードされ、
    前記データ書込部を介して、新たに出力すべき試験信号に対応するＩ波形データ及びＱ波形データを前記波形データベースから読出して、前記一対の波形メモリに書込むと、同時に、前記新たに出力すべき試験信号に対応するシーケンス情報を前記シーケンスデータベースから読出して、前記シーケンスメモリに書込み可能に構成されていることを特徴とする請求項１記載の通信機器の試験信号発生装置。
11. 前記シーケンス制御部によって前記シーケンスメモリから読出される前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数（ω’）が指定される数値制御発信器をさらに備え、
    前記数値制御発信器は、前記シーケンス制御部によって指定された前記オフセット周波数（ω’）に対応する正弦波ｓｉｎω’（ｔ）及び余弦波ｃｏｓω’（ｔ）を生成して前記周波数オフセット部へ送出し、
    前記周波数オフセット部は、前記Ｉ波形データ及びＱ波形データの周波数ω（＝２πｆ）を前記シーケンスメモリに記憶されたオフセット周波数ω’（＝２πｆ’）だけオフセットする際に、前記Ｉ波形データ及びＱ波形データが、それぞれ、
    ｃｏｓω（ｔ）、ｓｉｎω（ｔ） …（１）
    で示される場合に、これらを、それぞれ、
    ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝、ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝ …（２）
    と変換することにより、周波数オフセット処理を行うことを特徴とする請求項１記載の通信機器の試験信号発生装置。
12. 前記周波数オフセット部は、前記（２）式が、前記（１）式とオフセット周波数（ω’）とを用いて
    ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝
    ＝−ｓｉｎω（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ），
    ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝
    ＝ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）…（３）
    と表現される場合に、この（３）式で示される周波数オフセットを実現することを特徴とする請求項１１記載の通信機器の試験信号発生装置。
13. 前記周波数オフセット部は、前記（３）式で示される周波数オフセットを実現するために、
    前記Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第１の周波数オフセット成分ｃｏｓω’（ｔ）と乗算する第１及び第２の乗算器と、
    前記Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第２の周波数オフセット成分ｓｉｎω’（ｔ）と乗算する第３及び第４の乗算器と、
    前記第１の乗算器からの出力と前記第４の乗算器からの出力とを加算することにより、第１の周波数オフセットｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝＝−ｓｉｎω（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ）を出力する第１の加算器と、
    前記第２の乗算器からの出力と前記第３の乗算器からの出力とを加算することにより、第２の周波数オフセットｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝＝ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）を出力する第２の加算器とを具備することを特徴とする請求項１２記載の通信機器の試験信号発生装置。
14. 最終的に出力すべき試験信号の元となる少なくとも１種類以上の単位データにおける１組のデジタルベースバンド直交信号Ｉ，Ｑを構成するＩ成分波形デジタルデータ（以下、Ｉ波形データ）及びＱ成分波形デジタルデータ（以下、Ｑ波形データ）をれぞれ一対の波形メモリの所定のアドレスに、予め、記憶させるステップと、
    前記一対の波形メモリに記憶されている前記Ｉ波形データ及びＱ波形データとを含む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに設定すべき前記所望の信号レベルを含む第１のシーケンス情報と、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を含む第２のシーケンス情報とをシーケンスメモリに、予め、記憶させるステップと、
    シーケンス制御部を用いて、前記シーケンスメモリから前記第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる前記読出し順序及び読出しアドレスを読出制御部に指示することにより、前記一対の波形メモリから前記Ｉ波形データ及びＱ波形データを順次に出力させるステップと、
    前記シーケンス制御部を用いて、前記シーケンスメモリから前記第１のシーケンス情報を読出し、該第１のシーケンス情報に含まれる前記所望の信号レベルを前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して一対の乗算器に指示することにより、前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ前記所望の信号レベルに設定させるステップと、
    一対のデジタル／アナログ（Ｄ／Ａ）変換器を用いて、前記一対の乗算器から順次に出力される前記Ｉ波形データ及びＱ波形データをそれぞれＩ波形アナログ信号及びＱ波形アナログ信号に変換するステップと、
    前記一対の波形メモリから前記一対のＤ／Ａ変換器までの間のデジタル段階において、前記シーケンス制御部を用いて、前記シーケンスメモリから前記第２のシーケンス情報を読出し、該第２のシーケンス情報に含まれる前記オフセット周波数を周波数オフセット部に指示することにより、前記Ｉ波形データ及びＱ波形データとを含む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための前記オフセット周波数を設定させるステップと、
    試験信号出力部を用いて、前記一対のＤ／Ａ変換器から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を直交変調してからキャリア周波数信号で高周波信号に変換することにより、最終的に変調信号の形態で且つ前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力させるステップと、
    を具備する通信機器の試験信号発生方法。
15. 前記オフセット周波数を設定するステップは、
    前記一対の波形メモリと前記一対の乗算器との間に設けられる周波数オフセット部において行わせることを特徴とする請求項１４に記載の通信機器の試験信号発生方法。
16. 前記オフセット周波数を設定するステップは、
    前記一対の乗算器と前記一対のＤ／Ａ変換器との間に設けられる周波数オフセット部において行わせることを特徴とする請求項１４に記載の通信機器の試験信号発生方法。
17. 前記変調信号の形態で且つ前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力させるステップは、
    直交変調器により、前記一対のＤ／Ａ変換器から順次に出力される前記Ｉ波形アナログ信号及びＱ波形アナログ信号を局部発振器からの局部発信信号を用いて直交変調した変調信号として出力するステップと、
    周波数変換器により、前記直交変調器から出力される変調信号を発振器からのキャリア周波数信号を用いて高周波信号に変換することにより、前記変調信号の形態で且つ前記所定のキャリア周波数を伴った試験信号として出力するステップと、
    バンドパスフィルタにより、前記周波数変換器から出力される試験信号に含まれる不要周波数成分を除去することにより、最終的に前記変調信号の形態で且つ前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力するステップと、
    を具備することを特徴とする請求項１４に記載の通信機器の試験信号発生方法。
18. 前記試験信号出力部に、周波数特性が平坦でない構成要素として、少なくとも前記バンドパスフィルタが設けられている場合に、
    前記シーケンスメモリに、予め、前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからのレベルオフセット値を大きく設定するためのレベルオフセット値を含む第３のシーケンス情報を記憶させるステップと、
    前記シーケンス制御部を用いて、前記シーケンスメモリから前記第３のシーケンス情報を読出し、該第３のシーケンス情報に含まれる前記レベルオフセット値を前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記一対の乗算器に指示することにより、前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号の前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからのレベルオフセット値を大きく設定させるステップと、
    をさらに具備することを特徴とする請求項１７に記載の通信機器の試験信号発生方法。
19. 前記シーケンスメモリに、予め、前記最終的に出力される試験信号に含まれる前記単位データ毎の繰り返し回数を設定するための前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数を含む第４のシーケンス情報が記憶させるステップと、
    前記シーケンス制御部を用いて、前記シーケンスメモリから前記第４のシーケンス情報を読出し、該第４のシーケンス情報に含まれる前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数を前記Ｉ波形データ及びＱ波形データが前記一対の波形メモリから出力されるタイミングに対応して前記読出制御部に指示することにより、前記単位データ毎のＩ波形データ及びＱ波形データの前記一対の波形メモリからの読出しの繰り返し回数に応じた回数分連続して前記単位データを前記一対の波形メモリから順次に出力させるステップと、
    をさらに具備することを特徴とする請求項１４に記載の通信機器の試験信号発生方法。
20. 前記オフセット周波数を含む前記第２のシーケンス情報を前記シーケンスメモリに、予め、記憶させるステップは、
    前記シーケンスメモリに記憶すべき前記オフセット周波数を含む第２のシーケンス情報を、前記試験信号としてＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）信号を模倣した試験信号のキャリア周波数を時間経過に応じて変化させる周波数ホッピングを実現可能なオフセット周波数情報として設定することにより、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の被試験機器の受信周波数範囲内で前記ＧＳＭ信号が離散的に移動することによる前記ＧＳＭ信号による前記ＷＣＤＭＡ方式の被試験機器の妨害波耐性試験が実現可能となされていることを特徴とする請求項１４に記載の通信機器の試験信号発生方法。
21. 前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ所望の信号レベルに設定するステップは、
    前記一対の波形メモリから出力される前記Ｉ波形データ及びＱ波形データに、前記一対の乗算器を用いて、前記シーケンス制御部から指示された前記信号レベルから求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データの信号レベルを前記シーケンスメモリに記憶されている前記第１のシーケンス情報に含まれる前記信号レベルに設定させることを特徴とする請求項１４に記載の通信機器の試験信号発生方法。
22. 前記一対の波形メモリから順次に出力される前記Ｉ波形データ及びＱ波形データの信号レベルをそれぞれ所望の信号レベルに設定するステップは、
    前記一対の波形メモリから出力される前記Ｉ波形データ及びＱ波形データに、前記一対の乗算器を用いて、前記シーケンス制御部から指示された前記第３のシーケンス情報に含まれる前記レベルオフセット値から求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前記Ｉ波形データ及びＱ波形データの信号レベルを前記シーケンスメモリに記憶されている前記第３のシーケンス情報に含まれる前記レベルオフセット値に設定させることを特徴とする請求項１８に記載の通信機器の試験信号発生方法。
23. 前記試験信号に含まれる前記単位データの前記Ｉ波形データ及びＱ波形データを記憶する波形データベースと、各種のシーケンス情報を記憶するシーケンスデータベースとが設けられているハードディスクドライバ内に形成された試験データベースと、前記試験データベースに接続されているデータ書込部とを準備するステップと、
    外部で作成された前記波形データベースに記憶される前記Ｉ波形データ及びＱ波形データと、前記シーケンスデータベースに記憶される前記各種のシーケンス情報とを前記試験データベースにダウンロードするステップと、
    前記データ書込部を用いて、新たに出力すべき試験信号に対応する前記Ｉ波形データ及びＱ波形データを前記波形データベースから読出して、前記一対の波形メモリに書込むと共に、前記新たに出力すべき試験信号に対応するシーケンス情報を前記シーケンスデータベースから読出して、前記シーケンスメモリに書込むステップと、
    をさらに具備することを特徴とする請求項１４に記載の通信機器の試験信号発生方法。
24. 前記オフセット周波数を設定させるステップは、
    前記シーケンスメモリから読出される前記第２のシーケンス情報に含まれる前記オフセット周波数として前記試験信号の前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数（ω’）を数値制御発信器に指定させるステップと、
    前記数値制御発信器を用いて、前記シーケンス制御部によって指定された前記オフセット周波数（ω’）に対応する正弦波ｓｉｎω’（ｔ）及び余弦波ｃｏｓω’（ｔ）を生成して前記周波数オフセット部へ送出するステップと、
    前記周波数オフセット部を用いて、前記Ｉ波形データ及びＱ波形データの周波数ω（＝２πｆ）を前記シーケンスメモリに記憶されたオフセット周波数ω’ （＝２πｆ’）だけオフセットする際に、前記Ｉ波形データ及びＱ波形データが、それぞれ、
    ｃｏｓω（ｔ）、ｓｉｎω（ｔ） …（１）
    で示される場合に、これらを、それぞれ、
    ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝、ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝ …（２）
    と変換することにより、周波数オフセット処理を行うステップと、
    を具備することを特徴とする請求項１４に記載の通信機器の試験信号発生方法。
25. 前記周波数オフセット部を用いて、前記周波数オフセット処理を行うステップは、
    前記（２）式が、前記（１）式とオフセット周波数（ω’）とを用いて
    ｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝
    ＝−ｓｉｎω（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ），
    ｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝
    ＝ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）…（３）
    と表現される場合に、この（３）式で示される周波数オフセットを実現することを特徴とする請求項２４に記載の通信機器の試験信号発生方法。
26. 前記周波数オフセット部を用いて、前記周波数オフセット処理を行うステップは、
    前記（３）式で示される周波数オフセットを実現するために、
    第１及び第２の乗算器を用いて、前記Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第１の周波数オフセット成分ｃｏｓω’（ｔ）と乗算するステップと、
    第３及び第４の乗算器を用いて、前記Ｉ波形データｃｏｓω（ｔ）及びＱ波形データｓｉｎω（ｔ）を、それぞれ、第２の周波数オフセット成分ｓｉｎω’（ｔ）と乗算するステップと、
    第１の加算器を用いて、前記第１の乗算器からの出力と前記第４の乗算器からの出力とを加算することにより、第１の周波数オフセットｃｏｓ｛ω（ｔ）＋ω’（ｔ）｝＝−ｓｉｎω（ｔ）・ｓｉｎω’（ｔ）＋ｃｏｓω（ｔ）・ｃｏｓω’（ｔ）を出力するステップと、
    第２の加算器を用いて、前記第２の乗算器からの出力と前記第３の乗算器からの出力とを加算することにより、第２の周波数オフセットｓｉｎ｛ω（ｔ）＋ω’（ｔ）｝＝ｃｏｓω（ｔ）・ｓｉｎω’（ｔ）＋ｓｉｎω（ｔ）・ｃｏｓω’（ｔ）を出力するステップと、
    を具備することを特徴とする請求項２５に記載の通信機器の試験信号発生方法。

Images