WO2006134713A1 - 通信機器の試験信号発生装置及び通信機器の試験信号発生方法 - Google Patents

Description

明 細 書

通信機器の試験信号発生装置及び通信機器の試験信号発生方法 技術分野

[0001] 本発明は通信機器の試験信号発生装置及び通信機器の試験信号発生方法に係 り、特に、少なくとも 1種類以上の単位データを含む変調信号を通信機器の試験信号 として発生する通信機器の試験信号発生装置及び通信機器の試験信号発生方法 に関する。

背景技術

[0002] 移動通信端末等の通信機器、例えば、携帯電話を新規に開発する場合、稼働中 の携帯電話に何らかの異常が生じた場合、稼働中の携帯電話が所定の使用期間を 経過した場合等においては、これらの携帯電話が有する各種の機能が正常に動作 することを確認するための通信試験が必要となる。

[0003] 具体的には、このような通信試験の試験対象となる携帯電話が基地局との間で正 常に各種の信号の送受信を実施できることを確認するための通信試験が必要となる

[0004] この場合、実際には、稼働中の基地局を用いて通信試験を実施できないので、基 地局の機能を有した擬似基地局装置 (モパイルネットワークシュミレータ装置)を用い て試験することになる（下記特許文献 1参照)。

特許文献 1：特開 2004— 336594号公報 この擬似基地局装置を用いる通信試験 では、擬似基地局装置内に組込まれている試験信号発生装置から、基地局に代わ つて、試験対象となる携帯電話へ各種の信号 (変調信号)を送信すると共に、携帯電 話力 の応答信号を擬似基地局装置内に別途設けられている受信器で受信するこ とにより、応答信号の信号レベル、応答信号の内容等を調べ、当該試験対象となる 携帯電話が正常に動作しているか否かの検証がなされる。

[0005] 例えば、試験対象となる携帯電話の基地局に対する応答信号のパワー制御機能を 試験するために、擬似基地局装置内に組込まれて!/、る試験信号発生装置から試験 対象となる携帯電話へ送信する試験信号の信号レベルを順次に低下させていって、 当該試験対象となる携帯電話からの応答信号の信号レベルが順次に上昇することを 確認するための通信試験が実施されて 、る。

[0006] また、図 4に示すように、 WCDMA (Wideband Code Division Multiple Ac cess)信号の受信範囲（セル）内に GSM (Global System for Mobile commu nication：ディジタル携帯電話システム方式)信号が存在した場合を想定すると、こ の GSM信号の周波数力 WCDMA信号の周波数の周囲で離散的に移動すること により、 GSM信号による WCDMA方式の携帯電話への妨害波となる現象が見られ る。

[0007] このため、擬似基地局装置内に組込まれている試験信号発生装置により、上述の ような GSM信号を模倣した試験信号の周波数 (キャリア周波数)を変化させる周波数 ホッピングを実現させて、 GSM信号による妨害波に対する試験対象となる WCDMA 方式の携帯電話の耐性度を把握するための通信試験が実施されている。

[0008] 上述したような幾つかの通信試験以外にも、試験信号発生装置から試験対象とな る携帯電話へ種々の試験信号を送出して、当該試験対象となる携帯電話の応答信 号力 携帯電話の各種機能の特性を把握するための各種の通信試験が実施されて いる。

[0009] したがって、このように擬似基地局装置を用いる通信試験では、擬似基地局装置内 に組込まれている試験信号発生装置は、各種の通信試験毎に、異なるデータ、異な る信号レベル、異なる周波数の試験信号を作成する必要がある。

[0010] 下記特許文献 2には、精度の高い試験信号を大量にかつ短時間で作成する手法 の 1つとして、各試験信号の信号波形を予め記憶部に記憶保持しておき、必要な時 に、記憶保持されている信号波形を読出して試験信号として出力する技術の一部が 開示されている。

特許文献 2 :特開平 7— 273555号公報 し力しながら、上述した特許文献 2のように 、予め記憶部に記憶保持している信号波形を読出して試験信号として出力する技術 においても、まだ解消すべき次のような課題がある。

[0011] まず、周波数ホッピング信号を、広帯域ベースバンドを備えた試験信号発生器のシ 一ケンス機能を用いて発生する際には、周波数オフセットを施し、この周波数オフセ ットに応じて周波数特性を補正した波形データを各ホッピング周波数における高レべ ル確度を確保した上で、各周波数オフセット毎に準備しなければならないという問題 がある。

[0012] この場合、周波数特性は試験対象となる各周波数オフセット毎に異なるため、各周 波数オフセットに応じて周波数特性を補正した波形データを含む試験信号の種類は 莫大な数になり、それらの試験信号の各信号波形を記憶するハードディスクドライバ 等の記憶装置に必要となる記憶容量が大幅に上昇するという問題がある。

[0013] また、この場合、各周波数オフセット毎に対応して周波数特性を補正するためのレ ベル補正値を波形メモリ内に予め記憶しておいて各周波数オフセットに対応する周 波数特性を補正することになるので、波形メモリの記憶容量が大幅に上昇するという 問題がある。

[0014] また、試験対象となる携帯電話に対する各種の通信試験毎に、異なる波形データ、 異なる信号レベル、異なる周波数を有する試験信号の信号波形を生成する作業は、 多大な労力を必要とするという問題がある。

[0015] また、周波数特性は試験対象となる携帯電話毎に異なるので、試験対象となる携 帯電話毎に異なる周波数特性を有する試験信号の信号波形を生成することは、多 大な労力と時間を必要とするという問題がある。

[0016] また、移動通信端末等の通信機器に対する各種の通信試験では、試験信号のフレ ームの連続性が要求されるため、試験信号の波形の切替え時の波形データの連続 性が要求されると共に、試験信号によっては、同一データを複数回に亘つて繰返し 使用される場合も多々あるので、そのために切替え時の波形データの連続性を確保 するために同一データを複数回に亘つて繰返し出力する機能を必要とするという問 題がある。

発明の開示

[0017] 本発明の目的は、上述したような従来技術の問題を解決するために、各ホッピング 周波数における高レベル確度を確保しながら、記憶装置の必要記憶容量を最小限 に抑制でき、かつ試験信号の信号波形を生成する作業を大幅に軽減できると共に、 同一データを複数回に亘つて繰返し使用される場合にも対処し得る通信機器の試験 信号発生装置及び通信機器の試験信号発生方法を提供することである。

上記目的を達成するために、本発明の第 1の態様によれば、

最終的に出力すべき試験信号の元となる少なくとも 1種類以上の単位データにお ける 1組のデジタルベースバンド直交信号 I, Qを構成する I成分波形デジタルデータ (以下、 I波形データ)及び Q成分波形デジタルデータ（以下、 Q波形データ）がそれ ぞれ所定のアドレスに、予め、記憶されている一対の波形メモリ（2、 3)と、

前記一対の波形メモリから前記 I波形データ及び Q波形データを順次に出力させる ための読出制御部（7)と、

前記読出制御部によって、前記一対の波形メモリから順次に出力される前記 I波形 データ及び Q波形データの信号レベルをそれぞれ所望の信号レベルに設定するた めの一対の乗算器（9、 10)と、

前記一対の乗算器力 順次に出力される前記 I波形データ及び Q波形データをそ れぞれ I波形アナログ信号及び Q波形アナログ信号に変換する一対のデジタル Zァ ナログ (DZA)変換器（19、 20)と、

前記一対の波形メモリから前記一対の DZA変換器までの間のデジタル段階にお いて、前記 I波形データ及び Q波形データに対し、前記試験信号に付与される所定 のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセット を与えるための、オフセット周波数を設定する周波数オフセット部（34)と、

前記一対の波形メモリに記憶されて 、る前記 I波形データ及び Q波形データとを含 む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリから読 出された前記 I波形データ及び Q波形データとを含む前記単位データに設定すべき 前記所望の信号レベルを含む第 1のシーケンス情報と、前記一対の波形メモリから読 出された前記 I波形データ及び Q波形データとを含む前記単位データに対して、前 記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに 複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を 含む第 2のシーケンス情報と力 予め、記憶されているシーケンスメモリ（4a)と、 前記シーケンスメモリから前記第 1のシーケンス情報を読出し、該第 1のシーケンス 情報に含まれる前記読出し順序及び読出しアドレスを前記読出制御部に指示するこ とにより、前記一対の波形メモリから前記 I波形データ及び Q波形データを順次に出 力させると共に、前記 I波形データ及び Q波形データが前記一対の波形メモリから出 力されるタイミングに対応して前記一対の乗算器に該第 1のシーケンス情報に含まれ る前記所望の信号レベルを指示することにより、前記一対の波形メモリから順次に出 力される前記 I波形データ及び Q波形データの信号レベルをそれぞれ前記所望の信 号レベルに設定させ、さらに、前記シーケンスメモリから前記第 2のシーケンス情報を 読出し、該第 2のシーケンス情報に含まれる前記オフセット周波数を前記周波数オフ セット部に指示することにより、前記 I波形データ及び Q波形データとを含む前記単位 データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として 所定の間隔ごとに複数のステップの周波数オフセットを与えるための前記オフセット 周波数を設定させるシーケンス制御部（6a)と、

前記一対の DZA変 カゝら順次に出力される前記 I波形アナログ信号及び Q波 形データ信号を直交変調して力 キャリア周波数信号を用いて高周波信号に変換す ることにより、最終的に前記変調信号の形態で且つ前記所定のキャリア周波数を基 準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号とし て出力する試験信号出力部（100)と、

を具備する通信機器の試験信号発生装置が提供される。

[0019] また、上記目的を達成するために、本発明の第 2の態様によれば、

前記周波数オフセット部は、

前記一対の波形メモリと前記一対の乗算器との間に設けられることを特徴とする第 1の態様に従う通信機器の試験信号発生装置が提供される。

[0020] また、上記目的を達成するために、本発明の第 3の態様によれば、

前記周波数オフセット部は、

前記一対の乗算器と前記一対の DZA変 との間に設けられることを特徴とする 第 1の態様に従う通信機器の試験信号発生装置が提供される。

[0021] また、上記目的を達成するために、本発明の第 4の態様によれば、

前記試験信号出力部は、

前記一対の DZA変 カゝら順次に出力される前記 I波形アナログ信号及び Q波 形アナログ信号を局部発振器 (21a)からの局部発信信号を用いて直交変調した変 調信号として出力する直交変調器 (21)と、

前記直交変調器力 出力される変調信号を発振器 (23)力ものキャリア周波数信号 を用いて高周波信号に変換することにより、前記変調信号の形態で且つ所定のキヤ リア周波数を伴った試験信号として出力する周波数変 (22)と、

前記周波数変換器から出力される試験信号に含まれる不要周波数成分を除去す ることにより、最終的に前記変調信号の形態で且つ所定のキャリア周波数を基準とし て所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力 させるバンドパスフィルタ（24)と、

を具備することを特徴とする第 1の態様に従う通信機器の試験信号発生装置が提 供される。

また、上記目的を達成するために、本発明の第 5の態様によれば、

前記試験信号出力部に、周波数特性が平坦でない構成要素として、少なくとも前 記バンドパスフィルタが設けられて 、る場合に、

前記シーケンスメモリには、予め、前記第 2のシーケンス情報に含まれる前記オフセ ット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として 所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波 数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での 信号レベルからのレベルオフセット値を大きく設定するためのレベルオフセット値を含 む第 3のシーケンス情報が記憶されており、

前記シーケンス制御部は、前記シーケンスメモリから前記第 3のシーケンス情報を 読出し、該第 3のシーケンス情報に含まれる前記レベルオフセット値を前記 I波形デ ータ及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応して 前記一対の乗算器に指示することにより、前記第 2のシーケンス情報に含まれる前記 オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準 として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット 周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波 数での信号レベル力 のレベルオフセット値を大きく設定させることを特徴とする第 4 の態様に従う通信機器の試験信号発生装置が提供される。

[0023] また、上記目的を達成するために、本発明の第 6の態様によれば、

前記シーケンスメモリには、予め、前記最終的に出力される試験信号に含まれる前 記単位データ毎の繰り返し回数を設定するための前記単位データ毎の I波形データ 及び Q波形データの前記一対の波形メモリからの読出しの繰り返し回数を含む第 4 のシーケンス情報が記憶されており、

前記シーケンス制御部は、前記シーケンスメモリから前記第 4のシーケンス情報を 読出し、該第 4のシーケンス情報に含まれる前記単位データ毎の I波形データ及び Q 波形データの前記一対の波形メモリからの読出しの繰り返し回数を前記 I波形データ 及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応して前記 読出制御部に指示することにより、前記単位データ毎の I波形データ及び Q波形デー タの前記一対の波形メモリからの読出しの繰り返し回数に応じた回数分連続して前 記単位データを前記一対の波形メモリから順次に出力させることを特徴とする第 1の 態様に従う通信機器の試験信号発生装置が提供される。

[0024] また、上記目的を達成するために、本発明の第 7の態様によれば、

前記シーケンスメモリに記憶すべき前記オフセット周波数を含む第 2のシーケンス 情報を、前記試験信号として GSM (Global System for Mobile communicati on)信号を模倣した試験信号のキャリア周波数を時間経過に応じて変化させる周波 数ホッピングを実現可能なオフセット周波数として設定することにより、 WCDMA (Wi deband Code Division Multiple Access)方式の被試験機器の受信範囲内 で前記 GSM信号が離散的に移動することによる前記 GSM信号による前記 WCDM A方式の被試験機器の妨害波耐性試験が実現可能となされていることを特徴とする 第 1の態様に従う通信機器の試験信号発生装置が提供される。

[0025] また、上記目的を達成するために、本発明の第 8の態様によれば、

前記一対の乗算器は、前記一対の波形メモリから読出された前記 I波形データ及び Q波形データに、前記シーケンス制御部から指示された前記信号レベル力 求めた ゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前記 I波形 データ及び Q波形データの信号レベルを前記シーケンスメモリに記憶されて 、る前 記第 1のシーケンス情報に含まれる前記信号レベルに設定することを特徴とする第 1 の態様に従う通信機器の試験信号発生装置が提供される。

[0026] また、上記目的を達成するために、本発明の第 9の態様によれば、

前記一対の乗算器は、前記一対の波形メモリから読出された前記 I波形データ及び Q波形データに、前記シーケンス制御部から指示された前記第 3のシーケンス情報 に含まれる前記レベルオフセット値力 求めたゲイン乗算値を乗算することにより、前 記一対の波形メモリから読出された前記 I波形データ及び Q波形データの信号レべ ルを前記シーケンスメモリに記憶されている前記第 3のシーケンス情報に含まれる前 記レベルオフセット値に設定することを特徴とする第 5の態様に従う通信機器の試験 信号発生装置が提供される。

[0027] また、上記目的を達成するために、本発明の第 10の態様によれば、

前記試験信号に含まれる前記単位データの I波形データ及び Q波形データを記憶 する波形データベース（28)と、各種のシーケンス情報を記憶するシーケンスデータ ベース （29)とが設けられているハードディスクドライバ内に形成された試験データ ベース （27)と、前記試験データベースに接続されて!、るデータ書込部（32)とをさ らに備え、

前記波形データベースに記憶される前記 I波形データ及び Q波形データと、前記シ 一ケンスデータベースに記憶される前記各種のシーケンス情報とは外部で作成され て、前記試験データベースにダウンロードされ、

前記データ書込部を介して、新たに出力すべき試験信号に対応する I波形データ 及び Q波形データを前記波形データベース力 読出して、前記一対の波形メモリに 書込むと、同時に、前記新たに出力すべき試験信号に対応するシーケンス情報を前 記シーケンスデータベースから読出して、前記シーケンスメモリに書込み可能に構成 されていることを特徴とする第 1の態様に従う通信機器の試験信号発生装置が提供 される。

[0028] また、上記目的を達成するために、本発明の第 11の態様によれば、

前記シーケンス制御部によって、前記シーケンスメモリから読出される前記第 2のシ 一ケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前 記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフ セットを与えるためのオフセット周波数（ ω ' )が指定される数値制御発信器 (33)、 をさらに備え、

前記数値制御発信器は、前記シーケンス制御部によって指定された前記オフセット 周波数（ ω ' )に対応する正弦波 sin ω ' (t)及び余弦波 cos ω ' (t)を生成して前記周 波数オフセット部へ送出し、

前記周波数オフセット部は、前記 I波形データ及び Q波形データの周波数 ω ( = 2 π f)を前記シーケンスメモリに記憶されたオフセット周波数 ω，（ = 2 π f，）だけオフセ ットする際に、前記 I波形データ及び Q波形データが、それぞれ、

cos ω (t)、 sm o (tノ · · · (,Ι

で示される場合に、これらを、それぞれ、

cos{ ω (t) + ω，（t) }ゝ sin{ ω (t) + ω ' (t) } …（2)

と変換することにより、周波数オフセット処理を行うことを特徴とする第 1の態様に従う 通信機器の試験信号発生装置が提供される。

[0029] また、上記目的を達成するために、本発明の第 12の態様によれば、

前記周波数オフセット部は、前記（2)式が、前記（1)式とオフセット周波数（ω ' )と を用いて

cos{ ω (,t) + ω (t) }

=― sin ω (t) · sin ω ' (t) + cos ω (t) · cos ω ' (t) ,

sin{ ω (t) + ω ' (t) }

= cos ω (t) ' sin o， (t) + sin o (t) ' cos ω， (t) · · · (3)

と表現される場合に、この（3)式で示される周波数オフセットを実現することを特徴 とする第 11の態様に従う通信機器の試験信号発生装置が提供される。

[0030] また、上記目的を達成するために、本発明の第 13の態様によれば、

前記周波数オフセット部は、前記（3)式で示される周波数オフセットを実現するた めに、

前記 I波形データ cos ω (t)及び Q波形データ sin ω (t)を、それぞれ、第 1の周波数 オフセット成分 cos ω ' (t)と乗算する第 1及び第 2の乗算器 (35a, 35d)と、 前記 I波形データ cos ω (t)及び Q波形データ sin ω (t)を、それぞれ、第 2の周波数 オフセット成分 sin ω，（t)と乗算する第 3及び第 4の乗算器 (35c, 35b)と、

前記第 1の乗算器力 の出力と前記第 4の乗算器力 の出力とを加算することによ り、第 1の周波数オフセット cos { co (t) + ω ' (t) } =—sin co (t) ' sin co ' (t) +cos co (t ) ' _COs co ' (t)を出力する第 1の加算器（36a)と、

前記第 2の乗算器力 の出力と前記第 3の乗算器力 の出力とを加算することによ り、第 2の周波数オフセット sin{ co (t) + co，（t) } =cos co (t) · sin ω，（t) + sin ω (t) · cos ω， (t)を出力する第 2の加算器（36b)と、

を具備することを特徴とする第 12の態様に従う通信機器の試験信号発生装置が提 供される。

上記目的を達成するために、本発明の第 14の態様によれば、

最終的に出力すべき試験信号の元となる少なくとも 1種類以上の単位データにお ける 1組のデジタルベースバンド直交信号 I, Qを構成する I成分波形デジタルデータ (以下、 I波形データ)及び Q成分波形デジタルデータ（以下、 Q波形データ）をれぞ れ一対の波形メモリ（2、 3)の所定のアドレスに、予め、記憶させるステップと、 前記一対の波形メモリに記憶されて 、る前記 I波形データ及び Q波形データとを含 む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリから読 出された前記 I波形データ及び Q波形データとを含む前記単位データに設定すべき 前記所望の信号レベルを含む第 1のシーケンス情報と、前記一対の波形メモリから読 出された前記 I波形データ及び Q波形データとを含む前記単位データに対して、前 記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに 複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を 含む第 2のシーケンス情報とをシーケンスメモリ（4a)に、予め、記憶させるステップと シーケンス制御部（6a)を用いて、前記シーケンスメモリから前記第 1のシーケンス 情報を読出し、該第 1のシーケンス情報に含まれる前記読出し順序及び読出しァドレ スを読出制御部に指示することにより、前記一対の波形メモリから前記 I波形データ及 び Q波形データを順次に出力させるステップと、 前記シーケンス制御部を用いて、前記シーケンスメモリから前記第 1のシーケンス情 報を読出し、該第 1のシーケンス情報に含まれる前記所望の信号レベルを前記 I波形 データ及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応し て一対の乗算器 (9、 10)に指示することにより、前記一対の波形メモリから順次に出 力される前記 I波形データ及び Q波形データの信号レベルをそれぞれ前記所望の信 号レベルに設定させるステップと、

一対のデジタル Zアナログ (DZA)変換器（19、 20)を用いて、前記一対の乗算器 力 順次に出力される前記 I波形データ及び Q波形データをそれぞれ I波形アナログ 信号及び Q波形アナログ信号に変換するステップと、

前記一対の波形メモリから前記一対の DZA変換器までの間のデジタル段階にお いて、前記シーケンス制御部を用いて、前記シーケンスメモリから前記第 2のシーケ ンス情報を読出し、該第 2のシーケンス情報に含まれる前記オフセット周波数を周波 数オフセット部（34)に指示することにより、前記 I波形データ及び Q波形データとを含 む前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数 を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための前 記オフセット周波数を設定させるステップと、

試験信号出力部（100)を用いて、前記一対の DZA変 力 順次に出力される 前記 I波形アナログ信号及び Q波形アナログ信号を直交変調して力 キャリア周波数 信号を用いて高周波信号に変換することにより、最終的に前記変調信号の形態で且 つ所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフ セットを伴った試験信号として出力させるステップと、

を具備する通信機器の試験信号発生方法が提供される。

[0032] また、上記目的を達成するために、本発明の第 15の態様によれば、

前記オフセット周波数を設定するステップは、

前記一対の波形メモリと前記一対の乗算器との間に設けられる周波数オフセット部 において行わせることを特徴とする第 14の態様に従う通信機器の試験信号発生方 法が提供される。

[0033] また、上記目的を達成するために、本発明の第 16の態様によれば、 前記オフセット周波数を設定するステップは、

前記一対の乗算器と前記一対の DZA変 との間に設けられる周波数オフセッ ト部において行わせることを特徴とする第 14の態様に従う通信機器の試験信号発生 方法が提供される。

[0034] また、上記目的を達成するために、本発明の第 17の態様によれば、

前記変調信号の形態で且つ所定のキャリア周波数を基準として所定の間隔ごとに 複数のステップの周波数オフセットを伴った試験信号として出力させるステップは、 直交変調器 (21)により、前記一対の DZA変 力 順次に出力される前記 I波 形アナログ信号及び Q波形アナログ信号を局部発振器 (21a)からの局部発信信号 を用いて直交変調した変調信号として出力するステップと、

周波数変換器 (22)により、前記直交変調器から出力される変調信号を発振器 (23 )からのキャリア周波数信号を用いて高周波信号に変換することにより、前記変調信 号の形態で且つ所定のキャリア周波数を伴った試験信号として出力するステップと、 バンドパスフィルタ（24)により、前記周波数変翻から出力される試験信号に含ま れる不要周波数成分を除去することにより、最終的に前記変調信号の形態で且つ所 定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセッ トを伴った試験信号として出力させるステップと、

を具備することを特徴とする第 14の態様に従う通信機器の試験信号発生方法が提 供される。

[0035] また、上記目的を達成するために、本発明の第 18の態様によれば、

前記試験信号出力部に、周波数特性が平坦でない構成要素として、少なくとも前 記バンドパスフィルタが設けられて 、る場合に、

前記シーケンスメモリに、予め、前記第 2のシーケンス情報に含まれる前記オフセッ ト周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所 定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数 の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信 号レベルからのレベルオフセット値を大きく設定するためのレベルオフセット値を含む 第 3のシーケンス情報を記憶させるステップと、 前記シーケンス制御部を用いて、前記シーケンスメモリから前記第 3のシーケンス情 報を読出し、該第 3のシーケンス情報に含まれる前記レベルオフセット値を前記 I波形 データ及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応し て前記一対の乗算器に指示することにより、前記第 2のシーケンス情報に含まれる前 記オフセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基 準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセ ット周波数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周 波数での信号レベル力 のレベルオフセット値を大きく設定させるステップと、 をさらに具備することを特徴とする第 17の態様に従う通信機器の試験信号発生方 法が提供される。

[0036] また、上記目的を達成するために、本発明の第 19の態様によれば、

前記シーケンスメモリに、予め、前記最終的に出力される試験信号に含まれる前記 単位データ毎の繰り返し回数を設定するための前記単位データ毎の I波形データ及 び Q波形データの前記一対の波形メモリからの読出しの繰り返し回数を含む第 4のシ 一ケンス情報を記憶させるステップと、

前記シーケンス制御部を用いて、前記シーケンスメモリから前記第 4のシーケンス情 報を読出し、該第 4のシーケンス情報に含まれる前記単位データ毎の I波形データ及 び Q波形データの前記一対の波形メモリからの読出しの繰り返し回数を前記 I波形デ ータ及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応して 前記読出制御部に指示することにより、前記単位データ毎の I波形データ及び Q波形 データの前記一対の波形メモリからの読出しの繰り返し回数に応じた回数分連続し て前記単位データを前記一対の波形メモリから順次に出力させるステップと、 をさらに具備することを特徴とする第 14の態様に従う通信機器の試験信号発生方 法が提供される。

[0037] また、上記目的を達成するために、本発明の第 20の態様によれば、

前記オフセット周波数を含む前記第 2のシーケンス情報を前記シーケンスメモリに、 予め、記憶させるステップは、

前記シーケンスメモリに記憶すべき前記オフセット周波数を含む第 2のシーケンス 情報を、前記試験信号として GSM (Global System for Mobile communicati on)信号を模倣した試験信号のキャリア周波数を時間経過に応じて変化させる周波 数ホッピングを実現可能なオフセット周波数として設定することにより、 WCDMA (Wi deband Code Division Multiple Access)方式の被試験機器の受信周波数 範囲内で前記 GSM信号が離散的に移動することによる前記 GSM信号による前記 WCDMA方式の被試験機器の妨害波耐性試験が実現可能となされていることを特 徴とする第 14の態様に従う通信機器の試験信号発生方法が提供される。

[0038] また、上記目的を達成するために、本発明の第 21の態様によれば、

前記一対の波形メモリから順次に出力される前記 I波形データ及び Q波形データの 信号レベルをそれぞれ所望の信号レベルに設定するステップは、

前記一対の波形メモリから読出された前記 I波形データ及び Q波形データに、前記 一対の乗算器を用いて、前記シーケンス制御部から指示された前記信号レベルから 求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前 記 I波形データ及び Q波形データの信号レベルを前記シーケンスメモリに記憶されて いる前記第 1のシーケンス情報に含まれる前記信号レベルに設定することを特徴とす る第 14の態様に従う通信機器の試験信号発生方法が提供される。

[0039] また、上記目的を達成するために、本発明の第 22の態様によれば、

前記一対の波形メモリから順次に出力される前記 I波形データ及び Q波形データの 信号レベルをそれぞれ所望の信号レベルに設定するステップは、

前記一対の波形メモリから出力される前記 I波形データ及び Q波形データに、前記 一対の乗算器を用いて、前記シーケンス制御部力 指示された前記第 3のシーケン ス情報に含まれる前記レベルオフセット値力 求めたゲイン乗算値を乗算することに より、前記一対の波形メモリから読出された前記 I波形データ及び Q波形データの信 号レベルを前記シーケンスメモリに記憶されて 1、る前記第 3のシーケンス情報に含ま れる前記レベルオフセット値に設定させることを特徴とする第 18の態様に従う通信機 器の試験信号発生方法が提供される。

[0040] また、上記目的を達成するために、本発明の第 23の態様によれば、

前記試験信号に含まれる前記単位データの I波形データ及び Q波形データを記憶 する波形データベース（28)と、各種のシーケンス情報を記憶するシーケンスデータ ベース （29)とが設けられているハードディスクドライバ内に形成された試験データ ベース （27)と、前記試験データベースに接続されて!、るデータ書込部（32)とを準 備するステップと、

外部で作成された前記波形データベースに記憶される前記 I波形データ及び Q波 形データと、前記シーケンスデータベースに記憶される各種のシーケンス情報とを前 記試験データベースにダウンロードするステップと、

前記データ書込部を用いて、新たに出力すべき試験信号に対応する I波形データ 及び Q波形データを前記波形データベース力 読出して、前記一対の波形メモリに 書込むと共に、前記新たに出力すべき試験信号に対応するシーケンス情報を前記シ 一ケンスデータベースから読出して、前記シーケンスメモリに書込むステップと、 をさらに具備することを特徴とする第 14の態様に従う通信機器の試験信号発生方 法が提供される。

また、上記目的を達成するために、本発明の第 24の態様によれば、

前記オフセット周波数を設定させるステップは、

前記シーケンスメモリから読出される前記第 2のシーケンス情報に含まれる前記ォ フセット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準と して所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周 波数（ ω ' )を数値制御発信器 (33)に指定させるステップと、

前記数値制御発信器を用いて、指定された前記オフセット周波数（ω ' )に対応する 正弦波 sin ω ' (t)及び余弦波 cos co ' (t)を生成して前記周波数オフセット部へ送出 するステップと、

前記周波数オフセット部を用いて、前記 I波形デジタルデータ及び Q波形デジタル データの周波数 ω ( = 2 π f)を前記シーケンスメモリに記憶されたオフセット周波数 ω ' ( = 2 π ί' )だけオフセットする際に、前記 I波形データ及び Q波形データが、それ ぞれ、

cos ω (t)、 sm o (t) · · · (1)

で示される場合に、これらを、それぞれ、 cos{ ω (t) + ω，（t) }ゝ sin{ ω (t) + ω ' (t) } …（2)

と変換することにより、周波数オフセット処理を行うステップと、

を具備することを特徴とする第 14の態様に従う通信機器の試験信号発生方法が提 供される。

[0042] また、上記目的を達成するために、本発明の第 25の態様によれば、

前記周波数オフセット部を用いて、前記周波数オフセット処理を行うステップは、 前記（2)式が、前記（1)式とオフセット周波数（ ω ' )とを用いて

cos{ ω (,t) + ω (t) }

=― sin ω (t) · sin ω ' (t) + cos ω (t) · cos ω ' (t) ,

sin{ ω (t) + ω ' (t) }

= cos ω (t) ' sin o， (t) + sin o (t) ' cos ω， (t) · · · (3)

と表現される場合に、この（3)式で示される周波数オフセットを実現することを特徴 とする第 24の態様に従う通信機器の試験信号発生方法が提供される。

[0043] また、上記目的を達成するために、本発明の第 26の態様によれば、

前記周波数オフセット部を用いて、前記周波数オフセット処理を行うステップは、 前記（3)式で示される周波数オフセットを実現するために、

第 1及び第 2の乗算器（35a, 35d)を用いて、前記 I波形データ cos ω (t)及び Q波 形データ sin co (t)を、それぞれ、第 1の周波数オフセット成分 cos ω ' (t)と乗算する ステップと、

第 3及び第 4の乗算器（35c, 35b)を用いて、前記 I波形データ cos ω (t)及び Q波 形データ sin co (t)を、それぞれ、第 2の周波数オフセット成分 sin co，（t)と乗算するス テツプと、

第 1の加算器 (36a)を用いて、前記第 1の乗算器力 の出力と前記第 4の乗算器か らの出力とを加算することにより、第 1の周波数オフセット cos { ω (t) + ω，（t) } =— si η ω (t) ' sin o， (t) +cos o (t) . cos o， (t)を出力するステップと、

第 2の加算器 (36b)を用いて、前記第 2の乗算器からの出力と前記第 3の乗算器か らの出力とを加算することにより、第 2の周波数オフセット sin{ ω (t) + ω， (t) } =cos ω (t) ' sin co， (t) + sin o (t) ' cos o， (t)を出力するステップと、 を具備することを特徴とする第 25の態様に従う通信機器の試験信号発生方法が提 供される。

[0044] 上述したように構成される第 1の態様の通信機器の試験信号発生装置から、最終 的に試験対象に出力すべき試験信号は、一般に、 1種類以上の単位データからなる

[0045] したがって、一対の波形メモリには、それぞれ、最終的に変調信号の形態で且つ所 定のキャリア周波数を伴って出力すべき試験信号の元となる少なくとも 1種類以上の 単位データにおける 1組のデジタルベースバンド直交信号 I、 Qを構成する I波形デー タ及び Q波形データのみが記憶されて 、る。

[0046] また、シーケンスメモリには、最終的に試験信号として出力すべき変調信号に含ま れる各波形の出力順番を示す番号と、該各番号毎の各波形の種別を示す波形種別 と、該各番号毎の I波形データ及び Q波形データを読出すための各波形メモリの読出 しアドレスとを含む第 1のシーケンス情報と、各波形メモリから読出された I波形データ 及び Q波形データとを含む単位データに対して、最終的に出力すべき試験信号に付 与される所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波 数オフセットを与えるために設定するオフセット周波数を含む第 2のシーケンス情報と が記憶されている。

[0047] これにより、まず、シーケンス制御部によって読出されるシーケンスメモリ内の第 1の シーケンス情報の内容に従って、読出制御部によって各波形メモリから単位データの I波形データ及び Q波形データが順次に読出されていく。

[0048] そして、各波形メモリから順次に読出された I波形データ及び Q波形データは、一対 の DZA変 でそれぞれアナログ信号に変換されてカゝら試験信号出力部で直交 変調されると共に、キャリア周波数信号を用いて高周波信号に周波数変換されること により、試験信号出力部から変調信号の形態で且つ所定のキャリア周波数を伴った 試験信号として出力される。

[0049] このような構成によれば、各単位データが等しい場合、記憶装置としての一対の波形 メモリの必要記憶容量を最小限に抑制することができる。

[0050] また、単位データが等しぐ単位データの出力順序、信号レベル、繰り返し回数等 が異なる新規の試験信号が必要になる場合には、波形データ自体を新規に生成す る必要はなぐ単に、そのような条件を満たす新たなシーケンス情報を作成してシー ケンスメモリ内に記憶するのみでよ 、。

[0051] また、シーケンス制御部によって読出されるシーケンスメモリからの第 2のシーケンス 情報に含まれるオフセット周波数により、各波形メモリから順次に読出された I波形デ ータ及び Q波形データは、各波形メモリから各 DZA変換器までの間のデジタル段階 において、周波数オフセット部により試験信号に付与される所定のキャリア周波数を 基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、ォ フセット周波数が設定される。

[0052] これにより、最終的に試験信号発生装置から出力される試験信号は、当該試験信 号に時間軸上に配列されて含まれる同一又は異なる複数の単位データの周波数が 、1波形データ及び Q波形データのデジタル段階で所定の周波数オフセットが伴われ ることになる。

[0053] すなわち、最終的に試験信号発生装置から出力される試験信号は、変調信号の形 態で且つ所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周 波数オフセットが伴われる試験信号として出力される。

[0054] すなわち、この所定の周波数オフセットが伴われた I波形データ及び Q波形データ は、後段でアナログ信号に変換されて力 直交変調されてキャリア周波数信号で周 波数変換された試験信号として出力される際に、その中心周波数が周波数オフセッ トに対応して時間変化に伴って変化する試験信号として出力される。

[0055] このように、その中心周波数が周波数オフセットに対応して時間変化に伴って変化 する試験信号は、 GSM信号を模倣した試験信号としてのキャリア周波数を時間経過 に応じて変化させる周波数ホッピングを実現可能なオフセット周波数としてシーケン スメモリ内の第 2のシーケンス情報に含ませて設定することにより、 WCDMA方式の 被試験機器の受信周波数範囲内で前記 GSM信号が離散的に移動することによる 前記 GSM信号による前記 WCDMA方式の被試験機器の妨害波耐性試験が実現 可能となる。

[0056] そして、シーケンスメモリ内の第 2のシーケンス情報に I波形データ及び Q波形デー タとを含む単位データに対して、試験信号の所定のキャリア周波数を基準として所定 の間隔ごとに複数のステップの周波数オフセットを与えるために設定するオフセット 周波数を含ませておくことにより、周波数ホッピングを実現するに必要な波形データ のサイズを可及的に軽減することができる。

[0057] 例えば、周波数ホッピングを実現する際の試験信号の周波数帯域を 200kHzとし 且つ出力時間を lsecとした条件において、 GSM信号を模倣した試験信号を出力す る場合に、上述したような周波数オフセット機能の有無によって、必要な波形データ のサイズに多大な相違がある。

[0058] すなわち、周波数オフセット機能の有りの場合には、オフセット 0MHz : 800kbyte の信号のみを用意すればよいのに対し、周波数オフセット機能の無しの場合には、 オフセット 10MHz： 101Mbyteの信号を用意する必要がある。

[0059] したがって、周波数オフセット機能を備えることにより、このような周波数ホッピングを 実現するに必要な記憶装置としての一対の波形メモリの記憶容量を最小限に抑制す ることがでさる。

[0060] また、その中心周波数が周波数オフセットに対応して時間変化に伴って変化する 試験信号を出力する際、試験信号発生装置の後段の試験信号出力部にバンドパス フィルタ (BPF)、直交変調器、増幅器等の周波数特性が平坦でない構成要素が組 込まれて 、る場合、それらの全て又はその一部の周波数特性に起因するレベル変 動を補償する必要がある。

[0061] そこで、この周波数特性に起因するレベル変動を補償するために、第 5の態様の通 信機器の試験信号発生装置では、第 2のシーケンス情報に含まれるオフセット周波 数として試験信号に付与される所定のキャリア周波数を基準として所定の間隔ごとに 複数のステップの周波数オフセットを与えるためのオフセット周波数の絶対値が大き くなるにつれて、前記基準としての前記所定のキャリア周波数での信号レベルからの レベルオフセット値を大きく設定するためのレベルオフセット値を含む第 3のシーケン ス情報が前記シーケンスメモリに記憶されて 、る。

[0062] そして、シーケンス制御部によって読出されるシーケンスメモリからの第 3のシーケ ンス情報に含まれるレベルオフセット値に基づ 、て、試験信号の各単位データの信 号レベルを、 I波形データ及び Q波形データをデジタル段階で、一対の乗算器により 前述した周波数特性に対応したレベルオフセット値だけ変更させるようにしている。

[0063] したがって、たとえ、試験信号の各単位データの周波数を変化させたとしても、試験 信号発生装置の全体としての周波数特性を一定に維持することができる。

[0064] また、第 6の態様のように構成された試験信号発生装置においては、試験信号発 生装置力 出力される試験信号の時間軸上に配列された同一又は複数の単位デー タを設定された回数だけ繰り返し出力することが可能である。

[0065] すなわち、予め、シーケンス情報に単位データの繰り返し出力回数を設定すること により、試験信号の周波数シフトを単位データ毎に実行することが、簡単に実現でき る。

[0066] 以上のように、本発明の試験信号発生装置においては、出力すべき試験信号のデ ータを少なくとも 1種類以上の単位データであるとし、一対の波形メモリに単位データ における I波形データ及び Q波形データのみを記憶し、出力される試験信号のシーケ ンス情報に基づいて、一対の波形メモリから I波形データ及び Q波形データを読出し ている。

[0067] よって、試験信号発生装置から出力される試験信号の信号レベルを高い確度に維 持しながら、記憶装置として用いられる一対の波形メモリの必要記憶容量を最小限に 抑制することができるので、試験信号発生装置全体としての製造費を低減することが できると共に、オペレータの作業負担を大幅に軽減することができる。

図面の簡単な説明

[0068] [図 1A]図 1Aは、本発明に係る通信機器の試験信号発生装置の第 1実施形態の概 略構成を説明するために示すブロック図である。

[図 1B]図 1Bは、本発明に係る通信機器の試験信号発生装置の第 2実施形態の概 略構成を説明するために示すブロック図である。

[図 1C]図 1Cは、本発明に係る通信機器の試験信号発生装置の第 3実施形態の概 略構成を説明するために示すブロック図である。

[図 1D]図 1Dは、本発明に係る通信機器の試験信号発生装置の第 4実施形態の概 略構成を説明するために示すブロック図である。 [図 2]図 2は、図 1 A及び図 1Cの試験信号発生装置内に設けられるシーケンスメモリ 4 aの記憶内容を説明するために示す図である。

[図 3A]図 3Aは、図 1Aの試験信号発生装置における周波数特性と変調信号レベル との関係を説明するために示す図である。

[図 3B]図 3Bは、図 1Aの試験信号発生装置における周波数特性と変調信号レベル との関係を説明するために示す図である。

[図 4]図 4は、従来技術及び本発明にお ヽて行われる妨害波耐性試験に用いられる GSM信号の周波数ホッピングを説明するために示す図である。

[図 5]図 5は、図 1 Aの試験信号発生装置内に形成された一対の波形メモリ 2, 3の記 憶内容を説明するために示す図である。

[図 6]図 6は、図 1Aの試験信号発生装置における試験信号の周波数オフセットを説 明するために示す図である。

[図 7]図 7は、図 1Aの試験信号発生装置内に組込まれた周波数オフセット部 34の詳 細構成を説明するために示すブロック図である。

[図 8]図 8は、図 1Aの試験信号発生装置内に組込まれた周波数変換部 22から出力 された試験信号の構成を説明するために示す図である。

[図 9]図 9は、図 1B及び図 1Dの試験信号発生装置内に設けられるシーケンスメモリ 4 bの記憶内容を説明するために示す図である。

[図 10]図 10は、図 1Bの試験信号発生装置力 出力される試験信号の構成を説明す るために示す図である。

発明を実施するための最良の形態

[0069] 以下、図面に基づいて本発明の幾つかの実施の形態を説明する。

[0070] (第 1実施形態）

まず、本発明に係る通信機器の試験信号発生装置の第 1実施形態について図 1A 及び図 2至図 8を参照しながら具体的に説明する。

[0071] 図 1Aは、本発明の通信機器の試験信号発生装置に係る第 1実施形態の概略構成 を示すブロック図である。

[0072] 図 2は、図 1Aの試験信号発生装置内に設けられるシーケンスメモリ 4aの記憶内容 を説明するために示す図である。

[0073] 図 3A、 Bは、図 1Aの試験信号発生装置における周波数特性と変調信号レベルと の関係を説明するために示す図である。

[0074] 図 4は、本発明において行われる妨害波耐性試験に用いられる GSM信号の周波 数ホッピングを説明するために示す図である。

[0075] 図 5は、図 1 Aの試験信号発生装置内に形成された一対の波形メモリ 2, 3の記憶内 容を説明するために示す図である。

[0076] 図 6は、図 1Aの試験信号発生装置における試験信号の周波数オフセットを説明す るために示す図である。

[0077] 図 7は、図 1Aの試験信号発生装置内に組込まれた周波数オフセット部 34の詳細 構成を説明するために示すブロック図である。

[0078] 図 8は、図 1Aの試験信号発生装置内に組込まれた周波数変換部 22から出力され た試験信号の構成を説明するために示す図である。

[0079] この第 1実施形態による通信機器の試験信号発生装置は、基本的には、図 1A及 び図 2至図 8に示すように、最終的に出力すべき試験信号の元となる少なくとも 1種類 以上の単位データ laにおける 1組のデジタルベースバンド直交信号 I, Qを構成する I成分波形デジタルデータ（以下、 I波形データ)及び Q成分波形デジタルデータ（以 下、 Q波形データ）がそれぞれ所定のアドレスに、予め、記憶されている一対の波形 メモリ 2、 3と、前記一対の波形メモリ 2、 3から前記 I波形データ及び Q波形データを順 次に出力させるための読出制御部 7と、前記読出制御部 7によって、前記一対の波 形メモリ 2、 3から順次に出力される前記 I波形データ及び Q波形データの信号レベル をそれぞれ所望の信号レベルに設定するための一対の乗算器 9、 10と、前記一対の 乗算器 9、 10から順次に出力される前記 I波形データ及び Q波形データをそれぞれ I 波形アナログ信号及び Q波形アナログ信号に変換する一対のデジタル Zアナログ（ DZA)変換器 19、 20と、前記一対の波形メモリ 2、 3から前記一対の DZA変換器 1 9、 20までの間において、前記 I波形データ及び Q波形データに対し、前記試験信号 に付与される所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの 周波数オフセットを与えるためのオフセット周波数を設定する周波数オフセット部 34 と、前記一対の波形メモリ 2、 3に記憶されている前記 I波形データ及び Q波形データ とを含む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリ 2 、 3から読出された前記 I波形データ及び Q波形データとを含む前記単位データに設 定すべき前記所望の信号レベルを含む第 1のシーケンス情報と、前記一対の波形メ モリ 2、 3から読出された前記 I波形データ及び Q波形データとを含む前記単位データ に対して、前記試験信号に付与される前記所定のキャリア周波数を基準として所定 の間隔ごとに複数のステップの周波数オフセットを与えるために設定する前記オフセ ット周波数を含む第 2のシーケンス情報とが、予め、記憶されているシーケンスメモリ 4 aと、前記シーケンスメモリ 4aから前記第 1のシーケンス情報を読出し、該第 1のシー ケンス情報に含まれる前記読出し順序及び読出しアドレスを前記読出制御部 7に指 示することにより、前記一対の波形メモリ 2、 3から前記 I波形データ及び Q波形データ を順次に出力させると共に、前記 I波形データ及び Q波形データが前記一対の波形 メモリ 2, 3から出力されるタイミングに対応して前記一対の乗算器 9、 10に該第 1のシ 一ケンス情報に含まれる前記所望の信号レベルを指示することにより、前記一対の 波形メモリ 2、 3から順次に出力される前記 I波形データ及び Q波形データの信号レべ ルをそれぞれ前記所望の信号レベルに設定させ、さらに、前記シーケンスメモリ 4aか ら前記第 2のシーケンス情報を読出し、該第 2のシーケンス情報に含まれる前記オフ セット周波数情報を前記周波数オフセット部 34に指示することにより、前記 I波形デ ータ及び Q波形データとを含む前記単位データに対して、前記試験信号に付与され る前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数 オフセットを与えるための前記オフセット周波数を設定させるシーケンス制御部 6aと、 前記一対の DZA変換器 19, 20から順次に出力される前記 I波形アナログ信号及び Q波形データ信号を直交変調して力 キャリア周波数信号を用いて高周波信号に変 換することにより、最終的に変調信号の形態で且つ所定のキャリア周波数を基準とし て所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号として出力 する試験信号出力部 100とを有して構成されている。

また、この第 1実施形態による通信機器の試験信号発生方法は、基本的には、図 1 A及び図 2至図 8に示すように、最終的に出力すべき試験信号の元となる少なくとも 1 種類以上の単位データ laにおける 1組のデジタルベースバンド直交信号 I, Qを構成 する I成分波形デジタルデータ（以下、 I波形データ)及び Q成分波形デジタルデータ (以下、 Q波形データ）をれぞれ一対の波形メモリ 2、 3の所定のアドレスに、予め、記 憶させるステップと、前記一対の波形メモリ 2、 3に記憶されている前記 I波形データ及 び Q波形データとを含む前記単位データの読出し順序と、読出しアドレスと、前記一 対の波形メモリ 2、 3から読出された前記 I波形データ及び Q波形データとを含む前記 単位データに設定すべき前記所望の信号レベルを含む第 1のシーケンス情報と、前 記一対の波形メモリ 2、 3から読出された前記 I波形データ及び Q波形データとを含む 前記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を 基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるために設定 する前記オフセット周波数を含む第 2のシーケンス情報とをシーケンスメモリ 4aに、予 め、記憶させるステップと、シーケンス制御部 6aを用いて、前記シーケンスメモリ 4aか ら前記第 1のシーケンス情報を読出し、該第 1のシーケンス情報に含まれる前記読出 し順序及び読出しアドレスを読出制御部に指示することにより、前記一対の波形メモ リ 2、 3から前記 I波形データ及び Q波形データを順次に出力させるステップと、前記 シーケンス制御部 6aを用いて、前記シーケンスメモリ 4aから前記第 1のシーケンス情 報を読出し、該第 1のシーケンス情報に含まれる前記所望の信号レベルを前記 I波形 データ及び Q波形データが前記一対の波形メモリ 2、 3から出力されるタイミングに対 応して一対の乗算器 9、 10に指示することにより、前記一対の波形メモリ 2、 3から順 次に出力される前記 I波形データ及び Q波形データの信号レベルをそれぞれ前記所 望の信号レベルに設定させるステップと、一対のデジタル Zアナログ (DZA)変 19、 20を用いて、前記一対の乗算器 9、 10から順次に出力される前記 I波形データ 及び Q波形データをそれぞれ I波形アナログ信号及び Q波形アナログ信号に変換す るステップと、前記一対の波形メモリ 2、 3から前記一対の DZA変換器 19、 20までの 間のデジタル段階において、前記シーケンス制御部 6aを用いて、前記シーケンスメ モリ 4aから前記第 2のシーケンス情報を読出し、該第 2のシーケンス情報に含まれる 前記オフセット周波数を周波数オフセット部 34に指示することにより、前記 I波形デー タ及び Q波形データとを含む前記単位データに対して、前記試験信号に付与される 前記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数 オフセットを与えるための前記オフセット周波数を設定させるステップと、試験信号出 力部 100を用いて、前記一対の DZA変換器 19、 20から順次に出力される前記 I波 形アナログ信号及び Q波形アナログ信号を直交変調して力 キャリア周波数信号を 用いて高周波信号に変換することにより、最終的に変調信号の形態で且つ所定のキ ャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセットを伴 つた試験信号として出力させるステップとを有して構成されている。

[0081] 図 1 Aに示す試験信号発生装置は、具体的には、携帯通信端末等の通信機器、例 えば、前述した携帯電話に対する通信試験を実施するための擬似基地局装置内に 組込まれ、試験対象としての携帯電話に対して試験信号としての変調信号を出力す る。

[0082] この第 1実施形態の通信機器の試験信号発生装置において、最終的に、出力端 子 26から試験信号として出力される変調信号 aは、図 3Bの実線で示すように、時間

3

経過に伴って順次に出力される 5個の単位データ laの周波数 基準周波数 f に

0 対して、上下に所定周波数間隔（± 1ΜΗζ, ± 2MHz)でオフセットされている。

[0083] このような試験信号として出力される変調信号 aは、図 4を用いて説明したように、 G

3

SM信号を模倣した試験信号の周波数 (キャリア周波数すなわち基準周波数 f )を時

0 間経過に応じて変化させる周波数ホッピングを実現させることにより、 WCDMA携帯 電話の妨害波耐性試験のために用いられる。

[0084] すなわち、この第 1実施形態に用いられる後述のシーケンスメモリ 4aに記憶すべき オフセット周波数を含む第 2のシーケンス情報を、試験信号として GSM信号を模倣し た試験信号のキャリア周波数 f を時間経過に応じて変化させる周波数ホッピングを実

0

現可能なオフセット周波数として設定することにより、 WCDMA方式の被試験機器の 受信範囲内で前記 GSM信号が離散的に移動することによる GSM信号による WCD MA方式の被試験機器の妨害波耐性試験が実現可能となる。

[0085] 図 1 Aにおいて、一対の波形メモリを構成する I波形メモリ 2及び Q波形メモリ 3には、 最終的に変調信号の形態で且つ所定のキャリア周波数 f を伴って出力すべき試験

0

信号の元となる少なくとも 1種類以上の単位データ laにおける 1組のデジタルベース バンド直交信号 I, Qを構成する I成分波形デジタルデータ（以下、 I波形データ)及び Q成分波形デジタルデータ（以下、 Q波形データ） それぞれ、所定の格納アドレス に、予め、記憶されている。

[0086] すなわち、 I波形メモリ 2には、後述する図 2に示すように所定の格納アドレスに対応 する読出し開始アドレス AD 〜読出し終了アドレス AD に、最終的に、この試験信

IS 1E

号発生装置の出力端子 26から出力される試験信号としての変調信号 aの単位デー

3

タ laにおけるデジタルの I波形データ力 予め、記憶されている。

[0087] また、 Q波形メモリ 3には、後述する図 2に示すように所定の格納アドレスに対応す る読出し開始アドレス AD 〜読出し終了アドレス AD に、最終的に、この試験信号

IS 1E

発生装置の出力端子 26から出力される試験信号としての変調信号 aの単位データ

3

laにおけるデジタルの Q波形データ力 予め、記憶されている。

[0088] そして、図 1Aにおいて、シーケンスメモリ 4a内には、図 2に示すように、最終的に試 験信号として出力すべき変調信号 a に含まれる各波形の出力順番を示す 1番から 5

3

番までの番号と、該 1番から 5番までの各波形の種別（ここでは、すべて A)を示す波 形種別 laと、該各波形種別 la毎の各波形メモリ 2、 3から I波形データ及び Q波形デ 一タを読出すための各波形メモリ 2、 3の読出し開始アドレス AD 及び読出し終了ァ

1S

ドレス AD とを含む第 1のシーケンス情報と、各波形メモリ 2、 3から読出された I波形

1E

データ及び Q波形データとを含む単位データに対して、最終的に出力すべき試験信 号に付与される所定のキャリア周波数 (f )

0を基準として所定の間隔ごとに複数のステ ップの周波数オフセットを与えるために設定するオフセット周波数 ω，（ = 2 π ί，， ± 1 MHz,士 2MHz)を含む第 2のシーケンス情報とが記憶されて!、る。

[0089] なお、この試験信号発生装置において、後述の試験信号出力部 100に、周波数特 性が平坦でない構成要素として、少なくともバンドパスフィルタ 24が設けられている場 合に、シーケンスメモリ 4a内には、図 2に示すように、予め、第 2のシーケンス情報に 含まれるオフセット周波数として試験信号に付与される所定のキャリア周波数 f を基

0 準として所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセ ット周波数 （± 1ΜΗζ, ± 2MHz)の絶対値が大きくなるにつれて、送信基準として の所定のキャリア周波数 f での信号レベル（OdB)力 のレベルオフセット値を大きく（ + 2dB, + 5dB)設定するためのレベルオフセット値を含む第 3のシーケンス情報が 記憶されている。

[0090] そして、後述するシーケンス制御部 6aは、シーケンスメモリ 4aから第 3のシーケンス 情報を読出し、該第 3のシーケンス情報に含まれる前記レベルオフセット値を I波形デ ータ及び Q波形データが各波形メモリ 2、 3から出力されるタイミングに対応して一対 の乗算器 9、 10に指示することにより、第 2のシーケンス情報に含まれるオフセット周 波数として試験信号に付与される所定のキャリア周波数 f を基準として所定の間隔ご

0

とに複数のステップの周波数オフセット（± 1ΜΗζ, ± 2MHz)を与えるためのオフセ ット周波数の絶対値が大きくなるにつれて、基準としての所定のキャリア周波数 f での

0 信号レベル（送信基準レベル = OdB)からのレベルオフセット値を大きく（ + 2dB, + 5dB)設定させるようになされて 、る。

[0091] ここで、オフセット周波数の絶対値が大きくなるにつれて、送信基準レベル (OdB) 力ものレベルオフセット値を大きく設定する理由を図 3Aを用いて説明する。

[0092] 前述したように、試験信号発生装置の試験信号出力部 100に、バンドパスフィルタ

(BPF) 24、直交変調器 21、周波数変換器 22、増幅器 25のように、周波数特性が 平坦でない複数の構成要素が設けられている場合には、試験信号出力部 100から 出力される試験信号としての周波数帯域幅が広がった 5個の単位データ laからなる 変調信号 aの全体の周波数特性における前記複数の構成要素の総合の周波数特

3

性を補償する必要がある。

[0093] すなわち、図 3Aに示す周波数特性のように、試験信号の中心周波数となる基準と しての所定のキャリア周波数 f 力も遠く離れるにつれて単位データ laの信号レベル

0

が低下（― 2dB, — 5dB)するので、このような周波数特性を補償するために、各単位 データ laの信号レベルを当該単位データ laのオフセット周波数 ω，（± 1ΜΗζ, ± 2 MHz)に応じて予め高く（ + 2dB, + 5dB)なるようにレベルオフセット値を大きく設定 している。

[0094] 具体的には、オフセット周波数 ω，（± 1ΜΗζ, ± 2ΜΗζ)の絶対値が大きくなるに つれて、送信基準レベル OdBからのレベルオフセット値を大きく（ + 2dB, + 5dB)設 定している。 [0095] 次に、図 1 Aの全体の動作について説明する。

[0096] まず、シーケンス制御部 6aは、シーケンスメモリ 4aから第 1のシーケンス情報を読出 し、該第 1のシーケンス情報に含まれる最終的に試験信号として出力すべき変調信 号 aに含まれる波形 Aと、該波形 Aの単位データ la毎の I波形データ及び Q波形デ

3

ータを記憶するための各波形メモリ 2、 3に記憶されて ヽる I波形データ及び Q波形デ 一タとを含む前記単位データの読出し順序としての 1番から 5番までの番号と、読出 し（開始、終了）アドレスとを読出制御部 7に指示する。

[0097] これにより、読出制御部 7は、クロック発生部 5力らのクロック bに同期して、 1番から 5 番までの各単位データ laを、順番に、各波形メモリ 2、 3から読出すために、各波形メ モリ 2、 3の I波形データ及び Q波形データの読出し開始アドレス AD 及び読出し終

1S

了アドレス AD を指定する。

1E

[0098] 同時に、シーケンス制御部 6aは、シーケンスメモリ 4aから第 2のシーケンス情報を 読出し、該第 2のシーケンス情報に含まれるオフセット周波数に基づいて、各単位デ ータ la毎のオフセット周波数を読出して数値制御発信器 (NCO) 33へ指定する。

[0099] さらに、シーケンス制御部 6aは、シーケンスメモリ 4aから第 3のシーケンス情報を読 出し、該第 3のシーケンス情報に含まれる該当番号の単位データ laのレベルオフセ ット値を各乗算器 9、 10へ設定する。

[0100] なお、前述したようなレベルオフセットによる周波数特性の補償を必要としない場合 には、シーケンスメモリ 4aに予め記憶されている前記所定の信号レベルとして、シー ケンスメモリ 4aに予め記憶されている各単位データ laのレベルオフセット値はすべて 送信基準レベル OdBになされて!ヽるものとする。

[0101] NC033は、指定されたオフセット周波数 ωに対応する正弦波 sin ω (t)、余弦波 co s co (t)を生成して周波数オフセット部 34へ送出する。

[0102] この周波数オフセット部 34は、一対の波形メモリ 2、 3から一対の DZ A変換器 19、 20までの間のデジタル段階において、図 1Aの場合には、一対の波形メモリ 2、 3と前 記一対の乗算器 9、 10との間に設けられていることにより、後述するように、 I波形デ ータ及び Q波形データに対し、試験信号の前記所定のキャリア周波数を基準として 所定の間隔ごとに複数のステップの周波数オフセットを与えるための、オフセット周波 数を設定する。

[0103] 読出制御部 7は、前述のようにして指定された読出し開始アドレス及び読出し終了 アドレスに基づいて、各波形メモリ 2、 3から当該読出し開始アドレス及び読出し終了 アドレスの間の I波形データ及び Q波形データを読出す。

[0104] これにより各波形メモリ 2、 3から指定された読出し開始アドレス力も読出し終了アド レスまでの間の I波形データ及び Q波形データが順次に出力される。

[0105] そして、各波形メモリ 2、 3から順次に出力された I波形データ及び Q波形データは、 周波数オフセット部 34へ入力される。

[0106] 周波数オフセット部 34は、各波形メモリ 2、 3から順次に出力された I波形データ及 び Q波形データの周波数 ω ( = 2 π f)をシーケンスメモリ 4aに記憶されたオフセット周 波数 ω，（ = 2 π ί，）だけオフセットする。

[0107] 具体的には、 I波形データ、 Q波形データ力 それぞれ、

cos ω (t)、 sm o (tノ · · · (,Ι

と示される場合に、これらを、それぞれ、

cos{ ω (t) + ω，（t) }ゝ sin{ ω (t) + ω ' (t) } …（2)

と変換する。

[0108] (2)式は、（1)式とオフセット周波数 ωとを用いて（3)式で表現できる。

[0109] ― sm ω (t) · sm ω (t) + cos ω (,t) · cos ω (t)

= cos{ ω (t) + ω， (t) } (第 1の周波数オフセット） ,

cos o (t) * sm o (,t) + sm ω (t) · cos ω (t

= sin{ ω (t) + ω ' (t) } (第 2の周波数オフセット）

… ）

この（3)式で示される周波数オフセットを実現するために、周波数オフセット部 34は 、例えば、図 7に示すように、第 1乃至第 4の乗算器 35a、 35b、 35c、 35dと、第 1及 び第 2の加算器 36a、 36bとで構成されている。

[0110] すなわち、周波数オフセット部 34は、 I波形データ cos ω (t)及び Q波形データ sin ω (t)を、それぞれ、第 1の周波数オフセット成分 cos ω ' (t)と乗算する第 1及び第 2 の乗算器 35a, 35dと、 I波形データ cos ω (t)及び Q波形データ sin ω (t)を、それぞ れ、第 2の周波数オフセット成分 sin ω ' (t)と乗算する第 3及び第 4の乗算器 35c, 35 bと、第 1の乗算器 35aからの出力と前記第 4の乗算器 35bからの出力とを加算するこ とにより、第 1の周波数オフセット cos { co (t) + co，（t) } =—sin co (t) ' sin co，（t) +co s ω (t) ' cos ω ' (t)を出力する第 1の加算器 36aと、第 2の乗算器 35dからの出力と 第 3の乗算器 35cからの出力とを加算することにより、第 2の周波数オフセット sin{ ω ( t) + co，（t) } =cos co (t) ' sin co，（t) + sin co (t) ' cos ω，（t)を出力する第 2の加算 器 36bとを有している。

[0111] このようにして周波数オフセット部 34で周波数オフセットされた I波形データ及び Q 波形データは、それぞれ、各乗算器 9、 10へ入力される。

[0112] 各乗算器 9、 10は、周波数オフセット部 34から出力される周波数オフセットが伴わ れて 、る I波形データ及び Q波形データの信号レベルを前述したようにオフセット周 波数の絶対値が大きくなるにつれて送信基準レベル (OdB)力 のレベルオフセット 値を大きく設定するために、図 3Bに破線で示すように、シーケンス制御部 6aから設 定されるレベルオフセット値（ + 2dBまたは + 5dB)分だけ増加させる。

[0113] 各乗算器 9、 10でレベル設定された I波形データ及び Q波形データは、それぞれ、 一対のデジタル Zアナログ (DZA)変翻 19、 20へ入力される。

[0114] 各 DZA変 19、 20は、入力された周波数オフセットが伴われているデジタルの

I波形データ及び Q波形データをアナログの I波形信号及び Q波形信号に変換して、 試験信号出力部 100を構成する直交変換器 21へ送出する。

[0115] 直交変換器 21は、局部発振器 21aからの局部発信信号を用いて、 D/A変換され たアナログの I波形信号及び Q波形信号を直交変調して、周波数オフセットが伴われ ている変調信号 aとして、周波数変 へ送出する。

4

[0116] 周波数変 は、直交変調器 21から出力される周波数オフセットが伴われてい る変調信号 aに発振器 23からのキャリア周波数信号を乗算することにより、この変調

4

信号 aを高周波信号に変換して、新たな変調信号 aとしてバンドパスフィルタ (BPF)

4 5

24へ送出する。

[0117] なお、周波数変換器 22によってキャリア周波数信号を乗算して高周波信号に変換 され BPF24に出力される変調信号 aにおける各単位データ la相互間の周波数差（ オフセット周波数 ω ' )は、図 6に示すように、そのまま残る。

[0118] 図 8は、この BPF24へ入力される前の変調信号 aに含まれる 5個の単位データ la

5

の出力時間（出力順序）、オフセット周波数 ω '、信号レベルの関係を示している。

[0119] 図 8に示すように、オフセット周波数 ω 'の絶対値が大きい信号ほど、それらの信号 レベルも大きくなる。

[0120] 図 3Αに示すような周波数特性を有する BPF24は、変調信号 aから不要周波数成

5

分を除去して新たな変調信号 aとして増幅器 25へ送出する。

6

[0121] したがって、この変調信号 aは、増幅器 25で増幅されて出力端子 26から最終の変

6

調信号 a (試験信号)として出力される。

3

[0122] このように構成された第 1実施形態の試験信号発生装置においては、この試験信 号発生装置から最終的に試験信号として出力される変調信号 aの時間軸上に配列

3

された複数の単位データ laが、 I波形データ及び Q波形データのデジタル段階で周 波数オフセット部 34で周波数オフセットされて ヽる。

[0123] したがって、この周波数オフセットにより、直交変調されてキャリア周波数信号で高 周波数信号に変換された変調信号 aの中心周波数が時間変化に伴って変化する。

3

[0124] この周波数オフセットを与えるためのオフセット周波数 ω，は、シーケンス情報の 1つ の項目として、シーケンスメモリ 4aに他の条件と同様に任意に設定可能である。

[0125] したがって、前述したように試験信号の周波数 (キャリア周波数)を時間経過に応じ て、ランダムに変化させる周波数ホッピングを簡単に実現することができる。

[0126] さらに、レベルオフセットにより、各単位データ laの信号レベルを、 I波形データ及 び Q波形データのデジタル段階で、 BPF24の周波数特性に対応したレベルオフセ ット値だけ変更している。

[0127] したがって、たとえ、変調信号 aの各単位データ laの周波数を変化させたとしても、

3

BPF24を介して出力される変調信号 aの全体の周波数特性を平坦に維持すること

3

ができるので、最終的に試験信号として出力される変調信号 aの信号品質を向上さ

3

せることができる。

[0128] なお、この試験信号発生装置内の HDD (ハードディスクドライブ）内に形成された 試験データベース (DB) 27内には、この試験信号発生装置から出力される試験信号 の単位データの I波形データ及び Q波形データを記憶する波形 DB28と、各種のシ 一ケンス情報を記憶するシーケンス DB29が設けられている。

[0129] この波形 DB28とシーケンス DB29に記憶される単位データの I波形データ及び Q 波形データと各種のシーケンス情報は、試験信号発生装置の外部に設置された PC

(パーソナルコンピュータ）等の外部コンピュータ 30で作成されて、試験 DB27内の 波形 DB28とシーケンス DB29にダウンロードされる。

[0130] そして、試験実施者は、試験信号発生装置から新たな試験信号を出力させる場合

、操作部 31を操作して、データ書込部 32に、この新たな試験信号に対応する I波形 データ及び Q波形データを波形 DB28から読出して各波形メモリ 2、 3に書込ませる。

[0131] 同時に、試験実施者は、この新たな試験信号に対応するシーケンス情報をシーケ ンス DB29から読出して、シーケンスメモリ 4aに書込ませる。

[0132] なお、新たな試験信号として、周波数が異なる複数の試験信号を出力させる場合 には、各試験信号の周波数毎のシーケンス情報をシーケンスメモリ 4に書込ませるの みでよぐ周波数が異なる複数の試験信号に対応する I波形データ及び Q波形デー タを各波形メモリ 2、 3に書込ませる必要はない。

[0133] すなわち、 I波形データ及び Q波形データの書換に比較して、シーケンス情報の書 込時間は非常に短いので、試験作業能率を大幅に向上させることができる。

[0134] (第 2実施形態）

次に、本発明に係る通信機器の試験信号発生装置の第 2実施形態について図 1B

、図 9及び図 10を参照しながら具体的に説明する。

[0135] 図 1Bは、本発明の第 2実施形態の通信機器の試験信号発生装置に係る概略構成 を示すブロック図である。

[0136] 図 9は、図 1Bの試験信号発生装置内に設けられるシーケンスメモリ 4bの記憶内容 を説明するために示す図である。

[0137] 図 10は、図 1Bの試験信号発生装置力も出力される試験信号の構成を説明するた めに示す図である。

[0138] 図 1Bにおいて、図 1Aに示した第 1実施形態の通信機器の試験信号発生装置と同 一部分には同一符号を付して重複する部分の詳細説明を省略する。 [0139] そして、この図 IBに示した第 2実施形態の通信機器の試験信号発生装置が、前述 の図 1Aに示した第 1実施形態の通信機器の試験信号発生装置と異なる点は、図 1 Aのシーケンスメモリ 4a及びシーケンス制御部 6aとはそれぞれ異なるシーケンスメモ リ 4b及びシーケンス制御部 6bが設けられていることである。

[0140] 図 9は、本発明の第 2実施形態に係る試験信号発生装置内に設けられたシーケン スメモリ 4bの内容を説明するために示す図である。

[0141] このシーケンスメモリ 4b内には、シーケンス情報として第 1実施形態のシーケンスメ モリ 4aと同様に、最終的に試験信号として出力すべき変調信号 aに含まれる 1番カも 5番までの各波形の出力順番を示す番号と、該各番号毎の各波形の種別を示す波 形種別と、該各番号毎の I波形データ及び Q波形データを読出すための各波形メモ リ 2、 3内の格納アドレス (読出し開始アドレス、読出し終了アドレス）と、各波形メモリ 2 、 3から読出された I波形データ及び Q波形データとを含む単位データに対して、信 号基準レベルからのレベルオフセット値及び最終的に出力すべき試験信号に付与さ れる所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数ォ フセットを与えるために設定するオフセット周波数とを含む第 1 (乃至第 3)のシーケン ス情報が記憶されているのにカ卩えて、試験信号に含まれる単位データの繰り返し回 数を設定するための単位データ la毎の I波形データ及び Q波形データの各波形メモ リ 2、 3からの読出しの繰り返し回数を含む第 2 (第 4)のシーケンス情報が記憶されて いる。

[0142] そして、この第 2実施形態の通信機器の試験信号発生装置においては、シーケン ス制御部 6bによってシーケンスメモリ 4bから上述したようなシーケンス情報を読出す ことにより、特には、単位データ la毎の I波形データ及び Q波形データの各波形メモリ 2、 3からの読出しの繰り返し回数を含む第 2 (第 4)のシーケンス情報によって、図 10 に示すように、設定された読出しの繰り返し回数に応じて、同一オフセット周波数を有 する複数の単位データ laが時間的に連続する試験信号としての変調信号 a力 最 終的に、試験信号発生装置から出力されることになる。

[0143] すなわち、この第 2実施形態の試験信号発生装置においては、周波数オフセットを 複数の単位データ毎に実行することを、予めシーケンス情報としてシーケンスメモリ 4 b内に読出しの繰り返し回数として設定することにより、簡単に実現することができる。

[0144] この第 2実施形態の通信機器の試験信号発生装置は、これ以外には、前述した第

1実施形態の試験信号発生装置と同様である。

[0145] (第 3実施形態）

次に、本発明に係る通信機器の試験信号発生装置の第 3実施形態について図 1C を参照しながら具体的に説明する。

[0146] 図 1Cは、本発明の通信機器の試験信号発生装置に係る第 3実施形態の概略構成 を示すブロック図である。

[0147] 図 1Cにおいて、図 1Aに示した第 1実施形態の通信機器の試験信号発生装置と同 一部分には同一符号を付して重複する部分の詳細説明を省略する。

[0148] そして、この図 1Cに示した第 3実施形態の通信機器の試験信号発生装置が、前述 の図 1Aに示した第 1実施形態の通信機器の試験信号発生装置と異なる点は、一対 の波形メモリ 2、 3力も一対の DZ A変換器 19、 20までの間のデジタル段階において

、特には、一対の乗算器 9、 10と一対の DZA変 19、 20との間に周波数オフセ ット部 34が設けられて 、ることである。

[0149] この周波数オフセット部 34は、前述した第 1実施形態の試験信号発生装置と同様 に、 I波形データ及び Q波形データに対し、試験信号の前記所定のキャリア周波数を 基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、ォ フセット周波数を設定する。

[0150] また、図 1Cにおいては、図 1Aと同様のシーケンスメモリ 4a及びシーケンス制御部 6 aが設けられていると共に、周波数オフセット部 34とシーケンス制御部 6aとの間に、 数値制御発信器 (NCO) 33が設けられて 、る。

[0151] したがって、このような第 3実施形態の通信機器の試験信号発生装置においては、 前述した第 1実施形態の試験信号発生装置と同様に、最終的に、出力端子 26から 出力される変調信号 aは、図 3Bに実線で示すように、時間経過に伴って順次に出力

3

される 5個の単位データ laの周波数 基準周波数 f に対して、上下に所定のステ

0

ップでオフセットされて 、る。

[0152] この場合、各波形メモリ 2、 3から順次に出力された I波形データ及び Q波形データ は、第 1実施形態の試験信号発生装置のように、周波数オフセット部 34へ直接的に 入力されるのでなぐそれぞれ、各乗算器 9、 10を介してレベルオフセットのための信 号レベルが設定されて力も周波数オフセット部 34へ入力される。

[0153] この第 3実施形態の通信機器の試験信号発生装置は、これ以外には、前述した第 2実施形態の試験信号発生装置と同様である。

[0154] (第 4実施形態）

次に、本発明に係る通信機器の試験信号発生装置の第 4実施形態について図 1D を参照しながら具体的に説明する。

[0155] 図 1Dは、本発明の第 4実施形態の通信機器の試験信号発生装置に係る概略構成 を示すブロック図である。

[0156] 図 1Dにおいて、図 1Cに示した第 3実施形態の通信機器の試験信号発生装置と同 一部分には同一符号を付して重複する部分の詳細説明を省略する。

[0157] そして、この図 1Dに示した第 4実施形態の通信機器の試験信号発生装置が、前述 の図 1Cに示した第 3実施形態の通信機器の試験信号発生装置と異なる点は、図 1C のシーケンスメモリ 4a及びシーケンス制御部 6aとはそれぞれ異なるシーケンスメモリ 4 b及びシーケンス制御部 6bが設けられていることである。

[0158] したがって、この第 4実施形態の通信機器の試験信号発生装置では、前述した第 2 実施形態の通信機器の試験信号発生装置と同様に、最終的に、同一オフセット周波 数を有する複数の単位データ laが時間的に連続する試験信号としての変調信号 a が出力されることになる。

[0159] そして、この図 1Dに示した第 4実施形態の通信機器の試験信号発生装置は、前述 の図 1Cに示した第 3実施形態の通信機器の試験信号発生装置と同様に、一対の波 形メモリ 2、 3から一対の DZA変換器 19、 20までの間のデジタル段階において、特 には、一対の乗算器 9、 10と一対の DZA変 19、 20との間に挿入されている周 波数オフセット部 34が設けられて 、る。

[0160] この周波数オフセット部 34は、前述した第 3実施形態の試験信号発生装置と同様 に、 I波形データ及び Q波形データに対し、試験信号の前記所定のキャリア周波数を 基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、ォ フセット周波数を設定する。

[0161] また、図 1Dにおいては、図 1Cと同様に、周波数オフセット部 34とシーケンス制御 部 6aとの間に、数値制御発信器 (NCO) 33が設けられている。

[0162] この場合、各波形メモリ 2、 3から順次に出力された I波形データ及び Q波形データ は、第 1実施形態の試験信号発生装置のように、周波数オフセット部 34へ直接的に 入力されるのでなぐそれぞれ、各乗算器 9、 10を介してレベルオフセットのための信 号レベルが設定されて力も周波数オフセット部 34へ入力される。

[0163] この第 4実施形態の通信機器の試験信号発生装置は、これ以外には、前述した第 2実施形態の試験信号発生装置と同様である。

[0164] したがって、以上詳述したように、本発明によれば、従来技術の問題を解決するた めに、各ホッピング周波数における高レベル確度を確保しながら、記憶装置の必要 記憶容量を最小限に抑制でき、かつ試験信号の信号波形を生成する作業を大幅に 軽減できると共に、同一データを複数回に亘つて繰返し使用される場合にも対処し 得る通信機器の試験信号発生装置及び通信機器の試験信号発生方法を提供する ことができる。

Claims

請求の範囲

最終的に出力すべき試験信号の元となる少なくとも 1種類以上の単位データにお ける 1組のデジタルベースバンド直交信号 I, Qを構成する I成分波形デジタルデータ (以下、 I波形データ)及び Q成分波形デジタルデータ（以下、 Q波形データ）がそれ ぞれ所定のアドレスに、予め、記憶されている一対の波形メモリと、

前記一対の波形メモリから前記 I波形データ及び Q波形データを順次に出力させる ための読出制御部と、

前記読出制御部によって、前記一対の波形メモリから順次に出力される前記 I波形 データ及び Q波形データの信号レベルをそれぞれ所望の信号レベルに設定するた めの一対の乗算器と、

前記一対の乗算器力 順次に出力される前記 I波形データ及び Q波形データをそ れぞれ I波形アナログ信号及び Q波形アナログ信号に変換する一対のデジタル Zァ ナログ (DZA)変換器と、

前記一対の波形メモリから前記一対の DZA変換器までの間において、前記 I波形 データ及び Q波形データに対し、前記試験信号に付与される所定のキャリア周波数 を基準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための、 オフセット周波数を設定する周波数オフセット部と、

前記一対の波形メモリに記憶されて 、る前記 I波形データ及び Q波形データとを含 む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリから読 出された前記 I波形データ及び Q波形データとを含む前記単位データに設定すべき 前記所望の信号レベルを含む第 1のシーケンス情報と、前記一対の波形メモリから読 出された前記 I波形データ及び Q波形データとを含む前記単位データに対して、前 記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに 複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を 含む第 2のシーケンス情報と力 予め、記憶されているシーケンスメモリと、

前記シーケンスメモリから前記第 1のシーケンス情報を読出し、該第 1のシーケンス 情報に含まれる前記読出し順序及び読出しアドレスを前記読出制御部に指示するこ とにより、前記一対の波形メモリから前記 I波形データ及び Q波形データを順次に出 力させると共に、前記 I波形データ及び Q波形データが前記一対の波形メモリから出 力されるタイミングに対応して前記一対の乗算器に該第 1のシーケンス情報に含まれ る前記所望の信号レベルを指示することにより、前記一対の波形メモリから順次に出 力される前記 I波形データ及び Q波形データの信号レベルをそれぞれ前記所望の信 号レベルに設定させ、さらに、前記シーケンスメモリから前記第 2のシーケンス情報を 読出し、該第 2のシーケンス情報に含まれる前記オフセット周波数を前記周波数オフ セット部に指示することにより、前記 I波形データ及び Q波形データとを含む前記単位 データに対して、前記試験信号に付与される前記所定のキャリア周波数を基準として 所定の間隔ごとに複数のステップの周波数オフセットを与えるための前記オフセット 周波数を設定させるシーケンス制御部と、

前記一対の DZA変 カゝら順次に出力される前記 I波形アナログ信号及び Q波 形データ信号を直交変調して力 キャリア周波数信号を用いて高周波信号に変換す ることにより、最終的に前記変調信号の形態で且つ前記所定のキャリア周波数を基 準として所定の間隔ごとに複数のステップの周波数オフセットを伴った試験信号とし て出力する試験信号出力部と、

を具備する通信機器の試験信号発生装置。

[2] 前記周波数オフセット部は、

前記一対の波形メモリと前記一対の乗算器との間に設けられることを特徴とする請 求項 1記載の通信機器の試験信号発生装置。

[3] 前記周波数オフセット部は、

前記一対の乗算器と前記一対の DZA変 との間に設けられることを特徴とする 請求項 1記載の通信機器の試験信号発生装置。

[4] 前記試験信号出力部は、

前記一対の DZA変 カゝら順次に出力される前記 I波形アナログ信号及び Q波 形アナログ信号を局部発振器力 の局部発信信号を用いて直交変調して変調信号 として出力する直交変調器と、

前記直交変調器力 出力される変調信号を発振器力 のキャリア周波数信号を用 いて高周波信号に変換することにより、前記変調信号の形態で且つ所定のキャリア 周波数を伴った試験信号として出力する周波数変^^と、

前記周波数変換器から出力される試験信号に含まれる不要周波数成分を除去す ることにより、最終的に前記変調信号の形態で且つ前記所定のキャリア周波数を基 準として所定の間隔ごとに複数のステップのオフセット周波数を伴った試験信号とし て出力させるバンドパスフィルタと、

を具備することを特徴とする請求項 1記載の通信機器の試験信号発生装置。

[5] 前記試験信号出力部に、周波数特性が平坦でない構成要素として、少なくとも前 記バンドパスフィルタが設けられて 、る場合に、

前記シーケンスメモリには、予め、前記第 2のシーケンス情報に含まれる前記オフセ ット周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として 所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波 数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での 信号レベルからのレベルオフセット値を大きく設定するためのレベルオフセット値を含 む第 3のシーケンス情報が記憶されており、

前記シーケンス制御部は、前記シーケンスメモリから前記第 3のシーケンス情報を 読出し、該第 3のシーケンス情報に含まれる前記レベルオフセット値を前記 I波形デ ータ及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応して 前記一対の乗算器に指示することにより、前記第 2のシーケンス情報に含まれる前記 オフセット周波数情報として前記試験信号の前記所定のキャリア周波数を基準として 所定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波 数の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での 信号レベルからのレベルオフセット値を大きく設定させることを特徴とする請求項 4記 載の通信機器の試験信号発生装置。

[6] 前記シーケンスメモリには、予め、前記最終的に出力される試験信号に含まれる前 記単位データ毎の繰り返し回数を設定するための前記単位データ毎の I波形データ 及び Q波形データの前記一対の波形メモリからの読出しの繰り返し回数を含む第 4 のシーケンス情報が記憶されており、

前記シーケンス制御部は、前記シーケンスメモリから前記第 4のシーケンス情報を 読出し、該第 4のシーケンス情報に含まれる前記単位データ毎の I波形データ及び Q 波形データの前記一対の波形メモリからの読出しの繰り返し回数を前記 I波形データ 及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応して前記 読出制御部に指示することにより、前記単位データ毎の I波形データ及び Q波形デー タの前記一対の波形メモリからの読出しの繰り返し回数に応じた回数分連続して前 記単位データを前記一対の波形メモリから順次に出力させることを特徴とする請求項 1記載の通信機器の試験信号発生装置。

[7] 前記シーケンスメモリに記憶すべき前記オフセット周波数を含む第 2のシーケンス 情報を、前記試験信号として GSM (Global System for Mobile communicati on)信号を模倣した試験信号のキャリア周波数を時間経過に応じて変化させる周波 数ホッピングを実現可能なオフセット周波数として設定することにより、 WCDMA (Wi deband Code Division Multiple Access)方式の被試験機器の受信周波数 範囲内で前記 GSM信号が離散的に移動することによる前記 GSM信号による前記 WCDMA方式の被試験機器の妨害波耐性試験が実現可能となされていることを特 徴とする請求項 1記載の通信機器の試験信号発生装置。

[8] 前記一対の乗算器は、前記一対の波形メモリから出力される前記 I波形データ及び Q波形データに、前記シーケンス制御部から指示された前記信号レベル力 求めた ゲイン乗算値を乗算することにより、前記一対の波形メモリから出力される前記 I波形 データ及び Q波形データの信号レベルを前記シーケンスメモリに記憶されて 、る前 記第 1のシーケンス情報に含まれる前記信号レベルに設定することを特徴とする請求 項 1記載の通信機器の試験信号発生装置。

[9] 前記一対の乗算器は、前記一対の波形メモリから読出された前記 I波形データ及び Q波形データに、前記シーケンス制御部から指示された前記第 3のシーケンス情報 に含まれる前記レベルオフセット値力 求めたゲイン乗算値を乗算することにより、前 記一対の波形メモリから読出された前記 I波形データ及び Q波形データの信号レべ ルを前記シーケンスメモリに記憶されている前記第 3のシーケンス情報に含まれる前 記レベルオフセット値に設定することを特徴とする請求項 5記載の通信機器の試験信 号発生装置。 [10] 前記試験信号に含まれる前記単位データの I波形データ及び Q波形データを記憶 する波形データベースと、各種のシーケンス情報を記憶するシーケンスデータベース とが設けられているハードディスクドライバ内に形成された試験データベースと、前記 試験データベースに接続されているデータ書込部とをさらに備え、

前記波形データベースに記憶される前記 I波形デジタルデータ及び Q波形デジタ ルデータと、前記シーケンスデータベースに記憶される前記各種のシーケンス情報と は外部で作成されて、前記試験データベースにダウンロードされ、

前記データ書込部を介して、新たに出力すべき試験信号に対応する I波形デジタ ルデータ及び Q波形デジタルデータを前記波形データベースから読出して、前記一 対の波形メモリに書込むと、同時に、前記新たに出力すべき試験信号に対応するシ 一ケンス情報を前記シーケンスデータベース力 読出して、前記シーケンスメモリに 書込み可能に構成されていることを特徴とする請求項 1記載の通信機器の試験信号 発生装置。

[11] 前記シーケンス制御部によって前記シーケンスメモリから読出される前記第 2のシ 一ケンス情報に含まれる前記オフセット周波数として前記試験信号に付与される前 記所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフ セットを与えるためのオフセット周波数（ω ' )が指定される数値制御発信器をさらに備 え、

前記数値制御発信器は、前記シーケンス制御部によって指定された前記オフセット 周波数（ ω ' )に対応する正弦波 sin ω ' (t)及び余弦波 cos ω ' (t)を生成して前記周 波数オフセット部へ送出し、

前記周波数オフセット部は、前記 I波形データ及び Q波形データの周波数 ω ( = 2 π f)を前記シーケンスメモリに記憶されたオフセット周波数 ω，（ = 2 π f，）だけオフセ ットする際に、前記 I波形データ及び Q波形データが、それぞれ、

cos ω (t)、 sm o (tノ · · · (,Ι

で示される場合に、これらを、それぞれ、

cos{ ω (t) + ω，（t) }ゝ sin{ ω (t) + ω ' (t) } …（2)

と変換することにより、周波数オフセット処理を行うことを特徴とする請求項 1記載の通 信機器の試験信号発生装置。

[12] 前記周波数オフセット部は、前記（2)式が、前記（1)式とオフセット周波数（ω ')と を用いて

cos{ ω (,t) + ω (t) }

=― sin ω (t) · sin ω ' (t) + cos ω (t) · cos ω ' (t) ,

sin{ ω (t) + ω ' (t) }

= cos ω (t) 'sin o， (t) +sin o (t) 'cos ω， (t) ··· (3)

と表現される場合に、この（3)式で示される周波数オフセットを実現することを特徴 とする請求項 11記載の通信機器の試験信号発生装置。

[13] 前記周波数オフセット部は、前記（3)式で示される周波数オフセットを実現するた めに、

前記 I波形データ cos ω (t)及び Q波形データ sin ω (t)を、それぞれ、第 1の周波数 オフセット成分 cos ω ' (t)と乗算する第 1及び第 2の乗算器と、

前記 I波形データ cos ω (t)及び Q波形データ sin ω (t)を、それぞれ、第 2の周波数 オフセット成分 sin ω ' (t)と乗算する第 3及び第 4の乗算器と、

前記第 1の乗算器力 の出力と前記第 4の乗算器力 の出力とを加算することによ り、第 1の周波数オフセット cos{co (t) + ω ' (t)} =—sinco (t) 'sinco' (t)+cosco (t ) 'cosω^, (t)を出力する第 1の加算器と、

前記第 2の乗算器力 の出力と前記第 3の乗算器力 の出力とを加算することによ り、第 2の周波数オフセット sin{co (t) + co，（t)}=cosco (t) · sin ω，（t) + sin ω (t) · cosco ' (t)を出力する第 2の加算器とを具備することを特徴とする請求項 12記載の 通信機器の試験信号発生装置。

[14] 最終的に出力すべき試験信号の元となる少なくとも 1種類以上の単位データにお ける 1組のデジタルベースバンド直交信号 I, Qを構成する I成分波形デジタルデータ (以下、 I波形データ)及び Q成分波形デジタルデータ（以下、 Q波形データ）をれぞ れ一対の波形メモリの所定のアドレスに、予め、記憶させるステップと、

前記一対の波形メモリに記憶されて 、る前記 I波形データ及び Q波形データとを含 む前記単位データの読出し順序と、読出しアドレスと、前記一対の波形メモリから読 出された前記 I波形データ及び Q波形データとを含む前記単位データに設定すべき 前記所望の信号レベルを含む第 1のシーケンス情報と、前記一対の波形メモリから読 出された前記 I波形データ及び Q波形データとを含む前記単位データに対して、前 記試験信号に付与される前記所定のキャリア周波数を基準として所定の間隔ごとに 複数のステップの周波数オフセットを与えるために設定する前記オフセット周波数を 含む第 2のシーケンス情報とをシーケンスメモリに、予め、記憶させるステップと、 シーケンス制御部を用いて、前記シーケンスメモリから前記第 1のシーケンス情報を 読出し、該第 1のシーケンス情報に含まれる前記読出し順序及び読出しアドレスを読 出制御部に指示することにより、前記一対の波形メモリから前記 I波形データ及び Q 波形データを順次に出力させるステップと、

前記シーケンス制御部を用いて、前記シーケンスメモリから前記第 1のシーケンス情 報を読出し、該第 1のシーケンス情報に含まれる前記所望の信号レベルを前記 I波形 データ及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応し て一対の乗算器に指示することにより、前記一対の波形メモリから順次に出力される 前記 I波形データ及び Q波形データの信号レベルをそれぞれ前記所望の信号レべ ルに設定させるステップと、

一対のデジタル Zアナログ (DZA)変換器を用いて、前記一対の乗算器から順次 に出力される前記 I波形データ及び Q波形データをそれぞれ I波形アナログ信号及び Q波形アナログ信号に変換するステップと、

前記一対の波形メモリから前記一対の DZA変換器までの間のデジタル段階にお いて、前記シーケンス制御部を用いて、前記シーケンスメモリから前記第 2のシーケ ンス情報を読出し、該第 2のシーケンス情報に含まれる前記オフセット周波数を周波 数オフセット部に指示することにより、前記 I波形データ及び Q波形データとを含む前 記単位データに対して、前記試験信号に付与される前記所定のキャリア周波数を基 準として所定の間隔ごとに複数のステップの周波数オフセットを与えるための前記ォ フセット周波数を設定させるステップと、

試験信号出力部を用いて、前記一対の DZA変 力 順次に出力される前記 I 波形アナログ信号及び Q波形アナログ信号を直交変調して力 キャリア周波数信号 で高周波信号に変換することにより、最終的に前記変調信号の形態で且つ前記所 定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセッ トを伴った試験信号として出力させるステップと、

を具備する通信機器の試験信号発生方法。

[15] 前記オフセット周波数を設定するステップは、

前記一対の波形メモリと前記一対の乗算器との間に設けられる周波数オフセット部 において行わせることを特徴とする請求項 14に記載の通信機器の試験信号発生方 法。

[16] 前記オフセット周波数情報を設定するステップは、

前記一対の乗算器と前記一対の DZA変 との間に設けられる周波数オフセッ ト部において行わせることを特徴とする請求項 14に記載の通信機器の試験信号発 生方法。

[17] 前記変調信号の形態で且つ前記所定のキャリア周波数を基準として所定の間隔ご とに複数のステップの周波数オフセットを伴った試験信号として出力させるステップは 直交変調器により、前記一対の DZA変 力 順次に出力される前記 I波形アナ ログ信号及び Q波形アナログ信号を局部発振器からの局部発信信号を用いて直交 変調した変調信号として出力するステップと、

周波数変 により、前記直交変調器力 出力される変調信号を発振器力ものキ ャリア周波数信号を用いて高周波信号に変換することにより、前記変調信号の形態 で且つ前記所定のキャリア周波数を伴った試験信号として出力するステップと、 バンドパスフィルタにより、前記周波数変^^から出力される試験信号に含まれる 不要周波数成分を除去することにより、最終的に前記変調信号の形態で且つ前記 所定のキャリア周波数を基準として所定の間隔ごとに複数のステップの周波数オフセ ットを伴った試験信号として出力するステップと、

を具備することを特徴とする請求項 14に記載の通信機器の試験信号発生方法。

[18] 前記試験信号出力部に、周波数特性が平坦でない構成要素として、少なくとも前 記バンドパスフィルタが設けられて 、る場合に、 前記シーケンスメモリに、予め、前記第 2のシーケンス情報に含まれる前記オフセッ ト周波数として前記試験信号に付与される前記所定のキャリア周波数を基準として所 定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数 の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信 号レベルからのレベルオフセット値を大きく設定するためのレベルオフセット値を含む 第 3のシーケンス情報を記憶させるステップと、

前記シーケンス制御部を用いて、前記シーケンスメモリから前記第 3のシーケンス情 報を読出し、該第 3のシーケンス情報に含まれる前記レベルオフセット値を前記 I波形 データ及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応し て前記一対の乗算器に指示することにより、前記第 2のシーケンス情報に含まれる前 記オフセット周波数として前記試験信号の前記所定のキャリア周波数を基準として所 定の間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数 の絶対値が大きくなるにつれて、前記基準としての前記所定のキャリア周波数での信 号レベルからのレベルオフセット値を大きく設定させるステップと、

をさらに具備することを特徴とする請求項 17に記載の通信機器の試験信号発生方 法。

前記シーケンスメモリに、予め、前記最終的に出力される試験信号に含まれる前記 単位データ毎の繰り返し回数を設定するための前記単位データ毎の I波形データ及 び Q波形データの前記一対の波形メモリからの読出しの繰り返し回数を含む第 4のシ 一ケンス情報が記憶させるステップと、

前記シーケンス制御部を用いて、前記シーケンスメモリから前記第 4のシーケンス情 報を読出し、該第 4のシーケンス情報に含まれる前記単位データ毎の I波形データ及 び Q波形データの前記一対の波形メモリからの読出しの繰り返し回数を前記 I波形デ ータ及び Q波形データが前記一対の波形メモリから出力されるタイミングに対応して 前記読出制御部に指示することにより、前記単位データ毎の I波形データ及び Q波形 データの前記一対の波形メモリからの読出しの繰り返し回数に応じた回数分連続し て前記単位データを前記一対の波形メモリから順次に出力させるステップと、 をさらに具備することを特徴とする請求項 14に記載の通信機器の試験信号発生方 法。

[20] 前記オフセット周波数を含む前記第 2のシーケンス情報を前記シーケンスメモリに、 予め、記憶させるステップは、

前記シーケンスメモリに記憶すべき前記オフセット周波数を含む第 2のシーケンス 情報を、前記試験信号として GSM (Global System for Mobile communicati on)信号を模倣した試験信号のキャリア周波数を時間経過に応じて変化させる周波 数ホッピングを実現可能なオフセット周波数情報として設定することにより、 WCDM A (Wideband Code Division Multiple Access)方式の被試験機器の受信周 波数範囲内で前記 GSM信号が離散的に移動することによる前記 GSM信号による 前記 WCDMA方式の被試験機器の妨害波耐性試験が実現可能となされていること を特徴とする請求項 14に記載の通信機器の試験信号発生方法。

[21] 前記一対の波形メモリから順次に出力される前記 I波形データ及び Q波形データの 信号レベルをそれぞれ所望の信号レベルに設定するステップは、

前記一対の波形メモリから出力される前記 I波形データ及び Q波形データに、前記 一対の乗算器を用いて、前記シーケンス制御部から指示された前記信号レベルから 求めたゲイン乗算値を乗算することにより、前記一対の波形メモリから読出された前 記 I波形データ及び Q波形データの信号レベルを前記シーケンスメモリに記憶されて いる前記第 1のシーケンス情報に含まれる前記信号レベルに設定させることを特徴と する請求項 14に記載の通信機器の試験信号発生方法。

[22] 前記一対の波形メモリから順次に出力される前記 I波形データ及び Q波形データの 信号レベルをそれぞれ所望の信号レベルに設定するステップは、

前記一対の波形メモリから出力される前記 I波形データ及び Q波形データに、前記 一対の乗算器を用いて、前記シーケンス制御部力 指示された前記第 3のシーケン ス情報に含まれる前記レベルオフセット値力 求めたゲイン乗算値を乗算することに より、前記一対の波形メモリから読出された前記 I波形データ及び Q波形データの信 号レベルを前記シーケンスメモリに記憶されて 1、る前記第 3のシーケンス情報に含ま れる前記レベルオフセット値に設定させることを特徴とする請求項 18に記載の通信 機器の試験信号発生方法。 [23] 前記試験信号に含まれる前記単位データの前記 I波形データ及び Q波形データを 記憶する波形データベースと、各種のシーケンス情報を記憶するシーケンスデータ ベースとが設けられているハードディスクドライバ内に形成された試験データベースと 、前記試験データベースに接続されて 、るデータ書込部とを準備するステップと、 外部で作成された前記波形データベースに記憶される前記 I波形データ及び Q波 形データと、前記シーケンスデータベースに記憶される前記各種のシーケンス情報と を前記試験データベースにダウンロードするステップと、

前記データ書込部を用いて、新たに出力すべき試験信号に対応する前記 I波形デ ータ及び Q波形データを前記波形データベース力 読出して、前記一対の波形メモ リに書込むと共に、前記新たに出力すべき試験信号に対応するシーケンス情報を前 記シーケンスデータベースから読出して、前記シーケンスメモリに書込むステップと、 をさらに具備することを特徴とする請求項 14に記載の通信機器の試験信号発生方 法。

[24] 前記オフセット周波数を設定させるステップは、

前記シーケンスメモリから読出される前記第 2のシーケンス情報に含まれる前記ォ フセット周波数として前記試験信号の前記所定のキャリア周波数を基準として所定の 間隔ごとに複数のステップの周波数オフセットを与えるためのオフセット周波数（ ω ' ) を数値制御発信器に指定させるステップと、

前記数値制御発信器を用いて、前記シーケンス制御部によって指定された前記ォ フセット周波数（ω ' )に対応する正弦波 sin ω ' (t)及び余弦波 cos co ' (t)を生成して 前記周波数オフセット部へ送出するステップと、

前記周波数オフセット部を用いて、前記 I波形デジタルデータ及び Q波形デジタル データの周波数 ω ( = 2 π f)を前記シーケンスメモリに記憶されたオフセット周波数 ω ' ( = 2 π f ' )だけオフセットする際に、前記 I波形デジタルデータ及び Q波形デジタ ノレデータ力 それぞれ、

cos ω (t)、 sm o (tノ · · · (,Ι

で示される場合に、これらを、それぞれ、

cos{ ω (t) + ω，（t) }ゝ sin{ ω (t) + ω ' (t) } …（2) と変換することにより、周波数オフセット処理を行うステップと、

を具備することを特徴とする請求項 14に記載の通信機器の試験信号発生方法。

[25] 前記周波数オフセット部を用いて、前記周波数オフセット処理を行うステップは、 前記（2)式が、前記（1)式とオフセット周波数（ ω ' )とを用いて

cos{ ω (,t) + ω (t) }

=― sin ω (t) · sin ω ' (t) + cos ω (t) · cos ω ' (t) ,

sin{ ω (t) + ω ' (t) }

= cos ω (t) 'sin o， (t) +sin o (t) 'cos ω， (t) ··· (3)

と表現される場合に、この（3)式で示される周波数オフセットを実現することを特徴 とする請求項 24に記載の通信機器の試験信号発生方法。

[26] 前記周波数オフセット部を用いて、前記周波数オフセット処理を行うステップは、 前記（3)式で示される周波数オフセットを実現するために、

第 1及び第 2の乗算器を用いて、前記 I波形データ cos ω (t)及び Q波形データ sin ω (t)を、それぞれ、第 1の周波数オフセット成分 cos ω ' (t)と乗算するステップと、 第 3及び第 4の乗算器を用いて、前記 I波形データ cos ω (t)及び Q波形データ sin ω (t)を、それぞれ、第 2の周波数オフセット成分 sin ω ' (t)と乗算するステップと、 第 1の加算器を用いて、前記第 1の乗算器からの出力と前記第 4の乗算器力 の出 力とを加算することにより、第 1の周波数オフセット cos{co (t) + co，（t)} =— sinco (t ) 'sinco， (t) +COSW (t) 'cosco， (t)を出力するステップと、

第 2の加算器を用いて、前記第 2の乗算器からの出力と前記第 3の乗算器力 の出 力とを加算することにより、第 2の周波数オフセット sin{ ω (t) + ω ' (t) }=cosco (t) · sinco， (t) + sin o (t) .cos o，（t)を出力するステップと、

を具備することを特徴とする請求項 25に記載の通信機器の試験信号発生方法。