JP3697400B2 - 信号発生装置 - Google Patents
信号発生装置 Download PDFInfo
- Publication number
- JP3697400B2 JP3697400B2 JP2001041156A JP2001041156A JP3697400B2 JP 3697400 B2 JP3697400 B2 JP 3697400B2 JP 2001041156 A JP2001041156 A JP 2001041156A JP 2001041156 A JP2001041156 A JP 2001041156A JP 3697400 B2 JP3697400 B2 JP 3697400B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- simulated
- frequency
- reception
- multiplexed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、アレイ・アンテナの各アレイ・アンテナ素子に受信される受信信号の模擬信号を発生する信号発生装置に関するものである。
【０００２】
【従来の技術】
人や車両などの移動体を対象とする無線通信システムでは、交信中の移動体の方向を探知したり、交信対象の移動体に対してビームを向けるなどの目的で、アレイ・アンテナ装置が利用される。この種のアレイ・アンテナ装置では、複数のアンテナ素子が所定の配列で空間に配列され、各アンテナ素子の受信信号の位相差や振幅比と各アンテナ素子どうしの既知の位置関係とから電波の到来方向が検出される。このようなアレイ・アンテナの典型的な一例としては、５〜８本程度のアンテナ素子を直線上や円周上に等間隔で配置したものがある。
【０００３】
上記アレイ・アンテナを用いた受信装置などの製造・開発に際しては、受信状況を定量的に再現する必要性と経済性の点から、屋外で実際に電波を受信するよりも試験用の模擬信号の発生装置が利用される。すなわち、各アンテナ素子から出力される到来電波の受信信号を模擬するために、アンテナ素子と同数の信号発生チャンネルが形成される。そして、各チャンネルから対応のアンテナ素子の受信信号を模擬するように位相や振幅を異ならせた模擬受信信号が発生される。
【０００４】
従来、この種の試験用模擬信号発生装置としては、図９に示すような構成の装置が使用されていた。信号発生器で発生された試験用の正弦波信号が信号分配器で複数チャンネルの信号に分割され、アナログ形式の遅延回路と増幅器とによってそれぞれに所望の遅延量と振幅とが付与され、試験用模擬信号として各チャンネルの出力端子から出力される。
【０００５】
他の従来装置として、図１０に示す構成のものも知られている。この従来装置では、信号発生器から出力されるアナログ試験信号が、Ａ／Ｄ変換器で一旦ディジタル信号に変換される。このディジタル信号は、信号分配器で複数チャンネルの信号成分に分割され、各チャンネルの信号はＦＩＦＯメモリを通過する際の遅延を受ける。この遅延を受けたディジタル信号は、ディジタル的な振幅の調整が行われたのち、Ｄ／Ａ変換回路において再びアナログ信号に復元され、各チャンネルの出力端子から出力される。各ＦＩＦＯメモリの遅延量の変更は、その縦列段数の変更などにより行われる。
【０００６】
【発明が解決しようとする課題】
図９に示す構成の従来装置では、アナログ形式の遅延回路が遅延線や遅延素子を使用して実現される。このような遅延回路では、発生させる試験信号の周波数や、試験対象のアレイアンテナの構成などに応じて遅延量を広範囲にわたって変更することが必要になる。このため、多数の遅延線や遅延素子を準備することが必要になり、装置が複雑・高価になるという問題がある。
【０００７】
また、図１０に示す構成の従来装置では、図９の従来装置とは異なり、ディジタル形式で実現される遅延回路の構成は容易である。しかしながら、信号発生器で発生したアナログ信号を一旦ディジタル信号に変換するための高精度かつ高周波のＡ／Ｄ変換器を実現することは一般に困難である。このため、発生可能な試験用信号の最高周波数がこのＡ／Ｄ変換器の性能で制限されてしまうという問題がある。現状では、１４ビットの精度のＡ／Ｄ変換器であれば、動作可能な最高周波数が数十MHz に制限されてしまう。なお、Ｄ／Ａ変換器に関する限り、１４ビットの精度で数百MHz の高周波数で動作するものが実現可能である。
【０００８】
更に、図１０の信号発生装置では、特開平１１ー１４５９１７号公報で指摘されているように、遅延分解能を高めるようとするとＦＩＦＯのメモリ量が増大して装置が複雑・高価になるという問題もある。
【０００９】
また、到来方向などの検出を行うだけでなく、搬送波に重畳されている変調信号を復調して雑音の影響などを試験する場合には、搬送波に変調信号が重畳された模擬信号が必要となる。さらに、複数の個別の送信源からの到来電波や、マルチパスなどの実際の受信環境を模擬するためには、複数の模擬信号源で発生させた模擬受信信号を合成した模擬多重信号が必要になる。
【００１０】
このように、搬送波に変調信号を重畳したり、更に、異なる変調信号を重畳した複数の模擬多重信号を発生しようとすると、装置の規模が増大する。この結果、信号線路の電気長が増大すると共に、処理や伝達の対象の信号に遅延量を付加する素子の個数も多くなり、試験用の信号として各チャンネル間の位相差や振幅比が重要であるにもかかわらず、大規模な装置内でこのチャンネル間の位相差や振幅比を管理することが極めて困難になる。
【００１１】
【課題を解決するための手段】
上記従来技術の課題を解決する本発明の信号発生装置は、相互に独立な、または相互に適宜な相関を有する変調信号を発生し出力するｍ個の変調信号発生部（ｍは２以上の自然数）と、アレイアンテナへの到来電波の想定された受信状況に応じてこのアレイアンテナを構成するｎ個のアンテナ素子（ｎは２以上の自然数）に受信される信号の周波数、振幅および位相を模擬するために変更可能な周波数、振幅および位相の正弦波信号を各アンテナ素子に対応するｎ個のチャンネル成分として発生するｎ個のダイレクト・ディジタル・シンセサイザおよび、これらダイレクト・ディジタル・シンセサイザから出力されるｎ個のチャンネル成分のそれぞれと前記変調信号発生部のｍ個の変調信号発生回路の一つから出力される変調信号とを乗算することによりそれぞれがｎ個のチャンネル成分から成る模擬受信信号を生成する複数の乗算器とをそれぞれ備えたｍ個の模擬受信信号発生部と、これらｍ個の模擬受信信号発生部から出力されるｍ個の模擬受信信号を対応のチャンネル成分どうし合成することにより各アンテナ素子に受信されるｍ個の受信信号が多重化されたｎ個のチャンネル成分から成る模擬多重化受信信号を生成する模擬多重信号合成部と、この模擬多重信号合成部で合成された各模擬多重化受信信号のｎ個のチャンネル成分を出力するｎ個の出力端子と、上記模擬受信信号発生部を制御すると共に上記各模擬受信信号発生部のダイレクト・ディジタル・シンセサイザに前記アレイアンテナの想定された受信状況を模擬するための周波数、振幅および位相を設定する制御部とを備えている。すなわち本発明の信号発生装置によれば、制御可能な周波数、位相および振幅の正弦波信号を発生する複数のダイレクト・ディジタル・シンセサイザを制御することによって相互に所望の周波数、位相および振幅を有する複数の正弦波信号を発生し、これらの正弦波信号と分配された変調信号をそれぞれ乗算し濾波することにより、高周波の試験用信号を簡易・安価な回路構成のもとに発生できるという効果が奏される。
【００１２】
【発明の実施の形態】
本発明の一つの好適な実施の形態によれば、この信号発生装置は、更に、変調信号発生部から出力される変調信号が無変調状態に設定された状態でｎ個の出力端子に出力される各模擬多重化受信信号の各チャンネル成分の信号伝達経路を切替えることにより各模擬多重化受信信号の一つを較正用信号として順次選択する切替部と、この選択された較正用信号と、変調信号発生部から出力される無変調状態に設定された無変調信号に各模擬受信信号発生部のダイレクト・ディジタル・シンセサイザに設定された周波数と同一の正弦波信号を乗算した信号との振幅比と位相差を無変調信号を一つずつ有効にしながら検出してゆくことにより、ｎ個の出力端子のそれぞれにおける各模擬受信信号の振幅比と位相差を較正値として検出する較正部とを更に備えている。そして、上記制御部は、較正部で検出された較正値に基づき各模擬受信信号発生部のダイレクト・ディジタル・シンセサイザにアレイアンテナの想定される受信状況を模擬するための周波数、振幅および位相を設定するというフィードバック方式が採用される。このフィードバック方式の採用により、長い信号線路と多数の素子を含む大規模な装置の内部において各チャンネル間の信号の位相や振幅の関係を調整するための労力と時間とが大幅に削減でき、製造費用と使用時の性能を維持するための保守費用の低廉化が実現される。また、必ずしも高い動作の安定性を要としない安価な素子や回路の使用も可能になり、装置の一層の低廉化が実現される。
【００１３】
本発明の他の好適な実施の形態によれば、模擬多重化受信信号合成部と上記ｎ個の出力端子との間に模擬多重化受信信号の周波数を高域にシフトする周波数変換部が設置されると共に、上記較正用信号の周波数を上記高域へのシフト量に等しい周波数だけ低域にシフトする周波数変換手段を備え、低周波領域で信号の較正を行うことにより、回路の簡易化、精度の向上を実現している。
【００１４】
本発明の他の好適な実施の形態によれば、上記模擬受信信号を生成する乗算器が、バイポーラ・トランジスタを使用したアナログ乗算器で構成される。これに伴い、この乗算器をミキサーで構成する場合の難点を解消している。
【００１５】
本発明の更に他の好適な実施の形態によれば、上記制御部は上記各ダイレクト・ディジタル・シンセサイザの周波数を無作為的又は疑似無作為的に変更することにより周波数ホッピング信号を疑似する信号を発生させる手段を備えることにより、発生させる信号の種類を増加させるように構成されている。
【００１６】
本発明の更に他の好適な実施の形態によれば、上記制御部は電波源の移動を想定したドップラーシフトを受けた模擬受信信号を発生させる手段を備えることにより、発生させる信号の種類を一層増加させるように構成されている。
【００１７】
【実施例】
図１は、本発明の一実施例の信号発生装置の構成を示すブロック図である。この信号発生装置は、ｍ個の変調信号発生部Ｍ１〜Ｍｍ、ｍ個の模擬受信信号発生部Ｒ１〜Ｒｍ、模擬多重化受信信号合成部ＲＭ、周波数変換部ＦＣ、振幅・雑音調整部ＡＮ、切替部ＳＷ、較正部ＣＬ、制御部ＣＮＴおよび操作部ＯＰを備えている。
【００１８】
ｍ個の変調信号発生部Ｍ１〜Ｍｍは、ｍ個の相互に独立な複数の信号源の存在や、マルチパスなどの相互に適宜な相関を有する複数の信号源から送信された電波を模擬するためのものである。ｍ個の模擬受信信号発生部Ｒ１〜Ｒｍは、ｎ個のアンテナ素子のそれぞれに受信される異なる位相と振幅の信号を模擬するためのものである。模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれは、ｎ本のアンテナ素子に対応するｎチャンネルの成分を有する信号を発生し、この信号と、前段の変調信号発生部Ｍ１〜Ｍｍの一つから供給される変調信号とを乗算することにより、変調信号が重畳されたｎチャンネルの成分の模擬受信信号を発生する。
【００１９】
模擬多重化受信信号合成部ＲＭは、前段のｍ個の模擬受信信号発生部Ｒ１〜Ｒｍで発生された模擬受信信号を同一チャンネルどうし合成することによってｎチャンネルの成分から構成される模擬多重化受信信号を発生するためのものである。周波数変換部ＦＣは、模擬多重化信号の周波数を高域にシフトする周波数変換を行うためのものである。振幅・雑音調整部ＡＭは、周波数変換された模擬多重化受信信号の振幅を調整し、これに雑音を重畳するためのものである。更に、切替部ＳＷは、模擬多重化受信信号の一つのチャンネルを順次選択し較正用信号として較正部ＣＬに供給するためのものであり、較正部ＣＬは、この装置から出力される各チャンネルの模擬多重化受信信号を較正するためのものである。更に、制御部ＣＮＴは、この信号発生装置内の上述した各部の動作を制御するためのものであり、操作部ＯＰは制御部ＣＮＴに制御指令を入力するためのものである。
【００２０】
図１中のｍ個の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれは、図２に示すように、試験対象のアレイアンテナを構成するアンテナ素子の個数（チャンネル数）と同一のｎ個のダイレクト・ディジタル・シンセサイザＤＤＳｉ（ｉ＝１〜ｎ）と、前段の変調信号発生部Ｍ１〜Ｍｍの一つから供給される変調信号をｎ個のチャンネルの信号線上に分配するｎ分配器と、ｎ個のバイポーラトランジスタなどで構成されるアナログ乗算器Ｍと、濾波器とを備えている。ｎ個のダイレクト・ディジタル・シンセサイザＤＤＳｉ（ｉ＝１〜ｎ）は、ｎ本のアンテナ素子の受信信号の搬送波、振幅および位相を模擬するために相互に異なる位相と振幅とを有するｎ個の正弦波信号を発生するためのものである。
【００２１】
変調信号 s(t) を次のようなものとする。
ｓ(t) ＝２Ｃ(t) cos （２πｆs t ＋φ（ｔ））
これに、振幅ａi 、初期位相ｄi をもつ信号ｇi (t)
ｇi (t) ＝ａi （ cos２πｆg ｔ＋ｄi ）
を乗算すると以下のようにｚi (t) が得られる。
ここで、ｆ＝ｆs ＋ｆg となるようにｆs とｆg を設定し、濾波回路によって（ｆs −ｆg ）の周波数成分を除去すると、
が得られる。なお、ｆ＝ｆs −ｆg となるようにｆs とｆg とを設定し、濾波回路によって（ｆs ＋ｆg ）の周波数成分を除去してもよい。
【００２２】
z i (t) を複素帯域信号として表現すると、
となる。ｕ(t) exp ｊ(2πｆｔ）は変調信号、ａi exp(ｊｄi ）は複素数であるから、これは、Ｅ(t) Ａi と表記できる。以上のことから、アレイアンテナの受信信号
Ｅi (t) ＝Ｅo (t) Ａi （θ，φ，ｆ）
を模擬するためには、図２で示されるように、変調信号ｓ(t) をｎ分配し、Ａi （θ，φ，ｆ）に応じた振幅ａi と位相ｄi をもつ信号ｇi (t）をそれぞれＤＤＳ１からＤＤＳｎで発生させ、分配された変調信号と乗算し、濾波すればよい。ここで、θ、φ、f はそれぞれ各アレイアンテナに受信される到来波の方位角、仰角および周波数である。Ａi （θ，φ，ｆ）は到来波に対するｉ番目のアンテナ素子の応答であり、ｆｓは変調信号の搬送波の周波数、ｆｇはダイレクト・ディジタル・シンセサイザＤＤＳの発振周波数である。
【００２３】
各信号発生チャンネルのダイレクト・ディジタル・シンセサイザＤＤＳｉの原理的な構成についてその前半部分のみを簡略化して図３に例示する。このシンセサイザＤＤＳｉの前半部分は、正弦波信号のディジタル振幅値を保持する正弦波形保持メモリＭＭと、この正弦波形保持メモリＭＭに読出しアドレスを供給するアドレス発生回路Ａとから構成されている。なお、このダイレクト・ディジタル・シンセサイザの後半部分は図示を省略するが、振幅調整用の乗算器と、Ｄ／Ａ変換器とから構成されている。アドレス発生回路Ａには、図１の制御部ＣＮＴから設定すべき周波数と位相が供給される。
【００２４】
正弦波形保持メモリＭＭの各記憶領域には、０ボルトを中心にして−Ｖボルトから＋Ｖボルトまでの範囲にわたって変化する１周期分の正弦波形を等しい時間間隔でサンプリングすることによって得られる振幅のディジタル値が、この振幅を線分の長さによって図案化して図示するように、読み出しアドレスの増加の順番に保持されている。アドレス発生回路Ａでは、外部から供給されるクロック信号を基準とし、設定された発振周波数の全アドレス数倍の周期でアドレスが１ステップずつ増加され、正弦波形保持メモリＭＭの各アドレスに保持される振幅のディジタル値が読み出される。読み出された正弦波形の振幅のディジタル値は、図示しない乗算器において制御部ＣＮＴが指定する係数の乗算によって振幅が調整されたのち、図示しないＤ／Ａ変換回路においてアナログ信号に変換され、ダイレクト・ディジタル・シンセサイザＤＤＳｉから出力される。
【００２５】
図１の制御部ＣＮＴは、ユーザが操作部ＯＰを介して入力する制御指令に従って、模擬受信信号発生部Ｒ１〜Ｒｍ中のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎが発生する正弦波信号の周波数を設定する。この周波数の変更は、必要に応じて数十から百MHz 程度の高周波数領域までにわたって行われる。
【００２６】
制御部ＣＮＴは、同様に、ユーザが操作部ＯＰを介して入力する制御指令に従って、模擬受信信号発生部Ｒ１〜Ｒｍ中のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎの各チャンネルの正弦波信号の位相を設定する。さらに、制御回路ＣＮＴは、各ダイレクト・ディジタル・シンセサイザの内部に設置されている乗算器に振幅調整用の振幅係数を供給することにより、各チャンネルの正弦波信号の振幅を設定する。このように、各チャンネルの正弦波信号の周波数、振幅および位相が制御部ＣＮＴによって制御される。
【００２７】
再び図２を参照すると、ダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎから出力され濾波器を通過したアナログ正弦波信号は、前段の変調信号発生部Ｍ１〜Ｍｍの一つから供給され、ｎ分配器で分配された変調信号の一つとアナログ乗算器で乗算される。各アナログ乗算器は、バイポーラトランジスタで構成されている。このように、アナログ乗算器をバイポーラトランジスタで構成することにより、これをミキサーで構成する場合の問題点、すなわち、局発信号とする一方の側の信号を大きなレベルに設定しなければならないという難点が回避される。各アナログ乗算器から出力される各チャンネルの信号は、電波の到来方向に応じて振幅と位相が設定された正弦波信号に、変調信号が重畳されることにより受信信号を模擬する信号となる。
【００２８】
図１を参照すると、模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれから出力された模擬受信信号は、次段の模擬多重化信号合成部ＲＭに出力され、アンテナ素子に対応して想定されたチャンネルごとに多重化される。図４は、上記模擬受信信号発生部の後段に配置される模擬多重化受信信号合成部ＲＭの構成を示すブロック図である。前段のｍ個の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれから供給されるｍ個の模擬受信信号に含まれるｎチャンネルの成分が、同一チャンネルの成分どうし加算器ＡＤで加算され、ｎチャンネルの模擬多重化受信信号になる。各チャンネルの模擬多重化受信信号は、ｍ個の相互に独立な、あるいは、相互に適宜な相関を有する複数の信号源から送信され試験対象のアレイ・アンテナに同時に入射し多重化信号として合成された受信信号をアンテナ素子ごとの成分として分離したものである。
【００２９】
図１を参照すると、模擬多重化信号合成部ＲＭから出力されるｎチャンネルの多重化信号の周波数は数十から百MHz 程度である。この多重化信号は、次段の周波数変換部ＦＣにおいて周波数が数百MHz から数GHz ほど高域側にシフトされ、数百MHz から数GHz の無線周波数の多重化信号となる。図５は、周波数変換部ＦＣの構成を示すブロック図である。この周波数変換部ＦＣは、各チャンネルごとに設置されたアップコンバータと、各アップコンバータに数GHz の周波数の局発信号を供給する局発信号発生器ＬＣと、各アップコンバータの出力を濾波する濾波回路とから構成されている。なお、図５の下段に描かれたダウン・コンバータＤＣは、高い周波数の較正用信号を低い周波数の較正用信号に周波数変換するためのものである。この較正用信号とこれに対する周波数変換については後述する。
【００３０】
図１を参照すると、周波数変換部ＦＣで高い周波数の多重化受信信号に変換された各チャンネルの模擬多重化受信信号は、次段の振幅・雑音調整部ＡＮにおいて、ダイナミックレンジを拡張するために振幅の調整が行われると共に、実際の受信環境を模擬するために雑音が装加される。図６は、振幅・雑音調整部ＡＮの構成を示すブロック図である。この振幅・雑音調整部では、各チャンネルごとに、可変増幅器ＶＡ、雑音発生器ＮＧと加算器とから成る雑音装加回路および可変減衰器ＡＴが設置されている。可変増幅器の利得や可変減衰器ＡＴの減衰量が制御部ＣＮＴの制御のもとに調整される。また、雑音発生用ダイオードなどから成る雑音発生回路ＮＧでノイズが発生され、これが加算器ＡＤにおいて各チャンネルの多重化受信信号に重畳される。雑音発生回路として、雑音を模擬するディジタル時系列データを発生させ、これをＤ／Ａ変換することによりアナログ雑音信号を発生させるようなものを使用することもできる。
【００３１】
図１を参照すると、振幅・雑音調整部ＡＮの後段に切替部ＳＷが設置されており、振幅・雑音調整部ＡＮから出力された模擬多重化受信信号の各チャンネルがこの切替部ＳＷにおいて較正用信号として順次一つずつ選択され、周波数変換部ＦＣを経て低い周波数の較正用信号に変換されて較正部ＣＬに供給される。
【００３２】
図７は切替部ＳＷの構成を示すブロック図である。前段の振幅・雑音調整部ＡＮから供給された模擬多重化受信信号は、各チャンネルごとに設置されたスイッチＳＷ１〜ＳＷｎを経て各チャンネルの出力端子Ｏ１〜Ｏｎに出力される。スイッチＳＷ１〜ＳＷｎの一つが制御部ＣＮＴから供給される制御信号に従って切替えられ、各チャンネルの信号が一つずつ順次較正信号選択回路ＳＬに供給される。
【００３３】
較正信号選択回路ＳＬに供給された各チャンネルの模擬多重化受信信号は、チャンネル間のアイソレーションを向上させるために、制御部ＣＮＴから供給される制御指令に従って再度選択され、高い周波数の較正用信号として図１の周波数変換部ＦＣに供給される。実際の回路では、スイッチＳＷ１〜ＳＷｎの一方の出力端子から対応のチャンネルの出力端子Ｏ１〜Ｏｎのそれぞれまでの信号伝達用線路の電気長と、スイッチＳＷ１〜ＳＷｎの他方の出力端子から較正信号選択回路ＳＬまでの線路の電気長とがすべて等しくなるように形成されている。例えば、スイッチＳＷ１〜ＳＷｎがプリント配線板上で、較正信号選択回路ＳＬを中心とする円周上に配列される。
【００３４】
図５の周波数変換部ＦＣを再び参照すると、切替部ＳＷで選択されたGHz 帯の高い周波数の較正用信号が、ダウンコンバータＤＣの一方の信号入力端子に供給される。このダウンコンバータの他方の信号入力端子には、局発信号発生器ＬＣから前述のアップコンバータＵＣに供給された数GHz の周波数の局発信号が供給される。ここで発生された低い周波数の較正用信号は、濾波器を通過し、この周波数変換部ＦＣにおいて周波数が数GHz の高域にシフトされる前の数十から百MHz 程度の周波数の多重化受信信号となり、図１の較正部ＣＬに供給される。
【００３５】
図８は、較正部ＣＬの構成を示すブロック図であり、変調信号選択回路ＭＳＬ、アナログ乗算器Ｍ、ダイレクト・ディジタル・シンセサイザＤＤＳ０、Ａ／Ｄ変換器Ａ／Ｄ０、Ａ／Ｄ１および付属の濾波回路を備えている。変調信号選択回路ＭＳＬは図１の変調信号発生回路Ｍ１〜Ｍｍから供給される変調信号の一つを、制御部ＣＮＴから供給される制御信号に従って選択し、アナログ乗算器Ｍの一方の信号入力端子に供給する。
【００３６】
このアナログ乗算器の他方の信号入力端子には、ダイレクト・ディジタル・シンセサイザＤＤＳ０の内部で発生され内蔵のＤ／Ａ変換器でアナログ信号に変換されたアナログ正弦波信号が濾波器を通して供給される。ダイレクト・ディジタル・シンセサイザＤＤＳ０で発生されるアナログ正弦波信号の周波数と振幅とは、図１の制御部ＣＮＴから供給されるクロック１と、制御信号とに従って制御される。また、この正弦波信号の位相は固定されている。クロック１と図１の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれに供給されるクロックは発振周波数が同一のクロックであり、また制御信号により設定される周波数も図１の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれに設定される周波数と同じである。
【００３７】
この結果、アナログ乗算器Ｍから出力される信号（以下「基準信号」という）は、図１の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれで発生される模擬受信信号とは周波数が同一で、同一の変調信号を含む信号となる。この基準信号は、位相が固定されているという点で、図１の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれで発生される想定されるアレイアンテナへの到来方向に対応して相互に種々の位相差が設定される模擬受信信号とは異なる。
【００３８】
この基準信号は、濾波器を通ったのちＡ／Ｄ変換器Ａ／Ｄ０でディジタル信号に変換され、測定情報の一部としてバス上を制御部ＣＮＴに転送される。同様に、切替部ＳＷで較正用信号として選択され、周波数変換部ＦＣにおいて低い周波数の較正用信号に変換された任意のチャンネルの模擬多重化受信信号がＡ／Ｄ変換器Ａ／Ｄ１に供給される。ディジタル信号に変換された模擬多重化受信信号は、測定情報の一部としてバス上を制御部ＣＮＴに転送される。
【００３９】
制御部ＣＮＴは、較正部ＣＬからバス上を転送されてきたディジタル較正用信号の基準信号に対する振幅と位相差を検出することにより、模擬受信信号発生部Ｒ１〜Ｒｍから各チャンネルの出力端子Ｏ１〜Ｏｎまでの信号線路や各種素子などを含む信号伝達経路上で生ずる位相差と減衰量とを検出し、較正値として保存する。以下、想定された受信状況を試験するための各種の試験条件に応じて各チャンネルに所望の振幅と位相を設定する処理を、較正処理を含めて説明する。
【００４０】
１）変調信号１〜ｍが無変調かつ所望の周波数と振幅になるように変調信号発生部Ｍ１〜Ｍｍを設定する。この場合、無変調の正弦波信号が発生される。振幅・雑音調整部ＡＮ内の可変増幅器ＶＡと可変減衰器ＡＴとを所定の値に設定し、雑音発生器ＮＧの動作を停止させる。
２）変調信号発生部Ｍ１のみを動作させ、残りの変調信号発生部Ｍ２〜Ｍｍの動作を停止させる。
３）模擬受信信号発生部Ｒ１のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎを所望の同一周波数、同位相、同振幅で動作させる。
４）模擬受信信号発生部Ｒ２〜Ｒｍの動作を停止させる。
５）較正部ＣＬ内の変調信号選択回路ＭＳＬを制御し、変調信号１をアナログ乗算器Ｍに入力させる。
６）較正部ＣＬ内のダイレクト・ディジタル・シンセサイザＤＤＳ０から模擬受信信号発生部Ｒ１内のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤｎと同一の周波数で信号が出力されるように、このダイレクト・ディジタル・シンセサイザＤＤＳ０を制御する。
【００４１】
７）切替部ＳＷのチャンネル１のスイッチＳＷ１を制御し、チャンネル１の模擬多重化受信信号を較正信号選択回路ＳＬに供給する。
８）切替部ＳＷのチャンネル２〜ｎのスイッチＳＷ２〜ＳＷｎを制御し、チャンネル２〜ｎの疑似多重化受信信号が出力端子Ｏ２〜Ｏｎに出力されるように設定する。
９）切替部ＳＷの較正部信号選択回路ＳＬを制御し、チャンネル１のＳＷ１から供給される模擬多重化受信信号を較正用信号として選択させる。
10）較正部ＣＬのＡ／Ｄ変換器Ａ／Ｄ０，Ａ／Ｄ１からバス上を転送されてくるディジタル化された基準信号の位相と振幅を複素数Ｙ０として検出し、チャンネル１のディジタル較正用信号Ｙ１を同様に検出する。
11) Ｘ１＝Ｙ１／Ｙ０を算定し、保存する。ここで、変数ＸとＹに続く数字「１」は選択中のチャンネル番号「１」に対応する。
【００４２】
12) 上記ステップ７）に戻り、切替部ＳＷのチャンネル１のスイッチＳＷ１を制御してチャンネル１の模擬多重化受信信号を出力端子Ｏ１に出力させ、代わりにチャンネル２のスイッチＳＷ２を制御し、チャンネル２の模擬多重化受信信号を較正信号選択回路ＳＬに供給する。この状態で、上記ステップ７）からステップ１１）までの処理を反復することにより、チャンネル２のディジタル較正用信号について、Ｘ２＝Ｙ２／Ｙ０を算定し、保存する。
13) 以下同様にして、チャンネル３からチャンネルｎまでの模擬多重化受信信号についてステップ７からステップ１１までの処理を反復することにより、Ｘ３〜Ｘｎを算定し、保存する。
14) Ｃ１１＝Ｘ１／Ｘ１，Ｃ１２＝Ｘ２／Ｘ１，Ｃ１３＝Ｘ３／Ｘ１・・・・・Ｃ１ｎ＝Ｘｎ／Ｘ１を算定し、保存する。
【００４３】
15) ステップ２）に戻り、変調信号発生部Ｍ２のみを動作させる。すなわち、変調信号発生部Ｍ１の動作を停止させ、代わりに、変調信号発生部Ｍ２の動作を開始させる。模擬受信信号発生部Ｒ２からの出力に対して、ステップ３）からステップ１４）までの動作を反復することにより、Ｃ２１＝Ｘ１／Ｘ１，Ｃ２２＝Ｘ２／Ｘ１，Ｃ２３＝Ｘ３／Ｘ１・・・・・Ｃ２ｎ＝Ｘｎ／Ｘ１を算定し、保存する。
16) 次に、ステップ２）に戻り、変調信号発生器Ｍｉ（ｉ＝３〜ｍ）のみを動作させ、対応の模擬受信信号発生部Ｒｉからの出力に対して、ステップ２）からステップ１４）までの動作を反復することにより、Ｃｉ１＝Ｘ１／Ｘ１，Ｃｉ２＝Ｘ２／Ｘ１，Ｃｉ３＝Ｘ３／Ｘ１・・・・・Ｃｉｎ＝Ｘｎ／Ｘ１（ｉ＝３〜ｍ）を算定して保存する処理をｉ＝３からｍまで反復する。
16) 上記処理で得られた複素数Ｃ１１〜Ｃｍｎを較正値として保存する。
17) 切替部ＳＷの切替器ＳＷ１〜ＳＷｎの全てを模擬多重化信号が出力端子Ｏ１〜Ｏｎに出力されるように切替える。
【００４４】
以上のようにして較正が終了する。引き続き、制御部ＣＮＴは、
18) 模擬信号発生部Ｒ１〜Ｒｍの各チャンネルのダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎに想定する到来方向などから算定される位相と振幅とを設定する。この際、Ｂｐｑ＝Ａｐｑ／Ｃｐｑとして算定されるＢｐｑが設定される。ただし、Ａｐｑは出力端子Ｏ１〜Ｏｎにおける所望の設定値、Ｂｐｑは実際にダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎに設定する値である。
19) 変調信号発生部Ｍ１〜Ｍｍに所望の変調方式の変調信号を発生させる。
20) 振幅・雑音調整部ＡＮの雑音発生器ＮＧが所望の雑音を発生するように、制御部ＣＮＴから制御信号を供給する。
【００４５】
操作部ＯＰから制御部ＣＮＴに指定される試験条件（例えば、受信電波の到来方向）に基づいて設定される各チャンネルの正弦波信号の位相差や振幅比は、理論的に算定されたものであってもよく、あるいは、実際のアレイアンテナについて実験的に得られたものであってもよい。
【００４６】
例えば、空間的に配置されたアレイアンテナに方位角θ、仰角φの方向から信号が到来した場合、( ｘi , ｙi , ｚi ）の位置に配置されたｉ番目のアンテナ素子の指向性を Bi ( θ，φ, ｆ）とすれば、ｊ番目の到来波に対するｉ番目のアンテナ素子の受信電圧Ｅ ji (t)は次式で与えられる。
Ｅji (t)
＝Ｅj0(t)Bi ( θj , φj ,fj ) exp[j( 2πf j /c ( x i sinθj sin φj ＋ y i cosθj sin φj ＋z i cos φj )]
これは、
Ｅji (t)＝Ｅj0(t)Ai ( θj , φj ,fj )
と記述できる。
従って、模擬受信信号発生部ＲｊのＤＤＳｉに対し、Ａi ( θj , φj ,fj ) に対応する周波数と位相と振幅とを設定すればよい。ただし、ｆj はｊ番目の到来波の周波数、ｃは電波の伝播速度、Ｅj0(t）は基準点におけるｊ番目の到来波の受信信号である。
【００４７】
本発明の信号発生装置は、模擬多重化受信信号として周波数ホッピング信号を発生させることもできる。この周波数ホッピング信号は、送信側と受信側とで予め了解済みの所定の規則に従って搬送波の周波数が次々に変更されるような信号である。これを模擬するために、模擬受信信号発生部Ｒ１〜Ｒｍ内のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎから出力される周波数や変調信号発生部Ｍ１〜Ｍｍから出力される変調信号の周波数が所定の規則に従って変更される。これと同時にアンテナ素子の応答を示す複素数Ａ（θ，Φ，ｆ）を変更するために、ＤＤＳ１〜ＤＤＳｎから出力される振幅や位相が変更される。
【００４８】
以上、模擬受信信号の周波数を数百MHz から数GHz の高域にシフトするため周波数変換部を設置する構成を例示した。しかしながら、そのような高い周波数の模擬受信信号を必要としない場合には、そのような周波数変換部の設置が省略できる。また、この場合、較正用信号に対するダウンコンバータも不要になることは明らかである。
【００４９】
また、本発明の信号発生装置を、アレイアンテナによる受信信号を模擬するために利用する場合を例示した。しかしながら、本発明の信号発生装置は、他の信号を模擬したり、あるいは、音波探知用のマイクロホン・アレイなど他の目的のために利用することもてきる。
【００５０】
【発明の効果】
以上詳細に説明したように、本発明の信号発生装置によれば、制御可能な周波数、位相および振幅の正弦波信号群を発生する複数のダイレクト・ディジタル・シンセサイザを制御することにより種々の到来方向の受信信号を模擬する所望の正弦波信号群を発生する構成であるから、数十から百MHz の周波数の試験信号を簡易・安価な回路構成のもとに発生できるという効果が奏される。
【００５１】
本発明の一つの好適な実施の形態によれば、各チャンネルの出力端子における模擬多重化信号に含まれる各模擬受信信号と、模擬受信信号発生部で発生された模擬受信信号との間の振幅比と位相差を検出して、設定しようとする模擬受信信号の振幅比と位相差を較正するというフィードバック方式が採用される。このため、各チャンネル間の信号の位相と振幅との関係を、長い線路長と多数の素子を含む大規模な信号発生装置内で調整するための労力と時間とが大幅に削減でき、装置の製造費用と使用中の性能を維持するための保守費用の低廉化が実現される。また、高い動作の安定性を必ずしも要しない安価な素子や回路の使用も可能になり、装置の一層の低廉化が実現される。
【００５２】
このようなフィードバック方式を採用したことにより、本信号発生装置が比較的構成が複雑で規模が大きいにもかかわらず、各チャンネル間の信号線路の電気長を正確に一致させなければならない箇所は、図７に示した切替部ＳＷ内だけとなる。より厳密に言えば、切替部ＳＷ内の各チャンネルのスイッチＳＷ１〜ＳＷｎの信号出力端子から較正用信号選択回路ＳＬの各信号入力端子までの電気長を一致させるだけでよい。その理由は以下の通りである。
【００５３】
まず、較正用信号選択回路ＳＬの信号出力端子から較正部ＣＬのＡ／Ｄ変換器Ａ／Ｄ０の信号入力端子までの較正用信号の伝達線路については、これが各チャンネルに共通であるため、その電気長は任意の値に設定できる。この結果、この信号経路内に周波数変換部ＦＣのダウンコンバータを挿入することも可能になる。また、各模擬受信信号発生部Ｒ１〜Ｒｍの出力端子から、上記切替部ＳＷ内のスイッチＳＷ１〜ＳＷｎの信号入力端子までの線路の電気長や各種素子の伝搬遅延時間の差は各チャンネルについて較正値を検出し、検出した較正値を用いて所望の設定値を補正することにより、電気長や素子による遅延時間を合わせ込む必要がなくなる。特に、各チャンネルの較正値を、上述したように特定のチャンネル（上記例ではチャンネル１）を基準に規格化しておくことにより、各チャンネル間の模擬信号に必要な振幅と位相を容易に設定することが可能になる。
【００５４】
本発明の他の好適な実施の形態によれば、周波数変換や雑音装加の機能を有しているので、各種の試験を行うための実際的な信号を発生させることができる。
【００５５】
本発明の更に他の好適な実施の形態によれば、較正用信号の周波数を高域へのシフト量に等しい周波数だけ低域にシフトすることにより低い周波数領域で基準信号に対する振幅比と位相差を検出する構成であるから、一層の回路の簡易化、精度の向上が可能になる。
【００５６】
本発明の他の好適な実施の形態によれば、模擬受信信号を生成する乗算器がアナログ乗算器で構成されている。このため、これをミキサーで構成する場合のような大きなレベルの局発信号を必要とするという難点が解決される。
【００５７】
本発明の更に他の好適な実施の形態によれば、制御部が周波数ホッピング信号を疑似する信号を発生させたり、電波源の移動を想定したドップラーシフトを受けた模擬受信信号を発生させる手段を備える構成であるから、より広範囲の試験用信号を発生できるという利点がある。
【図面の簡単な説明】
【図１】本発明の一実施例の信号発生装置の全体構成を示す機能ブロック図である。
【図２】図１の信号発生装置の模擬受信信号発生部Ｒ１〜Ｒｍの構成の一例を示す機能ブロック図である。
【図３】図２中のダイレクト・ディジタル・シンセサイザＤＤＳｉの構成と動作を説明するための概念図である。
【図４】図１中の模擬多重化受信信号合成部ＲＭの構成の一例を示す機能ブロック図である。
【図５】図１中の周波数変換部ＦＣの構成の一例を示す機能ブロック図である。
【図６】図１中の振幅・雑音調整部ＡＮの構成の一例を示す機能ブロック図である。
【図７】図１中の切替部ＳＷの構成の一例を示す機能ブロック図である。
【図８】図１中の較正部ＣＬの構成の一例を示す機能ブロック図である。
【図９】従来の信号発生装置の構成の一例を示す機能ブロック図である。
【図１０】従来の信号発生装置の構成の他の一例を示す機能ブロック図である。
【符号の説明】
M1〜Mm 変調信号発生部
R1〜Rm 模擬受信信号発生部
RM 模擬多重化信号合成部
FC 周波数変換部
AN 振幅・雑音調整部
SW 切替部
CL 較正部
CNT 制御部
O1〜On 出力端子
OP 操作部
DDS0〜DDSn ダイレクト・ディジタル・シンセサイザ
M アナログ乗算器
MM 正弦波形保持メモリ
A アドレス発生回路
MSL 変調信号選択回路
A/D0,A/D1 Ａ／Ｄ変換器
SL 較正用信号選択回路
【発明の属する技術分野】
本発明は、アレイ・アンテナの各アレイ・アンテナ素子に受信される受信信号の模擬信号を発生する信号発生装置に関するものである。
【０００２】
【従来の技術】
人や車両などの移動体を対象とする無線通信システムでは、交信中の移動体の方向を探知したり、交信対象の移動体に対してビームを向けるなどの目的で、アレイ・アンテナ装置が利用される。この種のアレイ・アンテナ装置では、複数のアンテナ素子が所定の配列で空間に配列され、各アンテナ素子の受信信号の位相差や振幅比と各アンテナ素子どうしの既知の位置関係とから電波の到来方向が検出される。このようなアレイ・アンテナの典型的な一例としては、５〜８本程度のアンテナ素子を直線上や円周上に等間隔で配置したものがある。
【０００３】
上記アレイ・アンテナを用いた受信装置などの製造・開発に際しては、受信状況を定量的に再現する必要性と経済性の点から、屋外で実際に電波を受信するよりも試験用の模擬信号の発生装置が利用される。すなわち、各アンテナ素子から出力される到来電波の受信信号を模擬するために、アンテナ素子と同数の信号発生チャンネルが形成される。そして、各チャンネルから対応のアンテナ素子の受信信号を模擬するように位相や振幅を異ならせた模擬受信信号が発生される。
【０００４】
従来、この種の試験用模擬信号発生装置としては、図９に示すような構成の装置が使用されていた。信号発生器で発生された試験用の正弦波信号が信号分配器で複数チャンネルの信号に分割され、アナログ形式の遅延回路と増幅器とによってそれぞれに所望の遅延量と振幅とが付与され、試験用模擬信号として各チャンネルの出力端子から出力される。
【０００５】
他の従来装置として、図１０に示す構成のものも知られている。この従来装置では、信号発生器から出力されるアナログ試験信号が、Ａ／Ｄ変換器で一旦ディジタル信号に変換される。このディジタル信号は、信号分配器で複数チャンネルの信号成分に分割され、各チャンネルの信号はＦＩＦＯメモリを通過する際の遅延を受ける。この遅延を受けたディジタル信号は、ディジタル的な振幅の調整が行われたのち、Ｄ／Ａ変換回路において再びアナログ信号に復元され、各チャンネルの出力端子から出力される。各ＦＩＦＯメモリの遅延量の変更は、その縦列段数の変更などにより行われる。
【０００６】
【発明が解決しようとする課題】
図９に示す構成の従来装置では、アナログ形式の遅延回路が遅延線や遅延素子を使用して実現される。このような遅延回路では、発生させる試験信号の周波数や、試験対象のアレイアンテナの構成などに応じて遅延量を広範囲にわたって変更することが必要になる。このため、多数の遅延線や遅延素子を準備することが必要になり、装置が複雑・高価になるという問題がある。
【０００７】
また、図１０に示す構成の従来装置では、図９の従来装置とは異なり、ディジタル形式で実現される遅延回路の構成は容易である。しかしながら、信号発生器で発生したアナログ信号を一旦ディジタル信号に変換するための高精度かつ高周波のＡ／Ｄ変換器を実現することは一般に困難である。このため、発生可能な試験用信号の最高周波数がこのＡ／Ｄ変換器の性能で制限されてしまうという問題がある。現状では、１４ビットの精度のＡ／Ｄ変換器であれば、動作可能な最高周波数が数十MHz に制限されてしまう。なお、Ｄ／Ａ変換器に関する限り、１４ビットの精度で数百MHz の高周波数で動作するものが実現可能である。
【０００８】
更に、図１０の信号発生装置では、特開平１１ー１４５９１７号公報で指摘されているように、遅延分解能を高めるようとするとＦＩＦＯのメモリ量が増大して装置が複雑・高価になるという問題もある。
【０００９】
また、到来方向などの検出を行うだけでなく、搬送波に重畳されている変調信号を復調して雑音の影響などを試験する場合には、搬送波に変調信号が重畳された模擬信号が必要となる。さらに、複数の個別の送信源からの到来電波や、マルチパスなどの実際の受信環境を模擬するためには、複数の模擬信号源で発生させた模擬受信信号を合成した模擬多重信号が必要になる。
【００１０】
このように、搬送波に変調信号を重畳したり、更に、異なる変調信号を重畳した複数の模擬多重信号を発生しようとすると、装置の規模が増大する。この結果、信号線路の電気長が増大すると共に、処理や伝達の対象の信号に遅延量を付加する素子の個数も多くなり、試験用の信号として各チャンネル間の位相差や振幅比が重要であるにもかかわらず、大規模な装置内でこのチャンネル間の位相差や振幅比を管理することが極めて困難になる。
【００１１】
【課題を解決するための手段】
上記従来技術の課題を解決する本発明の信号発生装置は、相互に独立な、または相互に適宜な相関を有する変調信号を発生し出力するｍ個の変調信号発生部（ｍは２以上の自然数）と、アレイアンテナへの到来電波の想定された受信状況に応じてこのアレイアンテナを構成するｎ個のアンテナ素子（ｎは２以上の自然数）に受信される信号の周波数、振幅および位相を模擬するために変更可能な周波数、振幅および位相の正弦波信号を各アンテナ素子に対応するｎ個のチャンネル成分として発生するｎ個のダイレクト・ディジタル・シンセサイザおよび、これらダイレクト・ディジタル・シンセサイザから出力されるｎ個のチャンネル成分のそれぞれと前記変調信号発生部のｍ個の変調信号発生回路の一つから出力される変調信号とを乗算することによりそれぞれがｎ個のチャンネル成分から成る模擬受信信号を生成する複数の乗算器とをそれぞれ備えたｍ個の模擬受信信号発生部と、これらｍ個の模擬受信信号発生部から出力されるｍ個の模擬受信信号を対応のチャンネル成分どうし合成することにより各アンテナ素子に受信されるｍ個の受信信号が多重化されたｎ個のチャンネル成分から成る模擬多重化受信信号を生成する模擬多重信号合成部と、この模擬多重信号合成部で合成された各模擬多重化受信信号のｎ個のチャンネル成分を出力するｎ個の出力端子と、上記模擬受信信号発生部を制御すると共に上記各模擬受信信号発生部のダイレクト・ディジタル・シンセサイザに前記アレイアンテナの想定された受信状況を模擬するための周波数、振幅および位相を設定する制御部とを備えている。すなわち本発明の信号発生装置によれば、制御可能な周波数、位相および振幅の正弦波信号を発生する複数のダイレクト・ディジタル・シンセサイザを制御することによって相互に所望の周波数、位相および振幅を有する複数の正弦波信号を発生し、これらの正弦波信号と分配された変調信号をそれぞれ乗算し濾波することにより、高周波の試験用信号を簡易・安価な回路構成のもとに発生できるという効果が奏される。
【００１２】
【発明の実施の形態】
本発明の一つの好適な実施の形態によれば、この信号発生装置は、更に、変調信号発生部から出力される変調信号が無変調状態に設定された状態でｎ個の出力端子に出力される各模擬多重化受信信号の各チャンネル成分の信号伝達経路を切替えることにより各模擬多重化受信信号の一つを較正用信号として順次選択する切替部と、この選択された較正用信号と、変調信号発生部から出力される無変調状態に設定された無変調信号に各模擬受信信号発生部のダイレクト・ディジタル・シンセサイザに設定された周波数と同一の正弦波信号を乗算した信号との振幅比と位相差を無変調信号を一つずつ有効にしながら検出してゆくことにより、ｎ個の出力端子のそれぞれにおける各模擬受信信号の振幅比と位相差を較正値として検出する較正部とを更に備えている。そして、上記制御部は、較正部で検出された較正値に基づき各模擬受信信号発生部のダイレクト・ディジタル・シンセサイザにアレイアンテナの想定される受信状況を模擬するための周波数、振幅および位相を設定するというフィードバック方式が採用される。このフィードバック方式の採用により、長い信号線路と多数の素子を含む大規模な装置の内部において各チャンネル間の信号の位相や振幅の関係を調整するための労力と時間とが大幅に削減でき、製造費用と使用時の性能を維持するための保守費用の低廉化が実現される。また、必ずしも高い動作の安定性を要としない安価な素子や回路の使用も可能になり、装置の一層の低廉化が実現される。
【００１３】
本発明の他の好適な実施の形態によれば、模擬多重化受信信号合成部と上記ｎ個の出力端子との間に模擬多重化受信信号の周波数を高域にシフトする周波数変換部が設置されると共に、上記較正用信号の周波数を上記高域へのシフト量に等しい周波数だけ低域にシフトする周波数変換手段を備え、低周波領域で信号の較正を行うことにより、回路の簡易化、精度の向上を実現している。
【００１４】
本発明の他の好適な実施の形態によれば、上記模擬受信信号を生成する乗算器が、バイポーラ・トランジスタを使用したアナログ乗算器で構成される。これに伴い、この乗算器をミキサーで構成する場合の難点を解消している。
【００１５】
本発明の更に他の好適な実施の形態によれば、上記制御部は上記各ダイレクト・ディジタル・シンセサイザの周波数を無作為的又は疑似無作為的に変更することにより周波数ホッピング信号を疑似する信号を発生させる手段を備えることにより、発生させる信号の種類を増加させるように構成されている。
【００１６】
本発明の更に他の好適な実施の形態によれば、上記制御部は電波源の移動を想定したドップラーシフトを受けた模擬受信信号を発生させる手段を備えることにより、発生させる信号の種類を一層増加させるように構成されている。
【００１７】
【実施例】
図１は、本発明の一実施例の信号発生装置の構成を示すブロック図である。この信号発生装置は、ｍ個の変調信号発生部Ｍ１〜Ｍｍ、ｍ個の模擬受信信号発生部Ｒ１〜Ｒｍ、模擬多重化受信信号合成部ＲＭ、周波数変換部ＦＣ、振幅・雑音調整部ＡＮ、切替部ＳＷ、較正部ＣＬ、制御部ＣＮＴおよび操作部ＯＰを備えている。
【００１８】
ｍ個の変調信号発生部Ｍ１〜Ｍｍは、ｍ個の相互に独立な複数の信号源の存在や、マルチパスなどの相互に適宜な相関を有する複数の信号源から送信された電波を模擬するためのものである。ｍ個の模擬受信信号発生部Ｒ１〜Ｒｍは、ｎ個のアンテナ素子のそれぞれに受信される異なる位相と振幅の信号を模擬するためのものである。模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれは、ｎ本のアンテナ素子に対応するｎチャンネルの成分を有する信号を発生し、この信号と、前段の変調信号発生部Ｍ１〜Ｍｍの一つから供給される変調信号とを乗算することにより、変調信号が重畳されたｎチャンネルの成分の模擬受信信号を発生する。
【００１９】
模擬多重化受信信号合成部ＲＭは、前段のｍ個の模擬受信信号発生部Ｒ１〜Ｒｍで発生された模擬受信信号を同一チャンネルどうし合成することによってｎチャンネルの成分から構成される模擬多重化受信信号を発生するためのものである。周波数変換部ＦＣは、模擬多重化信号の周波数を高域にシフトする周波数変換を行うためのものである。振幅・雑音調整部ＡＭは、周波数変換された模擬多重化受信信号の振幅を調整し、これに雑音を重畳するためのものである。更に、切替部ＳＷは、模擬多重化受信信号の一つのチャンネルを順次選択し較正用信号として較正部ＣＬに供給するためのものであり、較正部ＣＬは、この装置から出力される各チャンネルの模擬多重化受信信号を較正するためのものである。更に、制御部ＣＮＴは、この信号発生装置内の上述した各部の動作を制御するためのものであり、操作部ＯＰは制御部ＣＮＴに制御指令を入力するためのものである。
【００２０】
図１中のｍ個の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれは、図２に示すように、試験対象のアレイアンテナを構成するアンテナ素子の個数（チャンネル数）と同一のｎ個のダイレクト・ディジタル・シンセサイザＤＤＳｉ（ｉ＝１〜ｎ）と、前段の変調信号発生部Ｍ１〜Ｍｍの一つから供給される変調信号をｎ個のチャンネルの信号線上に分配するｎ分配器と、ｎ個のバイポーラトランジスタなどで構成されるアナログ乗算器Ｍと、濾波器とを備えている。ｎ個のダイレクト・ディジタル・シンセサイザＤＤＳｉ（ｉ＝１〜ｎ）は、ｎ本のアンテナ素子の受信信号の搬送波、振幅および位相を模擬するために相互に異なる位相と振幅とを有するｎ個の正弦波信号を発生するためのものである。
【００２１】
変調信号 s(t) を次のようなものとする。
ｓ(t) ＝２Ｃ(t) cos （２πｆs t ＋φ（ｔ））
これに、振幅ａi 、初期位相ｄi をもつ信号ｇi (t)
ｇi (t) ＝ａi （ cos２πｆg ｔ＋ｄi ）
を乗算すると以下のようにｚi (t) が得られる。
【００２２】
z i (t) を複素帯域信号として表現すると、
Ｅi (t) ＝Ｅo (t) Ａi （θ，φ，ｆ）
を模擬するためには、図２で示されるように、変調信号ｓ(t) をｎ分配し、Ａi （θ，φ，ｆ）に応じた振幅ａi と位相ｄi をもつ信号ｇi (t）をそれぞれＤＤＳ１からＤＤＳｎで発生させ、分配された変調信号と乗算し、濾波すればよい。ここで、θ、φ、f はそれぞれ各アレイアンテナに受信される到来波の方位角、仰角および周波数である。Ａi （θ，φ，ｆ）は到来波に対するｉ番目のアンテナ素子の応答であり、ｆｓは変調信号の搬送波の周波数、ｆｇはダイレクト・ディジタル・シンセサイザＤＤＳの発振周波数である。
【００２３】
各信号発生チャンネルのダイレクト・ディジタル・シンセサイザＤＤＳｉの原理的な構成についてその前半部分のみを簡略化して図３に例示する。このシンセサイザＤＤＳｉの前半部分は、正弦波信号のディジタル振幅値を保持する正弦波形保持メモリＭＭと、この正弦波形保持メモリＭＭに読出しアドレスを供給するアドレス発生回路Ａとから構成されている。なお、このダイレクト・ディジタル・シンセサイザの後半部分は図示を省略するが、振幅調整用の乗算器と、Ｄ／Ａ変換器とから構成されている。アドレス発生回路Ａには、図１の制御部ＣＮＴから設定すべき周波数と位相が供給される。
【００２４】
正弦波形保持メモリＭＭの各記憶領域には、０ボルトを中心にして−Ｖボルトから＋Ｖボルトまでの範囲にわたって変化する１周期分の正弦波形を等しい時間間隔でサンプリングすることによって得られる振幅のディジタル値が、この振幅を線分の長さによって図案化して図示するように、読み出しアドレスの増加の順番に保持されている。アドレス発生回路Ａでは、外部から供給されるクロック信号を基準とし、設定された発振周波数の全アドレス数倍の周期でアドレスが１ステップずつ増加され、正弦波形保持メモリＭＭの各アドレスに保持される振幅のディジタル値が読み出される。読み出された正弦波形の振幅のディジタル値は、図示しない乗算器において制御部ＣＮＴが指定する係数の乗算によって振幅が調整されたのち、図示しないＤ／Ａ変換回路においてアナログ信号に変換され、ダイレクト・ディジタル・シンセサイザＤＤＳｉから出力される。
【００２５】
図１の制御部ＣＮＴは、ユーザが操作部ＯＰを介して入力する制御指令に従って、模擬受信信号発生部Ｒ１〜Ｒｍ中のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎが発生する正弦波信号の周波数を設定する。この周波数の変更は、必要に応じて数十から百MHz 程度の高周波数領域までにわたって行われる。
【００２６】
制御部ＣＮＴは、同様に、ユーザが操作部ＯＰを介して入力する制御指令に従って、模擬受信信号発生部Ｒ１〜Ｒｍ中のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎの各チャンネルの正弦波信号の位相を設定する。さらに、制御回路ＣＮＴは、各ダイレクト・ディジタル・シンセサイザの内部に設置されている乗算器に振幅調整用の振幅係数を供給することにより、各チャンネルの正弦波信号の振幅を設定する。このように、各チャンネルの正弦波信号の周波数、振幅および位相が制御部ＣＮＴによって制御される。
【００２７】
再び図２を参照すると、ダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎから出力され濾波器を通過したアナログ正弦波信号は、前段の変調信号発生部Ｍ１〜Ｍｍの一つから供給され、ｎ分配器で分配された変調信号の一つとアナログ乗算器で乗算される。各アナログ乗算器は、バイポーラトランジスタで構成されている。このように、アナログ乗算器をバイポーラトランジスタで構成することにより、これをミキサーで構成する場合の問題点、すなわち、局発信号とする一方の側の信号を大きなレベルに設定しなければならないという難点が回避される。各アナログ乗算器から出力される各チャンネルの信号は、電波の到来方向に応じて振幅と位相が設定された正弦波信号に、変調信号が重畳されることにより受信信号を模擬する信号となる。
【００２８】
図１を参照すると、模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれから出力された模擬受信信号は、次段の模擬多重化信号合成部ＲＭに出力され、アンテナ素子に対応して想定されたチャンネルごとに多重化される。図４は、上記模擬受信信号発生部の後段に配置される模擬多重化受信信号合成部ＲＭの構成を示すブロック図である。前段のｍ個の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれから供給されるｍ個の模擬受信信号に含まれるｎチャンネルの成分が、同一チャンネルの成分どうし加算器ＡＤで加算され、ｎチャンネルの模擬多重化受信信号になる。各チャンネルの模擬多重化受信信号は、ｍ個の相互に独立な、あるいは、相互に適宜な相関を有する複数の信号源から送信され試験対象のアレイ・アンテナに同時に入射し多重化信号として合成された受信信号をアンテナ素子ごとの成分として分離したものである。
【００２９】
図１を参照すると、模擬多重化信号合成部ＲＭから出力されるｎチャンネルの多重化信号の周波数は数十から百MHz 程度である。この多重化信号は、次段の周波数変換部ＦＣにおいて周波数が数百MHz から数GHz ほど高域側にシフトされ、数百MHz から数GHz の無線周波数の多重化信号となる。図５は、周波数変換部ＦＣの構成を示すブロック図である。この周波数変換部ＦＣは、各チャンネルごとに設置されたアップコンバータと、各アップコンバータに数GHz の周波数の局発信号を供給する局発信号発生器ＬＣと、各アップコンバータの出力を濾波する濾波回路とから構成されている。なお、図５の下段に描かれたダウン・コンバータＤＣは、高い周波数の較正用信号を低い周波数の較正用信号に周波数変換するためのものである。この較正用信号とこれに対する周波数変換については後述する。
【００３０】
図１を参照すると、周波数変換部ＦＣで高い周波数の多重化受信信号に変換された各チャンネルの模擬多重化受信信号は、次段の振幅・雑音調整部ＡＮにおいて、ダイナミックレンジを拡張するために振幅の調整が行われると共に、実際の受信環境を模擬するために雑音が装加される。図６は、振幅・雑音調整部ＡＮの構成を示すブロック図である。この振幅・雑音調整部では、各チャンネルごとに、可変増幅器ＶＡ、雑音発生器ＮＧと加算器とから成る雑音装加回路および可変減衰器ＡＴが設置されている。可変増幅器の利得や可変減衰器ＡＴの減衰量が制御部ＣＮＴの制御のもとに調整される。また、雑音発生用ダイオードなどから成る雑音発生回路ＮＧでノイズが発生され、これが加算器ＡＤにおいて各チャンネルの多重化受信信号に重畳される。雑音発生回路として、雑音を模擬するディジタル時系列データを発生させ、これをＤ／Ａ変換することによりアナログ雑音信号を発生させるようなものを使用することもできる。
【００３１】
図１を参照すると、振幅・雑音調整部ＡＮの後段に切替部ＳＷが設置されており、振幅・雑音調整部ＡＮから出力された模擬多重化受信信号の各チャンネルがこの切替部ＳＷにおいて較正用信号として順次一つずつ選択され、周波数変換部ＦＣを経て低い周波数の較正用信号に変換されて較正部ＣＬに供給される。
【００３２】
図７は切替部ＳＷの構成を示すブロック図である。前段の振幅・雑音調整部ＡＮから供給された模擬多重化受信信号は、各チャンネルごとに設置されたスイッチＳＷ１〜ＳＷｎを経て各チャンネルの出力端子Ｏ１〜Ｏｎに出力される。スイッチＳＷ１〜ＳＷｎの一つが制御部ＣＮＴから供給される制御信号に従って切替えられ、各チャンネルの信号が一つずつ順次較正信号選択回路ＳＬに供給される。
【００３３】
較正信号選択回路ＳＬに供給された各チャンネルの模擬多重化受信信号は、チャンネル間のアイソレーションを向上させるために、制御部ＣＮＴから供給される制御指令に従って再度選択され、高い周波数の較正用信号として図１の周波数変換部ＦＣに供給される。実際の回路では、スイッチＳＷ１〜ＳＷｎの一方の出力端子から対応のチャンネルの出力端子Ｏ１〜Ｏｎのそれぞれまでの信号伝達用線路の電気長と、スイッチＳＷ１〜ＳＷｎの他方の出力端子から較正信号選択回路ＳＬまでの線路の電気長とがすべて等しくなるように形成されている。例えば、スイッチＳＷ１〜ＳＷｎがプリント配線板上で、較正信号選択回路ＳＬを中心とする円周上に配列される。
【００３４】
図５の周波数変換部ＦＣを再び参照すると、切替部ＳＷで選択されたGHz 帯の高い周波数の較正用信号が、ダウンコンバータＤＣの一方の信号入力端子に供給される。このダウンコンバータの他方の信号入力端子には、局発信号発生器ＬＣから前述のアップコンバータＵＣに供給された数GHz の周波数の局発信号が供給される。ここで発生された低い周波数の較正用信号は、濾波器を通過し、この周波数変換部ＦＣにおいて周波数が数GHz の高域にシフトされる前の数十から百MHz 程度の周波数の多重化受信信号となり、図１の較正部ＣＬに供給される。
【００３５】
図８は、較正部ＣＬの構成を示すブロック図であり、変調信号選択回路ＭＳＬ、アナログ乗算器Ｍ、ダイレクト・ディジタル・シンセサイザＤＤＳ０、Ａ／Ｄ変換器Ａ／Ｄ０、Ａ／Ｄ１および付属の濾波回路を備えている。変調信号選択回路ＭＳＬは図１の変調信号発生回路Ｍ１〜Ｍｍから供給される変調信号の一つを、制御部ＣＮＴから供給される制御信号に従って選択し、アナログ乗算器Ｍの一方の信号入力端子に供給する。
【００３６】
このアナログ乗算器の他方の信号入力端子には、ダイレクト・ディジタル・シンセサイザＤＤＳ０の内部で発生され内蔵のＤ／Ａ変換器でアナログ信号に変換されたアナログ正弦波信号が濾波器を通して供給される。ダイレクト・ディジタル・シンセサイザＤＤＳ０で発生されるアナログ正弦波信号の周波数と振幅とは、図１の制御部ＣＮＴから供給されるクロック１と、制御信号とに従って制御される。また、この正弦波信号の位相は固定されている。クロック１と図１の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれに供給されるクロックは発振周波数が同一のクロックであり、また制御信号により設定される周波数も図１の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれに設定される周波数と同じである。
【００３７】
この結果、アナログ乗算器Ｍから出力される信号（以下「基準信号」という）は、図１の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれで発生される模擬受信信号とは周波数が同一で、同一の変調信号を含む信号となる。この基準信号は、位相が固定されているという点で、図１の模擬受信信号発生部Ｒ１〜Ｒｍのそれぞれで発生される想定されるアレイアンテナへの到来方向に対応して相互に種々の位相差が設定される模擬受信信号とは異なる。
【００３８】
この基準信号は、濾波器を通ったのちＡ／Ｄ変換器Ａ／Ｄ０でディジタル信号に変換され、測定情報の一部としてバス上を制御部ＣＮＴに転送される。同様に、切替部ＳＷで較正用信号として選択され、周波数変換部ＦＣにおいて低い周波数の較正用信号に変換された任意のチャンネルの模擬多重化受信信号がＡ／Ｄ変換器Ａ／Ｄ１に供給される。ディジタル信号に変換された模擬多重化受信信号は、測定情報の一部としてバス上を制御部ＣＮＴに転送される。
【００３９】
制御部ＣＮＴは、較正部ＣＬからバス上を転送されてきたディジタル較正用信号の基準信号に対する振幅と位相差を検出することにより、模擬受信信号発生部Ｒ１〜Ｒｍから各チャンネルの出力端子Ｏ１〜Ｏｎまでの信号線路や各種素子などを含む信号伝達経路上で生ずる位相差と減衰量とを検出し、較正値として保存する。以下、想定された受信状況を試験するための各種の試験条件に応じて各チャンネルに所望の振幅と位相を設定する処理を、較正処理を含めて説明する。
【００４０】
１）変調信号１〜ｍが無変調かつ所望の周波数と振幅になるように変調信号発生部Ｍ１〜Ｍｍを設定する。この場合、無変調の正弦波信号が発生される。振幅・雑音調整部ＡＮ内の可変増幅器ＶＡと可変減衰器ＡＴとを所定の値に設定し、雑音発生器ＮＧの動作を停止させる。
２）変調信号発生部Ｍ１のみを動作させ、残りの変調信号発生部Ｍ２〜Ｍｍの動作を停止させる。
３）模擬受信信号発生部Ｒ１のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎを所望の同一周波数、同位相、同振幅で動作させる。
４）模擬受信信号発生部Ｒ２〜Ｒｍの動作を停止させる。
５）較正部ＣＬ内の変調信号選択回路ＭＳＬを制御し、変調信号１をアナログ乗算器Ｍに入力させる。
６）較正部ＣＬ内のダイレクト・ディジタル・シンセサイザＤＤＳ０から模擬受信信号発生部Ｒ１内のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤｎと同一の周波数で信号が出力されるように、このダイレクト・ディジタル・シンセサイザＤＤＳ０を制御する。
【００４１】
７）切替部ＳＷのチャンネル１のスイッチＳＷ１を制御し、チャンネル１の模擬多重化受信信号を較正信号選択回路ＳＬに供給する。
８）切替部ＳＷのチャンネル２〜ｎのスイッチＳＷ２〜ＳＷｎを制御し、チャンネル２〜ｎの疑似多重化受信信号が出力端子Ｏ２〜Ｏｎに出力されるように設定する。
９）切替部ＳＷの較正部信号選択回路ＳＬを制御し、チャンネル１のＳＷ１から供給される模擬多重化受信信号を較正用信号として選択させる。
10）較正部ＣＬのＡ／Ｄ変換器Ａ／Ｄ０，Ａ／Ｄ１からバス上を転送されてくるディジタル化された基準信号の位相と振幅を複素数Ｙ０として検出し、チャンネル１のディジタル較正用信号Ｙ１を同様に検出する。
11) Ｘ１＝Ｙ１／Ｙ０を算定し、保存する。ここで、変数ＸとＹに続く数字「１」は選択中のチャンネル番号「１」に対応する。
【００４２】
12) 上記ステップ７）に戻り、切替部ＳＷのチャンネル１のスイッチＳＷ１を制御してチャンネル１の模擬多重化受信信号を出力端子Ｏ１に出力させ、代わりにチャンネル２のスイッチＳＷ２を制御し、チャンネル２の模擬多重化受信信号を較正信号選択回路ＳＬに供給する。この状態で、上記ステップ７）からステップ１１）までの処理を反復することにより、チャンネル２のディジタル較正用信号について、Ｘ２＝Ｙ２／Ｙ０を算定し、保存する。
13) 以下同様にして、チャンネル３からチャンネルｎまでの模擬多重化受信信号についてステップ７からステップ１１までの処理を反復することにより、Ｘ３〜Ｘｎを算定し、保存する。
14) Ｃ１１＝Ｘ１／Ｘ１，Ｃ１２＝Ｘ２／Ｘ１，Ｃ１３＝Ｘ３／Ｘ１・・・・・Ｃ１ｎ＝Ｘｎ／Ｘ１を算定し、保存する。
【００４３】
15) ステップ２）に戻り、変調信号発生部Ｍ２のみを動作させる。すなわち、変調信号発生部Ｍ１の動作を停止させ、代わりに、変調信号発生部Ｍ２の動作を開始させる。模擬受信信号発生部Ｒ２からの出力に対して、ステップ３）からステップ１４）までの動作を反復することにより、Ｃ２１＝Ｘ１／Ｘ１，Ｃ２２＝Ｘ２／Ｘ１，Ｃ２３＝Ｘ３／Ｘ１・・・・・Ｃ２ｎ＝Ｘｎ／Ｘ１を算定し、保存する。
16) 次に、ステップ２）に戻り、変調信号発生器Ｍｉ（ｉ＝３〜ｍ）のみを動作させ、対応の模擬受信信号発生部Ｒｉからの出力に対して、ステップ２）からステップ１４）までの動作を反復することにより、Ｃｉ１＝Ｘ１／Ｘ１，Ｃｉ２＝Ｘ２／Ｘ１，Ｃｉ３＝Ｘ３／Ｘ１・・・・・Ｃｉｎ＝Ｘｎ／Ｘ１（ｉ＝３〜ｍ）を算定して保存する処理をｉ＝３からｍまで反復する。
16) 上記処理で得られた複素数Ｃ１１〜Ｃｍｎを較正値として保存する。
17) 切替部ＳＷの切替器ＳＷ１〜ＳＷｎの全てを模擬多重化信号が出力端子Ｏ１〜Ｏｎに出力されるように切替える。
【００４４】
以上のようにして較正が終了する。引き続き、制御部ＣＮＴは、
18) 模擬信号発生部Ｒ１〜Ｒｍの各チャンネルのダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎに想定する到来方向などから算定される位相と振幅とを設定する。この際、Ｂｐｑ＝Ａｐｑ／Ｃｐｑとして算定されるＢｐｑが設定される。ただし、Ａｐｑは出力端子Ｏ１〜Ｏｎにおける所望の設定値、Ｂｐｑは実際にダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎに設定する値である。
19) 変調信号発生部Ｍ１〜Ｍｍに所望の変調方式の変調信号を発生させる。
20) 振幅・雑音調整部ＡＮの雑音発生器ＮＧが所望の雑音を発生するように、制御部ＣＮＴから制御信号を供給する。
【００４５】
操作部ＯＰから制御部ＣＮＴに指定される試験条件（例えば、受信電波の到来方向）に基づいて設定される各チャンネルの正弦波信号の位相差や振幅比は、理論的に算定されたものであってもよく、あるいは、実際のアレイアンテナについて実験的に得られたものであってもよい。
【００４６】
例えば、空間的に配置されたアレイアンテナに方位角θ、仰角φの方向から信号が到来した場合、( ｘi , ｙi , ｚi ）の位置に配置されたｉ番目のアンテナ素子の指向性を Bi ( θ，φ, ｆ）とすれば、ｊ番目の到来波に対するｉ番目のアンテナ素子の受信電圧Ｅ ji (t)は次式で与えられる。
Ｅji (t)
＝Ｅj0(t)Bi ( θj , φj ,fj ) exp[j( 2πf j /c ( x i sinθj sin φj ＋ y i cosθj sin φj ＋z i cos φj )]
これは、
Ｅji (t)＝Ｅj0(t)Ai ( θj , φj ,fj )
と記述できる。
従って、模擬受信信号発生部ＲｊのＤＤＳｉに対し、Ａi ( θj , φj ,fj ) に対応する周波数と位相と振幅とを設定すればよい。ただし、ｆj はｊ番目の到来波の周波数、ｃは電波の伝播速度、Ｅj0(t）は基準点におけるｊ番目の到来波の受信信号である。
【００４７】
本発明の信号発生装置は、模擬多重化受信信号として周波数ホッピング信号を発生させることもできる。この周波数ホッピング信号は、送信側と受信側とで予め了解済みの所定の規則に従って搬送波の周波数が次々に変更されるような信号である。これを模擬するために、模擬受信信号発生部Ｒ１〜Ｒｍ内のダイレクト・ディジタル・シンセサイザＤＤＳ１〜ＤＤＳｎから出力される周波数や変調信号発生部Ｍ１〜Ｍｍから出力される変調信号の周波数が所定の規則に従って変更される。これと同時にアンテナ素子の応答を示す複素数Ａ（θ，Φ，ｆ）を変更するために、ＤＤＳ１〜ＤＤＳｎから出力される振幅や位相が変更される。
【００４８】
以上、模擬受信信号の周波数を数百MHz から数GHz の高域にシフトするため周波数変換部を設置する構成を例示した。しかしながら、そのような高い周波数の模擬受信信号を必要としない場合には、そのような周波数変換部の設置が省略できる。また、この場合、較正用信号に対するダウンコンバータも不要になることは明らかである。
【００４９】
また、本発明の信号発生装置を、アレイアンテナによる受信信号を模擬するために利用する場合を例示した。しかしながら、本発明の信号発生装置は、他の信号を模擬したり、あるいは、音波探知用のマイクロホン・アレイなど他の目的のために利用することもてきる。
【００５０】
【発明の効果】
以上詳細に説明したように、本発明の信号発生装置によれば、制御可能な周波数、位相および振幅の正弦波信号群を発生する複数のダイレクト・ディジタル・シンセサイザを制御することにより種々の到来方向の受信信号を模擬する所望の正弦波信号群を発生する構成であるから、数十から百MHz の周波数の試験信号を簡易・安価な回路構成のもとに発生できるという効果が奏される。
【００５１】
本発明の一つの好適な実施の形態によれば、各チャンネルの出力端子における模擬多重化信号に含まれる各模擬受信信号と、模擬受信信号発生部で発生された模擬受信信号との間の振幅比と位相差を検出して、設定しようとする模擬受信信号の振幅比と位相差を較正するというフィードバック方式が採用される。このため、各チャンネル間の信号の位相と振幅との関係を、長い線路長と多数の素子を含む大規模な信号発生装置内で調整するための労力と時間とが大幅に削減でき、装置の製造費用と使用中の性能を維持するための保守費用の低廉化が実現される。また、高い動作の安定性を必ずしも要しない安価な素子や回路の使用も可能になり、装置の一層の低廉化が実現される。
【００５２】
このようなフィードバック方式を採用したことにより、本信号発生装置が比較的構成が複雑で規模が大きいにもかかわらず、各チャンネル間の信号線路の電気長を正確に一致させなければならない箇所は、図７に示した切替部ＳＷ内だけとなる。より厳密に言えば、切替部ＳＷ内の各チャンネルのスイッチＳＷ１〜ＳＷｎの信号出力端子から較正用信号選択回路ＳＬの各信号入力端子までの電気長を一致させるだけでよい。その理由は以下の通りである。
【００５３】
まず、較正用信号選択回路ＳＬの信号出力端子から較正部ＣＬのＡ／Ｄ変換器Ａ／Ｄ０の信号入力端子までの較正用信号の伝達線路については、これが各チャンネルに共通であるため、その電気長は任意の値に設定できる。この結果、この信号経路内に周波数変換部ＦＣのダウンコンバータを挿入することも可能になる。また、各模擬受信信号発生部Ｒ１〜Ｒｍの出力端子から、上記切替部ＳＷ内のスイッチＳＷ１〜ＳＷｎの信号入力端子までの線路の電気長や各種素子の伝搬遅延時間の差は各チャンネルについて較正値を検出し、検出した較正値を用いて所望の設定値を補正することにより、電気長や素子による遅延時間を合わせ込む必要がなくなる。特に、各チャンネルの較正値を、上述したように特定のチャンネル（上記例ではチャンネル１）を基準に規格化しておくことにより、各チャンネル間の模擬信号に必要な振幅と位相を容易に設定することが可能になる。
【００５４】
本発明の他の好適な実施の形態によれば、周波数変換や雑音装加の機能を有しているので、各種の試験を行うための実際的な信号を発生させることができる。
【００５５】
本発明の更に他の好適な実施の形態によれば、較正用信号の周波数を高域へのシフト量に等しい周波数だけ低域にシフトすることにより低い周波数領域で基準信号に対する振幅比と位相差を検出する構成であるから、一層の回路の簡易化、精度の向上が可能になる。
【００５６】
本発明の他の好適な実施の形態によれば、模擬受信信号を生成する乗算器がアナログ乗算器で構成されている。このため、これをミキサーで構成する場合のような大きなレベルの局発信号を必要とするという難点が解決される。
【００５７】
本発明の更に他の好適な実施の形態によれば、制御部が周波数ホッピング信号を疑似する信号を発生させたり、電波源の移動を想定したドップラーシフトを受けた模擬受信信号を発生させる手段を備える構成であるから、より広範囲の試験用信号を発生できるという利点がある。
【図面の簡単な説明】
【図１】本発明の一実施例の信号発生装置の全体構成を示す機能ブロック図である。
【図２】図１の信号発生装置の模擬受信信号発生部Ｒ１〜Ｒｍの構成の一例を示す機能ブロック図である。
【図３】図２中のダイレクト・ディジタル・シンセサイザＤＤＳｉの構成と動作を説明するための概念図である。
【図４】図１中の模擬多重化受信信号合成部ＲＭの構成の一例を示す機能ブロック図である。
【図５】図１中の周波数変換部ＦＣの構成の一例を示す機能ブロック図である。
【図６】図１中の振幅・雑音調整部ＡＮの構成の一例を示す機能ブロック図である。
【図７】図１中の切替部ＳＷの構成の一例を示す機能ブロック図である。
【図８】図１中の較正部ＣＬの構成の一例を示す機能ブロック図である。
【図９】従来の信号発生装置の構成の一例を示す機能ブロック図である。
【図１０】従来の信号発生装置の構成の他の一例を示す機能ブロック図である。
【符号の説明】
M1〜Mm 変調信号発生部
R1〜Rm 模擬受信信号発生部
RM 模擬多重化信号合成部
FC 周波数変換部
AN 振幅・雑音調整部
SW 切替部
CL 較正部
CNT 制御部
O1〜On 出力端子
OP 操作部
DDS0〜DDSn ダイレクト・ディジタル・シンセサイザ
M アナログ乗算器
MM 正弦波形保持メモリ
A アドレス発生回路
MSL 変調信号選択回路
A/D0,A/D1 Ａ／Ｄ変換器
SL 較正用信号選択回路
Claims (6)
- 相互に独立な、または相互に適宜な相関を有する変調信号を発生し出力するｍ個の変調信号発生部（ｍは２以上の自然数）と、
アレイアンテナの想定された受信状況に応じてこのアレイアンテナを構成するｎ個のアンテナ素子（ｎは２以上の自然数）に受信される信号の周波数、振幅および位相を模擬するために変更可能な周波数、振幅および位相の正弦波信号を各アンテナ素子に対応するｎ個のチャンネル成分として発生するｎ個のダイレクト・ディジタル・シンセサイザおよび、これらダイレクト・ディジタル・シンセサイザから出力されるｎ個のチャンネル成分のそれぞれと前記変調信号発生部のｍ個の変調信号発生回路の一つから出力される変調信号とを乗算することによりそれぞれがｎ個のチャンネル成分から成る模擬受信信号を生成する複数の乗算器とをそれぞれ備えたｍ個の模擬受信信号発生部と、
これらｍ個の模擬受信信号発生部から出力されるｍ個の模擬受信信号を対応のチャンネル成分どうし合成することにより各アンテナ素子に受信されるｍ個の受信信号が多重化されたｎ個のチャンネル成分から成る模擬多重化受信信号を生成する模擬多重信号合成部と、
この模擬多重信号合成部で合成された模擬多重化受信信号のｎ個のチャンネル成分を出力するｎ個の出力端子と、
前記模擬受信信号発生部を制御すると共に、前記各模擬受信信号発生部のダイレクト・ディジタル・シンセサイザに前記アレイアンテナの想定された受信状況を模擬するための周波数、振幅および位相を設定する制御部とを備えたことを特徴とする信号発生装置。 - 請求項１において、
前記変調信号発生部から出力される変調信号が無変調状態に設定された状態で前記ｎ個の出力端子に出力される前記各模擬多重化受信信号の各チャンネル成分の信号伝達経路を切替えることにより各模擬多重化受信信号の一つを較正用信号として順次選択する切替部と、
この選択された較正用信号と、前記変調信号発生部から出力される無変調状態に設定された無変調信号に前記ダイレクト・ディジタル・シンセサイザに設定された周波数と同一の正弦波信号を乗算した信号との振幅比と位相差を前記無変調信号を一つずつ有効にしながら検出してゆくことにより、前記ｎ個の出力端子のそれぞれにおける各模擬受信信号の振幅比と位相差を較正値として検出する較正部とを更に備え、
前記制御部は、前記較正部で検出された較正値に基づき前記想定された受信状況を模擬するための周波数、振幅および位相を前記ダイレクト・ディジタル・シンセサイザに設定することを特徴とする信号発生装置。 - 請求項１と２のそれぞれにおいて、
前記模擬多重化受信信号合成部と前記ｎ個の出力端子との間に模擬多重化受信信号の周波数を高域にシフトする周波数変換部が設置されると共に、前記較正用信号の周波数を前記高域へのシフト量に等しい周波数だけ低域にシフトする周波数変換手段を備えたことを特徴とする信号発生装置。 - 請求項１乃至３のそれぞれにおいて、
前記模擬受信信号を生成する乗算器は、前記ダイレクト・ディジタル・シンセサイザで発生されたアナログの正弦波信号と前記変調信号発生部で発生されたアナログの変調信号とを乗算することによりアナログの模擬受信信号を生成するバイポーラ・トランジスタなどから成るのアナログ乗算器で構成されることを特徴とする信号発生装置。 - 請求項１乃至４のそれぞれにおいて、
前記制御部は、前記各ダイレクト・ディジタル・シンセサイザの周波数を無作為的又は疑似無作為的に変更することにより周波数ホッピング信号を疑似する信号を発生させる手段を備えたことを特徴とする信号発生装置。 - 請求項１乃至５のそれぞれにおいて、
前記制御部は、電波源の移動を想定したドップラーシフトを受けた模擬受信信号を発生させる手段を備えたことを特徴とする信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041156A JP3697400B2 (ja) | 2001-02-19 | 2001-02-19 | 信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041156A JP3697400B2 (ja) | 2001-02-19 | 2001-02-19 | 信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246992A JP2002246992A (ja) | 2002-08-30 |
| JP3697400B2 true JP3697400B2 (ja) | 2005-09-21 |
Family
ID=18903636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001041156A Expired - Lifetime JP3697400B2 (ja) | 2001-02-19 | 2001-02-19 | 信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3697400B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533019B1 (ko) * | 2002-11-05 | 2005-12-02 | 엘지전자 주식회사 | 휴대용 고주파신호 발생기 및 그를 이용한 단말기 수신단테스트 방법 |
| US7668234B2 (en) | 2005-06-14 | 2010-02-23 | Anritsu Corp. | Test signal generating apparatus for communications equipment and test signal generating method for communications equipment |
| CN101006655B (zh) * | 2005-06-14 | 2011-01-19 | 安立股份有限公司 | 用于通信设备的测试信号产生装置和测试信号产生方法 |
| CN110768665B (zh) * | 2019-11-07 | 2023-05-09 | 电子科技大学 | 一种二倍时钟采样速率的dds信号扫频源系统 |
-
2001
- 2001-02-19 JP JP2001041156A patent/JP3697400B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002246992A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2006297752B2 (en) | Method and apparatus for acoustic system having a transceiver module | |
| KR100268748B1 (ko) | 코드 분할 다중 액세스 통신 시스템에서의 무선 통신 장치 및송신 무선 회로의 특성 측정 방법 | |
| US4003003A (en) | Multichannel digital synthesizer and modulator | |
| US5598437A (en) | Multichannel frequency and phase variable radio frequency simulator | |
| JP5248723B2 (ja) | 多出力任意波形発生器及びミクスドｌｓｉテスタ | |
| US7782976B1 (en) | Multiple channel waveform generator with dynamic delay through symbol superresolution | |
| US7259716B1 (en) | Quadrature mixture LO suppression via DSW DAC noise dither | |
| JP3226906B2 (ja) | 局部発振信号供給方法およびその回路 | |
| CN106911399A (zh) | 宽带宽的多信道信号生成和分析的系统和装置及关联方法 | |
| JP3697400B2 (ja) | 信号発生装置 | |
| JP2018031652A (ja) | 模擬目標発生装置及び方法 | |
| CN113805205B (zh) | 基于满天星的真实卫星信号模拟装置、方法、设备及介质 | |
| JP4523941B2 (ja) | 通信機器の試験信号発生装置及び通信機器の試験信号発生方法 | |
| Park et al. | Measurement method for imbalance factors in direct-conversion quadrature radar systems | |
| JPH04229703A (ja) | 位相相関波形の発生方法 | |
| KR19990083507A (ko) | 어레이안테나무선통신장치와캘리브레이션방법 | |
| JP3719949B2 (ja) | アレーアンテナ用フェージング・シミュレータ | |
| JP3611300B2 (ja) | 信号発生装置 | |
| JP4241353B2 (ja) | 任意波形発生器 | |
| JP4413697B2 (ja) | 波形生成装置 | |
| JP3690332B2 (ja) | レーダ妨害装置 | |
| JPH11281697A (ja) | フェージングシミュレータ | |
| RU2800773C1 (ru) | Цифровой имитатор сигналов n-элементной антенной решетки гнсс | |
| JP3201202B2 (ja) | 楽音信号合成装置 | |
| Pentecost et al. | Dynamic Power Allocation with Constant Envelope Transmission for Next Generation Software-Defined GPS Payloads |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3697400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |