JP4516975B2 - デジタイザ - Google Patents

Description

本発明は、入力した信号をデジタル化して、コンピュータ等の情報処理装置に供給するデジタイザに係わり、特に、広いダインミックレンジを有しかつ高い周波数を有した信号が入力されるデジタイザに関する。

コンピュータ等の情報処理装置の一つとして多くの情報が組込まれた高周波の信号を解析する信号解析装置に対して、解析対象の信号を入力し、この入力信号を、コンピュータからなる信号解析装置が容易に理解及び信号処理できる周波数に変換するデジタイザ（digitizer）が組込まれている。また、このデジタイザを信号解析装置に対して外付け装置として運用する場合もある。

図１２にこのような信号入力機能を有したデジタイザの概略構成を示す。入力端子１から入力された、例えば４００ＭHz〜６ＧHzの高周波の周波数ｆ_Rを有したアナログの入力信号ａは減衰器（attenuator）２で信号レベルが減衰されて、新たな入力信号ａ₁として周波数変換部３の信号合成器（ミキサ）４へ入力される。局部発振器（local oscillator）５は周波数ｆ_Lの周波数信号ｂを発振して、信号合成器（ミキサ）４へ送出する。信号合成器（ミキサ）４は、両信号ａ₁、ｂの差の周波数ｆ_I（＝ｆ_L―ｆ_R；中間周波数）を有す信号をＡＤ変換器６へ送出する。すなわち、周波数変換部３は、減衰器（attenuator）２で信号レベルが減衰された入力信号ａ₁を中間周波数ｆ_Iを有する入力信号ａ₂に周波数変換してＡＤ変換器６へ送出する。

ＡＤ変換器６は、入力された入力信号ａ₂を所定のサンプリング周期Ｔ_S（サンプリング周波数ｆ_S）でサンプリングして、各サンプリング値をデジタル値ＤにＡＤ変換して、デジタルの入力信号ａ₃として、波形メモリ７へ書込む。外部出力ＩＦ（インタフェース）８は、波形メモリ７に記憶されている入力信号ａ₃を読出して出力端子９を介して信号解析装置へ送出する。

このようなデジタイザにおいて、入力信号ａのダイナミックレンジは、例えば１５０ｄＢ等の非常に広い範囲が信号解析装置として要求されている。しかし、このデジタイザに組込まれている周波数変換部３、ＡＤ変換器６、波形メモリ７が信号処理又はデータ処理可能な入力信号のダイナミックレンジ（信号レベル）は、大きくても、９０ｄＢ程度である。したがって、この最適信号レベルＬ_Mである９０ｄＢを大きく超える信号レベルＬ_Aの信号が入力すると、出力が飽和する。逆に、最適信号レベルＬ_Mである９０ｄＢを大きく下回る信号レベルＬ_Aの入力信号が入力すると、出力が異常に小さくなり、有効桁数が小さくなり、信号処理精度及びデータ処理精度が低下する。

したがって、入力信号ａの信号レベルＬ_Aを、周波数変換部３、ＡＤ変換器６、波形メモリ７の最適信号レベルＬ_Ｍに一致するように、入力信号ａに対する減衰量（レベル）Ｌ_Dを決定する。

Ｌ_D＝Ｌ_A―Ｌ_M
このように、入力端子１に入力する入力信号ａの信号レベルＬ_Aに応じた減衰量Ｌ_Dを減衰器２に設定することによって、周波数変換部３、ＡＤ変換器６、波形メモリ７が最適の環境下で動作する。そして、結果として、高精度の信号波形が波形メモリ７に書込まれ、外部出力ＩＦ８で、信号解析装置へ書込まれる。

なお、特許文献１には、図１２に示すデジタイザにおける。入力端子１から入力された入力信号が波形メモリ７に書込まれるまでの回路構成、及び信号処理の各概要が記載されている。
特開２００４−３２８５０３号公報

しかし、図１２のデジタイザにおいてもまだ改良すべき次のような課題があった。

すなわち、デジタイザを構成する周波数変換部３、ＡＤ変換器６、波形メモリ７に入力される各入力信号ａ₁、ａ₂、ａ₃の信号波形、及び信号レベルは、入力端子１に入力された入力信号ａに対して相対値で示される。したがって、信号解析装置としては、このデジタイザから入力された入力信号ａ₃における信号波形の振幅や、入力端子１に入力されている測定対象信号である入力信号ａの絶対値レベルＬ_Vを得ることができなかった。

したがって、図１３に示すように、信号解析装置１０に上述したデジタイザ１１の他に、パワーメータ１２を取付けている。そして、このパワーメータ１２で、入力信号ａの絶対値レベルＬ_Vを測定し、信号解析装置１０内において、信号レベル解析等を実施していた。なお、デジタイザ１１から得られる信号の波形データを用いて波形解析、変調解析等を実施していた。

このように、信号解析装置１０としては、波形解析用のデジタイザ１１の他に信号レベル解析用のパワーメータ１２との２つの装置を準備する必要があった。

なお、図１２のデジタイザには、データを３２ビットで示すマイクロ・コンピユータ（ＣＰＵ）が採用されている場合が多い。そもそも、３２ビットでは、１５０ｄＢ（１０¹⁵）のダイナミックレンジレンジを有する入力信号ａをＡＤ変換した場合に、この入力信号ａを正確に表示しきれない。したがって、波形メモリ７に絶対値レベルＬ_Vで示した信号を書込むことができない。

本発明はこのような事情に鑑みてなされたものであり、周波数変換部、ＡＤ変換器、波形メモリ等のハード構成を変更することなく、入力信号の減衰する前の絶対値レベルで波形メモリに信号波形を最適条件で記憶でき、絶対値レベルで表された信号波形データを出力でき、別途、入力信号レベルを専用に測定するパワーメータを用いることなく、例えば、信号解析装置に対して入力信号に関する有用な信号データを送出できるデジタイザを提供することを目的とする。

上記課題を解決するために本発明のデジタイザにおいては、入力されたアナログの入力信号の信号レベルを、設定された減衰量だけ減衰する減衰器と、この減衰器で減衰された入力信号の周波数を変換する周波数変換部と、この周波数変換部で周波数が変換された入力信号を所定のサンプリング周期でサンプリングして各サンプリング値をデジタル値に変換して出力するＡＤ変換器と、このＡＤ変換器でＡＤ変換された入力信号の各サンプリング値のデータ形式を浮動小数点数に変換する浮動小数点変換器と、この浮動小数変換器で変換された各サンプリング値の浮動小数点数に減衰器に設定した設定減衰量を乗算して前記減衰器で減衰する前の信号レベルに対応する浮動小数点数を算出する浮動小数点乗算器と、この浮動小数点乗算器で算出された浮動小数点数で示される各サンプリング値からなるデジタルの入力信号の波形データを記憶する波形メモリとを備えている。

このように構成されたデジタイザにおいては、例えば、入力端子に入力された入力信号は、減衰器で設定された減衰量だけ減衰されたのち、周波数変換部で周波数変換されて、さらに、ＡＤ変換器でＡＤ変換される。そして、本発明においては、ＡＤ変換器でＡＤ変換された入力信号の各サンプリング値のデータ形式が通常の整数方式から浮動小数点数に変換される。そして、この各サンプリング値の浮動小数点数に減衰器に設定した設定減衰量を乗算して減衰器で減衰する前の信号レベル、すなわち入力信号の絶対値レベルに対応する浮動小数点数に変更する。そして、この絶対値レベルに対応する浮動小数点数に変更された各サンプリング値が波形メモリに書込まれる。

周知のように所定有効桁数を有する数値データを通常の整数方式で表わした場合に必要な桁数は、数値データの桁数であるので、数値データの桁数が大きくなると、表示に必要な桁数も比例して増加する。一方、所定有効桁数を有する数値データを浮動小数点数で表わした場合に必要な桁数は、数値データの桁数に拘わらず一定値である。したがって、ダイナミックレンジが広い入力信号の信号レベル（絶対値レベル）に変更された各サンプリング値を波形メモリに書込むことが可能である。

したがって、入力信号における正確な波形と正確な信号レベル（絶対値レベル）を得ることができる。

また、別の発明は、上述した発明のデジタイザにおいて、さらに、減衰器に対する各設定減衰量における減衰器の実際の減衰量に対する各補正減衰量を記憶する設定減衰量補正値メモリと、浮動小数点乗算器において各サンプリング値の浮動小数点数に乗算する設定減衰量を、設定減衰量補正値メモリに記憶された対応する設定減衰量の補正減衰量で補正する設定減衰量補正手段とを備えている。

一般に、減衰量を広い範囲に亘って設定可能な減衰器においては、設定した設定減衰量に対して実際の減衰量に誤差が生じる。したがって、設定減衰量補正値メモリに各設定減衰量における減衰器の実際の減衰量に対する各補正減衰量を記憶しておき、この補正減衰量で各サンプリング値の浮動小数点数に乗算する設定減衰量を補正することにより、波形メモリに記憶される波形データの信号レベル（絶対値レベル）の精度を向上できる。

また、別の発明は、上述した発明のデジタイザにおいて、さらに、減衰器に入力される入力信号の各周波数における減衰量変動に対する各補正減衰量を記憶する周波数補正値メモリと、浮動小数点乗算器において各サンプリング値の浮動小数点数に乗算する設定減衰量を、周波数補正値メモリに記憶された実際に減衰器に入力されている入力信号の周波数に対応する補正減衰量で補正する周波数減衰量補正手段とを備えている。

前述した減衰器においては、厳密に検証すると、周波数特性を有している。すなわち、この減衰器に入力される入力信号の周波数に応じて減衰量が変化する。したがって、周波数補正値メモリを設けて、周波数変化に応じて、各サンプリング値の浮動小数点数に乗算する設定減衰量を補正している。そして、先の発明と同様に、波形メモリに記憶される波形データの信号レベル（絶対値レベル）の精度を向上できる。

また、別の発明は、上述した発明のデジタイザにおいて、さらに、減衰器に入力される入力信号の各周波数と減衰器における各設定減衰量との各組合せに対する各補正減衰量を記憶する組合せ補正値メモリと、浮動小数点乗算器において前記各サンプリング値の浮動小数点数に乗算する設定減衰量を、前記組合せ補正値メモリに記憶された実際に実施された組合せに対応する補正減衰量で補正する組合せ減衰量補正手段とを備えている。

上記周波数数変化による減衰量の変動は、各設定減衰量毎に異なる。したがって、周波数と設定減衰量との組合せ毎に補正減衰量を組合せ補正値メモリに記憶し、この補正減衰量で、各サンプリング値の浮動小数点数に乗算する設定減衰量を補正している。その結果、波形メモリに記憶される波形データの信号レベル（絶対値レベル）の精度を向上できる。

また、別の発明は、上述した発明のデジタイザにおいて、周波数変換部は、周波数信号を出力する局部発振器と、この局部発振器の周波数信号と減衰器からの入力信号とを合成して、両信号の差の周波数を有する信号を周波数変換された入力信号として出力するミキサと、前記局部発振器が出力する周波数信号の周波数を一定の周波数範囲内で掃引する掃引回路とで構成されている。かつ、減衰器に入力される入力信号の各周波数における減衰量変動に対する各補正減衰量を記憶する周波数補正値メモリと、浮動小数点乗算器において各サンプリング値の浮動小数点数に乗算する設定減衰量を、周波数補正値メモリに記憶された前記掃引周波数に対応する前記減衰器に入力されている入力信号の周波数に対応する補正減衰量で補正する周波数減衰量補正手段とを備えている。

このように構成されたデジタイザにおいては、入力信号の周波数が連続して変化する場合は、ミキサに入力される局部発振器の周波数信号を掃引する。そして、この掃引される周波数にて定まる入力信号の周波数、及び設定減衰量で定まる補正減衰量で、各サンプリング値の浮動小数点数に乗算する設定減衰量を補正している。

また、別の発明においては、上述した発明のデジタイザにおいて、周波数変換部とＡＤ変換器との間に介挿され、周波数変換部からＡＤ変換器へ入力される入力信号の周波数を前記周波数変換部で変換された周波数の範囲に制御するアナログ・バンドパスフィルタと、ＡＤ変換器と浮動小数点変換器との間に介挿され、ＡＤ変換器から前記浮動小数点変換器へ入力されるデジタルの入力信号に含まれる前記ＡＤ変換器におけるサンプリング動作に伴って発生する不要周波数成分を除去するデジタル・バンドパスフィルタと、アナログ・バンドパスフィルタの周波数特性における不備を前記デジタル・バンドパスフィルタの周波数特性で補償するフィルタ特性補正手段とを備えている。

このような構成のデジタイザにおいて、周波数変換部で変換された周波数の範囲に制御するアナログ・バンドパスフィルタと、ＡＤ変換器におけるサンプリング動作に伴って発生する不要周波数成分を除去するデジタル・バンドパスフィルタとが組込まれている。アナログ・バンドパスフィルタの周波数特性はデジタル・バンドパスフィルタの特性に比較してより緩やかであるので、アナログ・バンドパスフィルタの周波数特性の不備をデジタル・バンドパスフィルタの周波数特性で補償している。

本発明のデジタイザにおいては、入力信号の減衰する前の絶対値レベルで波形メモリに信号波形を最適条件で記憶でき、減衰器で減衰する前の絶対値レベルで表された信号波形データを出力でき、さらに、減衰器における設定誤差も解消できる。また、別途、入力信号レベルを専用に測定するパワーメータを用いることなく、例えば、信号解析装置に対して入力信号に関する有用な信号データを送出できる。

以下、本発明の各実施形態を図面を用いて説明する。

（第１実施形態）
図１は本発明の第１実施形態に係わるデジタイザの概略構成を示すブロック図である。図１２に示す従来のデジタイザと同一部分には同一符号を付して、重複する部分の詳細説明を省略する。

この第１実施形態のデジタイザ２１においては、入力端子１から入力された、例えば４００ＭHz〜６ＧHzの高周波の周波数ｆ_Rを有した、例えばＷ−ＣＤＭＡ通信方式やＷｉＭＡＸ等に採用されている信号であるアナログの入力信号ａは減衰器２ａで信号レベルが、この減衰器２ａに設定された減衰量Ｌ_D（デシベル；ｄＢ）だけ減衰されて、新たな入力信号ａ₁として周波数変換部３の信号合成器（ミキサ）４へ入力される。

周波数変換部３において、局部発振器５は周波数ｆ_Lの周波数信号ｂを発振して、信号合成器（ミキサ）４へ送出する。信号合成器（ミキサ）４は、両信号ａ₁、ｂの差の周波数ｆ_I（＝ｆ_L―ｆ_R；中間周波数）を有す信号をＡＤ変換器６ａへ送出する。この実施形態のデジタイザ２１においては、この周波数変換部３は、入力信号ａ₁の周波数ｆ_R＝４００ＭHzを中間周波数ｆ_I＝７５ＭHzの入力信号ａ₂に変換している。

前記減衰器２ａは、減衰量Ｌ_Dを０ｄＢから６０ｄＢまで１ｄＢ間隔で設定可能である。具体的には、操作者がキーボード等の操作部２３を介した操作に基づいて、減衰量設定部２２からの設定指令ｄにより設定される。減衰量設定部２２は同時に設定した設定減衰量Ｌ_Dを浮動小数点乗算器２４へ送出する。この場合、減衰後の入力信号ａ₁の最大値が周波数変換部３及びＡＤ変換器６ａの信号処理及びデータ処理可能の信号レベル範囲の最大値になるように設定される。

ＡＤ変換器６ａは、１６ビットの出力端子を有しており、入力された中間周波数ｆ_I＝７５ＭHzの入力信号ａ₂を所定のサンプリング周期Ｔ_S（サンプリング周波数ｆ_S＝１００ＭHz）でサンプリングして、各サンプル値を最大１６ビットの２進のデジタル値ＤにＡＤ変換して、デジタルの入力信号ａ₄として、３２ビット構成の伝送路２５へ出力する。

ＡＤ変換器６ａから３２ビット構成の伝送路２５へ出力された２進のデジタル値Ｄで示されるサンプリング周波数ｆ_S＝１００ＭHzのサンプリング値からなるＡＤ変換後の入力信号ａ₄は、デジタル・バンドパスフィルタ２６へ入力する。このデジタル・バンドパスフィルタ２６は、ＡＤ変換後の入力信号ａ₄に含まれるＡＤ変換器６ａにおけるサンプリング動作に伴って発生する不要周波数成分を除去する。デジタル・バンドパスフィルタ２６で不要周波数成分が除去されたＡＤ変換後の入力信号ａ₅は浮動小数点変換器２７へ送出される。

浮動小数点変換器２７は、入力された２進の整数形式（リニアスケール）で表現されたデジタル・バンドパスフィルタ２６からの入力信号ａ₅の各サンプリング値を３２ビット構成の浮動小数点数に変換する。図２に、ＩＥＥＥ（米国電子技術者協会）７５４規格で定められたフォーマットを示す。

先頭の１ビットが符号（sign）を示し、「正」は［０］で示し、「負」は［１］で示す。２番から９番の８ビットは指数（exponent）を示す。

＋１乗（＝２¹）…［1000 0000］ ＋２乗（＝２²）…［1000 0001］
＋３乗（＝２³）…［1000 0010］ ＋４乗（＝２⁴）…［1000 0011］
０乗（＝２⁰）…［0111 1111］
―１乗（＝２^-1）…［0111 1110］ ―２乗（＝２^-2）…［0111 1101］
―３乗（＝２^-3）…［0111 1100］
すなわち、正（＋）の指数の場合、＋１乗の値［1000 0000］に順次加算していく。「０」の指数は、＋１乗（＝２¹）の値［1000 0000］の補数であり、負（―）の指数の場合、０乗（＝２⁰）値から順次減算していく。

これにより、２^-7〜２⁷の範囲の数値を表現できる。

１０番から３２番の２３ビットは、仮数（mantissa）であり、浮動小数点数表示すべき２進データを１．０以上２．０未満の数値に正規化した値の小数点１桁以下の値である。

例えば、２進の「０．０１１」（１０進で０．３７５）は、０．１１×２^-2と変更して、仮数（mantissa）が「100000……00」となり、指数が―２乗（＝２^-2）の［0111 1101］となり、符号は正の［０］となる。

したがって、３２ビット構成の浮動小数点数は図２に例示したフォーマットとなる。

浮動小数点変換器２７は、各サンプリング値のデータ表示形式が３２ビット構成の浮動小数点数に変換された入力信号ａ₆を浮動小数点乗算器２４へ送出する。

浮動小数点乗算器２４は、入力信号ａ₆の各サンプリング値の浮動小数点数に減衰量設定部２２から設定指示された設定減衰量Ｌ_Dを乗算して、入力信号ａ₆の各サンプル値の信号レベルを、減衰器２ａで減衰する前の入力信号ａの信号レベル（絶対値レベル）に戻す。

具体的には、設定減衰量Ｌ_D（デシベル；ｄＢ）を前述した３２ビット構成の浮動小数点数に変換して、各サンプリング値の浮動小数点数に乗算して、乗算結果の浮動小数点数の各サンプリング値の入力信号をレベル変更後の新たな入力信号ａ₇として、波形メモリ２８へ書込む。この場合、各サンプリング値は浮動小数点数のデータ形式で示されるので、たとえ大きな設定減衰量Ｌ_Dが乗算されたとしても、３２ビット構成の浮動小数点数の桁数が増加することはない。

したがって、信号レベルが減衰器２ａで減衰する前の入力信号ａの信号レベル（絶対値レベル）に戻された各サンプリング値からなる入力信号ａ₇の波形データが、波形データメモリ２８へ書込まれる。外部出力ＩＦ８は、波形メモリ２８に記憶されている入力信号ａ₇を読出して出力端子９を介して信号解析装置１０へ送出する。

このように構成された第１実施形態のデジタイザ２１においては、入力端子１に入力された入力信号ａは、減衰器２ａで設定された減衰量Ｌ_Dだけ減衰されたのち、周波数変換部３で周波数低下されて、さらに、ＡＤ変換器６ａでＡＤ変換される。ＡＤ変換器６ａでＡＤ変換され、デジタル・バンドパスフィルタ２６を経由した、入力信号ａ₅の各サンプリング値のデータ形式が、浮動小数点変換器２７にて、通常の整数方式から図２に示す３２ビット構成の浮動小数点数に変換される。

浮動小数点乗算器２４で、この各サンプリング値の浮動小数点数に減衰器２ａに設定した設定減衰量Ｌ_Dを乗算して、入力信号ａの絶対値レベルに対応する浮動小数点数に変更する。そして、この絶対値レベルに対応する浮動小数点数に変更された各サンプリング値が波形メモリ２８に書込まれる。この場合、各サンプリング値は浮動小数点数のデータ形式で示されるので、たとえ大きな設定減衰量Ｌ_Dが乗算されたとしても、３２ビット構成の浮動小数点数の桁数が増加することはない。したがって、ダイナミックレンジが広い入力信号の信号レベル（絶対値レベル）に変更された各サンプリング値を波形メモリ２８に書込むことが可能である。

したがって、入力端子１に入力された入力信号ａにおける正確な波形と正確な信号レベル（絶対値レベル）の情報を信号解析装置１０へ提供できる。その結果、図１３に示す入力信号レベルを専用に測定するパワーメータ１２を用いる必要がない。

（第２実施形態）
図３は本発明の第２実施形態に係わるデジタイザの概略構成を示すブロック図である。図１に示す第１実施形態のデジタイザ２１と同一部分には同一符号を付して、重複する部分の詳細説明を省略する。

この第２実施形態のデジタイザ２１ａにおいては、操作者がキーボード等の操作部２３を介した操作に基づいて、減衰量設定部２２が、設定指令ｄを減衰器２ａへ送出して、減衰器２ａの減衰量を設定減衰量Ｌ_Dとする。さらに、減衰量設定部２２は設定した減衰量Ｌ_Dを設定指令ｄに組込んで設定減衰量補正部３０へ送出する。この設定減衰量補正部３０には、設定減衰量補正値メモリ２９が接続されている。

この設定減衰量補正値メモリ２９内には、図６に示すように、減衰器２ａに設定可能な０ｄＢから６０ｄＢまでの１ｄＢ間隔の各設定減衰量Ｌ_Dに対して、減衰器２ａに当該設定減衰量Ｌ_Dを設定した場合における減衰器２ａの実際の減衰量に対する各補正減衰量ΔＬ_Dが記憶されている。例えば、減衰器２ａの減衰量を５８ｄＢ（Ｌｄ＝５８）に設定した場合に、実際の減衰量が５７．６ｄＢである。この条件の場合、補正減衰量ΔＬ_DはΔＬ_D＝―０，４ｄＢとなる。

設定減衰量補正部３０は、減衰量設定部２２から設定減衰量Ｌ_Dが入力すると、設定減衰量補正値メモリ２９から、この設定減衰量Ｌ_Dに対応する補正減衰量ΔＬ_Dを読出して、この設定減衰量Ｌ_Dを補正減衰量ΔＬ_Dで補正して補正後の設定減衰量Ｌ_D ^’を浮動小数点乗算器２４へ設定指令ｄ₁として送出する。

Ｌ_D ^’＝Ｌ_D＋ΔＬ_{D
前述の例では、}Ｌ_D ^’＝５７．６ｄＢとなる。したがって、浮動小数点乗算器２４には減衰器２ａにおける実際の減衰量が入力される。

浮動小数点乗算器２４は、図１に示す第１実施形態のデジタイザ２１と同様に、入力信号ａ₆の各サンプル値の浮動小数点数に設定減衰量補正部３０から設定指示された補正後の設定減衰量Ｌ_D ^’を乗算して、入力信号ａ₆の各サンプル値の信号レベルを、減衰器２ａで減衰する前の入力信号ａの信号レベル（絶対値レベル）に戻す。

この浮動小数点乗算器２４から出力されたレベル変更後の新たな入力信号ａ₈は波形メモリ２８に書込まれる。

このように構成された第２実施形態のデジタイザ２１ａにおいては、浮動小数点乗算器２４において、各サンプリング値の浮動小数点数に乗算する設定減衰量Ｌ_Dを実際の減衰量に補正することにより、波形メモリ２８に記憶される波形データの信号レベル（絶対値レベル）の精度を向上できる。

（第３実施形態）
図４は本発明の第３実施形態に係わるデジタイザの概略構成を示すブロック図である。図３に示す第２実施形態のデジタイザ２１ａと同一部分には同一符号を付して、重複する部分の詳細説明を省略する。

この第３実施形態のデジタイザ２１ｂにおいては、入力端子１に入力される入力信号ａの周波数ｆ_Rを変更可能である。操作者は操作部２３を介して、入力端子１に入力される入力信号ａの信号レベルに基づく最適の設定減衰量Ｌ_Dを減衰量設定部２２へ送出する共に、入力端子１に入力される入力信号ａの周波数ｆ_Rを周波数設定部３１へ送出する。

減衰量設定部２２は設定減衰量Ｌ_Dを減衰器２ａに設定すると共に、設定減衰量補正部３０へ設定減衰量Ｌ_Dを送出する。設定減衰量補正部３０は設定衰量補正値メモリ２９から、この設定減衰量Ｌ_Dに対応する補正減衰量ΔＬ_Dを読出して、この設定減衰量Ｌ_Dを補正減衰量ΔＬ_Dで補正して補正後の設定減衰量Ｌ_D ^’＝Ｌ_D＋ΔＬ_Dを周波数減衰量補正部３２へ送出する。

周波数設定部３１は、入力信号ａの周波数ｆ_Rと予め定められている中間周波数ｆ_Iとから局部発振器５の周波数信号ｂの周波数ｆ_Lを算出して、局部発振器５へ設定する。

ｆ_L＝ｆ_R＋ｆ_I
また、周波数設定部３１は、入力信号ａの周波数ｆ_Rを周波数減衰量補正部３２へ送出する。この周波数減衰量補正部３２には、図７に示す周波数補正値メモリ３３が接続されている。この周波数補正値メモリ３３内には、入力端子１に入力される入力信号ａの１ＭHz毎の各周波数ｆ_Rに減衰量変動に対する各補正減衰量ΔＬ_Fが記憶されている。これは、減衰器２ａにおける減衰量においても周波数特性を有しているからである。例えば、５９９８ＭHzにおいては、実際の減衰量は設定減衰量ＬDに対して０，２ｄＢだけ低い。

周波数減衰量補正部３２は、周波数設定部３１から入力信号ａの周波数ｆ_Rが入力すると、周波数補正値メモリ３３から当該周波数ｆ_Rの補正減衰量ΔＬ_Fを読取って、設定減衰量補正部３０から入力されている設定減衰量Ｌ_D ^’＝Ｌ_D＋ΔＬ_Dをさらに周波数補正して新たな設定減衰量Ｌ_D ^’’を算出する。

Ｌ_D ^’’＝Ｌ_D ^’＋ΔＬ_F＝Ｌ_D＋ΔＬ_D＋ΔＬ_F
周波数減衰量補正部３２は、算出した新たな設定減衰量Ｌ_D ^’’を浮動小数点乗算器２４へ送出する。

浮動小数点乗算器２４は、図１に示す第１実施形態のデジタイザ２１と同様に、入力信号ａ₆の各サンプリング値の浮動小数点数に周波数減衰量補正部３２から設定指示された補正後の設定減衰量Ｌ_D ^’’を乗算して、入力信号ａ₆の各サンプルリング値の信号レベルを、減衰器２ａで減衰する前の入力信号ａの信号レベル（絶対値レベル）に戻す。

この浮動小数点乗算器２４から出力されたレベル変更後の新たな入力信号ａ₉は波形メモリ２８に書込まれる。

このように構成された第３実施形態のデジタイザ２１ｂにおいては、浮動小数点乗算器２４において、各サンプリング値の浮動小数点数に乗算する設定減衰量Ｌ_Dを減衰器２ａの周波数特性も考慮に入れた実際減衰量に補正することにより、波形メモリ２８に記憶される波形データの信号レベル（絶対値レベル）の精度をより一層向上できる。

（第４実施形態）
図５は本発明の第４実施形態に係わるデジタイザの概略構成を示すブロック図である。図４に示す第３実施形態のデジタイザ２１ｂと同一部分には同一符号を付して、重複する部分の詳細説明を省略する。

この第４実施形態のデジタイザ２１ｃにおいては、第３実施形態のデジタイザ２１ｂと同様に、入力端子１に入力される入力信号ａの周波数ｆ_Rを変更可能である。操作者は操作部２３を介して、入力端子１に入力される入力信号ａの信号レベルに基づく最適の設定減衰量Ｌ_Dを減衰量設定部２２へ送出する共に、入力端子１に入力される入力信号ａの周波数ｆ_Rを周波数設定部３１へ送出する。

減衰量設定部２２は設定減衰量Ｌ_Dを減衰器２ａに設定すると共に、組合せ減衰量補正部３４へ設定減衰量Ｌ_Dを送出する。

周波数設定部３１は、入力信号ａの周波数ｆ_Rと予め定められている中間周波数ｆ_Iとから局部発振器５の周波数信号ｂの周波数ｆ_Lを算出して、局部発振器５へ設定する。

ｆ_L＝ｆ_R＋ｆ_I
また、周波数設定部３１は、入力信号ａの周波数ｆ_Rを組合せ減衰量補正部３４へ送出する。組合せ減衰量補正部３４には、組合せ補正値メモリ３５が接続されている。組合せ補正値メモリ３５内には、図８に示すように、各設定減衰量Ｌ_Dと各周波数ｆ_Rとの各組合せ毎に、減衰器２ａに当該設定減衰量Ｌ_Dを設定した場合における減衰器２ａの実際の減衰量に対する各補正減衰量ΔＬ_DFが記憶されている。例えば、設定減衰量Ｌ_D＝５８ｄＢで周波数ｆ_R＝５９９８ＭHzの組合せに対して、補正減衰量ΔＬ_DF＝＋０，８ｄＢが設定されている。この理由は、厳密に検証すると、０ｄＢ〜６０ｄＢの各設定減衰量Ｌ_D毎に、それぞれ異なる周波数特性を有するからである。

組合せ減衰量補正部３４は、減衰量設定部２２から設定減衰量Ｌ_Dが入力され、周波数設定部３１から周波数ｆ_Rが入力されると、この設定減衰量Ｌ_Dと周波数ｆ_Rとの組合せに対応する補正減衰量ΔＬ_DFを組合せ補正値メモリ３５から読出す。そして、設定減衰量Ｌ_Dを補正減衰量ΔＬ_DFで補正して補正後の設定減衰量Ｌ_D ^’’’＝Ｌ_D＋ΔＬ_DFを浮動小数点乗算器２４へ送出する。

浮動小数点乗算器２４は、図１に示す第１実施形態のデジタイザ２１と同様に、入力信号ａ₆の各サンプリング値の浮動小数点数に組合せ減衰量補正部３４から設定指示された補正後の設定減衰量Ｌ_D’’’を乗算して、入力信号ａ₆の各サンプリング値の信号レベルを、減衰器２ａで減衰する前の入力信号ａの信号レベル（絶対値レベル）に戻す。

この浮動小数点乗算器２４から出力されたレベル変更後の新たな入力信号ａ₁₀は波形メモリ２８に書込まれる。

このように構成された第４実施形態のデジタイザ２１ｃにおいては、浮動小数点乗算器２４において、各サンプリング値の浮動小数点数に乗算する設定減衰量Ｌ_Dを減衰器２ａの各設定減衰量Ｌ_D毎の周波数特性も考慮に入れた実際の減衰量に補正することにより、波形メモリ２８に記憶される波形データの信号レベル（絶対値レベル）の精度をより一層向上できる。

（第５実施形態）
図９は本発明の第５実施形態に係わるデジタイザの概略構成を示すブロック図である。図５に示す第４実施形態のデジタイザ２１ｃと同一部分には同一符号を付して、重複する部分の詳細説明を省略する。

この第５実施形態のデジタイザ２１ｄにおいては、入力端子１に入力される入力信号ａの周波数ｆ_Rを一定の周波数範囲（ｆ_R1〜ｆ_R2）に亘って連続して変更可能である。そして、周波数変換部３ａは、ミキサ４と局部発振器５と掃引回路３６とで構成されている。操作者は、操作部２３を介して、入力端子１に入力される入力信号ａの信号レベルに基づく最適の設定減衰量Ｌ_Dを減衰量設定部２２へ送出する共に、入力端子１に入力される入力信号ａの周波数ｆ_Rの周波数範囲（ｆ_R1〜ｆ_R2）及び周波数の掃引速度を掃引範囲設定部３７へ送出する。

減衰量設定部２２は設定減衰量Ｌ_Dを減衰器２ａに設定すると共に、組合せ減衰量補正部３４へ設定減衰量Ｌ_Dを送出する。

掃引範囲設定部３７は、掃引回路３６に対して局部発振器５に対する周波数信号ｂの掃引範囲ｆ_L1（＝ｆ_R1＋ｆ_I）〜ｆL2（＝ｆ_R2＋ｆ_I）を定めて、周波数信号ｂの周波数ｆ_Lを入力信号ａの周波数ｆ_Rに同期して掃引する。また、掃引範囲設定部３７は、組合せ減衰量補正部３４へ入力信号ａの周波数範囲（ｆ_R1〜ｆ_R2）で変化する周波数ｆ_Rを送出する。

組合せ減衰量補正部３４は、固定の設定減衰量Ｌ_Dと一定速度で変化する各時刻における周波数ｆ_Rとの組合せに対応する補正減衰量ΔＬ_DF1〜ΔＬ_DF2を組合せ補正値メモリ３５から読出す。そして、設定減衰量Ｌ_Dを補正減衰量ΔＬ_DF1〜ΔＬ_DF2で補正して補正後の設定減衰量Ｌ_D ^’’’’＝Ｌ_D＋ΔＬ_DF1〜Ｌ_D＋ΔＬ_DF2を浮動小数点乗算器２４へ送出する。

浮動小数点乗算器２４は、図５に示す第４実施形態のデジタイザ２１ｃと同様に、入力信号ａ₆の各サンプリング値の浮動小数点数に組合せ減衰量補正部３４から設定指示された補正後の時間経過と共にその値が変化する設定減衰量Ｌ_D’’’’（＝Ｌ_D＋ΔＬ_DF1〜Ｌ_D＋ΔＬ_DF2）を乗算して、入力信号ａ₆の各サンプル値の信号レベルを、減衰器２ａで減衰する前の入力信号ａの信号レベル（絶対値レベル）に戻す。

この浮動小数点乗算器２４から出力されたレベル変更後の新たな入力信号ａ₁₁は波形メモリ２８に書込まれる。

このように構成された第５実施形態のデジタイザ２１ｄにおいては、浮動小数点乗算器２４において、各サンプリング値の浮動小数点数に乗算する設定減衰量Ｌ_Dを減衰器２ａの各設定減衰量Ｌ_D毎の周波数特性も考慮に入れた実際減衰量に補正することにとにより、波形メモリ２８に記憶される波形データの信号レベル（絶対値レベル）の精度をより一層向上できる。

さらに、この第５実施形態のデジタイザ２１ｄにおいては、入力端子１に入力される入力信号ａの周波数ｆ_Rが変化した場合における波形の変化度合い（周波数特性）を評価できる。

なお、本発明は上述した第５実施形態のデジタイザ２１ｄに限定されるものではない。例えば、組合せ補正値メモリ３５、及び組合せ減衰量補正部３４の代わりに、図４に示す第３実施形態の設定減衰量補正値メモリ２９、減衰量補正部３０、周波数減衰量補正部３２、周波数補正値メモリ３３を用いて、設定減衰量Ｌ_D ^’’’’＝Ｌ_D＋ΔＬ_D＋ΔＬ_F1〜Ｌ_D＋ΔＬ_D＋ΔＬ_F2を浮動小数点乗算器２４へ送出することも可能である、
（第６実施形態）
図１０は本発明の第６実施形態に係わるデジタイザの概略構成を示すブロック図である。図９に示す第５実施形態のデジタイザ２１ｄと同一部分には同一符号を付して、重複する部分の詳細説明を省略する。

この第６実施形態のデジタイザ２１ｅにおいては、周波数変換部３ａとＡＤ変換器６ａとの間に、周波数変換部３ａからＡＤ変換器６ａへ入力される入力信号ａ₂の周波数を周波数変換部３ａで変換された中間周波数ｆ_Iを中心とする一定範囲［（ｆ_I―Δｆ_I）〜（ｆ_I＋Δｆ_I）］に制御するアナログ・バンドパスフィルタ（ＢＰＦ）３８が介挿されている。このアナログ・バンドパスフィルタ（ＢＰＦ）３８の周波数特性を図１１（ａ）に示す。

また、前述したように、ＡＤ変換器６ａと浮動小数点変換器２７との間に、ＡＤ変換器６ａから浮動小数点変換器２７へ入力されるデジタルの入力信号ａ₄に含まれるＡＤ変換器６ａにおけるサンプリング動作に伴って発生する不要周波数成分を除去するデジタル・バンドパスフィルタ（ＢＰＦ）２６が介挿されている。このデジタル・バンドパスフィルタ（ＢＰＦ）２６の周波数特性を図１１（ｂ）に示す。

さらに、この第６実施形態のデジタイザ２１ｅにおいては、デジタル・バンドパスフィルタ（ＢＰＦ）２６に対して、フィルタ補正メモリ３９が接続されたフィルタ補正部４０が接続されている。

図１１（ａ）に示すアナログ・バンドパスフィルタ（ＢＰＦ）３８の周波数特性における周波数（ｆ_I―Δｆ_I）における立上がり特性、及び周波数（ｆ_I＋Δｆ_I）における立下がり特性は、図１１（ｂ）に示すデジタル・バンドパスフィルタ２６の立上がり特性及び立下がり特性に比較してより緩やかである。したがって、アナログ・バンドパスフィルタ（ＢＰＦ）３８における通過周波数帯［（ｆ_I―Δｆ_I）〜（ｆ_I＋Δｆ_I）］の両端周波数の近傍領域に利得不足部４１ａ、４１ｂが生じる。

そこで、このアナログ・バンドパスフィルタ（ＢＰＦ）３８における利得不足部４１ａ、４１ｂを、デジタル・バンドパスフィルタ２６で補償するために、フィルタ補正メモリ３９に図１１（ｃ）に示す、利得不足部４１ａ、４１ｂを反転した利得加算部４２ａ、４２ｂからなるフィルタ補正特性４２を予め記憶しておく。

そして、フィルタ特性補正部４０は、デジタル・バンドパスフィルタ（ＢＰＦ）２６の図１１（ｂ）に示す周波数特性に、フィルタ補正メモリ３９に記憶されているフィルタ補正特性４２を加算して、図１１（ｄ）に示す補正後周波数特性４３とする。デジタル・バンドパスフィルタ２６は、図１１（ｄ）に示す補正後周波数特性４３に従って、ＡＤ変換器６ａから出力されたデジタルの入力信号ａ₄に対するフィルタ処理を実施する。

このように構成された第６実施形態のデジタイザ２１ｅにおいては、アナログ・バンドパスフィルタ（ＢＰＦ）３８とデジタル・バンドパスフィルタ２６との合成した周波数特性は、図１１（ｂ）に示す、方形の理想特性とできるので、より正確な波形データ、及びより正確な信号レベルを得ることができる。

本発明の第１実施形態に係わるデジタイザの概略構成を示すブロック図 実施形態のデジタイザで使用する浮動小数点数のフォーマット図 本発明の第２実施形態に係わるデジタイザの概略構成を示すブロック図 本発明の第３実施形態に係わるデジタイザの概略構成を示すブロック図 本発明の第４実施形態に係わるデジタイザの概略構成を示すブロック図 実施形態のデジタイザに設けられた設定減衰量補正値メモリの記憶内容を示す図 実施形態のデジタイザに設けられた周波数補正値メモリの記憶内容を示す図 実施形態のデジタイザに設けられた組合せ補正値メモリの記憶内容を示す図 本発明の第５実施形態に係わるデジタイザの概略構成を示すブロック図 本発明の第６実施形態に係わるデジタイザの概略構成を示すブロック図 実施形態のデジタイザに設けられた各フィルタの周波数特性を示す図 従来のデジタイザの概略構成を示すブロック図 従来のデジタイザの問題点を説明するための図

符号の説明

１…入力端子、２，２ａ…減衰器、３，３ａ…周波数変換部、４…ミキサ、５…局部発振器、６，６ａ…ＡＤ変換器、８…外部出力ＩＦ、９…出力端子、１０…信号解析装置、２１，２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ…デジタイザ、２２…減衰量設定部、２３…操作部、２４…浮動小数点乗算器、２６…デジタル・バンドパスフィルタ、２７…浮動小数点変換器、２８…波形メモリ、２９…設定減衰量補正値メモリ、３０…減衰量補正部、３１…周波数設定部、３２…周波数減衰量補正部、３３…周波数補正値メモリ、３４…組合せ減衰量補正部、３５…組合せ補正値メモリ、３６…掃引回路、３７…掃引範囲設定部、３８…アナログ・バンドパスフィルタ、３９…フィルタ補正特性メモリ、４０…フィルタ特性補正部

Claims (6)

1. 入力されたアナログの入力信号の信号レベルを、設定された減衰量だけ減衰する減衰器（２ａ）と、
   この減衰器で減衰された入力信号の周波数を変換する周波数変換部（３）と、
   この周波数変換部で周波数が変換された入力信号を所定のサンプリング周期でサンプリングして各サンプリング値をデジタル値に変換して出力するＡＤ変換器（６ａ）と、
   このＡＤ変換器でＡＤ変換された入力信号の各サンプリング値のデータ形式を浮動小数点数に変換する浮動小数点変換器（２７）と、
   この浮動小数変換器で変換された各サンプリング値の浮動小数点数に前記減衰器に設定した設定減衰量を乗算して前記減衰器で減衰する前の信号レベルに対応する浮動小数点数を算出する浮動小数点乗算器（２４）と、
   この浮動小数点乗算器で算出された浮動小数点数で示される各サンプリング値からなるデジタルの入力信号の波形データを記憶する波形メモリ（２８）と
   を備えたことを特徴とするデジタイザ。
2. 前記減衰器に対する各設定減衰量における前記減衰器の実際の減衰量に対する各補正減衰量を記憶する設定減衰量補正値メモリ（２９）と、
   前記浮動小数点乗算器において前記各サンプリング値の浮動小数点数に乗算する設定減衰量を、前記設定減衰量補正値メモリに記憶された対応する設定減衰量の補正減衰量で補正する設定減衰量補正手段（３０）と
   を備えたことを特徴とする請求項１記載のデジタイザ。
3. 前記減衰器に入力される入力信号の各周波数における減衰量変動に対する各補正減衰量を記憶する周波数補正値メモリ（３３）と、
   前記浮動小数点乗算器において前記各サンプリング値の浮動小数点数に乗算する設定減衰量を、前記周波数補正値メモリに記憶された実際に前記減衰器に入力されている入力信号の周波数に対応する補正減衰量で補正する周波数減衰量補正手段（３２）と
   を備えたことを特徴とする請求項１又は２記載のデジタイザ。
4. 前記減衰器に入力される入力信号の各周波数と前記減衰器における各設定減衰量との各組合せに対する各補正減衰量を記憶する組合せ補正値メモリ（３５）と、
   前記浮動小数点乗算器において前記各サンプリング値の浮動小数点数に乗算する設定減衰量を、前記組合せ補正値メモリに記憶された実際に実施された組合せに対応する補正減衰量で補正する組合せ減衰量補正手段（３４）と
   を備えたことを特徴とする請求項１記載のデジタイザ。
5. 前記周波数変換部（３ａ）は、周波数信号を出力する局部発振器（５）と、この局部発振器の周波数信号と前記減衰器からの入力信号とを合成して、両信号の差の周波数を有する信号を周波数変換された入力信号として出力するミキサ（４）と、前記局部発振器が出力する周波数信号の周波数を一定の周波数範囲内で掃引する掃引回路（３６）とで構成され、
   かつ、前記減衰器に入力される入力信号の各周波数における減衰量変動に対する各補正減衰量を記憶する周波数補正値メモリ（３３）と、
   前記浮動小数点乗算器において前記各サンプリング値の浮動小数点数に乗算する設定減衰量を、前記周波数補正値メモリに記憶された前記掃引周波数に対応する前記減衰器に入力されている入力信号の周波数に対応する補正減衰量で補正する周波数減衰量補正手段（３２）と
   を備えたことを特徴とする請求項１又は２記載のデジタイザ。
6. 前記周波数変換部と前記ＡＤ変換器との間に介挿され、前記周波数変換部から前記ＡＤ変換器へ入力される入力信号の周波数を前記周波数変換部で変換された周波数の範囲に制御するアナログ・バンドパスフィルタ（３８）と、
   前記ＡＤ変換器と前記浮動小数点変換器との間に介挿され、前記ＡＤ変換器から前記浮動小数点変換器へ入力されるデジタルの入力信号に含まれる前記ＡＤ変換器におけるサンプリング動作に伴って発生する不要周波数成分を除去するデジタル・バンドパスフィルタ（２６）と、
   前記アナログ・バンドパスフィルタの周波数特性における不備を前記デジタル・バンドパスフィルタの周波数特性で補償するフィルタ特性補正手段（３９，４０）と
   を備えたことを特徴とする請求項１から５のいずれか１項記載のデジタイザ。

Images