JP4513637B2 - 放電灯点灯装置及び照明器具 - Google Patents

Description

本発明は放電灯を高周波で点灯する放電灯点灯装置、及びこれを用いた照明器具に関するものである。

従来の放電灯点灯装置（特開２００３−２１７８８２号公報）の基本構成を図１６に示す。この放電灯点灯装置は、放電灯を高周波で点灯するものであり、交流電源ＡＣと、整流器ＤＢと、脈流検出部１と、昇圧チョッパ２と、平滑出力検出部３と、チョッパ制御部４と、インバータ５と、インバータ制御部６と、共振回路部７とを備えている。整流器ＤＢは例えばダイオードブリッジにより構成され、交流電源ＡＣ（５０Ｈｚまたは６０Ｈｚ）からの入力電圧を整流するものである。脈流検出部１は、抵抗Ｒ１１、Ｒ１２の直列回路で構成され、整流器ＤＢの出力端間に接続される。抵抗Ｒ１２は整流器ＤＢから出力される脈流電圧に比例した信号を検出する。

昇圧チョッパ２とチョッパ制御部４等の要部構成を図１７に示す。昇圧チョッパ２は、インダクタＬ２とスイッチング素子Ｑ２と、ダイオードＤ２と、平滑用コンデンサＣ２とにより構成され、チョッパ制御部４により制御されるものである。昇圧チョッパ２のスイッチング素子Ｑ２の制御を目的とした力率改善コントロールＩＣは様々なメーカから商品化されており、その具体例は図１７に示すように、主に誤差アンプ４０と、マルチプライヤ４１と、オンオフ設定部４２と、ドライブ出力部４４とにより構成される。詳しい説明は省略するが、前記脈流検出部１から出力される脈流電圧に比例した信号と、昇圧チョッパ２の出力端に接続される平滑出力検出部３の検出信号とをマルチプライヤ４１へ入力し、脈流電圧レベル及び昇圧チョッパ出力電圧レベルに応じてスイッチング素子Ｑ２のオン時間を決定して、整流器ＤＢから出力される脈流電圧を所望の直流平滑電圧に変換する出力制御を行うものである。なお、平滑出力検出部３は図示するように抵抗Ｒ３１、Ｒ３２の直列回路で構成すればよい。

インバータ５は、少なくとも一つのスイッチング素子（例えばＭＯＳＦＥＴ）により構成され、インバータ制御部６により制御されるものである。インバータ制御部６から出力される駆動信号によってインバータ５のスイッチング素子を高周波でオンオフし、昇圧チョッパ２から出力される直流平滑電圧を高周波電圧に変換する制御を行うものである。インバータ５及びインバータ制御部６のさらに具体的な構成を図１８に示す。同図において、インバータ５はスイッチング素子Ｑ５１とＱ５２との直列回路で構成されており、インバータ制御部６から出力される駆動信号に応じて交互にオンオフする。共振回路部７はスイッチング素子Ｑ５１またはＱ５２のいずれか一方に並列接続すればよい。

インバータ制御部６は、放電灯のフィラメントを先行予熱するための先行予熱時間、放電灯へ始動電圧を印加する始動時間などの時間を計時するタイマ６１、インバータ５のオンオフ周期を設定するための発振回路６２と、インバータ駆動部６４とで主に構成されている。前述の力率改善コントロールＩＣと同様、インバータ制御ＩＣも様々なメーカから商品化されているため、詳しい動作説明は省略するが、例えば図示のような抵抗Ｒ６とコンデンサＣ６をＩＣ外付け部品として接続することでインバータ５のオンオフ周期を設定している。また、この種のインバータ制御ＩＣは、前記力率改善コントロールＩＣと組み合わせて使用される場合も多く、インバータ制御と力率改善コントロールとを一体化したＩＣなども提案されている。

共振回路部７は、インダクタ、コンデンサ、放電灯により構成され、インバータ５から出力される高周波電圧を入力し、共振作用を利用して放電灯フィラメントの予熱、始動電圧の印加、及び点灯を行うものである。例えば、放電灯のフィラメントの非電源側端子間に共振用コンデンサを並列接続し、放電灯のフィラメントの電源側端子に共振用インダクタと直流カット用コンデンサを直列接続したような周知の構成が使用される。

以上のような構成に加え、本例ではチョッパ制御部４内に、前記脈流検出部１から出力される検出信号を入力するレベル判別部４５、レベル判別部４５の出力信号を入力する時間判別部４６Ａを備えており、交流電源ＡＣの瞬間的な電圧低下や停電が発生した場合に放電灯点灯装置を構成する各部品へのストレス印加を防止している。以下、図１９に示すタイミングチャートでレベル判別部４５、時間判別部４６Ａの動作を説明する。

図１７に示すように、レベル判別部４５は比較器（コンパレータ）で構成されており、脈流検出部１から出力される検出信号とあらかじめ設定された所定のしきい値Ｖｔｈとを比較している。脈流検出部１から出力される検出信号は、整流器ＤＢの出力電圧に比例している。よって交流電源ＡＣのレベルの高低に応じてレベル判別部４５の出力は“Ｈ”または“Ｌ”となる。ここでは図１９に示すように、脈流検出部１から出力される検出信号がしきい値Ｖｔｈより低い場合にレベル判別部４５の出力が“Ｈ”になるものとする。このレベル判別部４５の出力信号は時間判別部４６Ａへ入力される。

時間判別部４６Ａは、レベル判別部４５によって判別される交流電源ＡＣのレベル低下に対し、そのレベル低下が継続する時間を判別しており、レベル判別部４５の出力信号とクロック発振回路４６１Ａの出力信号を入力するＤ型フリップフロップ４６２Ａと、Ｄ型フリップフロップ４６２Ａの出力信号とクロック発振回路４６１Ａの出力信号を入力するカウンタ／レジスタ４６３Ａと、カウンタ／レジスタ４６３Ａの出力信号を入力し反転するインバータ素子４６４Ａとにより構成されている。

クロック発振回路４６１Ａの出力信号は図１９に示すようにあらかじめ決まった一定周期で“Ｈ”となるクロック信号を出力している。このクロック信号は前記Ｄ型フリップフロップ４６２ＡのＣＫ入力ヘ入力され、Ｄ型フリップフロップ４６２ＡのＤ入力へはレベル判別部４５の出力信号が入力されている。Ｄ型フリップフロップ４６２ＡはＣＫ入力へ入力されるクロック信号の立ち上がり時点でのＤ入力状態が出力されるため、脈流検出部１から出力される検出信号がしきい値Ｖｔｈより低い場合、すなわちレベル判別部４５の出力が“Ｈ”の場合は、Ｄ型フリップフロップ４６２Ａの出力信号も“Ｈ”となる。

このＤ型フリップフロップ４６２Ａの出力信号はカウンタ／レジスタ４６３ＡのＣＬＲ入力へ入力されている。カウンタ／レジスタ４６３Ａの動作は、ＣＬＲ入力＝“Ｈ”の場合において、ＣＫ入力の立ち上がりエッジが３回入力されると出力が“Ｈ”となる。

このカウンタ／レジスタ４６３Ａの出力は、インバータ素子４６４Ａを介して、図１６のインバータ制御部６内のＡＮＤ素子６３、図１６及び図１７のチョッパ制御部４内のＡＮＤ素子４３へ出力されており、カウンタ／レジスタ４６３Ａの出力が“Ｈ”の場合は、インバータ素子４６４Ａの出力は“Ｌ”となり、前記ＡＮＤ素子４３、及びＡＮＤ素子６３の出力も“Ｌ”となる。

ＡＮＤ素子４３の他方入力は昇圧チョッパ２のスイッチング素子Ｑ２をオンオフ制御する制御信号を入力しており、ＡＮＤ素子４３の出力が“Ｌ”の場合はスイッチング素子Ｑ２はオフ維持となる。ＡＮＤ素子６３の他方入力はインバータ５のスイッチング素子をオンオフ制御する制御信号を入力しており、ＡＮＤ素子４３の出力が“Ｌ”の場合はスイッチング素子はオフ維持となる。

このカウンタ／レジスタ４６３のより具体的な回路構成については、例えば図２０に示すような構成が考えられる。図２０に示すカウンタ／レジスタ４６３Ａはカウンタ回路Ａ、カウンタ回路Ｂ、ＲＳラッチ回路、及びＡＮＤ素子、インバータ素子で構成されており、図２１に示すタイミングチャートのような動作でクロック発振回路４６１から入力されるクロック信号を３回カウントし、ＲＳラッチ回路の出力を“Ｈ”としている。

以上のような動作を行うことによって、交流電源ＡＣがなんらかの理由で瞬間的な電圧低下や停電が生じた場合、ＡＣ電源の低下が前記クロック信号周期の２〜３倍の時間継続すると、インバータ５、及び昇圧チョッパ２のスイッチング素子をオフ維持とするため、過大なストレスが回路に加わることを防止することができる。
特開２００３−２１７８８２号公報

次に従来例での課題について説明する。スイッチング素子を駆動する際、例えば昇圧チョッパ２のスイッチング素子Ｑ２の駆動電流、及びソース電流は図２２に示すような波形となり、駆動信号の立ち上がり、立ち下がり時には比較的高い値の駆動電流が流れ、スイッチング素子のターンオフ時には、やはり比較的高い値の振動電流が流れる。これは使用するスイッチング素子Ｑ２のスイッチングスピード、ゲート容量、ドレイン−ソース間容量、ゲートの配線長、ソースの配線長等の部品及び実装要因によって個々に状態は異なるものではあるが、一般的には数ＭＨｚから数十ＭＨｚの周波数成分を含んでいる。このようなスイッチングノイズは近接する部品、配線へ伝導、または誘導され、放電灯点灯装置の外部へ雑音を発生し、放電灯点灯装置の内部においても制御回路の誤動作の原因となりやすい。

なお、ノイズ除去の方法として一般的にはコンデンサを追加することでノイズを吸収する方法がとられることが多いが、このコンデンサの容量は周波数特性を持ち、さらにコンデンサの実装状態においてもノイズ吸収効果に大きく影響があることが知られており、数十ＭＨｚのノイズに対しては殆ど効果を持たないことも広く知られている。

よって、上述の脈流検出部１から出力される検出信号は図２３に示すようにノイズが重畳した波形となる。このノイズ重畳された脈流検出部１からの検出信号を受け、レベル判別部４５の出力も同図に示すようにノイズに応答した波形が出力される。ここでノイズのタイミングとクロック信号の立ち上がりのタイミングがたまたま合致してしまうと、前記Ｄ型フリップフロップ４６２の出力が本来“Ｌ”となるべきところを“Ｈ”を維持してしまう可能性がある。Ｄ型フリップフロップ４６２Ａの出力が“Ｈ”の場合、つまりカウンタ／レジスタ４６３ＡのＣＬＲ入力＝“Ｈ”の場合においては、前述の説明通りＣＫ入力の立ち上がりエッジが３回入力されると出力が“Ｈ”となり、昇圧チョッパ２のスイッチング素子Ｑ２、及びインバータ５のスイッチング素子をオフ維持することになり、誤停止することになる。

昇圧チョッパ２のスイッチング素子Ｑ２のスイッチング周波数は数十ｋＨｚから２００ｋＨｚ程度までの幅を持つため約５μ〜５０μｓｅｃ毎に２回（ターンオン時、ターンオフ時）前述のノイズが確実に発生する。

それに対し、脈流検出部１から出力される検出信号の周期は、交流電源が５０Ｈｚまたは６０Ｈｚであることから８．３ｍｓｅｃまたは１０ｍｓｅｃとかなり長い周期になり、さらに脈流検出部１から出力される検出信号の傾きは非常にゆるやかであるため、脈流検出部１の検出信号がしきい値Ｖｔｈを上回るとき、または下回るときの前後においては確実に図２３に示すようなレベル判別部４５の出力波形が発生すると考えてよい。よって前述の誤動作は発生する可能性が比較的高いと考えざるを得ない。

本従来例の時間判別部４６Ａに対する別の具体構成例として、図２４に示すような構成もある。詳しい説明は省略するが、この例においても上述の説明と同様にレベル判別部４５の出力に応じて、クロック発振回路４６１Ａから出力される一定周期のクロック信号をカウントする動作をカウンタ／レジスタ４６４Ｂを備えており、図２５に示すように脈流検出部１からの検出信号が所定レベルより低下した場合においてクロック信号を２回カウント動作すると、昇圧チョッパ２のスイッチング素子Ｑ２、及びインバータ５のスイッチング素子をオフ維持するよう動作するものであるが、この構成においても前述のノイズによる誤動作の可能性がある。

図２４において、カウンタ／レジスタ４６３Ｂのさらに詳しい具体回路としては、例えば、図２６に示すようなカウンタ回路Ａ、カウンタ回路Ｂ、ＲＳラッチ回路、及びインバータ素子での構成が考えられ、図２７に示すタイミングチャートのような動作でクロック発振回路４６１Ａから入力されるクロック信号を２回カウントしてＲＳラッチ回路の出力を“Ｈ”としている。

ここでも脈流検出部１から出力される検出信号は図２３に示すようなノイズが重畳した波形と同様となり、レベル判別部４５からの出力波形も同様と考え、図２６の構成、図２８に示すタイミングチャートで本例の誤動作の可能性を説明する。

まず、交流電源ＡＣがゼロクロスの付近においてクロック発振回路４６１Ａからクロック信号が入力されると、当然ながらカウンタ／レジスタ４６３Ｂは１回目のカウント動作を行い、カウンタＡの出力は“Ｈ”となる。

期待動作をする場合においては、次のクロック信号が入力されたときにカウンタＡの出力は“Ｌ”となり、カウンタＡの出力立ち下がりを受けてカウンタＡの出力は“Ｈ”となるものであるが、もし次のクロック信号が入力される前にノイズによってレベル判別部４５の出力が一瞬変化すると、レベル判別部４５の出力を入力し、カウンタＡ、及びカウンタＢのＣＬＲ入力へ信号を出力するインバータ素子４６２Ｂの出力（ＣＬＲ信号）は図２８に示すように一瞬“Ｈ”となる。

このＣＬＲ信号を受けて、カウンタＡの出力は“Ｈ”から“Ｌ”へ立ち下がりを開始する。カウンタＡの出力の立下り途中においてＣＬＲ信号が“Ｌ”に戻った場合、カウンタＢはカウント可能状態であり、カウンタＡの出力の立下りを受けてカウンタＢの出力は“Ｈ”となる。カウンタＢの出力が“Ｈ”となると、ＲＳラッチ回路の出力も“Ｈ”となるために誤停止に至ることになる。

以上の説明の誤動作を防止するためには、一般的に次のような方法が考えられる。
（１）脈流検出部１から出力される検出信号に極力ノイズが重畳しないようにする。具体的には、脈流検出部１とノイズ源との距離を離し、接続されるパターンのインピーダンスを極力低く抑える。
（２）交流電源ＡＣの低下時のクロック信号カウント回数を増やす。
（３）レベル判別部４５に入力されるしきい値にヒステリシス△Ｖｔｈを設ける。

しかしながら、（１）の方法については物理的な空間面積、容積が必要であるため、放電灯点灯装置が大型化してしまう恐れがある。（２）の方法については交流電源ＡＣの低下後にスイッチング素子をオフするまでの時間が長くなり、ストレスがより長時間印加されることになる。（３）の方法については脈流検出部１の検出信号は昇圧チョッパを制御するためにマルチプライヤへも入力されているため、△Ｖｔｈは０．５Ｖ弱の値となり、効果が不十分であるため、いずれの方法も確実ではない。

本発明は、上記事情に鑑みてなされたものであり、瞬間的な交流電源の電圧低下または停電によるストレスを好適に防止し、かつスイッチング動作によって発生するノイズで誤動作することがない放電灯点灯装置を提供することを目的とする。

本発明によれば、図４に示すように、交流電源ＡＣからの入力電圧を整流する整流器ＤＢと、少なくとも一つのインダクタ、平滑用コンデンサおよびスイッチング素子により構成され、前記整流器ＤＢから出力される脈流電圧を所望レベルの直流平滑電圧に変換して出力するチョッパ部２と、前記整流器ＤＢの出力電圧を検出する脈流検出手段１と、脈流検出手段１で検出される検出信号に応じて前記チョッパ部２のスイッチング素子のオンオフ時間制御信号を生成し、オンオフ時間制御信号を駆動信号として出力するチョッパ制御手段４と、少なくとも一つのスイッチング素子により構成され、前記チョッパ部２から出力される直流平滑電圧を入力して高周波電圧に変換するインバータ部５と、少なくとも一つのインダクタとコンデンサを含んで構成され、前記インバータ部５から出力される高周波電圧を入力し、共振作用によって放電灯を点灯する共振回路部７と、所定周期のクロック信号を生成する発振回路４７と、そのクロック信号を入力し、クロック信号の入力回数を所定回数カウント動作するための複数のカウンタからなる第一のカウンタ回路で構成され、前記放電灯のフィラメントを先行予熱する先行予熱モード、前記放電灯へ始動電圧を印加する始動モード、所定の光出力で前記放電灯を点灯する点灯モードへ順次切り替える時間を決定するタイマ手段６１と、タイマ手段６１の出力信号に応じてインバータ部５のスイッチング素子のオンオフ時間制御信号を生成し、オンオフ時間制御信号を駆動信号として出力するインバータ制御手段６２，６４と、前記整流器ＤＢの出力電圧を検出する脈流検出手段１の検出信号に応じて、前記整流器ＤＢの出力電圧低下を判別し、前記チョッパ部２のスイッチング素子へ出力される駆動信号、及び前記インバータ部５のスイッチング素子へ出力される駆動信号を停止する低電源電圧判定手段と、を備えた放電灯点灯装置において、前記低電源電圧判定手段は、図１に示すように、前記脈流検出手段１で検出される検出信号と所定のしきい値Ｖｔｈとを比較して前記整流器ＤＢの出力電圧レベルの低下を判別するレベル判別部４５と、レベル判別部４５の出力信号と前記クロック信号とを入力し、クロック信号の入力回数をＮ回（Ｎ≧１）カウント動作するための少なくとも１つのカウンタＡ，Ｂからなる第二のカウンタ回路と、前記第二のカウンタ回路から出力されるＮ回目カウント信号を所定時間遅延させる遅延回路４８と、前記遅延回路４８からの出力信号を入力し、前記駆動信号を停止する停止信号を出力する停止信号生成回路（ＲＳラッチ）と、を有し、前記所定時間は前記チョッパ部２のスイッチング素子のスイッチング周期よりも長く且つ前記レベル判別部４５の出力信号にスイッチングノイズが発生している時間よりも長く設定され、前記整流器ＤＢの出力電圧レベルが低下していると判別される場合には第二のカウンタ回路でＮ回カウント動作を行い、Ｎ回目カウント信号を前記所定時間遅延させた遅延信号に応じて、前記チョッパ部２のスイッチング素子へ出力される駆動信号、及び前記インバータ部５のスイッチング素子へ出力される駆動信号を停止するよう制御し、前記整流器ＤＢの出力電圧レベルが正常と判別される場合は第二のカウンタ回路のカウント動作を停止し、カウント動作を０回へリセットするよう制御することを特徴とするものである。

また、比較例１として、図１１、図１２に示すように、前記チョッパ部２を構成するインダクタ、またはインバータ部５を構成するインダクタの二次巻線に接続され、二次巻線に誘起される電圧によって直流電圧を生成する直流電圧生成部４９を設けて、前記直流電圧生成部４９は、図１３に示すように、前記二次巻線に誘起される電圧によって生成される直流電圧の低下時には前記整流器ＤＢの出力電圧レベルの低下時に前記脈流検出手段１で検出される検出信号が前記所定のしきい値Ｖｔｈを下回り、前記二次巻線に誘起される電圧によって生成される直流電圧の安定時には前記脈流検出手段１で検出される検出信号が前記所定のしきい値Ｖｔｈを上回るよう前記脈流検出手段１へ電流を供給するようにしても良い。

本発明によれば、交流電源が瞬間的な電圧低下や停電が生じた場合において回路部品にストレスがなく、さらに昇圧チョッパ等を構成するスイッチング素子のスイッチング動作に起因するノイズに対して誤動作を起こす恐れがない。また、ノイズによる誤動作の影響がないため、制御回路とノイズ源との物理的な距離をとる必要がなく、高密度実装が可能なため、放電灯点灯装置を小型化することができる。

（実施形態１）
図１に本発明の実施形態１に用いる時間判別部４６の具体回路構成を示す。また、その正常時、ノイズ混入時の動作波形を図２、図３に示す。図４に本発明の放電灯点灯装置の全体構成図、図５に放電灯点灯装置の基本動作波形を示す。図４に示した全体構成については、従来例（図１６）で説明した構成と同じものと考えてよい。ただし、クロック発振回路４７の出力信号を時間判別部４６へ入力し、さらにクロック発振回路４７の出力信号をタイマ回路６１のＣＫ入力へ入力している。さらに時間判別部４６の出力信号は従来例と同様にＡＮＤ素子６３、４３へ入力し、これに加えてタイマ回路６１のＣＬＲ入力へ入力している。

タイマ回路６１の動作波形は図５に示すとおりである。交流電源ＡＣを投入した後、交流電源のレベル高低を判定するレベル判別部４５から出力信号に応じて、時間判別部４６の出力信号が“Ｈ”となる。この時間判別部４６の“Ｈ”出力信号をタイマ回路６１のＣＬＲ入力で受けることでタイマ回路６１は動作を開始する。

具体的にはタイマ回路６１のＣＫ入力へクロック発振回路４７から出力されるクロック信号を入力し、あらかじめ定められたカウント回数をカウント動作することで、共振回路部７を構成する放電灯のフィラメントを先行予熱する先行予熱時間、放電灯へ始動電圧を印加する始動時間を決定しており、先行予熱モードと始動モードと放電灯を所定の光出力で点灯する点灯モードへの切り替えは、タイマ回路６１のＱＢ出力から出力される予熱信号、ＱＣ出力から出力される始動信号を順次切り替えることによって発振回路６２で生成されるインバータ５のスイッチング素子のオンオフ信号を可変することで達成している。

なお、タイマ回路６１のより具体的な回路構成については図示していないが、従来例で説明したように、複数個のカウンタ、インバータ素子、ＡＮＤ素子などの論理素子、フリップフロップなどを組み合わせることで容易に実現することができる。

次に本実施形態の時間判別部４６の動作について、図１に示すより具体的な回路構成を用いて説明する。本実施形態の時間判別部４６は従来例と同様にレベル判別部４５からの信号を入力している。

レベル判別部４５は従来例と同様な動作を行い、交流電源ＡＣの電圧レベルが低い場合に“Ｈ”信号を出力している。このレベル判別部４５の出力信号はカウンタＡ、及びカウンタＢのＣＬＲ入力へ入力され、ＣＬＲ入力＝“Ｈ”の場合にカウンタＡ、及びカウンタＢはカウント動作可能な状態となり、図２に示すようにクロック発振回路４７から出力されるクロック信号を受けて、まずカウンタＡの出力が“Ｈ”となる。

一方、レベル判別部４５の出力信号は遅延回路４８へも入力される。この遅延回路４８はインバータ素子ＩＮＶ３、スイッチ素子ＳＷ１、コンデンサＣｔｉｍ、比較器ＣＰ１、及び定電流源で構成される。レベル判別部４５の出力信号が“Ｌ”→“Ｈ”となると、インバータ素子ＩＮＶ３の出力は“Ｈ”→“Ｌ”となり、スイッチ素子ＳＷ１はオン→オフとなる。スイッチ素子ＳＷ１がオフすると、定電流源から供給される一定電流ＩｒｅｆでコンデンサＣｔｉｍは一定の傾きで立ち上がる。このコンデンサＣｔｉｍの電圧と所定のしきい値Ｖｔｈ（ｔｉｍ）は比較器ＣＰ１で比較される。

コンデンサＣｔｉｍの電圧＜Ｖｔｈ（ｔｉｍ）の場合は、比較器ＣＰ１の出力は“Ｌ”であり、時間の経過に伴い、コンデンサＣｔｉｍの電圧＞Ｖｔｈ（ｔｉｍ）となると、比較器ＣＰ１の出力は“Ｈ”となる。この比較器ＣＰ１の出力と前記カウンタＡの出力はＡＮＤ素子ＡＮＤ１へ入力されている。

よって、コンデンサＣｔｉｍの電圧＜Ｖｔｈ（ｔｉｍ）の場合においては、カウンタＡの出力が“Ｈ”または“Ｌ”のいずれにおいてもＡＮＤ素子ＡＮＤ１の出力は“Ｌ”となり、コンデンサＣｔｉｍの電圧＞Ｖｔｈ（ｔｉｍ）となると初めてカウンタＡの“Ｈ”信号がカウンタＢのＣＫ入力に伝達されることになる。

すなわちカウンタＡによって行われる１回目のカウント動作を遅延回路４８によって遅延させていることになり、遅延時間の最大値ｔ１は、ｔ１＝Ｃｔｉｍ×Ｖｔｈ（ｔｉｍ）／Ｉｒｅｆなる関係で設定することができる。

コンデンサＣｔｉｍの電圧＞Ｖｔｈ（ｔｉｍ）となると、カウンタＡの“Ｈ”信号がカウンタＢのＣＫ入力に入力され、次のクロック信号が入力されるとカウンタＡの出力信号は“Ｌ”となり、カウンタＢの出力信号は“Ｈ”となる。

カウンタＢの出力信号はＲＳラッチのセット入力（Ｓ入力）へ入力されているため、ＲＳラッチの出力は“Ｈ”となり、インバータ素子ＩＮＶ４を介してＡＮＤ素子４３、６３へ供給され、従来例と同様にスイッチング素子のオフを維持することになる。

以上のような遅延回路４８を設けることによって、従来例で説明したようなノイズの影響によるレベル判別部４５の出力変動があった場合においても、コンデンサＣｔｉｍの電圧＞Ｖｔｈ（ｔｉｍ）となるまでの期間はＡＮＤ素子ＡＮＤ１の出力は確実に“Ｌ”を維持することができる。

よって、カウンタＢがノイズによるカウンタＡの立ち下がりを受けて誤カウントすることがないため、ノイズによる誤動作を防止することができる。さらに実際には、図３に示すようにインバータ素子ＩＮＶ３がノイズに応答してスイッチ素子ＳＷ１をオンし、ノイズが無くなるまでの期間ｔ３はコンデンサＣｔｉｍの電圧はほぼ０Ｖを維持するため、より確実に誤動作を防止することが可能である。

なお、遅延回路４８の動作とクロック発振回路４７から出力されるクロック信号とは非同期であるため、遅延回路４８にて設定される遅延時間の最大値ｔ１は、クロック信号の周期＜ｔ１＜２×クロック信号の周期とすることが望ましい。

以上、実施形態１によれば、交流電源ＡＣのレベル低下、及び時間判別を行う際にスイッチング素子のスイッチング動作によって発生するノイズによって誤動作する恐れがないため、従来と同様、回路部品に加わるストレスを防止するとともに、誤作動によるインバータ、及び昇圧チョッパの停止を防止することが可能となるために、回路部品の高密度実装、配線設計の容易化が可能となり、より小型、かつ高信頼性の放電灯点灯装置を提供することができる。

さらに遅延回路４８は集積回路化が可能な部品で構成されているため、チョッパ制御回路４及びインバータ制御回路６と共に一つの集積回路とすることも容易であり、さらに小型化することも可能である。

（実施形態２）
図６に本発明の実施形態２の時間判別部４６の具体回路構成を示す。なお放電灯点灯装置の全体構成は実施形態１と同様である（図４参照）。図７に示すタイミングチャートをもとに本実施形態の動作を説明する。

本実施形態の時間判別部４６も従来例、及び実施形態１とほぼ同様な構成であり、クロック発振回路４７から出力されるクロック信号、及びレベル判別部４５から出力されるレベル判別信号を入力している。

レベル判別部４５の動作は実施形態１と同様であり、交流電源ＡＣの電圧レベルが低い場合に“Ｈ”信号を出力しており、このレベル判別部４５の出力信号も同様にカウンタＡ、及びカウンタＢのＣＬＲ入力へ入力されている。

図７に示すように、ＣＬＲ入力＝“Ｈ”の場合にクロック発振回路４７から出力されるクロック信号をインバータ素子ＩＮＶ１で入力し、インバータ素子ＩＮＶ１から出力されるクロック信号の反転信号を受けてまずカウンタＡの出力が“Ｈ”となる。このカウンタＡの出力信号とインバータ素子ＩＮＶ１から出力されるクロック信号の反転信号はＡＮＤ素子ＡＮＤ２へ入力される。

本実施形態のクロック信号は“Ｈ”期間及び“Ｌ”期間がほぼ同じ長さであり、カウンタＡのＣＫ入力へ入力されるクロック信号の反転信号の“Ｌ”期間は実施形態１より長い。よって、カウンタＡの出力が“Ｈ”になった後も、クロック信号の反転信号が“Ｌ”を維持している間はＡＮＤ素子ＡＮＤ２の出力も“Ｌ”となる。

このように本例では、クロック信号を利用してＡＮＤ素子ＡＮＤ２で遅延回路４８を構成していることになる。

クロック信号の反転信号が“Ｌ”→“Ｈ”になると、ＡＮＤ素子ＡＮＤ２の出力も“Ｈ”となり、次のクロック信号の変化に応じてカウンタＢの出力が“Ｈ”になることになる。つまりクロック信号を２回カウントすることによってスイッチング素子のオフを維持することになる。

よって本例においても実施形態１と同様な効果を持ち、図８に示すようにノイズが混入しても、クロック信号の反転信号が“Ｌ”を維持する時間ｔ４の間はノイズによる誤動作を起こすことがない。

この時間ｔ４は、脈流検出部１から出力される検出電圧の脈流周期である１０ｍｓｅｃ以上の値であることが望ましい。

以上、実施形態２によれば、交流電源ＡＣのレベル低下、及び時間判別を行う際にスイッチング素子のスイッチング動作によって発生するノイズによって誤動作する恐れがないため、従来と同様、回路部品に加わるストレスを防止するとともに、誤作動によるインバータ、及び昇圧チョッパの停止を防止することが可能となるために回路部品の高密度実装、配線設計の容易化が可能となり、より小型、かつ高信頼性の放電灯点灯装置を提供することができる。

さらに実施形態１より簡略化した構成で誤作動を防止できるので、集積回路化した際においてもチップを小型化することができ、安価にすることができる。

なお、クロック信号の反転信号が“Ｌ”の期間を遅延回路に利用したが、論理回路を組み換えることによって“Ｈ”の期間を利用してもよい。

（実施形態３）
図９に本発明の実施形態３の時間判別部４６の具体回路構成、図１０に動作波形を示す。なお、放電灯点灯装置の全体構成は実施形態１と同様である（図４参照）。

本実施形態の時間判別部４６の構成は実施形態２とほぼ同様な構成になっており、遅延回路４８の構成も実施形態２と同様である。本例においてはカウンタＡで１回目のクロック信号をカウントした後、遅延回路４８によって決まる所定時間が経過した後にＲＳラッチの出力を“Ｈ”として、スイッチング素子のオフを維持している。

この実施形態３によれば、交流電源ＡＣのレベル低下、及び時間判別を行う際にスイッチング素子のスイッチング動作によって発生するノイズによって誤動作する恐れがないため、従来と同様、回路部品に加わるストレスを防止するとともに、誤作動によるインバータ、及び昇圧チョッパの停止を防止することが可能となるために回路部品の高密度実装、配線設計の容易化が可能となり、より小型、かつ高信頼性の放電灯点灯装置を提供することができる。

さらに実施形態２より簡略化した構成で誤作動を防止できるので、集積回路化した際においてもチップをより小型化することが可能である。

（比較例１）
図１１に本発明に対する比較例１における昇圧チョッパ２、及びチョッパ制御部４の概略構成を示す。概略構成は従来例で説明した図１７とほぼ同じであるため、詳細な動作説明は省略するが、昇圧チョッパ２を構成するインダクタＬ２の二次巻線ｎ２に直流生成部４９を設け、抵抗Ｒｄｃを介して脈流検出部１を構成する抵抗Ｒ１２へ電流を供給している。

図１２に直流生成部４９の具体回路図を示す。図１２に示す具体回路図は、昇圧チョッパ２を構成するインダクタＬ２の二次巻線ｎ２から供給される電圧をダイオードＤ３で整流して後段に電圧供給する。ダイオードＤ３の出力電圧は、ダイオードＤ３の出力端に接続される抵抗、及びコンデンサによって平滑化され、コンデンサの両端電圧である平滑電圧を出力する。この平滑電圧は前述のように抵抗Ｒｄｃを介して脈流検出部１を構成する抵抗Ｒ１２へ電流を供給する。よって脈流検出部１を構成する抵抗Ｒ１２の電圧は図１３に示す波形のようになる。

ここで、抵抗Ｒ１２の電圧をレベル判別部４５に入力されるしきい値Ｖｔｈより高くなるように設定した場合は従来例で説明したようなクロック信号のカウント動作は行わないため、ノイズによる誤動作を発生する恐れはない。

さらに交流電源ＡＣが瞬間的な電圧低下や停電が生じた場合においては、昇圧チョッパ２の出力電圧も低下するため、二次巻線Ｎ２の発生電圧も低下することになり、直流生成部４９で生成される平滑電圧も低下する。よって、直流生成部４９から脈流検出部１を構成する抵抗Ｒ１２へ供給される電流値も低下するために、交流電源ＡＣの瞬間的な電圧低下に対しても、レベル判別部４５によるレベル判別も正常に動作する。

本例によれば、従来例に対して、部品点数は若干増えるが、スイッチング動作に起因するノイズに対して誤動作を起こす恐れがないため、制御回路とノイズ源との物理的な距離をとる必要がなく高密度実装が可能なため、放電灯点灯装置を小型化することができる。

（実施形態４）
図１４、図１５に実施形態１〜３で説明した放電灯点灯装置を搭載した照明器具の構成例を示す。図中、Ｌａ１、Ｌａ２は放電灯、８は照明器具本体、９は放電灯点灯装置である。実施形態１〜３で説明したように、放電灯点灯装置はノイズによる誤動作の恐れがないために小型化が可能であり、器具の薄型化、小型化が図れる。

本発明の実施形態１の要部構成を示す回路図である。 本発明の実施形態１の正常時の要部動作を示す波形図である。 本発明の実施形態１のノイズ混入時の要部動作を示す波形図である。 本発明の実施形態１の全体構成を示す回路図である。 本発明の実施形態１の全体動作を示す波形図である。 本発明の実施形態２の要部構成を示す回路図である。 本発明の実施形態２の正常時の要部動作を示す波形図である。 本発明の実施形態２のノイズ混入時の要部動作を示す波形図である。 本発明の実施形態３の要部構成を示す回路図である。 本発明の実施形態３の正常時の要部動作を示す波形図である。 本発明に対する比較例１の要部構成を示す回路図である。 本発明に対する比較例１の直流生成部の構成を示す回路図である。 本発明に対する比較例１の動作説明のための波形図である。 本発明の実施形態４の照明器具の斜視図である。 本発明の実施形態４の照明器具の断面図である。 従来の放電灯点灯装置の全体構成を示す回路図である。 従来の放電灯点灯装置のチョッパ制御部の構成を示す回路図である。 従来の放電灯点灯装置のインバータ制御部の構成を示す回路図である。 従来の放電灯点灯装置の動作説明のための波形図である。 従来例に用いるカウンタの構成例を示す回路図である。 図２０のカウンタの動作を示す波形図である。 従来例のチョッパ部の動作を示す波形図である。 従来例のノイズ混入時の動作を示す波形図である。 従来の放電灯点灯装置のチョッパ制御部の別の構成例を示す回路図である。 図２４の回路の動作説明のための波形図である。 図２４の従来例に用いるカウンタの構成例を示す回路図である。 図２６のカウンタの正常時の動作を示す波形図である。 図２６のカウンタの誤動作の原因を示す波形図である。

符号の説明

ＤＢ 整流器
１ 脈流検出部
２ チョッパ
３ 直流検出部
４ チョッパ制御部
５ インバータ
６ インバータ制御部
７ 共振回路部
４５ レベル判別部
４６ 時間判別部
４７ クロック発振回路
４８ 遅延回路

Claims (4)

1. 交流電源からの入力電圧を整流する整流器と、
   少なくとも一つのインダクタ、平滑用コンデンサおよびスイッチング素子により構成され、前記整流器から出力される脈流電圧を所望レベルの直流平滑電圧に変換して出力するチョッパ部と、
   前記整流器の出力電圧を検出する脈流検出手段と、
   脈流検出手段で検出される検出信号に応じて前記チョッパ部のスイッチング素子のオンオフ時間制御信号を生成し、オンオフ時間制御信号を駆動信号として出力するチョッパ制御手段と、
   少なくとも一つのスイッチング素子により構成され、前記チョッパ部から出力される直流平滑電圧を入力して高周波電圧に変換するインバータ部と、
   少なくとも一つのインダクタとコンデンサを含んで構成され、前記インバータ部から出力される高周波電圧を入力し、共振作用によって放電灯を点灯する共振回路部と、
   所定周期のクロック信号を生成する発振器と、そのクロック信号を入力し、クロック信号の入力回数を所定回数カウント動作するための複数のカウンタからなる第一のカウンタ回路で構成され、前記放電灯のフィラメントを先行予熱する先行予熱モード、前記放電灯へ始動電圧を印加する始動モード、所定の光出力で前記放電灯を点灯する点灯モードへ順次切り替える時間を決定するタイマ手段と、
   タイマ手段の出力信号に応じてインバータ部のスイッチング素子のオンオフ時間制御信号を生成し、オンオフ時間制御信号を駆動信号として出力するインバータ制御手段と、
   前記整流器の出力電圧を検出する脈流検出手段の検出信号に応じて、前記整流器の出力電圧低下を判別し、前記チョッパ部のスイッチング素子へ出力される駆動信号、及び前記インバータ部のスイッチング素子へ出力される駆動信号を停止する低電源電圧判定手段と、
   を備えた放電灯点灯装置において、
   前記低電源電圧判定手段は、
   前記脈流検出手段で検出される検出信号と所定のしきい値とを比較して前記整流器の出力電圧レベルの低下を判別する電圧判別回路と、
   電圧判別回路の出力信号と前記クロック信号とを入力し、クロック信号の入力回数をＮ回（Ｎ≧１）カウント動作するための少なくとも１つのカウンタからなる第二のカウンタ回路と、
   前記第二のカウンタ回路から出力されるＮ回目カウント信号を所定時間遅延させる遅延回路と、
   前記遅延回路からの出力信号を入力し、前記駆動信号を停止する停止信号を出力する停止信号生成回路と、を有し、
   前記所定時間は前記チョッパ部のスイッチング素子のスイッチング周期よりも長く且つ前記レベル判別部の出力信号にスイッチングノイズが発生している時間よりも長く設定され、
   前記整流器の出力電圧レベルが低下していると判別される場合には第二のカウンタ回路でＮ回カウント動作を行い、Ｎ回目カウント信号を前記所定時間遅延させた遅延信号に応じて、前記チョッパ部のスイッチング素子へ出力される駆動信号、及び前記インバータ部のスイッチング素子へ出力される駆動信号を停止するよう制御し、前記整流器の出力電圧レベルが正常と判別される場合は第二のカウンタ回路のカウント動作を停止し、カウント動作を０回へリセットするよう制御することを特徴とする放電灯点灯装置。
2. 前記停止信号生成回路は少なくとも１つのカウンタからなる第三のカウンタ回路からなり、Ｎ＋１回目カウント動作を行い、前記駆動信号を停止する停止信号を出力することを特徴とする請求項１記載の放電灯点灯装置。
3. 前記遅延回路は、前記クロック信号が“Ｈ”または“Ｌ”の期間に略等しい時間、Ｎ回目カウント信号を遅延させることを特徴とする請求項１又は２記載の放電灯点灯装置。
4. 請求項１〜３のいずれかに記載の放電灯点灯装置と、この放電灯点灯装置を搭載する器具本体とを具備したことを特徴とする照明器具。

Images