JP4502540B2 - 光学多層膜干渉フィルタの作製装置および作製方法 - Google Patents
光学多層膜干渉フィルタの作製装置および作製方法 Download PDFInfo
- Publication number
- JP4502540B2 JP4502540B2 JP2001096833A JP2001096833A JP4502540B2 JP 4502540 B2 JP4502540 B2 JP 4502540B2 JP 2001096833 A JP2001096833 A JP 2001096833A JP 2001096833 A JP2001096833 A JP 2001096833A JP 4502540 B2 JP4502540 B2 JP 4502540B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dielectric film
- film
- optical multilayer
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Filters (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の属する技術分野】
本発明は光学多層膜干渉フィルタの作製装置および作製方法に関し、特に、スパッタリング成膜法を利用して量産性を高めた光学多層膜干渉フィルタの作製装置および作製方法に関する。
【0002】
【従来の技術】
近年、インターネットの普及による通信の大容量化に伴い、既存の光ファイバ網を利用した高密度波長分割多重(DWDM:Dense Wavelength Division Multiplexing)に基づく伝送が採用されている。DWDM伝送のシステムの各所では光学多層膜干渉フィルタが使用されている。このことから、近年、DWDM関連の市場からの要求で、誘電体多層膜で構成された光学多層膜干渉フィルタの需要が高くなってきている。
【0003】
上記の光学多層膜干渉フィルタの種類には、例えば、波長を分割したり合波したりするときに使用される狭帯BPF(バンド・パス・フィルタ)、入出力信号をモニタするときに使用されるBS(ビーム・スプリッタ)、出力光の平坦化に使用されるEDFA(Erbium Doped Fiber Amplifier)などがある。
【0004】
上記の光学多層膜干渉フィルタに要求される性能は、要約すると、次の通りである。
【0005】
第1に安定した光学特性を有することである(波長安定性)。ここで光学特性の安定性とは、温度や湿度の変化に対して分光特性が変化しないということである。
【0006】
第2に、高屈折率物質層と低屈折率物質層からなる2種類の誘電体層を交互に積層して極めて多い層を堆積して作るときにおいて、その物理構造として各層の吸収係数を十分に低くすることである(低損失)。2種類の誘電体層としては、五酸化タンタルと二酸化ケイ素が代表的である。
【0007】
第3に、フィルタの透過損失に大きな影響を与えるノジュール(nodule)の問題があるが、透過損失を小さくするためノジュールの発生が抑制されていることである(低損失)。フィルタの内部や表面にノジュールが存在すると、透過光の遮断・散乱が発生し、損失の原因となる。
【0008】
第4に、上記のノジュールの発生を抑制する観点で、成膜前の基板の表面を清浄化しておくことである(低損失)。
【0009】
第5に、特定の分光特性を有するため、フィルタを構成する各層が正確な膜厚に加工されていることである(高精度の膜厚制御性と応力)。蒸発技術を利用した従来の成膜では、膜厚分布を補正するために、基板の近傍に補正板を置いたり、蒸発源を基板回転中心の位置から離す方法が採用されている。しかしながら、再現性の点で問題がある。
【0010】
上記のごとき性能が要求される光学多層膜干渉フィルタは、従来、専ら真空蒸着法によって作製されていた。真空蒸着法としては、特開平10−170717号公報の図6に示されかつ従来技術の欄に記載された真空蒸着装置がある。この真空蒸着装置は、真空チャンバの底部に2つの電子銃るつぼを回転可能に置き、その上方に傘状の形態をした回転状態の大型の基板ホルダの下面に複数の基板を取り付けている。電子銃によってるつぼから蒸発した物質は、上昇し、複数の基板の各々の表面に付着し、成膜を行う。2つの電子銃るつぼの各々には異なる成膜材料が入っており、電子ビームを発生させて成膜材料に対して照射できるようにし、シャッタを開いて成膜材料を交互に蒸発させることにより基板の表面に多層膜を形成する。成膜の間、基板ホルダを回転させ、かつ基板を回転させることにより、基板表面に成膜される材料の分布状態を均一化している。
【0011】
さらに他の作製方法としては、イオンビームスパッタリング法が提案されている。イオンビームスパッタリング法としては前述の特開平10−170717号公報によって開示される発明に係る製造方法がある。この製造方法、当該公報の図1に示されるごとく、真空チャンバの下部にアルゴンイオン源を設け、アルゴンイオン源の出射部の前方に、ターゲットとして2種類の成膜材料を設け、かつ180度回転し得る成膜材料ホルダを設けている。真空チャンバの上方位置に複数の基板を取り付けかつ回転自在に設けられた基板ホルダが配置されている。成膜材料ホルダの成膜材料にアルゴンイオン源からアルゴンイオンビームを照射すると、成膜材料がスパッタされ、スパッタされた成膜材料は上方に移動し、複数の基板の各々に成膜が行われる。成膜材料ホルダを回転させることにより成膜材料を交互に選択し、かかる構造によって成膜材料を交互に基板上に堆積させ多層膜を形成する。この場合にも、成膜の間、基板ホルダを回転させかつ基板を回転させることにより、基板表面に成膜される材料の分布状態を均一化している。
【0012】
【発明が解決しようとする課題】
従来の光学多層膜干渉フィルタの製造方法では、前述した真空蒸着方法とイオンビームスパッタ法のいずれも歩留まりが非常に悪く、量産に向いていないという問題があった。
【0013】
また真空蒸着法は最少成膜速度は0.1nmであり、例えば上記のBPFの作製では0.01〜0.05nmの膜厚制御を求められることから、膜厚制御性が悪いという問題を有していた。
【0014】
さらにイオンビームスパッタリング法の場合には、ターゲット(成膜材料)からスパッタされた粒子と共に反跳アルゴンが同じ方向に飛ぶために、膜中に多くのアルゴンが混入し、大きな圧縮応力を有するという問題を提起する。従って成膜した膜を切り出すと、応力が低下するように変化し、目的通りの性能を有する光学多層膜干渉フィルタを作ることが難しく、歩留まりが低い問題がある。
【0015】
本発明の目的は、上記の問題を解決することにあり、生産歩留まりが高く、量産することができ、さらに膜厚の制御性を向上させることにより高い膜性能を有する光学フィルタを作製でき、加えて界面の平坦化を確実に達成でき、応力特性を向上できる光学多層膜干渉フィルタの作製装置および作製方法を提供することにある。
【0016】
【課題を解決するための手段および作用】
本発明に係る光学多層膜干渉フィルタの作製装置および作製方法は、上記の目的を達成するために、次のように構成される。
【0017】
本発明に係る光学多層膜干渉フィルタの作製装置(請求項1に対応)は、
基板上に多層膜を堆積して光学多層膜フィルタを作製する装置であり、
1枚の基板を搭載しかつ基板をその中心軸周りに回転するように設けられた基板ホルダと、第1誘電体膜材料のターゲットと、第2誘電体膜材料のターゲットとを備え、第1誘電体膜材料のターゲットと第2誘電体膜材料のターゲットは基板ホルダの回転軸から外れた位置に設けられ、選択されたターゲットを使用して基板の表面に対してスパッタリング成膜が行われる成膜チャンバと、
成膜チャンバに放電発生用プロセスガスを導入するガス導入機構と、
成膜チャンバの内部で低圧力放電を発生させる低圧力放電発生機構と、
第1誘電体膜材料のターゲットと第2誘電体膜材料のターゲットの使用を切り換えるシャッタ機構とを備え、
成膜チャンバ内に基板を搬入して基板ホルダ上に搭載し、ガス導入機構で導入されたプロセスガスを用いてかつ低圧力放電発生機構で低圧力放電を発生させ、シャッタ機構でターゲットを交互に選択して低圧力放電スパッタリングに基づき基板上に第1誘電体膜と第2誘電体膜を交互に堆積して誘電体多層膜を形成する。
【0018】
また本発明に係る光学多層膜干渉フィルタの作製方法(請求項5に対応)は、
基板上に多層膜を堆積して光学多層膜フィルタを作製する方法であり、
回転自在な基板ホルダが設けられた成膜チャンバ内に1枚の基板を搬入して基板ホルダの上に搭載し、
成膜チャンバ内にプロセスガスを導入し、
成膜チャンバ内に低圧力放電を発生させ、
基板ホルダの回転軸から外れた位置に設けられた第1誘電体膜材料のターゲットをシャッタ機構によって使用可能状態に選択してスパッタリングを行って基板の上に第1誘電体膜を堆積させ、次に、基板ホルダの回転軸から外れた位置に設けられた第2誘電体膜材料のターゲットをシャッタ機構によって使用可能状態に選択してスパッタリングを行って第1誘電体膜の上に第2誘電体膜を堆積させ、さらに第1誘電体膜の堆積と第2誘電体膜の堆積を繰返し、
低圧力放電スパッタリングに基づき基板上に第1誘電体膜と第2誘電体膜による誘電体多層膜を形成する。
【0019】
上記において、好ましくは、プロセスガスはアルゴンと酸素の混合ガス、第1誘電体膜材料はタンタル、第2誘電体膜材料はケイ素であり、基板上に五酸化タンタルと二酸化ケイ素が交互に堆積される(請求項2、請求項6に対応)。
【0020】
また上記において、低圧力放電は10−2Pa以下の低圧力で発生することを特徴とする(請求項3、請求項7に対応)。
【0021】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【0022】
実施形態で説明される構成、形状、および配置関係については本発明が理解できる程度に概略的に示したものにすぎず、また数値および各構成の組成(材質)については例示にすぎない。従って本発明は、以下に説明される実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【0023】
図1は本発明に係る光学多層膜干渉フィルタの作製装置の代表的な構成を示し、内部機構の概略構成が判明する程度に示された平面図である。以下では「光学多層膜干渉フィルタの作製装置」を「光学多層膜作製装置」という。この光学多層膜作製装置10はクラスタ型の構成を有し、複数の成膜チャンバを備えている。各成膜チャンバでは、基板ホルダに搭載された一枚の基板に対してスパッタリング法により多層膜の成膜が行われる。成膜放電の方式は好ましくは反応性DCスパッタリング法である。さらに各成膜チャンバには低圧力放電カソードが設けられている。
【0024】
図1で光学多層膜作製装置10の中央位置にはロボット搬送装置11が備えられた搬送チャンバ12が設置されている。ロボット搬送装置11は、伸縮自在なアーム13と基板を搭載するためのハンド14とを備えている。アーム13の基端部は搬送チャンバ12の中心部12aに回転自在に取り付けられている。
【0025】
光学多層膜作製装置10の搬送チャンバ12には、ロード/アンロードチャンバ15,16が設けられている。ロード/アンロードチャンバ15によって、外部から光学多層膜作製装置10に処理対象の基板43を搬入すると共に、光学多層膜干渉フィルタの成膜処理が終了した基板を光学多層膜作製装置10から外部へ搬出する。ロード/アンロードチャンバ16も同じ機能を有し、ロード/アンロードチャンバ16を経由して搬入された基板は、同チャンバから搬出される。ロード/アンロードチャンバを2つ設けた理由は、2つのチャンバを交互に使い分けることにより、生産性を高めるためである。
【0026】
この光学多層膜作製装置10では、搬送チャンバ12の周囲に、例えば3つの成膜チャンバ17A,17B,17Cと、1つの酸化膜成膜チャンバ18と、1つのクリーンニングチャンバ19とが設けられている。2つのチャンバの間には、両チャンバを隔離し、かつ必要に応じて開閉自在なゲートバルブ20が設けられている。なお各チャンバには真空排気機構、原料ガス(またはプロセスガス)導入機構、電力供給機構等が付設されているが、図1においてそれらの図示は省略されている。なお成膜チャンバの数は目的に応じて任意に変更することができ、酸化膜成膜チャンバ18とクリーニングチャンバ19は必ずしも設ける必要はなく、省略することもできる。
【0027】
この実施形態によれば、基板上に堆積される光学多層膜を成膜するにあたり、例えば3つの成膜チャンバ17A,17B,17Cを用意し、各成膜チャンバに一元ターゲットを対応させている。各成膜チャンバに用意されるターゲットの構成は同じであるが、各々でプロセス(膜厚や総数)を変えることにより異なる波長の光学フィルタを作製することが可能となる。通常200GHz用の光学フィルタが一般的であるが、各膜の厚さと積層数を変えることにより、50MHzなどの作製の難しいとされるフィルタも作製することができる。
【0028】
上記のごとく3つの成膜チャンバ17A,17B,17Cをクラスタ型構造で接続して光学多層膜作製装置10を構成することにより、光学多層膜干渉フィルタの生産性を飛躍的に高めるようにしている。さらに従来の蒸着装置では、各光学フィルタごとに個別の装置を用意して対応するしかなかったのに対して、本実施形態の構成によれば、1つの装置によって対応することができる。
【0029】
成膜チャンバ17A,17B,17Cの各々では、反応性DCスパッタリング法に基づき、所定の2種類の成膜材料(誘電体膜材料)に係るターゲットを用いて、かつ当該ターゲットが設けられたカソード部分に低圧力放電方式の構成を用いることにより、2種類の誘電体膜を交互に堆積させる成膜処理が行われる。
【0030】
成膜チャンバ17Aでは、例えば五酸化タンタルと二酸化ケイ素の各誘電体膜が交互に連続的に堆積される。このため、成膜チャンバ17Aでは、その底部中央の基板ホルダ21上に配置された基板22に対し、天井部にTa(タンタル)とSi(ケイ素)のそれぞれに対応する2つのターゲット23,24が取り付けられている。なお図1においては、成膜チャンバ17Aの内部を所要の真空状態にするための真空排気機構、ターゲット23,24のスパッタに要する電力を供給するための機構、プラズマを生成するための機構等の図示は省略されている。このことは他の成膜チャンバ等でも同じである。なおターゲットの種類と個数は上記の実施形態に限定されず、目的に応じて任意に変更することができる。
【0031】
成膜チャンバ17Bでも、同様に、その底部中央の基板ホルダ27上に配置された基板28に対し、天井部にターゲット29,30が取り付けられている。さらに成膜チャンバ17Cでも、上記と同様に、その底部中央の基板ホルダ33上に配置された基板34に対し、天井部に2つのターゲット35,36が取り付けられている。
【0032】
なお、酸化膜成膜チャンバ18で39は基板ホルダ、40は基板であり、クリーンニングチャンバ19で41は基板ホルダ、42は基板である。クリーンニングチャンバ19では、イオンビームエッチング機構とRFスパッタエッチング機構が設けられ、表面平坦化を行うことができる。
【0033】
次に、図2と図3を参照して、成膜チャンバ17Aに設けられた特徴的構造をより詳しく説明する。図2の成膜チャンバ17Aの平面図であり、図3は成膜チャンバ17Aの縦断面図である。図2と図3において、図1で説明した要素と実質的に同一の要素には同一の符号を付している。
【0034】
成膜チャンバ17Aの容器51の天井部52には前述の通り2つのターゲット23,24が設けられている。これらのターゲット23,24は天井部52において傾斜した状態にて取り付けられている。成膜チャンバ17Aの底面部の中央には、回転駆動機構53によって回転自在に設けられた基板ホルダ21が配置される。基板ホルダ21の上には基板22を水平状態に保って搭載している。基板22へのスパッタ成膜のとき基板22は回転状態にある。
【0035】
容器51の底部には排気ポート54が設けられている。この排気ポート54から排気が行われるように排気ポート54には排気管を介して排気装置55が接続されている。排気装置55による排気動作によって容器51の内部は所要の真空状態に保持される。排気装置55としては、具体的に、例えば、メインバルブを介して連結されたメインポンプ(クライオポンプ)と、荒引きバルブを介して連結された油回転ポンプあるいはドライポンプを含んで構成されている。
【0036】
成膜チャンバ17Aの容器51の内部では、前述のターゲット23,24のいずれかを選択的にスパッタリングするために、放電を発生させ、プラズマを生成する。放電を発生させる放電ガス(プロセスガスまたはスパッタガス)として、ガス供給部56からアルゴンと酸素の混合ガスが導入される。ガス供給部56の設置箇所は、図示された箇所には限定されない。なお放電ガスとしては、条件に応じてアルゴンのみまたは酸素のみ導入するように構成することもできる。
【0037】
上記の構成に基づいて、排気装置55による排気作用で容器51の内部の圧力は好ましくは10-2Pa以下の圧力レベルに保持される。
【0038】
容器51の天井部52において、傾斜して設けられたターゲット23,24は、それぞれ、下方で水平に配置された基板34の上面に対して所定角度で向くような姿勢にて配置されている。ターゲット23,24はカソード部として形成されている。ターゲット23はタンタルターゲットであり、ターゲット24はシリコン(ケイ素)ターゲットである。
【0039】
ターゲット23,24の各々にはDC電源57が接続されている。DC電源57からターゲット23,24のいずれかに選択的に所定の電圧が印加される。電圧としては、例えば−200〜−600V(ボルト)に含まれる値である。
【0040】
さらにターゲット23,24の背部には磁石ユニット58が配置される。磁石ユニット58は、電磁石で構成してもよいし、永久磁石で構成してもよいし、両者を組み合わせて構成してもよい。磁石ユニット58によって、ターゲット23,24の内側表面上に特定の磁界分布が形成される。
【0041】
2つのターゲット23,24のいずれか一方を用いてスパッタリング成膜を行うときには、上記のDC電源57と磁石ユニット58の構成に基づいて、ターゲットを所定電圧に保持しかつターゲット表面上に所定の磁界分布を形成することにより、低圧力放電式のスパッタリングを行うことが可能となる。なお低圧力放電によるスパッタリング法の詳しい構成に関しては、本出願人に基づく特願平8−82848号または特願平8−240362号の特許出願に開示された発明を利用することができる。
【0042】
上記の2つのターゲット23,24と基板22の間には、回転自在に設けられたシャッタ機構59が配置されている。シャッタ機構59の開閉動作によって、2つのターゲット23,24のうちスパッタリング成膜に使用されるいずれか1つのターゲットが選択される。シャッタ機構59には、従来より知られた任意の機構を用いることができる。かかる構成によって、基板22に対して、スパッタリングされたターゲット物質(成膜物質)の斜め入射を実現する。
【0043】
シャッタ機構59によってターゲット23,24を交互に選択することにより、基板22の上にはタンタルによる誘電体膜(五酸化タンタル膜)とケイ素による誘電体膜(二酸化ケイ素膜)が交互に堆積される。こうして基板22の表面に多層膜が形成される。またシャッタ機構59に基づいて、基板22上の多層成膜において高均一な膜厚分布が達成され、かつターゲット相互の汚染や誘電体膜同士で汚染が生じるのを防止している。
【0044】
また基板ホルダ21の近傍には、基板22の表面に堆積する膜の厚みを測定する膜厚検出器60がモニタとして付設されている。膜厚検出器60から出力される膜厚検出信号に基づいて基板22の表面に成膜される誘電体多層膜の膜厚が制御される。図中、制御装置の図示は省略されている。この膜厚検出器60を利用した膜厚制御で使用される方式には、光学式膜厚制御方式、あるいは水晶式膜厚制御方式が使われる。
【0045】
上記の構成によれば、基板ホルダ21に搭載された基板22に対して、成膜チャンバ17Aの容器51内を所定の低圧力レベルに減圧し、ガス供給部56からアルゴンガスと酸素ガスの混合ガスを放電スパッタガスとして所定の流量導入する。シャッタ機構59でタンタルターゲット23を選択し、これをアルゴンと酸素の混合ガスでスパッタリングして基板22の表面に五酸化タンタル膜(Ta2O5)が堆積される。次に、シャッタ機構59でシリコンターゲット24を選択し、これをアルゴンと酸素の混合ガスでスパッタリングして基板22の表面に二酸化ケイ素膜(SiO2)が堆積される。その後、五酸化タンタルと二酸化ケイ素を交互に堆積して光学多層膜干渉フィルタが形成される。成膜チャンバ17Aにおいて、反応性DCスパッタリング法を利用して誘電体の多層膜を基板22上に成膜することができる。膜厚の均一性は、前述の斜め入射回転成膜法で達成される。また異なる種類の誘電体膜を交互に堆積するにあたり、低圧力放電によるスパッタリングに基づき、この成膜を可能にしている。上記のごとくスパッタリング法を利用することにより、光学多層膜干渉フィルタを、高い性能を実現しながら、高い歩留まりで作製することができる。
【0046】
なお上記の成膜において、Ta2O5とSiO2の膜の堆積速度は5オングストローム(Å)/秒(sec)以上である。
【0047】
他の成膜チャンバ17B,17Cも、上記の成膜チャンバ17Aと同様な構成で作られている。ただし、製作しようとする光学フィルタに応じてプロセスを異ならせている。
【0048】
前述したスパッタリング法によれば、タンタルターゲット23とシリコンターゲット24を設け、スパッタガスとしてアルゴンと酸素の混合ガスを用いてスパッタするようにしたが、その代わりに、五酸化タンタルのターゲットと二酸化ケイ素のターゲットを用意し、スパッタガスとしてアルゴンと酸素の混合ガスを導入してスパッタするようにすることもできる。
【0049】
2種類の誘電体膜を交互に堆積させて多層膜の光学干渉フィルタを作製するにあたり、多層膜をいくつかのグループに分け、複数の成膜チャンバを利用して成膜することもできる。これによって、膜の平坦性を良好にすることができ、膜質を高めることができる。
【0050】
図4に、本発明に係る光学多層膜作製装置で作製された光学多層膜干渉フィルタの多層膜の堆積状態の一例を顕微鏡写真(断面SEM写真)で示す。図4によれば、最下層の基板(ガラス基板)に対して、2種類の誘電体膜が交互に良好な界面性の下で堆積されているのが判る。さらに低圧放電の効果に基づき、表面粗さRaは2オングストローム(Å)程度で堆積しているのがわかる。この光学多層膜は、31層2キャビティーBPFに関するものであり、狙い波長は1550nmである。
【0051】
【発明の効果】
以上の説明で明らかなように本発明によれば、基板上に第1と第2の誘電体膜を繰返し堆積して光学多層膜干渉フィルタを作製することにおいて低圧力放電を利用してスパッタリング成膜法の使用を実用化したため、1つの装置でありながら各チャンバで異なる波長のBPFを同時に製造することも可能となり、歩留まりを向上させて従来のバッチ装置に比較すると5〜10台分に相当する程度に、飛躍的に生産性を高め、かつ膜性能の向上も達成することができる。
【図面の簡単な説明】
【図1】本発明に係る光学多層膜干渉フィルタの作製装置の代表的な実施形態の構成を示す平面図である。
【図2】本発明に係る光学多層膜作製装置の1つの成膜チャンバの構成をより詳しく示す平面図である。
【図3】本発明に係る光学多層膜作製装置の1つの成膜チャンバの構成をより詳しく示す縦断面図である。
【図4】本発明に係る光学多層膜作製装置で作製された光学多層膜干渉フィルタの多層膜の堆積状態の断面の一例を示す顕微鏡写真である。
【符号の説明】
10 光学多層膜作製装置
11 ロボット制御装置
12 搬送チャンバ
17A〜17C 成膜チャンバ
Claims (7)
- 基板上に多層膜を堆積して光学多層膜フィルタを作製する装置であり、
1枚の前記基板を搭載しかつ前記基板をその中心軸周りに回転するように設けられた基板ホルダと、第1誘電体膜材料のターゲットと、第2誘電体膜材料のターゲットとを備え、前記第1誘電体膜材料の前記ターゲットと前記第2誘電体膜材料の前記ターゲットは前記基板ホルダの回転軸から外れた位置に設けられ、選択された前記ターゲットを使用して前記基板の表面に対してスパッタリング成膜が行われる成膜チャンバと、
前記成膜チャンバに放電発生用プロセスガスを導入するガス導入機構と、
前記成膜チャンバの内部で低圧力放電を発生させる低圧力放電発生機構と、
前記第1誘電体膜材料のターゲットと前記第2誘電体膜材料のターゲットの使用を切り換えるシャッタ機構とを備え、
前記成膜チャンバ内に前記基板を搬入して前記基板ホルダ上に搭載し、前記ガス導入機構で導入された前記プロセスガスを用いてかつ前記低圧力放電発生機構で前記低圧力放電を発生させ、前記シャッタ機構でターゲットを交互に選択して低圧力放電スパッタリングに基づき前記基板上に第1誘電体膜と第2誘電体膜を交互に堆積して誘電体多層膜を形成したことを特徴とする光学多層膜干渉フィルタの作製装置。 - 前記プロセスガスはアルゴンと酸素の混合ガス、前記第1誘電体膜材料はタンタル、前記第2誘電体膜材料はケイ素であり、前記基板上に五酸化タンタルと二酸化ケイ素が交互に堆積されることを特徴とする請求項1記載の光学多層膜干渉フィルタの作製装置。
- 前記低圧力放電は10−2Pa以下の低圧力で発生することを特徴とする請求項1または2記載の光学多層膜干渉フィルタの作製装置。
- 搬送チャンバを設け、
前記搬送チャンバの周囲に、異なる光学多層膜干渉フィルタの作製用に各光学多層膜干渉フィルタに対応する複数の前記成膜チャンバと、酸化膜成膜チャンバと、クリーニングチャンバと、ロード/アンロードチャンバとが設けられ、
複数の前記成膜チャンバでの各々での各光学多層干渉フィルタの作製において、前記酸化膜成膜チャンバ、前記クリーニングチャンバ、前記ロード/アンロードチャンバを共用することを特徴とする請求項1〜3のいずれか1項に記載の光学多層膜干渉フィルタの作製装置。 - 基板上に多層膜を堆積して光学多層膜フィルタを作製する方法であり、
回転自在な基板ホルダが設けられた成膜チャンバ内に1枚の前記基板を搬入して前記基板ホルダの上に搭載し、
前記成膜チャンバ内にプロセスガスを導入し、
前記成膜チャンバ内に低圧力放電を発生させ、
前記基板ホルダの回転軸から外れた位置に設けられた第1誘電体膜材料のターゲットをシャッタ機構によって使用可能状態に選択してスパッタリングを行って前記基板の上に第1誘電体膜を堆積させ、次に、前記基板ホルダの回転軸から外れた位置に設けられた第2誘電体膜材料のターゲットを前記シャッタ機構によって使用可能状態に選択してスパッタリングを行って前記第1誘電体膜の上に第2誘電体膜を堆積させ、さらに前記第1誘電体膜の堆積と前記第2誘電体膜の堆積を繰返し、
低圧力放電スパッタリングに基づき前記基板上に第1誘電体膜と第2誘電体膜による誘電体多層膜を形成したことを特徴とする光学多層膜干渉フィルタの作製方法。 - 前記プロセスガスはアルゴンと酸素の混合ガス、前記第1誘電体膜材料はタンタル、前記第2誘電体膜材料はケイ素であり、前記基板上に五酸化タンタルと二酸化ケイ素が交互に堆積されることを特徴とする請求項5記載の光学多層膜干渉フィルタの作製方法。
- 前記低圧力放電は10−2Pa以下の低圧力で発生することを特徴とする請求項5または6記載の光学多層膜干渉フィルタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001096833A JP4502540B2 (ja) | 2001-03-29 | 2001-03-29 | 光学多層膜干渉フィルタの作製装置および作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001096833A JP4502540B2 (ja) | 2001-03-29 | 2001-03-29 | 光学多層膜干渉フィルタの作製装置および作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002296413A JP2002296413A (ja) | 2002-10-09 |
JP4502540B2 true JP4502540B2 (ja) | 2010-07-14 |
Family
ID=18950704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001096833A Expired - Fee Related JP4502540B2 (ja) | 2001-03-29 | 2001-03-29 | 光学多層膜干渉フィルタの作製装置および作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4502540B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4541014B2 (ja) | 2004-01-13 | 2010-09-08 | キヤノンアネルバ株式会社 | プラズマ支援スパッタ成膜装置 |
JP4871339B2 (ja) * | 2008-10-10 | 2012-02-08 | キヤノンアネルバ株式会社 | スパッタリング方法 |
CN109576647A (zh) * | 2018-12-24 | 2019-04-05 | 深圳正和捷思科技有限公司 | 一种超薄滤光片薄膜制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1088341A (ja) * | 1996-09-11 | 1998-04-07 | Anelva Corp | 低圧力放電スパッタ装置及びスパッタ制御方法 |
JP2000171607A (ja) * | 1998-12-02 | 2000-06-23 | Canon Inc | 高緻密な多層薄膜およびその成膜方法 |
-
2001
- 2001-03-29 JP JP2001096833A patent/JP4502540B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1088341A (ja) * | 1996-09-11 | 1998-04-07 | Anelva Corp | 低圧力放電スパッタ装置及びスパッタ制御方法 |
JP2000171607A (ja) * | 1998-12-02 | 2000-06-23 | Canon Inc | 高緻密な多層薄膜およびその成膜方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002296413A (ja) | 2002-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5911856A (en) | Method for forming thin film | |
US6635155B2 (en) | Method for preparing an optical thin film | |
WO2020015103A1 (zh) | 3d识别滤光片 | |
JPH07133192A (ja) | 成膜装置および成膜方法 | |
US20090260975A1 (en) | Apparatus | |
JP2006336084A (ja) | スパッタ成膜方法 | |
JP4502540B2 (ja) | 光学多層膜干渉フィルタの作製装置および作製方法 | |
JP4009044B2 (ja) | 薄膜複屈折素子及びその製造方法及び製造装置 | |
US20040182701A1 (en) | Sputtering apparatus, a mixed film produced by the sputtering apparatus and a multilayer film including the mixed film | |
JP2004176081A (ja) | 原子層堆積法による光学多層膜の製造方法 | |
JP2002363745A (ja) | スパッタによる膜の形成方法、光学部材、およびスパッタ装置 | |
JP2003098340A (ja) | 光学多層干渉膜とその製造方法および光学多層干渉膜を用いたフィルター | |
JP4026349B2 (ja) | 光学薄膜の作製方法 | |
JPH04221061A (ja) | 薄膜形成装置 | |
KR20150021776A (ko) | 광투과율이 우수한 반사방지막의 제조방법 및 그에 의하여 제조된 반사방지막 | |
CN112962074A (zh) | 一种mwdm滤光片薄膜制作方法 | |
JPH09296265A (ja) | 斜め蒸着膜の製造方法 | |
JPH09291358A (ja) | 光学薄膜の製造方法および光学薄膜 | |
RO135754A2 (ro) | PROCEDEU PENTRU REALIZARE EXPERIMENTALĂ A MULTI- STRATULUI DE Ag/SiO 2 | |
JPH09263937A (ja) | 薄膜形成方法 | |
JP2002194529A5 (ja) | ||
JP2005139549A (ja) | 薄膜形成装置及び薄膜形成方法並びに光学素子 | |
JPH10170717A (ja) | 誘電体多層膜干渉フィルタの製造方法 | |
JPH11326634A (ja) | 光学多層薄膜および光学多層薄膜の製造方法 | |
Varasi et al. | Plasma assisted ion plating deposition of optical thin films for coatings and integrated optical applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4502540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |