JP4483173B2 - Manufacturing method of SOI substrate - Google Patents
Manufacturing method of SOI substrate Download PDFInfo
- Publication number
- JP4483173B2 JP4483173B2 JP2002356338A JP2002356338A JP4483173B2 JP 4483173 B2 JP4483173 B2 JP 4483173B2 JP 2002356338 A JP2002356338 A JP 2002356338A JP 2002356338 A JP2002356338 A JP 2002356338A JP 4483173 B2 JP4483173 B2 JP 4483173B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- manufacturing
- buried
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、SIMOX(Separation by Implanted Oxygen)法によりシリコン基板内部に部分的に埋込み酸化膜を有するSOI(Silicon-On-Insulster)基板の製造方法に関するものである。
【0002】
【従来の技術】
従来、シリコン基板内部に埋込み酸化膜を有するSOI基板は、高速、低消費電力用デバイス用基板への使用を期待されている。このうち、シリコン基板内部に全面ではなく、部分的に埋込み酸化膜を有するSOI基板(以下、「部分SOI基板」と呼ぶ。)はアナログ、ロジック、メモリ混載のシステムLSIにおいて、例えばロジック部のみを埋込み酸化膜のSOI領域に形成し、埋込み酸化膜がないバルクSi部分にメモリ部を製造するなどができることなどから重要視されている。
【0003】
この種の部分SOI基板の製造方法として、次のような方法が提案されている(例えば、特許文献1参照。)。即ち、図2に示すように、先ずシリコン基板2(基板2はシリコン単結晶棒の軸に直交する面で切出される。)の表面に表面酸化膜4を形成し(図2(a))、この表面酸化膜4の表面にフォトリソグラフィによりパターニングしたレジスト層6を形成する(図2(b)及び(c))。次いで表面酸化膜4を異方性エッチングによりパターニングし(図2(d))、レジスト層6を除去した後に(図2(e))、基板2を洗浄する。次に基板2の表面の垂線に対して7度傾けた方向から酸素イオン7を基板2に注入し(図2(f))、基板2をフッ酸アンモニウム水溶液及びフッ酸の混合液(エッチング液)に浸漬して表面酸化膜4を除去する(図2(g))。そしてアルゴン及び酸素の混合ガス、或いは窒素及び酸素の混合ガスの雰囲気中で1300℃以上に所定時間保持してアニール処理して埋込み酸化膜3を形成する(図2(h))。その後、基板2を再びフッ酸アンモニウム水溶液及びフッ酸の混合液(エッチング液)に浸漬し、アニールの際に基板2表面に形成された酸化膜5を除去している(図2(i))。
【0004】
【特許文献1】
特開平5−82525号公報(請求項2)
【0005】
【発明が解決しようとする課題】
しかし、上記従来の埋込み酸化膜の形成方法では、アニール処理して埋込み酸化膜3を形成する際にその体積が約2.2倍に膨張して基板2の表面が膨らみ、図2(h)及び(i)に示すように、埋込み酸化膜3を形成した部分と形成しない部分における基板2の表面に少なくとも30nmを超える段差が生じてしまう不具合があった。そして、この段差を有する基板2の表面に半導体装置を形成するとフォトリソグラフィ工程においてフォーカスがずれる問題があった。
本発明の目的は、埋込み酸化膜を形成した部分と形成しない部分における基板2の表面における段差を減少させ、フォトリソグラフィ工程においてフォーカスがずれるという不具合を解消し得るSOI基板の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
請求項1に係る発明は、図1に示すように、シリコン単結晶からなる基板12の表面に部分的に厚さが200nm〜1000nmの第1酸化膜17を形成した状態で酸素イオン22を注入する工程と、基板12を1300℃以上でアニール処理して基板12の内部に埋込み酸化膜13を形成する工程とを含み、アニール処理時に基板12の表面が酸化して酸化層23が形成されるSOI基板の製造方法の改良である。
その特徴ある点は、酸素イオン22を注入する工程とアニール処理する工程の間に、基板12の表面の第1酸化膜17を薄層化して厚さが埋込み酸化膜13以上の第2酸化膜19を形成するか又は第1酸化膜17と同一の部分に第1酸化膜17に代えて厚さが第1酸化膜17未満であって埋込み酸化膜13以上の第2酸化膜19を形成する工程を含み、アニール処理後に基板12表面の第2酸化膜及び酸化層23を除去する工程を含むところにある。
【0007】
この請求項1に係るSOI基板の製造方法では、アニール処理により基板12の表面は酸化して酸化層23が形成され、この酸化層23は、第2酸化膜19でマスクされていない部分、即ち埋込み酸化膜13が形成された部分で早く、第2酸化膜19でマスクされている部分で遅く進行する。従って、埋込み酸化膜13が形成された状態でその酸化層23は、埋込み酸化膜13が形成された部分における厚膜部分23aと、第2酸化膜19でマスクされている部分における薄膜部分23bとを有する。よって、アニール処理により酸化膜13は膨張して基板12の表面が膨らむけれども、その段差は、その時基板12に形成される酸化層23の厚膜部分23aと薄膜部分23bとの差として吸収される。この結果、アニール処理により埋込み酸化膜13を形成した後、第2酸化膜19及びアニール時に基板12の表面に新たに形成された酸化層23を除去することにより、埋込み酸化膜13が膨張して基板12の表面に形成された段差は、酸化層23の厚膜部分23aとともに除去され、酸化層23の薄膜部分23bが除去される際に、埋込み酸化膜13を形成した部分と形成しない部分における基板12の表面における段差を0〜30nmにすることができる。
【0008】
請求項2に係る発明は、請求項1に係る発明であって、第2酸化膜19の形成が、第1酸化膜17を異方性エッチングすることによりその第1酸化膜17を薄層化することにより行われるSOI基板の製造方法である。
請求項3に係る発明は、請求項2に係る発明であって、第1酸化膜17の異方性エッチングが、第1酸化膜17でマスクされていない基板12の表面にレジスト層21を形成した後に行われ、第1酸化膜17の異方性エッチング後であってアニール処理前にレジスト層21を除去するSOI基板の製造方法である。
この請求項2に係るSOI基板の製造方法では、第2酸化膜19の形成が比較的容易になり、請求項3に係るSOI基板の製造方法では、第1酸化膜17のエッチング時における基板12表面がエッチングされることを防止することができる。
【0009】
請求項4に係る発明は、請求項1ないし3いずれか1項に係る発明であって、アニール処理は、酸化性雰囲気中で1300〜1380℃の温度範囲内で2〜20時間保持することにより行われるSOI基板の製造方法である。
この請求項4に係るSOI基板の製造方法では、アニール処理により酸化膜13が膨張することにより生じる基板12表面の膨らみ量と、基板12に形成される酸化層23の厚膜部分23aと薄膜部分23bとの差を一致させて、埋込み酸化膜13を形成した部分と形成しない部分における基板12の表面における段差を有効に解消させることができる。
ここで、この明細書において「酸化性雰囲気」とは、不活性ガスと酸素の混合ガス雰囲気を含む。この場合における酸化性雰囲気は、酸素100容量%を含み、酸素の好ましい含有量は0.5〜90容量%であり、更に好ましい含有量は40〜70容量%である。
【0010】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図1(k)に示すように、SOI基板11はシリコン基板12と、この基板12の内部に形成された埋込み酸化膜13とを有する。基板12はチョクラルスキー(CZ)法により育成されたシリコン単結晶棒の軸に直交する面[シリコン単結晶の結晶構造の(100)面]に沿って薄板状に切出される。また埋込み酸化膜13は次のようにして形成される。なお、基板はCZ法ではなく、フローティング・ゾーン(FZ)法等により育成されたシリコン単結晶棒又はシリコン単結晶板から切出してもよい。
【0011】
先ず基板12の表面に表面酸化膜14を形成する(図1(a))。この表面酸化膜14はシリコン酸化膜(SiO2膜)であり、基板12を熱酸化することにより、又は化学気相成長(CVD)法により形成される。また表面酸化膜14の厚さは200nm〜1000nmの範囲、好ましくは500nm〜800nmの範囲内に形成される。表面酸化膜14の厚さを200nm〜1000nmの範囲に限定したのは、200nm未満では後述する酸素イオン22が表面酸化膜14を通過して基板12に注入されるおそれがあり、1000nm以下で酸素イオンを十分に遮断することができるからである。次いで表面酸化膜14の表面にフォトリソグラフィにより所定のパターンのレジスト層16を形成する(図1(b)及び(c))。このレジスト層16をフォトマスク18を用いて露光し(図1(b))、現像及びリンスを経て、レジスト層16に所定のパターンが形成される(図1(c))。
【0012】
上記レジスト層16をマスクにして表面酸化膜14を基板12の表面に対して垂直方向に異方性エッチングを行う(図1(d))。異方性エッチングはこの実施の形態では反応性イオンエッチングである。反応性イオンエッチングでは、図示しないが反応室内に設置された2枚の対向電極のうち下側電極に基板を載せ、これらの電極に高周波電圧を印加してプラズマを誘起することで、CF4又はSF6等のエッチングガスより反応性の高いラディカルイオン核種を形成し、プラズマ及び基板12間に生じる自己バイアス電位差により基板12に数十から数百eVの上記ラディカルイオンが入射し、このラディカルイオンによるスパッタ作用と化学反応の両方の効果で表面酸化膜14のエッチングが進行する。このため表面酸化膜14の内周縁はアンダカットのない垂直なエッチング形状となる。なお、異方性エッチングとして、ECRプラズマエッチングを用いてもよい。エッチング終了後、硫酸過水等によりレジスト層16を除去し、エッチングされずに基板表面に残存した表面酸化膜14からなる厚さが200nm〜1000nmの第1酸化膜17を基板12の表面に部分的に形成し(図1(e))、その後、洗浄する。
【0013】
次に第1酸化膜17をマスクにして基板12の表面に垂直に酸素イオン22を注入する(図1(f))。このときの酸素イオン22の注入条件は注入量が1×1017/cm2〜2×1018/cm2、好ましくは2×1017/cm2〜5×101 7/cm2であり、注入エネルギが20keV〜200keV、好ましくは60keV〜180keVである。
【0014】
次に、基板12の表面の第1酸化膜17を薄層化して厚さが後述する埋込み酸化膜13以上の第2酸化膜19を形成するか、又は第1酸化膜17と同一の部分にその第1酸化膜17に代えて厚さが第1酸化膜17未満であって埋込み酸化膜13以上の第2酸化膜19を形成する。そしてこの実施の形態では、図1(g)及び(h)に示すように、基板12の表面の第1酸化膜17を薄層化して第2酸化膜19を形成する場合を示し、第1酸化膜17を異方性エッチングすることによりその第1酸化膜17を薄層化する。そして、第1酸化膜17の異方性エッチングは、第1酸化膜17でマスクされていない基板12の表面にレジスト層21を形成した後に行われる(図1(g))。レジスト層21の形成は先に説明したレジスト層16と同一の手順により行われる。具体的に説明すると、第1酸化膜17が一部に形成された基板12の表面全体にフォトリソグラフィによりレジスト層21を形成し、このレジスト層21を図示しないフォトマスクを用いて露光し、現像及びリンスを経て、第1酸化膜17上に形成されたレジスト層21を除去し、第1酸化膜17でマスクされていない基板12の表面にレジスト層21を残存させる。このようにして、第1酸化膜17でマスクされていない基板12の表面にレジスト層21を形成する。
【0015】
図1(h)に示すように、このレジスト層21をマスクにして第1酸化膜17を基板12の表面に対して垂直方向に異方性エッチングを行い、その第1酸化膜17を薄層化して厚さが後述する埋込み酸化膜13以上の第2酸化膜19を形成する。異方性エッチングはこの実施の形態では反応性イオンエッチングである。第2酸化膜19の厚さを埋込み酸化膜13以上に限定したのは、埋込み酸化膜13未満では後述するアニール時に基板12の表面における酸化速度が速くなるからであり、第1酸化膜17以上であると後述するアニール時に基板12の表面における酸化が期待できなくなるからである。第1酸化膜17を薄層化して第2酸化膜19を形成した後、硫酸過水等によりレジスト層21を除去し、洗浄する。なお、上記では第1酸化膜17を薄層化する手段として異方性エッチングに言及しているが、この薄層化はそれに限定されるものではなく、ウエットエッチングを用いても良い。
【0016】
次に、基板12を酸化性雰囲気中で1300〜1380℃の温度範囲内で2〜20時間保持した後に徐冷するアニール処理を行う(図1(j))。酸化性雰囲気とは、不活性ガスと酸素の混合ガス雰囲気を含み、アルゴン及び酸素の混合ガス雰囲気、或いは窒素及び酸素の混合ガス雰囲気が例示される。この場合における酸化性雰囲気は、酸素100容量%を含み、酸素の好ましい含有量は0.5〜90容量%であり、更に好ましい含有量は40〜70容量%である。酸素含有率が0.5%未満では後述するアニール時に基板12の表面における酸化が期待できないからである。
【0017】
このアニール処理により基板12の酸素イオン22が注入された部分の酸化が促進されて、基板12の内部に埋込み酸化膜13が形成される。この埋込み酸化膜3を形成する際に、その酸化膜13は膨張して基板12の表面が膨らみ、図1(j)に示すように、埋込み酸化膜3を形成した部分と形成しない部分における基板2の表面に段差が生じる。
【0018】
一方、アニール処理は基板12を炉の内部に水平に配置することにより行われるため、基板12の表面は酸化して酸化層23が形成される。この酸化層23は、第2酸化膜19でマスクされていない部分、即ち埋込み酸化膜13が形成された部分で早く、第2酸化膜19でマスクされている部分で遅く進行する。この結果、埋込み酸化膜13が形成された状態でその酸化層23は、埋込み酸化膜13が形成された部分における厚膜部分23aと、第2酸化膜19でマスクされている部分における薄膜部分23bとを有する。従って、アニール処理により酸化膜13は膨張して基板12の表面が膨らむけれども、その段差は、基板12に形成される酸化の厚膜部分23aと薄膜部分23bとの差として吸収される。
【0019】
アニール処理により埋込み酸化膜13を形成した後、上記基板12をフッ酸アンモニウム水溶液及びフッ酸の混合液(エッチング液)に浸漬して第2酸化膜19及びアニール時に基板12の表面に新たに形成された酸化層23を除去する(図1(k))。すると、埋込み酸化膜13が膨張して基板12の表面に形成された段差は、酸化層23の厚膜部分23aとともに除去され、酸化層23の薄膜部分23bが除去される際に、埋込み酸化膜13を形成した部分と形成しない部分における基板12の表面における段差を0〜30nmにすることができる。
【0020】
即ち、酸素イオン22を注入する工程とアニール処理する工程の間に、基板12の表面の第1酸化膜17を薄層化して厚さが埋込み酸化膜13以上の第2酸化膜19を形成するか又は第1酸化膜17と同一の部分に第1酸化膜17に代えて厚さが第1酸化膜17未満であって埋込み酸化膜13以上の第2酸化膜19を形成する工程を含ませるので、アニール処理により埋込み酸化膜13が形成された状態で生じる基板12の表面における段差は、その時基板12に形成される酸化層23の厚膜部分23aと薄膜部分23bとの差として吸収される。この結果、アニール処理により埋込み酸化膜13を形成した後、第2酸化膜19及びアニール時に基板12の表面に新たに形成された酸化層23を除去することにより、埋込み酸化膜13を形成した部分と形成しない部分における基板12の表面における段差を0〜30nmにすることができる。そしてこの段差が0〜30nmのSOI基板は、フォトリソグラフィ工程においてフォーカスがずれるという不具合を解消することができる。
【0021】
なお、上述した実施の形態では、基板12の表面の第1酸化膜17を薄層化して厚さが埋込み酸化膜13以上の第2酸化膜19を形成する例を説明したが、第2酸化膜19は第1酸化膜17と同一の部分に第1酸化膜17に代えて形成しても良い。
また、上述した実施の形態では、第1酸化膜17の異方性エッチングが、第1酸化膜17でマスクされていない基板12の表面にレジスト層21を形成した後に行われる例を示したが、第1酸化膜17のエッチング時における基板12表面がエッチングされることを防止し得る限り、このレジスト層21を形成することなく、第1酸化膜17の異方性エッチングを行ってもよい。
【0022】
【発明の効果】
以上述べたように、本発明によれば、酸素イオンを注入する工程とアニール処理する工程の間に、基板の表面の第1酸化膜を薄層化して厚さが埋込み酸化膜以上の第2酸化膜を形成するか又は第1酸化膜と同一の部分に第1酸化膜に代えて厚さが第1酸化膜未満であって埋込み酸化膜以上の第2酸化膜を形成する工程を含ませたので、アニール処理により酸化膜は膨張して基板の表面が膨らむけれども、その段差は、その時基板に形成される酸化層の厚膜部分と薄膜部分との差として吸収することができる。この結果、アニール処理により埋込み酸化膜を形成した後、第2酸化膜及びアニール時に基板の表面に新たに形成された酸化層を除去することにより、埋込み酸化膜が膨張して基板の表面に形成された段差は、酸化層の厚膜部分とともに除去され、酸化層の薄膜部分が除去される際に、埋込み酸化膜を形成した部分と形成しない部分における基板の表面における段差を0〜30nmにして、フォトリソグラフィ工程においてフォーカスがずれるという不具合を解消することができる。
【0023】
また、第2酸化膜を形成する工程が、第1酸化膜を異方性エッチングすることにより第1酸化膜を薄層化することであれば、その第2酸化膜の形成が比較的容易になり、第1酸化膜の異方性エッチングが、第1酸化膜でマスクされていない基板の表面にレジスト層を形成した後に行われれば、第1酸化膜のエッチング時における基板表面がエッチングされることを防止することができる。
更に、アニール処理は、酸化性雰囲気中で、1300〜1380℃の温度範囲内で2〜20時間保持することにより行われれば、アニール処理により酸化膜が膨張することにより生じる基板表面の膨らみ量と、基板に形成される酸化層の厚膜部分と薄膜部分との差を一致させて、埋込み酸化膜を形成した部分と形成しない部分における基板の表面における段差を確実に0〜30nmにさせることができる。
【図面の簡単な説明】
【図1】本発明第1実施形態SOI基板のSOI構造素子の製造方法を工程順に示す断面図。
【図2】従来例を示す図1に対応する断面図。
【符号の説明】
11 SOI基板
12 基板
13 埋込み酸化膜
17 第1酸化膜
19 第2酸化膜
21 レジスト層
22 酸素イオン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a SIMOX (Separation by Implanted Oxygen) SOI (Silicon-On-Insulster) substrate manufacturing how having partially buried oxide film in the silicon substrate under the law.
[0002]
[Prior art]
Conventionally, an SOI substrate having a buried oxide film inside a silicon substrate is expected to be used as a device substrate for high speed and low power consumption. Among these, an SOI substrate (hereinafter referred to as a “partial SOI substrate”) having a partially buried oxide film, not the entire surface inside a silicon substrate, is an analog, logic, and memory mixed system LSI. It is regarded as important because it can be formed in the SOI region of the buried oxide film and a memory part can be manufactured in a bulk Si portion having no buried oxide film.
[0003]
As a method for manufacturing this type of partial SOI substrate, the following method has been proposed (for example, see Patent Document 1). That is, as shown in FIG. 2, first, a
[0004]
[Patent Document 1]
JP-A-5-82525 (Claim 2)
[0005]
[Problems to be solved by the invention]
However, in the conventional method of forming the buried oxide film, when the buried
An object of the present invention reduces the difference in level in the surface of the
[0006]
[Means for Solving the Problems]
In the invention according to claim 1, as shown in FIG. 1,
The characteristic point is that the
[0007]
In the method for manufacturing an SOI substrate according to claim 1, the surface of the
[0008]
The invention according to
The invention according to
In the method for manufacturing an SOI substrate according to the second aspect, the formation of the
[0009]
The invention according to
In the SOI substrate manufacturing method according to the fourth aspect, the amount of swelling of the surface of the
Here, in this specification, the “oxidizing atmosphere” includes a mixed gas atmosphere of an inert gas and oxygen. The oxidizing atmosphere in this case contains 100% by volume of oxygen, the preferable oxygen content is 0.5 to 90% by volume, and the more preferable content is 40 to 70% by volume.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
As shown in FIG. 1K, the
[0011]
First, a
[0012]
Using the resist
[0013]
Next,
[0014]
Next, the
[0015]
As shown in FIG. 1H, anisotropic etching is performed on the
[0016]
Next, an annealing process is performed in which the
[0017]
By this annealing treatment, oxidation of the portion of the
[0018]
On the other hand, since the annealing process is performed by placing the
[0019]
After the buried
[0020]
That is, between the step of implanting
[0021]
In the above-described embodiment, the example in which the
In the above-described embodiment, the example in which the anisotropic etching of the
[0022]
【The invention's effect】
As described above, according to the present invention, between the step of implanting oxygen ions and the step of annealing, the first oxide film on the surface of the substrate is thinned to have a thickness equal to or greater than that of the buried oxide film. Forming an oxide film or forming a second oxide film having a thickness less than the first oxide film and greater than or equal to the buried oxide film in place of the first oxide film in the same portion as the first oxide film; Therefore, although the oxide film is expanded by the annealing process and the surface of the substrate is expanded, the step can be absorbed as a difference between the thick film portion and the thin film portion of the oxide layer formed on the substrate at that time. As a result, after the buried oxide film is formed by annealing, the buried oxide film is expanded and formed on the substrate surface by removing the second oxide film and the oxide layer newly formed on the substrate surface during the annealing. The step is removed together with the thick film portion of the oxide layer, and when the thin film portion of the oxide layer is removed, the step on the surface of the substrate in the portion where the buried oxide film is formed and the portion where it is not formed is set to 0 to 30 nm. In addition, it is possible to solve the problem that the focus shifts in the photolithography process.
[0023]
Further, if the step of forming the second oxide film is to thin the first oxide film by anisotropically etching the first oxide film, the formation of the second oxide film is relatively easy. Thus, if anisotropic etching of the first oxide film is performed after forming a resist layer on the surface of the substrate not masked by the first oxide film, the substrate surface during the etching of the first oxide film is etched. This can be prevented.
Further, if the annealing treatment is performed by holding in an oxidizing atmosphere within a temperature range of 1300 to 1380 ° C. for 2 to 20 hours, the amount of swelling of the substrate surface caused by the expansion of the oxide film by the annealing treatment By making the difference between the thick film portion and the thin film portion of the oxide layer formed on the substrate coincide with each other, the step on the surface of the substrate between the portion where the buried oxide film is formed and the portion where the buried oxide film is not formed can be surely set to 0 to 30 nm. it can.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a method for manufacturing an SOI structure element of an SOI substrate according to a first embodiment of the present invention in the order of steps;
FIG. 2 is a cross-sectional view corresponding to FIG. 1 showing a conventional example.
[Explanation of symbols]
11
Claims (4)
前記酸素イオン(22)を注入する工程と前記アニール処理する工程の間に、前記基板(12)の表面の前記第1酸化膜(17)を薄層化して厚さが前記埋込み酸化膜(13)以上の第2酸化膜(19)を形成するか又は前記第1酸化膜(17)と同一の部分に前記第1酸化膜(17)に代えて厚さが前記第1酸化膜(17)未満であって前記埋込み酸化膜(13)以上の第2酸化膜(19)を形成する工程を含み、
前記アニール処理後に前記基板(12)表面の前記第2酸化膜及び前記酸化層(23)を除去する工程を含む
ことを特徴とするSOI基板の製造方法。Implanting oxygen ions (22) in a state where a first oxide film (17) having a thickness of 200 nm to 1000 nm is partially formed on the surface of a substrate (12) made of silicon single crystal; and inside buried saw including a step of forming an oxide film (13), oxide layer surface by oxidation of the substrate (12) during said annealing treatment to be annealed at 1300 ° C. or more above the substrate (12) ( In the method for manufacturing an SOI substrate on which 23) is formed ,
Between the step of implanting oxygen ions (22) and the step of annealing, the first oxide film (17) on the surface of the substrate (12) is thinned to have a thickness of the buried oxide film (13 The above-described second oxide film (19) is formed, or the first oxide film (17) is formed in the same portion as the first oxide film (17) in place of the first oxide film (17). look including the step of forming the buried oxide film (13) over the second oxide layer (19) be less than,
The method for manufacturing an SOI substrate, wherein said substrate (12) the second oxide film and the oxide layer on the surface of the step of removing (23) including that after the annealing treatment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002356338A JP4483173B2 (en) | 2002-12-09 | 2002-12-09 | Manufacturing method of SOI substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002356338A JP4483173B2 (en) | 2002-12-09 | 2002-12-09 | Manufacturing method of SOI substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193185A JP2004193185A (en) | 2004-07-08 |
JP4483173B2 true JP4483173B2 (en) | 2010-06-16 |
Family
ID=32756702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002356338A Expired - Fee Related JP4483173B2 (en) | 2002-12-09 | 2002-12-09 | Manufacturing method of SOI substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4483173B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5239117B2 (en) | 2005-10-04 | 2013-07-17 | 株式会社Sumco | Manufacturing method of SOI substrate |
JP5090638B2 (en) * | 2005-11-18 | 2012-12-05 | 株式会社Sumco | Method for manufacturing SOI substrate |
JP2007142134A (en) * | 2005-11-18 | 2007-06-07 | Sumco Corp | Manufacturing method of soi substrate |
JP2011029618A (en) | 2009-06-25 | 2011-02-10 | Sumco Corp | Method for manufacturing simox wafer and simox wafer |
-
2002
- 2002-12-09 JP JP2002356338A patent/JP4483173B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004193185A (en) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6211041B1 (en) | Silicon-on-insulator (SOI) substrate and method of fabricating the same | |
US7943497B2 (en) | Method for manufacturing an SOI substrate | |
US7537989B2 (en) | Method for manufacturing SOI substrate | |
JP4483173B2 (en) | Manufacturing method of SOI substrate | |
JP5090638B2 (en) | Method for manufacturing SOI substrate | |
JPH0628282B2 (en) | Method for manufacturing semiconductor device | |
US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
JP5038618B2 (en) | Manufacturing method of SOI substrate | |
JPH11214322A (en) | Manufacturing for silicon semiconductor substrate | |
JP5239117B2 (en) | Manufacturing method of SOI substrate | |
KR100335449B1 (en) | Silicon-on-insulator (soi) substrate and method of fabricating the same | |
JPH10214844A (en) | Manufacturing method of semiconductor substrate | |
JP2001308025A (en) | Method for manufacturing soi substrate | |
JP2002184856A (en) | Method for isolating semiconductor element | |
JP2001308172A (en) | Method for manufacturing soi substrate | |
JP2005268511A (en) | Manufacturing method of soi substrate | |
KR100265824B1 (en) | Method for fabricating transistor of ldd structure | |
JPH07335847A (en) | Manufacture of silicon substrate having embedded oxide film | |
JPH06196635A (en) | Semiconductor device and manufacture thereof | |
JPH05275528A (en) | Forming method of element isolating region | |
JPH09266170A (en) | Manufacture of semiconductor device | |
JPH0582514A (en) | Manufacture of semiconductor device | |
JP2001156167A (en) | Method of forming element isolation region | |
JP2005268510A (en) | Manufacturing method of soi substrate | |
JPH0491429A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |