JPH07335847A - Manufacture of silicon substrate having embedded oxide film - Google Patents

Manufacture of silicon substrate having embedded oxide film

Info

Publication number
JPH07335847A
JPH07335847A JP13231394A JP13231394A JPH07335847A JP H07335847 A JPH07335847 A JP H07335847A JP 13231394 A JP13231394 A JP 13231394A JP 13231394 A JP13231394 A JP 13231394A JP H07335847 A JPH07335847 A JP H07335847A
Authority
JP
Japan
Prior art keywords
oxide film
silicon substrate
heat treatment
substrate
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13231394A
Other languages
Japanese (ja)
Inventor
Isao Hamaguchi
功 浜口
Oji Tachimori
應治 日月
Takayuki Yano
孝幸 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP13231394A priority Critical patent/JPH07335847A/en
Publication of JPH07335847A publication Critical patent/JPH07335847A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PURPOSE:To make a surface silicon layer into a thin film while maintaining good crystallinity in the manufacture of a silicon substrate having an embedded oxide film inside the silicon substrate through oxygen ion implantation and subsequent heat treatment. CONSTITUTION:Following an oxygen ion implantation 2, an appropriate film thickness of a surface silicon layer 4 of an as-implanted wafer is etched off, say dry etching, and high-temperature heat treatment is thereafter performed. This enables a silicon substrate having an embedded oxide film 7, hose surface silicon layer 6 is made into a thin film, to be manufactured.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、絶縁物であるシリコ
ン酸化膜上に単結晶シリコン膜を成長させたいわゆるS
OI(Silicon−On−Insulator)構
造の一種であるところの、単結晶シリコン基板中に酸素
をイオン注入することによって基板内部に埋め込み酸化
膜を有するシリコン基板を製造する方法に関するもので
あり、特定的には表面のシリコン層および埋め込み酸化
膜と均一性の結晶性に優れ、なおかつ簡素化されたプロ
セスによって得られる、埋め込み酸化膜を有するシリコ
ン基板の製造方法である。
BACKGROUND OF THE INVENTION The present invention relates to a so-called S in which a single crystal silicon film is grown on a silicon oxide film which is an insulator.
The present invention relates to a method of manufacturing a silicon substrate having a buried oxide film inside a single crystal silicon substrate by ion-implanting oxygen, which is a kind of OI (Silicon-On-Insulator) structure. Is a method of manufacturing a silicon substrate having a buried oxide film, which has excellent uniformity in crystallinity with the surface silicon layer and the buried oxide film and is obtained by a simplified process.

【0002】[0002]

【従来の技術】SOI構造上に形成された半導体デバイ
スは、その電気的特性の向上が見られることから、大規
模集積回路用基板としてSOI構造を持つシリコン基板
が以前より注目されていた。特に表面シリコン層を十分
薄膜化して、基板上に形成された半導体デバイスの電気
活性領域が完全に空乏化するようになると、そのデバイ
スの電気特性が飛躍的に向上することが実証され、将来
の高性能デバイスへの応用が期待されている。このよう
にデバイスの電気活性領域を完全に空乏化させるために
は表面シリコン層を100nm以下に薄膜化する必要が
ある。さらに、このようにデバイス活性領域が完全に空
乏化するような薄膜SOIデバイスでは表面シリコン層
の膜厚がデバイス特性に影響を与えるようになるため、
表面シリコン層の薄膜化は均一に行なわれる必要があ
る。
2. Description of the Related Art Since a semiconductor device formed on an SOI structure has improved electrical characteristics, a silicon substrate having an SOI structure has been attracting attention as a substrate for a large scale integrated circuit. In particular, when the surface silicon layer is made sufficiently thin to completely deplete the electrically active region of the semiconductor device formed on the substrate, it is demonstrated that the electrical characteristics of the device will be dramatically improved. It is expected to be applied to high-performance devices. Thus, in order to completely deplete the electroactive region of the device, the surface silicon layer needs to be thinned to 100 nm or less. Further, in such a thin film SOI device in which the device active region is completely depleted, the film thickness of the surface silicon layer affects the device characteristics.
The surface silicon layer needs to be thinned uniformly.

【0003】SOI構造を形成する方法にはいくつかあ
るが、大規模集積回路用基板として求められる仕様を適
正な生産性をもって実現する方法としては、シリコンウ
ェハの一表面から酸素イオンを注入し、その後熱処理を
実現することによってシリコン単結晶基板中に埋め込み
酸化膜を形成する方法がもっとも有望視されている。
There are several methods for forming an SOI structure, but as a method for achieving the specifications required for a large-scale integrated circuit substrate with appropriate productivity, oxygen ions are implanted from one surface of a silicon wafer, The most promising method is to form a buried oxide film in the silicon single crystal substrate by subsequently performing heat treatment.

【0004】従来より用いられている埋め込み酸化膜を
有するシリコン基板の製造方法の1例を図2に示す。ま
ず図2(a)に示すように、単結晶シリコン基板1の一
表面より、たとえば加速エネルギー180keVで酸素
イオン2を注入量1.7×1018cm-2で注入し、基板
内部に酸素の高濃度層3を形成し、その後引続き、例え
ば、1300℃以上で6時間程度熱処理する。この結
果、図2(b)に示すように、単結晶シリコン基板1の
表面近傍の内部に埋め込み酸化膜9が形成される。この
とき単結晶の表面シリコン層10の厚さは130nm
で、埋め込み酸化膜9は膜厚430nmになる。したが
って、この基板を、例えば、薄膜SOIデバイスに利用
するためには、図2(c)に示すところの、表面シリコ
ン層10の30nm以上の層11を削り落とし、続いて
図2(d)に示すように、100nm以下の薄膜SOI
層12を得る。
FIG. 2 shows an example of a conventional method of manufacturing a silicon substrate having a buried oxide film. First, as shown in FIG. 2A, oxygen ions 2 are implanted from one surface of the single crystal silicon substrate 1 at an acceleration energy of 180 keV with an implantation amount of 1.7 × 10 18 cm −2 , and oxygen of the oxygen is injected into the substrate. The high concentration layer 3 is formed, and subsequently, heat treatment is performed at 1300 ° C. or higher for about 6 hours. As a result, as shown in FIG. 2B, a buried oxide film 9 is formed inside the vicinity of the surface of the single crystal silicon substrate 1. At this time, the thickness of the monocrystalline surface silicon layer 10 is 130 nm.
Then, the thickness of the buried oxide film 9 becomes 430 nm. Therefore, in order to use this substrate for, for example, a thin film SOI device, the layer 11 of 30 nm or more of the surface silicon layer 10 shown in FIG. 2C is scraped off, and then the substrate shown in FIG. As shown, thin film SOI of 100 nm or less
Obtain the layer 12.

【0005】このように大量に酸素イオンを注入して埋
め込み酸化膜を形成する場合は、多量のイオン照射がシ
リコンに与えるダメージによって、熱処理後の表面シリ
コン層10に高密度の結晶欠陥を生じさせることにな
る。酸素イオンを注入量1.7×1018cm-2で注入
し、その後1300℃で6時間熱処理することによって
得られた埋め込み酸化膜を有するシリコン基板の表面シ
リコン層には、1×108cm-2程度の密度の転位が存
在する。これらの欠陥は基板上にデバイスを形成した場
合、電気特性の劣化や不良発生の原因となる可能性があ
るので、その低減が好ましい。これに対してS.Nak
ashimaらはElectronicsletter
s vol.26 p.1647(1990)におい
て、表面シリコン層の結晶欠陥密度の低下のため低注入
量の酸素イオンによって埋め込み酸化膜を形成する方法
を示した。このような低注入によって製造された埋め込
み酸化膜を有するシリコン基板は、例えば酸素イオンを
加速エネルギー180keVで酸素イオンを0.40×
1018cm-2で注入し、1300℃以上で熱処理した後
の表面シリコン層中の転位密度は〜102 cm-2程度に
減少する。このとき埋め込み酸化膜厚は90nm、表面
シリコン層厚が300nm程度になる。このように注入
量が減少すると埋め込み酸化膜の厚さも減少するが、こ
の場合でも絶縁耐圧は40V以上あり、集積回路用の基
板としては問題がない。しかしながら、この場合は表面
シリコン層の膜厚は厚くなるので、このような低注入量
によって製造された埋め込み酸化膜を有するシリコン基
板を薄膜SOIデバイス用基板に利用する場合には、熱
処理後に表面シリコン層を200nm以上薄くしなけれ
ばならない。従来技術では埋め込み酸化膜を有するシリ
コン基板の表面シリコン層を薄膜化するには、注入に引
続き熱処理して埋め込み酸化膜を形成した後に表面シリ
コン層の除去したい薄膜を湿式あるいは乾式熱酸化によ
って酸化し、その熱酸化膜を、例えば、希ふっ酸による
エッチングで除去することによってなされていた。
When a large amount of oxygen ions are implanted to form a buried oxide film in this way, a high density of crystal defects is generated in the surface silicon layer 10 after the heat treatment due to damage caused to the silicon by a large amount of ion irradiation. It will be. A surface silicon layer of a silicon substrate having a buried oxide film obtained by implanting oxygen ions at an implantation dose of 1.7 × 10 18 cm -2 and then performing heat treatment at 1300 ° C. for 6 hours has a concentration of 1 × 10 8 cm 2. Dislocations with a density of -2 are present. Since these defects may cause deterioration of electrical characteristics or occurrence of defects when a device is formed on a substrate, it is preferable to reduce them. On the other hand, S. Nak
Ashima et al. Electronic Letterster
s vol. 26 p. 1647 (1990), a method of forming a buried oxide film by a low implantation amount of oxygen ions for lowering the crystal defect density of the surface silicon layer was shown. A silicon substrate having a buried oxide film manufactured by such a low implantation has, for example, oxygen ions of 0.40 × with an acceleration energy of 180 keV.
The dislocation density in the surface silicon layer after implantation at 10 18 cm -2 and heat treatment at 1300 ° C. or higher is reduced to about 10 2 cm -2 . At this time, the buried oxide film thickness is 90 nm and the surface silicon layer thickness is about 300 nm. Although the thickness of the buried oxide film is reduced when the implantation amount is reduced as described above, the dielectric strength is 40 V or more in this case as well, and there is no problem as a substrate for an integrated circuit. However, in this case, the film thickness of the surface silicon layer becomes thicker. Therefore, when a silicon substrate having a buried oxide film manufactured by such a low implantation amount is used as a substrate for a thin film SOI device, the surface silicon after heat treatment is used. The layer should be thinner than 200 nm. In the prior art, in order to reduce the thickness of the surface silicon layer of a silicon substrate having a buried oxide film, heat treatment is performed following implantation to form a buried oxide film, and then the thin film of the surface silicon layer to be removed is oxidized by wet or dry thermal oxidation. The thermal oxide film has been removed by etching with diluted hydrofluoric acid, for example.

【0006】またF.Namavarらは、Proc.
1989 IEEE SOS/SOI Tech.Co
nf.p.117,Oct.3−5,Statelin
e,NE.において、酸素イオン注入時の加速エネルギ
ーを低下して基板のより浅い領域に酸素原子高濃度層を
形成し、引続き熱処理を行ない、単結晶シリコン基板の
浅い部分に埋め込み酸化膜を形成することによって、薄
い表面シリコン層を持つ埋め込み酸化膜を有するシリコ
ン基板を得る方法を報告している。
In addition, F. Namava et al., Proc.
1989 IEEE SOS / SOI Tech. Co
nf. p. 117, Oct. 3-5, Statelin
e, NE. In, the acceleration energy at the time of oxygen ion implantation is reduced to form an oxygen atom high concentration layer in a shallower region of the substrate, and subsequently heat treatment is performed to form a buried oxide film in the shallow portion of the single crystal silicon substrate. A method for obtaining a silicon substrate having a buried oxide film with a thin surface silicon layer is reported.

【0007】[0007]

【発明が解決しようとする課題】酸素イオン注入後に1
300℃以上の高温熱処理を実施し、埋め込み酸化膜を
形成した後に表面シリコン層を薄膜化させる場合で、例
えば熱酸化によって減少させたい膜厚分を酸化膜とし、
その後希ふっ酸洗浄によってその酸化膜を除去すること
によって行なう時には、通常のゲート酸化膜成長に比
べ、はるかに厚い酸化膜を成長させなければならない。
この工程には、比較的長い酸化時間とその後の酸化膜除
去工程が必要となるためプロセスが繁雑になり、生産性
が低下する。そして厚い酸化膜を成長させる必要がある
ため残った表面シリコン膜の均一性を確保することはよ
り難しくなる。さらにこの場合には、残留表面シリコン
層中に酸化誘起による積層転位が出現するおそれがあ
る。また基板のドーパント濃度の差などの違いによって
熱酸化膜の成長速度が基板ごとに異なるため同一の熱処
理過程によって基板ごとに等しく膜厚を減少させること
が困難である。
Problems to be Solved by the Invention 1 after oxygen ion implantation
In the case where the surface silicon layer is thinned after the buried oxide film is formed by performing the high temperature heat treatment at 300 ° C. or higher, for example, the thickness of the oxide film to be reduced by thermal oxidation is the oxide film,
Then, when the oxide film is removed by cleaning with dilute hydrofluoric acid, a much thicker oxide film must be grown than in the normal gate oxide film growth.
This step requires a relatively long oxidation time and a subsequent oxide film removing step, which complicates the process and reduces productivity. Since it is necessary to grow a thick oxide film, it becomes more difficult to ensure the uniformity of the remaining surface silicon film. Furthermore, in this case, stacking dislocations due to oxidation may appear in the residual surface silicon layer. In addition, since the growth rate of the thermal oxide film is different for each substrate due to the difference in the dopant concentration of the substrate, it is difficult to reduce the film thickness equally for each substrate by the same heat treatment process.

【0008】また同じく1300℃以上の高温熱処理を
実施し、埋め込み酸化膜を形成した後に表面シリコン層
を薄膜化する際に、たとえば反応性ガスによるドライエ
ッチによって表面シリコン層を薄膜化する場合には、シ
リコン表面をプラズマに暴露することによってシリコン
中に欠陥が導入され電気特性の劣化を招くおそれがある
ため、薄膜化した後に適度な熱処理によってそれらの欠
陥の焼鈍が必要となる。
Similarly, when the surface silicon layer is thinned after the buried oxide film is formed by performing high temperature heat treatment at 1300 ° C. or higher, for example, when the surface silicon layer is thinned by dry etching with a reactive gas, Exposure of the silicon surface to plasma may introduce defects into the silicon, which may lead to deterioration of electrical characteristics. Therefore, it is necessary to anneal those defects by appropriate heat treatment after thinning them.

【0009】特に前述した0.4×1018cm-2程度の
比較的低ドーズの酸素イオン注入と、それに引き続く熱
処理によって埋め込み酸化膜を形成した基板の場合で
は、薄膜化するために除去すべき膜厚がより厚くなるの
で、上記した課題はより顕在化する。
Particularly, in the case of the above-mentioned substrate in which the buried oxide film is formed by oxygen ion implantation with a relatively low dose of about 0.4 × 10 18 cm -2 and subsequent heat treatment, it should be removed in order to thin the film. Since the film thickness becomes thicker, the above-mentioned problems become more apparent.

【0010】これらに対して表面シリコン層を薄膜化す
る場合として、たとえば酸素イオン注入時の加速エネル
ギーをより低下させ、基板表面のより浅い領域に酸素原
子の高濃度層を形成し、その後の熱処理で表面の浅い領
域に埋め込み酸化膜を形成することによって行なう場合
には、低エネルギー酸素イオンによって、より多くの注
入ダメージを表面近傍の注入領域に導入するために、熱
処理後の表面シリコン層により多くの転位を発生させる
結果となる。たとえばY.LiがJournal of
Electrochemical Society
vol.140p.1780で述べたところによると、
酸素イオンの注入エネルギーが70keVでドーズ量
0.4×1018cm-2を注入し、引続き1320℃で6
時間熱処理した結果、熱処理直後で表面シリコン層厚は
124nmと薄くなっているが、このときの表面シリコ
ン層の転位密度は1.1×109 cm-2となり、注入エ
ネルギーが180keVの同ドーズ量の場合と比べると
7桁程度多くなっている。
On the other hand, in the case of thinning the surface silicon layer, for example, the acceleration energy at the time of oxygen ion implantation is further lowered, a high concentration layer of oxygen atoms is formed in a shallower region of the substrate surface, and the subsequent heat treatment When a buried oxide film is formed in the shallow region of the surface by using, low-energy oxygen ions introduce more implantation damage into the implantation region near the surface. Will result in the generation of dislocations. For example, Y. Li is Journal of
Electrochemical Society
vol. 140p. According to 1780,
The implantation energy of oxygen ions is 70 keV, and the dose is 0.4 × 10 18 cm -2.
As a result of heat treatment for a time, the surface silicon layer thickness is as thin as 124 nm immediately after the heat treatment, but the dislocation density of the surface silicon layer at this time is 1.1 × 10 9 cm −2 , and the implantation energy is 180 keV and the same dose amount. Compared to the case of, it is about 7 digits more.

【0011】注入したままのウェハの表面層には、注入
時に導入される金属の汚染や注入ダメージが存在し、そ
のまま熱処理した場合、多量の結晶欠陥を残留させるこ
とになる。またイオンの照射によって表面がスパッタリ
ングされたり、表面近傍にボイドが形成されたりするた
め、そのまま熱処理する場合は熱処理後の表面モホロジ
ーが劣化するおそれがある。
The surface layer of the as-implanted wafer is contaminated with the metal introduced at the time of implantation and implantation damage, and a large amount of crystal defects will remain if the substrate is directly heat-treated. Further, since the surface is sputtered by the irradiation of ions or voids are formed in the vicinity of the surface, when the heat treatment is performed as it is, the surface morphology after the heat treatment may be deteriorated.

【0012】[0012]

【課題を解決するための手段】これらの課題を解決する
ために本発明は、(1) 酸素イオン注入と熱処理過程
によって、単結晶シリコン基板中に埋め込み酸化膜を有
するシリコン基板の製造方法において、単結晶シリコン
基板の一表面から酸素イオンを注入する第1の工程と、
それに引続き前記の注入された基板表面の膜厚を減少さ
せる第2の工程と、さらに引続き基板を熱処理する第3
の工程を備えた、単結晶シリコン基板中に埋め込み酸化
膜を有するシリコン基板の製造方法をあたえる。
In order to solve these problems, the present invention provides (1) a method of manufacturing a silicon substrate having a buried oxide film in a single crystal silicon substrate by oxygen ion implantation and a heat treatment process, A first step of implanting oxygen ions from one surface of the single crystal silicon substrate,
Then, a second step of reducing the thickness of the implanted substrate surface, and a third step of heat treating the substrate.
And a method of manufacturing a silicon substrate having a buried oxide film in a single crystal silicon substrate.

【0013】また、本発明は、(2) 上記(1)に示
す第2の工程において、酸素イオン注入後に単結晶シリ
コン基板表面の膜厚を減少させる方法として反応性ガス
によるドライエッチングによることを特徴とする上記
(1)に示す埋め込み酸化膜を有するシリコン基板の製
造方法をあたえる。
The present invention also provides (2) dry etching using a reactive gas as a method for reducing the film thickness of the surface of a single crystal silicon substrate after oxygen ion implantation in the second step shown in (1) above. A method of manufacturing a silicon substrate having a buried oxide film as described in (1) above is provided.

【0014】[0014]

【作用】本発明による埋め込み酸化膜を有するシリコン
基板の製造方法においては、単結晶シリコン基板の一表
面から酸素イオンを注入する第1の工程に引続いて、酸
素イオンを注入して熱処理前(以下、この状態をアズイ
ンプラと呼ぶ)のシリコンウェハの一部の適当な厚さ
を、たとえば反応性ガスによるドライエッチングによっ
てエッチングして減少させる第2の工程を経て、130
0〜1410℃の高温熱処理を実行する第3の工程を経
ることによって、表面シリコン層が薄膜化された埋め込
み酸化膜を有するシリコン基板を作成することができ
る。
In the method of manufacturing a silicon substrate having a buried oxide film according to the present invention, oxygen ions are implanted before the heat treatment (following the first step of implanting oxygen ions from one surface of the single crystal silicon substrate). Hereinafter, this state is referred to as “as-implanted”), and a suitable thickness of a part of the silicon wafer is etched by a second step, for example, by dry etching using a reactive gas to reduce 130
By going through the third step of performing the high temperature heat treatment of 0 to 1410 ° C., a silicon substrate having a buried oxide film with a thin surface silicon layer can be prepared.

【0015】上記の第1の工程である酸素イオン注入工
程では、イオン注入条件である加速エネルギーおよび酸
素イオンの注入量によって、図2(a)における酸素の
高濃度層3のシリコン基板表面からの注入深さと厚さが
決定される。したがって酸素イオンの加速エネルギーと
注入量は、以後の工程を通して作られた埋め込み酸化膜
を有するシリコン基板に電子デバイスを形成するのに適
した表面シリコン層膜厚と埋め込み酸化膜厚が得られる
条件範囲内で決定される。これに加えて、酸素イオンの
注入量が増加するほど、また加速エネルギーが低くなる
ほど欠陥密度は増加する傾向があることから、これらの
注入条件は高温熱処理工程後に結晶欠陥が残留すること
のない条件範囲であることが好ましい。そこで第1の工
程である酸素イオン注入工程では、単結晶シリコン基板
を400〜700℃に加熱した状態で、該シリコン基板
の一表面から、加速エネルギー100〜200keV、
好ましくは150〜200keVで、酸素イオンをドー
ズ量0.30〜0.43×1018cm-2または1.35
〜2.2×1018cm-2、望ましくは0.35〜0.4
3×1018cm-2または1.5〜2.0×1018cm-2
として注入して、シリコン基板内部に酸素の高濃度層を
形成する。すなわち、該加速エネルギーが100keV
未満で酸素イオンを注入した場合は、シリコン基板の表
面層に多くのダメージが与えられるために、高温熱処理
後でも大量の結晶欠陥が表面シリコン層中に残存し、そ
こに作成された電子デバイスの特性に悪影響を与えてし
まう。また200keVを越える場合には、超大電流機
であってかつ高エネルギー機のイオン注入装置の開発が
新たに必要となるほか、シリコン基板内部に形成される
酸素の高濃度層が深くなるため、次工程での表面層の膜
厚減少量を極めて大きくする必要があるなど不都合な点
が生ずる。また、ドーズ量が少ないとき、例えば、加速
エネルギー180keVでドーズ量0.2×1018cm
-2のときは、酸素イオン注入によってシリコン基板内に
形成した酸素の高濃度層が連続した埋め込み酸化膜とは
ならないため、集積回路用の基板などに必要な絶縁耐圧
が得られない。そしてドーズ量が2.2×1018cm-2
を越える場合は、熱処理後の表面シリコン層中に残存す
る転位密度が増加し、基板の結晶品質を劣化させるため
好ましくなく、また高温熱処理後の表面シリコン層が非
常に薄くなるため、その後デバイス作成プロセスによっ
て表面シリコン層が消失する恐れがある。
In the oxygen ion implantation step, which is the first step, depending on the acceleration energy and the implantation amount of oxygen ions, which are ion implantation conditions, the oxygen high concentration layer 3 in FIG. The implantation depth and thickness are determined. Therefore, the acceleration energy and implantation amount of oxygen ions are in the range of conditions that can obtain the surface silicon layer film thickness and the buried oxide film thickness suitable for forming an electronic device on the silicon substrate having the buried oxide film formed through the subsequent steps. To be determined within. In addition to this, since the defect density tends to increase as the implantation amount of oxygen ions increases and as the acceleration energy decreases, these implantation conditions are conditions under which crystal defects do not remain after the high temperature heat treatment step. It is preferably in the range. Therefore, in the oxygen ion implantation step which is the first step, the single crystal silicon substrate is heated to 400 to 700 ° C., and the acceleration energy is 100 to 200 keV from one surface of the silicon substrate.
Preferably, the oxygen ion dose is 0.30 to 0.43 × 10 18 cm -2 or 1.35 at 150 to 200 keV.
~ 2.2 × 10 18 cm -2 , preferably 0.35 to 0.4
3 × 10 18 cm -2 or 1.5 to 2.0 × 10 18 cm -2
To form a high concentration layer of oxygen inside the silicon substrate. That is, the acceleration energy is 100 keV
If oxygen ions are implanted at less than 100 nm, a large amount of crystal defects remain in the surface silicon layer even after high-temperature heat treatment, since the surface layer of the silicon substrate is damaged, and the electronic device It will adversely affect the characteristics. If the voltage exceeds 200 keV, it is necessary to newly develop an ion implanter that is an ultra-high-current machine and a high-energy machine, and the high-concentration layer of oxygen formed inside the silicon substrate becomes deep. Inconvenience occurs, for example, it is necessary to extremely increase the amount of decrease in the thickness of the surface layer in the process. When the dose amount is small, for example, the acceleration energy is 180 keV and the dose amount is 0.2 × 10 18 cm 2.
In the case of -2 , the high concentration layer of oxygen formed in the silicon substrate by oxygen ion implantation does not become a continuous buried oxide film, so that the withstand voltage required for a substrate for integrated circuits cannot be obtained. And the dose amount is 2.2 × 10 18 cm -2
If it exceeds 1.0, the dislocation density remaining in the surface silicon layer after the heat treatment increases, which deteriorates the crystal quality of the substrate, which is not preferable, and since the surface silicon layer after the high temperature heat treatment becomes extremely thin, device fabrication is performed thereafter. The process may cause the surface silicon layer to disappear.

【0016】次に、上記第2の工程である単結晶シリコ
ン基板表面の膜厚減少工程では、アズインプラのシリコ
ンウェハの酸素をイオン注入した側の表面の一部の適当
な厚さを減少させて表面シリコン層を薄膜化させるもの
である。薄膜を減少させる適当な量は、シリコン基板内
部での酸素高濃度層の深さと厚さといったイオン注入条
件によって決まる要因と高温熱処理した後の表面シリコ
ン層に形成されるデバイスからの要請によって決まる要
因などによって決定される。
Next, in the second step, which is the step of reducing the film thickness of the surface of the single crystal silicon substrate, the appropriate thickness of a part of the surface of the silicon wafer of As-In-Pla on the side where oxygen is ion-implanted is decreased. The surface silicon layer is thinned. The appropriate amount of thin film reduction depends on the ion implantation conditions such as the depth and thickness of the oxygen-enriched layer inside the silicon substrate and the factors required by the device formed on the surface silicon layer after the high temperature heat treatment. It is determined by

【0017】膜厚の減少量が多すぎた場合、シリコン基
板内部での酸素高濃度層の深さが浅いときに、後の高温
熱処理工程時にイオン注入によるダメージを回復するた
めに必要な表面の結晶領域をすべて消失してしまうこと
により、十分な結晶性の回復が起こらず、高温熱処理後
の表面シリコン層に多量の結晶欠陥が残存してしまう。
When the amount of decrease in the film thickness is too large, when the depth of the oxygen-enriched layer inside the silicon substrate is shallow, the surface required for recovering the damage due to the ion implantation in the subsequent high temperature heat treatment step. By completely erasing the crystal region, sufficient crystallinity is not recovered and a large amount of crystal defects remain in the surface silicon layer after the high temperature heat treatment.

【0018】また、デバイスを形成するための適当な表
面シリコン層の膜厚は、該SOI基板上に形成するデバ
イスにより異なるが、特にデバイスの電気活性領域を完
全に空乏化させて優れたデバイス特性を得るためには、
該表面シリコン層の膜厚は、高温熱処理後に通常80〜
120nm、好ましくは90〜110nmに薄膜化さ
せ、かつ均一化する必要がある。このためアズインプラ
ウェハの表面シリコン層の減少量が少なすぎると、高温
熱処理後に再び表面シリコン層を薄膜化するプロセスを
経なければならなくなる。
Further, the film thickness of the surface silicon layer suitable for forming the device varies depending on the device formed on the SOI substrate, but especially the device has excellent device characteristics by completely depleting the electroactive region of the device. To get
The thickness of the surface silicon layer is usually 80-
It is necessary to reduce the thickness to 120 nm, preferably 90 to 110 nm, and make it uniform. For this reason, if the reduction amount of the surface silicon layer of the as-implanted wafer is too small, the process of thinning the surface silicon layer again has to be performed after the high temperature heat treatment.

【0019】したがって、上記イオン注入条件で酸素イ
オンの注入が行われたアッズインプラウェハの表面シリ
コン層の減少量としては40〜370nm、好ましくは
50〜350nmとするものである。
Therefore, the reduction amount of the surface silicon layer of the az-implanted wafer in which oxygen ions are implanted under the above-mentioned ion implantation conditions is 40 to 370 nm, preferably 50 to 350 nm.

【0020】上記酸素イオン注入後にシリコン基板の表
面層の膜厚を減少させる方法としては、反応性ガスによ
るドライエッチングが一般には好ましい。しかしなが
ら、場合によっては、例えば、シリコンに対して腐食性
を示す薬液によるウエットエッチングなどによってもよ
い。さらには機械的あるいはメカノケミカルな研磨方法
によってもよい。
As a method of reducing the film thickness of the surface layer of the silicon substrate after the oxygen ion implantation, dry etching using a reactive gas is generally preferable. However, in some cases, for example, wet etching using a chemical solution that is corrosive to silicon may be used. Further, a mechanical or mechanochemical polishing method may be used.

【0021】好適な手段である反応性ガスによるドライ
エッチングとしては、導入ガスに高周波電界を印加して
発生させたプラズマ中の活性粒子の化学反応を利用した
プラズマエッチング、化学反応とスパッタ作用の両方を
利用した反応性イオンエッチング(RIE)、電界によ
り加速されたイオンによるスパッタ作用のみを利用した
スパッタエッチングおよびイオンビームエッチングのい
ずれをも適用することができる。該ドライエッチングで
は、反応に関与する物理量を制御して高い加工性能、特
に本発明においては加工精度、加工面の平坦性を実現す
る必要があることから、等方性のプラズマエッチング、
例えば、ケミカルドライエッチング(CDE)が適して
いる。
Dry etching with a reactive gas, which is a suitable means, includes plasma etching utilizing a chemical reaction of active particles in plasma generated by applying a high frequency electric field to an introduced gas, and both a chemical reaction and a sputtering action. Any of reactive ion etching (RIE) utilizing the above, sputter etching utilizing only a sputtering action by ions accelerated by an electric field, and ion beam etching can be applied. In the dry etching, it is necessary to control the physical quantity involved in the reaction to achieve high processing performance, particularly processing accuracy and flatness of the processing surface in the present invention. Therefore, isotropic plasma etching,
For example, chemical dry etching (CDE) is suitable.

【0022】次に、上記シリコンのドライエッチングに
用いられる反応性ガスとしては、被エッチング材である
シリコンに対して、例えば、CF4 、SF6 、NF3
SiF4 、BF3 、CBrF3 、XeF2 などのF系ガ
ス、CCl2 2 、CCl3F、C2 Cl2 5 、C2
Cl2 4 などのCl−F系ガス、CCl4 、SiCl
4 、PCl3 、BCl3 、Cl2 、HClなどのCl系
ガスなどを単独または混合して用いることができるほ
か、これらに、Ar、N2 ガスなど種々の添加ガスを混
合することができる。
Next, as the reactive gas used for the dry etching of silicon, for example, CF 4 , SF 6 , NF 3 ,
F-based gas such as SiF 4 , BF 3 , CBrF 3 , XeF 2 , CCl 2 F 2 , CCl 3 F, C 2 Cl 2 F 5 , C 2
Cl-F-based gas such as Cl 2 F 4, CCl 4, SiCl
Cl-based gases such as 4 , PCl 3 , BCl 3 , Cl 2 and HCl can be used alone or in combination, and various additive gases such as Ar and N 2 gas can be mixed therewith.

【0023】アズインプラウェハの表面層の適当な膜厚
を、反応性ガスによるドライエッチングによってエッチ
オフして膜厚を減少させる場合には、熱処理後のウェハ
の表面シリコン層を熱酸化して形成された酸化膜を除去
することによって減少させるのに比べて、厚い膜厚を短
時間でエッチオフすることができ、生産性を向上させる
ことができる。そのうえ厚めの熱酸化膜の形成の際に発
生する酸化誘起による積層欠陥が発生する可能性も少な
い。ドライエッチングの速度は、反応性ガスの種類、エ
ッチング時の印加電力、エッチング時の基板温度などに
よって主に決まるので、基板のドーパント濃度などによ
るエッチング量のばらつきを制御することができる。ま
たこのように酸素イオンを注入後のアズインプラウェハ
の表面シリコン層をドライエッチングによって除去した
場合、プラズマへの暴露によってダメージがシリコン基
板に導入されるおそれがあるが、エッチング後に130
0〜1410℃の高温熱処理を実行することによって、
それらのダメージは回復することができる。
When the appropriate thickness of the surface layer of the as-implanted wafer is etched off by dry etching with a reactive gas to reduce the film thickness, the surface silicon layer of the wafer after the heat treatment is thermally oxidized and formed. As compared with the reduction by removing the formed oxide film, the thick film can be etched off in a short time, and the productivity can be improved. In addition, it is unlikely that stacking faults due to oxidation will occur when a thick thermal oxide film is formed. The rate of dry etching is mainly determined by the type of reactive gas, the power applied during etching, the substrate temperature during etching, and the like, so that it is possible to control variations in the etching amount due to the dopant concentration of the substrate. When the surface silicon layer of the as-implanted wafer after the implantation of oxygen ions is removed by dry etching as described above, damage to the silicon substrate may be introduced by exposure to plasma.
By carrying out a high temperature heat treatment of 0 to 1410 ° C.,
Those damages can be healed.

【0024】また、前述した0.4×1018cm-2程度
の比較的低ドーズの酸素イオン注入によって埋め込み酸
化膜を形成する場合には、薄膜化させるするためにアズ
インプラウェハの表面シリコン層のより多くの膜厚を減
少させる必要があるため、上述した作用はより効果的に
なる。
When the buried oxide film is formed by oxygen ion implantation with a relatively low dose of about 0.4 × 10 18 cm -2 , the surface silicon layer of the as-implanted wafer is thinned in order to reduce the film thickness. The above-described operation becomes more effective because it is necessary to reduce the film thickness of more.

【0025】次に、上記第3の工程である高温熱処理工
程としては、表面層の膜厚減少後のアズインプラウェハ
を1300〜1410℃、好ましくは1330〜139
0℃の高温で1〜10時間、好ましくは4〜6時間熱処
理を行うものとする。この高温熱処理によって、シリコ
ン基板内部の酸素高濃度層近傍でシリコン原子と酸素原
子が化学反応してSiO2 となり、埋め込み酸化膜をシ
リコン基板内部に形成する。さらに酸素イオンの注入に
よって生じた多量の結晶欠陥を回復させ良好な単結晶シ
リコン層を形成する。
Next, in the high temperature heat treatment step, which is the third step, the as-implanted wafer after the thickness of the surface layer is reduced is 1300 to 1410 ° C., preferably 1330 to 139.
The heat treatment is performed at a high temperature of 0 ° C. for 1 to 10 hours, preferably 4 to 6 hours. By this high temperature heat treatment, silicon atoms and oxygen atoms chemically react with each other in the vicinity of the high oxygen concentration layer inside the silicon substrate to form SiO 2 , and a buried oxide film is formed inside the silicon substrate. Further, a large amount of crystal defects caused by the implantation of oxygen ions are recovered to form a good single crystal silicon layer.

【0026】該熱処理温度が1300℃未満の場合に
は、シリコンの結晶欠陥を十分に除去できず、また14
10℃を越える場合には、シリコンの融点に接近するた
めにウェハの形状が変形しやすくなるので好ましくな
い。また熱処理時間が1時間未満の場合には、シリコン
の結晶欠陥を十分に除去できず、また10時間を越える
場合には、すでに大部分の欠陥は消失し結晶性が回復し
ているため、なお熱処理を加えるに見合うだけの効果が
得られず好ましくない。
If the heat treatment temperature is lower than 1300 ° C., the crystal defects of silicon cannot be sufficiently removed, and
If it exceeds 10 ° C., the shape of the wafer is likely to be deformed because the melting point of silicon is approached, which is not preferable. When the heat treatment time is less than 1 hour, the crystal defects of silicon cannot be sufficiently removed, and when the heat treatment time exceeds 10 hours, most of the defects have already disappeared and the crystallinity has been recovered. It is not preferable because the effect corresponding to the heat treatment is not obtained.

【0027】上述のごとく、本発明による方法では表面
シリコン層を薄膜化するためにイオン注入時の注入エネ
ルギーを低下させる必要がないため、イオン注入時にシ
リコン基板に導入されるダメージが増加することなく、
熱処理後の表面シリコン層の転位密度を増加させること
はない。むしろドライエッチングによって表面を減少さ
せる量によっては、注入時に導入されるダメージや汚染
の一部を取り除くことになるため、結晶欠陥の減少や表
面モホロジーの改善が期待できる。
As described above, in the method according to the present invention, it is not necessary to lower the implantation energy at the time of ion implantation in order to thin the surface silicon layer, and therefore the damage introduced to the silicon substrate at the time of ion implantation is not increased. ,
It does not increase the dislocation density of the surface silicon layer after the heat treatment. Rather, depending on the amount of surface reduction by dry etching, damage or contamination introduced at the time of implantation will be partly removed, so crystal defects can be reduced and surface morphology can be improved.

【0028】さらに本発明では、熱処理後に該基板の表
面シリコン層上にエピタキシャル成長を行って、素子形
成に適した単結晶シリコン層を形成してもよい。
Further, in the present invention, after the heat treatment, epitaxial growth may be performed on the surface silicon layer of the substrate to form a single crystal silicon layer suitable for device formation.

【0029】[0029]

【実施例】図1に本発明の実施例による埋め込み酸化膜
を有するシリコン基板の製造方法の1例を示す工程ごと
のシリコン基板の状態図を示す。
FIG. 1 is a state diagram of a silicon substrate in each step showing an example of a method for manufacturing a silicon substrate having a buried oxide film according to an embodiment of the present invention.

【0030】まず、図1(a)に示すように、単結晶シ
リコン基板1の一表面より、加速エネルギー200ke
Vで酸素イオン2をドーズ量1.7×1018cm-2注入
した。これにより、単結晶シリコン基板1の内部に酸素
の高濃度層である酸素イオン注入領域3を形成すると同
時に、シリコン基板の酸素イオン注入領域3の上部に表
面シリコン層4を形成した。
First, as shown in FIG. 1A, an acceleration energy of 200 ke is obtained from one surface of the single crystal silicon substrate 1.
Oxygen ion 2 was implanted at a dose of 1.7 × 10 18 cm -2 . As a result, the oxygen ion-implanted region 3, which is a high concentration layer of oxygen, was formed inside the single crystal silicon substrate 1, and at the same time, the surface silicon layer 4 was formed on the oxygen ion-implanted region 3 of the silicon substrate.

【0031】その後、図1(b)に示すように、酸素イ
オン2の注入後のシリコン基板1の表面層4の膜厚の一
部(ドライエッチングで除去した部分5)を除去した。
本実施例では図1(c)に示すように、反応性ガスにC
4 を用いて、該導入ガスに高周波電界を印加して発生
させたプラズマ中のCF4 の活性粒子の化学反応を利用
することで39秒間プラズマエッチングを行い、これに
より該表面シリコン層の膜厚を137nm取り除き、プ
ラズマエッチング後に残存している表面シリコン層6を
得た。
Thereafter, as shown in FIG. 1B, a part of the film thickness of the surface layer 4 of the silicon substrate 1 after the implantation of the oxygen ions 2 (the part 5 removed by the dry etching) was removed.
In this embodiment, as shown in FIG. 1C, the reactive gas is C
Plasma etching is performed for 39 seconds by using a chemical reaction of active particles of CF 4 in plasma generated by applying a high-frequency electric field to the introduced gas using F 4, thereby forming a film of the surface silicon layer. The thickness was removed by 137 nm to obtain the surface silicon layer 6 remaining after plasma etching.

【0032】その後、図1(d)に示すように、130
0℃で6時間熱処理することによって、埋め込み酸化膜
7を有するシリコン基板を得た。プラズマエッチングに
よって図1(c)に示す表面シリコン層6に入るダメー
ジは、その後、1300℃の高温熱処理によって除去す
ることができる。このとき、図1(d)に示すプラズマ
エッチング後に熱処理することによって得られた薄膜の
表面シリコン層8の膜厚は93nmになり、熱処理後に
表面シリコン層を薄膜化するプロセスを経なくとも薄膜
SOIデバイス用基板が得られている。また、熱酸化膜
の除去によって薄膜化する場合は、1バッチ100枚の
ウェハを処理するのに8時間程度必要なため、1枚当た
りの生産性は前後の準備時間を考慮しても5倍以上に向
上した。
After that, as shown in FIG.
By heat treatment at 0 ° C. for 6 hours, a silicon substrate having a buried oxide film 7 was obtained. Damage to the surface silicon layer 6 shown in FIG. 1C due to plasma etching can be removed thereafter by high temperature heat treatment at 1300 ° C. At this time, the film thickness of the surface silicon layer 8 of the thin film obtained by performing the heat treatment after the plasma etching shown in FIG. 1D becomes 93 nm, and the thin film SOI can be obtained without the process of thinning the surface silicon layer after the heat treatment. A device substrate has been obtained. In addition, when thinning by removing the thermal oxide film, it takes about 8 hours to process 100 wafers per batch, so the productivity per wafer is 5 times even if the preparation time before and after is taken into consideration. Improved above.

【0033】また本実施例と同じ条件で酸素のイオン注
入を行ない、表面シリコン層の薄膜化を実行しないで引
続き熱処理して作成した埋め込み酸化膜を有するシリコ
ン基板の表面シリコン層には、転位が8.4×107
-2であったのに対して、本実施例では転位密度が5.
1×107 cm-2と減少していた。また本実施例のシリ
コンウェハの表面モホロジーは良好であった。
Dislocations are generated in the surface silicon layer of the silicon substrate having the buried oxide film, which is formed by performing oxygen ion implantation under the same conditions as in this embodiment and subsequently performing heat treatment without thinning the surface silicon layer. 8.4 x 10 7 c
whereas there was a m -2, the dislocation density in the present embodiment 5.
It was reduced to 1 × 10 7 cm -2 . The surface morphology of the silicon wafer of this example was good.

【0034】また本実施例と同様に、酸素イオンを低ド
ーズ注入したシリコンウェハに対して、注入後に表面シ
リコン層の適量をドライエッチングで除去し、その後熱
処理することによって、表面シリコン層を結晶性に優れ
た状態で比較的容易に得ることもできた。
Similarly to this embodiment, a silicon wafer into which oxygen ions have been implanted at a low dose is subjected to dry etching to remove an appropriate amount of the surface silicon layer after implantation, and then heat treatment is performed to crystallize the surface silicon layer. It could also be obtained relatively easily in excellent condition.

【0035】[0035]

【発明の効果】以上の説明のように、単結晶シリコン基
板の一表面から酸素イオンを注入後、注入された基板表
面の膜厚を減少しその後熱処理することによって、当該
基板を半導体デバイスに利用する場合に必要な仕様を持
つ、埋め込み酸化膜を有するシリコン基板が簡素化され
たプロセスによって得られる。
As described above, by implanting oxygen ions from one surface of a single crystal silicon substrate, reducing the film thickness of the implanted substrate surface and then performing heat treatment, the substrate can be used as a semiconductor device. A silicon substrate with a buried oxide film, which has the required specifications, is obtained by a simplified process.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例による埋め込み酸化膜を有す
るシリコン基板の製造方法の1例を示す工程ごとのシリ
コン基板の状態図であって、図1(a)は酸素イオン注
入時の状態図、図1(b)は酸素イオン注入後ドライエ
ッチングによって表面の膜厚を減少させる際の状態図、
図1(c)は、表面の膜厚を減少した結果の状態図、お
よび図1(d)は熱処理後得られた薄膜の表面シリコン
層を有するSOI構造のシリコン基板を表わす図であ
る。
1A to 1C are state diagrams of a silicon substrate for each step showing an example of a method of manufacturing a silicon substrate having a buried oxide film according to an embodiment of the present invention, in which FIG. FIG. 1B is a state diagram when the surface film thickness is reduced by dry etching after oxygen ion implantation,
FIG. 1 (c) is a state diagram of the result of reducing the surface film thickness, and FIG. 1 (d) is a diagram showing a silicon substrate having an SOI structure having a thin surface silicon layer obtained after heat treatment.

【図2】 従来の埋め込み酸化膜を有するシリコン基板
の製造方法の1例を示す工程ごとのシリコン基板の状態
図であって、図2(a)は酸素イオン注入時の状態図、
図2(b)は熱処理後の状態図、図2(c)は表面シリ
コン層を減少させる際の状態図、および図2(d)は得
られた薄膜の表面シリコン層を有するSOI構造のシリ
コン基板を表わす図である。
FIG. 2 is a state diagram of a silicon substrate for each step showing an example of a conventional method for manufacturing a silicon substrate having a buried oxide film, wherein FIG. 2A is a state diagram at the time of oxygen ion implantation;
2 (b) is a state diagram after heat treatment, FIG. 2 (c) is a state diagram when the surface silicon layer is reduced, and FIG. 2 (d) is a silicon of SOI structure having the obtained thin film surface silicon layer. It is a figure showing a board.

【符号の説明】[Explanation of symbols]

1…シリコン基板、 2…酸素イオンビ
ーム、3…酸素イオン注入領域、 4…表面シ
リコン層、5…注入後の表面シリコン層のドライエッチ
ングで除去した部分、6…ドライエッチング後に残存し
ている表面シリコン層、7…ドライエッチングした後の
熱処理後に形成された埋め込み酸化膜、8…ドライエッ
チング後にアニールすることによって得られた薄膜SO
I層、9…注入に引続き熱処理することによって得られ
た埋め込み酸化膜、10…熱処理後の表面単結晶シリコ
ン層、11…熱処理後の表面シリコン層の膜厚を減少さ
せる部分、12…薄膜化された表面シリコン層。
1 ... Silicon substrate, 2 ... Oxygen ion beam, 3 ... Oxygen ion implantation region, 4 ... Surface silicon layer, 5 ... Portion removed by dry etching of surface silicon layer after implantation, 6 ... Surface remaining after dry etching Silicon layer, 7 ... Buried oxide film formed after heat treatment after dry etching, 8 ... Thin film SO obtained by annealing after dry etching
I layer, 9 ... Buried oxide film obtained by implantation followed by heat treatment, 10 ... Surface single crystal silicon layer after heat treatment, 11 ... Portion for reducing film thickness of surface silicon layer after heat treatment, 12 ... Thinning Surface silicon layer.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 酸素イオン注入と熱処理過程によって、
単結晶シリコン基板中に埋め込み酸化膜を有するシリコ
ン基板の製造方法において、単結晶シリコン基板の一表
面から酸素イオンを注入する第1の工程と、それに引続
き前記の注入された基板表面の膜厚を減少させる第2の
工程と、さらに引続き基板を熱処理する第3の工程を備
えた、埋め込み酸化膜を有するシリコン基板の製造方
法。
1. An oxygen ion implantation and heat treatment process
In a method for manufacturing a silicon substrate having an embedded oxide film in a single crystal silicon substrate, a first step of implanting oxygen ions from one surface of the single crystal silicon substrate and, subsequently, a film thickness of the implanted substrate surface is set. A method of manufacturing a silicon substrate having a buried oxide film, which comprises a second step of reducing the number of steps, and a third step of subsequently heat treating the substrate.
【請求項2】 前記第2の工程において、基板表面の膜
厚を減少させる方法として反応性ガスによるドライエッ
チングによることを特徴とする請求項1記載の埋め込み
酸化膜を有するシリコン基板の製造方法。
2. The method for producing a silicon substrate having a buried oxide film according to claim 1, wherein in the second step, dry etching with a reactive gas is used as a method for reducing the film thickness on the substrate surface.
JP13231394A 1994-06-14 1994-06-14 Manufacture of silicon substrate having embedded oxide film Pending JPH07335847A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13231394A JPH07335847A (en) 1994-06-14 1994-06-14 Manufacture of silicon substrate having embedded oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13231394A JPH07335847A (en) 1994-06-14 1994-06-14 Manufacture of silicon substrate having embedded oxide film

Publications (1)

Publication Number Publication Date
JPH07335847A true JPH07335847A (en) 1995-12-22

Family

ID=15078402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13231394A Pending JPH07335847A (en) 1994-06-14 1994-06-14 Manufacture of silicon substrate having embedded oxide film

Country Status (1)

Country Link
JP (1) JPH07335847A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080276A1 (en) 2001-03-28 2002-10-10 Nippon Steel Corporation Production method for simox substrate and simox substrate
JP2009295652A (en) * 2008-06-03 2009-12-17 Sumco Corp Method of producing bonded wafer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080276A1 (en) 2001-03-28 2002-10-10 Nippon Steel Corporation Production method for simox substrate and simox substrate
EP1376699A1 (en) * 2001-03-28 2004-01-02 Nippon Steel Corporation Production method for simox substrate and simox substrate
US7067402B2 (en) 2001-03-28 2006-06-27 Nippon Steel Corporation Production method for SIMOX substrate and SIMOX substrate
KR100664000B1 (en) * 2001-03-28 2007-01-03 신닛뽄세이테쯔 카부시키카이샤 Production method for simox substrate and simox substrate
EP1376699A4 (en) * 2001-03-28 2009-04-08 Nippon Steel Corp Production method for simox substrate and simox substrate
JP2009295652A (en) * 2008-06-03 2009-12-17 Sumco Corp Method of producing bonded wafer

Similar Documents

Publication Publication Date Title
KR101462397B1 (en) Bonded wafer manufacturing method
US20060177991A1 (en) SOI wafer production method
EP2161741B1 (en) Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
JP4419147B2 (en) Manufacturing method of bonded wafer
WO2002080276A1 (en) Production method for simox substrate and simox substrate
US5637529A (en) Method for forming element isolation insulating film of semiconductor device
WO2008004591A1 (en) Method for producing bonded wafer
JP2856157B2 (en) Method for manufacturing semiconductor device
JP3522482B2 (en) Method for manufacturing SOI substrate
JPH0437152A (en) Manufacture of semiconductor device
JPH07335847A (en) Manufacture of silicon substrate having embedded oxide film
US7799660B2 (en) Method for manufacturing SOI substrate
JPH1041241A (en) Manufacturing method of semiconductor device
US7632735B2 (en) Process for manufacturing silicon-on-insulator substrate
JP4483173B2 (en) Manufacturing method of SOI substrate
JPH11214322A (en) Manufacturing for silicon semiconductor substrate
JP3260165B2 (en) Manufacturing method of thin film element
JPS62133760A (en) Manufacture of bipolar transistor
JP2003289051A (en) Simox substrate and method for manufacturing the same
KR100291276B1 (en) Silicide forming method of semiconductor devices
JP2010027731A (en) Method of manufacturing simox wafer, and simox wafer
KR100251990B1 (en) A method for forming gate electrode is semiconductor device
US20050074947A1 (en) Methods for fabricating semiconductor devices
JPH0832037A (en) Manufacture of semiconductor substrate
JP4598241B2 (en) SIMOX substrate manufacturing method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710