JP2001308025A - Method for manufacturing soi substrate - Google Patents

Method for manufacturing soi substrate

Info

Publication number
JP2001308025A
JP2001308025A JP2000120488A JP2000120488A JP2001308025A JP 2001308025 A JP2001308025 A JP 2001308025A JP 2000120488 A JP2000120488 A JP 2000120488A JP 2000120488 A JP2000120488 A JP 2000120488A JP 2001308025 A JP2001308025 A JP 2001308025A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
substrate body
surface oxide
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000120488A
Other languages
Japanese (ja)
Inventor
Masaru Takamatsu
勝 高松
Eiji Kamiyama
栄治 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP2000120488A priority Critical patent/JP2001308025A/en
Publication of JP2001308025A publication Critical patent/JP2001308025A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent formation of unnecessary recessed grooves on the surface of the body of a substrate or unnecessary cavities in an embedded oxide film by preventing the exposure of the edge area of the oxide film on the surface of the main body of the substrate. SOLUTION: A surface oxide film 14 is formed on the surface of the body 12 of the substrate, composed of single-crystal silicon, and a resist layer 16 is formed on the surface of the oxide film 14 in a prescribed pattern. Then the oxide film 14 is etched through anisotropic etching perpendicularly to the surface of the main body 12 by using the resist layer 16 as a mask, and the body 12 is cleaned, after removing the resist layer 16. Thereafter, the embedded oxide film 13 is formed in the main body 12 by implanting oxygen ions 22 into the body 12 perpendicular to surface of the main body 12 by using the oxide film 14 as a mask and annealing the body at 1,300 deg.C or higher. In addition, the surface oxide film 14 is removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、SIMOX(Sepa
ration by IMplanted OXygen)技術により作製されたS
OI(Silicon-On-Insulator)構造素子とバルク構造素
子とが混載されたSOI基板の製造方法に関するもので
ある。
TECHNICAL FIELD The present invention relates to a SIMOX (Sepa
ration by IMplanted OXygen)
The present invention relates to a method for manufacturing an SOI substrate in which an OI (Silicon-On-Insulator) structure element and a bulk structure element are mixed.

【0002】[0002]

【従来の技術】従来、この種のSOI基板の製造方法と
して、基板の第1部分上にマスクを形成し、上記基板の
第2部分の表面下に埋込み酸化膜を形成し、この埋込み
酸化膜と第1部分との間の境界に分離領域を形成し、第
1部分上に位置するように第1素子を形成し、更に基板
の第2部分上に3.3ボルト未満の供給電圧を有する第
2素子を形成する、薄膜及びバルク混合半導体基板の形
成方法が開示されている(特開平8−17694号)。
この半導体基板の形成方法では、薄膜及びバルクが混合
した半導体基板を製造し、薄膜SOI素子及び厚いフィ
ールドESD保護素子又は高電圧I/Oバッファ回路の
双方を、同一基板上に配置することができる。
2. Description of the Related Art Conventionally, as a method of manufacturing this type of SOI substrate, a mask is formed on a first portion of a substrate, and a buried oxide film is formed below the surface of the second portion of the substrate. Forming an isolation region at a boundary between the first portion and the first portion, forming a first element to be located on the first portion, and further having a supply voltage of less than 3.3 volts on a second portion of the substrate. A method for forming a thin film and a bulk mixed semiconductor substrate for forming a second element has been disclosed (JP-A-8-17694).
In this method of forming a semiconductor substrate, a semiconductor substrate in which a thin film and a bulk are mixed can be manufactured, and both the thin film SOI element and the thick field ESD protection element or the high voltage I / O buffer circuit can be arranged on the same substrate. .

【0003】上記従来の特開平8−17694号公報に
示された半導体基板の形成方法では、埋込み酸化膜を形
成するために基板に注入される酸素イオンの基板表面に
対する注入角度が明記されていないが、通常埋込み酸化
膜の形成は次のようにして行われる。図5に示すよう
に、先ず基板本体2(基板本体2はシリコン単結晶棒の
軸に直交する面で切出される。)の表面に表面酸化膜3
を形成し(図5(a))、この表面酸化膜4の表面にフ
ォトリソグラフィによりパターニングしたレジスト層6
を形成する(図5(b)及び(c))。次いで表面酸化
膜4を異方性エッチングによりパターニングし(図5
(d)及び(e))、レジスト層6を除去した後に(図
5(f))、基板本体2を洗浄する。次に基板本体2の
表面の垂線に対して7度傾けた方向から酸素イオン7を
基板本体2に注入し(図5(g))、アルゴン及び酸素
の混合ガス、或いは窒素及び酸素の混合ガスの雰囲気中
で1300℃以上に所定時間保持してアニール処理して
埋込み酸化膜3を形成する(図5(h))。更に基板本
体2をフッ酸アンモニウム水溶液及びフッ酸の混合液
(エッチング液)に浸漬して表面酸化膜4を除去する
(図5(i))。なお、基板本体2への酸素イオン7の
注入時に7度傾けるのは、チャネリングを防止して、酸
素イオン7の注入深さを均一にするためである。チャネ
リングとは、イオン,電子等が結晶軸や結晶面とほぼ平
行に結晶に入射されると、その進行方向に構成原子で囲
まれた隙間(チャネル)が存在するため、上記イオン等
が結晶のチャネル内を深く進行する現象をいう。
In the conventional method of forming a semiconductor substrate disclosed in Japanese Patent Application Laid-Open No. H8-17694, the implantation angle of oxygen ions to the substrate surface for forming a buried oxide film is not specified. However, the formation of the buried oxide film is usually performed as follows. As shown in FIG. 5, first, the surface oxide film 3 is formed on the surface of the substrate body 2 (the substrate body 2 is cut out at a plane perpendicular to the axis of the silicon single crystal rod).
(FIG. 5A), and a resist layer 6 patterned on the surface of the surface oxide film 4 by photolithography.
Is formed (FIGS. 5B and 5C). Next, the surface oxide film 4 is patterned by anisotropic etching (FIG. 5).
(D) and (e)), after removing the resist layer 6 (FIG. 5 (f)), the substrate body 2 is washed. Next, oxygen ions 7 are implanted into the substrate body 2 from a direction inclined at 7 degrees with respect to a perpendicular to the surface of the substrate body 2 (FIG. 5G), and a mixed gas of argon and oxygen or a mixed gas of nitrogen and oxygen is injected. Then, the buried oxide film 3 is formed by annealing at 1300 ° C. or higher for a predetermined time in the above atmosphere (FIG. 5H). Further, the substrate body 2 is immersed in a mixed solution (etching solution) of an aqueous solution of ammonium fluoride and hydrofluoric acid to remove the surface oxide film 4 (FIG. 5 (i)). The inclination of 7 degrees during the implantation of the oxygen ions 7 into the substrate body 2 is to prevent channeling and to make the implantation depth of the oxygen ions 7 uniform. Channeling means that when ions, electrons, and the like are incident on the crystal substantially parallel to the crystal axis and the crystal plane, there is a gap (channel) surrounded by constituent atoms in the traveling direction. A phenomenon that proceeds deeply in a channel.

【0004】[0004]

【発明が解決しようとする課題】しかし、上記従来の埋
込み酸化膜の形成方法では、図5(h)及び(i)に示
すように埋込み酸化膜3のエッジ領域が基板本体2の表
面に露出してしまうため、表面酸化膜4を除去するとき
に、エッジ領域がエッチングされ、基板本体2の表面に
エッジ領域に沿って凹溝8が形成されたり、或いは埋込
み酸化膜3に空洞が形成される場合があった。本発明の
目的は、パターン形成した埋込み酸化膜のエッジ領域を
基板の表面に露出させず、これにより基板本体の表面に
不要な凹溝が形成されたり、或いは埋込み酸化膜に不要
な空洞が形成されるのを防止することができる、SOI
基板の製造方法を提供することにある。
However, in the above-mentioned conventional method for forming a buried oxide film, the edge region of the buried oxide film 3 is exposed on the surface of the substrate body 2 as shown in FIGS. Therefore, when the surface oxide film 4 is removed, the edge region is etched, and a groove 8 is formed on the surface of the substrate body 2 along the edge region, or a cavity is formed in the buried oxide film 3. There was a case. An object of the present invention is to prevent the edge region of the patterned buried oxide film from being exposed on the surface of the substrate, thereby forming an unnecessary concave groove on the surface of the substrate body or forming an unnecessary cavity in the buried oxide film. SOI that can prevent
An object of the present invention is to provide a method for manufacturing a substrate.

【0005】[0005]

【課題を解決するための手段】請求項1に係る発明は、
図1に示すように、シリコン単結晶からなる基板本体1
2の表面に表面酸化膜14を形成する工程と、表面酸化
膜14の表面に所定のパターンのレジスト層16を形成
する工程と、レジスト層16をマスクにして表面酸化膜
16を基板本体12の表面に対して垂直方向に異方性エ
ッチングを行う工程と、レジスト層16を除去して基板
本体12を洗浄する工程と、表面酸化膜14をマスクに
して基板本体12の表面に垂直に酸素イオン22を注入
する工程と、基板本体12を1300℃以上でアニール
処理して基板本体12の内部に埋込み酸化膜13を形成
した後に表面酸化膜14を除去する工程とを含むSOI
基板の製造方法である。この請求項1に記載されたSO
I基板の製造方法では、表面酸化膜14を基板本体12
の表面に対して垂直に異方性エッチングを行い、更に基
板本体12の表面に対して垂直な方向から酸素イオン2
2を注入することから、埋込み酸化膜13のエッジ領域
が表面に露出しない。この結果、表面酸化膜14を除去
するために基板本体12をエッチング液に浸漬しても、
埋込み酸化膜13のエッジ領域が除去されることはない
ので、基板本体12の表面に不要な凹溝が形成された
り、或いは埋込み酸化膜13に不要な空洞が形成される
のを防止できる。
The invention according to claim 1 is
As shown in FIG. 1, a substrate body 1 made of silicon single crystal
Forming a surface oxide film 14 on the surface of the substrate 2, forming a resist layer 16 having a predetermined pattern on the surface of the surface oxide film 14, and applying the surface oxide film 16 to the substrate body 12 using the resist layer 16 as a mask. A step of performing anisotropic etching in a direction perpendicular to the surface, a step of removing the resist layer 16 and cleaning the substrate body 12, and a step of removing oxygen ions perpendicular to the surface of the substrate body 12 using the surface oxide film 14 as a mask. And a step of removing the surface oxide film 14 after forming the buried oxide film 13 inside the substrate body 12 by annealing the substrate body 12 at a temperature of 1300 ° C. or higher.
This is a method for manufacturing a substrate. SO according to claim 1
In the method of manufacturing the I-substrate, the surface oxide film 14 is
Is anisotropically etched perpendicularly to the surface of the substrate body 12, and oxygen ions 2
2, the edge region of the buried oxide film 13 is not exposed on the surface. As a result, even if the substrate main body 12 is immersed in the etching solution to remove the surface oxide film 14,
Since the edge region of the buried oxide film 13 is not removed, it is possible to prevent unnecessary grooves from being formed on the surface of the substrate body 12 or to prevent unnecessary cavities from being formed in the buried oxide film 13.

【0006】請求項2に係る発明は、請求項1に係る発
明であって、更に基板本体がシリコン単結晶の結晶構造
の(100)面又は(111)面に対して7〜10傾け
て切出されたことを特徴とする。この請求項2に記載さ
れたSOI基板の製造方法では、酸素イオンの注入時の
チャネリングを防止でき、これにより酸素イオンの注入
深さを均一にすることができる。
The invention according to claim 2 is the invention according to claim 1, wherein the substrate body is further cut at an angle of 7 to 10 with respect to the (100) plane or the (111) plane of the crystal structure of silicon single crystal. It is characterized by being issued. In the method of manufacturing an SOI substrate according to the second aspect, channeling at the time of implanting oxygen ions can be prevented, and thereby the implantation depth of oxygen ions can be made uniform.

【0007】請求項3に係る発明は、図3に示すよう
に、基板本体42をシリコン単結晶の結晶構造の(10
0)面又は(111)面で切出す工程と、基板本体42
の表面に表面酸化膜44を形成する工程と、表面酸化膜
44の表面に所定のパターンのレジスト層46を形成す
る工程と、レジスト層46をマスクにして表面酸化膜4
4を基板本体42の表面の垂線に対して7〜10度傾け
た方向から異方性エッチングを行う工程と、レジスト層
46を除去して基板本体42を洗浄する工程と、表面酸
化膜44をマスクにして基板本体42の表面にその垂線
に対して7〜10度傾けた方向から酸素イオン62を注
入する工程と、基板本体42を1300℃以上でアニー
ル処理して基板本体42の内部に埋込み酸化膜43を形
成した後に表面酸化膜44を除去する工程とを含むSO
I基板の製造方法である。この請求項3に記載されたS
OI基板の製造方法では、表面酸化膜44を基板本体4
2の表面に対して所定の角度だけ傾けた状態で異方性エ
ッチングを行い、更に基板本体42の表面に対して上記
と同様に所定の角度だけ傾けた方向から酸素イオン62
を注入することから、請求項1と同様に埋込み酸化膜4
3のエッジ領域が表面に露出しないことに加えて、酸素
イオン62の注入時のチャネリングを防止できる。この
結果、酸素イオン62の注入深さを均一にすることがで
きる。また表面酸化膜44の異方性エッチングをECR
プラズマエッチング装置51を用いて行うことが好まし
い。
According to a third aspect of the present invention, as shown in FIG.
A step of cutting out the 0) plane or the (111) plane;
Forming a surface oxide film 44 on the surface of the substrate, forming a resist pattern 46 having a predetermined pattern on the surface of the surface oxide film 44, and using the resist layer 46 as a mask.
4 is a step of performing anisotropic etching from a direction inclined by 7 to 10 degrees with respect to a perpendicular to the surface of the substrate main body 42, a step of removing the resist layer 46 and cleaning the substrate main body 42, A step of implanting oxygen ions 62 into the surface of the substrate main body 42 as a mask from a direction inclined at 7 to 10 degrees with respect to a vertical line thereof, and annealing the substrate main body 42 at 1300 ° C. or more to bury the substrate main body 42 inside Removing the surface oxide film 44 after forming the oxide film 43
This is a method for manufacturing an I substrate. S described in claim 3
In the method of manufacturing the OI substrate, the surface oxide film 44 is
2 is anisotropically etched at a predetermined angle with respect to the surface of the substrate 2, and oxygen ions 62 are tilted at a predetermined angle with respect to the surface of the substrate body 42 in the same manner as described above.
, The buried oxide film 4 is formed as in the first embodiment.
In addition to the edge region of No. 3 not being exposed on the surface, channeling at the time of implanting oxygen ions 62 can be prevented. As a result, the implantation depth of the oxygen ions 62 can be made uniform. Also, anisotropic etching of the surface oxide film 44 is performed by ECR.
It is preferable to use a plasma etching apparatus 51.

【0008】[0008]

【発明の実施の形態】次に本発明の第1の実施の形態を
図面に基づいて説明する。図1(i)に示すように、S
OI基板11は基板本体12と、この基板本体12の内
部に形成された埋込み酸化膜13とを有する。基板本体
12はチョクラルスキー(CZ)法により育成されたシ
リコン単結晶棒の軸に直交する面[シリコン単結晶の結
晶構造の(100)面]に沿って薄板状に切出される。
また埋込み酸化膜13は次のようにして形成される。な
お、基板本体はCZ法ではなく、フローティング・ゾー
ン(FZ)法又はエピタキシャル成長法等により育成さ
れたシリコン単結晶棒又はシリコン単結晶板から切出し
てもよい。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a first embodiment of the present invention will be described with reference to the drawings. As shown in FIG.
The OI substrate 11 has a substrate body 12 and a buried oxide film 13 formed inside the substrate body 12. The substrate body 12 is cut into a thin plate along a plane perpendicular to the axis of the silicon single crystal rod grown by the Czochralski (CZ) method (the (100) plane of the silicon single crystal crystal structure).
The buried oxide film 13 is formed as follows. The substrate body may be cut from a silicon single crystal rod or a silicon single crystal plate grown by a floating zone (FZ) method, an epitaxial growth method, or the like, instead of the CZ method.

【0009】先ず基板本体12の表面に表面酸化膜14
を形成する(図1(a))。この表面酸化膜14はシリ
コン酸化膜(SiO2膜)であり、基板本体12を熱酸
化することにより、又は化学気相成長(CVD)法によ
り形成される。また表面酸化膜14の厚さは200nm
〜1000nmの範囲内に形成される。表面酸化膜14
の厚さを200nm〜1000nmの範囲に限定したの
は、200nm未満では後述する酸素イオン22が表面
酸化膜14を通過して基板本体12に注入されるおそれ
があり、1000nm以下で酸素イオンを十分に遮断す
ることができるからである。次いで表面酸化膜14の表
面にフォトリソグラフィにより所定のパターンのレジス
ト層16を形成する(図1(b)及び(c))。このレ
ジスト層16をフォトマスク18を用いて露光し(図1
(b))、現像及びリンスを経て、レジスト層16に所
定のパターンが形成される(図1(c))。
First, a surface oxide film 14 is formed on the surface of the substrate body 12.
Is formed (FIG. 1A). The surface oxide film 14 is a silicon oxide film (SiO 2 film) and is formed by thermally oxidizing the substrate body 12 or by a chemical vapor deposition (CVD) method. The thickness of the surface oxide film 14 is 200 nm.
It is formed within a range of 10001000 nm. Surface oxide film 14
Is limited to the range of 200 nm to 1000 nm. If the thickness is less than 200 nm, oxygen ions 22 described below may pass through the surface oxide film 14 and be implanted into the substrate body 12. This is because it can be cut off. Next, a resist layer 16 having a predetermined pattern is formed on the surface of the surface oxide film 14 by photolithography (FIGS. 1B and 1C). This resist layer 16 is exposed using a photomask 18 (FIG. 1).
(B)), through development and rinsing, a predetermined pattern is formed on the resist layer 16 (FIG. 1 (c)).

【0010】上記レジスト層16をマスクにして表面酸
化膜14を基板本体12の表面に対して垂直方向に異方
性エッチングを行う(図1(d)及び(e))。異方性
エッチングはこの実施の形態では反応性イオンエッチン
グである。反応性イオンエッチングでは、図示しないが
反応室内に設置された2枚の対向電極のうち下側電極に
基板本体を載せ、これらの電極に高周波電圧を印加して
プラズマを誘起することで、CF4又はSF6等のエッチ
ングガスより反応性の高いラディカルイオン核種を形成
し、プラズマ及び基板本体12間に生じる自己バイアス
電位差により基板本体12に数十から数百eVの上記ラ
ディカルイオンが入射し、このラディカルイオンによる
スパッタ作用と化学反応の両方の効果で表面酸化膜14
のエッチングが進行する。このため表面酸化膜14の内
周縁はアンダカットのない垂直なエッチング形状となる
(図1(e))。なお、異方性エッチングとして、後述
するECRプラズマエッチングを用いてもよい。エッチ
ング終了後、硫酸過水等によりレジスト層16を除去し
(図1(f))、その後、洗浄する。
Using the resist layer 16 as a mask, the surface oxide film 14 is anisotropically etched in a direction perpendicular to the surface of the substrate body 12 (FIGS. 1D and 1E). The anisotropic etching is a reactive ion etching in this embodiment. In the reactive ion etching, although not shown, the substrate main body is placed on the lower electrode of two counter electrodes provided in the reaction chamber, and a high-frequency voltage is applied to these electrodes to induce plasma, whereby CF 4 is induced. Alternatively, a radical ion nuclide having a higher reactivity than an etching gas such as SF 6 is formed, and the above-described radical ions of several tens to several hundreds eV enter the substrate main body 12 due to a self-bias potential difference generated between the plasma and the substrate main body 12. The surface oxide film 14 is formed by both the sputtering action and the chemical reaction by the radical ions.
Etching proceeds. Therefore, the inner peripheral edge of the surface oxide film 14 has a vertical etching shape without undercut (FIG. 1E). Note that ECR plasma etching described later may be used as the anisotropic etching. After the completion of the etching, the resist layer 16 is removed with a sulfuric acid-hydrogen peroxide mixture or the like (FIG. 1F), and thereafter, the substrate is washed.

【0011】次に表面酸化膜14をマスクにして基板本
体12の表面に垂直に酸素イオン22を注入する(図1
(g))。このときの酸素イオン22の注入条件は注入
量が1×1017/cm2〜2×1018/cm2、好ましく
は1.5×1017/cm2〜1.8×1018/cm2であ
り、注入エネルギが50keV〜300keV、好まし
くは50keV〜220keVである。酸素イオン22
の注入後、基板本体12をアルゴン及び酸素の混合ガス
雰囲気中、或いは窒素及び酸素の混合ガス雰囲気中で、
1300℃以上、好ましくは1310〜1380℃の範
囲内に2〜100時間保持した後に徐冷するアニール処
理を行う(図1(h))。これにより基板本体12の酸
素イオン22が注入された部分の酸化が促進されて、基
板本体12の内部に埋込み酸化膜13が形成される。更
に上記基板本体12をフッ酸アンモニウム水溶液及びフ
ッ酸の混合液(エッチング液)に浸漬して表面酸化膜1
4を除去する(図1(i))。一方、図2に示すよう
に、内部に埋込み酸化膜13が形成された基板本体12
にフィールド酸化膜(FOX)からなる分離領域23を
形成した後に、ドーパントを注入してソース領域24及
びドレイン領域26を形成し、基板本体12にSOI構
造素子27及びバルク構造素子28を一体的に形成す
る。図2中の符号29は内部MOSFET等のゲートで
ある。
Next, oxygen ions 22 are implanted vertically into the surface of the substrate body 12 using the surface oxide film 14 as a mask (FIG. 1).
(G)). At this time, the implantation conditions of the oxygen ions 22 are such that the implantation amount is 1 × 10 17 / cm 2 to 2 × 10 18 / cm 2 , preferably 1.5 × 10 17 / cm 2 to 1.8 × 10 18 / cm 2. And the implantation energy is 50 keV to 300 keV, preferably 50 keV to 220 keV. Oxygen ion 22
After the implantation, the substrate body 12 is placed in a mixed gas atmosphere of argon and oxygen, or in a mixed gas atmosphere of nitrogen and oxygen,
After holding at 1300 ° C. or more, preferably in the range of 1310 to 1380 ° C. for 2 to 100 hours, annealing treatment for slow cooling is performed (FIG. 1 (h)). This promotes oxidation of the portion of the substrate main body 12 into which the oxygen ions 22 have been implanted, so that the buried oxide film 13 is formed inside the substrate main body 12. Further, the substrate body 12 is immersed in a mixed solution (etching solution) of an ammonium hydrofluoric acid aqueous solution and hydrofluoric acid to form a surface oxide film 1.
4 is removed (FIG. 1 (i)). On the other hand, as shown in FIG. 2, a substrate body 12 having a buried oxide film 13 formed therein is formed.
After forming an isolation region 23 made of a field oxide film (FOX), a dopant is implanted to form a source region 24 and a drain region 26, and an SOI structure element 27 and a bulk structure element 28 are integrally formed on the substrate body 12. Form. Reference numeral 29 in FIG. 2 denotes a gate of an internal MOSFET or the like.

【0012】このように製造されたSOI基板11で
は、表面酸化膜14を基板本体12の表面に対して垂直
に異方性エッチングを行い、更に基板本体12の表面に
対して垂直な方向から酸素イオン22を注入することか
ら、埋込み酸化膜13のエッジ領域が表面に露出しな
い。この結果、表面酸化膜14を除去するために基板本
体12をエッチング液に浸漬しても、埋込み酸化膜13
のエッジ領域が除去されることはないので、基板本体1
2の表面に不要な凹溝が形成されたり、或いは埋込み酸
化膜13に不要な空洞が形成されるのを防止できる。な
お、この第1の実施の形態では、基板本体をシリコン単
結晶棒の軸に直交する面[シリコン単結晶の結晶構造の
(100)面]に沿って切出したが、シリコン単結晶棒
の軸に直交する面[シリコン単結晶の結晶構造の(10
0)面]に対して7〜10度傾けて切出してもよい。こ
の場合、酸素イオンを注入するときのチャネリングを防
止でき、酸素イオンの注入深さを均一にすることができ
る。またシリコン単結晶の結晶構造の(111)面に対
して7〜10度傾けて切出しても、上記と同様に酸素イ
オンを注入するときのチャネリングを防止できる。
In the SOI substrate 11 manufactured as described above, the surface oxide film 14 is subjected to anisotropic etching perpendicular to the surface of the substrate main body 12, and further, oxygen is applied from the direction perpendicular to the surface of the substrate main body 12. Since the ions 22 are implanted, the edge region of the buried oxide film 13 is not exposed on the surface. As a result, even if the substrate body 12 is immersed in the etching solution to remove the surface oxide film 14, the buried oxide film 13
Of the substrate body 1 is not removed.
2 can be prevented from being formed on the surface of the substrate 2 or unnecessary cavities can be prevented from being formed in the buried oxide film 13. In the first embodiment, the substrate body is cut out along a plane perpendicular to the axis of the silicon single crystal rod [the (100) plane of the crystal structure of silicon single crystal]. [Single crystal single crystal (10
0) plane]. In this case, channeling when implanting oxygen ions can be prevented, and the implantation depth of oxygen ions can be made uniform. Even if the silicon single crystal is cut at an angle of 7 to 10 degrees with respect to the (111) plane of the crystal structure, channeling when oxygen ions are implanted can be prevented in the same manner as described above.

【0013】図3及び図4は本発明の第2の実施の形態
を示す。この実施の形態では、先ず第1の実施の形態と
同様に、基板本体42をシリコン単結晶棒の軸に直交す
る面[シリコン単結晶の結晶構造の(100)面]で切
出し、基板本体42の表面に表面酸化膜44を形成した
後に(図3(a))、表面酸化膜44の表面に所定のパ
ターンのレジスト層46を形成する(図3(b)及び
(c))。次いでレジスト層46をマスクにして表面酸
化膜44を基板本体42の表面の垂線に対して7〜10
度傾けた方向から異方性エッチングを行う(図3(d)
及び(e))。この異方性エッチングはECRプラズマ
エッチング装置51(図4)を用いて行うことが好まし
く、これにより表面酸化膜44のアンダカットを第1の
実施の形態より更に確実に防止することができる。この
エッチング装置51としては、拡散磁場方式やソースプ
ラズマ方式等があるが、この実施の形態では拡散磁場方
式の装置が用いられる。
FIGS. 3 and 4 show a second embodiment of the present invention. In this embodiment, first, as in the first embodiment, the substrate main body 42 is cut out on a plane perpendicular to the axis of the silicon single crystal rod (the (100) plane of the silicon single crystal crystal structure). After the surface oxide film 44 is formed on the surface of the substrate (FIG. 3A), a resist pattern 46 having a predetermined pattern is formed on the surface of the surface oxide film 44 (FIGS. 3B and 3C). Next, using the resist layer 46 as a mask, the surface oxide film 44 is
Perform anisotropic etching from the direction inclined at an angle (FIG. 3D)
And (e)). This anisotropic etching is preferably performed using the ECR plasma etching apparatus 51 (FIG. 4), whereby the undercut of the surface oxide film 44 can be more reliably prevented than in the first embodiment. The etching apparatus 51 includes a diffusion magnetic field method, a source plasma method, and the like. In this embodiment, a diffusion magnetic field method apparatus is used.

【0014】拡散磁場方式の装置51は図4に示すよう
に、基板本体42を収容するチャンバ52と、このチャ
ンバ52の上面に引出し電極53により仕切られて設け
られたプラズマ室54と、プラズマ室54にマイクロ波
(2.45GHz)を導く導波路56と、プラズマ室5
4の周囲を包囲するコイル57とを有する。基板本体4
2はベース58上に上記所定の角度だけ傾けた状態で置
かれる。またエッチングガスとしてはハロゲン化カーボ
ンやハロゲン化サルファ等が用いられる。この装置51
では、電子サイクロトロン共鳴(Electron Cyclotron r
esonance)を用いることにより、電子を直流的に加速し
て効率良くプラズマを加熱できるとともに、電子が磁力
線の周りを旋回運動(ラーモア運動)するため、実質的
な行路長をプラズマ室54の大きさに比して長くするこ
とができる。このため、平均自由行程の長い低圧力下に
おける高密度のプラズマを生成され、エッチングガスが
イオン化して引出し電極53(400V〜2kVの電圧
が印加されている。)を通過し、エッチング核種59と
なって表面酸化膜44をエッチングする。この結果、エ
ッチングによるパターン形成において、異方性度を向上
することができるので、表面酸化膜44の内周縁は上記
所定の角度だけ傾いた状態でエッチングされる。なお、
図4中の符号61は石英板である。
As shown in FIG. 4, a diffused magnetic field type apparatus 51 includes a chamber 52 for accommodating a substrate body 42, a plasma chamber 54 provided on an upper surface of the chamber 52 and partitioned by an extraction electrode 53, and a plasma chamber 54. A waveguide 56 for guiding microwaves (2.45 GHz) to the plasma chamber 5;
4 surrounding the coil 57. Substrate body 4
2 is placed on the base 58 in a state of being inclined by the predetermined angle. As an etching gas, halogenated carbon, halogenated sulfur or the like is used. This device 51
In the Electron Cyclotron Resonance (Electron Cyclotron r
esonance), the plasma can be efficiently heated by accelerating electrons in a direct current manner, and the electrons make a swirling motion (Larmor motion) around the lines of magnetic force. It can be longer than. For this reason, high-density plasma is generated under a low pressure with a long mean free path, and the etching gas is ionized and passes through the extraction electrode 53 (a voltage of 400 V to 2 kV is applied). Then, the surface oxide film 44 is etched. As a result, the degree of anisotropy can be improved in pattern formation by etching, so that the inner peripheral edge of the surface oxide film 44 is etched while being inclined by the predetermined angle. In addition,
Reference numeral 61 in FIG. 4 is a quartz plate.

【0015】エッチング終了後、第1の実施の形態と同
様に、硫酸過水等によりレジスト層46を除去し(図3
(f))、その後、洗浄する。次に表面酸化膜44をマ
スクにして基板本体42の表面にその垂線に対して7〜
10度傾けた方向(上記表面酸化膜44のエッチング方
向と同一方向)から酸素イオン62を注入する(図3
(g))。このときの酸素イオン62の注入条件は注入
量が1×1017/cm2〜2×1018/cm2、好ましく
は1.5×1017/cm2〜1.8×1018/cm2であ
り、注入エネルギが50keV〜300keV、好まし
くは50keV〜220keVである。酸素イオン62
の注入後、第1の実施の形態と同様に、基板本体42を
アルゴン及び酸素の混合ガス雰囲気中、或いは窒素及び
酸素の混合ガス雰囲気中で、1300℃以上、好ましく
は1310〜1380℃の範囲内に2〜100時間保持
した後に徐冷するアニール処理を行う(図3(h))。
これにより基板本体42の酸素イオン62が注入された
部分の酸化が促進されて、基板本体42の内部に埋込み
酸化膜43が形成される。更に上記基板本体42をフッ
酸アンモニウム水溶液及びフッ酸の混合液(エッチング
液)に浸漬して表面酸化膜44を除去する(図3
(i))。
After completion of the etching, the resist layer 46 is removed with sulfuric acid and hydrogen peroxide as in the first embodiment (FIG. 3).
(F)) Then, washing is performed. Next, using the surface oxide film 44 as a mask, the surface of the substrate
Oxygen ions 62 are implanted from a direction inclined by 10 degrees (the same direction as the etching direction of the surface oxide film 44) (FIG. 3).
(G)). At this time, the implantation condition of the oxygen ions 62 is such that the implantation amount is 1 × 10 17 / cm 2 to 2 × 10 18 / cm 2 , preferably 1.5 × 10 17 / cm 2 to 1.8 × 10 18 / cm 2. And the implantation energy is 50 keV to 300 keV, preferably 50 keV to 220 keV. Oxygen ion 62
After the implantation, the substrate main body 42 is placed in a mixed gas atmosphere of argon and oxygen or a mixed gas atmosphere of nitrogen and oxygen at a temperature of 1300 ° C. or higher, preferably 1310 to 1380 ° C., as in the first embodiment. After that, an annealing process of gradually cooling is performed after holding for 2 to 100 hours (FIG. 3 (h)).
Thereby, oxidation of the portion of the substrate main body 42 into which the oxygen ions 62 have been implanted is promoted, and a buried oxide film 43 is formed inside the substrate main body 42. Further, the substrate body 42 is immersed in a mixed solution (etching solution) of an aqueous solution of ammonium fluoride and hydrofluoric acid to remove the surface oxide film 44 (FIG. 3).
(I)).

【0016】このように製造されたSOI基板41で
は、表面酸化膜44を基板本体42の表面に対して所定
の角度だけ傾けた状態で異方性エッチングを行い、更に
基板本体42の表面に対して上記と同様に所定の角度だ
け傾けた方向から酸素イオン62を注入することから、
第1の実施の形態と同様に埋込み酸化膜43のエッジ領
域が表面に露出しないことに加えて、酸素イオン62の
注入時のチャネリングを防止できる。この結果、酸素イ
オン62の注入深さを均一にすることができる。なお、
この第2の実施の形態では、基板本体をシリコン単結晶
の結晶構造の(100)面に沿って切出したが、シリコ
ン単結晶の結晶構造の(111)面に沿って切出しても
よい。これはシリコン単結晶の結晶構造の(111)面
に沿って切出した後に、表面酸化膜の異方性エッチング
の方向及び酸素イオンの注入方向を基板本体の表面の垂
線に対して7〜10度傾けて行うことにより、上記と同
様にチャネリングを防止できるからである。
In the SOI substrate 41 manufactured as described above, the surface oxide film 44 is anisotropically etched with the surface oxide film 44 inclined at a predetermined angle with respect to the surface of the substrate main body 42, and further, the surface oxide film 44 is As described above, since the oxygen ions 62 are implanted from a direction inclined by a predetermined angle as described above,
As in the first embodiment, in addition to the edge region of the buried oxide film 43 not being exposed on the surface, channeling at the time of implanting the oxygen ions 62 can be prevented. As a result, the implantation depth of the oxygen ions 62 can be made uniform. In addition,
In the second embodiment, the substrate body is cut along the (100) plane of the silicon single crystal crystal structure, but may be cut along the (111) plane of the silicon single crystal crystal structure. This is because, after cutting along the (111) plane of the crystal structure of silicon single crystal, the direction of anisotropic etching of the surface oxide film and the direction of implantation of oxygen ions are 7 to 10 degrees with respect to the normal to the surface of the substrate body. This is because channeling can be prevented by performing the tilting in the same manner as described above.

【0017】[0017]

【発明の効果】以上述べたように、本発明によれば、シ
リコン単結晶からなる基板本体の表面に表面酸化膜を介
して所定のパターンのレジスト層を形成し、レジスト層
をマスクにして表面酸化膜を基板本体の表面に対して垂
直方向に異方性エッチングを行い、レジスト層を除去し
た後に表面酸化膜をマスクにして基板本体の表面に垂直
に酸素イオンを注入し、更に基板本体をアニール処理し
て基板本体の内部に埋込み酸化膜を形成した後に表面酸
化膜を除去したので、埋込み酸化膜のエッジ領域が表面
に露出しない。この結果、表面酸化膜を除去するために
基板本体をエッチング液に浸漬しても、埋込み酸化膜の
エッジ領域が除去されることはないので、基板本体の表
面に不要な凹溝が形成されたり、或いは埋込み酸化膜に
不要な空洞が形成されるのを防止できる。また基板本体
をシリコン単結晶の結晶構造の(100)面又は(11
1)面にに対して7〜10傾けて切出せば、酸素イオン
の注入時のチャネリングを防止できるので、酸素イオン
の注入深さを均一にすることができる。
As described above, according to the present invention, a resist layer having a predetermined pattern is formed on a surface of a substrate body made of silicon single crystal via a surface oxide film, and the surface is formed using the resist layer as a mask. The oxide film is anisotropically etched in a direction perpendicular to the surface of the substrate body, and after removing the resist layer, oxygen ions are implanted vertically into the surface of the substrate body using the surface oxide film as a mask. Since the surface oxide film is removed after the buried oxide film is formed inside the substrate body by annealing, the edge region of the buried oxide film is not exposed on the surface. As a result, even if the substrate body is immersed in the etching solution to remove the surface oxide film, the edge region of the buried oxide film is not removed, so that unnecessary concave grooves are formed on the surface of the substrate body. Alternatively, formation of unnecessary cavities in the buried oxide film can be prevented. In addition, the substrate body may be made of (100) plane or (11)
1) If cutting is performed at an angle of 7 to 10 with respect to the plane, channeling at the time of oxygen ion implantation can be prevented, so that the oxygen ion implantation depth can be made uniform.

【0018】またシリコン単結晶の結晶構造の(10
0)面又は(111)面で切出した基板本体の表面に表
面酸化膜を介して所定のパターンのレジスト層を形成
し、レジスト層をマスクにして表面酸化膜を基板本体の
表面の垂線に対して7〜10度傾けた方向から異方性エ
ッチングを行い、レジスト層を除去した後に表面酸化膜
をマスクにして基板本体の表面にその垂線に対して7〜
10度傾けた方向から酸素イオンを注入し、更に基板本
体をアニール処理して基板本体の内部に埋込み酸化膜を
形成した後に表面酸化膜を除去すれば、上記と同様に埋
込み酸化膜のエッジ領域が表面に露出しないことに加え
て、酸素イオンの注入時のチャネリングを防止できる。
この結果、酸素イオンの注入深さを均一にすることがで
きる。更に表面酸化膜の異方性エッチングをECRプラ
ズマエッチング装置を用いて行えば、表面酸化膜の内周
縁が上記所定の角度に正確にエッチングされるため、埋
込み酸化膜のエッジ領域の表面への露出をより確実に防
止することができる。
The crystal structure of the silicon single crystal (10
A resist layer having a predetermined pattern is formed on the surface of the substrate body cut out by the (0) plane or the (111) plane via a surface oxide film, and the surface oxide film is formed with respect to a perpendicular to the surface of the substrate body using the resist layer as a mask. Anisotropic etching is performed from a direction inclined by 7 to 10 degrees, and after removing the resist layer, the surface oxide film is used as a mask and the surface of the substrate main body is deflected by 7 to 10 with respect to the perpendicular.
Oxygen ions are implanted from the direction inclined by 10 degrees, the substrate body is annealed to form a buried oxide film inside the substrate body, and then the surface oxide film is removed. Can be prevented from being exposed to the surface, and channeling during the implantation of oxygen ions can be prevented.
As a result, the implantation depth of oxygen ions can be made uniform. Further, if the anisotropic etching of the surface oxide film is performed by using an ECR plasma etching apparatus, the inner peripheral edge of the surface oxide film is accurately etched at the predetermined angle, so that the buried oxide film is exposed to the surface of the edge region. Can be more reliably prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明第1実施形態SOI基板のSOI構造素
子の製造方法を工程順に示す断面図。
FIG. 1 is a sectional view showing a method of manufacturing an SOI structure element on an SOI substrate in a first embodiment of the present invention in the order of steps.

【図2】そのSOI構造素子とバルク構造素子とを含む
SOI基板の断面図。
FIG. 2 is a cross-sectional view of an SOI substrate including the SOI structure element and the bulk structure element.

【図3】本発明の第2実施形態を示す図1に対応する断
面図。
FIG. 3 is a cross-sectional view corresponding to FIG. 1, showing a second embodiment of the present invention.

【図4】そのSOI基板の表面酸化膜をECRプラズマ
エッチング装置を用いて異方性エッチングを行っている
状態を示す断面図。
FIG. 4 is a cross-sectional view showing a state in which an anisotropic etching is performed on a surface oxide film of the SOI substrate using an ECR plasma etching apparatus.

【図5】従来例を示す図1に対応する断面図。FIG. 5 is a sectional view showing a conventional example and corresponding to FIG.

【符号の説明】[Explanation of symbols]

11,41 SOI基板 12,42 基板本体 13,43 埋込み酸化膜 14,44 表面酸化膜 16,46 レジスト層 22,62 酸素イオン 51 ECRプラズマエッチング装置 11, 41 SOI substrate 12, 42 Substrate body 13, 43 Buried oxide film 14, 44 Surface oxide film 16, 46 Resist layer 22, 62 Oxygen ion 51 ECR plasma etching apparatus

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/12 H01L 29/78 613Z 29/786 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 27/12 H01L 29/78 613Z 29/786

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 シリコン単結晶からなる基板本体(12)の
表面に表面酸化膜(14)を形成する工程と、 前記表面酸化膜(14)の表面に所定のパターンのレジスト
層(16)を形成する工程と、 前記レジスト層(16)をマスクにして前記表面酸化膜(14)
を前記基板本体(12)の表面に対して垂直方向に異方性エ
ッチングを行う工程と、 前記レジスト層(16)を除去して前記基板本体(12)を洗浄
する工程と、 前記表面酸化膜(14)をマスクにして前記基板本体(12)の
表面に垂直に酸素イオン(22)を注入する工程と、 前記基板本体(12)を1300℃以上でアニール処理して
前記基板本体(12)の内部に埋込み酸化膜(13)を形成した
後に前記表面酸化膜(14)を除去する工程とを含むSOI
基板の製造方法。
A step of forming a surface oxide film on a surface of a substrate body made of silicon single crystal; and forming a resist pattern having a predetermined pattern on a surface of the surface oxide film. Forming and the surface oxide film (14) using the resist layer (16) as a mask
Performing anisotropic etching in a direction perpendicular to the surface of the substrate body (12); removing the resist layer (16) to wash the substrate body (12); and (14) using a mask as a mask to implant oxygen ions (22) perpendicular to the surface of the substrate body (12); and annealing the substrate body (12) at 1300 ° C. or higher to obtain the substrate body (12). Forming a buried oxide film (13) inside the substrate and then removing the surface oxide film (14).
Substrate manufacturing method.
【請求項2】 基板本体(12)がシリコン単結晶の結晶構
造の(100)面又は(111)面に対して7〜10傾
けて切出された請求項1記載のSOI基板の製造方法。
2. The method for manufacturing an SOI substrate according to claim 1, wherein the substrate body is cut out at an angle of 7 to 10 with respect to a (100) plane or a (111) plane of a silicon single crystal structure.
【請求項3】 基板本体(42)をシリコン単結晶の結晶構
造の(100)面又は(111)面で切出す工程と、 前記基板本体(42)の表面に表面酸化膜(44)を形成する工
程と、 前記表面酸化膜(44)の表面に所定のパターンのレジスト
層(46)を形成する工程と、 前記レジスト層(46)をマスクにして前記表面酸化膜(44)
を前記基板本体(42)の表面の垂線に対して7〜10度傾
けた方向から異方性エッチングを行う工程と、 前記レジスト層(46)を除去して前記基板本体(42)を洗浄
する工程と、 前記表面酸化膜(44)をマスクにして前記基板本体(42)の
表面にその垂線に対して7〜10度傾けた方向から酸素
イオン(62)を注入する工程と、 前記基板本体(42)を1300℃以上でアニール処理して
前記基板本体(42)の内部に埋込み酸化膜(43)を形成した
後に前記表面酸化膜(44)を除去する工程とを含むSOI
基板の製造方法。
3. A step of cutting the substrate body (42) at a (100) plane or a (111) plane of a silicon single crystal, and forming a surface oxide film (44) on the surface of the substrate body (42). Performing a step of forming a resist pattern (46) having a predetermined pattern on the surface of the surface oxide film (44); and using the resist layer (46) as a mask to form the surface oxide film (44).
Performing anisotropic etching from a direction inclined by 7 to 10 degrees with respect to a perpendicular to the surface of the substrate main body (42); and removing the resist layer (46) and cleaning the substrate main body (42). A step of implanting oxygen ions (62) into the surface of the substrate body (42) from a direction inclined at 7 to 10 degrees with respect to a perpendicular to the surface of the substrate body (42) using the surface oxide film (44) as a mask; (42) annealing at 1300 ° C. or higher to form a buried oxide film (43) inside the substrate body (42), and then removing the surface oxide film (44).
Substrate manufacturing method.
【請求項4】 表面酸化膜(44)の異方性エッチングをE
CRプラズマエッチング装置(51)を用いて行う請求項3
記載のSOI基板の製造方法。
4. Anisotropic etching of the surface oxide film (44) is performed by E
4. The method according to claim 3, wherein the etching is performed using a CR plasma etching apparatus.
The manufacturing method of the SOI substrate described in the above.
JP2000120488A 2000-04-21 2000-04-21 Method for manufacturing soi substrate Pending JP2001308025A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000120488A JP2001308025A (en) 2000-04-21 2000-04-21 Method for manufacturing soi substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000120488A JP2001308025A (en) 2000-04-21 2000-04-21 Method for manufacturing soi substrate

Publications (1)

Publication Number Publication Date
JP2001308025A true JP2001308025A (en) 2001-11-02

Family

ID=18631287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000120488A Pending JP2001308025A (en) 2000-04-21 2000-04-21 Method for manufacturing soi substrate

Country Status (1)

Country Link
JP (1) JP2001308025A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1487010A2 (en) * 2003-06-13 2004-12-15 Siltronic AG SOI substrate, semiconductor substrate, and method for production thereof
JP2007142136A (en) * 2005-11-18 2007-06-07 Sumco Corp Manufacturing method of soi substrate
US7537989B2 (en) 2005-11-18 2009-05-26 Sumco Corporation Method for manufacturing SOI substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1487010A2 (en) * 2003-06-13 2004-12-15 Siltronic AG SOI substrate, semiconductor substrate, and method for production thereof
JP2005026644A (en) * 2003-06-13 2005-01-27 Siltronic Japan Corp Soi substrate, semiconductor substrate, and its manufacturing method
EP1487010A3 (en) * 2003-06-13 2005-03-16 Siltronic AG SOI substrate, semiconductor substrate, and method for production thereof
US7320925B2 (en) 2003-06-13 2008-01-22 Siltronic Ag SOI substrate, semiconductor substrate, and method for production thereof
JP2007142136A (en) * 2005-11-18 2007-06-07 Sumco Corp Manufacturing method of soi substrate
US7537989B2 (en) 2005-11-18 2009-05-26 Sumco Corporation Method for manufacturing SOI substrate
US7811878B2 (en) 2005-11-18 2010-10-12 Sumco Corporation Method of manufacturing SOI substrate

Similar Documents

Publication Publication Date Title
US7442623B2 (en) Method for manufacturing bonded substrate and bonded substrate manufactured by the method
US7943497B2 (en) Method for manufacturing an SOI substrate
US4939100A (en) Process for the production of a MIS transistor with a raised substrate/gate dielectric interface end
US7811878B2 (en) Method of manufacturing SOI substrate
US9947768B2 (en) Method for forming spacers for a transistor gate
EP0405923B1 (en) Method for forming variable width isolation structures
JPH05206052A (en) Manufacture of device
US9607840B2 (en) Method for forming spacers for a transistor gate
JP2001308025A (en) Method for manufacturing soi substrate
US10446408B2 (en) Process for etching a SiN-based layer
JP5090638B2 (en) Method for manufacturing SOI substrate
JP4790211B2 (en) SOI substrate, semiconductor substrate and manufacturing method thereof
JP4483173B2 (en) Manufacturing method of SOI substrate
KR20030076627A (en) Method of producing soi materials
KR100336567B1 (en) Isolation method of semiconductor device
JPH1167890A (en) Manufacture of semiconductor device
JP5038618B2 (en) Manufacturing method of SOI substrate
KR100290901B1 (en) Method for fabricating isolation film of semiconductor device
JPH07335847A (en) Manufacture of silicon substrate having embedded oxide film
JP2001308172A (en) Method for manufacturing soi substrate
JPS6230330A (en) Dry etching method
JPH01239867A (en) Formation of semiconductor on insulating film
JP2005268511A (en) Manufacturing method of soi substrate
JPH11274284A (en) Method of forming element isolator
JPH0396223A (en) Forming method for soi structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070904