JP4481561B2 - Mask for semiconductor devices - Google Patents
Mask for semiconductor devices Download PDFInfo
- Publication number
- JP4481561B2 JP4481561B2 JP2002322934A JP2002322934A JP4481561B2 JP 4481561 B2 JP4481561 B2 JP 4481561B2 JP 2002322934 A JP2002322934 A JP 2002322934A JP 2002322934 A JP2002322934 A JP 2002322934A JP 4481561 B2 JP4481561 B2 JP 4481561B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- area
- mask
- region
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、マルチチップ構成の半導体装置製造用マスクに関する。
【0002】
【従来の技術】
従来、露光装置により、マスクの微細なパターンでウエハを露光するには、ステップアンドリピート法とステップアンドスキャン法が広く用いられている。ステップアンドリピート法では、、2次元移動可能なウエハステージ上に円形のウエハを載置し、ウエハステージをXY方向に順次ステッピングしながら、デバイスパターンが描画されたマスクを通して光をウエハに照射しそのデバイスパターンをウエハに転写し、縦横に多数のデバイスパターンを描画する。ステップアンドスキャン方式では、同様にウエハステージをXY方向に順次ステッピングするとともに、スリット状の露光領域においてのみ光を照射しながら、デバイスパターンが描画されたマスクを保持するマスクステージとウエハステージとを同期させてスキャンさせることによって、マスクに描画されたデバイスパターンをウエハ上に転写し、縦横に多数のデバイスパターンを描画する。
【0003】
しかしながら、ステップアンドリピート方式およびステップアンドスキャン方式何れの方法を用いる場合であっても、デバイスパターンが転写されるウエハは円形であるのに対し、露光されるショット領域は矩形であることから、ウエハ周辺部には、ショット領域の一部が欠け、デバイスパターンの1部が転写されない欠けチップが発生する。
【0004】
また、この欠けショット領域においては、露光工程時に行なうフォーカス(ウエハステージ高さ)や、レベリング(ステージ傾き)調整に必要なウエハ表面高さ検出位置がウエハの外にはみ出すため、正確な調整ができないという問題がある。
【0005】
この問題に対しては、露光対象のショット領域にステッピングする前に、隣接するショット領域で取得したウエハ表面高さの情報を、そのまま適用して便宜的に調整を行なう方法がある。
【0006】
しかしながら、ウエハ周辺部分は、製造プロセスにおいて加えられた熱処理で反りが生じていたり、CMP(Chemical Mechanical Polishing)等の研磨プロセスの面内ばらつき等によって、ウエハ中央部分と較べ、凹凸状態が異なり、局所的な傾きの差が大きい。このため、隣接するショット領域の情報をそのまま適用する方法は必ずしも有効な方法とはいえない。
【0007】
図1は、従来から一般的に用いられる半導体デバイス用マスクを示す図である。
【0008】
図1に示すように、半導体デバイス用マスク1は、通常、複数のデバイスパターン2が描画されており、この複数のデバイスパターン2を一括してウエハに露光することにより、同時に複数のチップが形成されるように構成されている。
【0009】
図2は、マスクに描画されたデバイスパターンが複数転写されたウエハの一例を示す図である。
【0010】
図2において、円形のウエハ10には、製品チップ製造のために利用されない無効領域11bと、利用される有効領域11aとの境界(「ウエハエッジ」と呼ぶ。)がある。無効領域11bの幅は、例えば4mmである。円形のウエハ10上には、マスクのデバイスパターンを露光した、実線で示される24mmx24mmのショット領域(1回のステッピング動作によって露光される領域)12が58個形成される。この内、無効領域11bに掛からないショット領域12aには、それぞれ、1つのデバイスパターンが露光されるチップ領域(点線で示される)が16個形成される。
【0011】
しかし、ショット領域の一部がウエハエッジ11からはみ出る、ウエハ周辺部に形成されるショット領域12bでは、×印で示した欠けチップが発生する。周辺部のショット領域12bでは、ショット領域全体にわたるフォーカスやレベリングの調整がなされていないため、デフォーカスが生じやすい。特に、△印で示したチップ13はデフォーカスが生じやすい。
【0012】
そこで、ステップアンドリピート方式の露光装置において、ウエハ周辺に一定幅の禁止帯を設け、その禁止帯の中に一部分が存在し、残りの部分がウエハの外側に存在するショット領域を露光するときは、禁止帯の境界位置までステージをシフトしてフォーカス調整を行ない、再び元の位置に戻して露光するものがある(特許文献1参照)。
【0013】
また、ステップアンドスキャン方式の露光装置において、スループットの向上を主たる目的として、ウエハ周辺での露光を1ショット分行うのではなく、とれる(全体がウエハエッジ内に入る)チップ分のみ露光するものがある。これにより、ウエハ周辺におけるフォーカスの測定も、ウエハ外の露光領域が存在しないため、測定エラーが減少するとされている(特許文献2参照)。
【0014】
【特許文献1】
特開平6−29186号公報(段落番号0029〜段落番号0039、図7、図8)
【特許文献2】
特開平9−22863号公報(段落番号0007〜段落番号0019、0034〜0038、図3,図5,図6,図11)
【0015】
【発明が解決しようとする課題】
しかしながら、特許文献1に開示された方法でも欠けチップの発生を防ぐことはできない。欠けチップに形成された微細なパターンは、その後の製造工程中にはがれ、パーティクルの発生源となる。この結果、歩留りの低下が起きる。またこの方法では、複雑なステージ制御が必要となり、フォーカス制御を行った後に露光位置に戻す時に、フォーカスのずれが発生する可能性もある。
【0016】
特許文献2に開示されている方法は、この文献の実施例に示されたように、スキャン方向に対してのみ複数のデバイスパターンが配列されたマスクを露光する場合には良好に適用できるとしても、スキャン方向に対して垂直な方向にも複数のデバイスパターンが配列された場合には、適用が困難である。すなわち、ウエハを無駄なく利用しようとすると欠けチップの発生を防止することができない。
【0017】
さらに、スキャン方向に対して垂直な方向には一列にしかデバイスパターンが配列されない場合であっても、この文献の0038段落に記されたように、完全には欠けチップの発生を防止することはできない。
【0018】
また、特許文献2の方法では、デフォーカスの発生も完全には防止することができない。例えば、本願明細書図2において、図の上下方向にスキャンを行うとすると、特許文献2の方法を適用した場合であっても、△印のチップ13ではデフォーカスが発生しやすい。これは、スリット状露光領域の両端に近接した位置に置かれるウエハ表面高さ検知位置(例えば、特許文献2の図6のCR1、CR3)の一部が、ウエハエッジからはみ出るからである。
【0019】
本発明は、上記事情に鑑み、パーティクルの発生源となる欠けチップの発生を回避する。また、パーティクルとともに、歩留まりを低下させる要因となるデフォーカスをできるだけ少なくすることが可能な半導体装置用マスクを提供することを目的とする。
【0020】
【課題を解決するための手段】
上記目的を達成する本発明の半導体デバイス用マスクは、同一の複数のデバイスパターンを有し、該デバイスパターンを投影露光装置のウエハステージ上に載置されたウエハに投影することにより該ウエハを露光する半導体デバイス用マスクであって
デバイスパターンが縦横それぞれ2個ずつ配置された1つの中央領域と、
上記中央領域の対向する2辺の外側に配置され、上記デバイスパターンが横に2個配置された2つの第1の周辺領域と、
上記中央領域の上記対向する2辺を除く2辺の外側に配置され、上記デバイスパターンが縦に2個配置された2つの第2の周辺領域と、
上記中央領域の対向する2辺の外側で、かつ、上記中央領域の前記対向する2辺を除く2辺の外側に配置され、上記デバイスパターンが1個配置された4つの第3の周辺領域と、
上記中央領域と上記第1、第2及び第3の周辺領域との間、並びに、隣接する上記第1、第2及び第3の周辺領域相互の間に配置され、照射される光を遮ることにより領域相互を画し、上記中央領域のデバイスパターンの間のスクライブ領域の幅よりも広い幅の遮光帯とを有することを特徴とする。
【0021】
このように、半導体デバイス用マスクが複数の領域に分かれており、各領域の境界には遮光帯が設けてあり、所要の領域以外はブラインドで遮光することが可能である。このマスクを利用して、ウエハの中央部分と周辺部分とにそれぞれ適切な領域に設けられたデバイスパターンをウエハエッジより内側に投影して露光することにより、欠けチップの発生を防止することが可能である。またさらに、遮光帯の適切化により、それぞれの領域の寸法にかかわらず、露光装置の調整機能を適切に動作させ、デフォーカスの発生を防止することが可能である。
【0026】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【0027】
図3は、本発明の露光方法の実施形態に用いる露光装置の主要部を示す概略構成図である。
【0028】
本露光装置50は、本発明の露光方法の実施形態として用いるものであり、本露光装置に用いる半導体デバイス用マスクは、本発明の半導体デバイス用マスクの実施形態に相当する。
【0029】
図3に示す露光装置50の主要部は、光源およびレンズからなる照明系20と、マスクブラインド21と、同一のデバイスパターンが複数配置された半導体デバイス用マスク(以下、「マスク」と呼ぶ。)22を保持するマスクホルダ23と、マスクに描画されたデバイスパターンの縮小像をウエハ上に形成する投影光学系24と、XYZステージ装置25と、XYZステージ装置25上にウエハ30を保持するホルダ26と、複数の発光部27aと複数の受光センサ27bとを有し、ウエハ表面の位置の高さを検知するウエハ表面高さ検知系27とを備えている。
【0030】
マスクブラインド21は、2組のブレードからなり、照明系からマスク22を照明する矩形の照明領域を所定の大きさに規制する。投影光学系の縮小率は、例えば1/4である。XYZステージ装置25は、光軸に垂直なX軸方向およびY軸方向に往復移動するXYステージ、および、XYステージに載置され、光軸に平行なZ軸方向に往復移動するとともに、傾きを制御できるZステージからなる。このXYZステージ装置25上のウエハホルダ26に載置することにより、ウエハ30をXY平面内およびZ軸方向に自在に移動するとともに、光軸に対する傾きを調整することができる。ウエハ表面高さ検知系27の複数の発光部27aのそれぞれは、ウエハ30の表面の所定の位置(ウエハ表面高さ検知位置)に斜め方向からから光を照射する。そして、ウエハ30の表面で斜め方向に反射された光を、それぞれの発光部27aに対応して設けられた受光センサ27bで受光する。受光センサ27bは、位置検出機能を有しており、反射光が検出される位置によって、ウエハ表面の照射された位置の高さを検知する。すなわち、複数組の発光部27aおよび受光センサ27bを使って、ウエハ表面の複数の検知位置の高さを検知する。
【0031】
実際にウエハ30の露光が行われるに先だって、マスク22に設けられたどのデバイスパターンを露光するショット領域を、ウエハ30上にどのように配置するかを決める、ショット領域割り付けが行われる。そして、ウエハ30がXYZステージ装置25上のウエハホルダ26(以下、XYZステージ装置とウエハホルダとをあわせて「ウエハステージ」と呼ぶ))上に載置され、予め決められたショット領域割り付けに従って所定の位置に移動され、それぞれのショット領域の露光が行われる。この時、後から説明するように、マスクブラインド21を調整し、マスク上に配置された複数のデバイスパターンの中から必要なもののみをウエハに投影する。また、それぞれのショット領域毎に、ウエハ表面高さ検知系27によってウエハ表面の高さを検知し、その結果に基づいてウエハステージの高さおよび傾きの少なくとも一方を制御することにより、ショット領域内のウエハ表面に対し投影光学系のフォーカスが合うように調整(以下、ステージの高さ調整と傾き調整とをあわせて「フォーカス調整」と呼ぶ。)を行う。
【0032】
以下、ステップアンドリピート方式とステップアンドスキャン方式とに分けて、露光の手順をより具体的に説明する。
【0033】
ステップアンドリピート方式の露光装置の場合には、露光時には、マスクホルダ23を所定の位置で固定し、マスク22の、マスクブラインド21によって規制された照明領域内の部分を照明する。そして、この照明領域内に設けられたマスク上のパターンを、投影光学系24の縮小率で縮小したパターンを、投影光学系24下に位置するウエハ30表面上の、照明領域が縮小率で縮小された大きさの領域に投影する。これとともに、ウエハ30を載置したウエハステージを、ショット領域割り付けに従って所定の位置に移動する。これにより、所定のパターンが所定のショット領域に投影され、ウエハの露光が行われる。そして、ウエハステージをXY平面内でステップ移動させ、そのたびに同様に露光を行うことによって、ウエハ30の全面を露光する。
【0034】
ショット領域割り付けに従ってウエハステージを移動した位置において、それぞれのショット領域の露光を行うに先だって、ウエハ表面高さ検知系27により、ウエハ表面の複数箇所の高さを検知する。そして、そのデータを用いて、ショット領域全面においてフォーカスが合うように、ウエハステージのZ方向の高さもしくは傾きの少なくとも一方、好ましくは双方を制御する。
【0035】
ステップアンドリピート方式の露光装置には、要求される寸法誤差の範囲内で露光を行うことが可能な最大の露光領域(露光可能領域)が定められている。そして、ウエハ表面高さ検知位置は、例えば、露光可能領域の中心、および、四隅からやや内側に入った位置の、合計5点に設けられる。この5点全てが、ウエハ30のウエハエッジの内側にあり、全ての検知位置においてウエハ表面高さのデータが得られた場合に、所定の精度でフォーカス合わせを行うことができる。
【0036】
ステップアンドスキャン方式の露光装置の場合には、図3に示したマスクブラインド21に加えて、図示しない第2のマスクブラインドが設けられる。この第2のマスクブラインドでスリット状に成形された照明光によって、マスク22が照明される。そして、このスリット状照明領域内に設けられたパターンを、投影光学系24の縮小率で縮小したパターンを、投影光学系24下に位置するウエハ30表面上の、照明領域が縮小率で縮小されたスリット状露光領域に投影する。
【0037】
そして、第2のマスクブラインドは固定したままで、マスクホルダ23およびウエハステージを、スリット状露光領域の長手方向に交わる方向(通常は垂直に交わる方向)に、同期させて移動させ、マスク23およびウエハ30を移動(スキャン)させる。これにより、マスク22のマスクブラインド21によって規制された照明領域内のパターンを、ウエハ30上のショット領域に投影し、ウエハの露光を行う。このとき、マスクブラインド21もマスク22に同期させて移動させる。実際には、スリット状露光領域の位置は固定されたままで、ウエハが移動することによって露光が行われるのであるが、実効的は、スリット状露光領域をウエハ上に移動(スキャン)させることによってショット領域内の露光を行うと考えることができる。
【0038】
そしてさらに、ステッピングによってウエハ30の全面を露光することは、ステップアンドリピート方式と同様である。
【0039】
ステップアンドスキャン方式の場合、スリット状露光領域内、もしくは、スリット状露光領域に近接して、その移動方向側に複数のウエハ表面高さ検知位置を設け、ウエハ表面の高さを検知する。この結果を利用して、現在スリット状露光領域がある部分のウエハ表面にフォーカスが合うように、ステージの高さもしくは傾斜を制御する。ウエハ表面高さ検知位置は、スリット状露光領域の長手方向(通常は、スキャン方向に垂直に交わる方向)に、スリット状露光領域の長手方向の寸法に比較してやや短い範囲に、一列もしくは複数列に並べて配置され、スリット状露光領域のスキャンに同期して移動する。そして、ショット領域内の表面高さを検知する間に、検知位置が全て、ウエハ30のウエハエッジの内側にある場合に、所定の精度でフォーカス調整を行うことができる。
【0040】
なお、ステップアンドリピート方式においてもステップアンドスキャン方式においても、上記のように、個々のショット領域のウエハ表面高さの検知を、個々のショット領域の露光を行うために、ショット領域割り付けに従ってウエハステージが移動した位置で実施して、フォーカス調整を行うとともに、露光を行うことも可能である。
【0041】
この場合には、図3に示されたように、投影光学系24下の。露光が行われる位置にウエハ表面高さ検知系27が設けられる。また、露光が行われる位置とは別の位置に、ウエハ表面高さ検知系27を設けることも可能である。この場合、露光に先立って、この表面高さ検知系27が設けられた位置において、ショット領域割り付けに従ってウエハステージの移動を行い、ショット領域毎のウエハ表面高さ検知を行い、その結果を記憶する。そして、個々のショット領域の露光の際には、この記憶した測定結果を利用して、フォーカス調整を行う。
【0042】
次に、本発明の半導体デバイス用マスクについて詳細に説明する。図4は、本発明の半導体デバイス用マスク22の実施形態を示す図である。
【0043】
図4に示す半導体デバイス用マスク22には、ウエハを露光する同一のデバイスパターン2が複数配置されている。デバイスパターン2が縦横それぞれ2個ずつ配置された1つの中央領域(第1領域)101と、その中央領域の外側に配置された周辺領域(第2領域2〜第9領域)102〜109とがある。周辺領域は、デバイスパターンが横に2個配置された2つの周辺領域(第3領域、第8領域)103,108、デバイスパターンが縦に2個配置された2つの周辺領域(第5領域、第6領域)105,106、デバイスパターンが1個配置された4つの周辺領域(第2領域、第4領域、第7領域、第9領域)102,104,107,109がある。また、中央領域(第1領域)101と中央領域に隣接する周辺領域(第3、第6,第8,第5領域)103,105,108,105との間、および相互に隣接する周辺領域相互の間には、光を遮ることにより領域相互を画する遮光帯100が配置されている。
【0044】
遮光帯100の幅は、例えば300μmである。これに対して、同一の領域に配置された複数のデバイスパターン2の間には、例えば100μm以下の、遮光帯の幅に比較して狭い幅のスクライブ領域が設けられている。前述のように、本発明の露光方法において用いられる露光装置50は、照明領域を規制するマスクブラインド21を有している。このマスクブラインド21の設定位置には100μm以上の誤差がある。遮光帯100の幅は、マスクブラインド21の位置設定誤差よりも大きい。
【0045】
なお、これらの寸法はいずれも、ウエハ30上に投影した時の寸法である。すなわち、実際の寸法は、これらの寸法に縮小率の逆数を乗じたものである。以下、特に注記しない限り、マスク上の寸法もウエハ上に投影した寸法で表す。
【0046】
このように、半導体デバイス用マスク22が複数の領域に分かれ、中央部にはデバイスパターン2が一番多く配列された第1領域101が1つ、外側には、中央部よりも少数のデバイスパターン2が配列された第2〜第9領域102〜109が設けてある。特に図4の例では、中央領域101の周囲を取り囲むように、複数の周辺領域102〜109が配置されている。そして、各領域間の境界には、幅が、デバイスパターン相互間の間隔よりも広く、また、露光装置50の照明領域を規制するマスクブラインド21の位置設定誤差よりも広い遮光帯100が設けられる。従って、所要の領域以外はブラインドで照明光を完全に遮ることが可能であることから、何れかの領域に限定して露光を行うことができる。
【0047】
ここでは、同一のデバイスパターン2が16個配列された半導体デバイス用マスク22の例について説明したが、デバイスパターン2は16個に限定されない。また、中央領域、周辺領域におけるデバイスパターンの配列個数についても本例に限定されるものではない。
【0048】
図5は、本発明の露光方法の実施形態を示す図である。
【0049】
図5において、ショット領域間の境界は実線で、チップ間の境界は細い破線で表す。後から示す図6,8,10においても同様である。
【0050】
図5に示すように、ウエハ30の、ウエハエッジ31に隣接した部分を除いた内側(中央部)には、マスク22の第1領域が投影されて4つのデバイスパターン2が転写される中央ショット領域201が、複数、縦横それぞれに一定ピッチで割り付けらている。しかし、中央ショット領域201を割り付けると、デバイスパターンの一部だけが転写された欠けチップが生じる、ウエハ周辺部には、欠けチップが形成されないように、マスク22の、1つのデバイスパターン2が配置された、又は縦もしくは横に2つのデバイスパターン2が配列された第2〜第9領域の何れかが投影される、周辺ショット領域202a〜202cが割り付けられる。
【0051】
中央ショット領域201が割り付けられている、ウエハ中央部には、図3に示した露光装置50に図4に示したマスク22およびウエハ30を載置し、予め割り付けられたショット領域割り付けにしたがって、マスクブラインド21でマスク22の周辺領域第2〜第9領域を覆って、中央領域101を投影して露光を行う。
【0052】
ウエハ周辺部では、例えば図5において斜線で示した周辺ショット領域202aを露光するときは、マスク22の第3領域がこの周辺ショット領域202aに投影されて露光される位置、すなわち、マスク22の第1〜第9領域の外側を囲う遮光帯10の位置にまでマスクブラインド21を広げて、マスクブラインド21による照明領域規制を行わない場合には、図7に210aで示した範囲にマスク22の中央領域および周辺領域(第1〜第9領域)の全体が投影される位置にウエハ30が位置するようにウエハステージを移動させる。そして、マスク22の第3領域以外の領域をマスクブラインド21で覆い、第3領域を投影してウエハを露光する。その結果、斜線で示した周辺ショット領域202aに、マスク22の第3領域に配列された、横に並んだ2つのデバイスパターンが転写される。
【0053】
同様に、例えば、図5において斜線で示した周辺ショット領域202bを露光するときは、マスクブラインド21による照明領域規制を行わない場合には210bの範囲にマスク22の中央領域および周辺領域が投影される位置にウエハステージを移動させた後、マスク22の第2領域以外の領域をマスクブラインド21で覆い、第2領域を投影してウエハを露光する。その結果、斜線で示した周辺ショット領域202bに、第2領域に配列された、1つのデバイスパターンが転写される。また、周辺ショット領域202cを露光するときは、マスクブラインドによる証明領域規制を行わない場合には201cの範囲にマスク22の中央領域および周辺領域が投影される位置にウエハステージを移動させた後、第5領域を投影し、第5領域に配列された、縦に2つ並んだデバイスパターンを転写する。
【0054】
このように、マスク22を、露光装置50のマスクブラインド21の位置設定誤差以上の幅を有する遮光帯によって、複数の領域101〜109に分割するとともに、欠けチップが生じ得るウエハ周辺部は、マスク22の周辺領域の中から欠けチップを生じさせない領域を選択し、選択された領域以外はマスクブラインドで遮光し、選択された領域によってウエハを露光する。これにより、欠けチップの発生が防止され、膜剥がれによるパーティクルの発生が防止できる。
【0055】
以上で説明した本発明の露光方法の実施形態では、図4に示したように、矩形の中央領域101の4つの辺および4つの頂点全ての外側に周辺領域102〜109を配置したマスク22を利用した。すなわち、図4に示したマスク22には、横方向に複数のデバイスパターン2が配列された周辺領域が103および108の2つ、縦方向に複数のデバイスパターンが2が配列された周辺領域が105および106の2つ形成され、さらに、1つのデバイスパターンが配置された周辺領域が102,104,107,109の4つ形成されている。しかし、欠けチップの発生を防ぐために、周辺領域102〜109の全てを利用することは必須ではない。例えば、横方向に複数のデバイスパターンが配列された周辺領域、縦方向に複数のデバイスパターンが配列された周辺領域、および1つのデバイスパターンが配置された周辺領域を、それぞれ1つずつ、中央領域101の2つの辺および1つの頂点の外側に配置したマスクを利用しても、欠けチップの発生を防ぐことができる。
【0056】
しかし、後から述べるように、デフォーカスの発生を防ぐためには、図4に示したように、中央領域101の全ての辺および頂点の外側に周辺領域を配置したマスクを利用することが好ましい。
【0057】
また、図4に示されたマスク22では、同一の基板上に中央領域101と周辺領域102〜109の全てが配置されている。このように、同一基板上に中央領域と複数の周辺領域との両方を配置したマスクを利用することにより、1枚のウエハ30,もしくは、ウエハ30を含めた複数(例えば25枚)のウエハから構成される1ロットの露光処理の過程で、マスクの交換の必要を無くして、露光時間を短縮することができる。
【0058】
しかし、本発明の露光方法は、中央領域が配置された中央領域用マスクと、周辺領域の全てもしくは一部がそれぞれ配置された周辺領域用マスクとを、必要に応じて交換しながら実施することもできる。
【0059】
この場合、例えば、中央領域用マスクにはデバイスパターン2が縦横それぞれに4個、合計16個配列された中央領域を設けておけば、ウエハ30の中央部分を露光する際に、各ステップ毎に16個のデバイスパターンを転写することができる。これにより、1つのウエハを露光するために必要なステップ数および露光時間を削減することができる。
【0060】
また、このような中央領域用マスクに加えて、周辺領域用マスクとして、図4に示されたようなマスクを利用することもできる。そして、図4のマスク22の中央領域101を、デバイスパターンが16個配列された中央領域用マスクに比較すると少ない個数ではあるが、縦横それぞれに複数のデバイスパターンが配列された中間領域として利用することができる。すなわち、中央領域用マスクを使って露光する中央部分を除いた、周辺部分の内、最外周の部分を、第2〜第9の周辺領域のいずれかを使用して露光するとともに、この最外周部と中央部分との間の中間部分を、中間領域を利用して露光することができる。
【0061】
なお、この場合、最外周部および中間部分の露光処理に注目すると、図5を用いて説明した実施形態と同様に、1つのマスク上に配置された中央領域と周辺領域の中の適切なものを利用して、ウエハの中央部分および周辺部分を露光する実施形態に相当する。すなわち、この場合の中間部分および最外周部は、それぞれ、図5を用いて説明した実施形態の場合の中央部分および周辺部分に対応する。
【0062】
図6は、本発明の露光方法の実施形態によって露光した、加工済みウエハの一例を示す概略構成図である。
【0063】
図6に示す加工済みウエハ40は、円形をなし、周囲端より数mm内側に、ウエハエッジ41が形成されている。
【0064】
加工済みウエハ40の中央部には、マスク22の第1領域が投影されて露光されたそれぞれ4つのチップを構成する173個の中央ショット領域201が形成されている。
【0065】
一方、ウエハの周辺部には、欠けチップが生じないようにマスク22の第2領域が投影されて露光された5つの周辺ショット領域202、第3領域が露光された5つの周辺ショット領域203、第4領域が露光された5つの周辺ショット領域204、第5領域が露光された2つの周辺ショット領域205、第6領域が露光された2つの周辺ショット領域206、第7領域が露光された5つの周辺ショット領域207、第8領域が露光された4つの周辺ショット領域208、および第9領域が露光された5つの周辺ショット領域209がそれぞれ形成されている。
【0066】
このように、本実施形態の露光方法によって露光を行った加工済みウエハは、欠けチップが発生せず、膜剥がれによるパーティクルが生じない。
【0067】
ただし、欠けチップが発生しない場合でも、必ずしも、デフォーカス発生が防止できるわけではない。デフォーカスの発生を完全に防止するためには、使用する露光装置の方式、およびウエハ表面高さ検知位置の配置を考慮して、適切にショット領域割り付けを行うことが必要である。またそのために、使用するマスクの配置の最適化を行うことが必要な場合もある。
【0068】
まず、ステップアンドリピート方式の場合について述べる。
【0069】
図7に、ステップアンドリピート方式露光装置の、露光可能領域内の中央および四隅におかれたウエハ表面高さ検知位置5a〜5eと、マスク22が投影される位置との関係を模式的に示した。図7(b)に示した場合では、マスクブラインド21による照明領域規制を行わない場合にマスク22の中央領域101および周辺領域102〜109が投影される範囲の中央、および、四隅に、ウエハ表面高さ検知位置5a〜5eが位置する。従って、この中央領域および周辺領域全体が投影される範囲210がウエハエッジ内にあれば、全てのウエハ表面高さ検知位置がウエハエッジ31の内側に位置し、全てのウエハ表面高さ検知位置においてウエハエッジ内のウエハ表面高さを測定することができる。そして、その測定結果を利用して、ウエハステージの高さおよび傾きを調整して、正確にフォーカス合わせを行うことができる。
【0070】
図5に示されたようにショット領域割り付けを行った場合、ウエハ30の中心に近い部分ではこの条件が満たされ、デフォーカスは発生しない。しかし、ウエハエッジ31に近い部分では、図5においてマスク22の中央領域を露光するように割り付けたショットであっても、複数のウエハ表面高さ検知位置のいくつかウエハエッジ31の外側になり、デフォーカスが発生する場合がある。
【0071】
例えば、図8(a)には、このようにデフォーカスが発生する場合の例を示した。図8(a)において、斜線で示した位置P1にマスク22の中央領域101を露光する場合、マスクブラインド21による照明領域の規制を行わない時に中央領域および周辺領域全体が投影される範囲210を、太い破線で示す。図8(a)に示されたように、中央領域および周辺領域全体が投影される範囲210の一部がウエハエッジ31の外側にはみ出し、四隅におかれるウエハ表面高さの第1〜第5検知位置5a〜5eのうち第1検知位置5aが、ウエハエッジ31の外側に出る。従って、このショット領域ではデフォーカスが発生する可能性がある。
【0072】
これに対して、デフォーカスが発生しないようにショット領域割り付けを変更した例を図8(b)に示す。
【0073】
図8(a)ではマスクの中央領域101を露光するようにショット領域割り付けがなされていた斜線で示す位置P1を、図8(b)では、3つに分けて露光するように割り付けの変更がなされる。
【0074】
すなわち、下側半分の、左上りの斜線で示す位置P2は、マスク22の第3領域103で露光する。この場合に中央領域および周辺領域全体が投影される範囲210を太い破線で示す。すなわち、左上りの斜線で示す位置P2に第3領域103で露光を行うためには、マスク22の中央領域および周辺領域全体が投影される範囲210が太い破線で示す位置になるようにウエハステージを移動させる。図からわかるように、この場合には中央領域および周辺領域全体が投影される範囲210がウエハエッジ31の内部に収まる。従って、ウエハ表面高さ検知位置5a〜5e全てがウエハエッジ31の内側に配置され、デフォーカス発生を防止することができる。また、上側半分の、右上りの斜線で示す位置P3は、さらに左右2つに分割し、それぞれをマスク22の第2領域102で露光するように割り付けを行うことにより、この部分においてもデフォーカスの発生を防止することができる。
【0075】
さらに、図8(b)においては、その他のショット領域についても、デフォーカスが発生しないように割り付けの変更を行った。例えば、クロスの斜線で示す位置P4は、マスク22の第5領域105で露光するように割り付けの変更を行った。
【0076】
なお、露光装置が持つウエハ表面高さ検知位置の個数およびそのそれぞれの役割によっては、その全てがウエハエッジ31内に位置するようにショット領域割り付けを行うことは、必ずしも必須ではない。例えば、所定のフォーカス精度を保証するために必要な個数のウエハ表面高さ検知位置を、露光可能領域内の比較的内側に設けるとともに、さらにその外側に、付加的なウエハ表面高さ検知位置を設け、そこでの測定データが得られた場合には、それも利用して、さらに精度を高めるようなフォーカス制御機能を有した露光装置を利用する場合を考える。
【0077】
この場合、所定の精度を保証するために必要なウエハ表面位置検知位置は、内側に設けられたもののみであるのだから、その必要なウエハ表面高さ検知位置のみの全てが、ウエハエッジ31の内側に位置するように、ショット領域割り付けを行えばよい。ステップアンドスキャン方式の露光装置を利用する場合においても同様に考えることができる。
【0078】
以上の説明においては、図7(b)に示されたように、マスク22の中央領域および周辺領域が投影される範囲210内にウエハ表面高さ検知位置5a〜5eが全て入ることを前提にした。しかし、デバイスパターン2の寸法やウエハ表面高さ検知位置の配置によっては、図7(a)に示されたように、マスク22の遮光帯100a〜100dの幅を、露光装置のマスクブラインド21の設定位置誤差を吸収するために十分な寸法にした場合にも、露光可能領域の四隅におかれるウエハ表面高さ検知位置5a,5b,5d,5eが、中央領域および周辺領域全体が投影される範囲210の外側になる場合がある。このような場合、ウエハエッジ31に近接する部分においては、いずれの周辺領域を使って露光しても、ウエハ表面高さ検知位置5a〜5eの全てをウエハエッジ31内に入れることができない場合がある。
【0079】
この対策として、図7(b)に示されたように、遮光帯100a〜100dの幅を広げ、全てのウエハ表面高さ検知位置5a〜5eが中央領域および周辺領域の全体が投影される範囲210内になるように、マスク22内の周辺領域の配置の適正化を行うことが可能である。
【0080】
次に、ステップアンドスキャン方式の場合について述べる。
【0081】
図9に、ステップアンドスキャン方式の露光装置の、スリット状露光領域15およびウエハ表面高さ検知位置5a〜5eと、マスク22の中央領域および周辺領域(第2〜第9領域)が投影される位置との関係を模式的に示した。
【0082】
図には、マスクブラインド21による照明領域規制を行わない状態が示されている。この例では、各検知点5は、スリット状露光領域15が移動するスキャン方向Aに交わる(直交する)方向、すなわちスリット状露光領域15の長手方向に一列に配置され、スリット状露光領域15の移動と同期して、スキャン方向Aに移動する。そして、所定のタイミングでそれぞれの検知点5のウエハの表面の高さを計測する。例えば、スリット状露光領域15の移動方向A側の先端部、もしくは、わずかに先行する位置にウエハ表面高さ検知位置5を設ける。そして、スリット状露光領域15のスキャンが行われる期間内に、各検知位置でのウエハ表面高さの測定を繰り返して行い、その結果に基づいて、XYZステージ装置25の高さおよび傾きの調整を連続的に行う。これによって、ウエハ30の表面の、スリット状露光領域内にある、現に露光されつつある部分に対してフォーカスが合った状態が維持される。
【0083】
実際には、スリット状露光領域15およびウエハ表面高さ検知位置5は固定されており、ウエハ30およびマスク22が同期して移動するのであるが、便宜上、スリット状露光領域15およびウエハ表面高さ検知位置5が移動するとして説明を行う。
【0084】
ここで、正確なフォーカス調整が行えるためには、ウエハ表面高さ検知位置5a〜5eの全てがウエハ30のウエハエッジ31の内側にあり、ウエハ表面の高さを正確に測定できることが必要である。ただし、ステップアンドリピート方式の場合とは異なり、ウエハ表面高さ検知位置5a〜5eが移動する範囲の全域に渡って、すなわち、マスクブラインド21による照明領域規制を行わない場合に、マスク22の中央領域および周辺領域が投影される領域の全体において、常に、全ての検知位置5a〜5eがウエハエッジ31の内側にあることは必須ではない。
【0085】
例えば、図9(b)に示された例において、マスク22の中央領域、もしくは、中央領域の左右に配置された第5、第6の周辺領域のいずれかを投影するショット領域に露光する場合を考える。この場合、正確なフォーカス調整を行うためには、露光される中央領域、もしくは第5,6の周辺領域が投影される範囲内をウエハ表面高さ検知位置が移動している間は、5点の検知位置の全てが、ウエハエッジ31の内側にあることが必要である。しかし例えば、露光される領域の上側に配置された第2,3,4の周辺領域が(マスクブラインド21による照明領域規制を行わない場合に)投影される範囲内をウエハ表面高さ検知位置5が移動している間には、検知位置の一部もしくは全てが、ウエハエッジ31の外側にあっても問題はない。すなわち、露光すべき領域の外に検知位置がある期間内に、ウエハエッジ31の外側に位置した検知位置において異常な測定結果が得られたとしても、露光すべき領域内に検知位置がある期間内に得られた測定結果のみを利用してフォーカス調整を行うようにすれば、デフォーカスの発生を防止することが可能である。
【0086】
図10(a)には、図5で説明したショット領域割り付けにおいて、ステップアンドスキャン方式でスリット状露光領域を上下方向にスキャンさせて露光した場合、デフォーカスが発生する場合の例を示した。図10(a)において、図の斜線で示した位置P1にマスク22の中央領域101を露光する場合、マスクブラインド21による照明領域の規制を行わない時に、中央領域101およびその左右に配置された第5および第6の周辺領域105,106が投影される範囲220を、太い破線で示す。図10(a)に示されたように、破線で囲まれた領域内のウエハ表面高さを測定する場合に、左端のウエハ表面高さ検知位置5aがウエハエッジ31の外側にはみ出す。従って、このショット領域ではデフォーカスが発生する可能性がある。
【0087】
これに対して、デフォーカスが発生しないようにショット領域割り付けを変更した例を図10(b)に示す。図10(a)ではマスクの中央領域101を露光するようにショット領域割り付けがなされていた斜線で示した位置P1を、図10(b)では、左右に2つに分けて露光するように割り付の変更がなされている。
【0088】
まず、左側半分の、クロスの斜線で示す位置P4は、マスク22の第5領域105で露光するようにショット領域割り付けを行う。位置P4を第5領域で露光するためには、マスク22の中央領域101および第5領域105、第6領域106が投影される範囲230が太い破線で示す位置になるようにウエハステージを移動させる。図からわかるように、この場合にはウエハ表面高さ検知位置5a〜5e全てがウエハエッジ31の内部に収まり、デフォーカス発生を防止することができる。
【0089】
そして、右側半分の、同じくクロスの斜線で示す位置P5は、同じく第5領域105を投影する別のショット領域として割り付ける。さらに、図10(b)においては、その他のショット領域についても、デフォーカスが発生しないようにショット領域割り付けの変更を行う。すなわち、クロスの斜線で示す位置には第5領域105を投影するショット領域を割り付け、右上がりの斜線で示す位置P3には第2領域102を投影するショット領域を割り付ける。
【0090】
このように、ステップアンドリピート方式、ステップアンドスキャン方式のいずれにおいても、ウエハ表面高さ検知位置の配置を考慮して図8(b)、10(b)のようなショット領域割り付けを行うことにより、周辺ショット領域においてもデフォーカスの発生を防止することができる。すなわち、図8(b)、10(b)のようなショット領域割り付けを行うことにより、周辺ショット領域においても、高いフォーカス精度を保証するために必要なウエハ表面高さ検知位置の全てにおいてウエハエッジの内側の表面の高さを検知し、その検知結果を利用してステージの高さおよび傾きを調整することができる。
【0091】
ただし、図5のようなショット領域割り付けを行った場合であってもデフォーカスの発生量を低減することは可能である。すなわち、ショット領域の割り付けを行った段階で、複数のウエハ表面高さ検知位置のいずれがウエハエッジ31の外側になるかが判別できるので、その検知位置での測定データを除いた他の位置での測定データのみを利用して、ステージの制御を行うことが可能である。利用できるデータ点が少ないため、全検知点のデータが利用できる場合に比較してフォーカス精度が低下する。また、ステージの高さと傾きの一方しか制御できない場合もある。しかし、大きなデフォーカスが発生することは防止することできる。
【0092】
ステップアンドスキャン方式の場合にも、ステップアンドリピート方式の場合と同様に、マスクの適正化を行うことが好ましい場合がある。例えば、図9(a)に示されたように、マスク22の遮光帯100a〜100dの幅を、露光装置のマスクブラインド21の設定位置誤差を吸収するために十分な寸法にした場合にも、両端におかれたウエハ表面高さ検知位置5a,5eが、スリット状露光領域15の長手方向(図の横方向)に、マスク22の中央領域および周辺領域が投影される範囲よりもさらに外側になる場合がある。このような場合、ウエハエッジ31に近接する部分においては、いずれの周辺領域を使って露光するようにショット領域割り付けを行っても、ウエハ表面高さ検知位置の全てのウエハエッジ31内に入れることができないことがある。
【0093】
この対策として、図9(b)に示されたように、スリット状露光領域15の長手方向に領域間を画する遮光帯(図の縦方向の遮光帯)100a、100bの幅を広げ、全てのウエハ表面高さ検知位置が中央領域および周辺領域が投影される範囲内になるように、マスク22内の適正化を行うことが可能である。
【0094】
なお図9(b)において、ウエハ表面高さ検知位置5が、ウエハ22の上端のさらに上側に位置するように描かれている。しかし、この検知位置は、スリット状露光領域15の移動に伴って図の下方向に移動し、適切な位置に到達した時に、必要な位置のウエハ表面高さの測定を行う。すなわち、ステップアンドスキャン方式の場合には、スリット状露光領域15の長手方向(図の左右方向)の遮光帯幅の適正化を行う場合であっても、スキャン方向(図の上下方向)の遮光帯幅の適正化を行う必要はない。
【0095】
【発明の効果】
以上、説明したように、本発明の半導体デバイス用マスクによれば、遮光帯によって個別に投影可能な複数の領域に分割されている。また本発明の露光方法によれば、ウエハの中央部と周辺部のそれぞれにマスクの適切な領域を投影するショット領域割り付けを行って露光を行う。このため、ウエハ周辺部に生じやすい欠けチップを防止し、半導体チップの歩留まりを向上させることができる。また、ウエハ周辺部に生じやすいデフォーカスの発生を防止して、半導体チップの歩留りをさらに向上させることもできる。
【図面の簡単な説明】
【図1】従来から一般的に用いられる半導体デバイス用マスクを示す図である。
【図2】ウエハを露光することにより形成されたデバイスの例を示す図である。
【図3】本発明の露光方法の実施形態に用いる露光装置の主要部を示す概略構成図である。
【図4】本発明の半導体デバイス用マスクの実施形態を示す図である。
【図5】本発明の露光方法の実施形態を示す図である。
【図6】本発明の加工済みウエハの実施形態を示す概略構成図である。
【図7】本実施形態の半導体デバイス用マスクが投影される位置と、ウエハの表面高さ検知位置との関係を示す図である。
【図8】ステップアンドリピート方式で露光する場合にデフォーカスの発生を防ぐショット領域割り付けを示す図である。
【図9】本実施形態の半導体デバイス用マスクが投影される位置と、スリット状露光領域およびウエハ表面高さ検知位置との関係を示す図である。
【図10】ステップアンドスキャン方式で露光する場合にデフォーカスの発生を防ぐショット領域割り付けを示す図である。
【符号の説明】
1,22 半導体デバイス用マスク
2 デバイスパターン
5 ウエハ表面高さ検知位置
5a 第1検知位置
5b 第2検知位置
5c 第3検知位置
5d 第4検知位置
5e 第5検知位置
10,30,40 ウエハ
11,31,41 ウエハエッジ
11a 有効領域
11b 無効領域
12 ショット領域
12a 無効領域に掛からないショット領域
12b ウエハ周辺部に形成されるショット領域
13 チップ
15 スリット状露光領域
20 照明系
21 マスクブラインド
22 マスク
22a フレーム
23 マスクホルダ
24 投影光学系
25 XYZステージ装置
26 ホルダ
27 ウエハ表面高さ検出系
27a 発光部
27b 受光センサ
50 露光装置
100 遮光帯
101 第1領域
102 第2領域
103 第3領域
104 第4領域
105 第5領域
106 第6領域
107 第7領域
108 第8領域
109 第9領域
201 中央ショット領域
202 第2領域が露光された周辺ショット領域
202a,202b,202c 斜線で示したショット領域
203 第3領域が露光された周辺ショット領域
204 第4領域が露光された周辺ショット領域
205 第5領域が露光された周辺ショット領域
206 第6領域が露光された周辺ショット領域
207 第7領域が露光された周辺ショット領域
208 第8領域が露光された周辺ショット領域
209 第9領域が露光された周辺ショット領域
210 中央領域および周辺領域全体が投影される範囲
210a 第3領域が投影されて露光される位置
210b 第2領域が投影されて露光される位置
210c 第5領域が投影されて露光される位置
220 中央領域および第5領域、第6領域が投影される範囲[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a mass for manufacturing a semiconductor device having a multi-chip configuration.ToRelated.
[0002]
[Prior art]
Conventionally, a step-and-repeat method and a step-and-scan method are widely used to expose a wafer with a fine pattern of a mask using an exposure apparatus. In the step-and-repeat method, a circular wafer is placed on a two-dimensionally movable wafer stage, and the wafer stage is sequentially stepped in the X and Y directions while irradiating the wafer with light through a mask on which a device pattern is drawn. The device pattern is transferred to the wafer, and a large number of device patterns are drawn vertically and horizontally. Similarly, in the step-and-scan method, the wafer stage is sequentially stepped in the X and Y directions, and the wafer stage is synchronized with the mask stage that holds the mask on which the device pattern is drawn while irradiating light only in the slit-shaped exposure area. By scanning, the device pattern drawn on the mask is transferred onto the wafer, and a large number of device patterns are drawn vertically and horizontally.
[0003]
However, regardless of whether the step-and-repeat method or the step-and-scan method is used, the wafer to which the device pattern is transferred is circular, whereas the shot area to be exposed is rectangular. In the peripheral part, a part of the shot area is chipped, and a chip that does not transfer a part of the device pattern is generated.
[0004]
Also, in this chipped shot area, the focus (wafer stage height) performed during the exposure process and the wafer surface height detection position necessary for leveling (stage tilt) adjustment protrude outside the wafer, so that accurate adjustment cannot be performed. There is a problem.
[0005]
To solve this problem, there is a method in which the information on the wafer surface height acquired in the adjacent shot area is applied as it is before the stepping to the shot area to be exposed, and the adjustment is made for convenience.
[0006]
However, the peripheral portion of the wafer is warped due to heat treatment applied in the manufacturing process, or the uneven state is different from the central portion of the wafer due to variations in the surface of a polishing process such as CMP (Chemical Mechanical Polishing). There is a big difference in inclination. For this reason, the method of applying the information of adjacent shot areas as they are is not necessarily an effective method.
[0007]
FIG. 1 is a diagram showing a semiconductor device mask that has been generally used.
[0008]
As shown in FIG. 1, a plurality of
[0009]
FIG. 2 is a diagram illustrating an example of a wafer onto which a plurality of device patterns drawn on a mask are transferred.
[0010]
In FIG. 2, the
[0011]
However, in the
[0012]
Therefore, in a step-and-repeat type exposure apparatus, when a forbidden band having a certain width is provided around the wafer, and a part of the forbidden band exists and the remaining part is exposed outside the wafer, In some cases, the stage is shifted to the boundary position of the forbidden band, focus adjustment is performed, and the exposure is returned to the original position again (see Patent Document 1).
[0013]
Further, in a step-and-scan type exposure apparatus, the main purpose of improving throughput is to expose only the chip that can be taken (the whole is within the wafer edge) instead of performing exposure around the wafer for one shot. . As a result, the measurement of the focus around the wafer also reduces the measurement error because there is no exposure area outside the wafer (see Patent Document 2).
[0014]
[Patent Document 1]
JP-A-6-29186 (paragraph numbers 0029 to 0039, FIGS. 7 and 8)
[Patent Document 2]
Japanese Patent Laid-Open No. 9-22863 (paragraph numbers 0007 to 0019, 0034 to 0038, FIGS. 3, 5, 6 and 11)
[0015]
[Problems to be solved by the invention]
However, even the method disclosed in
[0016]
Although the method disclosed in
[0017]
Furthermore, even when the device patterns are arranged only in one line in the direction perpendicular to the scanning direction, as described in paragraph 0038 of this document, it is possible to completely prevent the occurrence of chipped chips. Can not.
[0018]
Further, the method of
[0019]
In view of the above circumstances, the present invention avoids the generation of chipped chips that are particles generation sources. Also, together with particles, a mass for semiconductor devices that can reduce defocus, which causes a decrease in yield, as much as possible.TheThe purpose is to provide.
[0020]
[Means for Solving the Problems]
The semiconductor device mask of the present invention that achieves the above object has a plurality of identical device patterns, and exposes the wafer by projecting the device pattern onto a wafer placed on a wafer stage of a projection exposure apparatus. A mask for a semiconductor device
One central area where two device patterns are arranged vertically and horizontally,
In the central areaTwo opposite sidesPlaced outside,Two first peripheral regions in which two device patterns are arranged horizontally;
Two second peripheral regions arranged outside the two sides excluding the two opposite sides of the central region, and two device patterns arranged vertically;
Four third peripheral regions arranged outside the two opposite sides of the central region and outside the two sides excluding the two opposite sides of the central region, wherein one device pattern is arranged ,
The central region andThe first, second and thirdBetween surrounding areasAs well asAdjacentThe first, second and thirdLocated between the surrounding areas, the areas are separated from each other by blocking the irradiated light.And a width wider than the width of the scribe area between the device patterns in the central area.It has a shading zone.
[0021]
As described above, the semiconductor device mask is divided into a plurality of regions, and a light-shielding band is provided at the boundary between the regions, so that the light can be shielded blindly except for the required region. Using this mask, device patterns provided in appropriate areas in the central and peripheral parts of the wafer can be projected and exposed to the inside of the wafer edge to prevent chipping. is there. Furthermore, by optimizing the shading band, it is possible to appropriately operate the adjustment function of the exposure apparatus regardless of the size of each region and prevent the occurrence of defocusing.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described.
[0027]
FIG. 3 is a schematic block diagram showing the main part of the exposure apparatus used in the embodiment of the exposure method of the present invention.
[0028]
The
[0029]
The main part of the
[0030]
The mask blind 21 is composed of two sets of blades, and regulates a rectangular illumination area that illuminates the
[0031]
Prior to the actual exposure of the
[0032]
Hereinafter, the exposure procedure will be described more specifically by dividing it into a step-and-repeat method and a step-and-scan method.
[0033]
In the case of a step-and-repeat type exposure apparatus, at the time of exposure, the mask holder 23 is fixed at a predetermined position, and the portion of the
[0034]
Prior to exposure of each shot area at the position where the wafer stage is moved according to the shot area allocation, the wafer surface
[0035]
In the step-and-repeat type exposure apparatus, a maximum exposure area (exposure possible area) in which exposure can be performed within a required dimensional error range is determined. The wafer surface height detection positions are provided at a total of five points, for example, the center of the exposure possible area and the position slightly inside from the four corners. All of these five points are inside the wafer edge of the
[0036]
In the case of a step-and-scan exposure apparatus, a second mask blind (not shown) is provided in addition to the mask blind 21 shown in FIG. The
[0037]
Then, while the second mask blind is fixed, the mask holder 23 and the wafer stage are moved synchronously in the direction intersecting the longitudinal direction of the slit-shaped exposure region (usually the direction intersecting perpendicularly), and the mask 23 and The
[0038]
Further, exposing the entire surface of the
[0039]
In the case of the step-and-scan method, a plurality of wafer surface height detection positions are provided on the moving direction side in or close to the slit-shaped exposure region, and the height of the wafer surface is detected. Using this result, the height or tilt of the stage is controlled so that the portion of the wafer surface where the slit-shaped exposure area is currently focused is in focus. The wafer surface height detection position is one or more rows in the longitudinal direction of the slit-shaped exposure area (usually the direction perpendicular to the scanning direction), in a slightly shorter range than the longitudinal dimension of the slit-shaped exposure area. Are arranged side by side and move in synchronization with scanning of the slit-shaped exposure region. When all the detection positions are inside the wafer edge of the
[0040]
In both the step-and-repeat method and the step-and-scan method, as described above, the wafer stage height is detected in accordance with the shot area assignment in order to detect the wafer surface height of each shot area. It is also possible to perform exposure at the position where the lens is moved to adjust the focus.
[0041]
In this case, as shown in FIG. A wafer surface
[0042]
Next, the semiconductor device mask of the present invention will be described in detail. FIG. 4 is a diagram showing an embodiment of the
[0043]
In the
[0044]
The width of the
[0045]
These dimensions are the dimensions when projected onto the
[0046]
As described above, the
[0047]
Although an example of the
[0048]
FIG. 5 is a view showing an embodiment of the exposure method of the present invention.
[0049]
In FIG. 5, the boundary between shot areas is represented by a solid line, and the boundary between chips is represented by a thin broken line. The same applies to FIGS. 6, 8, and 10 shown later.
[0050]
As shown in FIG. 5, on the inner side (center portion) of the
[0051]
The
[0052]
In the peripheral portion of the wafer, for example, when the
[0053]
Similarly, for example, when the
[0054]
As described above, the
[0055]
In the embodiment of the exposure method of the present invention described above, as shown in FIG. 4, the
[0056]
However, as will be described later, in order to prevent the occurrence of defocusing, it is preferable to use a mask in which peripheral regions are arranged outside all sides and vertices of the
[0057]
Further, in the
[0058]
However, the exposure method of the present invention is performed by exchanging the central area mask in which the central area is arranged and the peripheral area mask in which all or a part of the peripheral area is respectively arranged as necessary. You can also.
[0059]
In this case, for example, if the central area mask is provided with a central area in which four
[0060]
In addition to such a central area mask, a mask as shown in FIG. 4 can be used as a peripheral area mask. The
[0061]
In this case, when focusing attention on the exposure processing of the outermost peripheral portion and the intermediate portion, as in the embodiment described with reference to FIG. 5, an appropriate one in the central region and the peripheral region arranged on one mask. This corresponds to an embodiment in which the central portion and the peripheral portion of the wafer are exposed using the above. In other words, the intermediate portion and the outermost peripheral portion in this case correspond to the central portion and the peripheral portion in the embodiment described with reference to FIG.
[0062]
FIG. 6 is a schematic block diagram showing an example of a processed wafer exposed by the embodiment of the exposure method of the present invention.
[0063]
The processed
[0064]
In the central portion of the processed
[0065]
On the other hand, in the peripheral part of the wafer, five
[0066]
As described above, the processed wafer exposed by the exposure method of the present embodiment does not generate chipped chips and does not generate particles due to film peeling.
[0067]
However, even when no chip is generated, defocusing cannot always be prevented. In order to completely prevent the occurrence of defocus, it is necessary to appropriately allocate shot areas in consideration of the type of exposure apparatus to be used and the arrangement of the wafer surface height detection position. For this purpose, it may be necessary to optimize the arrangement of the mask to be used.
[0068]
First, the case of the step and repeat method will be described.
[0069]
FIG. 7 schematically shows the relationship between the wafer surface
[0070]
When shot area allocation is performed as shown in FIG. 5, this condition is satisfied in a portion near the center of the
[0071]
For example, FIG. 8A shows an example where defocusing occurs in this way. In FIG. 8A, when the
[0072]
On the other hand, FIG. 8B shows an example in which the shot area allocation is changed so that defocus does not occur.
[0073]
In FIG. 8 (a), the position P1 indicated by hatching where the shot area allocation is performed so as to expose the
[0074]
In other words, the position P2 indicated by the left-upward oblique line in the lower half is exposed in the
[0075]
Further, in FIG. 8B, the allocation is changed so that defocus does not occur in other shot areas. For example, the position P <b> 4 indicated by the oblique line of the cross is changed so that the exposure is performed in the
[0076]
Depending on the number of wafer surface height detection positions of the exposure apparatus and their respective roles, it is not always necessary to perform shot area allocation so that all of them are located within the wafer edge 31. For example, the number of wafer surface height detection positions necessary for guaranteeing a predetermined focus accuracy is provided relatively inside the exposure-possible area, and an additional wafer surface height detection position is further provided outside the position. In the case where measurement data is obtained there, it is also assumed that an exposure apparatus having a focus control function that further increases accuracy is used.
[0077]
In this case, since the wafer surface position detection position necessary for assuring a predetermined accuracy is only the one provided on the inner side, all of the necessary wafer surface height detection positions are located inside the wafer edge 31. The shot area may be allocated so as to be located at The same applies to the case of using a step-and-scan type exposure apparatus.
[0078]
In the above description, as shown in FIG. 7B, it is assumed that the wafer surface
[0079]
As a countermeasure, as shown in FIG. 7B, the width of the
[0080]
Next, the case of the step and scan method will be described.
[0081]
In FIG. 9, the slit-shaped
[0082]
In the figure, a state where the illumination area is not restricted by the mask blind 21 is shown. In this example, the detection points 5 are arranged in a line in the direction intersecting (orthogonal to) the scanning direction A in which the
[0083]
Actually, the slit-shaped
[0084]
Here, in order to perform accurate focus adjustment, it is necessary that all of the wafer surface
[0085]
For example, in the example shown in FIG. 9B, the exposure is performed on the shot area that projects either the central area of the
[0086]
FIG. 10A shows an example in which defocus occurs when exposure is performed by scanning the slit-shaped exposure region in the vertical direction by the step-and-scan method in the shot region allocation described with reference to FIG. In FIG. 10A, when the
[0087]
On the other hand, an example in which the shot area allocation is changed so that defocusing does not occur is shown in FIG. In FIG. 10 (a), the position P1 indicated by hatching where the shot area is assigned so as to expose the
[0088]
First, shot area allocation is performed so that exposure is performed in the
[0089]
Then, the position P5 indicated by the oblique line of the cross in the right half is also assigned as another shot area for projecting the
[0090]
As described above, in both the step-and-repeat method and the step-and-scan method, shot area allocation as shown in FIGS. 8B and 10B is performed in consideration of the arrangement of the wafer surface height detection position. Also, it is possible to prevent the occurrence of defocus even in the peripheral shot area. That is, by performing shot area allocation as shown in FIGS. 8B and 10B, even in the peripheral shot areas, the wafer edge is detected at all the wafer surface height detection positions necessary to guarantee high focus accuracy. The height and tilt of the stage can be adjusted by detecting the height of the inner surface and using the detection result.
[0091]
However, even when shot area allocation as shown in FIG. 5 is performed, the amount of occurrence of defocus can be reduced. That is, at the stage where the shot area is assigned, it is possible to determine which of the plurality of wafer surface height detection positions is outside the wafer edge 31, and therefore, at other positions excluding measurement data at the detection positions. It is possible to control the stage using only the measurement data. Since there are few data points that can be used, the focus accuracy is reduced as compared with the case where data of all detection points can be used. In some cases, only one of the height and tilt of the stage can be controlled. However, it is possible to prevent a large defocus from occurring.
[0092]
In the case of the step-and-scan method, it may be preferable to optimize the mask as in the case of the step-and-repeat method. For example, as shown in FIG. 9A, even when the width of the
[0093]
As a countermeasure against this, as shown in FIG. 9B, the widths of the
[0094]
In FIG. 9B, the wafer surface
[0095]
【The invention's effect】
As described above, according to the mask for a semiconductor device of the present invention, the mask is divided into a plurality of regions that can be individually projected by the light shielding band. Further, according to the exposure method of the present invention, the exposure is performed by assigning shot areas for projecting appropriate areas of the mask to the central part and the peripheral part of the wafer, respectively. For this reason, chipped chips that are likely to occur in the periphery of the wafer can be prevented, and the yield of semiconductor chips can be improved. In addition, it is possible to prevent the occurrence of defocus that tends to occur in the peripheral portion of the wafer and further improve the yield of the semiconductor chips.
[Brief description of the drawings]
FIG. 1 is a view showing a mask for a semiconductor device generally used conventionally.
FIG. 2 is a diagram illustrating an example of a device formed by exposing a wafer.
FIG. 3 is a schematic block diagram showing a main part of an exposure apparatus used in an embodiment of the exposure method of the present invention.
FIG. 4 is a diagram showing an embodiment of a semiconductor device mask of the present invention.
FIG. 5 is a view showing an embodiment of the exposure method of the present invention.
FIG. 6 is a schematic configuration diagram showing an embodiment of a processed wafer according to the present invention.
FIG. 7 is a diagram showing a relationship between a position at which the semiconductor device mask of the present embodiment is projected and a wafer surface height detection position;
FIG. 8 is a diagram showing shot area allocation for preventing the occurrence of defocus when exposure is performed by the step-and-repeat method.
FIG. 9 is a diagram showing a relationship between a position at which the semiconductor device mask of the present embodiment is projected, a slit exposure region, and a wafer surface height detection position;
FIG. 10 is a diagram showing shot area allocation that prevents the occurrence of defocusing when exposure is performed in a step-and-scan manner.
[Explanation of symbols]
1,22 Mask for semiconductor devices
2 Device pattern
5 Wafer surface height detection position
5a First detection position
5b Second detection position
5c Third detection position
5d 4th detection position
5e 5th detection position
10, 30, 40 wafers
11, 31, 41 Wafer edge
11a Effective area
11b Invalid area
12 shot area
12a Shot area not over the invalid area
12b Shot region formed in wafer peripheral portion
13 chips
15 Slit exposure area
20 Lighting system
21 Mask Blind
22 Mask
22a frame
23 Mask holder
24 Projection optical system
25 XYZ stage device
26 Holder
27 Wafer surface height detection system
27a Light emitting part
27b Light receiving sensor
50 exposure equipment
100 shading zone
101 1st area
102 2nd area
103 3rd area
104 4th area
105 5th area
106 6th area
107 7th area
108 8th area
109 9th region
201 Central shot area
202 Peripheral shot area where second area is exposed
202a, 202b, 202c Shot areas indicated by diagonal lines
203 Peripheral shot area where third area is exposed
204 A peripheral shot area in which the fourth area is exposed
205 Peripheral shot area where fifth area is exposed
206 Peripheral shot area where the sixth area is exposed
207 Peripheral shot area where the seventh area is exposed
208 Peripheral shot area where the eighth area is exposed
209 Peripheral shot area in which the ninth area is exposed
210 Area in which the central area and the entire peripheral area are projected
210a Position where the third region is projected and exposed
210b The position where the second region is projected and exposed
210c Position where the fifth region is projected and exposed
220 Area in which the central area, the fifth area, and the sixth area are projected
Claims (1)
前記デバイスパターンが縦横それぞれ2個ずつ配置された1つの中央領域と、
前記中央領域の対向する2辺の外側に配置され、前記デバイスパターンが横に2個配置された2つの第1の周辺領域と、
前記中央領域の前記対向する2辺を除く2辺の外側に配置され、前記デバイスパターンが縦に2個配置された2つの第2の周辺領域と、
前記中央領域の対向する2辺の外側で、かつ、前記中央領域の前記対向する2辺を除く2辺の外側に配置され、前記デバイスパターンが1個配置された4つの第3の周辺領域と、
前記中央領域と前記第1、第2及び第3の周辺領域との間、並びに、隣接する前記第1、第2及び第3の周辺領域相互の間に配置され、照射される光を遮ることにより領域相互を画し、前記中央領域のデバイスパターンの間のスクライブ領域の幅よりも広い幅の遮光帯とを有することを特徴とする半導体デバイス用マスク。A mask for a semiconductor device having a plurality of identical device patterns, and exposing the wafer by projecting the device pattern onto a wafer placed on a wafer stage of a projection exposure apparatus,
One central region in which two device patterns are arranged vertically and horizontally;
Two first peripheral regions disposed outside two opposite sides of the central region, and two device patterns disposed laterally;
Two second peripheral regions arranged outside two sides excluding the two opposite sides of the central region, wherein the two device patterns are arranged vertically;
Four third peripheral regions arranged outside the two opposite sides of the central region and outside the two sides excluding the two opposite sides of the central region, wherein one device pattern is arranged ,
It is arranged between the central region and the first, second and third peripheral regions and between the adjacent first, second and third peripheral regions, and blocks the irradiated light. fractionated regions each other by a mask for a semiconductor device characterized by having a light-shielding band having a width greater than the width of the scribe area between the device pattern of the central region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002322934A JP4481561B2 (en) | 2002-11-06 | 2002-11-06 | Mask for semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002322934A JP4481561B2 (en) | 2002-11-06 | 2002-11-06 | Mask for semiconductor devices |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008306328A Division JP2009088549A (en) | 2008-12-01 | 2008-12-01 | Exposure method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004157327A JP2004157327A (en) | 2004-06-03 |
JP4481561B2 true JP4481561B2 (en) | 2010-06-16 |
Family
ID=32802977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002322934A Expired - Fee Related JP4481561B2 (en) | 2002-11-06 | 2002-11-06 | Mask for semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4481561B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009088549A (en) * | 2008-12-01 | 2009-04-23 | Kawasaki Microelectronics Kk | Exposure method |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100530499B1 (en) * | 2003-12-26 | 2005-11-22 | 삼성전자주식회사 | Exposure method and reticle, reticle assembly and exposure apparatus for performing the same |
KR100607789B1 (en) | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | Exposure method for photolithography process |
JP2006278820A (en) * | 2005-03-30 | 2006-10-12 | Nikon Corp | Exposure method and exposure device |
KR100670390B1 (en) | 2005-09-14 | 2007-01-16 | 동부일렉트로닉스 주식회사 | Manufacturing method of semiconductor device |
JP4953923B2 (en) * | 2007-05-30 | 2012-06-13 | キヤノン株式会社 | Exposure apparatus and device manufacturing method |
JP2009141263A (en) * | 2007-12-10 | 2009-06-25 | Toshiba Corp | Exposure method, photo mask and reticle stage |
JP5210052B2 (en) * | 2008-06-02 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
JP5396835B2 (en) * | 2008-11-28 | 2014-01-22 | 富士通セミコンダクター株式会社 | Reticle layout data creation method and reticle layout data creation device |
JP2010206175A (en) * | 2009-02-06 | 2010-09-16 | Seiko Instruments Inc | Manufacturing method for semiconductor device |
JP6380728B2 (en) * | 2013-11-25 | 2018-08-29 | 株式会社ニコン | Projection scanning exposure method and device manufacturing method |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01234850A (en) * | 1988-03-15 | 1989-09-20 | Nec Corp | Photomask for semiconductor integrated circuit |
JPH05304075A (en) * | 1992-04-27 | 1993-11-16 | Sony Corp | Projection and light exposure method and device |
JPH09134870A (en) * | 1995-11-10 | 1997-05-20 | Hitachi Ltd | Method and device for forming pattern |
JPH1031230A (en) * | 1996-07-18 | 1998-02-03 | Toshiba Corp | Manufacture of array substrate for display device |
JP2000353660A (en) * | 1999-04-30 | 2000-12-19 | Infineon Technol North America Corp | Manufacture of semiconductor |
JP2001135569A (en) * | 1999-11-09 | 2001-05-18 | Kawasaki Steel Corp | Method for sequential exposure and mask for sequential exposure |
JP2001168024A (en) * | 1999-09-29 | 2001-06-22 | Nikon Corp | Aligner and device producing method |
JP2001297979A (en) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | Method for manufacturing semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6438747A (en) * | 1987-08-04 | 1989-02-09 | Sanyo Electric Co | Production of photomask |
-
2002
- 2002-11-06 JP JP2002322934A patent/JP4481561B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01234850A (en) * | 1988-03-15 | 1989-09-20 | Nec Corp | Photomask for semiconductor integrated circuit |
JPH05304075A (en) * | 1992-04-27 | 1993-11-16 | Sony Corp | Projection and light exposure method and device |
JPH09134870A (en) * | 1995-11-10 | 1997-05-20 | Hitachi Ltd | Method and device for forming pattern |
JPH1031230A (en) * | 1996-07-18 | 1998-02-03 | Toshiba Corp | Manufacture of array substrate for display device |
JP2000353660A (en) * | 1999-04-30 | 2000-12-19 | Infineon Technol North America Corp | Manufacture of semiconductor |
JP2001168024A (en) * | 1999-09-29 | 2001-06-22 | Nikon Corp | Aligner and device producing method |
JP2001135569A (en) * | 1999-11-09 | 2001-05-18 | Kawasaki Steel Corp | Method for sequential exposure and mask for sequential exposure |
JP2001297979A (en) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | Method for manufacturing semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009088549A (en) * | 2008-12-01 | 2009-04-23 | Kawasaki Microelectronics Kk | Exposure method |
Also Published As
Publication number | Publication date |
---|---|
JP2004157327A (en) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6281965B1 (en) | Exposure method and exposure system using the exposure method | |
JP4481561B2 (en) | Mask for semiconductor devices | |
KR100859400B1 (en) | Light irradiation apparatus | |
JP6003272B2 (en) | Exposure method and exposure apparatus | |
KR101530760B1 (en) | Exposure apparatus and device manufacturing method | |
JP6261207B2 (en) | Exposure apparatus, exposure method, and device manufacturing method using them | |
TWI704431B (en) | Projection exposure device, projection exposure method, projection exposure control program, and exposure mask | |
US20090148782A1 (en) | Exposure method, photo mask, and reticle stage | |
TW201940872A (en) | Charged particle beam inspection method | |
US5235626A (en) | Segmented mask and exposure system for x-ray lithography | |
JP4342663B2 (en) | Peripheral exposure equipment | |
JP2009088549A (en) | Exposure method | |
KR20120139555A (en) | Exposure apparatus and device fabrication method | |
KR100875361B1 (en) | Pattern Writing Apparatus and Pattern Writing Method | |
JPH0737774A (en) | Scanning aligner | |
CN1223899C (en) | A few light shield installable light shield support and micro-image exposure system | |
US7236231B2 (en) | Exposure apparatus and device manufacturing method | |
KR100228570B1 (en) | Method of exposure | |
JPH05267160A (en) | Wafer-edge exposure device | |
KR100383297B1 (en) | Projection exposure method and apparatus | |
JP5204127B2 (en) | Scan exposure apparatus and method for manufacturing semiconductor device | |
JP3376219B2 (en) | Surface position detecting device and method | |
JP2005221596A (en) | Pattern drawing system | |
JP2006275555A (en) | Surface shape measuring method, surface shape measuring device, exposure method and exposure device | |
JPH08203808A (en) | Projection exposure system and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100128 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4481561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |