JP4475379B2

JP4475379B2 - Electro-optical device and electronic apparatus

Info

Publication number: JP4475379B2
Application number: JP2003042319A
Authority: JP
Inventors: 早人中西
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-02-20
Filing date: 2003-02-20
Publication date: 2010-06-09
Anticipated expiration: 2023-02-20
Also published as: JP2004253241A

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置及びその製造方法並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開平１１−２４６０６号公報
【０００４】
【背景技術】
有機エレクトロルミネセンス素子のような電流駆動する素子では、安定した電流の供給が要求される。しかしながら、複数の素子を並べてあるために、素子の位置によって、印加される電圧が異ならないようにすることが難しかった。
【０００５】
本発明の目的は、印加される電圧の差を小さくすることにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る電気光学装置は、基板と、
前記基板の画素領域に設けられた複数の電気光学素子と、
前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極と、
前記画素電極に対向する部分を有する共通電極と、
前記複数の画素電極に電気的に接続された複数の配線と、
前記複数の配線に電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
前記共通電極に電気的に接続されたサイド配線と、
を有し、
前記配線と前記共通配線を電気的に接続する第１のコンタクト部は、前記画素領域の外側を通る第１の直線によって前記画素領域側の領域から区別された第１の端部領域に位置し、
前記共通電極と前記サイド配線を電気的に接続する第２のコンタクト部は、前記画素領域の外側を通る第２の直線によって前記画素領域側の領域から区別された第２の端部領域に位置してなる。本発明によれば、第１及び第２のコンタクト部が、それぞれ、異なる領域（第１及び第２の端部領域）に形成されている。したがって、第１のコンタクト部を介して共通配線に電気的に接続された配線の最も電位変化（例えば電圧降下）の小さい部分と、第２のコンタクト部を介してサイド配線に電気的に接続された共通電極の最も電位変化（例えば電圧降下）の小さい部分と、が重複しない。その結果、画素電極及び共通電極間に印加される電圧の、画素領域内の位置によって生じる差が小さくなる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（２）本発明に係る電気光学装置は、基板と、
前記基板の画素領域に設けられた複数の電気光学素子と、
前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極と、
前記画素電極に対向する部分を有する共通電極と、
前記複数の画素電極に電気的に接続された複数の配線と、
前記複数の配線に電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
前記共通電極に電気的に接続されたサイド配線と、
を有し、
前記共通配線は、前記画素領域の外側を通る第１の直線によって前記画素領域側の領域から区別された第１の端部領域内に、前記画素領域の幅方向に延びる部分を有し、
前記サイド配線は、前記画素領域の外側を通る第２の直線によって前記画素領域側の領域から区別された第２の端部領域内に、前記画素領域の幅方向に延びる部分を有する。本発明によれば、共通配線及びサイド配線が、それぞれ、異なる領域（第１及び第２の端部領域）に形成されている。したがって、共通配線に電気的に接続される配線の最も電位変化（例えば電圧降下）の小さい部分と、サイド配線に電気的に接続される共通電極の最も電位変化（例えば電圧降下）の小さい部分と、が重複しない。その結果、画素電極及び共通電極間に印加される電圧の、画素領域内の位置によって生じる差が小さくなる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（３）この電気光学装置において、
前記第１及び第２の端部領域は、対向するように位置してもよい。
（４）この電気光学装置において、
前記配線は、前記第１の端部領域から前記第２の端部領域に向けて延びるように形成され、
前記共通電極は、前記第２の端部領域から前記第１の端部領域に向けて延びるように形成されていてもよい。
（５）この電気光学装置において、
１本の前記共通配線が設けられていてもよい。
（６）この電気光学装置において、
前記複数の配線は、複数のグループに分けられ、
少なくとも１グループの前記配線には抵抗が接続されていてもよい。
（７）この電気光学装置において、
それぞれの前記電気光学素子は、複数の発光色の発光層のいずれか１つを有してもよい。
（８）本発明に係る電子機器は、上記電気光学装置を有する。
（９）本発明に係る電気光学装置の製造方法は、基板の画素領域に複数の電気光学素子を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記画素電極に対向する部分を有する共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続されるように複数の配線を設けること、
前記基板に、前記複数の配線に電気的に接続されるように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
前記基板に、前記共通電極に電気的に接続されるようにサイド配線を設けること、
を含み、
前記配線と前記共通配線を電気的に接続する第１のコンタクト部を、前記画素領域の外側を通る第１の直線によって前記画素領域側の領域から区別された第１の端部領域に配置し、
前記共通電極と前記サイド配線を電気的に接続する第２のコンタクト部を、前記画素領域の外側を通る第２の直線によって前記画素領域側の領域から区別された第２の端部領域に配置する。本発明によれば、第１及び第２のコンタクト部を、それぞれ、異なる領域（第１及び第２の端部領域）に形成する。したがって、第１のコンタクト部を介して共通配線に電気的に接続された配線の最も電位変化（例えば電圧降下）の小さい部分と、第２のコンタクト部を介してサイド配線に電気的に接続された共通電極の最も電位変化（例えば電圧降下）の小さい部分と、が重複しない。その結果、画素電極及び共通電極間に印加される電圧の、画素領域内の位置によって生じる差が小さくなる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
（１０）本発明に係る電気光学装置の製造方法は、基板の画素領域に複数の電気光学素子を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記画素電極に対向する部分を有する共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続されるように複数の配線を設けること、
前記基板に、前記複数の配線に電気的に接続されるように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
前記基板に、前記共通電極に電気的に接続されるようにサイド配線を設けること、
を含み、
前記共通配線を、前記画素領域の外側を通る第１の直線によって前記画素領域側の領域から区別された第１の端部領域内に、前記画素領域の幅方向に延びる部分を有するように形成し、
前記サイド配線を、前記画素領域の外側を通る第２の直線によって前記画素領域側の領域から区別された第２の端部領域内に、前記画素領域の幅方向に延びる部分を有するように形成する。本発明によれば、共通配線及びサイド配線を、それぞれ、異なる領域（第１及び第２の端部領域）に形成する。したがって、共通配線に電気的に接続される配線の最も電位変化（例えば電圧降下）の小さい部分と、サイド配線に電気的に接続される共通電極の最も電位変化（例えば電圧降下）の小さい部分と、が重複しない。その結果、画素電極及び共通電極間に印加される電圧の、画素領域内の位置によって生じる差が小さくなる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子（トランジスタやダイオード等）を介して接続することを含む。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電気光学装置を説明する図であり、図２は、電気光学装置の詳細を示す図である。図１に示す電気光学装置１は、有機ＥＬ（Electroluminescence）装置（例えば有機ＥＬパネル）である。電気光学装置１には、基板（例えばフレキシブル基板）２が取り付けられ、電気的に接続されている。その取り付け及び電気的接続には、異方性導電フィルムや異方性導電ペーストなどの異方性導電材料を使用してもよい。電気的に接続とは、接触することも含む。このことは以下の説明でも同じである。基板２は配線基板であって、図示しない配線パターン及び端子が形成されている。基板２には、集積回路チップ（あるいは半導体チップ）３が実装されている。集積回路チップ３は、電源回路や制御回路等を有していてもよい。その実装には、ＴＡＢ（Tape Automated Bonding）又はＣＯＦ(Chip On Film)を適用してもよく、そのパッケージ形態は、ＴＣＰ（Tape Carrier Package）であってもよい。集積回路チップ３が実装された基板２を有する電気光学装置１を電子モジュール（例えば、液晶モジュールやＥＬモジュール等の表示モジュール）ということができる。
【０００９】
電気光学装置１は、基板１０を有する。基板１０は、リジッド基板（例えばガラス基板、シリコン基板）であってもよいし、フレキシブル基板（例えばフィルム基板）であってもよい。基板１０は、光透過性を有していてもよいし、遮光性を有していてもよい。例えば、ボトムエミッション（又はバックエミッション）型の表示装置（例えば有機ＥＬパネル）では、光透過性の基板１０を使用し、基板１０の側から光を取り出してもよい。トップエミッション型の有機ＥＬパネルでは、遮光性の基板１０を使用してもよい。なお、基板１０は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
【００１０】
基板１０は、画素領域（例えば表示領域）１２を含む。画素領域１２には、複数の（例えば、ｍ行ｎ列（例えばマトリクス状）の）画素Ｐが形成されていてもよい。カラー表示装置では、画素Ｐは、１つのカラー表示用画素を構成するためのサブ画素である。
【００１１】
基板１０には、１つ又は複数の駆動回路（例えば走査線駆動回路）１４が設けられてもよい。駆動回路１４は、画素領域１２での動作（例えば表示動作）を駆動する。一対の駆動回路１４が画素領域１２の両隣に配置されていてもよい。基板１０には、補助回路１６が設けられてもよい。補助回路１６は、画素領域１２での動作（例えば表示動作）が正常になされるかどうかを検査するための検査回路であってもよいし、画素領域１２での動作速度（表示速度）を速めるためのプリチャージ回路であってもよい。駆動回路１４及び補助回路１６の少なくとも一方は、基板１０上にポリシリコン膜などを使用して形成されたものであってもよいし、基板１０上に実装された集積回路チップであってもよい。なお、基板１０の外部にある集積回路チップ３が、画素領域１２での動作駆動を制御するようになっていてもよい。
【００１２】
図２に示すように、基板１０は、画素領域１２の外側を通る第１の直線Ｌ_１によって画素領域１２側の領域から区別された第１の端部領域１８を有する。基板１０は、画素領域１２の外側を通る第２の直線Ｌ_２によって画素領域１２側の領域から区別された第２の端部領域２８を有する。第１及び第２の端部領域１８，２８を区画する第１及び第２の直線Ｌ_１，Ｌ_２は、平行であってもよい。第１及び第２の端部領域１８，２８（又は第１及び第２の直線Ｌ_１，Ｌ_２）は、画素領域１２を挟むように位置してもよいし、対向するように位置してもよい。第１及び第２の端部領域１８，２８は、全体的にも部分的にも重複しないようになっていてもよい。第１又は第２の端部領域１８，２８は、基板１０の周縁領域の一部である。第１及び第２の端部領域の定義は、以下の説明でも同じである。画素領域１２は基板１０の中央領域（周縁領域を除く領域）であってもよい。
【００１３】
変形例として、第１及び第２の直線Ｌ_１，Ｌ_２は、交差する方向に延びていてもよい。その場合、基板１０上で、第１及び第２の直線Ｌ_１，Ｌ_２は交差しないように位置してもよい。あるいは、基板１０上で、第１及び第２の直線Ｌ_１，Ｌ_２が交差するように位置していれば、第１及び第２の端部領域１８，２８は、部分的に重複する。
【００１４】
基板１０には、複数の外部端子２０が形成されていてもよい。複数の外部端子２０は、基板１０の一辺に沿って配列されていてもよい。外部端子２０は、第１の端部領域１８に設けられていてもよい。
【００１５】
基板１０には、複数本又は１本のサイド配線（例えば陰極線）２２が形成されていてもよい。サイド配線２２は、少なくとも１つ（例えば２つ以上）の外部端子２０に電気的に接続されていてもよい。サイド配線２２は、第２の端部領域（例えば外部端子２０を有しない端部領域）２８に、画素領域１２の幅方向（例えば、第２の直線Ｌ_２に沿った方向）に延びるように設けられた第１の部分２４を有していてもよい。第１の部分２４は、サイド配線２２のそれ以外の部分である第２の部分２６よりも広い幅を有するように形成されていてもよい。サイド配線２２（例えばその第１の部分２４）は、共通電極（図７参照）と電気的に接続されていてもよい。サイド配線２２は、共通配線３０，３２，３４よりも広い幅を有するように形成されていてもよい。
【００１６】
サイド配線２２の第１の部分２４を除いてなる第２の部分２６は、第２の端部領域２８以外の領域（例えば、第１の端部領域１８と、第１及び第２の端部領域１８，２８を除く領域と、の少なくとも一方）を通ってもよい。第２の部分２６は、外部端子２０に電気的に接続されていてもよい。第２の部分２６は、例えば第２の端部領域２８内で、第１の部分２４に電気的に接続されていてもよい。第２の部分２６は、屈曲部を有していてもよい。
【００１７】
基板１０には、１本又は複数本の共通配線（例えば共通陽極線）３０，３２，３４が形成されていてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、２つ以上の外部端子２０に電気的に接続されていてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、第１の端部領域１８に、画素領域１２の幅方向（例えば、第１の直線Ｌ_１に沿った方向）に延びるように設けられた第１の部分３６を有していてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、第１の部分３６から外部端子２０の方向に延びる第２の部分３８を有していてもよい。
【００１８】
共通配線３０，３２，３４のうちいずれか１つ（例えば共通配線３０（詳しくはその第１の部分３６））は、他の１つ（例えば共通配線３２又は３４（詳しくはその第１の部分３６））よりも画素領域１２の近くに配置されてもよい。共通配線３０，３２，３４のうちいずれか１つ（例えば共通配線３０）の第２の部分３８は、他の１つ（例えば共通配線３２又は３４）の第２の部分３８の外側（基板１０の端部に近い位置）に配置されてもよい。
【００１９】
共通配線３０，３２，３４は、複数の配線４４，４６，４８と電気的に接続されていてもよい。共通配線３０，３２，３４の本数（例えば３）は、複数の配線４４，４６，４８の本数（例えば３×ｎ（ｎ＝２，３，４，…））よりも少なくてもよい。共通配線３０，３２，３４のそれぞれに、配線４４，４６，４８の１グループが電気的に接続されていてもよい。
【００２０】
サイド配線２２の第１の部分２４と、共通配線３０，３２，３４のそれぞれ又はいずれか１つの第１の部分３６とは、画素領域１２を挟むように、あるいは対向するように形成されてもよい。または、サイド配線２２の第１の部分２４と、共通配線３０，３２，３４のそれぞれ又はいずれか１つの第１の部分３６とは、画素領域１２の周囲の領域において、最も離れるように形成されてもよい。
【００２１】
電気光学装置１（例えば基板１０）は、複数層の導電パターンを含む多層構造を有する。図３〜図５は、下から上への順に、各層の導電パターンを示す図である。図６は、図２のVI−VI線断面図である。
【００２２】
共通配線３０，３２，３４のそれぞれ又はいずれか１つは、２層以上の導電パターンの積層部分を含む。例えば、図６に示すように、導電パターン４１（図３参照）の一部と、その上の導電パターン４２（図４参照）の一部と、さらにその上の導電パターン４３（図５参照）の一部と、の積層部分によって、共通配線３０，３２又は３４の少なくとも一部が構成されている。こうすることで、共通配線３０，３２又は３４を少なくとも部分的に厚く形成することができ、電気的抵抗を減らすことができる。この内容は、外部端子２０及びサイド配線２２の少なくとも一方についても適用することができる。
【００２３】
基板１０には、共通配線３０，３２，３４に電気的に接続された複数の配線（例えば陽極線）４４，４６，４８が形成されている。配線４４，４６，４８のそれぞれは、共通配線３０，３２，３４のうちいずれか１つの第１の部分３６に電気的に接続されている。マトリクス状に配列された画素Ｐ（図１参照）を有するマトリクス表示装置では、配線４４，４６，４８の数は、画素の列数（ｎ本）と同じでもよい。配線４４，４６，４８のそれぞれと、共通配線３０，３２，３４のいずれかを電気的に接続する第１のコンタクト部５０は、第１の端部領域１８に位置していてもよい。
【００２４】
配線４４，４６，４８は、第１の端部領域１８から第２の端部領域２８に向けて延びるように形成されている。また、配線４４，４６，４８は、画素領域１２を通るように形成されている。配線４４，４６，４８のそれぞれの一部は、第１の端部領域１８に位置し、他の一部は、画素領域１２に位置する。配線４４，４６，４８のそれぞれの一部は、第２の端部領域２８に位置しないように形成されてもよいが、位置してもよい。
【００２５】
図７は、図２のVII−VII線断面図である。配線４４，４６，４８のそれぞれは、２層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン４１（図３参照）の一部とその上の導電パターン４２（図４参照）の一部とが電気的に接続され、導電パターン４２（図４参照）の一部とその上の導電パターン４３（図５参照）の一部とが電気的に接続されて、配線４４，４６，４８が構成されてもよい。配線４４，４６，４８は、複数の画素電極７０に電気的に接続されていてもよい。
【００２６】
図２に示すように、共通配線３０，３２，３４のそれぞれは、配線４４，４６，４８のうちいずれかのグループの配線と電気的に接続されるが、残りのグループの配線とは電気的に接続されない。例えば、第１グループの配線４４が共通配線３０に電気的に接続され、第２グループの配線４６が共通配線３２に電気的に接続され、第３グループの配線４８が共通配線３４に電気的に接続されてもよい。その場合、共通配線３０は第２及び第３のグループの配線４６，４８には電気的に接続されず、共通配線３２は第１及び第３のグループの配線４４，４８には電気的に接続されず、共通配線３４は第１及び第２のグループの配線４４，４６には電気的に接続されない。
【００２７】
配線４４，４６，４８と共通配線３０，３２，３４とは立体交差するように配置してもよい。その場合、オーバーラップする部分のうち、電気的に接続すべき部分間に第１のコンタクト部５０を設け、電気的に接続させない部分間には絶縁体を設ける。例えば、配線４４，４６，４８と共通配線３０，３２，３４とを電気的に接続する第１のコンタクト部５０を、図４に示す導電パターン４２の一部によって形成してもよい。その場合、導電パターン４２とは異なる層（例えば隣接する上下層）に位置する導電パターン４１，４３（図３及び図５参照）の両方の部分によって、配線４４，４６，４８及び共通配線３０，３２，３４のオーバーラップする部分を形成してもよい。本実施の形態では、共通配線３０，３２，３４の下を通るように配線４４，４６，４８を形成してある。
【００２８】
図８は、図２のVIII−VIII線断面図である。基板１０には、複数本の配線（例えば信号線）５２が形成されている。配線５２は、２層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン４１（図３参照）の一部とその上の導電パターン４２（図４参照）の一部とが電気的に接続され、導電パターン４２（図４参照）の一部とその上の導電パターン４３（図５参照）の一部とが電気的に接続されて、配線５２が構成されてもよい。
【００２９】
配線５２は、共通配線３０，３２，３４と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は１層を飛び越した層に位置する複数の導電パターン４１，４３（図３及び図５参照）の両方の部分によって、配線５２及び共通配線３０，３２，３４のオーバーラップする部分を形成してもよい。本実施の形態では、共通配線３０，３２，３４の下を通るように配線５２を形成してある。配線５２は、サイド配線２２と交差しないようになっていてもよい。その場合、配線５２及びサイド配線２２の間にキャパシタが形成されない、あるいはキャパシタの影響が小さくなる。そうすることで、配線５２を流れる信号に対する容量インピーダンスを小さくすることができる。
【００３０】
基板１０には、複数本の配線（例えば走査線）５４が形成されている。配線５４は、駆動回路（例えば走査線駆動回路）１４に電気的に接続されている。配線５４のそれぞれの端部に駆動回路１４が電気的に接続されてもよい。配線５４と配線４４，４６，４８，５２とで、マトリクス領域を区画してもよい。配線５４は、配線４４，４６，４８，５２と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は１層を飛び越える層に位置する複数の導電パターン４１，４３（図３及び図５参照）の両方の部分によって、配線５４及び配線４４，４６，４８，５２のオーバーラップする部分を形成してもよい。本実施の形態では、配線４４，４６，４８，５２の下を通るように配線５４を形成してある。
【００３１】
図９は、図２のIX−IX線断面図である。基板１０には、複数の電気光学素子６０が設けられている。電気光学素子６０が設けられた領域が画素領域１２である。１つの画素（例えばサブ画素）Ｐに１つの電気光学素子６０が設けられている。複数の電気光学素子６０は、複数の発光色（例えば赤、緑、青）の複数の発光層６２を有する。それぞれの電気光学素子６０は、いずれか１つの発光色の発光層６２を有する。発光層６２を構成する材料は、ポリマー系材料又は低分子系材料あるいは両者を複合的に用いた材料のいずれであってもよい。発光層６２は、電流が流れることで発光する。発光層６２は、発光色に応じて、発光効率が異なっていてもよい。１つの同じ共通配線３０，３２又は３４に電気的に接続された１グループの配線４４，４６又は４８は、同じ発光色の発光層６２に対応している（具体的には電気的に接続されている）。
【００３２】
電気光学素子６０は、第１及び第２のバッファ層６４，６６の少なくとも一方を有していてもよい。第１のバッファ層６４は、発光層６２への正孔注入を安定化させる正孔注入層であってもよいし、正孔注入層を有していてもよい。第１のバッファ層６４は、正孔輸送層を有していてもよい。正孔輸送層は、発光層６２と正孔注入層との間に設けられてもよい。第２のバッファ層６６は、発光層６２への電子注入を安定化させる電子注入層であってもよいし、電子注入層を有していてもよい。第２のバッファ層６６は、電子輸送層を有していてもよい。電子輸送層は、発光層６２と電子注入層との間に設けられてもよい。隣同士の電気光学素子６０は、バンク６８によって区画（電気的に絶縁）されている。
【００３３】
基板１０には、複数の画素電極７０が設けられている。それぞれの画素電極７０は、いずれかの電気光学素子６０に電気エネルギーを供給するためのものである。画素電極７０は、電気光学素子６０（例えば第１のバッファ層６４（例えば正孔注入層））に接触していてもよい。それぞれの画素電極７０は、配線４４，４６，４８のいずれかに電気的に接続されている。配線４４，４６，４８のそれぞれは、１グループの画素電極７０に電気的に接続されてもよい。
【００３４】
基板１０には、複数又は１つの共通電極７２が設けられている。共通電極７２は、電気光学素子６０に電気エネルギーを供給するためのものである。共通電極７２は、電気光学素子６０（例えば第２のバッファ層６６（例えば電子注入層））に接触していてもよい。共通電極７２は、画素電極７０に対向する部分を有する。共通電極７２は、画素電極７０の上方に配置されてもよい。
【００３５】
図７に示すように、共通電極７２は、サイド配線２２（詳しくはその第１の部分２４）に電気的に接続されている。共通電極７２とサイド配線２２との第２のコンタクト部７６は、第２の端部領域２８に位置していてもよい。なお、共通電極７２とサイド配線２２とが接触している場合、両者の接触部が第２のコンタクト部７６である。第２のコンタクト部７６は画素領域１２の幅方向に延びていてもよい。例えば、画素領域１２の幅方向において、両端に位置する画素電極７０の間隔長さと同じ又はそれ以上の長さを有するように第２のコンタクト部７６が形成されていてもよい。このように第２のコンタクト部７６を長くすることで、共通電極７２とサイド配線２２との電気的抵抗を小さくすることができる。その結果、サイド配線２２から共通電極７２への電子の流れがスムーズになる。
【００３６】
共通電極７２は、第２の端部領域２８から第１の端部領域１８に向けて延びるように形成されている。また、共通電極７２は、画素領域１２を通るように形成されている。共通電極７２の一部は、第２の端部領域２８に位置し、他の一部は、画素領域１２に位置する。共通電極７２の一部は、第１の端部領域１８に位置しないように形成されてもよいが、位置してもよい。
【００３７】
本実施の形態によれば、第１及び第２のコンタクト部５０，７６（あるいは共通配線３０，３２，３４及びサイド配線２２）が、それぞれ、異なる領域（第１及び第２の端部領域１８，２８）に形成されている。したがって、共通配線３０，３２，３４に（第１のコンタクト部５０を介して）電気的に接続された配線４４，４６，４８の最も電位変化（例えば電圧降下）の小さい部分と、サイド配線２２に（第２のコンタクト部７６を介して）電気的に接続された共通電極７２の最も電位変化（例えば電圧降下）の小さい部分と、が重複しない。
【００３８】
例えば、図１に示すように、ｍ行の画素Ｐ_１〜Ｐ_ｍを有する場合を説明する。図２に示すように、配線４４，４６，４８は、第１の端部領域１８から第２の端部領域２８に向けて延びている。配線４４，４６，４８には共通配線３０，３２，３４から電圧が供給される。配線４４，４６，４８と共通配線３０，３２，３４との第１のコンタクト部５０は、第１の端部領域１８に位置する。したがって、配線４４，４６，４８（詳しくはこれらに接続される画素電極７０）の電位変化（例えば電圧降下）は、第１の端部領域１８（あるいは第１のコンタクト部５０）に最も近い１行目の画素Ｐ_１において最も小さく、最も離れたｍ行目の画素Ｐ_ｍにおいて最も大きい。
【００３９】
一方、共通電極７２は、第２の端部領域２８から第１の端部領域１８に向けて延びている。共通電極７２にはサイド配線２２から電圧が供給される。共通電極７２とサイド配線２２との第２のコンタクト部７６は、第２の端部領域２８に位置する。したがって、共通電極７２の電位変化（例えば電圧降下）は、第２の端部領域２８（あるいは第２のコンタクト部７２）に最も近いｍ行目の画素Ｐ_ｍにおいて最も小さく、最も離れた１行目の画素Ｐ_１において最も大きい。
【００４０】
以上のことから、１行目の画素Ｐ_１では、画素電極及び共通電極７０，７２間に印加される電圧は、最も電位変化（例えば電圧降下）の小さい画素電極７０と、最も電位変化（例えば電圧降下）の大きい共通電極７２と、の電位差によって形成される。また、ｍ行目の画素Ｐ_ｍでは、画素電極及び共通電極７０，７２間に印加される電圧は、最も電位変化（例えば電圧降下）の大きい画素電極７０と、最も電位変化（例えば電圧降下）の小さい共通電極７２と、の電位差によって形成される。すなわち、画素電極及び共通電極７０，７２間に印加される電圧の、画素領域１２内の位置によって生じる差が小さくなる。
【００４１】
図６〜図９に示すように、基板１０には、サイド配線２２及び共通配線３０，３２，３４上に被覆層８０が設けられている。サイド配線２２の少なくとも第１の部分２４は、被覆層８０から露出している。被覆層８０は、１つ又は複数の層で形成してもよい。被覆層８０は、電気的絶縁材料で形成してもよい。被覆層８０の少なくとも表面は酸化物又は窒化物で形成されていてもよい。
【００４２】
共通配線３０，３２，３４の隣（例えば、画素領域１２から離れた位置あるいは基板１０の端部に近い位置）には、図７及び図８に示すように、スペーサ８２が設けられている。スペーサ８２は、共通配線３０，３２，３４、サイド配線２２、配線４４，４６，４８，５２の少なくとも１つと同じ材料で形成されたダミー配線であってもよい。スペーサ８２は被覆層８０の下に形成されている。スペーサ８２を設けることで、共通配線３０，３２，３４の隣の領域で被覆層８０の表面を高くしてある。こうすることで、被覆層８０の表面において、共通配線３０，３２，３４の上方の領域と、スペーサ８２の上方の領域との高さの差（段差）を減らして、あるいはなくしてもよい。または、共通配線３０，３２，３４の上方の領域からスペーサ８２の上方の領域にかけて、被覆層８０の表面の傾斜又は凹凸を減らしてもよいし、平らにしてもよい。
【００４３】
基板１０には、電気光学素子６０の封止部材８４が設けられている。電気光学素子６０の少なくとも一部が水分や酸素等によって劣化しやすい場合には、封止部材８４によって電気光学素子６０を保護することができる。封止部材８４の基板１０（例えば被覆部８０）に対する取付部は、図７に示すように、共通電極７２のサイド配線２２との接合部を避けて（接触しないように）配置してもよい。そのためには、封止部材８４の取付部を、共通電極７２よりも外側（画素領域１２から離れた位置あるいは基板１０の端部に近い位置）に配置してもよい。こうすることで、共通電極７２の少なくとも表面が接着剤との密着性の低い材料（例えば金属）で形成された場合でも、接着剤を使用して、封止部材８４を基板１０（例えば被覆部８０）に確実に固定することができる。なお、被覆部８０は、接着剤との密着性が金属よりも高いものであってもよい。
【００４４】
本実施の形態では、封止部材８４の取付部と共通配線３０，３２，３４の少なくとも一部がオーバーラップしている。これにより、電気光学装置１を小型化することができる。封止部材８４の取付部は、スペーサ８２の少なくとも一部と共通配線３０，３２，３４の少なくとも一部との両方の上方に位置してもよい。これによれば、被覆層８０の表面において傾斜又は凹凸が小さい領域（例えば平坦領域）に封止部材８４の取付部を配置するので、その良好な取り付けが可能である。
【００４５】
図１０は、本実施の形態に係る電気光学装置の動作を説明する回路図である。電気光学装置１は、図１０に示す回路に対応する素子を有する。回路構成（素子の接続状態）は、図１０に示す通りであり説明を省略する。本実施の形態では、サイド配線２２を低電位（例えばグランド電位）に接続し、それよりも高電位に共通配線３０，３２，３４を接続する。共通配線３０，３２，３４には、それぞれ、異なる電圧Ｖ_dd1，Ｖ_dd2，Ｖ_dd3が供給される。電圧Ｖ_dd1，Ｖ_dd2，Ｖ_dd3は、それぞれ、発光層６２の発光効率に応じた電圧である。配線５２には、電流Ｉ_dataが流れるようになっている。電流Ｉ_dataは、電気光学素子６０に供給する電流に応じた信号である。なお、図１０には、ｍ行目の画素Ｐ_ｍ（図１参照）に設けられた電気光学素子６０を示してある。配線（走査線）５４には、選択信号が入力される。選択信号は、高電位のＨ信号又は低電位のＬ信号である。
【００４６】
プログラミング期間では、例えば配線４６に電圧Ｖ_dd2が供給され、配線５２に電流Ｉ_dataが流れるようになっている。また、プログラミング期間では、配線５４にＨ信号が入力されて、スイッチング素子１１０、１１６がＯＮになり、スイッチング素子１１２がＯＦＦになる。そして、配線４６から、スイッチング素子１１４，１１６を通って、配線５２に電流Ｉ_dataが流れると、スイッチング素子１１４の制御電圧（スイッチング素子１１４がＭＯＳトランジスタである場合はゲート電圧）は、電流Ｉ_dataに対応した値になり、その制御電圧に応じた電荷がキャパシタ１２０に蓄えられる。
【００４７】
動作期間（例えば発光期間）では、配線５４にＬ信号が入力されて、スイッチング素子１１０、１１６がＯＦＦになり、スイッチング素子１１２がＯＮになる。そして、プログラミング期間でキャパシタ１２０に蓄えられた電荷に応じた制御電圧（スイッチング素子１１４がＭＯＳトランジスタである場合はゲート電圧）によってスイッチング素子１１４が制御（例えばＯＮ）され、制御電圧に応じた電流が、配線４６からスイッチング素子１１４，１１２を通って、電気光学素子６０を流れるようになっている。
【００４８】
なお、上述した素子は、電気光学素子６０ごとに設けられる。スイッチング素子１１０，１１２，１１４，１１６等は、ポリシリコン薄膜などによって形成してもよい。
【００４９】
本実施の形態に係る電気光学装置の製造方法では、基板１０の画素領域１２に複数の電気光学素子６０を設ける。基板１０に、複数の電気光学素子６０に電気エネルギーを供給するための複数の画素電極７０を設ける。基板１０に、画素電極７０に対向する部分を有する共通電極７２を設ける。基板１０に、複数の画素電極７０に電気的に接続されるように複数の配線４４，４６，４８を設ける。基板１０に、複数の配線４４，４６，４８に電気的に接続されるように、配線４４，４６，４８の本数よりも少ない本数の共通配線３０，３２，３４を設ける。基板１０に、共通電極７２に電気的に接続されるようにサイド配線２２を設ける。
【００５０】
配線４４，４６，４８と共通配線３０，３２，３４を電気的に接続する第１のコンタクト部５０を、第１の端部領域１８に配置してもよい。共通電極７２とサイド配線２２を電気的に接続する第２のコンタクト部７６を、第２の端部領域２８に配置してもよい。
【００５１】
共通配線３０，３２，３４を、第１の端部領域１８内に、画素領域１２の幅方向に延びる第１の部分３６を有するように形成してもよい。サイド配線２２を、第２の端部領域２８内に、画素領域１２の幅方向に延びる第１の部分２４を有するように形成してもよい。
【００５２】
（第２の実施の形態）
図１１は、本発明の第２の実施の形態に係る電気光学装置の詳細を示す図である。図１２は、図１１のXII−XII線断面図であり、図１３は、図１１のXIII−XIII線断面図である。本実施の形態では、基板１０に１つの共通配線２１０が形成されている。基板１０には複数の配線２１２，２１４，２１６が形成されている。全ての配線２１２，２１４，２１６は、１つの共通配線２１０に電気的に接続されている。
【００５３】
図１２及び図１３に示すように、共通電極２１８の画素電極７０と対向しない部分が、絶縁体を介して、共通配線２１０の上方に位置している。こすることで、共通電極２１８と共通配線２１０との間にキャパシタが形成され、共通配線２１０の急激な電圧降下を防止することができる。このことは、第１の実施の形態にも適用可能である。
【００５４】
図１４は、本実施の形態に係る電気光学装置の回路図である。配線２１２，２１４，２１６は、電気光学素子６０の構造又は機能（例えばその発光効率）に応じて、複数のグループに分けられる。１つ又は複数のグループの配線２１２，２１４には、抵抗２２０，２２２が電気的に接続されていてもよい。例えば、１つの配線２１２には抵抗２２０が電気的に接続され、１つの配線２１４には、抵抗２２０とは異なる抵抗値の抵抗２２２が電気的に接続されていてもよい。なお、１グループの配線２１６には、抵抗が電気的に接続されていなくてもよいが、配線２１６自体が抵抗を有する場合には、その抵抗値とは異なるように、抵抗２２０，２２２の抵抗を設定する。これによれば、電気光学素子６０に、その発光効率に応じて、異なる電圧を印加することができる。その結果、電気光学素子６０による発光の輝度を、発光色が異なっていても、均一にすることができる。本実施の形態に係る電気光学装置には、第１の実施の形態で説明した内容を適用することができる。また、本実施の形態に係る電気光学装置の製造方法も、第１の実施の形態で説明した内容を適用することができる。
【００５５】
本発明の実施の形態に係る電気光学装置を有する電子機器として、図１５にはノート型パーソナルコンピュータ１０００が示され、図１６には携帯電話２０００が示されている。
【００５６】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係る電気光学装置を説明する図である。
【図２】図２は、本発明の第１の実施の形態に係る電気光学装置の詳細を説明する図である。
【図３】図３は、複数層のうち１層の導電パターンを示す図である。
【図４】図４は、複数層のうち１層の導電パターンを示す図である。
【図５】図５は、複数層のうち１層の導電パターンを示す図である。
【図６】図６は、図２のVI−VI線断面図である。
【図７】図７は、図２のVII−VII線断面図である。
【図８】図８は、図２のVIII−VIII線断面図である。
【図９】図９は、図２のIX−IX線断面図である。
【図１０】図１０は、本発明の第１の実施の形態に係る電気光学装置の動作を説明する回路図である。
【図１１】図１１は、本発明の第２の実施の形態に係る電気光学装置の詳細を示す図である。
【図１２】図１２は、図１１のXII−XII線断面図である。
【図１３】図１３は、図１１のXIII−XIII線断面図である。
【図１４】図１４は、本発明の第２の実施の形態に係る電気光学装置の回路図である。
【図１５】図１５は、本発明の実施の形態に係る電子機器を示す図である。
【図１６】図１６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１電気光学装置、１０基板、１２画素領域、１８第１の端部領域、２０外部端子、２２サイド配線、２４第１の部分、２６第２の部分、２８第２の端部領域、３０、３２，３４共通配線、３６第１の部分、３８第の２部分、４４，４６，４８配線、５０第１のコンタクト部、６０電気光学素子、７０画素電極、７２共通電極、７６第２のコンタクト部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device, a manufacturing method thereof, and an electronic apparatus.
[0002]
[Prior art]
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-24606
[0004]
[Background]
A current-driven element such as an organic electroluminescence element is required to supply a stable current. However, since a plurality of elements are arranged, it is difficult to prevent the applied voltage from changing depending on the position of the element.
[0005]
An object of the present invention is to reduce the difference between applied voltages.
[0006]
[Means for Solving the Problems]
(1) An electro-optical device according to the invention includes a substrate,
A plurality of electro-optic elements provided in a pixel region of the substrate;
A plurality of pixel electrodes for supplying electric energy to the plurality of electro-optic elements;
A common electrode having a portion facing the pixel electrode;
A plurality of wirings electrically connected to the plurality of pixel electrodes;
Fewer common wires than the number of the wires electrically connected to the plurality of wires; and
Side wiring electrically connected to the common electrode;
Have
A first contact portion that electrically connects the wiring and the common wiring is located in a first end region that is distinguished from the region on the pixel region side by a first straight line that passes outside the pixel region. ,
The second contact portion that electrically connects the common electrode and the side wiring is located in a second end region that is distinguished from the region on the pixel region side by a second straight line that passes outside the pixel region. Do it. According to the present invention, the first and second contact portions are formed in different regions (first and second end regions), respectively. Accordingly, the portion of the wiring that is electrically connected to the common wiring through the first contact portion has the smallest potential change (for example, voltage drop), and is electrically connected to the side wiring through the second contact portion. The portion of the common electrode with the smallest potential change (for example, voltage drop) does not overlap. As a result, the difference caused by the position in the pixel region of the voltage applied between the pixel electrode and the common electrode is reduced. In the present invention, the substrate is not limited to a plate shape, but includes a substrate that can support other members even in other shapes. Further, in the present invention, “electrically connected” includes not only the case of being directly connected but also the connection through other elements (transistors, diodes, etc.).
(2) An electro-optical device according to the invention includes a substrate,
A plurality of electro-optic elements provided in a pixel region of the substrate;
A plurality of pixel electrodes for supplying electric energy to the plurality of electro-optic elements;
A common electrode having a portion facing the pixel electrode;
A plurality of wirings electrically connected to the plurality of pixel electrodes;
Fewer common wires than the number of the wires electrically connected to the plurality of wires; and
Side wiring electrically connected to the common electrode;
Have
The common wiring has a portion extending in the width direction of the pixel region in a first end region distinguished from the region on the pixel region side by a first straight line passing outside the pixel region,
The side wiring has a portion extending in the width direction of the pixel region in a second end region distinguished from the region on the pixel region side by a second straight line passing outside the pixel region. According to the present invention, the common wiring and the side wiring are formed in different regions (first and second end regions), respectively. Therefore, the portion with the smallest potential change (for example, voltage drop) of the wiring electrically connected to the common wiring and the portion with the smallest potential change (for example, voltage drop) of the common electrode electrically connected to the side wiring , Do not overlap. As a result, the difference caused by the position in the pixel region of the voltage applied between the pixel electrode and the common electrode is reduced. In the present invention, the substrate is not limited to a plate shape, but includes a substrate that can support other members even in other shapes. Further, in the present invention, “electrically connected” includes not only the case of being directly connected but also the connection through other elements (transistors, diodes, etc.).
(3) In this electro-optical device,
The first and second end regions may be positioned to face each other.
(4) In this electro-optical device,
The wiring is formed to extend from the first end region toward the second end region,
The common electrode may be formed to extend from the second end region toward the first end region.
(5) In this electro-optical device,
One common wiring may be provided.
(6) In this electro-optical device,
The plurality of wirings are divided into a plurality of groups,
A resistor may be connected to at least one group of the wirings.
(7) In this electro-optical device,
Each of the electro-optical elements may include any one of a plurality of light emitting layers.
(8) An electronic apparatus according to the present invention includes the electro-optical device.
(9) A method for manufacturing an electro-optical device according to the present invention includes providing a plurality of electro-optical elements in a pixel region of a substrate.
Providing a plurality of pixel electrodes on the substrate for supplying electric energy to the plurality of electro-optic elements;
Providing a common electrode having a portion facing the pixel electrode on the substrate;
Providing a plurality of wirings on the substrate so as to be electrically connected to the plurality of pixel electrodes;
Providing a number of common wires less than the number of wires so that the substrate is electrically connected to the plurality of wires; and
Providing side wiring on the substrate so as to be electrically connected to the common electrode;
Including
A first contact portion that electrically connects the wiring and the common wiring is disposed in a first end region that is distinguished from the region on the pixel region side by a first straight line that passes outside the pixel region. ,
The second contact portion that electrically connects the common electrode and the side wiring is disposed in a second end region that is distinguished from the region on the pixel region side by a second straight line that passes outside the pixel region. To do. According to the present invention, the first and second contact portions are formed in different regions (first and second end regions), respectively. Accordingly, the portion of the wiring that is electrically connected to the common wiring through the first contact portion has the smallest potential change (for example, voltage drop), and is electrically connected to the side wiring through the second contact portion. The portion of the common electrode with the smallest potential change (for example, voltage drop) does not overlap. As a result, the difference caused by the position in the pixel region of the voltage applied between the pixel electrode and the common electrode is reduced. In the present invention, the substrate is not limited to a plate shape, but includes a substrate that can support other members even in other shapes. Further, in the present invention, “electrically connected” includes not only the case of being directly connected but also the connection through other elements (transistors, diodes, etc.).
(10) A method of manufacturing an electro-optical device according to the present invention includes providing a plurality of electro-optical elements in a pixel region of a substrate.
Providing a plurality of pixel electrodes on the substrate for supplying electric energy to the plurality of electro-optic elements;
Providing a common electrode having a portion facing the pixel electrode on the substrate;
Providing a plurality of wirings on the substrate so as to be electrically connected to the plurality of pixel electrodes;
Providing a number of common wires less than the number of wires so that the substrate is electrically connected to the plurality of wires; and
Providing side wiring on the substrate so as to be electrically connected to the common electrode;
Including
The common wiring is formed to have a portion extending in the width direction of the pixel region in a first end region distinguished from the region on the pixel region side by a first straight line passing outside the pixel region. And
The side wiring is formed so as to have a portion extending in the width direction of the pixel region in a second end region distinguished from the region on the pixel region side by a second straight line passing outside the pixel region. To do. According to the present invention, the common wiring and the side wiring are formed in different regions (first and second end regions), respectively. Therefore, the portion with the smallest potential change (for example, voltage drop) of the wiring electrically connected to the common wiring and the portion with the smallest potential change (for example, voltage drop) of the common electrode electrically connected to the side wiring , Do not overlap. As a result, the difference caused by the position in the pixel region of the voltage applied between the pixel electrode and the common electrode is reduced. In the present invention, the substrate is not limited to a plate shape, but includes a substrate that can support other members even in other shapes. Further, in the present invention, “electrically connected” includes not only the case of being directly connected but also the connection through other elements (transistors, diodes, etc.).
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0008]
(First embodiment)
FIG. 1 is a diagram illustrating an electro-optical device according to a first embodiment of the present invention, and FIG. 2 is a diagram illustrating details of the electro-optical device. An electro-optical device 1 shown in FIG. 1 is an organic EL (Electroluminescence) device (for example, an organic EL panel). A substrate (for example, a flexible substrate) 2 is attached to the electro-optical device 1 and is electrically connected thereto. An anisotropic conductive material such as an anisotropic conductive film or an anisotropic conductive paste may be used for the attachment and electrical connection. Electrical connection includes contact. This also applies to the following description. The substrate 2 is a wiring substrate on which wiring patterns and terminals (not shown) are formed. An integrated circuit chip (or semiconductor chip) 3 is mounted on the substrate 2. The integrated circuit chip 3 may have a power supply circuit, a control circuit, and the like. For the mounting, TAB (Tape Automated Bonding) or COF (Chip On Film) may be applied, and the package form may be TCP (Tape Carrier Package). The electro-optical device 1 having the substrate 2 on which the integrated circuit chip 3 is mounted can be referred to as an electronic module (for example, a display module such as a liquid crystal module or an EL module).
[0009]
The electro-optical device 1 has a substrate 10. The substrate 10 may be a rigid substrate (for example, a glass substrate or a silicon substrate) or a flexible substrate (for example, a film substrate). The board | substrate 10 may have a light transmittance and may have a light-shielding property. For example, in a bottom emission (or back emission) type display device (for example, an organic EL panel), a light transmissive substrate 10 may be used, and light may be extracted from the substrate 10 side. In the top emission type organic EL panel, a light-shielding substrate 10 may be used. In addition, the board | substrate 10 is not limited to a plate-shaped thing, Even if it is other shapes, the thing which can support another member is included.
[0010]
The substrate 10 includes a pixel region (for example, a display region) 12. A plurality of (for example, m rows and n columns (for example, in a matrix)) pixels P may be formed in the pixel region 12. In the color display device, the pixel P is a sub-pixel for constituting one color display pixel.
[0011]
The substrate 10 may be provided with one or a plurality of driving circuits (for example, a scanning line driving circuit) 14. The drive circuit 14 drives an operation (for example, a display operation) in the pixel region 12. A pair of drive circuits 14 may be arranged on both sides of the pixel region 12. An auxiliary circuit 16 may be provided on the substrate 10. The auxiliary circuit 16 may be an inspection circuit for inspecting whether an operation (for example, a display operation) in the pixel region 12 is normally performed, or increases an operation speed (display speed) in the pixel region 12. It may be a precharge circuit. At least one of the drive circuit 14 and the auxiliary circuit 16 may be formed on the substrate 10 using a polysilicon film or the like, or may be an integrated circuit chip mounted on the substrate 10. . The integrated circuit chip 3 outside the substrate 10 may be configured to control operation driving in the pixel region 12.
[0012]
As shown in FIG. 2, the substrate 10 has a first straight line L that passes outside the pixel region 12. ₁ Thus, the first end region 18 is distinguished from the region on the pixel region 12 side. The substrate 10 has a second straight line L that passes outside the pixel region 12. ₂ Thus, the second end region 28 is distinguished from the region on the pixel region 12 side. First and second straight lines L that define the first and second end regions 18, 28 ₁ , L ₂ May be parallel. First and second end regions 18, 28 (or first and second straight lines L ₁ , L ₂ ) May be positioned so as to sandwich the pixel region 12 or may be positioned so as to face each other. The first and second end regions 18, 28 may not overlap in whole or in part. The first or second end region 18 or 28 is a part of the peripheral region of the substrate 10. The definitions of the first and second end regions are the same in the following description. The pixel region 12 may be a central region (region excluding the peripheral region) of the substrate 10.
[0013]
As a modification, the first and second straight lines L ₁ , L ₂ May extend in the intersecting direction. In that case, on the substrate 10, the first and second straight lines L ₁ , L ₂ May be located so as not to intersect. Alternatively, the first and second straight lines L on the substrate 10 ₁ , L ₂ Are located so as to intersect, the first and second end regions 18, 28 partially overlap.
[0014]
A plurality of external terminals 20 may be formed on the substrate 10. The plurality of external terminals 20 may be arranged along one side of the substrate 10. The external terminal 20 may be provided in the first end region 18.
[0015]
A plurality of or one side wiring (for example, cathode line) 22 may be formed on the substrate 10. The side wiring 22 may be electrically connected to at least one (for example, two or more) external terminals 20. The side wiring 22 is formed in a width direction (for example, a second straight line L) of the pixel region 12 in a second end region (for example, an end region having no external terminal 20) 28. ₂ The first portion 24 may be provided so as to extend in the direction along the direction. The first portion 24 may be formed to have a width wider than the second portion 26 that is the other portion of the side wiring 22. The side wiring 22 (for example, the first portion 24) may be electrically connected to the common electrode (see FIG. 7). The side wiring 22 may be formed to have a width wider than the common wirings 30, 32, and 34.
[0016]
The second portion 26 excluding the first portion 24 of the side wiring 22 is a region other than the second end region 28 (for example, the first end region 18 and the first and second end portions). It may pass through at least one of the areas excluding the areas 18 and 28. The second portion 26 may be electrically connected to the external terminal 20. The second portion 26 may be electrically connected to the first portion 24, for example, within the second end region 28. The second portion 26 may have a bent portion.
[0017]
One or a plurality of common wirings (for example, common anode lines) 30, 32, and 34 may be formed on the substrate 10. Each or any one of the common wires 30, 32, 34 may be electrically connected to two or more external terminals 20. Each or any one of the common wirings 30, 32, and 34 is connected to the first end region 18 in the width direction of the pixel region 12 (for example, the first straight line L ₁ The first portion 36 may be provided so as to extend in a direction along the direction. Each or any one of the common wires 30, 32, 34 may have a second portion 38 that extends from the first portion 36 toward the external terminal 20.
[0018]
One of the common wires 30, 32, 34 (for example, the common wire 30 (specifically, the first portion 36)) is the other one (for example, the common wire 32 or 34 (specifically, the first portion thereof). It may be arranged closer to the pixel region 12 than 36)). The second portion 38 of any one of the common wires 30, 32, 34 (for example, the common wire 30) is outside the second portion 38 of the other one (for example, the common wire 32 or 34) (the substrate 10). It may be arranged at a position close to the end of.
[0019]
The common wirings 30, 32, and 34 may be electrically connected to a plurality of wirings 44, 46, and 48. The number of common wirings 30, 32, and 34 (for example, 3) may be smaller than the number of wirings 44, 46, and 48 (for example, 3 × n (n = 2, 3, 4,...)). One group of wirings 44, 46, and 48 may be electrically connected to the common wirings 30, 32, and 34, respectively.
[0020]
The first portion 24 of the side wiring 22 and each or any one first portion 36 of the common wirings 30, 32, 34 may be formed so as to sandwich the pixel region 12 or face each other. Good. Alternatively, the first portion 24 of the side wiring 22 and each or any one of the first portions 36 of the common wirings 30, 32, 34 are formed so as to be farthest from each other in the region around the pixel region 12. May be.
[0021]
The electro-optical device 1 (for example, the substrate 10) has a multilayer structure including a plurality of conductive patterns. 3-5 is a figure which shows the conductive pattern of each layer in order from the bottom to the top. 6 is a cross-sectional view taken along line VI-VI in FIG.
[0022]
Each or any one of the common wirings 30, 32, and 34 includes a laminated portion of two or more conductive patterns. For example, as shown in FIG. 6, a part of the conductive pattern 41 (see FIG. 3), a part of the conductive pattern 42 thereon (see FIG. 4), and a conductive pattern 43 thereon (see FIG. 5). At least a part of the common wiring 30, 32, or 34 is configured by the laminated part. By doing so, the common wiring 30, 32, or 34 can be formed at least partially thick, and the electrical resistance can be reduced. This content can also be applied to at least one of the external terminal 20 and the side wiring 22.
[0023]
A plurality of wires (for example, anode wires) 44, 46, and 48 that are electrically connected to the common wires 30, 32, and 34 are formed on the substrate 10. Each of the wirings 44, 46, 48 is electrically connected to any one first portion 36 of the common wirings 30, 32, 34. In a matrix display device having pixels P (see FIG. 1) arranged in a matrix, the number of wirings 44, 46, and 48 may be the same as the number of pixel columns (n). The first contact portion 50 that electrically connects each of the wirings 44, 46, and 48 and any of the common wirings 30, 32, and 34 may be located in the first end region 18.
[0024]
The wirings 44, 46, 48 are formed so as to extend from the first end region 18 toward the second end region 28. Further, the wirings 44, 46 and 48 are formed so as to pass through the pixel region 12. A part of each of the wirings 44, 46 and 48 is located in the first end area 18, and the other part is located in the pixel area 12. A part of each of the wirings 44, 46, and 48 may be formed so as not to be positioned in the second end region 28, but may be positioned.
[0025]
7 is a cross-sectional view taken along line VII-VII in FIG. Each of the wirings 44, 46, and 48 may be formed by a part of each of two or more conductive patterns. For example, a part of the conductive pattern 41 (see FIG. 3) and a part of the conductive pattern 42 (see FIG. 4) thereon are electrically connected, and a part of the conductive pattern 42 (see FIG. 4) and the top thereof. The conductive patterns 43 (see FIG. 5) may be electrically connected to form the wirings 44, 46, and 48. The wirings 44, 46 and 48 may be electrically connected to the plurality of pixel electrodes 70.
[0026]
As shown in FIG. 2, each of the common wirings 30, 32, and 34 is electrically connected to any group of wirings 44, 46, and 48, but is electrically connected to the remaining groups of wirings. Not connected to. For example, the first group wiring 44 is electrically connected to the common wiring 30, the second group wiring 46 is electrically connected to the common wiring 32, and the third group wiring 48 is electrically connected to the common wiring 34. It may be connected. In this case, the common wiring 30 is not electrically connected to the second and third group wirings 46 and 48, and the common wiring 32 is electrically connected to the first and third group wirings 44 and 48. The common wiring 34 is not electrically connected to the wirings 44 and 46 of the first and second groups.
[0027]
The wirings 44, 46, and 48 and the common wirings 30, 32, and 34 may be arranged so as to cross three-dimensionally. In that case, the 1st contact part 50 is provided between the parts which should be electrically connected among the overlapping parts, and an insulator is provided between the parts which are not electrically connected. For example, the first contact part 50 that electrically connects the wirings 44, 46, 48 and the common wirings 30, 32, 34 may be formed by a part of the conductive pattern 42 shown in FIG. 4. In that case, the wirings 44, 46, 48 and the common wirings 30, 44 are formed by both portions of the conductive patterns 41, 43 (see FIGS. 3 and 5) located in a layer different from the conductive pattern 42 (for example, adjacent upper and lower layers). 32 and 34 overlapping portions may be formed. In the present embodiment, the wirings 44, 46 and 48 are formed so as to pass under the common wirings 30, 32 and 34.
[0028]
8 is a cross-sectional view taken along line VIII-VIII in FIG. A plurality of wirings (for example, signal lines) 52 are formed on the substrate 10. The wiring 52 may be formed by a part of each of two or more conductive patterns. For example, a part of the conductive pattern 41 (see FIG. 3) and a part of the conductive pattern 42 (see FIG. 4) thereon are electrically connected, and a part of the conductive pattern 42 (see FIG. 4) and the top thereof. A part of the conductive pattern 43 (see FIG. 5) may be electrically connected to form the wiring 52.
[0029]
The wiring 52 may be arranged so as to intersect the common wirings 30, 32, 34 three-dimensionally. In that case, an insulator is provided between the overlapping portions. For example, the wiring 52 and the common wirings 30, 32, and 34 are overlaid by both portions of the plurality of conductive patterns 41 and 43 (see FIGS. 3 and 5) located in a plurality of stacked layers or a layer that jumps over one layer. A portion to be wrapped may be formed. In the present embodiment, the wiring 52 is formed so as to pass under the common wirings 30, 32, and 34. The wiring 52 may not cross the side wiring 22. In that case, no capacitor is formed between the wiring 52 and the side wiring 22, or the influence of the capacitor is reduced. By doing so, the capacitance impedance for the signal flowing through the wiring 52 can be reduced.
[0030]
A plurality of wirings (for example, scanning lines) 54 are formed on the substrate 10. The wiring 54 is electrically connected to the driving circuit (for example, the scanning line driving circuit) 14. The drive circuit 14 may be electrically connected to each end of the wiring 54. The matrix region may be partitioned by the wiring 54 and the wirings 44, 46, 48, 52. The wiring 54 may be arranged so as to intersect with the wirings 44, 46, 48, 52 three-dimensionally. In that case, an insulator is provided between the overlapping portions. For example, the wiring 54 and the wirings 44, 46, 48, and 52 are overlaid by both portions of the plurality of conductive patterns 41 and 43 (see FIGS. 3 and 5) located in a plurality of stacked layers or a layer that jumps over one layer. A portion to be wrapped may be formed. In the present embodiment, the wiring 54 is formed so as to pass under the wirings 44, 46, 48, 52.
[0031]
9 is a cross-sectional view taken along the line IX-IX in FIG. A plurality of electro-optic elements 60 are provided on the substrate 10. A region where the electro-optic element 60 is provided is the pixel region 12. One electro-optical element 60 is provided in one pixel (for example, sub-pixel) P. The plurality of electro-optical elements 60 include a plurality of light emitting layers 62 of a plurality of light emission colors (for example, red, green, and blue). Each electro-optical element 60 has a light emitting layer 62 of any one light emitting color. The material constituting the light emitting layer 62 may be either a polymer material, a low molecular material, or a material using both in combination. The light emitting layer 62 emits light when a current flows. The light emitting layer 62 may have different light emission efficiency depending on the light emission color. One group of wirings 44, 46, or 48 electrically connected to one common wiring 30, 32, or 34 corresponds to the light emitting layer 62 of the same emission color (specifically, electrically connected). ing).
[0032]
The electro-optical element 60 may include at least one of the first and second buffer layers 64 and 66. The first buffer layer 64 may be a hole injection layer that stabilizes hole injection into the light emitting layer 62 or may include a hole injection layer. The first buffer layer 64 may have a hole transport layer. The hole transport layer may be provided between the light emitting layer 62 and the hole injection layer. The second buffer layer 66 may be an electron injection layer that stabilizes electron injection into the light emitting layer 62 or may have an electron injection layer. The second buffer layer 66 may have an electron transport layer. The electron transport layer may be provided between the light emitting layer 62 and the electron injection layer. The adjacent electro-optical elements 60 are partitioned (electrically insulated) by the banks 68.
[0033]
A plurality of pixel electrodes 70 are provided on the substrate 10. Each pixel electrode 70 is for supplying electric energy to one of the electro-optic elements 60. The pixel electrode 70 may be in contact with the electro-optical element 60 (for example, the first buffer layer 64 (for example, hole injection layer)). Each pixel electrode 70 is electrically connected to one of the wirings 44, 46 and 48. Each of the wirings 44, 46, and 48 may be electrically connected to a group of pixel electrodes 70.
[0034]
A plurality of or one common electrode 72 is provided on the substrate 10. The common electrode 72 is for supplying electric energy to the electro-optical element 60. The common electrode 72 may be in contact with the electro-optical element 60 (for example, the second buffer layer 66 (for example, the electron injection layer)). The common electrode 72 has a portion facing the pixel electrode 70. The common electrode 72 may be disposed above the pixel electrode 70.
[0035]
As shown in FIG. 7, the common electrode 72 is electrically connected to the side wiring 22 (specifically, the first portion 24 thereof). The second contact portion 76 between the common electrode 72 and the side wiring 22 may be located in the second end region 28. When the common electrode 72 and the side wiring 22 are in contact with each other, the contact portion between them is the second contact portion 76. The second contact portion 76 may extend in the width direction of the pixel region 12. For example, in the width direction of the pixel region 12, the second contact portion 76 may be formed so as to have a length equal to or longer than the distance between the pixel electrodes 70 located at both ends. Thus, by making the second contact portion 76 longer, the electrical resistance between the common electrode 72 and the side wiring 22 can be reduced. As a result, the flow of electrons from the side wiring 22 to the common electrode 72 becomes smooth.
[0036]
The common electrode 72 is formed so as to extend from the second end region 28 toward the first end region 18. The common electrode 72 is formed so as to pass through the pixel region 12. A part of the common electrode 72 is located in the second end region 28, and the other part is located in the pixel region 12. A part of the common electrode 72 may be formed so as not to be positioned in the first end region 18, but may be positioned.
[0037]
According to the present embodiment, the first and second contact portions 50 and 76 (or the common wirings 30, 32 and 34 and the side wiring 22) have different regions (first and second end regions 18), respectively. , 28). Therefore, the wiring 44, 46, 48 electrically connected to the common wirings 30, 32, 34 (via the first contact portion 50) and the portion having the smallest potential change (for example, voltage drop) and the side wiring 22 The portion of the common electrode 72 electrically connected (via the second contact portion 76) with the smallest potential change (for example, voltage drop) does not overlap.
[0038]
For example, as shown in FIG. ₁ ~ P _m The case of having As shown in FIG. 2, the wirings 44, 46 and 48 extend from the first end region 18 toward the second end region 28. A voltage is supplied to the wirings 44, 46 and 48 from the common wirings 30, 32 and 34. The first contact portion 50 between the wirings 44, 46, 48 and the common wirings 30, 32, 34 is located in the first end region 18. Accordingly, the potential change (for example, voltage drop) of the wirings 44, 46, and 48 (specifically, the pixel electrode 70 connected thereto) is 1 closest to the first end region 18 (or the first contact portion 50). Pixel P in the row ₁ Pixel P of the smallest and most distant m row in _m Is the largest.
[0039]
On the other hand, the common electrode 72 extends from the second end region 28 toward the first end region 18. A voltage is supplied from the side wiring 22 to the common electrode 72. The second contact portion 76 between the common electrode 72 and the side wiring 22 is located in the second end region 28. Therefore, the potential change (for example, voltage drop) of the common electrode 72 is caused by the pixel P in the m-th row closest to the second end region 28 (or the second contact portion 72). _m Is the smallest and most distant pixel P in ₁ Is the largest.
[0040]
From the above, the pixel P in the first row ₁ Then, the voltage applied between the pixel electrode and the common electrodes 70 and 72 is a potential difference between the pixel electrode 70 having the smallest potential change (for example, voltage drop) and the common electrode 72 having the largest potential change (for example, voltage drop). Formed by. In addition, the pixel P in the m-th row _m Then, the voltage applied between the pixel electrode and the common electrodes 70 and 72 is a potential difference between the pixel electrode 70 having the largest potential change (for example, voltage drop) and the common electrode 72 having the smallest potential change (for example, voltage drop). Formed by. That is, the difference caused by the position in the pixel region 12 in the voltage applied between the pixel electrode and the common electrodes 70 and 72 is reduced.
[0041]
As shown in FIGS. 6 to 9, the substrate 10 is provided with a coating layer 80 on the side wiring 22 and the common wirings 30, 32, and 34. At least the first portion 24 of the side wiring 22 is exposed from the coating layer 80. The covering layer 80 may be formed of one or more layers. The covering layer 80 may be formed of an electrically insulating material. At least the surface of the coating layer 80 may be formed of an oxide or a nitride.
[0042]
A spacer 82 is provided next to the common wires 30, 32, and 34 (for example, a position away from the pixel region 12 or a position near the end of the substrate 10) as shown in FIGS. 7 and 8. The spacer 82 may be a dummy wiring formed of the same material as at least one of the common wirings 30, 32, 34, the side wiring 22, and the wirings 44, 46, 48, 52. The spacer 82 is formed under the covering layer 80. By providing the spacer 82, the surface of the coating layer 80 is raised in the region adjacent to the common wires 30, 32, and 34. By doing so, the height difference (step) between the region above the common wires 30, 32, and 34 and the region above the spacer 82 may be reduced or eliminated on the surface of the coating layer 80. Alternatively, the slope or unevenness of the surface of the covering layer 80 may be reduced or flattened from the region above the common wirings 30, 32, and 34 to the region above the spacer 82.
[0043]
The substrate 10 is provided with a sealing member 84 for the electro-optic element 60. When at least a part of the electro-optical element 60 is easily deteriorated by moisture, oxygen, or the like, the electro-optical element 60 can be protected by the sealing member 84. As shown in FIG. 7, the attachment portion of the sealing member 84 to the substrate 10 (for example, the covering portion 80) may be disposed avoiding (not contacting) the joint portion of the common electrode 72 with the side wiring 22. . For this purpose, the attachment portion of the sealing member 84 may be disposed outside the common electrode 72 (a position away from the pixel region 12 or a position close to the end of the substrate 10). In this way, even when at least the surface of the common electrode 72 is formed of a material (for example, metal) having low adhesion to the adhesive, the sealing member 84 is attached to the substrate 10 (for example, the covering portion) using the adhesive. 80). In addition, the coating | coated part 80 may have a higher adhesiveness with an adhesive than a metal.
[0044]
In the present embodiment, the attachment portion of the sealing member 84 and at least a part of the common wires 30, 32, and 34 overlap. Thereby, the electro-optical device 1 can be reduced in size. The attachment portion of the sealing member 84 may be located above both of at least a part of the spacer 82 and at least a part of the common wires 30, 32, 34. According to this, since the attachment portion of the sealing member 84 is disposed in a region (for example, a flat region) having a small inclination or unevenness on the surface of the coating layer 80, the attachment thereof can be performed satisfactorily.
[0045]
FIG. 10 is a circuit diagram for explaining the operation of the electro-optical device according to the present embodiment. The electro-optical device 1 has elements corresponding to the circuit shown in FIG. The circuit configuration (element connection state) is as shown in FIG. In the present embodiment, the side wiring 22 is connected to a low potential (for example, a ground potential), and the common wirings 30, 32, and 34 are connected to a higher potential. The common wires 30, 32, and 34 have different voltages V, respectively. _dd1 , V _dd2 , V _dd3 Is supplied. Voltage V _dd1 , V _dd2 , V _dd3 These are voltages according to the light emission efficiency of the light emitting layer 62, respectively. The wiring 52 has a current I _data Is flowing. Current I _data Is a signal corresponding to the current supplied to the electro-optical element 60. In FIG. 10, the pixel P in the m-th row _m An electro-optical element 60 provided in (see FIG. 1) is shown. A selection signal is input to the wiring (scanning line) 54. The selection signal is a high potential H signal or a low potential L signal.
[0046]
In the programming period, for example, the voltage V _dd2 Is supplied to the wiring 52 and the current I _data Is flowing. In the programming period, an H signal is input to the wiring 54, the switching elements 110 and 116 are turned on, and the switching element 112 is turned off. Then, the current I flows from the wiring 46 to the wiring 52 through the switching elements 114 and 116. _data Flows, the control voltage of the switching element 114 (or the gate voltage when the switching element 114 is a MOS transistor) is the current I _data The electric charge corresponding to the control voltage is stored in the capacitor 120.
[0047]
In an operation period (for example, a light emission period), an L signal is input to the wiring 54, the switching elements 110 and 116 are turned off, and the switching element 112 is turned on. Then, the switching element 114 is controlled (for example, ON) by a control voltage (a gate voltage when the switching element 114 is a MOS transistor) corresponding to the charge stored in the capacitor 120 during the programming period, and a current corresponding to the control voltage is generated. The electro-optical element 60 flows from the wiring 46 through the switching elements 114 and 112.
[0048]
The element described above is provided for each electro-optical element 60. The switching elements 110, 112, 114, 116, etc. may be formed by a polysilicon thin film or the like.
[0049]
In the electro-optical device manufacturing method according to the present embodiment, a plurality of electro-optical elements 60 are provided in the pixel region 12 of the substrate 10. A plurality of pixel electrodes 70 for supplying electric energy to the plurality of electro-optic elements 60 are provided on the substrate 10. A common electrode 72 having a portion facing the pixel electrode 70 is provided on the substrate 10. A plurality of wirings 44, 46 and 48 are provided on the substrate 10 so as to be electrically connected to the plurality of pixel electrodes 70. A smaller number of common wires 30, 32, 34 than the number of wires 44, 46, 48 are provided on the substrate 10 so as to be electrically connected to the plurality of wires 44, 46, 48. Side wiring 22 is provided on the substrate 10 so as to be electrically connected to the common electrode 72.
[0050]
The first contact portion 50 that electrically connects the wirings 44, 46, 48 and the common wirings 30, 32, 34 may be disposed in the first end region 18. A second contact portion 76 that electrically connects the common electrode 72 and the side wiring 22 may be disposed in the second end region 28.
[0051]
The common wires 30, 32, and 34 may be formed in the first end region 18 so as to have a first portion 36 extending in the width direction of the pixel region 12. The side wiring 22 may be formed in the second end region 28 so as to have a first portion 24 extending in the width direction of the pixel region 12.
[0052]
(Second Embodiment)
FIG. 11 is a diagram illustrating details of the electro-optical device according to the second embodiment of the invention. 12 is a cross-sectional view taken along line XII-XII in FIG. 11, and FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG. In the present embodiment, one common wiring 210 is formed on the substrate 10. A plurality of wirings 212, 214, and 216 are formed on the substrate 10. All the wirings 212, 214, and 216 are electrically connected to one common wiring 210.
[0053]
As shown in FIGS. 12 and 13, the portion of the common electrode 218 that does not face the pixel electrode 70 is located above the common wiring 210 via an insulator. By rubbing, a capacitor is formed between the common electrode 218 and the common wiring 210, and a sudden voltage drop of the common wiring 210 can be prevented. This is also applicable to the first embodiment.
[0054]
FIG. 14 is a circuit diagram of the electro-optical device according to the present embodiment. The wirings 212, 214, and 216 are divided into a plurality of groups according to the structure or function (for example, the light emission efficiency) of the electro-optical element 60. Resistors 220 and 222 may be electrically connected to one or a plurality of groups of wirings 212 and 214. For example, the resistor 220 may be electrically connected to one wiring 212 and the resistor 222 having a resistance value different from that of the resistor 220 may be electrically connected to one wiring 214. Note that a resistor may not be electrically connected to one group of wirings 216. However, when the wiring 216 itself has a resistance, the resistances of the resistors 220 and 222 are different from the resistance values. Set. According to this, different voltages can be applied to the electro-optical element 60 according to the light emission efficiency. As a result, the luminance of light emitted by the electro-optical element 60 can be made uniform even if the light emission colors are different. The contents described in the first embodiment can be applied to the electro-optical device according to the present embodiment. The contents described in the first embodiment can also be applied to the method of manufacturing the electro-optical device according to the present embodiment.
[0055]
As an electronic apparatus having the electro-optical device according to the embodiment of the present invention, a notebook personal computer 1000 is shown in FIG. 15, and a mobile phone 2000 is shown in FIG.
[0056]
The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an electro-optical device according to a first embodiment of the invention.
FIG. 2 is a diagram illustrating details of the electro-optical device according to the first embodiment of the invention.
FIG. 3 is a diagram showing a conductive pattern of one layer among a plurality of layers.
FIG. 4 is a diagram showing a conductive pattern of one layer among a plurality of layers.
FIG. 5 is a diagram showing a conductive pattern of one layer among a plurality of layers.
6 is a cross-sectional view taken along line VI-VI in FIG.
FIG. 7 is a cross-sectional view taken along line VII-VII in FIG.
FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
FIG. 9 is a cross-sectional view taken along the line IX-IX in FIG. 2;
FIG. 10 is a circuit diagram illustrating the operation of the electro-optical device according to the first embodiment of the invention.
FIG. 11 is a diagram illustrating details of an electro-optical device according to a second embodiment of the invention.
12 is a cross-sectional view taken along line XII-XII in FIG.
13 is a cross-sectional view taken along line XIII-XIII in FIG.
FIG. 14 is a circuit diagram of an electro-optical device according to a second embodiment of the invention.
FIG. 15 is a diagram showing an electronic apparatus according to an embodiment of the present invention.
FIG. 16 is a diagram showing an electronic apparatus according to an embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Electro-optical device, 10 Substrate, 12 Pixel region, 18 First end region, 20 External terminal, 22 Side wiring, 24 First portion, 26 Second portion, 28 Second end region, 30 32, 34 common wiring, 36 first part, 38 second part, 44, 46, 48 wiring, 50 first contact part, 60 electro-optic element, 70 pixel electrode, 72 common electrode, 76 second contact Part

Claims

A substrate, a pixel region provided with a plurality of pixel electrodes on the substrate, a first electro-optic element provided for the first pixel electrode among the plurality of pixel electrodes, and a plurality of pixel electrodes. The first and second electric optical elements include a second electro-optical element provided for the second pixel electrode and a common electrode provided in common for the first and second electro-optical elements. Each of the optical elements is an electro-optical device driven by a voltage applied to each of the first pixel electrode or the second pixel electrode and the common electrode,
A first wiring electrically connected to the first pixel electrode;
A second wiring electrically connected to the second pixel electrode;
A common line electrically connected to the first and second lines;
Side wiring electrically connected to the common electrode;
Have
Oite the first end region which is distinguished from a region of the pixel region side by a first straight line passing through the outside of the pixel area, the common wiring first extends in a direction along the first straight line has a first portion, a first contact portion for electrically connecting is disposed between the first portion of the common wiring and the first wiring,
The opposite to the first straight line across the pixel area, and Oite the second end region which is distinguished from a region of the pixel region side by a second straight line passing through the outside of the pixel region, the side wire has a first portion extending in a direction along the second straight line, the second contact portion for electrically connecting the first portion of the side wiring and the common electrode is provided And
The first portion of the side wiring and the first portion of the common wiring sandwich the pixel region and face each other,
In the region between the first straight line and the second straight line and the first end region, the common electrode is not electrically connected to the side wiring,
In the region between the first straight line and the second straight line and in the second end region, the first wiring is not electrically connected to the common wiring. apparatus.

The electro-optical device according to claim 1.
The plurality of pixel electrodes include a third pixel electrode located at one end in the width direction of the pixel region and a fourth pixel electrode located at the other end in the width direction of the pixel region,
The second contact portion extends in the width direction of the pixel region,
The electro-optical device, wherein the second contact portion has a length equal to or greater than a distance between the third pixel electrode and the fourth pixel electrode in the width direction of the pixel region.

The electro-optical device according to claim 1 or 2,
The electro-optical device is positioned such that the first and second end regions face each other with the pixel region interposed therebetween.

The electro-optical device according to any one of claims 1 to 3,
The first wiring is formed to extend from the first end region toward the second end region,
The common electrode is an electro-optical device formed so as to extend from the second end region toward the first end region.

The electro-optical device according to claim 1,
An electro-optical device in which only one common wiring is provided.

The electro-optical device according to claim 5.
An electro-optical device, wherein a first resistor is connected to the first wiring, and a second resistor having a resistance value different from the first resistance is connected to the second wiring, or a resistor is not connected.

The electro-optical device according to any one of claims 1 to 6,
The first electro-optical element includes an emission layer that emits light of a color different from that of the second electro-optical element.

An electronic apparatus comprising the electro-optical device according to claim 1.