JP2004253241A - Electro-optical device, its manufacturing method, and electronic equipment - Google Patents
Electro-optical device, its manufacturing method, and electronic equipment Download PDFInfo
- Publication number
- JP2004253241A JP2004253241A JP2003042319A JP2003042319A JP2004253241A JP 2004253241 A JP2004253241 A JP 2004253241A JP 2003042319 A JP2003042319 A JP 2003042319A JP 2003042319 A JP2003042319 A JP 2003042319A JP 2004253241 A JP2004253241 A JP 2004253241A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- region
- substrate
- pixel
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、電気光学装置及びその製造方法並びに電子機器に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特開平11−24606号公報
【0004】
【背景技術】
有機エレクトロルミネセンス素子のような電流駆動する素子では、安定した電流の供給が要求される。しかしながら、複数の素子を並べてあるために、素子の位置によって、印加される電圧が異ならないようにすることが難しかった。
【0005】
本発明の目的は、印加される電圧の差を小さくすることにある。
【0006】
【課題を解決するための手段】
(1)本発明に係る電気光学装置は、基板と、
前記基板の画素領域に設けられた複数の電気光学素子と、
前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極と、
前記画素電極に対向する部分を有する共通電極と、
前記複数の画素電極に電気的に接続された複数の配線と、
前記複数の配線に電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
前記共通電極に電気的に接続されたサイド配線と、
を有し、
前記配線と前記共通配線を電気的に接続する第1のコンタクト部は、前記画素領域の外側を通る第1の直線によって前記画素領域側の領域から区別された第1の端部領域に位置し、
前記共通電極と前記サイド配線を電気的に接続する第2のコンタクト部は、前記画素領域の外側を通る第2の直線によって前記画素領域側の領域から区別された第2の端部領域に位置してなる。本発明によれば、第1及び第2のコンタクト部が、それぞれ、異なる領域(第1及び第2の端部領域)に形成されている。したがって、第1のコンタクト部を介して共通配線に電気的に接続された配線の最も電位変化(例えば電圧降下)の小さい部分と、第2のコンタクト部を介してサイド配線に電気的に接続された共通電極の最も電位変化(例えば電圧降下)の小さい部分と、が重複しない。その結果、画素電極及び共通電極間に印加される電圧の、画素領域内の位置によって生じる差が小さくなる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子(トランジスタやダイオード等)を介して接続することを含む。
(2)本発明に係る電気光学装置は、基板と、
前記基板の画素領域に設けられた複数の電気光学素子と、
前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極と、
前記画素電極に対向する部分を有する共通電極と、
前記複数の画素電極に電気的に接続された複数の配線と、
前記複数の配線に電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
前記共通電極に電気的に接続されたサイド配線と、
を有し、
前記共通配線は、前記画素領域の外側を通る第1の直線によって前記画素領域側の領域から区別された第1の端部領域内に、前記画素領域の幅方向に延びる部分を有し、
前記サイド配線は、前記画素領域の外側を通る第2の直線によって前記画素領域側の領域から区別された第2の端部領域内に、前記画素領域の幅方向に延びる部分を有する。本発明によれば、共通配線及びサイド配線が、それぞれ、異なる領域(第1及び第2の端部領域)に形成されている。したがって、共通配線に電気的に接続される配線の最も電位変化(例えば電圧降下)の小さい部分と、サイド配線に電気的に接続される共通電極の最も電位変化(例えば電圧降下)の小さい部分と、が重複しない。その結果、画素電極及び共通電極間に印加される電圧の、画素領域内の位置によって生じる差が小さくなる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子(トランジスタやダイオード等)を介して接続することを含む。
(3)この電気光学装置において、
前記第1及び第2の端部領域は、対向するように位置してもよい。
(4)この電気光学装置において、
前記配線は、前記第1の端部領域から前記第2の端部領域に向けて延びるように形成され、
前記共通電極は、前記第2の端部領域から前記第1の端部領域に向けて延びるように形成されていてもよい。
(5)この電気光学装置において、
1本の前記共通配線が設けられていてもよい。
(6)この電気光学装置において、
前記複数の配線は、複数のグループに分けられ、
少なくとも1グループの前記配線には抵抗が接続されていてもよい。
(7)この電気光学装置において、
それぞれの前記電気光学素子は、複数の発光色の発光層のいずれか1つを有してもよい。
(8)本発明に係る電子機器は、上記電気光学装置を有する。
(9)本発明に係る電気光学装置の製造方法は、基板の画素領域に複数の電気光学素子を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記画素電極に対向する部分を有する共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続されるように複数の配線を設けること、
前記基板に、前記複数の配線に電気的に接続されるように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
前記基板に、前記共通電極に電気的に接続されるようにサイド配線を設けること、
を含み、
前記配線と前記共通配線を電気的に接続する第1のコンタクト部を、前記画素領域の外側を通る第1の直線によって前記画素領域側の領域から区別された第1の端部領域に配置し、
前記共通電極と前記サイド配線を電気的に接続する第2のコンタクト部を、前記画素領域の外側を通る第2の直線によって前記画素領域側の領域から区別された第2の端部領域に配置する。本発明によれば、第1及び第2のコンタクト部を、それぞれ、異なる領域(第1及び第2の端部領域)に形成する。したがって、第1のコンタクト部を介して共通配線に電気的に接続された配線の最も電位変化(例えば電圧降下)の小さい部分と、第2のコンタクト部を介してサイド配線に電気的に接続された共通電極の最も電位変化(例えば電圧降下)の小さい部分と、が重複しない。その結果、画素電極及び共通電極間に印加される電圧の、画素領域内の位置によって生じる差が小さくなる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子(トランジスタやダイオード等)を介して接続することを含む。
(10)本発明に係る電気光学装置の製造方法は、基板の画素領域に複数の電気光学素子を設けること、
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記画素電極に対向する部分を有する共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続されるように複数の配線を設けること、
前記基板に、前記複数の配線に電気的に接続されるように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
前記基板に、前記共通電極に電気的に接続されるようにサイド配線を設けること、
を含み、
前記共通配線を、前記画素領域の外側を通る第1の直線によって前記画素領域側の領域から区別された第1の端部領域内に、前記画素領域の幅方向に延びる部分を有するように形成し、
前記サイド配線を、前記画素領域の外側を通る第2の直線によって前記画素領域側の領域から区別された第2の端部領域内に、前記画素領域の幅方向に延びる部分を有するように形成する。本発明によれば、共通配線及びサイド配線を、それぞれ、異なる領域(第1及び第2の端部領域)に形成する。したがって、共通配線に電気的に接続される配線の最も電位変化(例えば電圧降下)の小さい部分と、サイド配線に電気的に接続される共通電極の最も電位変化(例えば電圧降下)の小さい部分と、が重複しない。その結果、画素電極及び共通電極間に印加される電圧の、画素領域内の位置によって生じる差が小さくなる。なお、本発明で、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。また、本発明で、「電気的に接続」とは、直接接続されている場合のみならず、他の素子(トランジスタやダイオード等)を介して接続することを含む。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0008】
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る電気光学装置を説明する図であり、図2は、電気光学装置の詳細を示す図である。図1に示す電気光学装置1は、有機EL(Electroluminescence)装置(例えば有機ELパネル)である。電気光学装置1には、基板(例えばフレキシブル基板)2が取り付けられ、電気的に接続されている。その取り付け及び電気的接続には、異方性導電フィルムや異方性導電ペーストなどの異方性導電材料を使用してもよい。電気的に接続とは、接触することも含む。このことは以下の説明でも同じである。基板2は配線基板であって、図示しない配線パターン及び端子が形成されている。基板2には、集積回路チップ(あるいは半導体チップ)3が実装されている。集積回路チップ3は、電源回路や制御回路等を有していてもよい。その実装には、TAB(Tape Automated Bonding)又はCOF(Chip On Film)を適用してもよく、そのパッケージ形態は、TCP(Tape Carrier Package)であってもよい。集積回路チップ3が実装された基板2を有する電気光学装置1を電子モジュール(例えば、液晶モジュールやELモジュール等の表示モジュール)ということができる。
【0009】
電気光学装置1は、基板10を有する。基板10は、リジッド基板(例えばガラス基板、シリコン基板)であってもよいし、フレキシブル基板(例えばフィルム基板)であってもよい。基板10は、光透過性を有していてもよいし、遮光性を有していてもよい。例えば、ボトムエミッション(又はバックエミッション)型の表示装置(例えば有機ELパネル)では、光透過性の基板10を使用し、基板10の側から光を取り出してもよい。トップエミッション型の有機ELパネルでは、遮光性の基板10を使用してもよい。なお、基板10は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
【0010】
基板10は、画素領域(例えば表示領域)12を含む。画素領域12には、複数の(例えば、m行n列(例えばマトリクス状)の)画素Pが形成されていてもよい。カラー表示装置では、画素Pは、1つのカラー表示用画素を構成するためのサブ画素である。
【0011】
基板10には、1つ又は複数の駆動回路(例えば走査線駆動回路)14が設けられてもよい。駆動回路14は、画素領域12での動作(例えば表示動作)を駆動する。一対の駆動回路14が画素領域12の両隣に配置されていてもよい。基板10には、補助回路16が設けられてもよい。補助回路16は、画素領域12での動作(例えば表示動作)が正常になされるかどうかを検査するための検査回路であってもよいし、画素領域12での動作速度(表示速度)を速めるためのプリチャージ回路であってもよい。駆動回路14及び補助回路16の少なくとも一方は、基板10上にポリシリコン膜などを使用して形成されたものであってもよいし、基板10上に実装された集積回路チップであってもよい。なお、基板10の外部にある集積回路チップ3が、画素領域12での動作駆動を制御するようになっていてもよい。
【0012】
図2に示すように、基板10は、画素領域12の外側を通る第1の直線L1によって画素領域12側の領域から区別された第1の端部領域18を有する。基板10は、画素領域12の外側を通る第2の直線L2によって画素領域12側の領域から区別された第2の端部領域28を有する。第1及び第2の端部領域18,28を区画する第1及び第2の直線L1,L2は、平行であってもよい。第1及び第2の端部領域18,28(又は第1及び第2の直線L1,L2)は、画素領域12を挟むように位置してもよいし、対向するように位置してもよい。第1及び第2の端部領域18,28は、全体的にも部分的にも重複しないようになっていてもよい。第1又は第2の端部領域18,28は、基板10の周縁領域の一部である。第1及び第2の端部領域の定義は、以下の説明でも同じである。画素領域12は基板10の中央領域(周縁領域を除く領域)であってもよい。
【0013】
変形例として、第1及び第2の直線L1,L2は、交差する方向に延びていてもよい。その場合、基板10上で、第1及び第2の直線L1,L2は交差しないように位置してもよい。あるいは、基板10上で、第1及び第2の直線L1,L2が交差するように位置していれば、第1及び第2の端部領域18,28は、部分的に重複する。
【0014】
基板10には、複数の外部端子20が形成されていてもよい。複数の外部端子20は、基板10の一辺に沿って配列されていてもよい。外部端子20は、第1の端部領域18に設けられていてもよい。
【0015】
基板10には、複数本又は1本のサイド配線(例えば陰極線)22が形成されていてもよい。サイド配線22は、少なくとも1つ(例えば2つ以上)の外部端子20に電気的に接続されていてもよい。サイド配線22は、第2の端部領域(例えば外部端子20を有しない端部領域)28に、画素領域12の幅方向(例えば、第2の直線L2に沿った方向)に延びるように設けられた第1の部分24を有していてもよい。第1の部分24は、サイド配線22のそれ以外の部分である第2の部分26よりも広い幅を有するように形成されていてもよい。サイド配線22(例えばその第1の部分24)は、共通電極(図7参照)と電気的に接続されていてもよい。サイド配線22は、共通配線30,32,34よりも広い幅を有するように形成されていてもよい。
【0016】
サイド配線22の第1の部分24を除いてなる第2の部分26は、第2の端部領域28以外の領域(例えば、第1の端部領域18と、第1及び第2の端部領域18,28を除く領域と、の少なくとも一方)を通ってもよい。第2の部分26は、外部端子20に電気的に接続されていてもよい。第2の部分26は、例えば第2の端部領域28内で、第1の部分24に電気的に接続されていてもよい。第2の部分26は、屈曲部を有していてもよい。
【0017】
基板10には、1本又は複数本の共通配線(例えば共通陽極線)30,32,34が形成されていてもよい。共通配線30,32,34のそれぞれ又はいずれか1つは、2つ以上の外部端子20に電気的に接続されていてもよい。共通配線30,32,34のそれぞれ又はいずれか1つは、第1の端部領域18に、画素領域12の幅方向(例えば、第1の直線L1に沿った方向)に延びるように設けられた第1の部分36を有していてもよい。共通配線30,32,34のそれぞれ又はいずれか1つは、第1の部分36から外部端子20の方向に延びる第2の部分38を有していてもよい。
【0018】
共通配線30,32,34のうちいずれか1つ(例えば共通配線30(詳しくはその第1の部分36))は、他の1つ(例えば共通配線32又は34(詳しくはその第1の部分36))よりも画素領域12の近くに配置されてもよい。共通配線30,32,34のうちいずれか1つ(例えば共通配線30)の第2の部分38は、他の1つ(例えば共通配線32又は34)の第2の部分38の外側(基板10の端部に近い位置)に配置されてもよい。
【0019】
共通配線30,32,34は、複数の配線44,46,48と電気的に接続されていてもよい。共通配線30,32,34の本数(例えば3)は、複数の配線44,46,48の本数(例えば3×n(n=2,3,4,…))よりも少なくてもよい。共通配線30,32,34のそれぞれに、配線44,46,48の1グループが電気的に接続されていてもよい。
【0020】
サイド配線22の第1の部分24と、共通配線30,32,34のそれぞれ又はいずれか1つの第1の部分36とは、画素領域12を挟むように、あるいは対向するように形成されてもよい。または、サイド配線22の第1の部分24と、共通配線30,32,34のそれぞれ又はいずれか1つの第1の部分36とは、画素領域12の周囲の領域において、最も離れるように形成されてもよい。
【0021】
電気光学装置1(例えば基板10)は、複数層の導電パターンを含む多層構造を有する。図3〜図5は、下から上への順に、各層の導電パターンを示す図である。図6は、図2のVI−VI線断面図である。
【0022】
共通配線30,32,34のそれぞれ又はいずれか1つは、2層以上の導電パターンの積層部分を含む。例えば、図6に示すように、導電パターン41(図3参照)の一部と、その上の導電パターン42(図4参照)の一部と、さらにその上の導電パターン43(図5参照)の一部と、の積層部分によって、共通配線30,32又は34の少なくとも一部が構成されている。こうすることで、共通配線30,32又は34を少なくとも部分的に厚く形成することができ、電気的抵抗を減らすことができる。この内容は、外部端子20及びサイド配線22の少なくとも一方についても適用することができる。
【0023】
基板10には、共通配線30,32,34に電気的に接続された複数の配線(例えば陽極線)44,46,48が形成されている。配線44,46,48のそれぞれは、共通配線30,32,34のうちいずれか1つの第1の部分36に電気的に接続されている。マトリクス状に配列された画素P(図1参照)を有するマトリクス表示装置では、配線44,46,48の数は、画素の列数(n本)と同じでもよい。配線44,46,48のそれぞれと、共通配線30,32,34のいずれかを電気的に接続する第1のコンタクト部50は、第1の端部領域18に位置していてもよい。
【0024】
配線44,46,48は、第1の端部領域18から第2の端部領域28に向けて延びるように形成されている。また、配線44,46,48は、画素領域12を通るように形成されている。配線44,46,48のそれぞれの一部は、第1の端部領域18に位置し、他の一部は、画素領域12に位置する。配線44,46,48のそれぞれの一部は、第2の端部領域28に位置しないように形成されてもよいが、位置してもよい。
【0025】
図7は、図2のVII−VII線断面図である。配線44,46,48のそれぞれは、2層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン41(図3参照)の一部とその上の導電パターン42(図4参照)の一部とが電気的に接続され、導電パターン42(図4参照)の一部とその上の導電パターン43(図5参照)の一部とが電気的に接続されて、配線44,46,48が構成されてもよい。配線44,46,48は、複数の画素電極70に電気的に接続されていてもよい。
【0026】
図2に示すように、共通配線30,32,34のそれぞれは、配線44,46,48のうちいずれかのグループの配線と電気的に接続されるが、残りのグループの配線とは電気的に接続されない。例えば、第1グループの配線44が共通配線30に電気的に接続され、第2グループの配線46が共通配線32に電気的に接続され、第3グループの配線48が共通配線34に電気的に接続されてもよい。その場合、共通配線30は第2及び第3のグループの配線46,48には電気的に接続されず、共通配線32は第1及び第3のグループの配線44,48には電気的に接続されず、共通配線34は第1及び第2のグループの配線44,46には電気的に接続されない。
【0027】
配線44,46,48と共通配線30,32,34とは立体交差するように配置してもよい。その場合、オーバーラップする部分のうち、電気的に接続すべき部分間に第1のコンタクト部50を設け、電気的に接続させない部分間には絶縁体を設ける。例えば、配線44,46,48と共通配線30,32,34とを電気的に接続する第1のコンタクト部50を、図4に示す導電パターン42の一部によって形成してもよい。その場合、導電パターン42とは異なる層(例えば隣接する上下層)に位置する導電パターン41,43(図3及び図5参照)の両方の部分によって、配線44,46,48及び共通配線30,32,34のオーバーラップする部分を形成してもよい。本実施の形態では、共通配線30,32,34の下を通るように配線44,46,48を形成してある。
【0028】
図8は、図2のVIII−VIII線断面図である。基板10には、複数本の配線(例えば信号線)52が形成されている。配線52は、2層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン41(図3参照)の一部とその上の導電パターン42(図4参照)の一部とが電気的に接続され、導電パターン42(図4参照)の一部とその上の導電パターン43(図5参照)の一部とが電気的に接続されて、配線52が構成されてもよい。
【0029】
配線52は、共通配線30,32,34と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は1層を飛び越した層に位置する複数の導電パターン41,43(図3及び図5参照)の両方の部分によって、配線52及び共通配線30,32,34のオーバーラップする部分を形成してもよい。本実施の形態では、共通配線30,32,34の下を通るように配線52を形成してある。配線52は、サイド配線22と交差しないようになっていてもよい。その場合、配線52及びサイド配線22の間にキャパシタが形成されない、あるいはキャパシタの影響が小さくなる。そうすることで、配線52を流れる信号に対する容量インピーダンスを小さくすることができる。
【0030】
基板10には、複数本の配線(例えば走査線)54が形成されている。配線54は、駆動回路(例えば走査線駆動回路)14に電気的に接続されている。配線54のそれぞれの端部に駆動回路14が電気的に接続されてもよい。配線54と配線44,46,48,52とで、マトリクス領域を区画してもよい。配線54は、配線44,46,48,52と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は1層を飛び越える層に位置する複数の導電パターン41,43(図3及び図5参照)の両方の部分によって、配線54及び配線44,46,48,52のオーバーラップする部分を形成してもよい。本実施の形態では、配線44,46,48,52の下を通るように配線54を形成してある。
【0031】
図9は、図2のIX−IX線断面図である。基板10には、複数の電気光学素子60が設けられている。電気光学素子60が設けられた領域が画素領域12である。1つの画素(例えばサブ画素)Pに1つの電気光学素子60が設けられている。複数の電気光学素子60は、複数の発光色(例えば赤、緑、青)の複数の発光層62を有する。それぞれの電気光学素子60は、いずれか1つの発光色の発光層62を有する。発光層62を構成する材料は、ポリマー系材料又は低分子系材料あるいは両者を複合的に用いた材料のいずれであってもよい。発光層62は、電流が流れることで発光する。発光層62は、発光色に応じて、発光効率が異なっていてもよい。1つの同じ共通配線30,32又は34に電気的に接続された1グループの配線44,46又は48は、同じ発光色の発光層62に対応している(具体的には電気的に接続されている)。
【0032】
電気光学素子60は、第1及び第2のバッファ層64,66の少なくとも一方を有していてもよい。第1のバッファ層64は、発光層62への正孔注入を安定化させる正孔注入層であってもよいし、正孔注入層を有していてもよい。第1のバッファ層64は、正孔輸送層を有していてもよい。正孔輸送層は、発光層62と正孔注入層との間に設けられてもよい。第2のバッファ層66は、発光層62への電子注入を安定化させる電子注入層であってもよいし、電子注入層を有していてもよい。第2のバッファ層66は、電子輸送層を有していてもよい。電子輸送層は、発光層62と電子注入層との間に設けられてもよい。隣同士の電気光学素子60は、バンク68によって区画(電気的に絶縁)されている。
【0033】
基板10には、複数の画素電極70が設けられている。それぞれの画素電極70は、いずれかの電気光学素子60に電気エネルギーを供給するためのものである。画素電極70は、電気光学素子60(例えば第1のバッファ層64(例えば正孔注入層))に接触していてもよい。それぞれの画素電極70は、配線44,46,48のいずれかに電気的に接続されている。配線44,46,48のそれぞれは、1グループの画素電極70に電気的に接続されてもよい。
【0034】
基板10には、複数又は1つの共通電極72が設けられている。共通電極72は、電気光学素子60に電気エネルギーを供給するためのものである。共通電極72は、電気光学素子60(例えば第2のバッファ層66(例えば電子注入層))に接触していてもよい。共通電極72は、画素電極70に対向する部分を有する。共通電極72は、画素電極70の上方に配置されてもよい。
【0035】
図7に示すように、共通電極72は、サイド配線22(詳しくはその第1の部分24)に電気的に接続されている。共通電極72とサイド配線22との第2のコンタクト部76は、第2の端部領域28に位置していてもよい。なお、共通電極72とサイド配線22とが接触している場合、両者の接触部が第2のコンタクト部76である。第2のコンタクト部76は画素領域12の幅方向に延びていてもよい。例えば、画素領域12の幅方向において、両端に位置する画素電極70の間隔長さと同じ又はそれ以上の長さを有するように第2のコンタクト部76が形成されていてもよい。このように第2のコンタクト部76を長くすることで、共通電極72とサイド配線22との電気的抵抗を小さくすることができる。その結果、サイド配線22から共通電極72への電子の流れがスムーズになる。
【0036】
共通電極72は、第2の端部領域28から第1の端部領域18に向けて延びるように形成されている。また、共通電極72は、画素領域12を通るように形成されている。共通電極72の一部は、第2の端部領域28に位置し、他の一部は、画素領域12に位置する。共通電極72の一部は、第1の端部領域18に位置しないように形成されてもよいが、位置してもよい。
【0037】
本実施の形態によれば、第1及び第2のコンタクト部50,76(あるいは共通配線30,32,34及びサイド配線22)が、それぞれ、異なる領域(第1及び第2の端部領域18,28)に形成されている。したがって、共通配線30,32,34に(第1のコンタクト部50を介して)電気的に接続された配線44,46,48の最も電位変化(例えば電圧降下)の小さい部分と、サイド配線22に(第2のコンタクト部76を介して)電気的に接続された共通電極72の最も電位変化(例えば電圧降下)の小さい部分と、が重複しない。
【0038】
例えば、図1に示すように、m行の画素P1〜Pmを有する場合を説明する。図2に示すように、配線44,46,48は、第1の端部領域18から第2の端部領域28に向けて延びている。配線44,46,48には共通配線30,32,34から電圧が供給される。配線44,46,48と共通配線30,32,34との第1のコンタクト部50は、第1の端部領域18に位置する。したがって、配線44,46,48(詳しくはこれらに接続される画素電極70)の電位変化(例えば電圧降下)は、第1の端部領域18(あるいは第1のコンタクト部50)に最も近い1行目の画素P1において最も小さく、最も離れたm行目の画素Pmにおいて最も大きい。
【0039】
一方、共通電極72は、第2の端部領域28から第1の端部領域18に向けて延びている。共通電極72にはサイド配線22から電圧が供給される。共通電極72とサイド配線22との第2のコンタクト部76は、第2の端部領域28に位置する。したがって、共通電極72の電位変化(例えば電圧降下)は、第2の端部領域28(あるいは第2のコンタクト部72)に最も近いm行目の画素Pmにおいて最も小さく、最も離れた1行目の画素P1において最も大きい。
【0040】
以上のことから、1行目の画素P1では、画素電極及び共通電極70,72間に印加される電圧は、最も電位変化(例えば電圧降下)の小さい画素電極70と、最も電位変化(例えば電圧降下)の大きい共通電極72と、の電位差によって形成される。また、m行目の画素Pmでは、画素電極及び共通電極70,72間に印加される電圧は、最も電位変化(例えば電圧降下)の大きい画素電極70と、最も電位変化(例えば電圧降下)の小さい共通電極72と、の電位差によって形成される。すなわち、画素電極及び共通電極70,72間に印加される電圧の、画素領域12内の位置によって生じる差が小さくなる。
【0041】
図6〜図9に示すように、基板10には、サイド配線22及び共通配線30,32,34上に被覆層80が設けられている。サイド配線22の少なくとも第1の部分24は、被覆層80から露出している。被覆層80は、1つ又は複数の層で形成してもよい。被覆層80は、電気的絶縁材料で形成してもよい。被覆層80の少なくとも表面は酸化物又は窒化物で形成されていてもよい。
【0042】
共通配線30,32,34の隣(例えば、画素領域12から離れた位置あるいは基板10の端部に近い位置)には、図7及び図8に示すように、スペーサ82が設けられている。スペーサ82は、共通配線30,32,34、サイド配線22、配線44,46,48,52の少なくとも1つと同じ材料で形成されたダミー配線であってもよい。スペーサ82は被覆層80の下に形成されている。スペーサ82を設けることで、共通配線30,32,34の隣の領域で被覆層80の表面を高くしてある。こうすることで、被覆層80の表面において、共通配線30,32,34の上方の領域と、スペーサ82の上方の領域との高さの差(段差)を減らして、あるいはなくしてもよい。または、共通配線30,32,34の上方の領域からスペーサ82の上方の領域にかけて、被覆層80の表面の傾斜又は凹凸を減らしてもよいし、平らにしてもよい。
【0043】
基板10には、電気光学素子60の封止部材84が設けられている。電気光学素子60の少なくとも一部が水分や酸素等によって劣化しやすい場合には、封止部材84によって電気光学素子60を保護することができる。封止部材84の基板10(例えば被覆部80)に対する取付部は、図7に示すように、共通電極72のサイド配線22との接合部を避けて(接触しないように)配置してもよい。そのためには、封止部材84の取付部を、共通電極72よりも外側(画素領域12から離れた位置あるいは基板10の端部に近い位置)に配置してもよい。こうすることで、共通電極72の少なくとも表面が接着剤との密着性の低い材料(例えば金属)で形成された場合でも、接着剤を使用して、封止部材84を基板10(例えば被覆部80)に確実に固定することができる。なお、被覆部80は、接着剤との密着性が金属よりも高いものであってもよい。
【0044】
本実施の形態では、封止部材84の取付部と共通配線30,32,34の少なくとも一部がオーバーラップしている。これにより、電気光学装置1を小型化することができる。封止部材84の取付部は、スペーサ82の少なくとも一部と共通配線30,32,34の少なくとも一部との両方の上方に位置してもよい。これによれば、被覆層80の表面において傾斜又は凹凸が小さい領域(例えば平坦領域)に封止部材84の取付部を配置するので、その良好な取り付けが可能である。
【0045】
図10は、本実施の形態に係る電気光学装置の動作を説明する回路図である。電気光学装置1は、図10に示す回路に対応する素子を有する。回路構成(素子の接続状態)は、図10に示す通りであり説明を省略する。本実施の形態では、サイド配線22を低電位(例えばグランド電位)に接続し、それよりも高電位に共通配線30,32,34を接続する。共通配線30,32,34には、それぞれ、異なる電圧Vdd1,Vdd2,Vdd3が供給される。電圧Vdd1,Vdd2,Vdd3は、それぞれ、発光層62の発光効率に応じた電圧である。配線52には、電流Idataが流れるようになっている。電流Idataは、電気光学素子60に供給する電流に応じた信号である。なお、図10には、m行目の画素Pm(図1参照)に設けられた電気光学素子60を示してある。配線(走査線)54には、選択信号が入力される。選択信号は、高電位のH信号又は低電位のL信号である。
【0046】
プログラミング期間では、例えば配線46に電圧Vdd2が供給され、配線52に電流Idataが流れるようになっている。また、プログラミング期間では、配線54にH信号が入力されて、スイッチング素子110、116がONになり、スイッチング素子112がOFFになる。そして、配線46から、スイッチング素子114,116を通って、配線52に電流Idataが流れると、スイッチング素子114の制御電圧(スイッチング素子114がMOSトランジスタである場合はゲート電圧)は、電流Idataに対応した値になり、その制御電圧に応じた電荷がキャパシタ120に蓄えられる。
【0047】
動作期間(例えば発光期間)では、配線54にL信号が入力されて、スイッチング素子110、116がOFFになり、スイッチング素子112がONになる。そして、プログラミング期間でキャパシタ120に蓄えられた電荷に応じた制御電圧(スイッチング素子114がMOSトランジスタである場合はゲート電圧)によってスイッチング素子114が制御(例えばON)され、制御電圧に応じた電流が、配線46からスイッチング素子114,112を通って、電気光学素子60を流れるようになっている。
【0048】
なお、上述した素子は、電気光学素子60ごとに設けられる。スイッチング素子110,112,114,116等は、ポリシリコン薄膜などによって形成してもよい。
【0049】
本実施の形態に係る電気光学装置の製造方法では、基板10の画素領域12に複数の電気光学素子60を設ける。基板10に、複数の電気光学素子60に電気エネルギーを供給するための複数の画素電極70を設ける。基板10に、画素電極70に対向する部分を有する共通電極72を設ける。基板10に、複数の画素電極70に電気的に接続されるように複数の配線44,46,48を設ける。基板10に、複数の配線44,46,48に電気的に接続されるように、配線44,46,48の本数よりも少ない本数の共通配線30,32,34を設ける。基板10に、共通電極72に電気的に接続されるようにサイド配線22を設ける。
【0050】
配線44,46,48と共通配線30,32,34を電気的に接続する第1のコンタクト部50を、第1の端部領域18に配置してもよい。共通電極72とサイド配線22を電気的に接続する第2のコンタクト部76を、第2の端部領域28に配置してもよい。
【0051】
共通配線30,32,34を、第1の端部領域18内に、画素領域12の幅方向に延びる第1の部分36を有するように形成してもよい。サイド配線22を、第2の端部領域28内に、画素領域12の幅方向に延びる第1の部分24を有するように形成してもよい。
【0052】
(第2の実施の形態)
図11は、本発明の第2の実施の形態に係る電気光学装置の詳細を示す図である。図12は、図11のXII−XII線断面図であり、図13は、図11のXIII−XIII線断面図である。本実施の形態では、基板10に1つの共通配線210が形成されている。基板10には複数の配線212,214,216が形成されている。全ての配線212,214,216は、1つの共通配線210に電気的に接続されている。
【0053】
図12及び図13に示すように、共通電極218の画素電極70と対向しない部分が、絶縁体を介して、共通配線210の上方に位置している。こすることで、共通電極218と共通配線210との間にキャパシタが形成され、共通配線210の急激な電圧降下を防止することができる。このことは、第1の実施の形態にも適用可能である。
【0054】
図14は、本実施の形態に係る電気光学装置の回路図である。配線212,214,216は、電気光学素子60の構造又は機能(例えばその発光効率)に応じて、複数のグループに分けられる。1つ又は複数のグループの配線212,214には、抵抗220,222が電気的に接続されていてもよい。例えば、1つの配線212には抵抗220が電気的に接続され、1つの配線214には、抵抗220とは異なる抵抗値の抵抗222が電気的に接続されていてもよい。なお、1グループの配線216には、抵抗が電気的に接続されていなくてもよいが、配線216自体が抵抗を有する場合には、その抵抗値とは異なるように、抵抗220,222の抵抗を設定する。これによれば、電気光学素子60に、その発光効率に応じて、異なる電圧を印加することができる。その結果、電気光学素子60による発光の輝度を、発光色が異なっていても、均一にすることができる。本実施の形態に係る電気光学装置には、第1の実施の形態で説明した内容を適用することができる。また、本実施の形態に係る電気光学装置の製造方法も、第1の実施の形態で説明した内容を適用することができる。
【0055】
本発明の実施の形態に係る電気光学装置を有する電子機器として、図15にはノート型パーソナルコンピュータ1000が示され、図16には携帯電話2000が示されている。
【0056】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の第1の実施の形態に係る電気光学装置を説明する図である。
【図2】図2は、本発明の第1の実施の形態に係る電気光学装置の詳細を説明する図である。
【図3】図3は、複数層のうち1層の導電パターンを示す図である。
【図4】図4は、複数層のうち1層の導電パターンを示す図である。
【図5】図5は、複数層のうち1層の導電パターンを示す図である。
【図6】図6は、図2のVI−VI線断面図である。
【図7】図7は、図2のVII−VII線断面図である。
【図8】図8は、図2のVIII−VIII線断面図である。
【図9】図9は、図2のIX−IX線断面図である。
【図10】図10は、本発明の第1の実施の形態に係る電気光学装置の動作を説明する回路図である。
【図11】図11は、本発明の第2の実施の形態に係る電気光学装置の詳細を示す図である。
【図12】図12は、図11のXII−XII線断面図である。
【図13】図13は、図11のXIII−XIII線断面図である。
【図14】図14は、本発明の第2の実施の形態に係る電気光学装置の回路図である。
【図15】図15は、本発明の実施の形態に係る電子機器を示す図である。
【図16】図16は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
1 電気光学装置、 10 基板、 12 画素領域、 18 第1の端部領域、 20 外部端子、 22 サイド配線、 24 第1の部分、 26 第2の部分、 28 第2の端部領域、 30、32,34 共通配線、 36第1の部分、 38 第の2部分、 44,46,48 配線、 50 第1のコンタクト部、 60 電気光学素子、 70 画素電極、 72 共通電極、 76 第2のコンタクト部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electro-optical device, a method for manufacturing the same, and an electronic apparatus.
[0002]
[Prior art]
[0003]
[Patent Document 1]
JP-A-11-24606
[0004]
[Background Art]
A current-driven device such as an organic electroluminescence device requires a stable current supply. However, since a plurality of elements are arranged, it is difficult to keep the applied voltage from changing depending on the position of the elements.
[0005]
An object of the present invention is to reduce a difference between applied voltages.
[0006]
[Means for Solving the Problems]
(1) An electro-optical device according to the present invention includes: a substrate;
A plurality of electro-optical elements provided in a pixel region of the substrate,
A plurality of pixel electrodes for supplying electric energy to the plurality of electro-optical elements,
A common electrode having a portion facing the pixel electrode;
A plurality of wirings electrically connected to the plurality of pixel electrodes;
Electrically connected to the plurality of wires, a number of common wires less than the number of wires,
A side wiring electrically connected to the common electrode,
Has,
A first contact portion for electrically connecting the wiring and the common wiring is located in a first end region distinguished from a region on the pixel region side by a first straight line passing outside the pixel region. ,
A second contact portion electrically connecting the common electrode and the side wiring is located in a second end region distinguished from a region on the pixel region side by a second straight line passing outside the pixel region. Do it. According to the present invention, the first and second contact portions are formed in different regions (first and second end regions), respectively. Therefore, the portion of the wiring electrically connected to the common wiring via the first contact portion has the smallest potential change (eg, voltage drop) and the portion electrically connected to the side wiring via the second contact portion. The portion of the common electrode having the smallest potential change (eg, voltage drop) does not overlap. As a result, the difference between the voltage applied between the pixel electrode and the common electrode depending on the position in the pixel region is reduced. In the present invention, the substrate is not limited to a plate-shaped substrate, but includes a substrate that can support other members even if it has another shape. Further, in the present invention, “electrically connected” includes not only the case of being directly connected but also the connection via another element (such as a transistor or a diode).
(2) An electro-optical device according to the present invention includes: a substrate;
A plurality of electro-optical elements provided in a pixel region of the substrate,
A plurality of pixel electrodes for supplying electric energy to the plurality of electro-optical elements,
A common electrode having a portion facing the pixel electrode;
A plurality of wirings electrically connected to the plurality of pixel electrodes;
Electrically connected to the plurality of wires, a number of common wires less than the number of wires,
A side wiring electrically connected to the common electrode,
Has,
The common wiring has a portion extending in a width direction of the pixel region in a first end region distinguished from a region on the pixel region side by a first straight line passing outside the pixel region,
The side wiring has a portion extending in the width direction of the pixel region in a second end region distinguished from the region on the pixel region side by a second straight line passing outside the pixel region. According to the present invention, the common wiring and the side wiring are formed in different regions (first and second end regions), respectively. Therefore, a portion of the wiring electrically connected to the common wiring that has the smallest potential change (for example, a voltage drop) and a portion of the common electrode electrically connected to the side wiring that has the smallest potential change (for example, the voltage drop) are formed. , Do not overlap. As a result, the difference between the voltage applied between the pixel electrode and the common electrode depending on the position in the pixel region is reduced. In the present invention, the substrate is not limited to a plate-shaped substrate, but includes a substrate that can support other members even if it has another shape. Further, in the present invention, “electrically connected” includes not only the case of being directly connected but also the connection via another element (such as a transistor or a diode).
(3) In this electro-optical device,
The first and second end regions may be located to face each other.
(4) In this electro-optical device,
The wiring is formed to extend from the first end region toward the second end region,
The common electrode may be formed to extend from the second end region toward the first end region.
(5) In this electro-optical device,
One common wiring may be provided.
(6) In this electro-optical device,
The plurality of wirings are divided into a plurality of groups,
A resistor may be connected to at least one group of the wirings.
(7) In this electro-optical device,
Each of the electro-optical elements may include any one of light-emitting layers of a plurality of light-emitting colors.
(8) An electronic apparatus according to the present invention includes the above-described electro-optical device.
(9) In the method of manufacturing an electro-optical device according to the present invention, a plurality of electro-optical elements are provided in a pixel region of a substrate.
Providing the substrate with a plurality of pixel electrodes for supplying electric energy to the plurality of electro-optical elements,
Providing a common electrode having a portion facing the pixel electrode on the substrate;
Providing a plurality of wirings on the substrate so as to be electrically connected to the plurality of pixel electrodes;
Providing, on the substrate, a smaller number of common wires than the number of the wires so as to be electrically connected to the plurality of wires; and
Providing side wiring on the substrate so as to be electrically connected to the common electrode;
Including
A first contact portion for electrically connecting the wiring and the common wiring is arranged in a first end region distinguished from a region on the pixel region side by a first straight line passing outside the pixel region. ,
A second contact portion for electrically connecting the common electrode and the side wiring is arranged in a second end region distinguished from a region on the pixel region side by a second straight line passing outside the pixel region. I do. According to the present invention, the first and second contact portions are formed in different regions (first and second end regions), respectively. Therefore, the portion of the wiring electrically connected to the common wiring via the first contact portion has the smallest potential change (eg, voltage drop) and the portion electrically connected to the side wiring via the second contact portion. The portion of the common electrode having the smallest potential change (eg, voltage drop) does not overlap. As a result, the difference between the voltage applied between the pixel electrode and the common electrode depending on the position in the pixel region is reduced. In the present invention, the substrate is not limited to a plate-shaped substrate, but includes a substrate that can support other members even if it has another shape. Further, in the present invention, “electrically connected” includes not only the case of being directly connected but also the connection via another element (such as a transistor or a diode).
(10) In the method for manufacturing an electro-optical device according to the present invention, a plurality of electro-optical elements are provided in a pixel region of a substrate;
Providing the substrate with a plurality of pixel electrodes for supplying electric energy to the plurality of electro-optical elements,
Providing a common electrode having a portion facing the pixel electrode on the substrate;
Providing a plurality of wirings on the substrate so as to be electrically connected to the plurality of pixel electrodes;
Providing, on the substrate, a smaller number of common wires than the number of the wires so as to be electrically connected to the plurality of wires; and
Providing side wiring on the substrate so as to be electrically connected to the common electrode;
Including
The common line is formed so as to have a portion extending in the width direction of the pixel region in a first end region distinguished from the region on the pixel region side by a first straight line passing outside the pixel region. And
The side wiring is formed so as to have a portion extending in the width direction of the pixel region in a second end region distinguished from the region on the pixel region side by a second straight line passing outside the pixel region. I do. According to the present invention, the common wiring and the side wiring are formed in different regions (first and second end regions), respectively. Therefore, a portion of the wiring electrically connected to the common wiring that has the smallest potential change (for example, a voltage drop) and a portion of the common electrode electrically connected to the side wiring that has the smallest potential change (for example, the voltage drop) are formed. , Do not overlap. As a result, the difference between the voltage applied between the pixel electrode and the common electrode depending on the position in the pixel region is reduced. In the present invention, the substrate is not limited to a plate-shaped substrate, but includes a substrate that can support other members even if it has another shape. Further, in the present invention, “electrically connected” includes not only the case of being directly connected but also the connection via another element (such as a transistor or a diode).
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0008]
(First Embodiment)
FIG. 1 is a diagram illustrating an electro-optical device according to a first embodiment of the present invention, and FIG. 2 is a diagram illustrating details of the electro-optical device. The electro-
[0009]
The electro-
[0010]
The
[0011]
The
[0012]
As shown in FIG. 2, the
[0013]
As a modification, the first and second straight lines L 1 , L 2 May extend in an intersecting direction. In that case, the first and second straight lines L on the
[0014]
A plurality of
[0015]
A plurality of or one side wiring (for example, a cathode line) 22 may be formed on the
[0016]
The second portion 26 of the
[0017]
One or a plurality of common wirings (for example, common anode lines) 30, 32, and 34 may be formed on the
[0018]
One of the
[0019]
The
[0020]
The
[0021]
The electro-optical device 1 (for example, the substrate 10) has a multilayer structure including a plurality of conductive patterns. 3 to 5 are diagrams showing the conductive patterns of each layer in order from bottom to top. FIG. 6 is a sectional view taken along line VI-VI of FIG.
[0022]
Each or any one of the
[0023]
A plurality of wirings (for example, anode lines) 44, 46, 48 electrically connected to the
[0024]
The
[0025]
FIG. 7 is a sectional view taken along line VII-VII of FIG. Each of the
[0026]
As shown in FIG. 2, each of the
[0027]
The
[0028]
FIG. 8 is a sectional view taken along line VIII-VIII of FIG. A plurality of wirings (for example, signal lines) 52 are formed on the
[0029]
The
[0030]
A plurality of wirings (for example, scanning lines) 54 are formed on the
[0031]
FIG. 9 is a sectional view taken along line IX-IX of FIG. A plurality of electro-
[0032]
The electro-
[0033]
A plurality of
[0034]
The
[0035]
As shown in FIG. 7, the
[0036]
The
[0037]
According to the present embodiment, the first and
[0038]
For example, as shown in FIG. 1 ~ P m Will be described. As shown in FIG. 2, the
[0039]
On the other hand, the
[0040]
From the above, the pixel P in the first row 1 In this case, the voltage applied between the pixel electrode and the
[0041]
As shown in FIGS. 6 to 9, a
[0042]
As shown in FIGS. 7 and 8, a
[0043]
The sealing
[0044]
In the present embodiment, at least a part of the attachment portion of the sealing
[0045]
FIG. 10 is a circuit diagram illustrating the operation of the electro-optical device according to the present embodiment. The electro-
[0046]
In the programming period, for example, the voltage V dd2 Is supplied, and the current I data Is flowing. In the programming period, an H signal is input to the
[0047]
In an operation period (for example, a light emission period), an L signal is input to the
[0048]
The elements described above are provided for each electro-
[0049]
In the method of manufacturing an electro-optical device according to the present embodiment, a plurality of electro-
[0050]
A
[0051]
The
[0052]
(Second embodiment)
FIG. 11 is a diagram illustrating details of the electro-optical device according to the second embodiment of the present invention. FIG. 12 is a sectional view taken along line XII-XII of FIG. 11, and FIG. 13 is a sectional view taken along line XIII-XIII of FIG. In the present embodiment, one
[0053]
As shown in FIGS. 12 and 13, a portion of the
[0054]
FIG. 14 is a circuit diagram of the electro-optical device according to the present embodiment. The
[0055]
As an electronic apparatus having an electro-optical device according to an embodiment of the present invention, a notebook
[0056]
The present invention is not limited to the embodiments described above, and various modifications are possible. For example, the invention includes configurations substantially the same as the configurations described in the embodiments (for example, a configuration having the same function, method, and result, or a configuration having the same object and result). Further, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. Further, the invention includes a configuration having the same operation and effect as the configuration described in the embodiment, or a configuration capable of achieving the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an electro-optical device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating details of the electro-optical device according to the first embodiment of the invention.
FIG. 3 is a diagram illustrating a conductive pattern of one layer among a plurality of layers.
FIG. 4 is a diagram showing a conductive pattern of one of a plurality of layers.
FIG. 5 is a diagram illustrating a conductive pattern of one of a plurality of layers.
FIG. 6 is a sectional view taken along line VI-VI of FIG. 2;
FIG. 7 is a sectional view taken along line VII-VII of FIG. 2;
FIG. 8 is a sectional view taken along line VIII-VIII in FIG. 2;
FIG. 9 is a sectional view taken along line IX-IX of FIG. 2;
FIG. 10 is a circuit diagram illustrating an operation of the electro-optical device according to the first embodiment of the present invention.
FIG. 11 is a diagram illustrating details of an electro-optical device according to a second embodiment of the present invention.
FIG. 12 is a sectional view taken along line XII-XII of FIG. 11;
FIG. 13 is a sectional view taken along line XIII-XIII in FIG. 11;
FIG. 14 is a circuit diagram of an electro-optical device according to a second embodiment of the present invention.
FIG. 15 is a diagram showing an electronic apparatus according to the embodiment of the present invention.
FIG. 16 is a diagram illustrating an electronic device according to an embodiment of the present invention.
[Explanation of symbols]
Claims (10)
前記複数の画素電極に電気的に接続された複数の配線と、
前記複数の配線に電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
前記共通電極に電気的に接続されたサイド配線と、
を有し、
前記配線と前記共通配線を電気的に接続する第1のコンタクト部は、前記画素領域の外側を通る第1の直線によって前記画素領域側の領域から区別された第1の端部領域に位置し、
前記共通電極と前記サイド配線を電気的に接続する第2のコンタクト部は、前記画素領域の外側を通る第2の直線によって前記画素領域側の領域から区別された第2の端部領域に位置してなる電気光学装置。A substrate, a plurality of pixel electrodes provided in a pixel region of the substrate, a plurality of electro-optical elements provided for each of the plurality of pixel electrodes, and a common element for the plurality of electro-optical elements. Each of the plurality of electro-optical elements is driven by a voltage applied to each of the pixel electrodes and the common electrode of the plurality of pixel electrodes corresponding to the electro-optical element. Electro-optical device,
A plurality of wirings electrically connected to the plurality of pixel electrodes;
Electrically connected to the plurality of wires, a number of common wires less than the number of wires,
A side wiring electrically connected to the common electrode,
Has,
A first contact portion for electrically connecting the wiring and the common wiring is located in a first end region distinguished from a region on the pixel region side by a first straight line passing outside the pixel region. ,
A second contact portion electrically connecting the common electrode and the side wiring is located in a second end region distinguished from a region on the pixel region side by a second straight line passing outside the pixel region. Electro-optical device.
前記複数の画素電極に電気的に接続された複数の配線と、
前記複数の配線に電気的に接続された、前記配線の本数よりも少ない本数の共通配線と、
前記共通電極に電気的に接続されたサイド配線と、
を有し、
前記共通配線は、前記画素領域の外側を通る第1の直線によって前記画素領域側の領域から区別された第1の端部領域内に、前記画素領域の幅方向に延びる部分を有し、
前記サイド配線は、前記画素領域の外側を通る第2の直線によって前記画素領域側の領域から区別された第2の端部領域内に、前記画素領域の幅方向に延びる部分を有する電気光学装置。A substrate, a plurality of pixel electrodes provided in a pixel region of the substrate, a plurality of electro-optical elements provided for each of the plurality of pixel electrodes, and a common element for the plurality of electro-optical elements. Each of the plurality of electro-optical elements is driven by a voltage applied to each of the pixel electrodes and the common electrode of the plurality of pixel electrodes corresponding to the electro-optical element. Electro-optical device,
A plurality of wirings electrically connected to the plurality of pixel electrodes;
Electrically connected to the plurality of wires, a number of common wires less than the number of wires,
A side wiring electrically connected to the common electrode,
Has,
The common wiring has a portion extending in a width direction of the pixel region in a first end region distinguished from a region on the pixel region side by a first straight line passing outside the pixel region,
An electro-optical device having a portion extending in a width direction of the pixel region in a second end region distinguished from the region on the pixel region side by a second straight line passing outside the pixel region; .
前記第1及び第2の端部領域は、対向するように位置する電気光学装置。The electro-optical device according to claim 1 or 2,
An electro-optical device, wherein the first and second end regions are positioned to face each other.
前記配線は、前記第1の端部領域から前記第2の端部領域に向けて延びるように形成され、
前記共通電極は、前記第2の端部領域から前記第1の端部領域に向けて延びるように形成されてなる電気光学装置。The electro-optical device according to any one of claims 1 to 3,
The wiring is formed to extend from the first end region toward the second end region,
The electro-optical device, wherein the common electrode is formed to extend from the second end region to the first end region.
1本の前記共通配線が設けられてなる電気光学装置。The electro-optical device according to claim 1, wherein
An electro-optical device provided with one common wiring.
前記複数の配線は、複数のグループに分けられ、
少なくとも1グループの前記配線には抵抗が接続されてなる電気光学装置。The electro-optical device according to claim 5,
The plurality of wirings are divided into a plurality of groups,
An electro-optical device in which a resistor is connected to at least one group of the wires.
それぞれの前記電気光学素子は、複数の発光色の発光層のいずれか1つを有する電気光学装置。The electro-optical device according to any one of claims 1 to 6,
An electro-optical device, wherein each of the electro-optical elements has any one of light-emitting layers of a plurality of luminescent colors.
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記画素電極に対向する部分を有する共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続されるように複数の配線を設けること、
前記基板に、前記複数の配線に電気的に接続されるように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
前記基板に、前記共通電極に電気的に接続されるようにサイド配線を設けること、
を含み、
前記配線と前記共通配線を電気的に接続する第1のコンタクト部を、前記画素領域の外側を通る第1の直線によって前記画素領域側の領域から区別された第1の端部領域に配置し、
前記共通電極と前記サイド配線を電気的に接続する第2のコンタクト部を、前記画素領域の外側を通る第2の直線によって前記画素領域側の領域から区別された第2の端部領域に配置する電気光学装置の製造方法。Providing a plurality of electro-optical elements in a pixel region of the substrate,
Providing the substrate with a plurality of pixel electrodes for supplying electric energy to the plurality of electro-optical elements,
Providing a common electrode having a portion facing the pixel electrode on the substrate;
Providing a plurality of wirings on the substrate so as to be electrically connected to the plurality of pixel electrodes;
Providing, on the substrate, a smaller number of common wires than the number of the wires so as to be electrically connected to the plurality of wires; and
Providing side wiring on the substrate so as to be electrically connected to the common electrode;
Including
A first contact portion for electrically connecting the wiring and the common wiring is arranged in a first end region distinguished from a region on the pixel region side by a first straight line passing outside the pixel region. ,
A second contact portion for electrically connecting the common electrode and the side wiring is arranged in a second end region distinguished from a region on the pixel region side by a second straight line passing outside the pixel region. Of manufacturing an electro-optical device.
前記基板に、前記複数の電気光学素子に電気エネルギーを供給するための複数の画素電極を設けること、
前記基板に、前記画素電極に対向する部分を有する共通電極を設けること、
前記基板に、前記複数の画素電極に電気的に接続されるように複数の配線を設けること、
前記基板に、前記複数の配線に電気的に接続されるように、前記配線の本数よりも少ない本数の共通配線を設けること、及び、
前記基板に、前記共通電極に電気的に接続されるようにサイド配線を設けること、
を含み、
前記共通配線を、前記画素領域の外側を通る第1の直線によって前記画素領域側の領域から区別された第1の端部領域内に、前記画素領域の幅方向に延びる部分を有するように形成し、
前記サイド配線を、前記画素領域の外側を通る第2の直線によって前記画素領域側の領域から区別された第2の端部領域内に、前記画素領域の幅方向に延びる部分を有するように形成する電気光学装置の製造方法。Providing a plurality of electro-optical elements in a pixel region of the substrate,
Providing the substrate with a plurality of pixel electrodes for supplying electric energy to the plurality of electro-optical elements,
Providing a common electrode having a portion facing the pixel electrode on the substrate;
Providing a plurality of wirings on the substrate so as to be electrically connected to the plurality of pixel electrodes;
Providing, on the substrate, a smaller number of common wires than the number of the wires so as to be electrically connected to the plurality of wires; and
Providing side wiring on the substrate so as to be electrically connected to the common electrode;
Including
The common line is formed so as to have a portion extending in the width direction of the pixel region in a first end region distinguished from the region on the pixel region side by a first straight line passing outside the pixel region. And
The side wiring is formed so as to have a portion extending in the width direction of the pixel region in a second end region distinguished from the region on the pixel region side by a second straight line passing outside the pixel region. Of manufacturing an electro-optical device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003042319A JP4475379B2 (en) | 2003-02-20 | 2003-02-20 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003042319A JP4475379B2 (en) | 2003-02-20 | 2003-02-20 | Electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004253241A true JP2004253241A (en) | 2004-09-09 |
JP4475379B2 JP4475379B2 (en) | 2010-06-09 |
Family
ID=33025627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003042319A Expired - Lifetime JP4475379B2 (en) | 2003-02-20 | 2003-02-20 | Electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4475379B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000357584A (en) * | 1999-06-14 | 2000-12-26 | Seiko Epson Corp | Circuit board for luminescent element, electronic equipment and display |
JP2001109397A (en) * | 1999-10-04 | 2001-04-20 | Sanyo Electric Co Ltd | El display device |
JP2001109395A (en) * | 1999-10-01 | 2001-04-20 | Sanyo Electric Co Ltd | El display device |
JP2002287663A (en) * | 2001-03-28 | 2002-10-04 | Hitachi Ltd | Display device |
JP2002318553A (en) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | Luminous display device |
JP2004151501A (en) * | 2002-10-31 | 2004-05-27 | Sony Corp | Picture display device and its color balance controlling method |
-
2003
- 2003-02-20 JP JP2003042319A patent/JP4475379B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000357584A (en) * | 1999-06-14 | 2000-12-26 | Seiko Epson Corp | Circuit board for luminescent element, electronic equipment and display |
JP2001109395A (en) * | 1999-10-01 | 2001-04-20 | Sanyo Electric Co Ltd | El display device |
JP2001109397A (en) * | 1999-10-04 | 2001-04-20 | Sanyo Electric Co Ltd | El display device |
JP2002287663A (en) * | 2001-03-28 | 2002-10-04 | Hitachi Ltd | Display device |
JP2002318553A (en) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | Luminous display device |
JP2004151501A (en) * | 2002-10-31 | 2004-05-27 | Sony Corp | Picture display device and its color balance controlling method |
Also Published As
Publication number | Publication date |
---|---|
JP4475379B2 (en) | 2010-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100493204B1 (en) | Display Module | |
US8004178B2 (en) | Organic light emitting diode display with a power line in a non-pixel region | |
US7119370B2 (en) | Electro-optical device, method of manufacturing the same, and electronic instrument | |
KR20110111746A (en) | Organic light emitting diode display | |
KR20060047947A (en) | Organic electro luminescent display device | |
JP3791618B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP4639662B2 (en) | Electro-optical device and electronic apparatus | |
JP4029294B2 (en) | Electronic device, manufacturing method thereof, and electronic apparatus | |
JP5194892B2 (en) | Electro-optical device and electronic apparatus | |
US7177136B2 (en) | Wiring board, electro-optical device, method of manufacturing the electro-optical device, and electronic instrument | |
KR100698678B1 (en) | Light Emitting Display and Fabricating Method Thereof | |
JP2004200041A (en) | Organic el display device | |
JP3906930B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
KR100484400B1 (en) | Electric wiring and the method for Voltage stability | |
JP3945525B2 (en) | Electro-optic device | |
JP4475379B2 (en) | Electro-optical device and electronic apparatus | |
JP4586997B2 (en) | Electro-optic device | |
KR100708687B1 (en) | Organic light emitting device and method for fabricating the same | |
JP2004260133A (en) | Wiring board, electro-optical device, manufacturing method thereof and electronic apparatus | |
US20060221251A1 (en) | Display, array substrate, and method of manufacturing display | |
JP5240454B2 (en) | Electro-optical device and electronic apparatus | |
JP4924293B2 (en) | Electro-optical device and electronic apparatus | |
JP2006073520A (en) | Electro-optical device, method of manufacturing thereof, and electronic instrument |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4475379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |