JP4472843B2

JP4472843B2 - 多面取りマザー基板および液晶表示素子

Info

Publication number: JP4472843B2
Application number: JP2000230762A
Authority: JP
Inventors: 睦阿部
Original assignee: Kyocera Display Corp
Current assignee: Kyocera Display Corp
Priority date: 2000-07-31
Filing date: 2000-07-31
Publication date: 2010-06-02
Anticipated expiration: 2020-07-31
Also published as: JP2002043703A

Description

【０００１】
【発明の属する技術分野】
本発明は多面取りマザー基板および液晶表示素子に関し、さらに詳しく言えば、不良セル基板の出所を容易に追跡することができるようにした製品管理的な技術に関するものである。
【０００２】
【従来の技術】
液晶表示素子の製造には、その基本的な構成要素としてＦ板と称される前面パネルとＲ板と称される背面パネルの２枚のセル基板（透明電極基板）が用いられるが、実際の生産工程において、Ｆ，Ｒの各セル基板はその複数枚がマザー基板上で同時に形成される。
【０００３】
そして、いずれか一方のマザー基板の各セル基板の周囲に周辺シール材を印刷する工程、Ｆ板側のマザー基板とＲ板のマザー基板の貼り合わせ工程、貼り合わせマザー基板から行単位もしくは列単位でスティック基板を切り出して注入口出しする工程、個々のセル内に液晶を注入して注入口を封止する工程を経た後、スティック基板から個々の製品が切り出される。
【０００４】
【発明が解決しようとする課題】
ところで、マザー基板上で複数のセル基板を形成するには、例えばＩＴＯ（インジウム・錫酸化物）よりなる透明導電膜が形成されたマザー基板に対してフォトマスクを介して露光（パターニング）が行なわれるが、例えばそのフォトマスクにゴミが付着していたとすると、各マザー基板の同一個所すなわち同じ位置のセル基板にＩＴＯ断線や隣接するＩＴＯ電極間の短絡などの不良が発生する。
【０００５】
上記断線不良がマザー基板からの切り出し後のセル基板で発見されたとすると、同じ位置のセル基板が使用されている製品（仕掛品も含む）も断線不良となっているおそれが多分にある。しかしながら、従来では各セル基板に特にマザー基板上での番地（位置）などが表示されていないため、不良品と目される製品を探すのに多大な労力を要していた。
【０００６】
【課題を解決するための手段】
本発明によれば、セル基板がマザー基板から切り出されて製品に組み込まれたとしても、セル基板がマザー基板のどの位置に属していたかを容易に知ることができる。
【０００７】
そのため、本発明は、透明電極が形成される複数のセル基板形成領域を含み、その各セル基板形成領域内の四隅に各セル基板を切り出す際の基準となる切断マークが上記透明電極とともに形成される多面取りマザー基板において、上記切断マークに、当該多面取りマザー基板上における上記各セル基板の位置を識別可能とする識別要素を持たせ、上記識別要素として、上記四隅の切断マークのうちの２つの切断マークに２桁以下の行番号を付し、残りの２つの切断マークに２桁以下の列番号を付すことを特徴としている。
【０００８】
本発明において、上記識別要素は上記切断マーク内に形成された数字もしくは英文字などの記号であることが好ましく、これによれば上記切断マーク自体の外形を変える必要はない。
また、各セル基板のマザー基板上での位置を分かりやすくするには、上記識別要素に各セル基板の行位置および列位置を割り当てるとよい。
【０００９】
上記切断マークはセル基板内に形成されるため、液晶表示素子として組み立てられた後においても、セル基板の出所を知ることができる。したがって、上記多面取りマザー基板から切り出された上記セル基板を備えている液晶表示素子も本発明の範囲に含まれる。
【００１０】
なお、本明細書において、セル基板形成領域とはマザー基板でセル基板を形成する領域であり、セル基板はそのセル基板形成領域に形成され、その後においてマザー基板から切り出されるものを言う。
【００１１】
【発明の実施の形態】
次に、図面を参照しながら、本発明の実施形態について説明する。図１の第１実施形態（参考例）において、多面取りマザー基板１は、これに含まれる複数のセル基板形成領域１１を３列並びとしているが、行数については作図の都合上、その第１行〜第４行までが示されている。
【００１２】
この多面取りマザー基板１は、一方の面の全面にＩＴＯよりなる透明導電膜が形成されたガラス基板からなり、各セル基板形成領域１１には図示しないフォトマスクを介して例えばＦ板側の透明電極パターンが露光され、続いてその現像が行なわれるが、この透明電極のパターニングと同時に、各セル基板形成領域１１の四隅の各々にＩＴＯよりなる切断マーク１２が形成される。なお、切断マーク１２はセル基板形成領域１１内のみでなく、マザー基板１の外周部に存在する捨て基板部１ａにも形成される。
【００１３】
切断マーク１２は、各セル基板形成領域１１に形成されたセル基板を切り出す際の基準となるマークであり、通常は正四角形が採用されている。切断マーク１２は、各セル基板形成領域１１の四隅に配置されていることから、隣接する４つのセル基板形成領域１１の角には４つの切断マーク１２が集合することになり、図１に鎖線で示されている切断線Ｃを、これら切断マーク１２間を通るように列方向および行方向に入れることにより、マザー基板１からセル基板の切り出しが行なわれる。
【００１４】
したがって、切断マーク１２は切り出されたセル基板とともに下流側工程にもって回られることになる。本発明によると、切断マーク１２にマザー基板１上におけるセル基板の位置を識別可能とする識別要素が付される。なお、この識別要素もフォトマスクを介しての露光により切断マーク１２と同時に形成される。
【００１５】
この第１実施形態では、隣接する４つのセル基板形成領域１１の角に集合する４つの切断マーク１２を１グループとして、各グループごとに上から行方向に沿ってアルファベットを順に付している。図１に示されている３列，４行について言えば、各グループごとにＡ〜Ｔが付されている。
【００１６】
図２に上記マザー基板１の第１列，第１行目から切り出されたセル基板１１ａを拡大して示すが、このセル基板１１ａのマザー基板１からの出所番地（アドレス）は４つの切断マーク１２を例えば時計方向回りに読むとすればＡ，Ｂ，Ｆ，Ｅとなる。
【００１７】
同様に、上記マザー基板１の第２列，第１行目から切り出されたセル基板１１ｂの出所番地はＢ，Ｃ，Ｇ，Ｆとなり、第３列，第１行目から切り出されたセル基板１１ｃの出所番地はＣ，Ｄ，Ｈ，Ｇとなり、同一のマザー基板１上には同じ出所番地は存在しない。
【００１８】
したがって、同じフォトマスクによりマザー基板１を１ロット単位で露光した場合、そのロット内のマザー基板１から切り出されたセル基板に例えば断線不良が発見された場合には、そのセル基板と同じ出所番地のものを探せばよい。
【００１９】
なお、マザー基板１の面取り数が多くなると、上記第１実施形態のようにアルファベットのみでは対応が困難になる場合がある。また、算用数字などを用いるにしても、切断マーク１２自体が例えば１×１ｍｍ角程度と小さいためできれば３桁以上は避けたい。
【００２０】
図３の第２実施形態によれば、限られた記号により識別要素を拡張することができる。すなわち、この第２実施形態においても、上記第１実施形態と同じく隣接する４つのセル基板形成領域１１の角に集合する４つの切断マーク１２を１グループとして扱うが、この場合には４つの切断マーク１２の内の２つに行番号の意味を持たせ、残りの２つに列番号の意味を持たせる。
【００２１】
具体的には、上２つの切断マーク１２に行番号としてのアルファベットＡ，Ｂ，Ｃ…を付し、下２つの切断マーク１２に列番号としての１，２，３…を付している。図４に、図３のマザー基板１の第１列，第１行目から切り出されたセル基板１１ａを拡大して示すが、これによるとセル基板１１ａの出所番地は４つの切断マーク１２を例えば時計方向回りに読むとすれば１，２，Ｂ，Ｂとなる。
【００２２】
同様に、図３のマザー基板１の第２列，第１行目から切り出されたセル基板１１ｂの出所番地は２，３，Ｂ，Ｂとなり、第３列，第１行目から切り出されたセル基板１１ｃの出所番地は３，４，Ｂ，Ｂとなり、この第２実施形態においても同一のマザー基板１上には同じ出所番地は存在しない。
【００２３】
本発明は上記の各実施形態に限定されるものではない。特に、切断マーク１２に付される記号については任意に選択できる。また、もとより本発明はＲ板側のマザー基板にも適用可能である。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、多面取りマザー基板から各セル基板を切り出す際の基準となる切断マークに、当該多面取りマザー基板上におけるセル基板の位置を識別可能とする識別要素を持たせたことにより、セル基板がマザー基板から切り出されて製品に組み込まれたとしても、そのセル基板がマザー基板のどの位置に属していたかを容易に知ることができる。
【００２５】
したがって、例えばフォトマスクを同じくする同一生産ロット内のマザー基板から切り出されたセル基板に断線などの不良が発見された場合には、そのセル基板と同じ識別要素（出所番地）を有するのものを探せばよく、不良出現に対して迅速に対処することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態（参考例）による多面取りマザー基板の一部分を模式的に示した平面図。
【図２】上記第１実施形態の多面取りマザー基板から切り出された一つのセル基板を模式的に示した平面図。
【図３】本発明の第２実施形態による多面取りマザー基板の一部分を模式的に示した平面図。
【図４】上記第２実施形態の多面取りマザー基板から切り出された一つのセル基板を模式的に示した平面図。
【符号の説明】
１多面取りマザー基板
１１セル基板形成領域
１１ａ，１１ｂ，１１ｃセル基板
１２切断マーク
Ｃ切断線

Claims

透明電極が形成される複数のセル基板形成領域を含み、その各セル基板形成領域内の四隅に各セル基板を切り出す際の基準となる切断マークが上記透明電極とともに形成される多面取りマザー基板において、
上記切断マークに、当該多面取りマザー基板上における上記各セル基板の位置を識別可能とする識別要素を持たせ、上記識別要素として、上記四隅の切断マークのうちの２つの切断マークに２桁以下の行番号を付し、残りの２つの切断マークに２桁以下の列番号を付すことを特徴とする多面取りマザー基板。
上記列番号として数字が用いられ、上記行番号として英文字が用いられる請求項１に記載の多面取りマザー基板。
上記複数のセル基板形成領域のうち、隣接する４つのセル基板形成領域の角に集合する４つの切断マークを１グループとし、上記グループ内の４つの切断マークのうちの２つに行番号の意味を持たせ、残りの２つに列番号の意味を持たせる請求項１に記載の多面取りマザー基板。
上記多面取りマザー基板から切り出された上記セル基板を備えていることを特徴とする液晶表示素子。