JP4468846B2 - 圧電トランス制御回路 - Google Patents

Description

本発明は、圧電トランスの出力側を流れる出力電流を安定させる圧電トランス制御回路に関する。

従来から、液晶パネルのバックライトには、圧電トランスを含むインバータ回路により点灯する冷陰極管が採用されている。図１１は、圧電トランスを用いた一般的なインバータ回路１０１のブロック図である。図１１に示すように、インバータ回路１０１は、発振回路１０２、駆動回路１０３、圧電トランス１０４、冷陰極管１０５、検出用抵抗１０６、整流回路１０７、および差動回路１０８から構成されている。

インバータ回路１０１では、冷陰極管１０５の明るさを安定させるために、冷陰極管１０５に流れる電流を一定の基準値になるように制御している。インバータ回路１０１では、圧電トランス１０４の持つ共振特性を利用し、管電流を検出し、その検出信号の電圧の大きさに応じて圧電トランス１０４の駆動周波数を変えることにより、管電流を一定に制御している。たとえば、特許文献１に記載される回路も同様の構成を有している。このようなインバータ回路においては、近年、液晶パネルの大画面化に伴い、冷陰極管が長尺化する傾向がある。
特開平１０−７５５８４号公報

しかしながら、長尺の冷陰極管を有する回路に、高圧側に電流を検出する回路を設けて入力側にフィードバックさせるのは設計上煩雑である。したがって、冷陰極管を流れる電流を直接検出する回路は、設けられていないことが多い。このような場合には、図１１に示すインバータ回路１０１のように、検出用抵抗１０６、整流回路１０７、および差動回路１０８により冷陰極管１０５を流れる電流を直接検出し、出力電流を制御することができない。

本発明は、出力電流を直接検出することなく、出力電流を制御することのできる圧電トランス制御回路を提供することを目的とする。

（１）上記の目的を達成するため、本発明の圧電トランス制御回路は、発振信号を発振する発振回路と、前記発振信号を受けて交流の入力電圧を印加する駆動回路と、印加される前記入力電圧を変圧して出力する圧電トランスと、前記圧電トランスの入力電流を検出信号として検出する入力電流検出回路と、前記入力電圧に同期させて、前記検出信号の位相成分を抽出する位相成分抽出回路と、前記検波信号の位相成分を時間について積分する積分回路と、前記積分回路が得た積分値と所定の基準値との差に応じた差動信号を生成する差動回路と、を備え、前記発振回路は、前記差動信号を受けて、前記積分値が前記所定の基準値に近づくように前記発振信号を制御することを特徴としている。

このように、本発明の圧電トランス制御回路は、圧電トランスへの入力電流を検出し、その位相成分の積分値を基準値に近づける制御を行なっている。すなわち、負荷に流れる出力電流に対応する入力電流の実効値に相当する値を検出し、その値を一定に制御している。その結果、出力側に出力電流を検出する回路がなく、直接に出力電流を検出することができない回路においても、出力電流を一定に制御することができる。また、本発明の圧電トランス制御回路は、圧電トランスにより昇圧または降圧を行なう。したがって、巻線トランスに比べて、回路のサイズをコンパクトにすることができ、液晶パネル等の小型化や軽量化が必要な回路に用い易い。

（２）また、本発明の圧電トランス制御回路において、前記圧電トランスは、２つの圧電トランスで構成され、前記２つの圧電トランスの入力部は並列に接続され、かつ前記２つの圧電トランスの２つの出力端子の間に負荷が接続され、前記２つの出力端子から互いに逆位相の電圧を出力することを特徴としている。

このように、本発明の圧電トランス制御回路は、２つの圧電トランスの入力部を並列接続し、２つの出力端子の間に接続された負荷に２つの出力端子から互いに逆位相の電圧を出力する構成をとっている。これにより、負荷としての冷陰極管の輝度が傾斜する現象を抑制し、反射板や筐体への寄生容量による損失を低減するとともに冷陰極管に高電圧を印加することができる。したがって、本発明の圧電トランス制御回路は、長尺の冷陰極管が使用される回路に用いるのに適している。また、出力端子に低圧側がなく直接に出力電流を検出することができない回路においても、出力電流を一定に制御することができる。

（３）また、本発明の圧電トランス制御回路において、中央に前記入力電圧が印加される入力部を有し、両端に２つの出力部を有し、前記２つの出力部からは、逆位相の電圧を出力する中央駆動型の圧電トランスであることを特徴としている。

このように、本発明の圧電トランス制御回路は、中央駆動型の圧電トランスを備え、出力部に接続される負荷に互いに逆位相の電圧を印加する構成をとっている。これにより、反射板や筐体への寄生容量による損失を低減しつつ負荷に高電圧を印加することができる。したがって、本発明の圧電トランス制御回路は、長尺の冷陰極管が使用される回路に用いるのに適している。また、出力端子に低圧側がなく直接に出力電流を検出することができない回路においても、出力電流を一定に制御することができる。また、圧電トランスが１つあれば回路を構成できるため、小型化や軽量化を図ることができる。

（４）また、本発明の圧電トランス制御回路において、前記位相成分抽出回路は、前記発振信号の位相を調整して同期信号を得る移相回路と、前記検出信号を、前記同期信号により同期検波する同期検波回路と、を備えることを特徴としている。

このように、本発明の圧電トランス制御回路は、移相回路により入力電圧の位相と同じ同期信号により同期検波を行なうため、発振信号と入力電圧との間に位相のずれがある場合でも同期検波が可能になる。その結果、検出信号の位相成分を抽出することができ、出力電流を一定に制御することができる。

（５）また、本発明の圧電トランス制御回路において、前記発振回路は、前記差動信号に応じて前記積分値が所定の基準値に近づくように、前記発振信号のデューティー比を調整することを特徴としている。

このように、本発明の圧電トランス制御回路は、デューティー比を調整することにより、出力電流を制御している。たとえば液晶テレビに用いられるような多灯式の回路では、すべての冷陰極管について発振信号の周波数を一定にする必要があるが、このような場合でも出力電流を制御することができる。

（６）また、本発明の圧電トランス制御回路において、前記駆動回路は、電源電圧またはグランドに接続されるスイッチング素子により、プッシュプル回路、またはフルブリッジ回路を構成することを特徴としている。

このように、本発明の圧電トランス制御回路では、駆動回路が、プッシュプル回路、またはフルブリッジ回路の構成をとっているため、圧電トランスの昇圧比を向上させ、効率を上げることができる。

（７）また、本発明の圧電トランス制御回路において、電源電圧またはグランドに接続されるスイッチング素子により、プッシュプル回路、ハーフブリッジ回路またはフルブリッジ回路を構成し、前記入力電流検出回路は、前記圧電トランスの入力電流のうち、前記スイッチング素子のいずれか一つを流れる電流を検出信号として検出することを特徴としている。

これにより、差動アンプ等を使用しなくても、出力電流に対応する値を検出することができる。その結果、回路にプラスとマイナスの両電源を設ける必要がなくなり、簡易な検出が可能となる。また、検出による電力の損失を減少させることができる。

本発明に係る圧電トランス制御回路によれば、圧電トランスへの入力電流を検出し、その位相成分の積分値を基準値に近づける制御を行なっている。すなわち、負荷に流れる出力電流に対応する入力電流の実効値に相当する値を検出し、その値を一定に制御している。その結果、出力側に出力電流を検出する回路がなく、直接に出力電流を検出することができない回路においても、出力電流を一定に制御することができる。また、圧電トランスにより昇圧または降圧を行なうため、巻線トランスに比べて、回路のサイズをコンパクトにすることができ、液晶パネル等の小型化や軽量化が必要な回路に用い易い。

また、本発明に係る圧電トランス制御回路によれば、２つの圧電トランスの入力部を並列接続し、２つの出力端子の間に接続された負荷に２つの出力端子から互いに逆位相の電圧を出力する構成をとっている。これにより、負荷としての冷陰極管の輝度が傾斜する現象を抑制し、反射板や筐体への寄生容量による損失を低減するとともに冷陰極管に高電圧を印加することができる。したがって、本発明の圧電トランス制御回路は、長尺の冷陰極管が使用される回路に用いるのに適している。また、出力端子に低圧側がなく直接に出力電流を検出することができない回路においても、出力電流を一定に制御することができる。

また、本発明に係る圧電トランス制御回路によれば、中央駆動型の圧電トランスを備え、出力部に接続される負荷に互いに逆位相の電圧を印加する構成をとっている。これにより、反射板や筐体への寄生容量による損失を低減しつつ負荷に高電圧を印加することができる。したがって、本発明の圧電トランス制御回路は、長尺の冷陰極管が使用される回路に用いるのに適している。また、出力端子に低圧側がなく直接に出力電流を検出することができない回路においても、出力電流を一定に制御することができる。また、圧電トランスが１つあれば回路を構成できるため、小型化や軽量化を図ることができる。

また、本発明に係る圧電トランス制御回路によれば、移相回路により入力電圧の位相と同じ同期信号により同期検波を行なうため、発振信号と入力電圧との間に位相のずれがある場合でも同期検波が可能になる。その結果、検出信号の位相成分を抽出することができ、出力電流を一定に制御することができる。

また、本発明に係る圧電トランス制御回路によれば、デューティー比を調整することにより、出力電流を制御している。たとえば液晶テレビに用いられるような多灯式の回路では、すべての冷陰極管について発振信号の周波数を一定にする必要があるが、このような場合でも出力電流を制御することができる。

また、本発明に係る圧電トランス制御回路によれば、駆動回路が、プッシュプル回路、またはフルブリッジ回路の構成をとっているため、圧電トランスの昇圧比を向上させ、効率を上げることができる。

また、本発明に係る圧電トランス制御回路によれば、差動アンプ等を使用しなくても、出力電流に対応する値を検出することができる。その結果、回路にプラスとマイナスの両電源を設ける必要がなくなり、簡易な検出が可能となる。また、検出による電力の損失を減少させることができる。

以下に、本発明を実施するための最良の形態に関し、図面に基づいて説明する。

（実施形態１）
図１は、圧電トランス制御回路１のブロック図である。図１に示すように、圧電トランス制御回路１は、発振回路２、駆動回路３、圧電トランス４、冷陰極管８、検出用抵抗９、移相回路１０、同期検波回路１２、積分回路１３および差動回路１４から構成されている。

発振回路２は、発振信号を発振する。発振信号は、一定の周波数およびデューティー比を有する矩形波であり、その周波数およびデューティー比は差動回路１４から受けた信号により制御される。また、差動回路１４と接続する端子により制御の対象を周波数にするか、デューティー比にするかは選択可能である。発振回路２としては、一般的な電圧制御発振回路を用いることができる。たとえば、発振回路２は、差動回路１４から受けた信号の電圧が所定値より大きい場合には、発振回路２は発振信号の周波数を小さくし、差動回路１４から受けた信号の電圧が所定値より小さい場合には、発振回路２は発振信号の周波数を大きくする機能を有する。ただし、電圧の大小と周波数の増減について逆に機能する電圧制御発振回路であってもよい。ただし、その場合には、その他の回路の設定を調整する必要がある。

駆動回路３は、発振回路２の発振信号を受けて交流電圧を生成し、圧電トランス４の入力部に印加する。たとえば、駆動回路３は、電源電圧またはグランドと接続したスイッチング素子によりフルブリッジ回路、ハーフブリッジ回路またはプッシュプル回路として構成される。各スイッチング素子は、ＭＯＳＦＥＴにより構成されている。

圧電トランス４は、厚み方向に分極された入力部および長手方向に分極された出力部を備えており、駆動回路３は、入力部を挟んで設けられた入力端子の一方に接続されている。圧電トランス４は、入力電圧の昇圧または降圧を行なう。圧電トランス４を用いることで、巻線トランスに比べて、回路のサイズをコンパクトにすることができ、液晶パネル等の小型化や軽量化が必要な回路に採用しやすい。

長手方向の端面に設けられた出力端子は、冷陰極管８に接続されている。圧電トランス４は、一般的なローゼン型の圧電トランスであり、圧電体の振動により入力電圧を昇圧して出力する機能を有している。単層の素子を用いてもよいが、昇圧比を大きくするために積層の圧電素子を用いてもよい。なお、圧電トランス４の入力部および出力部の分極の向きはどちらであってもよい。

冷陰極管８は、圧電トランス４の出力端子に接続され、高圧の電圧が出力されることにより点灯する。冷陰極管８は、たとえば、液晶パネルのバックライトに用いられる。冷陰極管８には、図１に示すようなＵ字形状の他に直線的な形状など様々な形状が存在する。圧電トランス制御回路１では、冷陰極管８の一方の端子は圧電トランス４に接続され高圧の電圧が印加されるが、他方の端子は低圧に保持されている。

検出用抵抗９は、圧電トランス４の入力電流を電圧として検出するための抵抗であり、入力電流検出回路を構成する。このように、抵抗を用いることにより簡易に電流検出回路を構成することができる。入力電流検出回路は、得られた電圧を検出信号として、同期検波回路１２に伝える。なお、検出用抵抗９に代えて、カレントトランスを用いても良く、また、チョークコイルに巻線を追加することで、カレントトランスの機能を持たせ、電流を検出しても良い。この場合やカレントトランスを用いた場合には、電力の損失を低減することができる。

移相回路１０は、発振回路２に接続され、発振信号の位相を調整し同期信号を生成する。移相回路１０は、同期信号の位相をシフトさせて入力電圧の位相に合わせる。シフトさせる位相の量は、あらかじめ設定することが可能である。このように、圧電トランス制御回路１は、移相回路１０により入力電圧に同期させて同期検波を行なうため、発振信号と入力電圧との間に位相のずれがある場合でも同期検波が可能になる。その結果、検出信号の位相成分を抽出することができ、出力電流を一定に制御することができる。発振信号と入力電圧との位相差がない場合には、移相回路１０は、位相をシフトすることなく発振信号を同期信号として同期検波回路１２に伝える。

同期検波回路１２は、同期信号により検出信号を同期検波し、検出信号の位相成分を抽出する。たとえば、一方のスイッチング素子のＯＮ／ＯＦＦを制御する発振信号を同期信号として検出信号に掛け合わせることにより、同期検波を行なう。同期検波回路１２は、検出信号の位相成分を積分回路１３に伝える。なお、移相回路１０および同期検波回路１２は、検出信号の位相成分を抽出する位相成分抽出回路を構成する。積分回路１３は、同期検波後の位相成分を一定時間について積分し、一定時間当たりの積分値を算出する。得られた積分値は入力電流の実効値に比例する。

差動回路１４は、得られた積分値と基準電圧Ｖｒｅｆとの差に応じた差動信号を生成する。差動回路１４は、たとえば誤差アンプにより構成される。差動回路１４は、発振回路２に接続され、発振回路２に差動信号を伝える。発振回路２は、差動信号を受けて発振信号の周波数またはデューティー比を制御する。

このように、圧電トランス制御回路１は、圧電トランス４への入力電流を検出し、その位相成分の積分値を基準値に近づけている。すなわち、負荷に流れる出力電流に対応する入力電流の実効値に相当する値を一定にする制御をしている。その結果、出力側に出力電流を検出する回路がなく、直接に出力電流を検出することができない回路においても、出力電流を一定に制御することができる。

次に、以上のように構成された圧電トランス制御回路１の動作について説明する。まず、発振回路２は発振信号を発振し、駆動回路３は発振信号に従い交流電圧を圧電トランス４の入力端子に印加する。圧電トランス４は、交流電圧により駆動され、出力端子には高圧の交流電圧が発生する。このようにして、圧電トランス４の出力側に接続された冷陰極管８は、点灯する。

一方、検出用抵抗９は、圧電トランス４の入力電流を電圧として検出し、同期検波回路１２はその検出信号を受ける。移相回路１０は、発振回路２の発振する発振信号から入力電圧の位相に同期した同期信号を生成する。そして、同期検波回路１２はこの同期信号により検出信号を同期検波する。

次に、積分回路１３は、同期検波により検出信号から抽出された位相成分を一定時間について積分し、積分値を得る。差動回路１４は、生成された実効値と基準値Ｖｒｅｆを比較し、両者の差に応じた信号を発振回路２にフィードバックする。なお、基準値Ｖｒｅｆは、既定の電圧値であり、あらかじめ望ましい出力電流の電流値に対応する基準値として設定されている。

使用する周波数領域により、圧電トランス制御回路１の動作は異なる。発振信号の周波数の増加に対して、出力電流が減少する周波数帯域で圧電トランス制御回路１を動作させる場合は以下のように圧電トランス制御回路１は動作する。あらかじめ、検出値の位相成分の積分値を基準値に近づけるように設定されているものとする。出力電流が安定させたい電流値のとき、上記の積分値は基準値であるとする。出力電流が安定させたい電流値より大きい場合には、上記の積分値は基準値より大きくなる。このとき、差動回路１４は電圧の小さい差動信号を伝える。発振回路２は差動信号を受けて、周波数を大きくする。発振信号の周波数が大きくなると、上記の特性により、出力電流は減少し、安定させたい電流値に近づく。

一方、出力電流が安定させたい電流値より小さい場合には、上記の実効値は基準値より小さくなる。このとき、差動回路１４は大きい差動信号を伝える。発振回路２は差動信号を受けて、周波数を小さくする。発振信号の周波数が小さくなると、上記の特性により、出力電流が増加する。このような動作により、出力電流は安定させたい電流値に近づく。

（実施形態２）
上記の圧電トランス制御回路１では、トランスは圧電トランス４のみであるが、圧電トランスを２つ備える回路としてもよい。図２は、圧電トランス制御回路２１のブロック図である。図２に示すように、圧電トランス制御回路２１は、発振回路２２、駆動回路２３、圧電トランス２４および２５、冷陰極管２８、検出用抵抗２９、移相回路３０、同期検波回路３２、積分回路３３および差動回路３４から構成されている。

発振回路２２は、発振信号を発振する。発振信号は、一定の周波数およびデューティー比を有する矩形波であり、その周波数およびデューティー比は差動回路３４から受けた信号により制御される。

駆動回路２３は、発振回路２の発振信号を受けて交流電圧を生成し、圧電トランス２４および２５の入力部に印加する。たとえば、駆動回路２３は、電源電圧またはグランドと接続したスイッチング素子によりフルブリッジ回路、ハーフブリッジ回路またはプッシュプル回路として構成される。

圧電トランス２４および圧電トランス２５は、それぞれローゼン型の圧電トランスであり、入力部が並列接続され、出力部には冷陰極管２８が直列接続されている。図２に示す破線の矢印は、圧電体の分極の向きを示している。図２に示すように、圧電トランス２４の出力部は、出力端子向きに分極されているが、圧電トランス２５の出力部は入力端子側に向かって分極されている。したがって、冷陰極管２８の両端子には、逆位相の電圧が印加される。

このように、圧電トランス制御回路２１は、２つの圧電トランス２４および２５の入力端子を並列接続、２つの出力端子の間に接続された負荷に２つの出力端子から互いに逆位相の電圧を出力する。これにより、冷陰極管２８の輝度が傾斜する現象を抑制し、反射板や筐体への寄生容量による損失を低減するとともに冷陰極管２８に高電圧を印加することができる。特に、冷陰極管２８が長尺である回路に用いるには適している。また、出力端子に低圧側がなく直接に出力電流を検出することができない回路においても、出力電流を一定に制御することができる。圧電トランス２４および圧電トランス２５には、単層の素子を用いてもよいが、昇圧比を大きくするために積層の圧電素子を用いてもよい。

冷陰極管２８は、両端の端子が圧電トランス２４および２５のそれぞれ出力端子に接続され、それぞれに逆位相の電圧が出力されることにより点灯する。冷陰極管２８には、図１に示すようなＵ字形状の他に直線的な形状など様々な形状が存在する。検出用抵抗２９は、圧電トランス２４および２５の入力電流を電圧として検出するための抵抗であり、入力電流検出回路を構成する。入力電流検出回路は、得られた電圧を検出信号として、同期検波回路３２に伝える。

移相回路３０は、発振回路２２に接続され、発振信号の位相を調整し同期信号を生成する機能を有している。移相回路３０は、同期信号の位相をシフトさせて入力電圧の位相に合わせる。シフトさせる位相の量は、あらかじめ設定することが可能である。発振信号と入力電圧との位相差がない場合には、移相回路３０は、位相をシフトすることなく発振信号を同期信号として同期検波回路３２に伝える。

同期検波回路３２は、同期信号により検出信号を同期検波し、検出信号の位相成分を抽出する。たとえば、一方のスイッチング素子のＯＮ／ＯＦＦを制御する発振信号を同期信号として検出信号に掛け合わせることにより、同期検波を行なう。同期検波回路３２は、検出信号の位相成分を積分回路３３に伝える。積分回路３３は、同期検波後の位相成分を一定時間について積分し、一定時間当たりの積分値を算出する。得られた積分値は入力電流の実効値に比例する。差動回路３４は、得られた積分値と基準電圧Ｖｒｅｆとの差に応じた差動信号を生成する。差動回路３４は、発振回路２２に接続され、発振回路２２に差動信号を伝える。

以上のように構成された圧電トランス制御回路２１の動作は、圧電トランス制御回路１の場合とほぼ同一である。ただし、圧電トランス制御回路１とは異なり、圧電トランス制御回路２１では、並列接続された２つの圧電トランスにより冷陰極管２８は両端子に逆位相の高電圧が印加される。

（実施形態３）
上記の圧電トランス制御回路１では、圧電トランス４は１つの出力部を有しているが、２つの出力部を有する圧電トランスを備える回路としてもよい。図３は、圧電トランス制御回路４１のブロック図である。図３に示すように、圧電トランス制御回路４１は、発振回路４２、駆動回路４３、圧電トランス４４、冷陰極管４８、検出用抵抗４９、移相回路５０、同期検波回路５２、積分回路５３および差動回路５４から構成されている。

発振回路４２は、発振信号を発振する。発振信号は、一定の周波数およびデューティー比を有する矩形波であり、その周波数およびデューティー比は差動回路５４から受けた信号により制御される。

駆動回路４３は、発振回路４２の発振信号を受けて交流電圧を生成し、圧電トランス４４の入力部に印加する。たとえば、駆動回路４３は、電源電圧またはグランドと接続したスイッチング素子によりフルブリッジ回路、ハーフブリッジ回路またはプッシュプル回路として構成される。

圧電トランス４４は、中央駆動型の圧電トランスである。中央部分は入力部であり、厚み方向に分極され、入力端子が設けられている。入力部の両側は出力部であり、長手方向に分極されている。圧電トランス４４の両出力部の分極の向きは、同じ向きである。すなわち、一方の出力部の分極の向きは、中央から端部に向かう向きであり、他方の出力部の分極の向きは、端部から中央に向かう向きである。適当なモードにより圧電トランス４４を駆動させることにより冷陰極管４８の両端には、逆位相の電圧が印加される。

このように、圧電トランス制御回路４１は、中央駆動型の圧電トランス４４を備え、出力部に接続される負荷に互いに逆位相の電圧を印加する構成をとっている。これにより、反射板や筐体への寄生容量による損失を低減しつつ負荷に高電圧を印加することができる。特に、冷陰極管４８が長尺である回路に用いるのに適している。また、出力端子に低圧側がなく直接に出力電流を検出することができない回路においても、出力電流を一定に制御することができる。また、トランスとして圧電トランス４４が１つあれば回路を構成できるため、小型化や軽量化を図ることができる。

冷陰極管４８は、両端の端子が圧電トランス４４の両方の出力端子に直列接続され、それぞれに逆位相の電圧が出力されることにより点灯する。冷陰極管４８には、図１に示すようなＵ字形状の他に直線的な形状など様々な形状が存在する。検出用抵抗４９は、圧電トランス４４の入力電流を電圧として検出するための抵抗であり、入力電流検出回路を構成する。入力電流検出回路は、得られた電圧を検出信号として、同期検波回路５２に伝える。

移相回路５０は、発振回路４２に接続され、発振信号の位相を調整し同期信号を生成する機能を有している。移相回路５０は、同期信号の位相をシフトさせて入力電圧の位相に合わせる。シフトさせる位相の量は、あらかじめ設定することが可能である。発振信号と入力電圧との位相差がない場合には、移相回路５０は、位相をシフトすることなく発振信号を同期信号として同期検波回路５２に伝える。

同期検波回路５２は、同期信号により検出信号を同期検波し、検出信号の位相成分を抽出する。たとえば、一方のスイッチング素子のＯＮ／ＯＦＦを制御する発振信号を同期信号として検出信号に掛け合わせることにより、同期検波を行なう。同期検波回路５２は、検出信号の位相成分を積分回路５３に伝える。積分回路５３は、同期検波後の位相成分を一定時間について積分し、一定時間当たりの積分値を算出する。得られた積分値は入力電流の実効値に比例する。差動回路５４は、得られた積分値と基準電圧Ｖｒｅｆとの差に応じた差動信号を生成する。差動回路５４は、発振回路４２に接続され、発振回路４２に差動信号を伝える。

以上のように構成された圧電トランス制御回路４１の動作は、圧電トランス制御回路１の場合とほぼ同一である。ただし、圧電トランス制御回路１とは異なり、圧電トランス制御回路４１では、中央駆動型の圧電トランス４４により冷陰極管４８は両端子に逆位相の高電圧が印加される。

（実施形態４）
次に、圧電トランス制御回路４１の具体的構成の例として圧電トランス制御回路６１を以下に説明する。図４は、圧電トランス制御回路６１のブロック図である。図４に示すように、圧電トランス制御回路６１は、発振回路６２、駆動回路６３、チョークコイル６３ａ、圧電トランス６４、冷陰極管６８、検出用抵抗７０、差動アンプ７１、同期検波回路７２、積分回路７３および差動回路７４から構成されている。

発振回路６２は、発振信号を発振する。発振信号は、一定の周波数およびデューティー比を有する矩形波であり、その周波数およびデューティー比は差動回路７４から受けた信号により制御される。発振回路６２は、周波数制御用の端子７５およびデューティー比制御用の端子７６を有しており、差動回路７４に接続する端子により、制御方式が異なる。図４に示すように、発振回路６２では、周波数制御が選択されている。また、圧電トランス制御回路６１では、発振信号と入力電圧との位相差がないため、特に同期信号の位相を調整する機構は必要なく、発振回路６２は、直接、同期検波回路に発振信号を同期信号として伝える。

駆動回路６３は、発振回路６２の発振信号を受けて交流電圧を生成し、圧電トランス６４の入力部に印加する。駆動回路６３は、電源電圧に接続したスイッチング素子Ｐ１およびＰ２ならびにグランドと接続したスイッチング素子Ｎ１およびＮ２によりフルブリッジ回路を構成する。このように、圧電トランス制御回路６１では、駆動回路が、フルブリッジ回路であるため、圧電トランスの昇圧比を向上させ、効率を上げることができる。なお、駆動回路が、プッシュプル回路である場合も同様の効果を得ることができる。

スイッチング素子Ｐ１およびＮ２ならびにスイッチング素子Ｐ２およびＮ１はそれぞれ一組となっており、それぞれの組のスイッチング素子が交互にＯＮ／ＯＦＦすることで、交流電圧が発生する。すなわち、それぞれの組のＯＮ／ＯＦＦが交互に変わるたびに圧電トランス６４の入力電圧の向きが変わる。チョークコイル６３ａは、入力される交流電圧の高周波成分を除去し、正弦波を残すローパスフィルタを構成するために設けられている。

圧電トランス６４は、中央駆動型の圧電トランスである。中央部分は入力部であり、厚み方向に分極がなされ、入力端子が設けられている。入力部の両側は出力部であり、長手方向に分極されている。出力部の分極の向きは、同じ向きである。すなわち、一方の出力部の分極の向きは、中央から端部に向かう向きであり、他方の出力部の分極の向きは、端部から中央に向かう向きである。適当なモードにより圧電トランス６４を駆動させることにより、冷陰極管６８の両端には、逆位相の電圧が印加され、出力電圧を大きくするとともに、寄生容量による損失を減少させている。

冷陰極管６８は、両端の端子が圧電トランス６４の両方の出力端子に接続され、それぞれの端子に逆位相の電圧が出力されることにより点灯する。冷陰極管６８には、図１に示すようなＵ字形状の他に直線的な形状など様々な形状が存在する。検出用抵抗７０および差動アンプ７１は、圧電トランス６４の入力電流を検出するための入力電流検出回路である。入力電流検出回路は、得られた電圧を検出信号として、同期検波回路７２に伝える。

同期検波回路７２は、同期信号により検出信号を同期検波し、検出信号の位相成分を抽出する。たとえば、一方のスイッチング素子の組のＯＮ／ＯＦＦを制御する発振信号を同期信号として検出信号に掛け合わせることにより、同期検波を行なう。同期検波回路７２は、検出信号の位相成分を積分回路７３に伝える。積分回路７３は、同期検波後の位相成分を一定時間について積分し、一定時間当たりの積分値を算出する。得られた積分値は入力電流の実効値に比例する。差動回路７４は、得られた積分値と基準電圧Ｖｒｅｆとの差に応じた差動信号を生成する。差動回路５４は、発振回路６２に接続され、発振回路６２に差動信号を伝える。

以上のような構成の圧電トランス制御回路６１を、発振回路の発振周波数を一定にして、駆動し、入力電流の実効値および出力電流を測定した。周波数は、３８ｋＨｚから５８ｋＨｚの範囲について各周波数を一定にした上で、測定を行なった。

図５は、周波数を５５ｋＨｚにした場合の発振信号、入力電圧、入力電流、および検出信号の時間変化を示す図である。図５は、測定開始の０．９０ｍｓ後から１．００ｍｓ後までの時間についての結果を示している。（ａ）は一組のスイッチング素子によって発生する駆動電圧を示し、（ｂ）は別の一組のスイッチング素子によって発生する駆動電圧を示している。それぞれの駆動電圧は交互にHigh／Lowが切り替わるように電圧が変化していることが示されている。（ｃ）は、（ａ）（ｂ）に示す駆動電圧に従い圧電トランス６４に印加された入力電圧を示している。（ｄ）は、圧電トランス６４に（ｃ）の入力電圧が印加されたときの入力電流の電流波形を示している。この波形が検出信号となっている。（ｅ）は、（ｄ）に示す波形に（ａ）の発振信号の同期信号を掛け合わせることで、同期検波を行なった結果、抽出された位相成分７７を示す図である。抽出された位相成分７７は、０Ａの点に対し点対称な波形であるため、位相成分７７の実効値７８は、０Ａである。

図６は、周波数を５０ｋＨｚにした場合の発振信号、入力電圧、入力電流、および検出信号の時間変化を示す図である。図６は、測定開始の０．９０ｍｓ後から１．００ｍｓ後までの時間について示している。（ａ）は一組のスイッチング素子によって発生する駆動電圧を示し、（ｂ）は別の一組のスイッチング素子によって発生する駆動電圧を示している。それぞれの駆動電圧は交互にHigh／Lowが切り替わるように電圧が変化していることが示されている。（ｃ）は、（ａ）（ｂ）に示す駆動電圧に従い圧電トランス６４に印加された入力電圧を示している。（ｄ）は、圧電トランス６４に（ｃ）の入力電圧が印加されたときの入力電流の電流波形を示している。この波形が検出信号となっている。（ｅ）は、（ｄ）に示す波形に（ａ）の発振信号の同期信号を掛け合わせることで、同期検波を行なった結果、位相成分７９が抽出されていることを示す図である。抽出された位相成分７９は、０Ａより上に偏っているため、位相成分７９の実効値８０は、約０．２５Ａとなっている。

図７は、圧電トランス制御回路６１を動作させたときの周波数３８ｋＨｚから５８ｋＨｚの範囲における（ａ）入力電流（ｂ）入力電流の実効値（ｃ）出力電流を示す図である。（ａ）の入力電流は、（ｃ）の出力電流と波形が異なるが、（ｂ）の入力電流の実効値は（ｃ）の出力電流と特性が近似したものとなり、上に凸の形状でほぼ同一の周波数においてピークを有している。したがって、使用する周波数領域によらず、入力電流の実効値を一定にすることで、出力電流を一定に保持することができることが実証された。また、入力電流の実効値の曲線と出力電流の曲線とが、互いに縦軸のスケールのみ異なる相似形状であるため、出力電流を一定に保持する際にきめ細かい調整が可能であることが実証された。

（実施形態５）
上記の圧電トランス制御回路６１では、検出用抵抗７０および差動アンプ７１により入力電流全体を検出するが、いずれかのスイッチング素子に流れる電流を検出する構成としてもよい。図８は、圧電トランス制御回路８１のブロック図である。図８に示すように、圧電トランス制御回路８１は、発振回路８２、駆動回路８３、チョークコイル６３ａ、圧電トランス８４、冷陰極管８８、検出用抵抗９０、同期検波回路９２、積分回路９３および差動回路９４から構成されている。

発振回路８２は、発振信号を発振する。発振信号は、一定の周波数およびデューティー比を有する矩形波であり、その周波数およびデューティー比は差動回路９４から受けた信号により制御される。発振回路８２は、周波数制御用の端子９５およびデューティー比制御用の端子９６を有しており、差動回路９４に接続する端子に従い、制御方式が異なる。図８に示すように、発振回路８２では、デューティー比制御が選択されている。

このように、圧電トランス制御回路８１は、デューティー比を調整することにより、出力電流を制御している。したがって、たとえば液晶テレビに用いられるような多灯式の回路では、すべての冷陰極管について発振信号の周波数を一定にする必要があるが、このような場合でも出力電流を制御することができる。また、圧電トランス制御回路８１では、発振信号と入力電圧との位相差がないため、特に同期信号の位相を調整する機構は必要なく、発振回路８２は、直接、同期検波回路に発振信号を同期信号として伝える。

駆動回路８３は、発振回路８２の発振信号を受けて交流電圧を生成し、圧電トランス８４の入力部に印加する。駆動回路８３は、電源電圧に接続したスイッチング素子Ｐ３およびＰ４ならびにグランドと接続したスイッチング素子Ｎ３およびＮ４によりフルブリッジ回路を構成する。スイッチング素子Ｐ３およびＮ４ならびにスイッチング素子Ｐ４およびＮ３はそれぞれ一組となっており、それぞれの組のスイッチング素子が交互にＯＮ／ＯＦＦすることで、交流電圧が発生する。すなわち、それぞれの組のＯＮ／ＯＦＦが交互に変わるたびに圧電トランス８４の入力電圧の向きが変わる。チョークコイル８３ａは、入力される交流電圧の高周波成分を除去し、正弦波を残すローパスフィルタを構成するために設けられている。

圧電トランス８４は、中央駆動型の圧電トランスである。中央部分は入力部であり、厚み方向に分極がなされ、入力端子が設けられている。入力部の両側は出力部であり、長手方向に分極されている。出力部の分極の向きは、同じ向きである。すなわち、一方の出力部の分極の向きは、中央から端部に向かう向きであり、他方の出力部の分極の向きは、端部から中央に向かう向きである。適当なモードで圧電トランス８４を振動させることにより、冷陰極管８８の両端には、逆位相の電圧が印加され、出力電圧を大きくするとともに、寄生容量による損失を減少させている。

冷陰極管８８は、両端の端子が圧電トランス８４の両方の出力端子に接続され、それぞれの端子に逆位相の電圧が出力されることにより点灯する。冷陰極管８８には、図１に示すようなＵ字形状の他に直線的な形状など様々な形状が存在する。

検出用抵抗９０は、圧電トランス８４の入力電流を検出するための入力電流検出回路である。検出用抵抗９０は、スイッチング素子Ｎ４のグランド側に設けられており、スイッチング素子Ｎ４がＯＮのときのみ、入力電流を検出する。入力電流検出回路は、得られた電圧を検出信号として、同期検波回路９２に伝える。

すなわち、スイッチング素子Ｐ３およびＮ４の組がＯＮで、スイッチング素子Ｐ４およびＮ３の組がＯＦＦになっているときには、スイッチング素子Ｎ４に流れる電流を検出する。一方、スイッチング素子Ｐ４およびＮ３の組がＯＮで、スイッチング素子Ｐ３およびＮ４の組がＯＦＦになっているときには、入力電流検出回路は入力電流を検出しない。したがって、圧電トランス制御回路８１では、入力電流全体を検出せずにスイッチング素子Ｎ４を流れる電流を検出して出力電流を制御する方式を採用している。これにより、差動アンプ等を使用しなくても、出力電流に対応する値を検出することができる。したがって、差動アンプが不要となり、簡易な検出が可能となる。また、検出による電力の損失を減少させることができる。

同期検波回路９２は、同期信号により検出信号を同期検波し、検出信号の位相成分を抽出する。たとえば、一方のスイッチング素子の組のＯＮ／ＯＦＦを制御する発振信号を同期信号として検出信号に掛け合わせることにより、同期検波を行なう。同期検波回路９２は、検出信号の位相成分を積分回路９３に伝える。

積分回路９３は、同期検波後の位相成分を一定時間について積分し、一定時間当たりの積分値を算出する。得られた積分値は入力電流の実効値に比例する。差動回路７４は、得られた積分値と基準電圧Ｖｒｅｆとの差に応じた差動信号を生成する。差動回路９４は、発振回路８２に接続され、発振回路８２に差動信号を伝える。

圧電トランス制御回路６１および圧電トランス制御回路８１のそれぞれについて、１６Ｖ、１８Ｖ、２０Ｖ、２２Ｖ、２４Ｖの各入力電圧に対して、デューティー比を変化させて検出信号の実効値と出力電流の実効値とを測定した。圧電トランス制御回路６１については、出力電流の実効値のすべての範囲で検出信号の実効値と出力電流の実効値との対応関係が入力電圧によらず一定であることが示された。一方、圧電トランス制御回路８１では、出力電流の実効値が４ｍＡより小さい範囲で、入力電圧によって検出信号の実効値と出力電流の実効値との対応関係に差が生じることが分かった。ただし、出力電流の実効値が４ｍＡ以上の範囲では、検出信号の実効値と出力電流の実効値との対応関係は、入力電圧によらず一定であった。

このような実験結果により、圧電トランス制御回路８１であっても出力電流が大きい場合には検出信号の実効値と出力電流の実効値との対応関係は、入力電圧によらず一定であることが示された。したがって、入力電流に代えてスイッチング素子Ｎ４に流れる電流を検出しても、出力電流の大きい範囲では出力電流を一定に制御することが十分に可能であることが実証された。

なお、上記の実施形態はすべてトランスとして圧電トランスを用いた場合について説明したが、圧電トランスの代わりに巻線トランスを用いてもよい。

本発明に係る圧電トランス制御回路の第１の実施形態を示すブロック図である。 本発明に係る圧電トランス制御回路の第２の実施形態を示すブロック図である。 本発明に係る圧電トランス制御回路の第３の実施形態を示すブロック図である。 本発明に係る圧電トランス制御回路の第４の実施形態を示すブロック図である。 実施例１の結果を示す図である。 実施例１の結果を示す図である。 実施例１の結果を示す図である。 本発明に係る圧電トランス制御回路の第５の実施形態を示すブロック図である。 実施例２の結果を示す図である。 実施例２の結果を示す図である。 従来の圧電トランス制御回路を示すブロック図である。

符号の説明

１、２１、４１、６１、８１ 圧電トランス制御回路
２、２２、４２、６２、８２ 発振回路
３、２３、４３、６３、８３ 駆動回路
４、２４、２５、４４、６４、８４ 圧電トランス
８、２８、４８、６８、８８ 冷陰極管
９、２９、４９、７０、９０ 検出用抵抗
１０、３０、５０ 移相回路
１２、３２、５２、７２、９２ 同期検波回路
１３、３３、５３、７３、９３ 積分回路
１４、３４、５４、７４、９４ 差動回路
７１ 差動アンプ
７５、９５ 周波数制御用の端子
７６、９６ デューティー比制御用の端子
Ｐ１、Ｐ２、Ｎ１，Ｎ２，Ｐ３、Ｐ４、Ｎ３、Ｎ４ スイッチング素子

Claims (7)

1. 圧電トランスの駆動を制御して出力電流を安定させる圧電トランス制御回路であって、
   発振信号を発振する発振回路と、
   前記発振信号を受けて交流の入力電圧を印加する駆動回路と、
   印加される前記入力電圧を変圧して出力する圧電トランスと、
   前記圧電トランスの入力電流を検出信号として検出する入力電流検出回路と、
   前記発振回路に接続され、前記発振信号の位相をシフトさせて入力電圧の位相に合わせて同期信号を出力する移相回路と、
   前記同期信号により前記検出信号を同期検波し、前記同期信号の位相に応じた前記検出信号の成分を前記入力電流中の実効成分として抽出する同期検波回路と、
   前記抽出された検出信号の成分を時間について積分する積分回路と、
   前記積分回路が得た積分値と所定の基準値との差に応じた差動信号を生成する差動回路と、を備え、
   前記発振回路は、前記差動信号を受けて、前記積分値が前記所定の基準値に近づくように前記発振信号を制御することで、前記圧電トランスの出力電流を一定に制御することを特徴とする圧電トランス制御回路。
2. 前記圧電トランスは、２つの圧電トランスで構成され、前記２つの圧電トランスの入力部は並列に接続され、かつ前記２つの圧電トランスの２つの出力端子の間に負荷が接続され、前記２つの出力端子から互いに逆位相の電圧を出力することを特徴とする請求項１記載の圧電トランス制御回路。
3. 前記圧電トランスは、中央に前記入力電圧が印加される入力部を有し、両端に２つの出力部を有し、前記２つの出力部からは、逆位相の電圧を出力する中央駆動型の圧電トランスであることを特徴とする請求項１記載の圧電トランス制御回路。
4. 前記移相回路は、あらかじめ設定された量だけ前記発振信号の位相をシフトさせることを特徴とする請求項１から請求項３記載の圧電トランス制御回路。
5. 前記発振回路は、前記差動信号に応じて前記積分値が所定の基準値に近づくように、前記発振信号のデューティー比を調整することを特徴とする請求項１から請求項４のいずれかに記載の圧電トランス制御回路。
6. 前記駆動回路は、電源電圧またはグランドに接続されるスイッチング素子により、プッシュプル回路、またはフルブリッジ回路を構成することを特徴とする請求項１から請求項５のいずれかに記載の圧電トランス制御回路。
7. 前記駆動回路は、電源電圧またはグランドに接続されるスイッチング素子により、プッシュプル回路、ハーフブリッジ回路またはフルブリッジ回路を構成し、
   前記入力電流検出回路は、前記圧電トランスの入力電流のうち、前記スイッチング素子のいずれか一つを流れる電流を検出信号として検出することを特徴とする請求項１から請求項５のいずれかに記載の圧電トランス制御回路。
   
   

Images