JP4465471B2 - ハードウェアシステム及び情報処理方法 - Google Patents

ハードウェアシステム及び情報処理方法 Download PDF

Info

Publication number
JP4465471B2
JP4465471B2 JP2005208855A JP2005208855A JP4465471B2 JP 4465471 B2 JP4465471 B2 JP 4465471B2 JP 2005208855 A JP2005208855 A JP 2005208855A JP 2005208855 A JP2005208855 A JP 2005208855A JP 4465471 B2 JP4465471 B2 JP 4465471B2
Authority
JP
Japan
Prior art keywords
information processing
processing unit
command
function
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005208855A
Other languages
English (en)
Other versions
JP2007026208A (ja
Inventor
清 小栗
太一 永本
Original Assignee
国立大学法人 長崎大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人 長崎大学 filed Critical 国立大学法人 長崎大学
Priority to JP2005208855A priority Critical patent/JP4465471B2/ja
Publication of JP2007026208A publication Critical patent/JP2007026208A/ja
Application granted granted Critical
Publication of JP4465471B2 publication Critical patent/JP4465471B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Description

本発明は、例えば、ハードウェアシステム及び情報処理方法に関し、特に、再構成可能布線論理素子を組み合わせて動的な論理回路を任意に構成することが可能なハードウェアシステム及びその情報処理方法に関する。
従来より、再構成可能布線論理素子(FPGA:Field Programmable Gate Array)が知られている。この再構成可能布線論理素子は、例えば、1単位の布線論理素子として、記憶と演算を行える構成としたものを多数用意してプロセッサを構成させ、外部から演算要求がある場合に、ランドオフィサーと称される制御手段が、いくつの布線論理素子で必要な演算を実行するのかを判断し、その判断に基づいて、多数用意された布線論理素子の中で演算や記憶に使用する布線論理素子を設定するようにしていた。
特許文献1には、従来の再構成可能布線論理素子を使用したシステム例についての開示がある。
特開平11−167556号公報
しかしながら、再構成可能布線論理素子を使用した処理を、ランドオフィサーの制御の下で行う構成とすると、用意された各布線論理素子とランドオフィサーとの間を、通信できる状態に接続して、ランドオフィサーからの指令を伝える必要があり、システム構成や管理が非常に複雑化する問題がある。特に、布線論理素子の数が多くなればなる程、問題になる。
また、ランドオフィサーのような制御手段を設けて、その制御で設定を行う構成では、結局は制御手段が集中的に演算を管理するシステムとなってしまい、多数用意された布線論理素子の使用状態の柔軟性に欠ける問題がある。ランドオフィサーを必要とする場合には、結局はランドオフィサーを作動させるプログラムの出来・不出来により、多数の布線論理素子を使用した処理が効率的に行われるか、非効率的に行われるかが決まる要素があり、多数用意された布線論理素子が、自ら効率的にシステムを組むことは不可能であった。
本発明の目的は、再構成可能布線論理素子を使用して、自らの素子が動的にシステム構成出来るようにすることを目的とする。
本発明は、それぞれが同一構成の複数の情報処理部を備え、それぞれの情報処理部は、外部から指示された機能を実行する回路を組むことが可能なハードウェアシステムを有する場合において、複数の情報処理部の中から選定された第1の情報処理部は、当該第1の情報処理部に隣接して存在する第1の情報処理部とは別の機能を実行中の他の情報処理部に対して、その情報処理部に設定された機能を押し出す圧力を加えるコマンドを送信し、そのコマンドに応じた情報処理部が、別の機能をさらに別の情報処理部に移した上で、第1の情報処理部から指示された機能の回路が構成される第2の情報処理部になるようにしたものである。
本発明によると、第1の情報処理部からの指示で、その情報処理部から指示された機能の回路が第2の情報処理部に組まれ、各情報処理部が自立的に情報処理領域を確保しながら、情報処理能力の向上などのために情報処理機能の増強を図ることができるようになる。従って、外部から各情報処理部での処理状態を管理する必要がなくなり、外部からの制御を必要とせずに、最適な処理状態が設定されるという効果を有する。
この場合、第2の情報処理部に所定の機能の実行を指示した第1の情報処理部は、所定の機能を実行する回路構成を消去し、第1の情報処理部への情報の入力及び出力を、第2の情報処理部への入力及び出力に切換えることで、第1の情報処理部に組まれていた回路が、第2の情報処理部に移ることになり、複数用意された情報処理部の間で、回路構成を自由に移動させることが可能になり、そのときの情報処理要求に答えた処理を行うのに最も適した配置で、それぞれの情報処理を実行できるようになる。
また、第1の情報処理部は、当該第1の情報処理部に隣接して存在する他の情報処理部に対して、その情報処理部に設定された機能を押し出す圧力を加えるコマンドを送信し、そのコマンドに応じた情報処理部が、第2の情報処理部になることで、圧力を設定するコマンドを使用して、端単に適切な回路構成状態を設定できるようになる。
また、その圧力を加えるコマンドを受信した情報処理部に、既に設定された機能がある場合には、その機能を、さらに別の情報処理部に移した上で、第2の情報処理部になることで、圧力を加えるコマンドにより、他の情報処理部を押し出す状態となり、情報処理部の構築状態を良好に再構築させることができる。
さらに、この圧力を加えるコマンドを用意した場合において、圧力を加えるコマンドを受信した情報処理部が、そのコマンドに応じる優先順位を、各情報処理部のステータスに基づいて予め設定し、その設定された優先順位が最も高いステータスの情報処理部が、第2の情報処理部になるようにしたことで、各情報処理部での現在の状態で、最も押し出されることが適切な情報処理部から移動するようになり、圧力を加えるコマンドが張力のように機能して、最も張力が弱い個所から押し出されて再構築されるようになる。
以下、本発明の一実施の形態を、添付図面を参照して説明する。
図1は、再構成可能布線論理素子を使用して構成される、本例の演算処理装置の全体構成例を示した図である。図1に示すように、データ発生源1と処理結果受信部2とが、入出力処理部3に接続してあり、入出力処理部3に、複数のセルをマトリクス状に縦横に配置した情報処理装置を接続してある。
各セル101〜106,111〜116,121〜126,131〜136,141〜146は、共通の構成であり、それぞれが組込機能処理部10と可変部20とを備える。それぞれの組込機能処理部10は、組込機能用通信路で縦横に他のセルの組込機能処理部10と相互に通信可能に接続させてある。末端の列及び末端の行のセルは、入出力処理部3とも接続させてあり、入出力処理部3からコマンドなどの情報をセルに送ることができる。
各可変部20についても、一般情報用通信路を介して、他のセルの可変部20と相互に通信可能に接続させてある。末端の列及び末端の行のセルは、一般情報用通信路を入出力処理部3とも接続させてあり、実際の情報などを入出力処理部3からセルに送り、セルでの処理結果を入出力処理部3に出力させることができる。
このような構成とした上で、データ発生源1から入出力処理部3に供給された情報の処理を行う際には、入出力処理部3からの指令で、いずれかのセルの可変部20が、その情報処理用の所定の機能の回路として組まれ、その機能の回路が組まれたセルに、データ発生源1から入出力処理部3に供給された情報が送られる。セルの可変部20を、所定の機能の回路として組ませるための情報は、入出力処理部3から、組込機能用通信路を介してセルの組込機能処理部10に送られる。組込機能処理部10では、その送られた情報に基づいて、可変部20を所定の機能用の回路となるように構成させ、一般情報用通信路を介して可変部20に入力した情報を、その構成された回路で処理させる。処理が1つのセルで完結する場合には、処理された結果を、入出力処理部3に送り、入出力処理部3から処理結果受信部2に供給する。1つのセルで処理された結果を、他のセルに供給して、さらに処理させることも可能である。また、後述するように、1つのセルで処理能力が不足する場合には、そのセル自身の要求で、隣接した他のセルに別の回路を組ませて、その別の回路で一部の処理を実行させて、その実行された結果を自らのセルに戻すことも可能である。
このように構成される、複数のセルをマトリクス状に縦横に配置した情報処理装置は、プラスティックセルアーキテクチャ(PCA:Plastic Cell Architecture)と称される。ここでのプラスティックとは可塑性を有することを意味し、後述するようにハードウェアをプログラムできることを示している。なお、本例においては、入出力処理部3と各セルとの間の情報伝送や、各セル間の情報伝送については、非同期回路として情報の伝送を行うようにしてあり、各セルで共通のシステムクロックは存在しないシステムとしてある。非同期回路としての伝送としては、例えば、各セルで、そのセルに接続された通信路の信号状態を検出して、その通信路の信号状態に変化があるとき、信号の入力を受け付ける処理などがある。
次に、図2を参照して、それぞれのセルの構成について説明する。図2に示すように各セルは、組込機能処理部10と可変部20とを備える。組込機能処理部10は、周囲のセルなどと通信を行うための組込機能処理部用通信路41,42,43,44,45,46,47,48が、上下左右の方向に双方向通信可能に設置してある。各組込機能処理部用通信路41〜48は、組込機能処理部10に設けたスイッチ11に接続してあり、スイッチ11で別の方向の通信路への接続、組込機能処理部10に接続された可変部20側への接続、組込機能処理部10内の制御部16への接続などの切換えが行われる。スイッチ11での切換えは、制御部16により制御される。この切換えの制御としては、例えばそのときの自セルの動作状態や、受信したコマンドに基づいて行われる。
各方向の通信路とスイッチ11との間には、ポート制御部12〜15が配置してあり、通信路を介した入力や出力が制御部16により制御される。具体的には、上方向の組込機能処理部用通信路41,42は、ポート制御部12を介してスイッチ11に接続してあり、右方向の組込機能処理部用通信路43,44は、ポート制御部13を介してスイッチ11に接続してあり、下方向の組込機能処理部用通信路45,46は、ポート制御部14を介してスイッチ11に接続してあり、左方向の組込機能処理部用通信路47,48は、ポート制御部15を介してスイッチ11に接続してある。さらに、内部通信路49,50を介して、組込機能処理部10側のスイッチ11と可変部20とが接続してある。
可変部20は、記憶/機能部21を備える。記憶/機能部21は、可変部20からの指示で、任意の機能の実行(又は記憶)を行う回路として組込まれる機能部で、ハードウェアをプログラムできる回路部に相当する。可変部20は、上下左右に一般情報用通信路51〜54が用意されて、外部や他のセルとの間で情報の入力や出力を行う構成としてある。
一般情報用通信路51〜54は、スイッチ22〜25を介して可変部20に接続してあり、可変部20内の記憶/機能部21で処理する情報の入力や、記憶/機能部21で処理された情報の各方向の一般情報用通信路51〜54への出力などが、これらのスイッチ22〜25で制御される。他のセルとの間で、処理する情報(処理した情報)のやり取りを行う場合にも、この一般情報用通信路51〜54が使用される。
次に、このように構成される情報処理装置を使用して行われる処理例について説明する。本例においては、複数用意されたセル101,102…の内の任意のセルに、所定の機能の回路を組ませて、その組まれた回路を使用して、外部から入力した情報を処理し、その処理結果を出力させる点については、既に述べた通りであるが、所定の機能の回路を組ませるセルを、それぞれのセル自身の判断で、随時適正に変更できるようにしたものである。所定の機能の回路を組ませるセルを変更する要因としては、例えば、特定のセルに組まれた機能を実行させて、なんらかの情報処理を行った場合に、その情報処理能力を増強したい場合などがある。
例えば図3(a)に示すように、複数用意されたセルの内の隣接する4つのセル101,102,111,112を使用して、ある機能を実行する回路が組まれていたとする。この4つのセル101,102,111,112で組まれた回路としては、それぞれのセルの可変部に同じ回路を組ませて所期の処理能力を得るようにする場合や、それぞれのセルの可変部に別の回路を組ませて、その4つのセルを合わせて所期の機能が得られる構成とする場合のいずれでもよい。
この図3(a)に示す状態で、情報処理状態の能力が不足して、情報処理を行うセルを増強したい要求があるとする。本例の場合、この増強の要求そのものは、セル自身が、セルへの情報の入力状態などから判断して行う。例えば、2つのセルを追加して情報処理を行いたい要求があるとすると、図3(b)に示すように、隣接した2つのセル103,113を追加使用した構成とする。セル103,113の可変部に作成される回路としては、4つのセル101,102,111,112側に作成されている所定の回路と同じ回路が作成されて増設される場合と、それらの回路とは別の回路が作成される場合のいずれでもよい。ここで、隣接した2つのセル103,113が、別の情報処理に使用されていない、いわゆる空きセルである場合には、特に問題はないが、当初使用されていたセル101,102,111,112に隣接したセルに空きがない場合には、隣接セルに組まれた機能を押し出す処理を行って、空きセルを作り出し、用意された空きセルに、所定の機能の回路を組ませる。
本例の場合、この空きセルを探し出し、必要により空きセルを作り出す処理を行うために、各セルの状態を示すステータスを複数段階用意して、それぞれのセルの状態に応じて、いずれかのステータスを設定するようにしてある。そして、隣接セルに対して圧力をかけるコマンドを送信して、そのコマンドを受信した側では、そのときのステータスに応じて、コマンドに応じるかどうかの判断を行うようにしてある。コマンドを発信した側では、そのコマンドに対する返答状態を見て、いずれの隣接位置のセルを空きセルとして、その空きセルに回路を組ませるか決定する。
図4は、本例での各セルの状態の判断と、各セルの状態を設定するコマンドの一覧の例を示した図である。この例では、7種類のコマンドを用意してあり、それぞれのコマンドごとに送信されるコードを決めてある。コードは一例を示したものである。各コマンドの代表的な意味について説明すると、以下の通りである。
[aki]コマンドは、セルが空いていることを知らせるコマンドである。
[doke]コマンド及び[doke1]コマンドは、セルの使用を予約するコマンドである。
[doke]コマンドと[doke1]コマンドは、コマンドの送出方法(コマンドを送出する方向の順序の設定など)に違いがある。
[kiero]コマンドは、処理が完了したことを示すコマンドである。
[sakusei]コマンドは、セルに回路作成を指示するコマンドである。
[huero]コマンドは、回路作成が指示された状態で自セルが出すコマンドである。
[naore]コマンドは、予約をキャンセルするコマンドである。
[tukuru]コマンドは、セルに回路を作るコマンドである。
そして、各セルは、それぞれのセルの状態を示すステータス値として、状態[0]から状態[4]までの5段階を設定してある。5段階の状態について説明すると、状態[0]は、そのセルが使用されていない空き状態である。状態[1]は、回路が作成された状態である。状態[2]は、作成された回路を他のセルに移動させる状態である。状態[3]は、他のセルを圧力をかけて、回路を増やす状態である。状態[4]は、回路の作成が予約された状態である。
図5は、これらの5つの状態の遷移図を示したもので、それぞれの状態で図示したコマンドの受信で、他の状態に移行する。各状態とコマンドの受信による状態遷移について説明すると、例えば空き状態である状態[0]で、[doke]コマンド及び[doke1]コマンドを受信すると、現在の状態が空き状態であることを示す[aki]コマンドが返送されて、予約された状態を示す状態[4]に移行する(ステップS51)。この[aki]コマンドが返送された状態では、[doke]コマンド又は[doke1]コマンドの送信元からのコマンドだけを受け付けるロック状態となる。以下に示すロック状態についても同様である。ロック状態でない場合には、いずれの方向からのコマンドについても受け付ける状態である。
また、予約された状態を示す状態[4]で、[kiero]コマンドを受信すると、[naore]コマンドを返送し、予約された状態をキャンセルし、ロックされた状態を解除する(ステップS52)。さらに、状態[4]で[sakusei]コマンドを受信すると、そのコマンドに続いて伝送されるデータに基づいて可変部に所定の機能の回路を作成させる処理が行われて、その回路が作成された状態で[kiero]コマンドを返送し、状態[1]に移行し、ロックを解除する(ステップS53)。
また、空き状態である状態[0]で、[tukuru]コマンドを受信すると、そのセルの可変部に所定の機能の回路を作成させ、回路が作成された状態を示す状態[1]に移行し、ロックを解除する(ステップS54)。状態[1]となっている状態で、[doke]コマンド及び[doke1]コマンドを受信した場合には(ステップS55)、作成済みであることを示すために、[sakusei]コマンドを返送し、状態[1]を維持する(ステップS56)。
状態[1]で[naore]コマンドを受信した場合には、そのままの状態を維持する(ステップS57)。また、状態[1]で[aki]コマンドを受信すると、[sakusei]コマンドを返送して、他のセルに回路を移動させることを示す状態である状態[2]に移行し、ロック状態とする(ステップS58)。
状態[2]で[aki]コマンド及び[sakusei]コマンドを受信すると、[naore]コマンドを返送し、ロック状態を解除する(ステップS59)。また、状態[2]で[kiero]コマンドを受信すると、状態[0]に移行して、ロックが解除される(ステップS60)。
状態[1]で[tukuru]コマンドを受信すると、状態[3]に移行して、ロックを解除する。状態[3]は、他のセルに圧力をかけて回路を増やす状態である(ステップS61)。状態[3]で[aki]コマンドを受信すると(ステップS62)、[sakusei]コマンドを返送し、ロック状態とする(ステップS63)。
状態[3]で[kiero]コマンドを受信すると、状態[1]に移行し、ロック状態を解除する(ステップS64)。
このようにしてコマンドの伝送で、そのコマンドを受信した側のセルの状態を変化させて、回路の作成の予約、及びその予約に基づいた回路の作成と、作成された回路の他のセルへの移動とが行われ、各セルの可変部に作成される回路の配置が、適正に行われる。例えば、図3(a)のセル使用状態から図3(b)のセル使用状態となって、セル103,113を増やす際には、そのセル103,113に既に別の回路が作成されていた場合、それらのセル103,113は、回路が作成されているので、状態[1]であるが、[tukuru]コマンドの受信で状態[3]となる。そして、それらのセル103,113に作成された回路が、さらに別のセルに作成され直されて、そのセル103,113に、隣接したセル102又は112側から指示された回路が作成され直され、作成が完了した時点で状態[1]に移行する。
このようにして回路の作成が行われるが、本例の場合には、コマンドの送信処理が、セルに対して圧力をかける処理として扱われる。即ち、コマンドの送信で、隣接したセルに作成された回路を押し出すように処理され、その圧力に相当するコマンドの送信と、その応答を適切に使用することで、各セルに構成される回路の再構築が適正に行える。この場合、図5の状態遷移図で説明したように、コマンドがどこからでも受信できる状態であるロックが解除された状態と、特定の方向だけからのコマンドだけを受け付けるロックがかけられた状態とが設定できるようにしたことで、圧力に相当するコマンドで、移動できる状態の場合にだけ、他の位置に移動するようになると共に、それぞれのセルが状態(ステータス)やロック状態の有無で、その場所のセルに居続けようとする張力として働くことになる。空きセルである場合には、最も張力が弱い状態であり、回路作成などのためにロックがかかった状態では、高い張力が加わった状態である。
従って、回路を作成する側では、コマンドで圧力を加えることになり、そのコマンドを受信する側では、そのときの状態(ステータス)やロック状態の有無で張力が加わった状態となり、コマンドの発信元では、隣接した周辺セルの中で、最も張力が弱いセルに対して、増設されるセルを作成させる処理が行われ、圧力と張力を利用した適切なセルの再構築が行える。
なお、各セルの可変部に構成された回路を、他のセルの可変部に移す際には、それぞれのセルの可変部の入力と出力の接続を、繋ぎ変える処理が行われ、移動したセルを使用して、移動前と同様の処理が行われるようにしてある。即ち、各セルの可変部20の入出力状態としては、図6に示す3つの状態が存在する。即ち、各セルの可変部20の入出力ポートとしては、図6に示すように、ポート0、ポート1、ポート2、ポート3の4つが存在する。そして、これらのポート0〜3を使った処理として、図6(a)に示すように、ポート0を入力とし、ポート1を出力とした処理と、図6(b)に示すように、ポート0を入力とし、ポート1及びポート3の2つを出力とした1入力2出力の処理と、図6(c)に示すように、ポート0及びポート2を入力としポート1を出力とした2入力1出力の処理との3つが存在する。
ここで、例えば図7(a)に示すように、3つのセルの可変部20a,20b,20cで順に入出力を行う接続構成が組まれていたとする。ここで、例えば図7(b)に示すように、可変部20bとして組まれた回路が、隣接した別のセルの可変部20dに組みなおされたとする。このとき、接続としては、可変部20aから可変部20dを経由して可変部20cに到達する経路で接続するとともに、可変部20bから可変部20dに指示を送ることができるようにして、可変部20a→可変部20b→可変部20cの順序で処理を行う状態から、可変部20a→可変部20d→可変部20cの順序で処理を行う状態に切換えさせる。
このようにして、セルの再構築があっても、情報処理を行う情報の入力と出力の経路についても、連動して変化させることができ、設定された信号処理状態を継続して行うことができる。
以上説明したように、本発明によると、複数のセル(情報処理部)を備えた処理構成とした場合に、それぞれのセルでの自立的な判断で、セル配置が再構築され、そのときに要求される処理能力に対応した柔軟な回路構成となる。この場合、セルの追加要求がある場合に追加されるセルは、元のセルに隣接して配置されるので、最短の経路で情報処理用の伝送経路が設定されることになり、情報処理装置としての低消費電力化や処理速度の高速化にも貢献する。
なお、上述した実施の形態で説明したコマンド及びそのコマンドに対する応答や、セルの状態(ステータス)の設定例は一例を示したものであり、その他の処理で同様にセルの再構築処理を行うようにしてもよい。
本発明の一実施の形態によるシステム構成例を示したブロック図である。 本発明の一実施の形態による1単位のセル構成例を示したブロック図である。 本発明の一実施の形態による可変部の機能設定例を示した説明図である。 本発明の一実施の形態によるコマンド例を示した説明図である。 本発明の一実施の形態による状態遷移例を示した説明図である。 本発明の一実施の形態による入出力例を示した説明図である。 本発明の一実施の形態による入出力変更例を示した説明図である。
符号の説明
1…データ発生源、2…処理結果受信部、3…入出力処理部、10…組込機能処理部、11…スイッチ、12〜15…ボート制御部、16…制御部、20…可変部、21…記憶/機能部、22〜25…スイッチ、41〜48…組込機能処理部用通信路、49,50…内部通信路、51〜54…一般情報用通信路、101〜106,111〜116,121〜126,131〜136,141〜146…セル

Claims (4)

  1. それぞれが同一構成の複数の情報処理部を備え、それぞれの情報処理部は、外部から指示された機能を実行する回路を組むことが可能なハードウェアシステムにおいて、
    前記複数の情報処理部の中から選定され、所定の機能を実行する回路が構成された第1の情報処理部と、
    前記第1の情報処理部から、前記第1の情報処理部で実行中の所定の機能又は別の機能の実行が指示されることで、その指示された機能の回路が構成される第2の情報処理部とを備え、
    前記第1の情報処理部は、当該第1の情報処理部に隣接して存在する第1の情報処理部とは別の機能を実行中の他の情報処理部に対して、その情報処理部に設定された機能を押し出す圧力を加えるコマンドを送信し、
    そのコマンドに応じた情報処理部が、前記別の機能をさらに別の情報処理部に移した上で、前記第2の情報処理部になることを特徴とするハードウェアシステム。
  2. 請求項記載のハードウェアシステムにおいて、
    前記圧力を加えるコマンドを受信した情報処理部が、そのコマンドに応じる優先順位を、各情報処理部のステータスに基づいて予め設定し、その設定された優先順位が最も高いステータスの情報処理部が、前記第2の情報処理部になることを特徴とするハードウェアシステム。
  3. それぞれが同一構成の複数の情報処理部を備えて、それぞれの情報処理部で、外部から指示された機能を実行する回路を組むことが可能なハードウェアシステムでの情報処理方法において、
    前記複数の情報処理部の中から、所定の機能を実行する回路を構成させる第1の情報処理部を選定する処理と、
    前記選定された第1の情報処理部から、前記第1の情報処理部で実行中の所定の機能又は別の機能の実行を指示することで、その指示された機能の回路を構成させる第2の情報処理部を選定する処理とを行うと共に、
    前記第2の情報処理部を選定する処理を行う際に、前記第1の情報処理部から、当該第1の情報処理部に隣接して存在する第1の情報処理部とは別の機能を実行中の他の情報処理部に対して、その情報処理部に設定された機能を押し出す圧力を加えるコマンドを送信し、
    そのコマンドに応じた情報処理部が、前記別の機能をさらに別の情報処理部に移した上で、前記第2の情報処理部となる処理を行うことを特徴とする情報処理方法。
  4. 請求項3記載の情報処理方法において、
    前記圧力を加えるコマンドを受信した情報処理部が、そのコマンドに応じる優先順位を、各情報処理部のステータスに基づいて予め設定しておき、その設定された優先順位が最も高いステータスの情報処理部が、前記第2の情報処理部になることを特徴とする情報処理方法。
JP2005208855A 2005-07-19 2005-07-19 ハードウェアシステム及び情報処理方法 Active JP4465471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005208855A JP4465471B2 (ja) 2005-07-19 2005-07-19 ハードウェアシステム及び情報処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005208855A JP4465471B2 (ja) 2005-07-19 2005-07-19 ハードウェアシステム及び情報処理方法

Publications (2)

Publication Number Publication Date
JP2007026208A JP2007026208A (ja) 2007-02-01
JP4465471B2 true JP4465471B2 (ja) 2010-05-19

Family

ID=37786855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005208855A Active JP4465471B2 (ja) 2005-07-19 2005-07-19 ハードウェアシステム及び情報処理方法

Country Status (1)

Country Link
JP (1) JP4465471B2 (ja)

Also Published As

Publication number Publication date
JP2007026208A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
US7154299B2 (en) Architecture for programmable logic device
US20040128474A1 (en) Method and device
EP1162747A2 (en) Line segmentation in programmable logic devices having redundancy circuitry
WO1987001485A1 (en) A data processing device
JPH03171922A (ja) プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置
JP2012515989A5 (ja)
CA2061599A1 (en) Storage-programmable control system
JP2011504144A (ja) 組込型ロボット制御システム
JP2009539285A (ja) アドレッシングするデバイスおよび方法並びにコンバータ
JP2014500644A (ja) 動作中に再構成可能な制御システム及びその方法
JP2008532147A (ja) 構成可能なハードウェアモジュールを備えた制御装置
US6339341B1 (en) Programmable logic LSI
JP4465471B2 (ja) ハードウェアシステム及び情報処理方法
US20080195839A1 (en) Reconfigurable, Modular and Hierarchical Parallel Processor System
JP2009252128A (ja) メモリ制御装置及びその制御方法
JP3445668B2 (ja) 通信システム
CN113746553B (zh) 一种基于多区域的智能组网系统
JP6029010B2 (ja) 半導体チップ、半導体チップ接続システム
KR20170072335A (ko) 입출력 기기
JP2007026209A (ja) ハードウェアシステム及び情報処理方法
JP5458364B1 (ja) モータ制御装置、モータ制御方法、及び遊技機
JP2008276746A (ja) 組み込み型特定アプリケーション向け機能ブロックを構成する方法
JP5365638B2 (ja) 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法
JP5311382B2 (ja) 再構成可能集積回路
JP2010049508A (ja) 複数バスの選択方式およびこの方式を備えたプログラマブルコントローラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150