JP4465471B2 - ハードウェアシステム及び情報処理方法 - Google Patents
ハードウェアシステム及び情報処理方法 Download PDFInfo
- Publication number
- JP4465471B2 JP4465471B2 JP2005208855A JP2005208855A JP4465471B2 JP 4465471 B2 JP4465471 B2 JP 4465471B2 JP 2005208855 A JP2005208855 A JP 2005208855A JP 2005208855 A JP2005208855 A JP 2005208855A JP 4465471 B2 JP4465471 B2 JP 4465471B2
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- processing unit
- command
- function
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
[aki]コマンドは、セルが空いていることを知らせるコマンドである。
[doke]コマンド及び[doke1]コマンドは、セルの使用を予約するコマンドである。
[doke]コマンドと[doke1]コマンドは、コマンドの送出方法(コマンドを送出する方向の順序の設定など)に違いがある。
[kiero]コマンドは、処理が完了したことを示すコマンドである。
[sakusei]コマンドは、セルに回路作成を指示するコマンドである。
[huero]コマンドは、回路作成が指示された状態で自セルが出すコマンドである。
[naore]コマンドは、予約をキャンセルするコマンドである。
[tukuru]コマンドは、セルに回路を作るコマンドである。
Claims (4)
- それぞれが同一構成の複数の情報処理部を備え、それぞれの情報処理部は、外部から指示された機能を実行する回路を組むことが可能なハードウェアシステムにおいて、
前記複数の情報処理部の中から選定され、所定の機能を実行する回路が構成された第1の情報処理部と、
前記第1の情報処理部から、前記第1の情報処理部で実行中の所定の機能又は別の機能の実行が指示されることで、その指示された機能の回路が構成される第2の情報処理部とを備え、
前記第1の情報処理部は、当該第1の情報処理部に隣接して存在する第1の情報処理部とは別の機能を実行中の他の情報処理部に対して、その情報処理部に設定された機能を押し出す圧力を加えるコマンドを送信し、
そのコマンドに応じた情報処理部が、前記別の機能をさらに別の情報処理部に移した上で、前記第2の情報処理部になることを特徴とするハードウェアシステム。 - 請求項1記載のハードウェアシステムにおいて、
前記圧力を加えるコマンドを受信した情報処理部が、そのコマンドに応じる優先順位を、各情報処理部のステータスに基づいて予め設定し、その設定された優先順位が最も高いステータスの情報処理部が、前記第2の情報処理部になることを特徴とするハードウェアシステム。 - それぞれが同一構成の複数の情報処理部を備えて、それぞれの情報処理部で、外部から指示された機能を実行する回路を組むことが可能なハードウェアシステムでの情報処理方法において、
前記複数の情報処理部の中から、所定の機能を実行する回路を構成させる第1の情報処理部を選定する処理と、
前記選定された第1の情報処理部から、前記第1の情報処理部で実行中の所定の機能又は別の機能の実行を指示することで、その指示された機能の回路を構成させる第2の情報処理部を選定する処理とを行うと共に、
前記第2の情報処理部を選定する処理を行う際に、前記第1の情報処理部から、当該第1の情報処理部に隣接して存在する第1の情報処理部とは別の機能を実行中の他の情報処理部に対して、その情報処理部に設定された機能を押し出す圧力を加えるコマンドを送信し、
そのコマンドに応じた情報処理部が、前記別の機能をさらに別の情報処理部に移した上で、前記第2の情報処理部となる処理を行うことを特徴とする情報処理方法。 - 請求項3記載の情報処理方法において、
前記圧力を加えるコマンドを受信した情報処理部が、そのコマンドに応じる優先順位を、各情報処理部のステータスに基づいて予め設定しておき、その設定された優先順位が最も高いステータスの情報処理部が、前記第2の情報処理部になることを特徴とする情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208855A JP4465471B2 (ja) | 2005-07-19 | 2005-07-19 | ハードウェアシステム及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208855A JP4465471B2 (ja) | 2005-07-19 | 2005-07-19 | ハードウェアシステム及び情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007026208A JP2007026208A (ja) | 2007-02-01 |
JP4465471B2 true JP4465471B2 (ja) | 2010-05-19 |
Family
ID=37786855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005208855A Active JP4465471B2 (ja) | 2005-07-19 | 2005-07-19 | ハードウェアシステム及び情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4465471B2 (ja) |
-
2005
- 2005-07-19 JP JP2005208855A patent/JP4465471B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007026208A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7154299B2 (en) | Architecture for programmable logic device | |
US20040128474A1 (en) | Method and device | |
EP1162747A2 (en) | Line segmentation in programmable logic devices having redundancy circuitry | |
WO1987001485A1 (en) | A data processing device | |
JPH03171922A (ja) | プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置 | |
JP2012515989A5 (ja) | ||
CA2061599A1 (en) | Storage-programmable control system | |
JP2011504144A (ja) | 組込型ロボット制御システム | |
JP2009539285A (ja) | アドレッシングするデバイスおよび方法並びにコンバータ | |
JP2014500644A (ja) | 動作中に再構成可能な制御システム及びその方法 | |
JP2008532147A (ja) | 構成可能なハードウェアモジュールを備えた制御装置 | |
US6339341B1 (en) | Programmable logic LSI | |
JP4465471B2 (ja) | ハードウェアシステム及び情報処理方法 | |
US20080195839A1 (en) | Reconfigurable, Modular and Hierarchical Parallel Processor System | |
JP2009252128A (ja) | メモリ制御装置及びその制御方法 | |
JP3445668B2 (ja) | 通信システム | |
CN113746553B (zh) | 一种基于多区域的智能组网系统 | |
JP6029010B2 (ja) | 半導体チップ、半導体チップ接続システム | |
KR20170072335A (ko) | 입출력 기기 | |
JP2007026209A (ja) | ハードウェアシステム及び情報処理方法 | |
JP5458364B1 (ja) | モータ制御装置、モータ制御方法、及び遊技機 | |
JP2008276746A (ja) | 組み込み型特定アプリケーション向け機能ブロックを構成する方法 | |
JP5365638B2 (ja) | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 | |
JP5311382B2 (ja) | 再構成可能集積回路 | |
JP2010049508A (ja) | 複数バスの選択方式およびこの方式を備えたプログラマブルコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |