JP6029010B2 - 半導体チップ、半導体チップ接続システム - Google Patents
半導体チップ、半導体チップ接続システム Download PDFInfo
- Publication number
- JP6029010B2 JP6029010B2 JP2013060616A JP2013060616A JP6029010B2 JP 6029010 B2 JP6029010 B2 JP 6029010B2 JP 2013060616 A JP2013060616 A JP 2013060616A JP 2013060616 A JP2013060616 A JP 2013060616A JP 6029010 B2 JP6029010 B2 JP 6029010B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- calculation
- external connection
- network
- routers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Multi Processors (AREA)
- Microcomputers (AREA)
Description
図12は、ネットワークオンチップ1の構成例を示す図である。ネットワークオンチップ1は、複数のコア2a,2b,2c,・・・,2pを備える。図12の例では、横方向と縦方向にそれぞれ4個ずつの4×4の16個の計算コア2a〜2pを配置する。それぞれの計算コア2a〜2pは、中央制御ユニットやメモリなどの演算処理部を備えたマイクロコンピュータとして構成される。
この図12に示すようなネットワークオンチップ1を用意することで、ネットワークオンチップ1内の計算コア2a〜2pで分散してデータ処理が行われ、各計算コアに適切な演算処理を割り当てることで、演算処理能力の高性能化を図ることができる。それぞれの計算コアに割り当てる機能は、それぞれの計算コア内のメモリに実装するプログラムにより決まるため、プログラムの書き換えで、様々な用途に対応できる。
図12の例は計算コアが16個の例であるが、例えば25個の計算コアを備えた例や36個の計算コアを備えた例など、より多数の計算コアを配置したチップも存在する。
特許文献1には、図2に一般的なネットワークオンチップの構成の例についての記載がある。
計算コアは4個用意され、それぞれが、演算処理を実行する制御部と、プログラムまたはデータを記憶するメモリとを有する。
ルータは、4個の計算コアと同じ数である4個用意され、それぞれの計算コアにルータを接続する。
4個のルータは、半導体チップ内のネットワークで接続される。また、4個のルータの一部に、外部接続用ラインが接続される。例えば、4個のルータの内の2個のルータには2本の外部接続用ラインが接続され、1個のルータには1本の外部接続用ラインが接続され、1個のルータには外部接続用ラインが接続されていない構成とする。あるいは、4個のルータの内の3個のルータには2本の外部接続用ラインが接続され、残りの1個のルータには外部接続用ラインが接続されていない構成とする。
この外部接続用ラインを他の半導体チップの外部接続用ラインと接続することで、計算コアが接続されたネットワークを拡張できるようにした。
それぞれの半導体チップの計算コアは4個用意され、それぞれが、演算処理を実行する制御部と、プログラムまたはデータを記憶するメモリとを有する。
ルータは、4個の計算コアと同じ数である4個用意し、それぞれの計算コアにルータを接続する。
4個のルータは、半導体チップ内のネットワークで接続する。また、4個のルータの一部に、外部接続用ラインが接続される。例えば、4個のルータの内の2個のルータには2本の外部接続用ラインが接続され、1個のルータには1本の外部接続用ラインが接続され、1個のルータには外部接続用ラインが接続されていない構成とする。あるいは、4個のルータの内の3個のルータには2本の外部接続用ラインが接続され、残りの1個のルータには外部接続用ラインが接続されていない構成とする。
この外部接続用ラインを、システム内の他の半導体チップの外部接続用ラインと接続して、計算コアが接続されたネットワークをシステム内の半導体チップ全体に拡張するようにした。
この場合、それぞれの半導体チップが備える外部接続用ラインの本数を適切に設定することで、それぞれの外部接続用ラインが、比較的ビット数の大きなバス幅の太い伝送路に設定でき、半導体チップ間のデータ転送が良好に行うことができる。
[1−1.ネットワークオンチップの構成]
以下、本発明の第1の実施の形態の例を、図1〜図3を参照して説明する。
図1は、本実施の形態の例の半導体チップの構成を示す図である。
半導体チップ100は、4個の計算コア110,120,130,140を備えたネットワークオンチップである。この4個の計算コア110〜140は、横2個×縦2個に配置する。1個の半導体チップ100が4個の計算コア110〜140を備えるのは1つの例であり、その他の数の計算コアを配置してもよい。例えば、1個の半導体チップが、横3個×縦3個の9個の計算コアを備えてもよい。
バスラインB11〜B14は、所定のビット数のバス幅のバスラインである。外部接続用バスラインB21〜B28についても、バスラインB11〜B14と同様のバス幅のバスラインとする。但し、電極配置部101〜108に配置可能な電極の数に制約がある場合には、外部接続用バスラインB21〜B28のバス幅を、内部接続用のバスラインB11〜B14のバス幅よりも狭くしてもよい。
図2は、1つの計算コア110の構成例を示す図である。ここでは計算コア110の構成を説明するが、他の計算コア120,130,140についても、計算コア110と同じ構成である。
計算コア110は、処理部111を備える。処理部111は、中央制御ユニット(CPU)111aと、メモリ111bと、アクセラレータ111cとを備える。これら中央制御ユニット111aとメモリ111bとアクセラレータ111cとは、バスラインB32で接続される。また、バスラインB32には、ネットワークインターフェース部112を介してルータ114が接続される。ネットワークインターフェース部112とルータ114との間は、バスラインB32で接続する。
図3は、半導体チップ100を複数用意して接続し、大規模なシステムを構成した例を示す。
図3の例では、4個の半導体チップ100を用意し、この4個の半導体チップ100の電極配置部101〜108を接続した例を示す。
また、図3に示す接続構成の場合、ネットワーク内の16個の計算コアの間でデータ転送を行うバスラインについても、縦方向の4本のラインと横方向の4本のラインが形成される。したがって、従来の1個のネットワークオンチップ1と同様の転送が可能となり、データ転送能力についても、従来の1個のネットワークオンチップ1と同様の能力を有する。
このように半導体チップ100の接続数を増やしてシステムを拡張することで、計算コアの数を任意に設定したシステムとすることができ、接続数の調整で、小規模なシステムから大規模なシステムまで、柔軟に対処できるようになる。
[2−1.ネットワークオンチップの構成]
以下、本発明の第2の実施の形態の例を、図4〜図5を参照して説明する。図4および図5において、第1の実施の形態の例で説明した図1〜図3に対応する部分には同一符号を付す。
図4は、本実施の形態の例の半導体チップの構成を示す図である。
半導体チップ100Aは、4個の計算コア110,120,130,140を備え、それぞれの計算コア110,120,130,140には、ルータ114,124,134,144が接続される。各計算コア110〜140の構成については、例えば図2に示す構成が適用される。
4個のルータ114〜144は、内部バスラインB11,B12,B13,B14で接続される点についても、図1に示した半導体チップ100と同じである。
すなわち、ルータ114には外部接続用バスラインB21が接続され、ルータ124には外部接続用バスラインB24が接続される。また、ルータ134には外部接続用バスラインB25が接続され、ルータ144には外部接続用バスラインB27が接続される。
このように4つの電極配置部101〜104を備えた半導体チップ100Aは、外部接続用のバスラインB21,B24,B25,B27として、ビット数が多いバスラインにできる。すなわち、例えば1個の半導体チップ100Aに配置可能な電極ピンが100個であるとき、それぞれの電極配置部101〜104が、最大で20個程度の電極ピンを備えることになり、20ビット程度のバス幅にすることができる。したがって、十分なバス幅のバスラインが使用でき、大容量のデータ転送が可能になる。なお、上述したビット数は、1個の半導体チップに配置可能な電極ピンの数によって大きく変化し、ビット数は一例である。
図5は、半導体チップ100Aを複数用意して接続して、大規模なシステムを構成した例を示す。
図5の例では、4個の半導体チップ100Aを用意し、この4個の半導体チップ100Aの電極配置部101〜104を接続した例を示す。
なお、この図5のシステム構成の場合、例えばデータ転送が頻繁に発生する計算コアどうしは、近くに配置することが好ましい。
[3−1.ネットワークオンチップの構成]
以下、本発明の第3の実施の形態の例を、図6〜図7を参照して説明する。図6および図7において、第1,第2の実施の形態の例で説明した図1〜図5に対応する部分には同一符号を付す。
図6は、本実施の形態の例の半導体チップの構成を示す図である。
半導体チップ100Bは、4個の計算コア110,120,130,140を備え、それぞれの計算コア110,120,130,140には、ルータ114,124,134,144が接続される。各計算コア110〜140の構成については、例えば図2に示す構成が適用される。
4個のルータ114,124,134,144は、内部バスラインB11,B12,B13,B14で接続される点についても、図1に示した半導体チップ100と同じである。
すなわち、ルータ114には外部接続用バスラインB21,B22が接続され、ルータ124には外部接続用バスラインB23,B24が接続される。また、ルータ134には外部接続用バスラインB25が接続される。ルータ144には外部接続用バスラインは接続されない。
図7は、半導体チップ100Bを複数用意して接続して、大規模なシステムを構成した例を示す。
図7の例では、8個の半導体チップ100B1〜100B8を用意し、この8個の半導体チップ100Bを接続した例を示す。
すなわち、図7に示すように、クラスタCS1とクラスタCS2とを、2つのラインで接続する。また、クラスタCS1,CS2を、さらに別のクラスタに接続することができる。
この図7の構成の場合、それぞれのクラスタCS1,CS2の内部では、縦および横に4本ずつのバスラインが配置され、クラスタ内の計算コアの間でのデータ転送は、比較的高いデータ容量で行える。一方、複数のクラスタの間でのデータ転送は、2本のバスラインで行われるため、クラスタ内でのデータ転送に比べてそれなりの制限が発生する。このため、例えば連携して処理を行う必要のある計算コアについては、同じクラスタ内に配置するなどの対処を行うのが好ましい。
そして、図7に示すように、クラスタどうしを接続する際に、そのクラスタの間を複数のバスラインで接続することができ、クラスタの接続数を増やすことが比較的容易にできる。したがって、第3の実施の形態の例の半導体チップ100Bを用意することで、半導体チップの接続数を増やすことが容易に行えると共に、システム内でのデータ転送容量についても確保できる。
この1種類の半導体チップで、4種類の電極配置状態を共用化する場合には、例えば電極配置部を切り替える構成とする。1つの例としては、電極配置部を切り替えるための2ビットのコンフィギュレーションビット(c1,c0)を設け、このコンフィギュレーションビットの値(0,0),(0,1),(1,0),(1,1)の組み合わせにより、電極配置部の使用状態を切り替える。このようにすることで、1個の半導体チップ100Bが上下方向および左右方向に反転することができ、半導体チップの共用化が行える。
[4−1.ネットワークオンチップの構成]
以下、本発明の第4の実施の形態の例を、図8〜図9を参照して説明する。図8および図7において、第1,第2,第3の実施の形態の例で説明した図1〜図7に対応する部分には同一符号を付す。
図8は、本実施の形態の例の半導体チップの構成を示す図である。
半導体チップ100Cは、4個の計算コア110,120,130,140を備え、それぞれの計算コア110,120,130,140には、ルータ114,124,134,144が接続される。各計算コア110〜140の構成については、例えば図2に示す構成が適用される。
4個のルータ114,124,134,144は、内部バスラインB11,B12,B13,B14で接続される点についても、図1に示した半導体チップ100と同じである。
すなわち、ルータ114には外部接続用バスラインB21,B22が接続され、ルータ124には外部接続用バスラインB23,B24が接続される。また、ルータ134には外部接続用バスラインB25,B27が接続される。ルータ144には外部接続用バスラインが接続されない。
図9は、半導体チップ100Cを複数用意して接続して、大規模なシステムを構成した例を示す。
図9の例では、8個の半導体チップ100C1〜100C8を用意し、この8個の半導体チップ100C1〜100C8を接続した例を示す。
ここで、図7の例の場合には、横方向にクラスタを増やすシステム構成であったが、図9の例の場合には、上下にもクラスタを増やすことができる。したがって、システムの拡張性が高くなる。
次に、ここまで説明した各実施の形態の例のシステムを適用する装置の例について説明する。
図10は、自動車の制御システムに適用した例を示す図である。図10では、第1の実施の形態の例で説明した半導体チップ100を接続したシステムを示すが、この半導体チップ100の代わりに、第2,第3,第4の実施の形態で説明した半導体チップ100A,100B,100Cを接続してもよい。また、図10では1個の半導体チップ100だけを示すが、この半導体チップ100は、図3などに示すように複数の半導体チップ100を接続したシステムの一部である。
ルータ205a,205bは、インターフェース部204a,204bを介して、外部ネットワーク210の接続部203a,203bに接続される。
このように、各実施の形態の例の半導体チップ100,100A,100B,100Cを使用して制御システムを構成することで、制御規模が異なる場合でも柔軟に対処でき、いずれの規模の場合でも同じ半導体チップを使用でき、汎用性が高い効果を有する。
図11は、各実施の形態の例の半導体チップ100,100A,100B,100Cを使用した制御システム内の各計算コアの使用例を示す図である。
この図11に示した処理は、1つのタスクの処理が、2つ又は3つの計算コアで同時に実行される場合の例である。例えば、特定の演算処理を実行する計算コアとして、第1計算コア〜第6計算コアの6個の計算コアが用意され、さらに6個の計算コアの割り当てを制御するインターフェースコアを1個使用した場合の例である。図11Aはインターフェースコアが処理を実行する期間を示し、図11B〜図11Gはそれぞれ第1計算コア〜第6計算コアが実行するタスクを示す。
そして、インターフェースコアは、各タスクA,B,Cの2つの計算コアでの演算結果を比較する。この比較で一致した場合には、それぞれのタスクの演算結果が正しいとして、それぞれのタスクが次のステップに移行する。
なお、上記の3つの計算コアによる演算により、誤った結果を出力している計算コアが見つかった場合、それを故障コアと判定し、以後計算に用いないようにするとともに、タスクAの計算コアとして、タスクAが格納されている別の計算コアを割り当て、以後はその新しい計算コアのペアでタスクAを実行するようにする。図11の例では、第1計算コアが故障と判定され、第3計算コアが新たにタスクA実行用コアとして割り当てられた様子を右側に示している。
なお、各実施の形態の例に示した半導体チップ100,100A,100B,100Cは、1個の半導体チップ内に、4個の計算コア110〜140を配置した。これに対して、1個の半導体チップが、横3個×縦3個の9個の計算コアや、横4個×縦4個の16個の計算コアなどの、その他の個数の計算コアを備えてもよい。但し、複数の半導体チップを接続して制御システムを構成した場合に、無駄な計算コアが発生しないようにするためには、1個の半導体チップ内の計算コアの数が、あまり多くない方が好ましい。
Claims (4)
- 演算処理を実行する制御部と、プログラムまたはデータを記憶するメモリとを有する4個の計算コアと、
前記4個の計算コアのそれぞれに接続された4個のルータと、
前記4個のルータの間を接続するネットワークと、を備え、
前記4個のルータの内の2個のルータには2本の外部接続用ラインが接続され、1個のルータには1本の外部接続用ラインが接続され、1個のルータには外部接続用ラインが接続されていない構成とし、
それぞれの前記外部接続用ラインを他の半導体チップの外部接続用ラインと接続して外部リンクを形成することで、前記計算コアが接続されたネットワークを拡張できるようにした
半導体チップ。 - 演算処理を実行する制御部と、プログラムまたはデータを記憶するメモリとを有する4個の計算コアと、
前記4個の計算コアのそれぞれに接続された4個のルータと、
前記4個のルータの間を接続するネットワークと、を備え、
前記4個のルータの内の3個のルータには2本の外部接続用ラインが接続され、残りの1個のルータには外部接続用ラインが接続されていない構成とし、
それぞれの前記外部接続用ラインを他の半導体チップの外部接続用ラインと接続して外部リンクを形成することで、前記計算コアが接続されたネットワークを拡張できるようにした
半導体チップ。 - 複数の半導体チップを接続した半導体チップ接続システムであり、
それぞれの半導体チップは、
演算処理を実行する制御部と、プログラムまたはデータを記憶するメモリとを有する4個の計算コアと、
前記4個の計算コアのそれぞれに接続された4個のルータと、
前記4個のルータの間を接続するネットワークと、を備え、
前記4個のルータの内の2個のルータには2本の外部接続用ラインが接続され、1個のルータには1本の外部接続用ラインが接続され、1個のルータには外部接続用ラインが接続されていない構成とし、
それぞれの前記外部接続用ラインを他の半導体チップの外部接続用ラインと接続して外部リンクを形成することで、前記計算コアが接続されたネットワークが拡張される
半導体チップ接続システム。 - 複数の半導体チップを接続した半導体チップ接続システムであり、
それぞれの半導体チップは、
演算処理を実行する制御部と、プログラムまたはデータを記憶するメモリとを有する4個の計算コアと、
前記4個の計算コアのそれぞれに接続された4個のルータと、
前記4個のルータの間を接続するネットワークと、を備え、
前記4個のルータの内の3個のルータには2本の外部接続用ラインが接続され、残りの1個のルータには外部接続用ラインが接続されていない構成とし、
それぞれの前記外部接続用ラインを他の半導体チップの外部接続用ラインと接続して外部リンクを形成することで、前記計算コアが接続されたネットワークが拡張される
半導体チップ接続システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060616A JP6029010B2 (ja) | 2013-03-22 | 2013-03-22 | 半導体チップ、半導体チップ接続システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060616A JP6029010B2 (ja) | 2013-03-22 | 2013-03-22 | 半導体チップ、半導体チップ接続システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014186509A JP2014186509A (ja) | 2014-10-02 |
JP6029010B2 true JP6029010B2 (ja) | 2016-11-24 |
Family
ID=51834031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013060616A Expired - Fee Related JP6029010B2 (ja) | 2013-03-22 | 2013-03-22 | 半導体チップ、半導体チップ接続システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6029010B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018193354A1 (en) * | 2017-04-17 | 2018-10-25 | Cerebras Systems Inc. | Wavelet representation for accelerated deep learning |
CN112835848B (zh) * | 2021-02-05 | 2023-03-10 | 中国电子科技集团公司第五十八研究所 | 互联裸芯的片间互联旁路系统及其通信方法 |
CN116668230B (zh) * | 2023-06-20 | 2024-06-25 | 西门子交通技术(北京)有限公司 | 云主机及多路比较方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01220843A (ja) * | 1988-02-29 | 1989-09-04 | Nec Corp | マスタースライス集積回路 |
JP2670832B2 (ja) * | 1989-01-11 | 1997-10-29 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JPH05190758A (ja) * | 1992-01-09 | 1993-07-30 | Sharp Corp | 半導体装置及びその製造方法 |
JPH0713957A (ja) * | 1993-06-28 | 1995-01-17 | Toshiba Corp | 並列プロセッサ |
JPH0786537A (ja) * | 1993-09-16 | 1995-03-31 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
GB2374242B (en) * | 2001-04-07 | 2005-03-16 | Univ Dundee | Integrated circuit and related improvements |
EP1659486B1 (en) * | 2003-08-29 | 2019-04-17 | Fuji Xerox Co., Ltd. | Data processing device |
US7873701B2 (en) * | 2007-11-27 | 2011-01-18 | International Business Machines Corporation | Network on chip with partitions |
US8307116B2 (en) * | 2009-06-19 | 2012-11-06 | Board Of Regents Of The University Of Texas System | Scalable bus-based on-chip interconnection networks |
US8473818B2 (en) * | 2009-10-12 | 2013-06-25 | Empire Technology Development Llc | Reliable communications in on-chip networks |
-
2013
- 2013-03-22 JP JP2013060616A patent/JP6029010B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014186509A (ja) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11296705B2 (en) | Stacked programmable integrated circuitry with smart memory | |
CN108628779B (zh) | 存储器装置及其方法、存储器系统 | |
US8151088B1 (en) | Configuring routing in mesh networks | |
US7523292B2 (en) | Array-type processor having state control units controlling a plurality of processor elements arranged in a matrix | |
CN112543925A (zh) | 用于使用专用低延迟链路的多个硬件加速器的统一地址空间 | |
JP6029010B2 (ja) | 半導体チップ、半導体チップ接続システム | |
US7716458B2 (en) | Reconfigurable integrated circuit, system development method and data processing method | |
CN115390788A (zh) | 基于fpga的图卷积神经网络稀疏矩阵乘法分配系统 | |
CN106059940A (zh) | 一种流量控制方法及装置 | |
US8151089B2 (en) | Array-type processor having plural processor elements controlled by a state control unit | |
CN117312215B (zh) | 一种服务器系统、作业执行方法、装置及设备和介质 | |
JP4416741B2 (ja) | 非均一クロスバースイッチプレーントポロジのためのシステム及び方法 | |
CN204302973U (zh) | 可配置处理器计算机 | |
CN102929818B (zh) | PCIe接口的传输报文数据方法、桥接模块、读取模块和系统 | |
JP2021507384A (ja) | ニューラルネットワークプロセッサのためのオンチップ通信システム | |
JP6365387B2 (ja) | 電子制御装置 | |
US9531401B2 (en) | Semiconductor integrated circuit device and data processing system | |
US10027579B2 (en) | Integrated circuit, semiconductor device, card and data transfer method | |
CN105450481A (zh) | 片上网络的布局优化方法及装置 | |
CN109871353A (zh) | 电子设备及其应用于人工智能的fpga | |
US9697122B2 (en) | Data processing device | |
JP2004213666A (ja) | Dmaモジュールとその操作方法 | |
JP5196293B2 (ja) | 半導体試験装置 | |
JP2005025545A (ja) | プログラマブルコントローラ | |
JP5977209B2 (ja) | ステートマシン回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6029010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |