JP4463040B2 - 信号変換装置 - Google Patents

Description

本発明は、映像信号をＭＰＥＧ（Moving Picture Experts Group）圧縮などのデジタル圧縮処理する信号処理部を予備の目的で２系統以上有する信号変換装置の出力信号切換に係り、更に詳しくは、出力信号切換時のショック低減に関するものである。

従来、放送機器は、信頼性を向上させるため、現用機、予備機を有しており、現用機に不具合が発生したときは現用機と予備機とを切り換える構成となっている。従来の信号変換装置の一例であるデジタル放送でのＭＰＥＧストリーム発生システム、即ち、カメラ等からの映像信号をデジタル放送用にＭＰＥＧ圧縮するシステムの場合に関しても、同様にして、現用機と予備機を有している。そして、現用機に不具合が発生したときは現用機と予備機とを切り換える構成となっている。

従来のＭＰＥＧストリーム発生システムについて、図７、８を用いて説明する。図７は、従来のＭＰＥＧストリーム発生システムの構成を示すブロック図である。図８は、従来のＭＰＥＧストリーム発生システムの各エンコーダにおいて夫々ＭＰＥＧ圧縮することで生成されるＴＳ（transport stream）信号のタイムチャートを示す図である。エンコーダ２１の出力であるＴＳ１信号とエンコーダ２２の出力であるＴＳ２信号は、切換スイッチ２３に入力される。なお、ＴＳ１信号、ＴＳ２信号は同じ映像信号を夫々同じ仕様のエンコーダ２１、２２でＭＰＥＧ圧縮することで生成されるＴＳ信号である。しかし、従来のＭＰＥＧストリーム発生システムでは、同じ映像信号を同じ仕様の各エンコーダでＭＰＥＧ圧縮しても、各エンコーダから出力されるＴＳ信号の伝送レートが図８の通り、微妙に異なる（例えば、エンコーダ２１の出力であるＴＳ１信号の伝送レートは１５．０Ｍｂｐｓであるのに対して、エンコーダ２２の出力であるＴＳ２信号の伝送レートは１４．９Ｍｂｐｓである）。その結果、ＴＳ１信号とＴＳ２信号の位相が少しずれて出力されるが、この位相のずれにより、例えばＴＳ１信号のパケット３とＴＳ２信号のパケット３´とは同一データであるにもかかわらず、出力タイミングが一致しなくなる。

ＴＳ１信号のパケットとＴＳ２信号のパケットの出力タイミングが一致しないことにより、後述の通り、現用機と予備機の切換を行った場合、パケットの開始を示す先頭コード（各パケットの先頭にあるコード）が一定の周期で出力されなくなる。例えば、エンコーダ２１が現用機でエンコーダ２２が予備機である場合、エンコーダ２１に不具合が発生すると、切換スイッチ２３を操作してエンコーダ２２に切り換える。ここで、ＴＳ１信号、ＴＳ２信号の各パケットは図８に示すタイミングで出力されるため、例えば、時刻ｔａにおいてＴＳ１信号からＴＳ２信号に切り換えた場合、先頭コード（本システムでは、４７ｈ（１６進数の４７）を使用している）が一定の周期で出力されなくなる。そのため、一定の周期で出力されるのならば存在すべき時刻にある先頭コードが存在しないことになる。先頭コードの不在により、切換スイッチ２３の後段にあるデジタル送信機２４は、パケットデータを変調して得られた最終ＴＳ信号を送信する処理を中断して、再度、先頭コードの探索を行う。その結果、先頭コードを検出するまでデジタル送信機２４は最終ＴＳ信号の送信を一時的に停止しなければならないといった不具合が発生する。なお、先頭コードが一定の周期で出力されるのならば、デジタル送信機２４は、先頭コードに続くパケットデータを変調して送信する処理を行う。

前述の従来の信号変換装置では、伝送レート、位相の異なる現用機と予備機とを切り換えると、信号変換装置の後段にあるデジタル送信機等の機器が動作を一時的に停止するといった不具合が発生する。この不具合を防止するためには、パケットの開始を示す先頭コードの出力周期が、現用機と予備機とを切り換えたときでも、一定の周期（例えば図８の場合、２０４バイト）を維持しなければならない。一定の周期を維持するためには、現用機と予備機から夫々出力される映像データ（エンコーダでデジタル圧縮処理された映像信号（ＭＰＥＧストリーム発生システムでは、エンコーダでＭＰＥＧ圧縮処理された映像信号）で、以下、映像データと称する）の伝送レートと位相が一致するようにしなければならない。

そこで本発明では、現用機と予備機から夫々出力される映像データの伝送レートと位相とを一致させることにより、現用機と予備機とを切り換えたとき、信号変換システムの後段にあるデジタル送信機による最終ＴＳ信号の送信が一時的に停止するといった不具合を除去することを目的とする。

前述の目的を達成させるため、本発明では、各エンコーダと切換部との間に夫々設けられ各映像データの伝送レートを変換する伝送レート変換手段と、各伝送レート変換手段の出力の位相を合わせるように制御する位相制御手段を備えたようにしたものである。

更に、伝送レート変換手段は、映像データの書き込み、読み出しが行われる記憶部と、無効データの読み出しが行われる無効データ記憶部と、映像データの読み出し時の伝送レートが書き込み時よりも高い場合で記憶部に蓄積された映像データが所定量未満になったとき代わりに無効データを読み出すように制御する制御部を備えるようにしたものである。

また、記憶部は現用と予備用とを有し、現用、予備用の記憶部毎に映像データの読み出しを制御する現用、予備用の制御部を夫々備えることにより、現用の制御部が位相制御手段として予備用の制御部を制御することで、現用及び予備用の記憶部から読み出された映像データの位相が一致するようにしたものである。

また、映像データは先頭コードを有する複数のパケットから成り、先頭コードを検出する検出部を各制御部の前段に夫々備えることにより、各制御部は各記憶部での映像データの書き込み、読み出しをパケット単位で行うと共に切換部による現用と予備用との切換をパケットの切れ目で行うようにしたものである。

本発明によれば、現用機と予備機から夫々出力される映像データの位相とを一致させることができることにより、現用機と予備機とを切り換えてもパケットの先頭コードの出力周期を一定に保つことができるため、信号変換装置の後段にある機器の動作が一時的に停止するのを防止することができる。

以下、本発明の一実施例である信号変換装置について、図１〜６を用いて説明する。図１は、本発明の信号変換装置の一実施例であるＭＰＥＧストリーム発生システムの構成を示すブロック図である。図２、３は、本実施例のＭＰＥＧストリーム発生システムの一要素であるＴＳ切換部の構成を示すブロック図である。図４は、本実施例のＭＰＥＧストリーム発生システムにおけるＰＣＲ（Program Clock Reference）補正処理前と処理後のＴＳ信号のタイムチャートを示す図である。図５は、本実施例のＭＰＥＧストリーム発生システムにおける現用機、予備機の伝送レート変換前と変換後のＴＳ信号のタイムチャートを示す図である。図６は、本実施例のＭＰＥＧストリーム発生システムにおける現用機と予備機の切換前、切換後のＴＳ信号のタイムチャートを示す図である。

まず、本実施例のＭＰＥＧストリーム発生システムの構成、動作について、図１を用いて説明する。エンコーダ１１、１２で同じ映像信号を夫々ＭＰＥＧ圧縮して生成したＴＳ１信号、ＴＳ２信号は、ＴＳ切換部１３に入力される。なお、エンコーダ１１、１２は同じ仕様のエンコーダである。エンコーダ１１、１２で行われる映像信号のＭＰＥＧ圧縮処理は、ＭＰＥＧストリームのデジタル信号処理の１つであるので、背景技術に記載の通り、ＴＳ１信号とＴＳ２信号の伝送レート、位相が一致しなくなることがある。しかし、後述の通り、ＴＳ切換部１３内の切換部の前段での伝送レート変換、位相合わせにより、現用機と予備機の切換を行っても、パケットの開始を示すコードの出力周期を一定に保つようにしている。現用機と予備機の切換は、扱者が操作部（図示せず）を操作したことで操作部から伝送された切換信号（図示せず）により、ＴＳ切換部１３が行っている。なお、エンコーダ１１、１２が不具合をおこしたとき、故障信号をＴＳ切換部１３に夫々伝送し、現用機側のエンコーダからの故障信号を検出したときにＴＳ切換部１３が現用機と予備器の切換を行うようにしてもよい。

次に、本実施例のＭＰＥＧストリーム発生システムの一要素であるＴＳ切換部の構成、動作について、図２、５を用いて説明する。なお、以下の説明では、エンコーダ１１より出力されたＴＳ１信号の伝送レートが１５．０Ｍｂｐｓで、エンコーダ１２より出力されるＴＳ２信号の伝送レートが１４．９Ｍｂｐｓである場合について説明する。

エンコーダ１１より出力されたＴＳ１信号は、ＡＳＩ（Asynchronous Serial Interface）レシーバ３１ａで信号形態をシリアルからパラレルに変換した後、先頭コード検出部３２ａ、メモリ３３ａ、ＰＣＲ再生部３４ａに伝送される。先頭コード検出部３２ａはＴＳ１信号のパケットの先頭コードを検出したとき、メモリコントローラ３８ａに検出信号を伝送する。メモリコントローラ３８ａは、検出信号が伝送されたとき、ＴＳ１信号の映像データ１パケット分（例えば、２０４バイト分）をメモリ３３ａに書き込ませる。ここで、書き込み時の伝送レートは、図５（ａ）の通り、例えば１５．０Ｍｂｐｓである。メモリコントローラ３８ａは、映像データの書き込みを開始してから一定時間経過した後、メモリ３３ａからＴＳ１信号の１パケット分の映像データを読み出させる。ここで、読み出し時の伝送レートは、後述のＴＳ２信号の伝送レートに合わせるため、図５（ｂ）の通り、例えば１５．１Ｍｂｐｓとなる。なお、メモリコントローラ３８ａに供給する読み出しクロック（以下、ＣＫと称する）の周波数を書き込みＣＫの周波数よりも高くすることにより、高い伝送レートに変換される。ＴＳ１信号の映像データ１パケット分の読み出しが開始されてから一定時間経過した後、再度、ＴＳ１信号の映像データ１パケット分の書き込みが開始される。以後、この書き込みと読み出しは繰り返し実行される。

一方、エンコーダ１２から出力されたＴＳ２信号も、前述のＴＳ１信号と同様にして、ＡＳＩ（Asynchronous Serial Interface）レシーバ３１ｂで信号形態をシリアルからパラレルに変換した後、先頭コード検出部３２ｂ、メモリ３３ｂ、ＰＣＲ再生部３４ｂに伝送される。先頭コード検出部３２ｂはＴＳ２信号のパケットの先頭コードを検出したとき、メモリコントローラ３８ｂに検出信号を伝送する。メモリコントローラ３８ｂは、検出信号が伝送されたとき、ＴＳ２信号の映像データ１パケット分をメモリ３３ｂに書き込ませる。ここで、書き込み時の伝送レートは、図５（ｃ）の通り、例えば１４．９Ｍｂｐｓである。メモリコントローラ３８ｂは、映像データの書き込みを開始してから一定時間経過した後、メモリ３３ｂからＴＳ２信号の映像データ１パケット分を読み出させる。ここで、読み出し時の伝送レートは、前述のＴＳ１信号の伝送レートと合わせるため、図５（ｄ）の通り、伝送レート変換されることにより、例えば１５．１Ｍｂｐｓとなる。なお、メモリコントローラ３８ｂに供給する読み出しＣＫの周波数を書き込みＣＫの周波数よりも高くすることにより、高い伝送レートに変換される。ＴＳ２信号の映像データ１パケット分の読み出しが開始されてから一定時間経過した後、再度、ＴＳ２信号の映像データ１パケット分の書き込みが開始される。以後、この書き込みと読み出しは繰り返し実行される。

図５（ｂ）、（ｄ）の通り、伝送レート変換後のＴＳ１信号、ＴＳ２信号は同じ伝送レート（ここでは、１５．１Ｍｂｐｓ）、同位相となる。ここで、同じ伝送レート、同位相にするための動作について、説明する。同じ伝送レート、同位相とするためには、下記（１）、（２）が共に満足するようにしなければならない。
（１）伝送レート変換後、ＴＳ１信号の出力タイミングと、ＴＳ２信号での出力タイミン グが一致していること
（２）伝送レート変換後、ＴＳ１信号の伝送レートと、ＴＳ２信号の伝送レートが一致し ていること
初期段階においては、例えば、電源を立ち上げた状態では、１号系が現用機で、２号系が予備機である。現用機である１号系は、電源立ち上げ後、まず、読み出しの同期信号ＲＳを２号系のメモリコントローラ３８ｂに出力する。読み出しの同期信号ＲＳがメモリコントローラ３８ｂに入力されると、同じ２号系のメモリ３３ｂに読み出し信号Ｒを出力する。一方、１号系のメモリコントローラ３８ａもメモリ３３ａに読み出し信号Ｒを出力する。メモリコントローラ３８ａ、３８ｂが夫々メモリ３３ａ、３３ｂに読み出し信号Ｒを出力すると、メモリ３３ａ、３３ｂは夫々ＴＳ１信号のパケットデータ、ＴＳ２信号のパケットデータを出力する。ここで、メモリコントローラ３８ａ、３８ｂには発振器３９から同一の読み出しＣＫが供給される。そこで、読み出しの同期信号ＲＳがメモリコントローラ３８ａからメモリコントローラ３８ｂに出力する時点から所定数のクロックパルスがメモリコントローラ３８ａ、３８ｂに出力された後、メモリコントローラ３８ａ、３８ｂに読み出し信号Ｒを出力させる。すると、メモリコントローラ３８ａ、３８ｂの読み出し信号Ｒの出力タイミングが一致する。そして、ＴＳ１信号でのパケットデータの出力タイミングと、ＴＳ２信号のパケットデータの出力タイミングとが一致する。その後も同様にして、読み出しの同期信号ＲＳの入出力タイミングに基づいてメモリコントローラ３８ａ、３８ｂが読み出し信号を出力するので、ＴＳ１信号でのパケットデータの出力タイミングと、ＴＳ２信号のパケットデータの出力タイミングとが一致する。即ち、上記（１）を満足することができる。

メモリ３３ａ、３３ｂから夫々出力されるＴＳ１信号、ＴＳ２信号の伝送レートは、メモリコントローラ３８ａ、３８ｂに供給される読み出しＣＫの周波数によって決定される。読み出しＣＫの周波数が大きいほど、伝送レートが上がる。なお、読み出しＣＫの周波数の設定は外部ＳＷ４１により行う。本実施例では、メモリコントローラ３８ａ、３８ｂに発振器３９から同一の読み出しＣＫを供給することにより、メモリ３３ａ、３３ｂから夫々出力されるＴＳ１信号、ＴＳ２信号の伝送レートを例えば１５．１Ｍｂｐｓにすることにより一致させている。即ち、上記（２）を満足することができる。なお、ＴＳ１信号、ＴＳ２信号の伝送レートを例えば１５．０Ｍｂｐｓとしてもよい。更に、本実施例は、書き込みＣＫ（図示せず）よりも読み出しＣＫの周波数を大きくすることにより、伝送レートを上げている。例えば、メモリ３３ａ、３３ｂに夫々入力されるＴＳ１信号、ＴＳ２信号の伝送レートは、１５．０Ｍｂｐｓ、１４．９Ｍｂｐｓであるのに対して、これらの値よりも大きい１５．１Ｍｂｐｓをメモリ３３ａ、３３ｂから夫々出力されるＴＳ１信号、ＴＳ２信号の伝送レートとしている。この様に、伝送レートを上げることによって夫々の伝送レートを一致させる場合は、メモリ３３ａ、３３ｂに蓄積される映像データが枯渇しないように、無効データをＴＳ１信号、ＴＳ２信号に挿入する必要がある。

本実施例では、無効データとしてＮＵＬＬパケットを挿入する。メモリ３３ａ、３３ｂに蓄積される映像データが所定量未満になったことにより所定時間以内に枯渇が生じると予想される場合、メモリコントローラ３８ａ、３８ｂは、メモリ３３ａ、３３ｂに蓄積される映像データの読み出しを行わない。その代わりに、ＮＵＬＬ記憶部３５ａ、３５ｂからＮＵＬＬパケットを発生させる。そして、メモリ３３ａ、３３ｂに蓄積される映像データが所定量以上になったとき、メモリコントローラ３８ａ、３８ｂは、ＮＵＬＬパケットの発生を停止させ、メモリ３３ａ、３３ｂに蓄積される映像データの読み出しを行う。その結果、ＰＣＲ補正部３６ａ、３６ｂに夫々入力されるときのＴＳ１信号、ＴＳ２信号は、図５の通り、ＮＵＬＬパケットが重畳される。

次に、ＰＣＲ補正について、図２、４を用いて説明する。ＰＣＲとはＴＳ１信号、ＴＳ２信号に含まれる映像・音声圧縮データの基準となる時刻情報のことであり、図４の通り、ＰＣＲを含むパケットが所定パケット毎に出力される。例えばＰＣＲは４２ビットのデータ量を有し、１パケットのデータ量が２０４バイトである場合、所定パケット毎にＰＣＲが重畳されたパケットが出力される。しかし、伝送レートを変換したＴＳ１信号、ＴＳ２信号は夫々メモリ３３ａ、３３ｂより出力されることにより、メモリ３３ａ、３３ｂへの入力時とメモリ３３ａ、３３ｂからの出力時で時刻が異なるので、ＰＣＲを補正する必要がある。ＰＣＲ再生部３４ａ、３４ｂは、夫々メモリ３３ａ、３３ｂに入力されるＴＳ１信号、ＴＳ２信号に含まれるＰＣＲをＰＣＲ補正部３６ａ、３６ｂに出力する。ＰＣＲ補正部３６ａ、３６ｂは、ＰＣＲ再生部３４ａ、３４ｂから夫々伝送されたＰＣＲの補正を行う。ＰＣＲ補正部３６ａ、３６ｂは、メモリ３３ａ、３３ｂから夫々ＴＳ１信号、ＴＳ２信号が入力された時刻、ＰＣＲ再生部３４ａ、３４ｂから夫々入力されたＰＣＲの値、メモリ３３ａ、３３ｂに映像データとして夫々ＴＳ１信号、ＴＳ２信号が蓄積していた時間からＰＣＲを補正する。ＰＣＲの補正を行った後、ＴＳ１信号、ＴＳ２信号は切換部３７に入力する。切換部３７でＴＳ１信号、ＴＳ２信号の内の一方が選択された後、ＡＳＩドライバ４０で信号形態をパラレルからシリアルに変換されて出力される。なお、切換部３７には、切換信号が入力されたとき、現用機と予備機の切換を行う。

次に、現用機と予備機との切換タイミングについて、図２、６を用いて説明する。前述の通り、扱者が操作器（図示せず）を操作することにより操作器から切換部３７に切換信号が入力される。しかし、切換部３７は、切換信号が入力されたタイミングで現用機と予備機の切換を行うのではない。例えば、図６において、時刻ｔｂに切換信号が入力された場合、このタイミングではメモリ３３ａからＴＳ１信号のパケット４が出力中であると共にＮＵＬＬ３５ｂからＴＳ２信号のＮＵＬＬパケットが出力中である。従って、時刻ｔｂのタイミングでは現用機と予備機の切換は行わない。時刻ｔｂ以降で最初に現れるパケットの切れ目で、即ち、時刻ｔｃのタイミングで切り換えるようにする。なお、時刻ｔｃのようなパケットの切れ目では、読み出し信号Ｒがメモリコントローラ３８ａ、３８ｂから出力される。そして、この読み出し信号Ｒはメモリ３３ａ、３３ｂに入力されるだけでなく、切換部３７にも入力される。従って、切換部３７に切換信号が入力された後、読み出し信号Ｒがメモリコントローラ３８ａ、３８ｂから切換部３７に入力されたとき、現用機と予備機の切換を行っている。このタイミングで切り換えることにより、各パケットの切れ目で、現用機と予備機との切換を行わせることができる。

以上のように、本実施例のＭＰＥＧストリーム発生システムでは、各メモリから夫々出力されるＴＳ１信号とＴＳ２信号の伝送レート、位相を一致させることができることにより、現用機と予備機とを切り換えてもパケットの開始を示すコードの出力周期を一定に保つことができる。従って、ＭＰＥＧストリーム発生システムの後段にあるデジタル送信機による最終ＴＳ信号の送信が一時的に停止することがなくなる。なお、本実施例のＭＰＥＧストリーム発生システムでは、伝送レートを上げる場合について説明したが、逆に伝送レートを下げる場合でも、同様にして、各メモリから夫々出力されるＴＳ１信号、ＴＳ２信号の伝送レート、位相を一致させることができる。なお、伝送レートを下げる場合は、後述の通り、各メモリに夫々入力されるＴＳ１信号、ＴＳ２信号に必ずＮＵＬＬパケットが存在する場合であり、図３の通り、ＴＳ１信号、ＴＳ２信号内のＮＵＬＬパケットを削除するＮＵＬＬ削除部４２ａ、４２ｂをメモリ３３ａ、３３ｂの前段に設ける。

伝送レートを下げることにより各メモリに蓄積する映像データの量が時間の経過と共に増加するため、蓄積した映像データの量が各メモリの蓄積容量に早かれ遅かれ到達する。そして、蓄積容量にゆとりがないときはすぐに蓄積容量に到達してしまい、これ以上映像データが蓄積できなくなり、その結果、ＭＰＥＧストリーム発生システムの動作が停止することになる。そこで、図３の通り、各メモリに夫々入力されるＴＳ１信号、ＴＳ２信号内に存在するＮＵＬＬパケットを削除するＮＵＬＬ削除部４２ａ、４２ｂをメモリ３３ａ、３３ｂの前段に設ける。その結果、ＮＵＬＬパケットデータのような無効データは各メモリに蓄積させないことにより、蓄積した映像データの量が蓄積容量に到達して、ＭＰＥＧストリーム発生システムの動作が停止するのを極力防ぐようにしている。

本実施例では、ＭＰＥＧストリーム発生システムを例にして説明したが、これに限定されるものではない。映像信号をデジタル圧縮処理する信号処理部を予備の目的で２系統以上有する信号変換装置であるのならば、同様にして、現用機と予備機とを切り換えてもパケットの開始を示すコードの出力周期を一定に保つことができる。従って、信号変換装置の後段にある機器による最終ＴＳ信号の送信が一時的に停止することがなくなる。

本発明の信号変換装置の一実施例であるＭＰＥＧストリーム発生システムの構成を示すブロック図。 本発明の信号変換装置の一実施例であるＭＰＥＧストリーム発生システムの一要素であるＴＳ切換部の構成を示すブロック図。 本発明の信号変換装置の一実施例であるＭＰＥＧストリーム発生システムの一要素であるＴＳ切換部の構成を示すブロック図。 本発明の信号変換装置の一実施例であるＭＰＥＧストリーム発生システムにおけるＰＣＲ補正処理前とＰＣＲ補正処理後のＴＳ信号のタイムチャートを示す図。 本発明の信号変換装置の一実施例であるＭＰＥＧストリーム発生システムにおける現用機、予備機の伝送レート変換前、伝送レート変換後のＴＳ信号のタイムチャートを示す図。 本発明の信号変換装置の一実施例であるＭＰＥＧストリーム発生システムにおける現用機と予備機との切換前、切換後のＴＳ信号のタイムチャートを示す図。 従来の信号変換装置の一例であるＭＰＥＧストリーム発生システムの構成を示すブロック図。 従来の信号変換装置の一例であるＭＰＥＧストリーム発生システムで生成されるＴＳ信号のタイムチャートを示す図。

符号の説明

１１、１２：エンコーダ １３：ＴＳ切換部
１４：処理部 ２１、２２：エンコーダ
２３：切換スイッチ ２４：デジタル送信機
３１ａ、３１ｂ：ＡＳＩレシーバ
３２ａ、３２ｂ：先頭コード検出部 ３３ａ、３３ｂ：メモリ
３４ａ、３４ｂ：ＰＣＲ再生部 ３５ａ、３５ｂ：ＮＵＬＬ記憶部
３６ａ、３６ｂ：ＰＣＲ補正部 ３７：切換部
３８ａ、３８ｂ：メモリコントローラ ３９：発振部
４０：ＡＳＩドライバ ４１：外部ＳＷ
４２ａ、４２ｂ：ＮＵＬＬ削除部

Claims (3)

1. 伝送レートが異なる複数の伝送信号を切換選択する信号変換装置において、
   前記伝送信号の伝送レートを変換する伝送レート変換手段と、該各伝送レート変換手段の出力の位相を合わせるように制御する位相制御手段を備え、
   前記伝送レート変換手段は、前記伝送信号に含まれる映像データの書き込み、読み出しが行われる記憶部と、無効データの読み出しが行われる無効データ記憶部と、前記映像データの読み出し時の伝送レートが書き込み時よりも高い場合で前記記憶部に蓄積された前記映像データが所定量未満になったとき代わりに前記無効データを読み出すように制御する制御部を備え、
   前記記憶部は現用と予備用とを有し、前記現用、予備用の記憶部毎に前記映像データの読み出しを制御する現用、予備用の前記制御部を夫々備え、現用の制御部が前記位相制御手段として予備用の制御部を制御し、現用及び予備用の記憶部から読み出された前記映像データの位相が一致するように構成したことを特徴とする信号変換装置。
2. 請求項１記載の信号変換装置において、
   前記映像データは先頭コードを有する複数のパケットから成り、前記先頭コードを検出する検出部を前記各制御部の前段に夫々備え、前記各制御部は前記各記憶部での前記映像データの書き込み、読み出しを前記パケット単位で行うと共に前記切換部による現用と予備用との切換を前記パケットの切れ目で行うように構成したことを特徴とする信号変換装置。
3. 請求項１乃至２記載の信号変換装置において、
   前記映像データは時刻情報を有するパケットを所定パケット毎に有し、前記記憶部への前記映像データの入力時刻と、前記記憶部での前記映像データの蓄積時間から、前記パケットに重畳されていた時刻情報を補正する時刻情報補正部を備えたことを特徴とする信号変換装置。